JP3787965B2 - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
JP3787965B2
JP3787965B2 JP16918897A JP16918897A JP3787965B2 JP 3787965 B2 JP3787965 B2 JP 3787965B2 JP 16918897 A JP16918897 A JP 16918897A JP 16918897 A JP16918897 A JP 16918897A JP 3787965 B2 JP3787965 B2 JP 3787965B2
Authority
JP
Japan
Prior art keywords
switching elements
load
circuit
switching
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16918897A
Other languages
English (en)
Other versions
JPH1116689A (ja
Inventor
裕 岩堀
博市 新堀
務 塩見
俊朗 中村
晋二 日妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP16918897A priority Critical patent/JP3787965B2/ja
Publication of JPH1116689A publication Critical patent/JPH1116689A/ja
Application granted granted Critical
Publication of JP3787965B2 publication Critical patent/JP3787965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数の電力変換を行うスイッチング回路がスイッチング素子を共用する電源装置に関するものであり、さらに詳しくはチョッパ回路により交流電源からの入力歪みを改善するとともに負荷回路には交流電源に同期した低周波出力を供給するインバータ回路を備える電源装置に関するものである。
【0002】
【従来の技術】
図20は従来の電源装置の回路図である。この電源装置では、スイッチング素子Q1,Q2の直列回路と、スイッチング素子Q3,Q4の直列回路と、ダイオードD5,D6の直列回路とが、電解コンデンサCの両端間に並列に接続されている。また、スイッチング素子Q1,Q2の接続点とスイッチング素子Q3,Q4の接続点との間にはインダクタL2と負荷回路Zが接続されており、ダイオードD5,D6の接続点Aとスイッチング素子Q1,Q2の接続点との間には、交流電源ACとインダクタL1とが接続されている。なお、各スイッチング素子Q1〜Q4は逆並列のダイオードD1〜D4をそれぞれ備えている。
【0003】
まず、この回路の動作の一例を、以下に示す。入力の交流電源のダイオードD1、D2の接続点側が負極性の場合、図21(a)に示すように、スイッチング素子Q2及びQ3がON、スイッチング素子Q1及びQ4がOFFの期間(図22(a)参照)と、スイッチング素子Q1及びQ3がON、スイッチング素子Q2及びQ4がOFFの期間(図22(b)参照)と、すべてのスイッチング素子がOFFの期間(図22(c)参照)が順にあり、それらを周期的に繰り返すように動作する。
【0004】
また、入力の交流電源のダイオードD1、D2の接続点側が正極性の場合、図21(b)に示すように、スイッチング素子Q1及びQ4がON、スイッチング素子Q2及びQ3がOFFの期間(図23(a)参照)と、スイッチング素子Q2及びQ4がON、スイッチング素子Q1及びQ3がOFFの期間(図23(b)参照)と、すべてのスイッチング素子がOFFの期間(図23(c)参照)が順にあり、それらを周期的に繰り返すように動作する。以上のごとく回路が動作することにより、負荷Zには入力の商用周波電源ACと同期した矩形波状の電圧を印加するものである。
【0005】
そして、兼用されたスイッチング素子Q1、Q2には2つのループの電流が同時に逆向きに流れることで、スイッチング素子に実質的に流れる電流を少なくして、スイッチング素子の損失を低減し、発熱等を抑えて、小形且つ低コストの電源装置を提供するものである。
【0006】
【発明が解決しようとする課題】
一般に高圧放電灯は、放電を開始するまでの間は極めてインピーダンスの高い状態(以下「無負荷状態」と称する)である。放電灯を始動するには、その無負荷状態において、ランプ印加電圧に高圧パルス電圧を重畳して放電を開始させる。放電開始直後は管内の温度が低いため、管内の圧力が低く、数オーム程度の極めて低いインピーダンスの状態(すなわち低ランプ電圧状態)となり、その放電状態を持続することで、温度の上昇とともに圧力も高くなり、電気的なインピーダンスも上昇し、安定な点灯状態に移行する。このように、高圧放電灯を安定に始動し点灯させるには、高圧パルスを印加する際に200Vから400V程度の電圧を印加した状態を作る必要がある。また、高圧放電灯は放電の安定化のためにコンデンサを並列に接続し、電流の高周波成分をバイパスさせて放電灯に高周波電流が流れないようにする必要がある。これは音響的共鳴現象を発生させないためである。
【0007】
以上のような、高圧放電灯を負荷として使用する場合の始動時の動作等について従来例では考慮されておらず、電源電圧と負荷に印加する電圧等に関しても考慮されていない。そこで、本発明では負荷に高圧放電灯を使用する場合における動作等を提案しようとするものである。
【0008】
【課題を解決するための手段】
本発明によれば、上記の課題を解決するために、交流電源を入力され少なくとも1つのスイッチング素子と、少なくとも1つの第1のインダクタとを備えた少なくとも1つの昇圧チョッパ回路と、
少なくとも1つの第2のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも1つの降圧チョッパ回路とを備え、
少なくとも1つの前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
定常時よりも負荷抵抗の高い略無負荷時(負荷が電力をほとんど消費しない状態)に、入力電源と第1のインダクタの直列回路の両端を短絡して、入力電源のエネルギーを第1のインダクタに蓄積する期間の後、第1のインダクタに蓄積したエネルギーを入力電源を通じて平滑コンデンサに放出する期間を含む周期でスイッチング動作を行うことを特徴とするものである。
【0009】
【発明の実施の形態】
(実施例1)
図1は本発明の第1の実施例の回路図である。この回路は、インバータ回路の部分と制御回路の部分よりなっている。インバータ回路の部分は、スイッチング素子Q1、Q2とインダクタL1及びダイオードD5、D6による入力電流歪み改善用の昇圧チョッパ回路と、スイッチング素子Q1〜Q4とインダクタL2による負荷電流限流用の降圧チョッパ回路とを備えている。以下、その回路構成について説明すると、平滑コンデンサC1と並列に、スイッチング素子Q1、Q2の直列回路、スイッチング素子Q3、Q4の直列回路、ダイオードD5、D6の直列回路が接続されている。スイッチング素子Q1、Q2の接続点とスイッチング素子Q3、Q4の接続点との間には、放電灯LampとコンデンサC2の並列回路がインダクタL2を介して接続されている。ダイオードD5、D6の接続点とスイッチング素子Q1、Q2の接続点との間には、交流電源ACとインダクタL1が直列回路を構成して接続されている。
【0010】
極性判別回路1は、入力電源ACの極性を検出し、その極性に応じた信号を出力する。点灯判別回路2は、ランプが点灯しているか否かを検出し、不点灯時には信号を出力する。タイマー回路3は点灯判別回路2からの入力信号があったとき(不点灯時)に、入力電源ACの電圧がゼロクロスした時点からΔtの期間、タイマー信号を出力し、点灯判別回路2からの入力信号が無いとき(点灯時)には何も出力しない。図2(a)に不点灯時の信号波形を、図2(b)に点灯時の信号波形を示す。
【0011】
発振回路Aは昇圧動作時の駆動信号の基準となる信号(図3参照)を発生させるものであり、発振回路Bは定常時の駆動信号の基準となる信号(図4参照)を発生させるものである。信号切り替え回路4は電源ACの極性にしたがって、スイッチング素子の動作極性を切り替えるとともに、不点灯時には電源ACの極性が変わった時点から上述のタイマー信号によりΔtの間、昇圧動作を行う期間を挿入し、その後、定常時の駆動信号に切り替えるように動作する。その結果、スイッチング素子Q1〜Q4の駆動波形としては、昇圧時は図3のようになり、定常時の駆動波形は図4のようになる。また、図3、図4の(a)、(b)は電源の極性が正極性(電源ACのスイッチング素子Q1、Q2の接続点側が負極)のとき、及び負極性(電源ACのスイッチング素子Q1、Q2の接続点側が正極)のときに、それぞれ対応する。
【0012】
図4に示す定常時の駆動方法は、スイッチング素子Q1及びQ2に流れる電流を少なくする方法の1つであるが、図4に示すように、T2の期間に負荷回路(この場合、ランプとコンデンサC2の並列回路)とインダクタL2の直列回路をスイッチング素子Q1とQ3又はQ2とQ4によって短絡する状態が生ずる。これは、負荷回路とインダクタL2の直列回路にT1の期間に、平滑コンデンサC1のエネルギーを供給するが、無負荷状態であると、直ちに充電は終了し、平滑コンデンサC1の電圧とほぼ同じ電圧が負荷回路のコンデンサC2に充電された後、前述のごとく負荷回路をT2の期間は短絡することになるので、コンデンサC2のエネルギーをインダクタL2に供給し、それをT3の期間以降で平滑コンデンサC1に還流して戻してしまうことになる。すなわち、コンデンサC2の電圧は平滑コンデンサC1の電圧に比べて低くなってしまう。また、この動作のみにおいてもT2の期間、電源電圧を昇圧し、平滑コンデンサC1の電圧を高くする作用は一応あるが、コンデンサC2の電圧はどうしても小さくなってしまう。
【0013】
そこで、本実施例では、不点灯時では、入力電圧極性が反転して所定時間、図3に示す駆動方法による昇圧動作を行うことにより、平滑コンデンサC1の電圧を入力電圧より十分に昇圧し、コンデンサC2には点灯するのに必要な電圧を得ようとするものである。すなわち、この構成は入力電源電圧Vacのピーク値よりもコンデンサC1の電圧Vc1が高く、コンデンサC1の電圧はコンデンサC2の電圧Vc2よりも高い場合に有効である。負荷電圧は図5のようになる。
【0014】
また、本実施例では電源極性の反転直後にのみ昇圧動作を行うように構成しているが、この部分のみならず、商用周期の間のいかなる所で行うようにしても良いし、入力電源ACとインダクタL1の直列回路を短絡する動作が含まれている、いかなるスイッチング方法でも、略無負荷状態において動作する場合には本発明を適用できる。以上のように構成することにより、電源電圧が低くても十分な始動電圧が得られるものである。
【0015】
(実施例2)
図6は第2の実施例の回路図である。インバータ回路を含む主回路の構成については、図1に示した第1の実施例と同様である。ただし、本実施例では、主回路に電源の極性を検出する極性判別回路1と、負荷であるランプが点灯しているか否かを検出する点灯判別回路2のほかに、平滑コンデンサC1の電圧を検出するコンデンサ電圧検出回路5が新たに付加されている。極性切り替え回路4aは、電源ACの極性にしたがって、駆動回路の出力を切り替え、電源ACと同期した電圧を負荷に印加するように動作する。発振回路6は、スイッチング素子Q1〜Q4に印加する高周波信号(図7参照)を発生させる。この発振回路6は、極性切り替え回路4と共に、電源の極性が正極性(電源ACのスイッチング素子Q1、Q2の接続点側が負極)のときは、図7(a)の駆動信号波形を発生させ、電源の極性が負極性(電源ACのスイッチング素子Q1、Q2の接続点側が正極)のときは、図7(b)の駆動信号波形を発生させる。これらの駆動信号波形において、T1の期間は固定されており、T2の期間がPWM変調されるように動作する。そのPWM変調は平滑コンデンサC1の電圧の検出値と基準電圧e1あるいはe2を比較して、コンデンサC1の検出値と基準電圧e1あるいはe2が等しくなるように動作する。すなわち、T2の期間を変化させ、入力電源ACより流入するエネルギーの量を調節することにより、コンデンサC1の電圧を基準電圧e1あるいはe2に応じた電圧に一致せしめるように動作する。
【0016】
また、基準電圧e1とe2は点灯判別回路2の出力により切り替えられ、e2>e1であるとすると、ランプの不点灯時には高い方の基準電圧e2に切り替えられ、点灯時には低い方の基準電圧e1に切り替えるように構成する。これは、不点灯時の平滑コンデンサC1の電圧は、点灯時の平滑コンデンサC1の電圧より高くなることを意味している。なぜならば、図7のT2の期間のような電源電圧を昇圧し平滑コンデンサC1に蓄積する動作を行う場合、どうしても負荷とインダクタL2の直列回路を短絡してしまうので、平滑コンデンサC1に比べてコンデンサC2の電圧は低くなる傾向がある。そこで、平滑コンデンサC1の電圧を予め高く設定するのである。すなわち、この構成は入力電源電圧Vacのピーク値よりもコンデンサC1の電圧Vc1が高く、コンデンサC1の電圧はコンデンサC2の電圧Vc2よりも高い場合に有効である。
【0017】
以上のように構成することにより、電源電圧が低くとも、負荷として高圧放電灯を使用しそれを点灯させる場合に、前述のごとく放電開始までの間、ランプに始動に十分な電圧を供給するとともに、点灯時は平滑コンデンサC1の電圧を低く抑え、スイッチング素子の損失を低くし、回路を小型化することが可能である。
【0018】
また、本実施例では毎スイッチング周期に昇圧の動作を挿入し、平滑コンデンサC1の電圧を切り替えるように構成しているが、切り替えはいかなる検出手段によって行われても良く、電源とインダクタL1の直列回路を短絡する動作が含まれているスイッチング方法であれば、いかなるスイッチング方法でも略無負荷状態において動作するものには本発明を適用できる。
【0019】
(実施例3)
図8は第3の実施例の回路図である。この回路においても主回路の構成は前述の各実施例と同様である。制御回路の構成については、本実施例では、発振回路Aと発振回路Bの2つの回路を備え、それらは点灯判別回路2の出力により切り替えられる。負荷として高圧放電灯を用いた際の不点灯時には、図9に示すような駆動信号の発生を行い、点灯時には図10に示すような駆動信号の発生を行う。図9、図10の(a)、(b)は電源の極性が正極性(電源ACのスイッチング素子Q1、Q2の接続点側が負極)のとき、及び負極性(電源ACのスイッチング素子Q1、Q2の接続点側が正極)のときに、それぞれ対応する。
【0020】
このスイッチング動作は無負荷時において、負荷回路とインダクタL2の直列回路をT2の期間に短絡し、コンデンサC2のエネルギーをインダクタL2に蓄積して、コンデンサC2のエネルギーを平滑コンデンサC1に戻す動作を行うものである。これは、前述の実施例1、2と異なり、無負荷時には電源電圧を昇圧することなく、コンデンサC2の電圧が平滑コンデンサC1よりも低くなるように動作している。このように構成することにより、電源電圧が高い場合、たとえば、海外などの288V電源(最大値は400V程度)に対応した装置を作成したときに不必要に負荷に高い電圧を印加しないようにすることができる。(たとえば300Vぐらいにできる。)これにより、負荷回路の素子の耐圧などを低く抑えることができ、装置の小型化や、コストダウンに寄与することができる。この構成においては、スイッチング素子の駆動方法の一例を示しているが、これに限定されるものではない。
【0021】
(実施例4)
図11は第4の実施例の回路図である。本実施例の回路図は図8と同じである。制御回路の構成については、本実施例では、発振回路Aと発振回路Bの2つの回路を備え、それらは点灯判別回路2の出力により切り替えられる。負荷として高圧放電灯を用いた際の不点灯時には、図12に示すような駆動信号の発生を行い、点灯時には図13に示すような駆動信号の発生を行う。図12、図13の(a)、(b)は電源の極性が正極性(電源ACのスイッチング素子Q1、Q2の接続点側が負極)のとき、及び負極性(電源ACのスイッチング素子Q1、Q2の接続点側が正極)のときに、それぞれ対応する。
【0022】
このスイッチング素子の動作は、無負荷時において、負荷回路とインダクタL2の直列回路に平滑コンデンサC1のエネルギーを供給する動作のみを行うもので、電源電圧に対して平滑コンデンサC1の電圧を昇圧することはなく、電源のピーク電圧をそのまま、平滑コンデンサC1に充電し、負荷に印加するものである。これは、前述の実施例1、2、3と異なり、無負荷時には電源電圧を昇圧することなく、また、平滑コンデンサC1に対して降圧動作をすることもなく、電源電圧の最大値が負荷に印加されるように動作するものである。このように構成することにより、電源電圧の最大値が無負荷時の印加電圧と略等しい場合、例えば、200V電源(最大値は280V程度)に対応した装置を作成したときに、不必要に負荷に高い電圧を印加しないようにすることができる。よって、始動時の動作を簡単にすることができ、回路の低コスト化に寄与することができる。この構成においては、点灯時のスイッチング素子の駆動法の一例とともに、不点灯時には切り替えることを示しているが、点灯時の動作を規定しているのではなく、無負荷時に平滑コンデンサC1の電圧を負荷回路とコンデンサC2の直列回路に印加する動作のみであることを示しており、これに限定されるものではない。
【0023】
(実施例5)
図14は第5の実施例の回路図である。主回路の構成などは前述のものに準ずるので省略する。点灯判別回路2は、ランプが点灯しているか否かを検出し、不点灯時には信号を出力する。タイマー回路3’は点灯判別回路2からの入力信号があったとき(不点灯時)に、極性判別回路1の出力を一定時間Δt’遅らせて出力する。点灯判別回路2からの入力信号が無いとき(点灯時)には、タイマー回路3は極性判別回路1の出力をそのまま出力する。図15(a)に不点灯時の信号波形を、図15(b)に点灯時の信号波形を示す。
【0024】
発振回路A、Bではそれぞれ、不点灯時と点灯時に対応した図17、図18に示す駆動波形が出力されるように動作する。図17に示す波形は実施例4に示すもので、平滑コンデンサC1の電圧と略等しい電圧が出力される動作で、タイマー回路7の作用により通常と逆極性の場合、たとえば電源が正極性のときに、(b)の動作をした場合には負荷には通常と同じであるが、電源に対しては昇圧動作を行うものになる。すなわち、平滑コンデンサC1の電圧に略等しい電圧をコンデンサC2に印加しつつ、電源電圧を昇圧して平滑コンデンサC1の電圧を高くすることが可能となるのである。但し、副作用として、スイッチング素子に入力側の電流と負荷側の電流が同じ向きに重なって流れて損失が増えることが考えられるが、これは、不点灯時の無負荷状態の動作であるため、負荷側の電流はほとんど流れない。したがって特に問題にはならない。
【0025】
以上のように構成することにより、電源よりも無負荷時の印加電圧が高い場合においてもランプの始動に必要な電圧を供給することができる。なお、この構成においては、図16に示すように、電源の周期と同じ周期で位相が遅れた形で負荷に電圧が供給されているが、これは位相が進んだ形でも良く、限定されるものではない。
【0026】
(実施例6)
図19は本発明の第6の実施例の出力波形を示している。この実施例は、第5の実施例を別の形にしたもので、負荷への出力電圧を入力電圧の周期よりも長くなるようにしたものである。この実施例においては、負荷に平滑コンデンサC1のエネルギーを供給する期間と、負荷に平滑コンデンサC1のエネルギーを供給しつつ、平滑コンデンサC1の電圧を昇圧する周期とが存在する。このように、無負荷状態においてのみ、動作の電源に対する極性をずらすことで電源電圧が低くとも、不点灯状態のランプに適切な電圧を印加することができる。
【0027】
【発明の効果】
以上のように構成することにより、定常負荷時はスイッチング素子に逆向きに2つの電流ループの電流が流れて、損失を小さくしつつ、負荷が電力をほとんど消費しない略無負荷時には電源電圧に応じた動作をさせることで、必要な電圧を負荷に印加することができる。したがって、負荷に高圧放電灯を使用した場合に、定常点灯時にも不点灯時にも良好な動作を実現できる。
【図面の簡単な説明】
【図1】本発明の第1実施例の回路図である。
【図2】本発明の第1実施例の各部の動作を示す波形図である。
【図3】本発明の第1実施例の無負荷時のスイッチング動作を示す波形図である。
【図4】本発明の第1実施例の点灯時のスイッチング動作を示す波形図である。
【図5】本発明の第1実施例の入出力電圧を示す波形図である。
【図6】本発明の第2実施例の回路図である。
【図7】本発明の第2実施例のスイッチング動作を示す波形図である。
【図8】本発明の第3実施例の回路図である。
【図9】本発明の第3実施例の無負荷時のスイッチング動作を示す波形図である。
【図10】本発明の第3実施例の点灯時のスイッチング動作を示す波形図である。
【図11】本発明の第4実施例の回路図である。
【図12】本発明の第4実施例の無負荷時のスイッチング動作を示す波形図である。
【図13】本発明の第4実施例の点灯時のスイッチング動作を示す波形図である。
【図14】本発明の第5実施例の回路図である。
【図15】本発明の第5実施例の各部の動作を示す波形図である。
【図16】本発明の第5実施例の入出力電圧を示す波形図である。
【図17】本発明の第5実施例の無負荷時のスイッチング動作を示す波形図である。
【図18】本発明の第5実施例の点灯時のスイッチング動作を示す波形図である。
【図19】本発明の第6実施例の入出力電圧を示す波形図である。
【図20】従来例の回路図である。
【図21】従来例のスイッチング動作を示す波形図である。
【図22】従来例の一方の電源極性時のスイッチング動作を示す回路図である。
【図23】従来例の他方の電源極性時のスイッチング動作を示す回路図である。
【符号の説明】
Q1〜Q4 スイッチング素子
D5、D6 ダイオード
C1 コンデンサ
L1 第1のインダクタ
L2 第2のインダクタ
AC 交流電源
Lamp 放電灯負荷

Claims (13)

  1. 交流電源を入力され少なくとも1つのスイッチング素子と、少なくとも1つの第1のインダクタとを備えた少なくとも1つの昇圧チョッパ回路と、
    少なくとも1つの第2のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも1つの降圧チョッパ回路とを備え、
    少なくとも1つの前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、入力電源と第1のインダクタの直列回路の両端を短絡して、入力電源のエネルギーを第1のインダクタに蓄積する期間の後、第1のインダクタに蓄積したエネルギーを入力電源を通じて平滑コンデンサに放出する期間を含む周期でスイッチング動作を行うことを特徴とする電源装置。
  2. 交流電源を入力され少なくとも1つのスイッチング素子と、少なくとも1つの第1のインダクタとを備えた少なくとも1つの昇圧チョッパ回路と、
    少なくとも1つの第2のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも1つの降圧チョッパ回路とを備え、
    少なくとも1つの前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、負荷と第2のインダクタの直列回路の両端を短絡して、負荷のエネルギーを第2のインダクタに蓄積する期間の後、第2のインダクタに蓄積したエネルギーを負荷を通じて平滑コンデンサに放出する期間を含む周期でスイッチング動作を行うことを特徴とする電源装置。
  3. 交流電源を入力され少なくとも1つのスイッチング素子と、少なくとも1つの第1のインダクタとを備えた少なくとも1つの昇圧チョッパ回路と、
    少なくとも1つの第2のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも1つの降圧チョッパ回路とを備え、
    少なくとも1つの前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、負荷と第2のインダクタの直列回路の両端を平滑コンデンサに接続して、平滑コンデンサのエネルギーをその直列回路に供給する電流ループを形成する期間の後、その直列回路にエネルギーを供給しないように前記電流ループを開放し、第2のインダクタのエネルギーを放出することが可能な期間があり、その二つの期間のみが周期的に形成されるようにスイッチング動作を行うことを特徴とする電源装置。
  4. 交流電源を入力され少なくとも1つのスイッチング素子と、少なくとも1つの第1のインダクタとを備えた少なくとも1つの昇圧チョッパ回路と、
    少なくとも1つの第2のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも1つの降圧チョッパ回路とを備え、
    少なくとも1つの前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、少なくとも兼用されたスイッチング素子がONすることにより入力電源と第1のインダクタの直列回路を短絡し、入力電源のエネルギーを第1のインダクタに蓄積する第1の電流ループと、負荷回路と第2のインダクタの直列回路を平滑コンデンサに接続し、平滑コンデンサのエネルギーを負荷に供給しつつ、第2のインダクタに蓄積する第2の電流ループとを同時に形成する期間と、
    兼用されたスイッチング素子がOFFし、第1及び第2のインダクタに蓄積されていたエネルギーを平滑コンデンサに放出することが可能である期間のみが交互にスイッチング周期に含まれることを特徴とする電源装置。
  5. 逆方向通電要素をそれぞれ並列に備える第1及び第2のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第3及び第4のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第5及び第6のスイッチング素子を順方向が一致するように直列に接続した回路とを同じ極性でコンデンサと並列に接続し、前記第1及び第2のスイッチング素子の接続点と第5及び第6のスイッチング素子の接続点との間に、交流電源と第1のインダクタの直列回路を接続し、前記第1及び第2のスイッチング素子の接続点と第3及び第4のスイッチング素子の接続点との間に、負荷回路と第2のインダクタの直列回路を接続した回路構成を備え、
    前記第1のスイッチング素子と第2のスイッチング素子が、前記昇圧チョッパ回路と前記降圧チョッパ回路で兼用されており、
    定常負荷時においては、昇圧動作時の電流と降圧動作時の電流が兼用されている第1及び第2のスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、入力電源と第1のインダクタの直列回路の両端を短絡して、入力電源のエネルギーを第1のインダクタに蓄積する期間の後、第1のインダクタに蓄積したエネルギーを入力電源を通じて平滑コンデンサに放出する期間を含む周期でスイッチング動作を行うことを特徴とする請求項1記載の電源装貴。
  6. 逆方向通電要素をそれぞれ並列に備える第1及び第2のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第3及び第4のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第5及び第6のスイッチング素子を順方向が一致するように直列に接続した回路とを同じ極性でコンデンサと並列に接続し、前記第1及び第2のスイッチング素子の接続点と第5及び第6のスイッチング素子の接続点との間に、交流電源と第1のインダクタの直列回路を接続し、前記第1及び第2のスイッチング素子の接続点と第3及び第4のスイッチング素子の接続点との間に、負荷回路と第2のインダクタの直列回路を接続した回路構成を備え、
    前記第1のスイッチング素子と第2のスイッチング素子が、前記昇圧チョッパ回路と前記降圧チョッパ回路で兼用されており、
    定常負荷時においては、昇圧動作時の電流と降圧動作時の電流が兼用されている第1及び第2のスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、負荷と第2のインダクタの直列回路の両端を短絡して、負荷のエネルギーを第2のインダクタに蓄積する期間の後、第2のインダクタに蓄積したエネルギーを負荷を通じて平滑コンデンサに放出する期間を含む周期でスイッチング動作を行うことを特徴とする請求項2記載の電源装置。
  7. 逆方向通電要素をそれぞれ並列に備える第1及び第2のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第3及び第4のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第5及び第6のスイッチング素子を順方向が一致するように直列に接続した回路とを同じ極性でコンデンサと並列に接続し、前記第1及び第2のスイッチング素子の接続点と第5及び第6のスイッチング素子の接続点との間に、交流電源と第1のインダクタの直列回路を接続し、前記第1及び第2のスイッチング素子の接続点と第3及び第4のスイッチング素子の接続点との間に、負荷回路と第2のインダクタの直列回路を接続した回路構成を備え、
    前記第1のスイッチング素子と第2のスイッチング素子が、前記昇圧チョッパ回路と前記降圧チョッパ回路で兼用されており、
    定常負荷時においては、昇圧動作時の電流と降圧動作時の電流が兼用されている第1及び第2のスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、負荷と第2のインダクタの直列回路の両端を平滑コンデンサに接続して、平滑コンデンサのエネルギーをその直列回路に供給する電流ループを形成する期間の後、その直列回路にエネルギーを供給しないように前記電流ループを開放し、第2のインダクタのエネルギーを放出することが可能な期間があり、その二つの期間のみが周期的に形成されるようにスイッチング動作を行うことを特徴とする請求項3記載の電源装置。
  8. 逆方向通電要素をそれぞれ並列に備える第1及び第2のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第3及び第4のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第5及び第6のスイッチング素子を順方向が一致するように直列に接続した回路とを同じ極性でコンデンサと並列に接続し、前記第1及び第2のスイッチング素子の接続点と第5及び第6のスイッチング素子の接続点との間に、交流電源と第1のインダクタの直列回路を接続し、前記第1及び第2のスイッチング素子の接続点と第3及び第4のスイッチング素子の接続点との間に、負荷回路と第2のインダクタの直列回路を接続した回路構成を備え、
    前記第1のスイッチング素子と第2のスイッチング素子が、前記昇圧チョッパ回路と前記降圧チョッパ回路で兼用されており、
    定常負荷時においては、昇圧動作時の電流と降圧動作時の電流が兼用されている第1及び第2のスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、少なくとも兼用された第1のスイッチング素子あるいは第2のスイッチング素子がONすることにより入力電源と第1のインダクタの直列回路を短絡し、入力電源のエネルギーを第1のインダクタに蓄積する第1の電流ループと、負荷回路と第2のインダクタの直列回路を平滑コンデンサに接続し、平滑コンデンサのエネルギーを負荷に供給しつつ、第2のインダクタに蓄積する第2の電流ループとを同時に形成する期間と、
    兼用されたスイッチング素子がOFFし、第1及び第2のインダクタに蓄積されていたエネルギーを平滑コンデンサに放出することが可能である期間のみが交互にスイッチング周期に含まれることを特徴とする請求項4記載の電源装置。
  9. 請求項5の電源回路構成を備え、定常負荷時には、制御回路の作用により、
    入力交流電源の前記整流素子の接続点側の極性が正のときは、第2及び第3のスイッチング素子をONし、第1及び第4のスイッチング素子をOFFさせる期間の後、第1及び第3のスイッチング素子をONし、第2及び第4のスイッチング素子をOFFさせる期間を設け、その後、すべてのスイッチング素子をOFFさせる期間を少なくとも含むスイッチング周期の動作を行い、
    入力交流電源の前記整流素子の接続点側の極性が負のときは、第1及び第4のスイッチング素子をONし、第2及び第3のスイッチング素子をOFFさせる期間の後、第2及び第4のスイッチング素子をONし、第1及び第3のスイッチング素子をOFFさせる期間を設け、その後、すべてのスイッチング素子をOFFさせる期間を少なくとも含むスイッチング周期の動作を行い、第1及び第2のスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作を行い、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、
    入力交流電源の前記整流素子の接続点側の極性が正のときは、少なくとも兼用された第1のスイッチング素子をONすることにより入力電源と第1のインダクタの直列回路を短絡し、入力電源のエネルギーを第1のインダクタに蓄積する第1の電流ループを形成する期間を、
    入力交流電源の前記整流素子の接続点側の極性が負のときは、少なくとも兼用された第2のスイッチング素子をONすることにより入力電源と第1のインダクタの直列回路を短絡し、入力電源のエネルギーを第1のインダクタに蓄積する第1の電流ループを形成する期間を少なくとも含む周期性のスイッチング動作を行うことを特徴とする請求項5記載の電源装置。
  10. 請求項6の電源回路構成を備え、定常負荷時には、制御回路の作用により、
    入力交流電源の前記整流素子の接続点側の極性が正のときは、第2及び第3のスイッチング素子をONし、第1及び第4のスイッチング素子をOFFさせる期間の後、第1及び第3のスイッチング素子をONし、第2及び第4のスイッチング素子をOFFさせる期間を設け、その後、すべてのスイッチング素子をOFFさせる期間を少なくとも含むスイッチング周期の動作を行い、
    入力交流電源の前記整流素子の接続点側の極性が負のときは、第1及び第4のスイッチング素子をONし、第2及び第3のスイッチング素子をOFFさせる期間の後、第2及び第4のスイッチング素子をONし、第1及び第3のスイッチング素子をOFFさせる期間を設け、その後、すべてのスイッチング素子をOFFさせる期間を少なくとも含むスイッチング周期の動作を行い、第1及び第2のスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作を行い、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、
    入力交流電源の前記整流素子の接続点側の極性が正のときは、少なくとも第4のスイッチング素子をONすることにより負荷と第2のインダクタの直列回路を短絡し、負荷のエネルギーを第2のインダクタに蓄積する第1の電流ループを形成する期間の後、第2のインダクタに蓄積されたエネルギーを平滑コンデンサに放出する第2の電流ループを形成する期間が少なくとも含まれるスイッチング動作を行い、
    入力交流電源の前記整流素子の接続点側の極性が負のときは、少なくとも第3のスイッチング素子をONすることにより負荷と第2のインダクタの直列回路を短絡し、負荷のエネルギーを第2のインダクタに蓄積する第1の電流ループを形成する期間の後、第2のインダクタに蓄積されたエネルギーを平滑コンデンサに放出する第2の電流ループを形成する期間が少なくとも含まれるスイッチング動作を行うように、周期性のスイッチング動作を行うことを特徴とする請求項6記載の電源装置。
  11. 請求項7の電源回路構成を備え、定常負荷時には、制御回路の作用により、
    入力交流電源の前記整流素子の接続点側の極性が正のときは、第2及び第3のスイッチング素子をONし、第1及び第4のスイッチング素子をOFFさせる期間の後、第1及び第3のスイッチング素子をONし、第2及び第4のスイッチング素子をOFFさせる期間を設け、その後、すべてのスイッチング素子をOFFさせる期間を少なくとも含むスイッチング周期の動作を行い、
    入力交流電源の前記整流素子の接続点側の極性が負のときは、第1及び第4のスイッチング素子をONし、第2及び第3のスイッチング素子をOFFさせる期間の後、第2及び第4のスイッチング素子をONし、第1及び第3のスイッチング素子をOFFさせる期間を設け、その後、すべてのスイッチング素子をOFFさせる期間を少なくとも含むスイッチング周期の動作を行い、第1及び第2のスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作を行い、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、
    入力交流電源の前記整流素子の接続点側の極性が正のときは、第2及び第3のスイッチング素子をONすることにより負荷と第2のインダクタの直列回路に平滑コンデンサのエネルギーを供給できる電流ループを形成する期間の後、すべてのスイッチング素子がOFFする期間により構成される周期的なスイッチング動作を行い、
    入力交流電源の前記整流素子の接続点側の極性が負のときは、第1及び第4のスイッチング素子をONすることにより負荷と第2のインダクタの直列回路に平滑コンデンサのエネルギーを供給できる電流ループを形成する期間の後、すべてのスイッチング素子がOFFする期間により構成される周期的なスイッチング動作を行うことを特徴とする請求項7記載の電源装置。
  12. 請求項8の電源回路構成を備え、定常負荷時には、制御回路の作用により、
    入力交流電源の前記整流素子の接続点側の極性が正のときは、第2及び第3のスイッチング素子をONし、第1及び第4のスイッチング素子をOFFさせる期間の後、第1及び第3のスイッチング素子をONし、第2及び第4のスイッチング素子をOFFさせる期間を設け、その後、すべてのスイッチング素子をOFFさせる期間を少なくとも含むスイッチング周期の動作を行い、
    入力交流電源の前記整流素子の接続点側の極性が負のときは、第1及び第4のスイッチング素子をONし、第2及び第3のスイッチング素子をOFFさせる期間の後、第2及び第4のスイッチング素子をONし、第1及び第3のスイッチング素子をOFFさせる期間を設け、その後、すべてのスイッチング素子をOFFさせる期間を少なくとも含むスイッチング周期の動作を行い、第1及び第2のスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作を行い、負荷には入力交流電圧と同期した交流電圧を印加する電源装置において、
    定常時よりも負荷抵抗の高い略無負荷時に、
    入力交流電源の前記整流素子の接続点側の極性が正のときは、第1及び第4のスイッチング素子をONすることにより入力電源のエネルギーを第1のインダクタに蓄積する電流ループと、負荷と第2のインダクタの直列回路に平滑コンデンサのエネルギーを供給できる電流ループの2つを同時に形成する期間の後、すべてのスイッチング素子がOFFする期間により構成される周期的なスイッチング動作を行い、
    入力交流電源の前記整流素子の接続点側の極性が負のときは、第2及び第3のスイッチング素子をONすることにより入力電源のエネルギーを第1のインダクタに蓄積する電流ループと、負荷と第2のインダクタの直列回路に平滑コンデンサのエネルギーを供給できる電流ループの2つを同時に形成する期間の後、すべてのスイッチング素子がOFFする期間により構成される周期的なスイッチング動作を少なくとも行うことを特徴とする請求項8記載の電源装置。
  13. 負荷として高圧放電灯を使用することを特徴とする請求項1乃至12のいずれかに記載の電源装置。
JP16918897A 1997-06-25 1997-06-25 電源装置 Expired - Fee Related JP3787965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16918897A JP3787965B2 (ja) 1997-06-25 1997-06-25 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16918897A JP3787965B2 (ja) 1997-06-25 1997-06-25 電源装置

Publications (2)

Publication Number Publication Date
JPH1116689A JPH1116689A (ja) 1999-01-22
JP3787965B2 true JP3787965B2 (ja) 2006-06-21

Family

ID=15881870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16918897A Expired - Fee Related JP3787965B2 (ja) 1997-06-25 1997-06-25 電源装置

Country Status (1)

Country Link
JP (1) JP3787965B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4103397B2 (ja) * 2002-01-17 2008-06-18 松下電工株式会社 放電灯点灯装置
KR100613861B1 (ko) 2005-01-22 2006-08-17 학교법인 유한학원 주파수편이 변조를 이용한 공진형 송신기

Also Published As

Publication number Publication date
JPH1116689A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
US8264161B2 (en) Lighting apparatus for high-voltage discharge lamp
US7145293B2 (en) Electronic ballast having resonance excitation for generating a transfer voltage
JP2004303689A (ja) 高圧放電灯点灯装置
JP2001006890A (ja) 放電灯点灯回路
JP3994633B2 (ja) 放電灯点灯装置
JP3787965B2 (ja) 電源装置
JP4144526B2 (ja) 放電灯点灯装置、照明装置、プロジェクタ
JP4103397B2 (ja) 放電灯点灯装置
JP3769993B2 (ja) 放電灯点灯装置
JPH1066351A (ja) 電源装置
JP4649728B2 (ja) 電源装置及び放電灯点灯装置
JP3823452B2 (ja) 電源装置
JP4151107B2 (ja) 高圧放電灯点灯装置
JP3614011B2 (ja) インバータ装置
JP3820902B2 (ja) 放電灯点灯装置
JP2004303688A (ja) 放電灯点灯装置
JP2906056B2 (ja) 放電灯点灯回路
JP3331713B2 (ja) 電源装置
JP2000100585A (ja) 放電灯点灯装置
JP3729050B2 (ja) インバータ装置
JPH1126180A (ja) 放電灯点灯装置
JPH1023748A (ja) 電源装置
JP2000188872A (ja) インバータ装置
JP3480328B2 (ja) 電源装置
JPH06310287A (ja) 放電灯点灯装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees