JP3785822B2 - 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 - Google Patents
電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 Download PDFInfo
- Publication number
- JP3785822B2 JP3785822B2 JP23187298A JP23187298A JP3785822B2 JP 3785822 B2 JP3785822 B2 JP 3785822B2 JP 23187298 A JP23187298 A JP 23187298A JP 23187298 A JP23187298 A JP 23187298A JP 3785822 B2 JP3785822 B2 JP 3785822B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal layer
- silicon semiconductor
- circuit board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン半導体素子用の電極構造、該構造の電極を備え、回路基板にボンディングワイヤーを用いずに直接接続、実装でき、かつこの実装の際に基板との間の高さ（ボンディング高さ）が大きく取れるシリコン半導体素子及びその製造方法並びにそれを実装した回路基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、企業の製造部門、管理部門、輸送機関あるいは家庭を問わずまたほとんどの分野の装置、機械、器具が電子化されており、またその使用される電子部品の範囲も種類も広範なものとなってきつつある。このような多方面にわたる電子化の中でも、電子制御半導体素子をセットした実装回路基板が極めて多く採用され、その適用範囲、使用回路基板の種類、数も顕著に増大しつつある。
【０００３】
このような半導体実装回路基板は一般には多くの種類のものが実用化されているが、特に回路基板上に各種の半導体素子（ＩＣ、各種のバンプなど）を直接実装したものが電子機器の小型化、信頼性の向上の目的で採用される比率が高くなってきている。
このように、回路基板上に各種の半導体素子等を実装する場合、回路基板と半導体素子の間には、封止樹脂を注入するため、あるいは発熱に対するバッファーとするためにある程度（通常５０〜１００μｍとされている）の間隔を設けることが必要あるいは好ましいとされている。
【０００４】
この間隔（以下この間隔を「ボンディング高さ」と呼ぶことがある。）を設けるために多くの提案がなされている。
例えば、▲１▼プリント基板上の回路部分と素子部品の電極間を導電性接着剤で接続する方法、▲２▼プリント基板上の回路部分と素子とを素子側にメッキによって形成したはんだバンプを溶融させて接続する方法、▲３▼プリント基板上の基板電極と半導体素子の素子電極に銅を必要な高さにメッキし、更にＡｕメッキした後これを共晶はんだで接続する方法、▲４▼Ａｕボールバンプ（スタッドバンプ）による接続法、▲５▼導電性ポリマーバンプによる接続法、▲６▼Ａｕメッキ樹脂ボール接続法、▲７▼絶縁樹脂ボールをコアにしたマイクロカプセル製異方性導電性フィルム接続法、▲８▼金属ボールをコアにしたマイクロカプセル型異方性導電フィルム接続法などがある。
上記以外にもＡｕボールバンプダイレクト接続法などがあるが、この方法では高価であって特殊な回路基板の使用に限られ、通常の回路基板にはよりコストダウンが求められている。
【０００５】
これらのボンディング高さを確保するための従来公知の方法においては、接続に際し導電性樹脂などの比較的抵抗の高い導電材を使用した時は接続抵抗が大きいという問題があり、また一般的に行われているはんだメッキ基板を使用して接続する場合、半導体素子側の電極に活性化処理をしておくことが行われているが、その処理は煩雑ではんだの濡れ広がり性が悪く、更にボンディング高さが不均一になり、その上半導体素子の接続の信頼性が低いなどの問題がある。
したがって、回路基板に対するシリコン半導体素子の接続が信頼性高く、接続抵抗が小さく、かつボンディング高さを自由に選択できるシリコン半導体素子へのはんだバンプの形成手段が必要とされている。
【０００６】
【発明が解決しようとする課題】
この発明は、はんだバンプ（本発明においては、電極を備えたシリコン半導体に５０〜１００ミクロンまたはそれ以上のはんだ層を「はんだバンプ」という。）を容易に形成することのできるシリコン半導体素子用の電極構造の提供、回路基板に対してボンディングワイヤーを用いることなく直接接続でき、信頼性が高く、接触抵抗の小さいはんだ被着シリコン半導体素子及びその製造方法の提供、ボンディング高さを自由に選択できるはんだ被着シリコン半導体素子及びその製造方法の提供及び接続部分（電極部分）に容易にはんだバンプを形成し、ボンディング高さを自由に選択可能な電極構造及びその製造方法を提供することを目的とする。
【０００７】
本発明は、
［１］ シリコン半導体面上に設けられ、シリコン半導体とオーミック接合をなす第１の金属層、該第１の金属層の全露出表面を完全に覆うように、有機酸に対して耐腐食性が高く且つはんだ濡れ性が良い金属を積層した第２の金属層、さらに該第２の金属層に金属露出部のみに粘着性を付与する薬剤を用いて粘着性を付与し、ハンダ粉末を付着させた後にリフローしたはんだバンプとからなるはんだ被着シリコン半導体素子、
【０００８】
［２］ 上記第１の金属層が、Ｃｕ、Ａｌ、Ｔｉ、ＷまたはＡｌ基合金のうちの１種からなり、該第２の金属層がＣｕ、ＮｉまたはＡｕであって、第１の金属層の金属がＣｕの時はＮｉまたはＡｕからなる上記［１］に記載のはんだ被着シリコン半導体素子、
［３］ 該第１の金属層と第２の金属層の間にＮｉまたはＣｒからなる中間層であって、第２の金属層がＮｉの時はＣｒに限定される中間金属層が介在し、該中間金属層は第１の金属層の全露出表面を完全に覆い、更に第２の金属層は該中間金属層の全露出表面を完全に覆っている上記［１］または［２］に記載のはんだ被着シリコン半導体素子、
［４］ 該第２の金属層の表面の所定範囲を除く全露出表面を絶縁物により遮蔽した上記［１］〜［３］のいずれかに記載のはんだ被着シリコン半導体素子、
【０００９】
［５］ シリコン半導体基板と、シリコン半導体基板上に設けられ、シリコン半導体とオーミック接合をなす第１の金属層と、該第１の金属層の全露出表面を完全に覆うように積層した、第１の金属より有機酸に対して耐腐食性が高く、かつはんだ濡れ性が良い第２の金属層からなる半導体素子を、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の内の少なくとも一種を用いて処理することにより、露出した該第２の金属層の部分にのみ、粘着性を付与してハンダ粉末を付着させた後にリフローしたはんだバンプとからなることを特徴とするはんだ被着シリコン半導体素子、
【００１０】
［６］ シリコン基板に、第１の金属層を積層し、該第１の金属層の全露出面を完全に覆うように第２の金属層を積層し、次いで上記第２の金属層の全表面を被覆材で被覆した後、所定部分の該被覆材をエッチング除去して該第２の金属層の表面の所定の範囲に窓を開け、ついで窓の部分の該第２の金属層に選択的にナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の内の少なくとも一種を用いて粘着性を付与し、該粘着部にはんだ粉末を付着させ、該はんだ粉末をリフローすることからなるはんだ被着シリコン半導体素子の製造方法、
【００１１】
［７］ 上記［１］ないし［５］のいずれかに記載のはんだ被着シリコン半導体素子とはんだ被着回路基板を、はんだ搭載部同士を重ねて実装した回路基板、
【００１２】
［８］ 回路基板の金属露出部のみに選択的に粘着性を付与し、該粘着部にはんだ粉末を付着させた後、はんだ粉末をリフローしてはんだ被着回路基板とし、次いでこのはんだバンプにはんだ被着シリコン半導体素子のはんだバンプを重ねて溶融接合し、両者の間隙部に封止用絶縁樹脂を充填することからなる回路基板の製造方法、および
［９］ はんだ被着回路基板及びはんだ被着シリコン半導体素子のそれぞれのはんだバンプに使用したはんだが、融点が異なるはんだである上記［８］に記載の回路基板の製造方法、を開発することにより上記の課題を解決した。
【００１３】
【発明の実施の形態】
本発明のシリコン半導体素子の電極構造は、半導体と接触する側にはオーミック接合する第１の金属層で構成し、はんだ層を搭載する側では、有機酸に対して耐腐食性が高く、はんだ濡れ性の良好な金属からなる第２の金属層を用い、上記第１の金属層のすべての露出面を完全に被覆するように構成させたので、半導体と電極の接触が良好でかつはんだ層の搭載が容易に行え、有機酸などを含むフラックス等に対する耐食性も高く、高信頼性の電極構造である。
また該電極構造にはんだを搭載したはんだ被着シリコン半導体素子は、はんだを搭載する部分に粘着性を付与しはんだ粉末を付着させるので、付着させるはんだ粉末の粒径を変えることによりはんだ層の厚みを容易にコントロールすることができ、ボンディングの高さを自由に選択することが可能となる。
また本発明のはんだ被着シリコン半導体素子は、はんだ被着回路基板等に直接接続できるので、接続抵抗が低く、かつ信頼性があり、小型化することができる。
また本発明においては、本発明の電極構造を有する半導体素子にも同様に接続部分には粘着性を付与してはんだ粉末を付着させてはんだ層の厚さを容易に制御することが可能で、ボンディング高さの調節も容易に行える。
【００１４】
本発明のその他の目的、その他の特徴は添付の図面に基づく以下の詳しい説明で明らかにする。
本発明の電極構造は、図１に示すようにシリコン半導体素子１の面上に第１の金属層２を所定の厚さに真空蒸着法、スパッタリング法などにより形成し、次いで第１の金属層２の全露出表面を完全に覆うようにして第２の金属層３を所定の厚さに積層する。
上記の電極構造の第１の金属層２に用いる金属としては、シリコン基板１とオーミック接合となる金属を選定する。シリコンとオーミック接合をなす金属としては、Ａｌ、Ｃｕ、Ｔｉ、Ｗ及びＡｌを９５％以上、好ましくは９７％以上含むＡｌ−Ｓｉ、Ａｌ−Ｔｉ、Ａｌ−ＷなどのＡｌ基合金が挙げられ、シリコン半導体素子上にこれら第１の金属のいずれかの層を形成した後、熱処理によってオーミック接合させる。
Ａｌ基合金を使用する場合は、熱膨張係数がシリコンに近いので接合部の歪みが緩和される利点がある。
【００１５】
この第１の金属層２の上に、この層の全露出面を完全に覆うように第２の金属で被覆する。この第２の金属層３に使用する金属の選択基準としては、第１の金属層の金属より有機酸に対して耐腐食性が高く、はんだ濡れ性が良好であり、またシリコン半導体及び第１の金属層との密着性が良いことが必要である。
具体的には、Ｃｕ、Ｎｉ、Ａｕが挙げられ、第１の金属層の金属にＣｕを使用する場合には、第１の金属とは異なるＣｕ以外の金属を用いる。この第２の金属層の金属の選定は、半導体素子を回路基板へ実装する時に使用するろう材との適合性、シリコン基板及び第１の金属層への密着性を勘案して決定することが好ましい。
この第２の金属層３は、真空蒸着法、スパッタリング法、メッキ法などにより第１の金属層２を完全に被覆するように形成し、電極を構成する。
【００１６】
半導体１面上に形成する電極は、上述のごとく、原則的には第１の金属層２と第２の金属層３とから構成されるが、図２に示すように第１の金属層と第２の金属層の層の間にＮｉまたはＣｒ（ただし第２の金属層がＮｉの場合にはＣｒに限定される。）の中間金属層４を設けることが好ましい。この中間金属層４は、第１の金属層２を完全に覆うように積層し、第２の金属層３は上記中間金属層４を完全に覆うように積層する。この中間金属層４は、表面電極である第２の金属層３の強度を向上させる効果がある。
【００１７】
次に上記電極構造を備えたシリコン半導体素子に、５０〜１００ミクロンまたはそれ以上の厚さのはんだ層（はんだバンプ）を搭載したはんだ被着シリコン半導体素子について説明する。
図１に示すようなシリコン半導体素子１の一面に電極を形成したら、この半導体の全露出表面を、ＳｉＯ2 、Ｓｉ3 Ｎ4 、ガラス、ポリイミドなどの絶縁物５で遮蔽する［図３（ａ）］。
次に電極構造を覆っている絶縁物層５に、常法により所定箇所の絶縁物を取り除くかまたはマスクを使用して図３（ｂ）に示すように窓を開け、この窓の金属回路露出部（第２の金属層）のみに選択的に粘着性を付与し、このようにして形成した粘着部６に図４（ａ）に示すようにはんだ粉末７を付着させた後、加熱、溶融して図４（ｂ）に示すようにはんだバンプ８を形成する。
特に本発明においては、５０〜１００ミクロンまたはそれ以上の厚さの厚いはんだ層（はんだバンプ）を形成するため、第１の金属層を第２の金属層で覆った構造の電極を備えた半導体素子をレジスト剤で覆った後、通常の方法でレジスト剤をエッチングして金属電極（第２の金属層）を露出させ、この金属露出部に選択的に粘着性を付与し、該粘着部にはんだ粉末を付着、溶融させてはんだバンプを形成するような場合においては、窓部を構成するレジスト剤の深さは少なくとも１０ミクロンとすることが有効である。
【００１８】
上述の金属露出部のみに粘着性を付与するには、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の内の少なくとも一種を含む水溶液に浸漬処理するかまたは水溶液の塗布処理することにより行われる。（ＵＳＰ５，５５６，０２３号、ＵＳＰ５，７１３，９９７号参照）
【００１９】
この際の条件として、例えば処理温度３０〜６０℃、浸漬処理時間５ｓｅｃ〜５ｍｉｎで処理する。また処理薬剤の濃度としてはナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の少なくとも一種を０．０５〜２０重量％を含むものであり、特に銅イオン５０〜１０００ｐｐｍを含有し、微酸性の液体であるはんだ粘着性付与液を使用することが好ましい。
この場合の粘着性付与液は比較的安定なものではあるが、第１の金属層に用いられるＡｌなどに対しては強い腐食性があり、電極をサイドエッチする危険が大きいこと、また原因不明ではあるが不完全な被覆をした時はサイドエッチはしなくとも不良率が大きくなるので、前述したように、第２の金属層により完全に覆っておくことが必要である。
【００２０】
上述のように、半導体素子の電極全体を絶縁物で完全に遮蔽した後、窓を開け、然る後この窓の部分の第２の金属層に選択的に粘着性を付与した後、はんだ粉末を付着させる方法の特徴は、位置決めなどの面倒な手数を必要としないだけでなく、自動的にはんだ粉末を付着させることが容易にできることである。この方法によれば、１回の処理で得られるはんだ層の厚さが厚いだけでなく、その上に簡単にはんだ層を付着させることができること、はんだ粉末の粒度を選択することによりはんだバンプの厚さを自由に調節することが可能となる。更に従来のメッキ法などにおいては厚さを厚くすることが困難であるのに対し、本発明方法においては１回の処理で必要なはんだバンプの厚さが確保できなかった時は、はんだ粉末を付着した半導体素子をいったんリフローした後、再度同じ工程ではんだコートした部分に粘着性を付与させ、ここにはんだ粉末を付着させ、リフローしてはんだバンプの層の厚さを厚くすることが容易にできることである。
【００２１】
なお以上の説明においては、半導体素子にはんだバンプを形成する方法を説明したが、もし必要であれば該半導体素子を実装する回路基板に対しても同様に処理を行い、回路基板の接続部分にも同様にはんだバンプを形成し、はんだバンプを形成した半導体素子と回路基板のはんだバンプ同志を接合することによりボンディング高さが十分に大きい回路基板を作成することができる。このようにして半導体素子を実装した回路基板は、必要に応じて素子と基板の間隙部に封止用絶縁樹脂を充填する。
例えば、ボンディング高さが５０〜１００ミクロンの回路基板を製造しようとする時は、半導体素子側のバンプ高さ（電極の高さ＋はんだバンプの高さ）が、５０〜１２０ミクロン、回路基板側のバンプ高さ（同）が３０〜１００ミクロンとしておけば、双方のはんだ層を溶融して接続しても５０〜１００ミクロンのボンディング高さを確保できる。
【００２２】
なおこの場合、半導体素子側のはんだ粉末と回路基板側のはんだ粉末の組成を若干変更し、それぞれの融点を変えておくことが、形状維持、ボンディング高さを確保するのに有利である。このようにしておけば融点の高いはんだバンプが溶融するまでに融点の低いはんだとの合金化が始まるので、バンプの高さを維持できるからである。
例えば、半導体素子側の方はＳｎ−Ｐｂ共晶系よりは融点の高い８０％Ｐｂ−２０％Ｓｎ合金や９５％Ｐｂ−５％Ｓｎ合金とし、回路基板側はＳｎ−Ｐｂ共晶はんだとして行うなどの方法も有利に使用可能である。
【００２３】
このように本発明のはんだ被着シリコン半導体素子は、ボンディングワイヤーなしに回路基板などに接続することが可能である。このためボンディングワイヤーを用いて接合する半導体素子は、ボンディングワイヤー保護のためのステムなども含めて樹脂をモールドするため半導体素子チップ自体の大きさよりもかなり大きくなり、回路基板上に占める面積が大きくなるが、本発明の半導体素子ではボンディングワイヤーを用いないで済むため、回路全体を小型化するのに極めて有利である。
また本発明の半導体素子は、第２の金属層としてはんだ濡れ性の良い金属を選択してあるので、実装するのに簡単でかつ確実に接合ができ、特に接合がボンディングワイヤーなしのはんだ／はんだの導電性の高いかつ強度の大きい半導体上に直接実装が可能となり、実装の際の接合に信頼性を大きく改善できる。
【００２４】
かくして得られた回路基板は、はんだバンプ高さを選ぶことによりボンディング高さを比較的自由に調整可能で許容度が大きく、かつボンディング高さの高い回路基板を得ることができ、この結果同材質、同じ半導体素子を使用しても従来問題になっていた発熱によるトラブルの回避も可能となり、回路基板の設計も容易になった。
【００２５】
【実施例】
次にこの発明の実施例を述べるが、本発明は下記実施例に限定されるものではない。
（実施例１）
▲１▼ 構造１として、シリコンチップ 11 上に厚さ１μｍのＡｌ（アルミニウム） 12 を真空蒸着し、次いでそのそのＡｌ 12 の上に、Ａｌの全露出表面を覆うようにＣｕ 13 を厚さ１μｍに真空蒸着し、図５（ａ）に示すような電極を形成した。
▲２▼ 構造２として、シリコンチップ 11 上に厚さ１μｍのＣｕ 13 を真空蒸着し、次いでそのそのＣｕ 13 の上に、Ｃｕの全露出表面を覆うようにＮｉ 14 を厚さ３μｍに真空蒸着し、図５（ｂ）に示すような電極を形成した。
▲３▼ 構造３として、シリコンチップ 11 上に厚さ１μｍのＡｌ 12 を真空蒸着し、次いでそのそのＡｌ 12 の上に、Ａｌの全露出表面を覆うようにＣｕ 13 を厚さ１μｍに真空蒸着し、更に厚さ１０ミクロンのＳｉＯ2 15 でそのＣｕ表面全体を遮蔽し、所定部分をエッチングして窓明けをし、Ｃｕ電極面 13 を露出させ、図５（ｃ）に示すような電極を形成した。
【００２６】
▲４▼ 構造４として、シリコンチップ 11 上に厚さ１μｍの（Ａｌ−２％Ｓｉ合金） 16 を真空蒸着し、次いでそのその（Ａｌ−５％Ｓｉ合金） 16 の上に、そのＡｌ−Ｓｉ合金全体を覆うようにＣｕ 13 を厚さ１μｍを真空蒸着し、図５（ｄ）に示すような電極を形成した。
▲５▼ 次に比較のために、構造５として、シリコンチップ 11 の上にＡｌ 12 を厚さ１μｍに真空蒸着し、次いでそのＡｌ 12 の側面部を除く上面にＣｕ 13 を厚さ１μｍに真空蒸着し、図５（ｅ）に示すような電極を形成した。
▲６▼ 構造６として、シリコンチップ 11 上に厚さ１μｍのＣｕ 13 を真空蒸着し次いでそのそのＣｕ 13 の側面部を除く上面にＮｉ 14 を厚さ３μｍを真空蒸着し、図５（ｆ）に示すような電極を形成した。
【００２７】
上記図５（ａ）〜（ｆ）に示すような構造の電極付きシリコンチップ（電極数３２個、電極ピッチ２５０μｍ、電極径９０μｍφ）を、それぞれ硫酸水溶液で前処理をし、次いで酢酸によりｐＨを約４．５に調整した下記化学式（１）式で示す２−ウンデシルイミダゾールの２重量％水溶液からなる粘着性付与溶液に４０℃に加温し５分間浸漬した。
【００２８】
【化１】
【００２９】
次にこれらの６個のシリコン素子を取り出し、水洗し、乾燥後、平均粒径１２０μｍの２０％Ｓｎ−８０％Ｐｂのはんだ粉末をシリコン素子全面に振りかけ、電極部分以外にある余分な粉末をエアで吹き飛ばした。この時のはんだ粉末の付着状態は表１に示すようであった。
【００３０】
【表１】
【００３１】
このようにはんだ粉末を付着したシリコン素子を窒素気流中で１７０℃、３０秒間加熱し、はんだ粉末を定着した後、水溶性フラックスを塗布し、酸素含有量５００ｐｐｍの窒素ガスを流しているリフロー炉で予熱１５０℃、リフロー温度３００℃ではんだ粉末を溶融し、はんだバンプを形成した。熱水で洗浄した後、はんだバンプの生成状態及びその高さと高さの標準偏差（シグマ）を測定した。結果を表２に示す。これから見て図５（ａ）〜（ｄ）に示すような電極構造であれば安定して回路基板に使用することができる。
【００３２】
【表２】
【００３３】
（実施例２）
図６に示すように、シリコン素子 20 シリコン面 21 上（逆さになっている。）に、厚さ１μｍのＡｌ 22 を真空蒸着し、次いでそのＡｌ 22 の上に、全露出表面を覆うようにＣｕ 23 を厚さ１μｍに真空蒸着した電極を構成した。この電極付きシリコン素子（電極数３２個、電極ピッチ２５０μｍ、電極径９０μｍφ）を、まず硫酸水溶液で前処理をし、次いで酢酸によりｐＨを約４．５に調整した２−ウンデシルイミダゾールの２重量％水溶液からなるはんだ粘着性付与溶液を４０℃に加温し、これに５分間浸漬した。
【００３４】
次に該素子を溶液から取り出し、水洗し、乾燥後、２０％Ｓｎ−８０％Ｐｂはんだ粉末を振りかけ、余分な粉末をエアで吹き飛ばした。
このようにはんだ粉末を付着したシリコン素子を窒素気流中で１７０℃、３０秒間加熱し、はんだ粉末を定着した後、水溶性フラックスを定着したはんだの上に塗布し、酸素含有量５００ｐｐｍの窒素ガスを流しているリフロー炉で予熱温度１５０℃、リフロー温度３００℃ではんだ粉末を溶融し、はんだバンプ 25 を形成した。その後熱水で洗浄しはんだ被着シリコン素子 20 とした。
【００３５】
一方図７に示すような、幅９０μｍ、ピッチ２５０μｍの銅貼り回路 32 を有する基板 31 の、銅貼り回路 32 の所定位置（シリコン被着素子 20 のはんだバンプ 25 の位置に該当する）を９０μｍ×９０μｍの大きさに露出させ、他の部分をレジスト樹脂で被覆した基板 31 を準備した。
この基板 31 をまず硫酸水溶液で酸洗処理し、酢酸でｐＨを約４．５に調整し、４０℃に加温した２−ウンデシルイミダゾールの２ｗｔ％水溶液からなる粘着性付与液に５分間浸漬した後、基板を水洗・乾燥し、露出した銅貼り回路部分に粘着性を付与した。
該基板に粒径７０〜９０μｍのＳｎ−３７％Ｐｂ共晶はんだ粉末を振りかけ、粘着部にはんだ粉末を付着させ、粘着部に付着した以外の余分なはんだ粉末をエアで吹き払って除去した。はんだ粉末を付着したプリント基板を１７０℃の窒素気流中で３０秒間加熱しはんだ粉末を定着した後、この定着したはんだ粉末の上に水溶性フラックスを塗布し、酸素含有量５００ｐｐｍの窒素ガスを流しているリフロー炉中で２００℃に加熱してはんだを溶融し、はんだバンプ 33 を形成した。最後に基板を熱水で洗浄し、図７に示すような、プリント基板の所定位置にはんだバンプ 33 を有するはんだ被着プリント基板 30 を得た。
これらの両者のはんだバンプ 25、33にフラックスを塗布し、酸素含有量５００ｐｐｍの窒素ガスを流しているリフロー炉で予熱温度１５０℃、リフロー温度２００℃ではんだを溶融し図６に示すように接合した。接合後のバンプの高さを表３に示す。
【００３６】
【表３】
【００３７】
【発明の効果】
本発明の半導体素子は、耐はんだ耐食性、はんだ濡れ性が良いのではんだに対する密着性に優れている。また第１の金属層と第２の金属層の中間に中間金属層を挿入した時は表面電極の強度が向上する。またこれらの金属層はそれより下層の金属層を完全に覆っているので下層の金属がはんだに食われたり、粘着性を付与するための薬品にサイドエッチされることがない。
更にはんだ粉末を付着させる際には、付着させるはんだ粉末の粒径を選択することによりはんだの厚みをコントロールしやすい。このはんだ被着シリコン素子を回路基板に搭載する時は、回路基板側も同様にはんだバンプを形成した後に実装させることにより、ボンディング高さを大きく取ることができるので、同材質、同じ半導体素子を使用しても耐熱性を高くすることが可能であり基板の設計も容易になった。
このようにボンディングワイヤーなしの実装が可能となったため接続抵抗を小さくし、接続強度を高く維持でき、また接続もはんだ／はんだの接続であるので信頼性も高いものである。
【図面の簡単な説明】
【図１】本発明によるシリコン半導体素子に用いられる電極構造の一実施例を示す断面図である。
【図２】本発明によるシリコン半導体素子に用いられる電極構造の他の実施例を示す断面図である。
【図３】（ａ）は、図１の半導体素子の電極を絶縁物で遮蔽した状態を示す断面図、（ｂ）は（ａ）の素子に窓を開け金属回路露出部のみに粘着性を付与した状態の断面図。
【図４】（ａ）は、図３（ｂ）の粘着部にはんだ粉末を付着させた状態を示す断面図、（ｂ）は、図４（ａ）のはんだ粉末を溶融させてはんだバンプを形成させた半導体素子の断面図。
【図５】（ａ）は、実施例１において半導体素子面上に形成した構造１の電極構造を示す説明図。（ｂ）は、実施例１において半導体素子面上に形成した構造２の電極構造を示す説明図。（ｃ）は、実施例１において半導体素子面上に形成した構造３の電極構造を示す説明図。（ｄ）は、実施例１において半導体素子面上に形成した構造４の電極構造を示す説明図。（ｅ）は、比較のために半導体素子面上に形成した構造５の電極構造を示す説明図。（ｆ）は、比較のために半導体素子面上に形成した構造６の電極構造を示す説明図。
【図６】本発明のシリコン素子を使用した回路基板の接合部の断面図。
【図７】シリコン素子を接合する前の回路基板の平面図。
【符号の説明】
１ 半導体素子
２ 第１の金属層
３ 第２の金属層
４ 中間金属層
５ 絶縁物
６ 粘着部
７ はんだ粉末
８ はんだバンプ
１１ シリコンチップ
１２ Ａｌ
１３ Ｃｕ
１４ Ｎｉ
１５ ＳｉＯ2
１６ Ａｌ−５％Ｓｉ合金
２０ はんだ被着シリコン素子
２１ シリコン基板
２２ Ａｌ
２３ Ｃｕ
２４ 絶縁樹脂
２５ はんだバンプ
３０ はんだ被着回路基板
３１ プリント回路基板
３２ 銅貼り回路
３３ はんだバンプ
【発明の属する技術分野】
本発明は、シリコン半導体素子用の電極構造、該構造の電極を備え、回路基板にボンディングワイヤーを用いずに直接接続、実装でき、かつこの実装の際に基板との間の高さ（ボンディング高さ）が大きく取れるシリコン半導体素子及びその製造方法並びにそれを実装した回路基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、企業の製造部門、管理部門、輸送機関あるいは家庭を問わずまたほとんどの分野の装置、機械、器具が電子化されており、またその使用される電子部品の範囲も種類も広範なものとなってきつつある。このような多方面にわたる電子化の中でも、電子制御半導体素子をセットした実装回路基板が極めて多く採用され、その適用範囲、使用回路基板の種類、数も顕著に増大しつつある。
【０００３】
このような半導体実装回路基板は一般には多くの種類のものが実用化されているが、特に回路基板上に各種の半導体素子（ＩＣ、各種のバンプなど）を直接実装したものが電子機器の小型化、信頼性の向上の目的で採用される比率が高くなってきている。
このように、回路基板上に各種の半導体素子等を実装する場合、回路基板と半導体素子の間には、封止樹脂を注入するため、あるいは発熱に対するバッファーとするためにある程度（通常５０〜１００μｍとされている）の間隔を設けることが必要あるいは好ましいとされている。
【０００４】
この間隔（以下この間隔を「ボンディング高さ」と呼ぶことがある。）を設けるために多くの提案がなされている。
例えば、▲１▼プリント基板上の回路部分と素子部品の電極間を導電性接着剤で接続する方法、▲２▼プリント基板上の回路部分と素子とを素子側にメッキによって形成したはんだバンプを溶融させて接続する方法、▲３▼プリント基板上の基板電極と半導体素子の素子電極に銅を必要な高さにメッキし、更にＡｕメッキした後これを共晶はんだで接続する方法、▲４▼Ａｕボールバンプ（スタッドバンプ）による接続法、▲５▼導電性ポリマーバンプによる接続法、▲６▼Ａｕメッキ樹脂ボール接続法、▲７▼絶縁樹脂ボールをコアにしたマイクロカプセル製異方性導電性フィルム接続法、▲８▼金属ボールをコアにしたマイクロカプセル型異方性導電フィルム接続法などがある。
上記以外にもＡｕボールバンプダイレクト接続法などがあるが、この方法では高価であって特殊な回路基板の使用に限られ、通常の回路基板にはよりコストダウンが求められている。
【０００５】
これらのボンディング高さを確保するための従来公知の方法においては、接続に際し導電性樹脂などの比較的抵抗の高い導電材を使用した時は接続抵抗が大きいという問題があり、また一般的に行われているはんだメッキ基板を使用して接続する場合、半導体素子側の電極に活性化処理をしておくことが行われているが、その処理は煩雑ではんだの濡れ広がり性が悪く、更にボンディング高さが不均一になり、その上半導体素子の接続の信頼性が低いなどの問題がある。
したがって、回路基板に対するシリコン半導体素子の接続が信頼性高く、接続抵抗が小さく、かつボンディング高さを自由に選択できるシリコン半導体素子へのはんだバンプの形成手段が必要とされている。
【０００６】
【発明が解決しようとする課題】
この発明は、はんだバンプ（本発明においては、電極を備えたシリコン半導体に５０〜１００ミクロンまたはそれ以上のはんだ層を「はんだバンプ」という。）を容易に形成することのできるシリコン半導体素子用の電極構造の提供、回路基板に対してボンディングワイヤーを用いることなく直接接続でき、信頼性が高く、接触抵抗の小さいはんだ被着シリコン半導体素子及びその製造方法の提供、ボンディング高さを自由に選択できるはんだ被着シリコン半導体素子及びその製造方法の提供及び接続部分（電極部分）に容易にはんだバンプを形成し、ボンディング高さを自由に選択可能な電極構造及びその製造方法を提供することを目的とする。
【０００７】
本発明は、
［１］ シリコン半導体面上に設けられ、シリコン半導体とオーミック接合をなす第１の金属層、該第１の金属層の全露出表面を完全に覆うように、有機酸に対して耐腐食性が高く且つはんだ濡れ性が良い金属を積層した第２の金属層、さらに該第２の金属層に金属露出部のみに粘着性を付与する薬剤を用いて粘着性を付与し、ハンダ粉末を付着させた後にリフローしたはんだバンプとからなるはんだ被着シリコン半導体素子、
【０００８】
［２］ 上記第１の金属層が、Ｃｕ、Ａｌ、Ｔｉ、ＷまたはＡｌ基合金のうちの１種からなり、該第２の金属層がＣｕ、ＮｉまたはＡｕであって、第１の金属層の金属がＣｕの時はＮｉまたはＡｕからなる上記［１］に記載のはんだ被着シリコン半導体素子、
［３］ 該第１の金属層と第２の金属層の間にＮｉまたはＣｒからなる中間層であって、第２の金属層がＮｉの時はＣｒに限定される中間金属層が介在し、該中間金属層は第１の金属層の全露出表面を完全に覆い、更に第２の金属層は該中間金属層の全露出表面を完全に覆っている上記［１］または［２］に記載のはんだ被着シリコン半導体素子、
［４］ 該第２の金属層の表面の所定範囲を除く全露出表面を絶縁物により遮蔽した上記［１］〜［３］のいずれかに記載のはんだ被着シリコン半導体素子、
【０００９】
［５］ シリコン半導体基板と、シリコン半導体基板上に設けられ、シリコン半導体とオーミック接合をなす第１の金属層と、該第１の金属層の全露出表面を完全に覆うように積層した、第１の金属より有機酸に対して耐腐食性が高く、かつはんだ濡れ性が良い第２の金属層からなる半導体素子を、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の内の少なくとも一種を用いて処理することにより、露出した該第２の金属層の部分にのみ、粘着性を付与してハンダ粉末を付着させた後にリフローしたはんだバンプとからなることを特徴とするはんだ被着シリコン半導体素子、
【００１０】
［６］ シリコン基板に、第１の金属層を積層し、該第１の金属層の全露出面を完全に覆うように第２の金属層を積層し、次いで上記第２の金属層の全表面を被覆材で被覆した後、所定部分の該被覆材をエッチング除去して該第２の金属層の表面の所定の範囲に窓を開け、ついで窓の部分の該第２の金属層に選択的にナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の内の少なくとも一種を用いて粘着性を付与し、該粘着部にはんだ粉末を付着させ、該はんだ粉末をリフローすることからなるはんだ被着シリコン半導体素子の製造方法、
【００１１】
［７］ 上記［１］ないし［５］のいずれかに記載のはんだ被着シリコン半導体素子とはんだ被着回路基板を、はんだ搭載部同士を重ねて実装した回路基板、
【００１２】
［８］ 回路基板の金属露出部のみに選択的に粘着性を付与し、該粘着部にはんだ粉末を付着させた後、はんだ粉末をリフローしてはんだ被着回路基板とし、次いでこのはんだバンプにはんだ被着シリコン半導体素子のはんだバンプを重ねて溶融接合し、両者の間隙部に封止用絶縁樹脂を充填することからなる回路基板の製造方法、および
［９］ はんだ被着回路基板及びはんだ被着シリコン半導体素子のそれぞれのはんだバンプに使用したはんだが、融点が異なるはんだである上記［８］に記載の回路基板の製造方法、を開発することにより上記の課題を解決した。
【００１３】
【発明の実施の形態】
本発明のシリコン半導体素子の電極構造は、半導体と接触する側にはオーミック接合する第１の金属層で構成し、はんだ層を搭載する側では、有機酸に対して耐腐食性が高く、はんだ濡れ性の良好な金属からなる第２の金属層を用い、上記第１の金属層のすべての露出面を完全に被覆するように構成させたので、半導体と電極の接触が良好でかつはんだ層の搭載が容易に行え、有機酸などを含むフラックス等に対する耐食性も高く、高信頼性の電極構造である。
また該電極構造にはんだを搭載したはんだ被着シリコン半導体素子は、はんだを搭載する部分に粘着性を付与しはんだ粉末を付着させるので、付着させるはんだ粉末の粒径を変えることによりはんだ層の厚みを容易にコントロールすることができ、ボンディングの高さを自由に選択することが可能となる。
また本発明のはんだ被着シリコン半導体素子は、はんだ被着回路基板等に直接接続できるので、接続抵抗が低く、かつ信頼性があり、小型化することができる。
また本発明においては、本発明の電極構造を有する半導体素子にも同様に接続部分には粘着性を付与してはんだ粉末を付着させてはんだ層の厚さを容易に制御することが可能で、ボンディング高さの調節も容易に行える。
【００１４】
本発明のその他の目的、その他の特徴は添付の図面に基づく以下の詳しい説明で明らかにする。
本発明の電極構造は、図１に示すようにシリコン半導体素子１の面上に第１の金属層２を所定の厚さに真空蒸着法、スパッタリング法などにより形成し、次いで第１の金属層２の全露出表面を完全に覆うようにして第２の金属層３を所定の厚さに積層する。
上記の電極構造の第１の金属層２に用いる金属としては、シリコン基板１とオーミック接合となる金属を選定する。シリコンとオーミック接合をなす金属としては、Ａｌ、Ｃｕ、Ｔｉ、Ｗ及びＡｌを９５％以上、好ましくは９７％以上含むＡｌ−Ｓｉ、Ａｌ−Ｔｉ、Ａｌ−ＷなどのＡｌ基合金が挙げられ、シリコン半導体素子上にこれら第１の金属のいずれかの層を形成した後、熱処理によってオーミック接合させる。
Ａｌ基合金を使用する場合は、熱膨張係数がシリコンに近いので接合部の歪みが緩和される利点がある。
【００１５】
この第１の金属層２の上に、この層の全露出面を完全に覆うように第２の金属で被覆する。この第２の金属層３に使用する金属の選択基準としては、第１の金属層の金属より有機酸に対して耐腐食性が高く、はんだ濡れ性が良好であり、またシリコン半導体及び第１の金属層との密着性が良いことが必要である。
具体的には、Ｃｕ、Ｎｉ、Ａｕが挙げられ、第１の金属層の金属にＣｕを使用する場合には、第１の金属とは異なるＣｕ以外の金属を用いる。この第２の金属層の金属の選定は、半導体素子を回路基板へ実装する時に使用するろう材との適合性、シリコン基板及び第１の金属層への密着性を勘案して決定することが好ましい。
この第２の金属層３は、真空蒸着法、スパッタリング法、メッキ法などにより第１の金属層２を完全に被覆するように形成し、電極を構成する。
【００１６】
半導体１面上に形成する電極は、上述のごとく、原則的には第１の金属層２と第２の金属層３とから構成されるが、図２に示すように第１の金属層と第２の金属層の層の間にＮｉまたはＣｒ（ただし第２の金属層がＮｉの場合にはＣｒに限定される。）の中間金属層４を設けることが好ましい。この中間金属層４は、第１の金属層２を完全に覆うように積層し、第２の金属層３は上記中間金属層４を完全に覆うように積層する。この中間金属層４は、表面電極である第２の金属層３の強度を向上させる効果がある。
【００１７】
次に上記電極構造を備えたシリコン半導体素子に、５０〜１００ミクロンまたはそれ以上の厚さのはんだ層（はんだバンプ）を搭載したはんだ被着シリコン半導体素子について説明する。
図１に示すようなシリコン半導体素子１の一面に電極を形成したら、この半導体の全露出表面を、ＳｉＯ2 、Ｓｉ3 Ｎ4 、ガラス、ポリイミドなどの絶縁物５で遮蔽する［図３（ａ）］。
次に電極構造を覆っている絶縁物層５に、常法により所定箇所の絶縁物を取り除くかまたはマスクを使用して図３（ｂ）に示すように窓を開け、この窓の金属回路露出部（第２の金属層）のみに選択的に粘着性を付与し、このようにして形成した粘着部６に図４（ａ）に示すようにはんだ粉末７を付着させた後、加熱、溶融して図４（ｂ）に示すようにはんだバンプ８を形成する。
特に本発明においては、５０〜１００ミクロンまたはそれ以上の厚さの厚いはんだ層（はんだバンプ）を形成するため、第１の金属層を第２の金属層で覆った構造の電極を備えた半導体素子をレジスト剤で覆った後、通常の方法でレジスト剤をエッチングして金属電極（第２の金属層）を露出させ、この金属露出部に選択的に粘着性を付与し、該粘着部にはんだ粉末を付着、溶融させてはんだバンプを形成するような場合においては、窓部を構成するレジスト剤の深さは少なくとも１０ミクロンとすることが有効である。
【００１８】
上述の金属露出部のみに粘着性を付与するには、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の内の少なくとも一種を含む水溶液に浸漬処理するかまたは水溶液の塗布処理することにより行われる。（ＵＳＰ５，５５６，０２３号、ＵＳＰ５，７１３，９９７号参照）
【００１９】
この際の条件として、例えば処理温度３０〜６０℃、浸漬処理時間５ｓｅｃ〜５ｍｉｎで処理する。また処理薬剤の濃度としてはナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の少なくとも一種を０．０５〜２０重量％を含むものであり、特に銅イオン５０〜１０００ｐｐｍを含有し、微酸性の液体であるはんだ粘着性付与液を使用することが好ましい。
この場合の粘着性付与液は比較的安定なものではあるが、第１の金属層に用いられるＡｌなどに対しては強い腐食性があり、電極をサイドエッチする危険が大きいこと、また原因不明ではあるが不完全な被覆をした時はサイドエッチはしなくとも不良率が大きくなるので、前述したように、第２の金属層により完全に覆っておくことが必要である。
【００２０】
上述のように、半導体素子の電極全体を絶縁物で完全に遮蔽した後、窓を開け、然る後この窓の部分の第２の金属層に選択的に粘着性を付与した後、はんだ粉末を付着させる方法の特徴は、位置決めなどの面倒な手数を必要としないだけでなく、自動的にはんだ粉末を付着させることが容易にできることである。この方法によれば、１回の処理で得られるはんだ層の厚さが厚いだけでなく、その上に簡単にはんだ層を付着させることができること、はんだ粉末の粒度を選択することによりはんだバンプの厚さを自由に調節することが可能となる。更に従来のメッキ法などにおいては厚さを厚くすることが困難であるのに対し、本発明方法においては１回の処理で必要なはんだバンプの厚さが確保できなかった時は、はんだ粉末を付着した半導体素子をいったんリフローした後、再度同じ工程ではんだコートした部分に粘着性を付与させ、ここにはんだ粉末を付着させ、リフローしてはんだバンプの層の厚さを厚くすることが容易にできることである。
【００２１】
なお以上の説明においては、半導体素子にはんだバンプを形成する方法を説明したが、もし必要であれば該半導体素子を実装する回路基板に対しても同様に処理を行い、回路基板の接続部分にも同様にはんだバンプを形成し、はんだバンプを形成した半導体素子と回路基板のはんだバンプ同志を接合することによりボンディング高さが十分に大きい回路基板を作成することができる。このようにして半導体素子を実装した回路基板は、必要に応じて素子と基板の間隙部に封止用絶縁樹脂を充填する。
例えば、ボンディング高さが５０〜１００ミクロンの回路基板を製造しようとする時は、半導体素子側のバンプ高さ（電極の高さ＋はんだバンプの高さ）が、５０〜１２０ミクロン、回路基板側のバンプ高さ（同）が３０〜１００ミクロンとしておけば、双方のはんだ層を溶融して接続しても５０〜１００ミクロンのボンディング高さを確保できる。
【００２２】
なおこの場合、半導体素子側のはんだ粉末と回路基板側のはんだ粉末の組成を若干変更し、それぞれの融点を変えておくことが、形状維持、ボンディング高さを確保するのに有利である。このようにしておけば融点の高いはんだバンプが溶融するまでに融点の低いはんだとの合金化が始まるので、バンプの高さを維持できるからである。
例えば、半導体素子側の方はＳｎ−Ｐｂ共晶系よりは融点の高い８０％Ｐｂ−２０％Ｓｎ合金や９５％Ｐｂ−５％Ｓｎ合金とし、回路基板側はＳｎ−Ｐｂ共晶はんだとして行うなどの方法も有利に使用可能である。
【００２３】
このように本発明のはんだ被着シリコン半導体素子は、ボンディングワイヤーなしに回路基板などに接続することが可能である。このためボンディングワイヤーを用いて接合する半導体素子は、ボンディングワイヤー保護のためのステムなども含めて樹脂をモールドするため半導体素子チップ自体の大きさよりもかなり大きくなり、回路基板上に占める面積が大きくなるが、本発明の半導体素子ではボンディングワイヤーを用いないで済むため、回路全体を小型化するのに極めて有利である。
また本発明の半導体素子は、第２の金属層としてはんだ濡れ性の良い金属を選択してあるので、実装するのに簡単でかつ確実に接合ができ、特に接合がボンディングワイヤーなしのはんだ／はんだの導電性の高いかつ強度の大きい半導体上に直接実装が可能となり、実装の際の接合に信頼性を大きく改善できる。
【００２４】
かくして得られた回路基板は、はんだバンプ高さを選ぶことによりボンディング高さを比較的自由に調整可能で許容度が大きく、かつボンディング高さの高い回路基板を得ることができ、この結果同材質、同じ半導体素子を使用しても従来問題になっていた発熱によるトラブルの回避も可能となり、回路基板の設計も容易になった。
【００２５】
【実施例】
次にこの発明の実施例を述べるが、本発明は下記実施例に限定されるものではない。
（実施例１）
▲１▼ 構造１として、シリコンチップ 11 上に厚さ１μｍのＡｌ（アルミニウム） 12 を真空蒸着し、次いでそのそのＡｌ 12 の上に、Ａｌの全露出表面を覆うようにＣｕ 13 を厚さ１μｍに真空蒸着し、図５（ａ）に示すような電極を形成した。
▲２▼ 構造２として、シリコンチップ 11 上に厚さ１μｍのＣｕ 13 を真空蒸着し、次いでそのそのＣｕ 13 の上に、Ｃｕの全露出表面を覆うようにＮｉ 14 を厚さ３μｍに真空蒸着し、図５（ｂ）に示すような電極を形成した。
▲３▼ 構造３として、シリコンチップ 11 上に厚さ１μｍのＡｌ 12 を真空蒸着し、次いでそのそのＡｌ 12 の上に、Ａｌの全露出表面を覆うようにＣｕ 13 を厚さ１μｍに真空蒸着し、更に厚さ１０ミクロンのＳｉＯ2 15 でそのＣｕ表面全体を遮蔽し、所定部分をエッチングして窓明けをし、Ｃｕ電極面 13 を露出させ、図５（ｃ）に示すような電極を形成した。
【００２６】
▲４▼ 構造４として、シリコンチップ 11 上に厚さ１μｍの（Ａｌ−２％Ｓｉ合金） 16 を真空蒸着し、次いでそのその（Ａｌ−５％Ｓｉ合金） 16 の上に、そのＡｌ−Ｓｉ合金全体を覆うようにＣｕ 13 を厚さ１μｍを真空蒸着し、図５（ｄ）に示すような電極を形成した。
▲５▼ 次に比較のために、構造５として、シリコンチップ 11 の上にＡｌ 12 を厚さ１μｍに真空蒸着し、次いでそのＡｌ 12 の側面部を除く上面にＣｕ 13 を厚さ１μｍに真空蒸着し、図５（ｅ）に示すような電極を形成した。
▲６▼ 構造６として、シリコンチップ 11 上に厚さ１μｍのＣｕ 13 を真空蒸着し次いでそのそのＣｕ 13 の側面部を除く上面にＮｉ 14 を厚さ３μｍを真空蒸着し、図５（ｆ）に示すような電極を形成した。
【００２７】
上記図５（ａ）〜（ｆ）に示すような構造の電極付きシリコンチップ（電極数３２個、電極ピッチ２５０μｍ、電極径９０μｍφ）を、それぞれ硫酸水溶液で前処理をし、次いで酢酸によりｐＨを約４．５に調整した下記化学式（１）式で示す２−ウンデシルイミダゾールの２重量％水溶液からなる粘着性付与溶液に４０℃に加温し５分間浸漬した。
【００２８】
【化１】
次にこれらの６個のシリコン素子を取り出し、水洗し、乾燥後、平均粒径１２０μｍの２０％Ｓｎ−８０％Ｐｂのはんだ粉末をシリコン素子全面に振りかけ、電極部分以外にある余分な粉末をエアで吹き飛ばした。この時のはんだ粉末の付着状態は表１に示すようであった。
【００３０】
【表１】
このようにはんだ粉末を付着したシリコン素子を窒素気流中で１７０℃、３０秒間加熱し、はんだ粉末を定着した後、水溶性フラックスを塗布し、酸素含有量５００ｐｐｍの窒素ガスを流しているリフロー炉で予熱１５０℃、リフロー温度３００℃ではんだ粉末を溶融し、はんだバンプを形成した。熱水で洗浄した後、はんだバンプの生成状態及びその高さと高さの標準偏差（シグマ）を測定した。結果を表２に示す。これから見て図５（ａ）〜（ｄ）に示すような電極構造であれば安定して回路基板に使用することができる。
【００３２】
【表２】
（実施例２）
図６に示すように、シリコン素子 20 シリコン面 21 上（逆さになっている。）に、厚さ１μｍのＡｌ 22 を真空蒸着し、次いでそのＡｌ 22 の上に、全露出表面を覆うようにＣｕ 23 を厚さ１μｍに真空蒸着した電極を構成した。この電極付きシリコン素子（電極数３２個、電極ピッチ２５０μｍ、電極径９０μｍφ）を、まず硫酸水溶液で前処理をし、次いで酢酸によりｐＨを約４．５に調整した２−ウンデシルイミダゾールの２重量％水溶液からなるはんだ粘着性付与溶液を４０℃に加温し、これに５分間浸漬した。
【００３４】
次に該素子を溶液から取り出し、水洗し、乾燥後、２０％Ｓｎ−８０％Ｐｂはんだ粉末を振りかけ、余分な粉末をエアで吹き飛ばした。
このようにはんだ粉末を付着したシリコン素子を窒素気流中で１７０℃、３０秒間加熱し、はんだ粉末を定着した後、水溶性フラックスを定着したはんだの上に塗布し、酸素含有量５００ｐｐｍの窒素ガスを流しているリフロー炉で予熱温度１５０℃、リフロー温度３００℃ではんだ粉末を溶融し、はんだバンプ 25 を形成した。その後熱水で洗浄しはんだ被着シリコン素子 20 とした。
【００３５】
一方図７に示すような、幅９０μｍ、ピッチ２５０μｍの銅貼り回路 32 を有する基板 31 の、銅貼り回路 32 の所定位置（シリコン被着素子 20 のはんだバンプ 25 の位置に該当する）を９０μｍ×９０μｍの大きさに露出させ、他の部分をレジスト樹脂で被覆した基板 31 を準備した。
この基板 31 をまず硫酸水溶液で酸洗処理し、酢酸でｐＨを約４．５に調整し、４０℃に加温した２−ウンデシルイミダゾールの２ｗｔ％水溶液からなる粘着性付与液に５分間浸漬した後、基板を水洗・乾燥し、露出した銅貼り回路部分に粘着性を付与した。
該基板に粒径７０〜９０μｍのＳｎ−３７％Ｐｂ共晶はんだ粉末を振りかけ、粘着部にはんだ粉末を付着させ、粘着部に付着した以外の余分なはんだ粉末をエアで吹き払って除去した。はんだ粉末を付着したプリント基板を１７０℃の窒素気流中で３０秒間加熱しはんだ粉末を定着した後、この定着したはんだ粉末の上に水溶性フラックスを塗布し、酸素含有量５００ｐｐｍの窒素ガスを流しているリフロー炉中で２００℃に加熱してはんだを溶融し、はんだバンプ 33 を形成した。最後に基板を熱水で洗浄し、図７に示すような、プリント基板の所定位置にはんだバンプ 33 を有するはんだ被着プリント基板 30 を得た。
これらの両者のはんだバンプ 25、33にフラックスを塗布し、酸素含有量５００ｐｐｍの窒素ガスを流しているリフロー炉で予熱温度１５０℃、リフロー温度２００℃ではんだを溶融し図６に示すように接合した。接合後のバンプの高さを表３に示す。
【００３６】
【表３】
【発明の効果】
本発明の半導体素子は、耐はんだ耐食性、はんだ濡れ性が良いのではんだに対する密着性に優れている。また第１の金属層と第２の金属層の中間に中間金属層を挿入した時は表面電極の強度が向上する。またこれらの金属層はそれより下層の金属層を完全に覆っているので下層の金属がはんだに食われたり、粘着性を付与するための薬品にサイドエッチされることがない。
更にはんだ粉末を付着させる際には、付着させるはんだ粉末の粒径を選択することによりはんだの厚みをコントロールしやすい。このはんだ被着シリコン素子を回路基板に搭載する時は、回路基板側も同様にはんだバンプを形成した後に実装させることにより、ボンディング高さを大きく取ることができるので、同材質、同じ半導体素子を使用しても耐熱性を高くすることが可能であり基板の設計も容易になった。
このようにボンディングワイヤーなしの実装が可能となったため接続抵抗を小さくし、接続強度を高く維持でき、また接続もはんだ／はんだの接続であるので信頼性も高いものである。
【図面の簡単な説明】
【図１】本発明によるシリコン半導体素子に用いられる電極構造の一実施例を示す断面図である。
【図２】本発明によるシリコン半導体素子に用いられる電極構造の他の実施例を示す断面図である。
【図３】（ａ）は、図１の半導体素子の電極を絶縁物で遮蔽した状態を示す断面図、（ｂ）は（ａ）の素子に窓を開け金属回路露出部のみに粘着性を付与した状態の断面図。
【図４】（ａ）は、図３（ｂ）の粘着部にはんだ粉末を付着させた状態を示す断面図、（ｂ）は、図４（ａ）のはんだ粉末を溶融させてはんだバンプを形成させた半導体素子の断面図。
【図５】（ａ）は、実施例１において半導体素子面上に形成した構造１の電極構造を示す説明図。（ｂ）は、実施例１において半導体素子面上に形成した構造２の電極構造を示す説明図。（ｃ）は、実施例１において半導体素子面上に形成した構造３の電極構造を示す説明図。（ｄ）は、実施例１において半導体素子面上に形成した構造４の電極構造を示す説明図。（ｅ）は、比較のために半導体素子面上に形成した構造５の電極構造を示す説明図。（ｆ）は、比較のために半導体素子面上に形成した構造６の電極構造を示す説明図。
【図６】本発明のシリコン素子を使用した回路基板の接合部の断面図。
【図７】シリコン素子を接合する前の回路基板の平面図。
【符号の説明】
１ 半導体素子
２ 第１の金属層
３ 第２の金属層
４ 中間金属層
５ 絶縁物
６ 粘着部
７ はんだ粉末
８ はんだバンプ
１１ シリコンチップ
１２ Ａｌ
１３ Ｃｕ
１４ Ｎｉ
１５ ＳｉＯ2
１６ Ａｌ−５％Ｓｉ合金
２０ はんだ被着シリコン素子
２１ シリコン基板
２２ Ａｌ
２３ Ｃｕ
２４ 絶縁樹脂
２５ はんだバンプ
３０ はんだ被着回路基板
３１ プリント回路基板
３２ 銅貼り回路
３３ はんだバンプ
Claims (9)
- シリコン半導体面上に設けられ、シリコン半導体とオーミック接合をなす第１の金属層、該第１の金属層の全露出表面を完全に覆うように、有機酸に対して耐腐食性が高く且つはんだ濡れ性が良い金属を積層した第２の金属層、さらに該第２の金属層に金属露出部のみに粘着性を付与する薬剤を用いて粘着性を付与し、ハンダ粉末を付着させた後にリフローしたはんだバンプとからなるはんだ被着シリコン半導体素子。
- 上記第１の金属層が、Ｃｕ、Ａｌ、Ｔｉ、ＷまたはＡｌ基合金のうちの１種からなり、該第２の金属層がＣｕ、ＮｉまたはＡｕであって、第１の金属層の金属がＣｕの時はＮｉまたはＡｕからなる請求項１に記載のはんだ被着シリコン半導体素子。
- 該第１の金属層と第２の金属層の間にＮｉまたはＣｒからなる中間層であって、第２の金属層がＮｉの時はＣｒに限定される中間金属層が介在し、該中間金属層は第１の金属層の全露出表面を完全に覆い、更に第２の金属層は該中間金属層の全露出表面を完全に覆っている請求項１または２に記載のはんだ被着シリコン半導体素子。
- 該第２の金属層の表面の所定範囲を除く全露出表面を絶縁物により遮蔽した請求項１〜３のいずれか１項に記載のはんだ被着シリコン半導体素子。
- シリコン半導体基板と、シリコン半導体基板上に設けられ、シリコン半導体とオーミック接合をなす第１の金属層と、該第１の金属層の全露出表面を完全に覆うように積層した、第１の金属より有機酸に対して耐腐食性が高く、かつはんだ濡れ性が良い第２の金属層からなる半導体素子を、ナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の内の少なくとも一種を用いて処理することにより、露出した該第２の金属層の部分にのみ、粘着性を付与してハンダ粉末を付着させた後にリフローしたはんだバンプとからなることを特徴とするはんだ被着シリコン半導体素子。
- シリコン基板に、第１の金属層を積層し、該第１の金属層の全露出面を完全に覆うように第２の金属層を積層し、次いで上記第２の金属層の全表面を被覆材で被覆した後、所定部分の該被覆材をエッチング除去して該第２の金属層の表面の所定の範囲に窓を開け、ついで窓の部分の該第２の金属層に選択的にナフトトリアゾール系誘導体、ベンゾトリアゾール系誘導体、イミダゾール系誘導体、ベンゾイミダゾール系誘導体、メルカプトベンゾチアゾール系誘導体及びベンゾチアゾールチオ脂肪酸系誘導体の内の少なくとも一種を用いて粘着性を付与し、該粘着部にはんだ粉末を付着させ、該はんだ粉末をリフローすることからなるはんだ被着シリコン半導体素子の製造方法。
- 請求項１ないし５のいずれか１項に記載のはんだ被着シリコン半導体素子とはんだ被着回路基板を、はんだ搭載部同士を重ねて実装した回路基板。
- 回路基板の金属露出部のみに選択的に粘着性を付与し、該粘着部にはんだ粉末を付着させた後、はんだ粉末をリフローしてはんだ被着回路基板とし、次いでこのはんだバンプにはんだ被着シリコン半導体素子のはんだバンプを重ねて溶融接合し、両者の間隙部に封止用絶縁樹脂を充填することからなる回路基板の製造方法。
- はんだ被着回路基板及びはんだ被着シリコン半導体素子のそれぞれのはんだバンプに使用したはんだが、融点が異なるはんだである請求項８に記載の回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23187298A JP3785822B2 (ja) | 1997-08-25 | 1998-08-18 | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-243397 | 1997-08-25 | ||
| JP24339797 | 1997-08-25 | ||
| JP23187298A JP3785822B2 (ja) | 1997-08-25 | 1998-08-18 | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135533A JPH11135533A (ja) | 1999-05-21 |
| JP3785822B2 true JP3785822B2 (ja) | 2006-06-14 |
Family
ID=26530159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23187298A Expired - Lifetime JP3785822B2 (ja) | 1997-08-25 | 1998-08-18 | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3785822B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002335066A (ja) * | 2001-05-10 | 2002-11-22 | Showa Denko Kk | ハンダ回路基板の形成方法 |
| DE10156054C2 (de) * | 2001-11-15 | 2003-11-13 | Infineon Technologies Ag | Herstellungsverfahren für eine Leiterbahn auf einem Substrat |
| JP2005303218A (ja) | 2004-04-16 | 2005-10-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN109449271B (zh) * | 2018-11-01 | 2024-04-16 | 佛山市国星半导体技术有限公司 | 一种具有焊料电极的led芯片及其制作方法 |
-
1998
- 1998-08-18 JP JP23187298A patent/JP3785822B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135533A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100300462B1 (ko) | 실리콘반도체소자및그의제조방법 | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| US6158644A (en) | Method for enhancing fatigue life of ball grid arrays | |
| JP4334647B2 (ja) | 半導体デバイス上に導電性バンプを形成する方法 | |
| US5160409A (en) | Solder plate reflow method for forming a solder bump on a circuit trace intersection | |
| US6346469B1 (en) | Semiconductor device and a process for forming the semiconductor device | |
| US20070045840A1 (en) | Method of solder bumping a circuit component and circuit component formed thereby | |
| JPH04273453A (ja) | 直接チップ取り付け方法 | |
| JPH0788679A (ja) | 無鉛すずアンチモン・ビスマス銅はんだ合金 | |
| US5316205A (en) | Method for forming gold bump connection using tin-bismuth solder | |
| KR19990013414A (ko) | 피로 내성 강화를 위한 길다란 납-인듐-주석 제어된 붕괴형 칩접속기 | |
| JP2003338517A (ja) | 基板上に無鉛はんだ合金を形成する方法 | |
| JP3475147B2 (ja) | はんだ接続部 | |
| KR20120102803A (ko) | 납프리 땜납 접속 구조체 및 땜납 볼 | |
| JPH08164496A (ja) | Ｓｎ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系はんだ及びその表面処理方法並びにそれを用いた実装品 | |
| US8071472B2 (en) | Semiconductor device with solder balls having high reliability | |
| JP3785822B2 (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| US6271111B1 (en) | High density pluggable connector array and process thereof | |
| TWI334752B (en) | Manufacturing method of circuit device | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| JP3592054B2 (ja) | 電子回路及びその製造方法 | |
| JP2007188943A (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
| JP2001313462A (ja) | 電子部品の実装方法 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 | |
| JP2013004738A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041110 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20050324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150331 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |