JP3780688B2 - Csp用基板の製造法 - Google Patents
Csp用基板の製造法 Download PDFInfo
- Publication number
- JP3780688B2 JP3780688B2 JP4711398A JP4711398A JP3780688B2 JP 3780688 B2 JP3780688 B2 JP 3780688B2 JP 4711398 A JP4711398 A JP 4711398A JP 4711398 A JP4711398 A JP 4711398A JP 3780688 B2 JP3780688 B2 JP 3780688B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- etching
- bump
- csp
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は、エッチングによる突起電極群を有する部材及びそれを使用した小径穴明けされたCSP用基材の製造法に関する。
【0002】
【従来の技術】
電子機器の小形化、高速化に伴い、プリント配線板上に半導体チップを高密度に実装する必要性が増大している。このため、QFP(Quad Flat Package)をはじめとするリードパッケージが、プリント配線板に実装される場合が多い。しかし、入出力端子の増大に伴い、半導体チップの周辺に二次元的に入出力端子を設けるピン挿入型のPGA(Pin Grid Array)が開発されている。このPGAでは、表面実装に適しないことから、入出力端子にはんだボールを形成する表面実装型のBGA(Ball Grid Array)が開発されている。さらにパッケージを小型化するため、半導体チップの周辺に、半導体チップとの接続端子を設け、その端子と接続して実装領域内に配線と入出力端子を設けるCSP(Chip Size Package)が開発されている。これらは、チップキャリアパッケージとして知られ、半導体チップをセラミックやプラスチック基板あるいはフィルムからなるインターポーザに実装し、封止材でトランスファモールドする形態をとる。このような、パッケージでセラミック基板をインターポーザとした場合、有機基材からなるプリント配線板への実装は、熱膨張係数の不整合から接続部での信頼性が低下し不利である。また、セラミック基板は誘電率が高く伝搬遅延を減らすには不利である。
これに対して、プラスチックの基板あるいはフィルムをインターポーザとした場合が有利であり比較的安価である。このような背景から、外部端子用の穴を基材に予めドリル穴あけしておき、これに銅箔を貼り付けて、銅箔にチップ接続用端子と外部端子への接続配線回路を形成することを特徴とするCSP用基板が製造されている。これにより、銅箔表面でワイヤボンディングが可能になり、同時に銅箔裏面にドリル径を有する外部接続端子を有する安価なCSP基板が実現する。このような基板においては、さらなる微細配線、外部接続端子の小径化、多端子化が望まれている。
【0003】
【発明が解決しようとする課題】
本発明は、外部端子用の穴を基材に予めドリル穴明けしておき、これを銅箔を貼り付けて、銅箔にチップ接続用端子と外部端子への接続配線回路を形成するCSP基板において、微細配線、外部接続端子の小径化、多端子化を可能とするものである。
【0004】
【課題を解決するための手段】
本発明の電極群を有する部材の製造法は、第1の金属層上に、該金属層と選択エッチング可能な第2の金属層が形成され、さらに第2の金属層上に、第1の金属層と同じ組成の金属で厚さが第1の金属層と異なる第3の金属層が形成された3層からなる金属箔の、第1金属層に、所定の大きさの突起電極群をエッチングにより形成する工程を含み突起電極をマスクとして、第2金属をエッチングすることを特徴とするものである。
請求項1の部材の突起電極側に絶縁樹脂を介して、表面が平坦な部材を加圧せしめ、絶縁層の厚さが突起電極の高さより1μm以下になるようにし、突起電極上の被覆した絶縁樹脂を除去し突起電極群を有する部材を製造する。
【0005】
【発明の実施の形態】
本願では、第1の金属層上に該金属層と選択エッチング可能な第2の金属層が形成され、さらに第2の金属層上に第1の金属層と同じ組成の金属で、厚さが第1の金属層と異なる第3の金属層が形成された該3層からなる金属箔(以下3層箔)において、第1金属層に所定の大きさの突起電極群をエッチングにより形成する工程を含み突起電極をマスクとして、第2金属をエッチングすることを特徴とする工程及び部材が提供される。
又本願では、上記の部材の突起電極側に絶縁樹脂を介して、表面が平坦な部材を加圧せしめ、絶縁層の厚さが突起電極の高さより1μm以下とすることを特徴とする工程を含み、突起電極上を被覆した絶縁樹脂を除去することを特徴とする工程及び部材が提供される。
更に本願では、上記からなる部材において、該突起電極群を形成する第1金属と該突起電極群と接触する第2金属層をエッチングにより除去する工程及び部材が提供される。
【0006】
図1に、3層箔の第1金属に突起電極群を形成するための工程断面を示す。図1(a)に示す3層箔において、図中2で示す第2金属層は、第1金属層と選択エッチング可能であり、また第1金属層よりイオン化傾向が低い。構造諸元は、第1金属層の厚さが18〜70μmであり、第2金属層の厚さは、1μm以下である。第3金属層の厚さは、5〜18μmである。
この3層箔両面に例えば感光性レジストHN640(日立化成製、商品名)をラミネートし、第1金属層に、後述の突起電極イメージを図1(b)に示すように、像形成する。この時の電極形状は角状より円状が望ましい。この後、図1
(c)に示すように第1金属層を選択エッチングする。
次に図1(d)に示すようにエッチングレジストを剥離し、2で示す金属層を1で示す第1金属の突起電極をマスクにしてエッチングする。この時、該レジストを第2金属層エッチング後に剥離してもよい。これにより、図1(e)に示すように、高さが均一な突起電極群を有する部材を得る。
【0007】
図2は、図1の発明部材と表面が平坦な部材を加圧接触させる工程を示す。図2(a)は、図1の発明部材である。図2(b)は、この部材の突起電極群側を熱硬化性樹脂、熱可塑性樹脂を介して、6で示す表面が平滑な部材(平坦化部材)を構成した構成断面を示す。この構成で、真空熱プレスにより、突起電極群を樹脂に埋設させると共に、平坦化部材に接触せしめる。また、図2(b)において、突起電極側に、紫外線硬化樹脂あるいは、印刷後硬化可能な絶縁樹脂をスクリーンまたはメタルマスク印刷により印刷後、平坦化部材として、ガラス板を接触せしめ、紫外線硬化あるいは熱硬化させることも可能である。これにより、図2(c)に示す部材が得られる。この際、突起電極と6の間に、最大1μm以下の厚さで5で示す樹脂が残る。図2(d)で平坦化部材が銅箔であればエッチングし、ガラス板である場合は、機械的に除去する。この時もやはり、突起電極と6の間に最大1μm以下の厚さで、5で示す樹脂が残る場合がある。この後、図2(e)に示すように、樹脂層がポリイミドやエポキシ樹脂であれば、過マンガン酸処理等、適宜行う。0.1μm以下の残渣であればプラズマ処理、オゾン処理等を行い、突起電極の頭出しを行う。
【0008】
図3は、図2の発明による部材を用いて、埋設された突起電極の第1金属及び第2金属を、順次エッチングする工程を示す。図3(a)は、図2の発明部材である。図3(b)では、3で示す第3金属層側にレジスト形成する。この後、図3(c)、図3(d)で、埋設された突起電極をエッチングし、レジスト除去する。以上により、図3(e)に示す所定の外部接続用穴(はんだボール接続用電極)が形成された部材が得られる。
【0009】
図4は、図3で得られた部材の穴断面形状を示す。これにより、先端径が最小100μmの突起電極が得られる。また、径の異なる均一な高さの突起電極群が高精度の位置に形成できる。エッチングを用いるため、テーパ形状となる。また、第2金属がエッチバックされた構造になる。このため、図4に示すような、穴断面図形状が得られる。この穴断面により、はんだボールをリフローで接続したとき、基材の接触面積が小さくなり、剪断応力強度が上昇する。
【0010】
図5に、従来の工法による穴断面形状を示す。まず7で示すコア材の両面に、8で示す接着材を塗布したボンディングシート(図5(a))にドリル穴明けする(図5(b))。この時の、外部接続用の最小径は直径0.3mmである。これに、銅箔をプレスし、図5(c)に示すCSP用基材を得る。しかし、図5
(d)に示すように、直径0.3mm以下の穴明けでは、プレス時に8で示す接着材が銅箔側で位置ずれし、安全な穴形状にならない。また、9で示す外部接続用穴の銅箔面に、8の接着材の未硬化成分がしみだし、後の金めっき工程で付着等の原因や不良となる。
【0011】
【発明の効果】
本発明の発明部材により、穴底部がコンタミのない銅表面で小径の穴を有し、かつ微細な回路が形成できる銅箔がついたCSP用基板が安価に得られる。
【図面の簡単な説明】
【図1】 本発明の工程を説明する断面図。
【図2】 本発明の工程を説明する断面図。
【図3】 本発明の工程を説明する断面図。
【図4】 本発明の部材の断面図。
【図5】 従来の工程を説明する断面図。
【符号の説明】
1 第1金属層
2 第2金属層
3 第3金属層
4 レジスト
5 絶縁層
6 平坦化部材
7 コア絶縁層
8 接着材
9 外部接続用端子穴
Claims (5)
- 第1の金属層上に、該金属層と選択エッチング可能な第2の金属層が形成され、さらに第2の金属層上に、第1の金属層と同じ組成の金属で厚さが第1の金属層と異なる第3の金属層が形成された3層からなる金属箔の、前記第1の金属層をエッチングして所定の大きさのエッチングバンプを形成する工程、
前記エッチングバンプをマスクとして前記第2の金属層をエッチングする工程、
前記エッチングバンプ側に絶縁樹脂を介して表面が平坦な部材を加圧せしめ、該エッチングバンプ上に被覆された該絶縁樹脂の厚さが1μm以下となるようにする工程、
前記エッチングバンプ上に被覆された絶縁樹脂を除去する工程、および
前記エッチングバンプおよび前記エッチングバンプと接触する第2の金属層をエッチングにより除去する工程、
を含むことを特徴とするCSP用基板の製造法。 - 前記絶縁樹脂が熱可塑性樹脂であることを特徴とする、請求項1に記載のCSP用基板の製造法。
- 前記エッチングバンプの形状がテーパ形状であることを特徴とする、請求項1または2に記載のCSP用基板の製造法。
- 前記エッチングバンプの高さが18〜70μmであることを特徴とする、請求項1〜3のいずれか1項に記載のCSP用基板の製造法。
- 前記エッチングバンプの先端径が0.1mm〜0.3mmの範囲である、請求項1〜4のいずれか1項に記載のCSP用基板の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4711398A JP3780688B2 (ja) | 1998-02-27 | 1998-02-27 | Csp用基板の製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4711398A JP3780688B2 (ja) | 1998-02-27 | 1998-02-27 | Csp用基板の製造法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006013969A Division JP2006165592A (ja) | 2006-01-23 | 2006-01-23 | エッチングバンプ群を有する部材の製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11251365A JPH11251365A (ja) | 1999-09-17 |
JP3780688B2 true JP3780688B2 (ja) | 2006-05-31 |
Family
ID=12766133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4711398A Expired - Fee Related JP3780688B2 (ja) | 1998-02-27 | 1998-02-27 | Csp用基板の製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3780688B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW512467B (en) * | 1999-10-12 | 2002-12-01 | North Kk | Wiring circuit substrate and manufacturing method therefor |
KR100973287B1 (ko) | 2003-07-18 | 2010-07-30 | 삼성테크윈 주식회사 | 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법 |
JP4105202B2 (ja) * | 2006-09-26 | 2008-06-25 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP5152601B2 (ja) * | 2010-06-01 | 2013-02-27 | 日立化成工業株式会社 | 薄板状物品を用いた接続基板の製造方法と多層配線板の製造方法 |
US9365947B2 (en) | 2013-10-04 | 2016-06-14 | Invensas Corporation | Method for preparing low cost substrates |
-
1998
- 1998-02-27 JP JP4711398A patent/JP3780688B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11251365A (ja) | 1999-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7849591B2 (en) | Method of manufacturing a printed wiring board | |
JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
JP3173410B2 (ja) | パッケージ基板およびその製造方法 | |
JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
US6271056B1 (en) | Stacked semiconductor package and method of fabrication | |
US6872590B2 (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
KR100432715B1 (ko) | 방열부재를 갖는 인쇄회로기판 및 그 제조방법 | |
JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
EP0843357B1 (en) | Method of manufacturing a grid array semiconductor package | |
JP2004247668A (ja) | 積層用中間配線部材、配線板及びそれらの製造方法 | |
JP3475569B2 (ja) | パッケージ及びその製造方法 | |
JP3780688B2 (ja) | Csp用基板の製造法 | |
TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP2006165592A (ja) | エッチングバンプ群を有する部材の製造法 | |
JP2001217548A (ja) | 配線基板の製造方法 | |
JP2000200855A (ja) | Pga型配線基板及びその製造方法並びに半導体装置 | |
JP4428376B2 (ja) | 半導体チップ搭載用基板の製造法 | |
JP2007129148A (ja) | 電子部品実装構造体の製造方法 | |
US7564131B2 (en) | Semiconductor package and method of making a semiconductor package | |
KR100567677B1 (ko) | 반도체장치및반도체장치용배선테이프 | |
JP3247888B2 (ja) | 電子部品パッケージ及び、電子部品のパッケージの製造方法 | |
JPH11233917A (ja) | 積層基板の製造方法 | |
JP2005251780A (ja) | 半導体回路部品およびその製造方法 | |
JP2003249595A (ja) | 転写配線支持部材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |