JP3775433B2 - 電子部品装置 - Google Patents

電子部品装置 Download PDF

Info

Publication number
JP3775433B2
JP3775433B2 JP2005506743A JP2005506743A JP3775433B2 JP 3775433 B2 JP3775433 B2 JP 3775433B2 JP 2005506743 A JP2005506743 A JP 2005506743A JP 2005506743 A JP2005506743 A JP 2005506743A JP 3775433 B2 JP3775433 B2 JP 3775433B2
Authority
JP
Japan
Prior art keywords
substrate
electronic component
component device
sealing frame
portion extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005506743A
Other languages
English (en)
Other versions
JPWO2004109796A1 (ja
Inventor
林太郎 田北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP3775433B2 publication Critical patent/JP3775433B2/ja
Publication of JPWO2004109796A1 publication Critical patent/JPWO2004109796A1/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、一方面に機能部が設けられた矩形板状の電子部品素子が基板にバンプを用いて実装されている電子部品装置に関し、より詳細には、上記矩形の１辺に沿うｘ方向の線膨張係数と、矩形の面内においてｘ方向と直交するｙ方向の線膨張係数とが異なる矩形板状の電子部品素子の機能部が気密的に封止されるように該電子部品素子が基板に実装されている電子部品装置に関する。
従来、基板上にＳＡＷ素子や高周波素子などの電子部品素子（以下、素子と略すこともある。）を搭載した電子部品装置が、種々提案されている。
例えば、下記の特許文献１には、ＳＡＷ素子がバンプによりベース板に実装されている弾性表面波装置が開示されている。より詳細には、ベース板の表面には、ホット側ランドが形成されており、このホット側ランド上に半田バンプが設けられている。また、ベース板の表面には、ホット側ランドを囲むように枠状のアース側ランドが形成されている。枠状のアース側ランド上には、半田封止枠が形成されている。他方、ＳＡＷ素子チップの一方面には、インターデジタルトランスデューサ（ＩＤＴ）と、ホット側パターンと、アース側パターンとが形成されて、機能部が構成されている。上記ベース板表面に、ＳＡＷ素子のＩＤＴが形成されている面が対向するように、ベース板にＳＡＷ素子が所定の空間を隔てて固定されている。そして、この空間が上記半田封止枠によって気密的に封止されている。
：特開平４−２９３３１０号公報
しかしながら、上記特許文献１に記載の弾性表面波装置では、矩形板状のＳＡＷ素子の１辺に沿うｘ方向の線膨張係数と、ベース板の該ｘ方向の線膨張係数とが異なっている。また、ＳＡＷ素子の上記矩形の面内にありかつｘ方向と直交するｙ方向の線膨張係数と、ベース板の該ｙ方向の線膨張係数とが異なっている。従って、ＳＡＷ素子とベース板とにおいて同じ方向における線膨張係数が異なっているので、信頼性試験の際や使用時に熱衝撃が加わった場合、ＳＡＷ素子とベース板との間で大きな膨張差が生じていた。その結果、封止部にひずみや疲労破壊が生じ、封止不良が起こり、一般の電子部品装置に要求される耐熱衝撃寿命を満足できないという問題があった。
本発明は、一般の電子部品装置に要求される耐熱衝撃寿命を満足し、かつ信頼性に優れた電子部品装置を提供することを目的とする。
本発明は、矩形板状であり表面と裏面とを有し、該矩形の１辺に沿うｘ方向の線膨張係数と、矩形の面内において該ｘ方向と直交するｙ方向の線膨張係数とが異なり、前記表面に機能部が構成されており、かつ機能部を囲むように第１の環状電極が形成されている素子と、表面と裏面とを有し、該表面に上記第１の環状電極と対応する位置に第２の環状電極が形成されている基板と、第１の環状電極及び第２の環状電極の内の少なくとも一方の表面に形成された半田封止枠とを備え、第１、第２の環状電極及び半田封止枠は、それぞれｘ方向に延びる帯状部と、ｙ方向に延びる帯状部とを有し、半田封止枠によって素子と基板とが接合されており、素子の表面に形成された機能部が素子と基板との間に生じる空間に気密的に封止されている電子部品装置であって、前記基板のｘ方向の線膨張係数をＡ ｘ ｙ方向の線膨張係数をＡ ｙ 、前記素子のｘ方向の線膨張係数をＢ ｘ ｙ方向の線膨張係数をＢ ｙ 、及び前記第１、第２の環状電極のｘ方向に延びる帯状部の外側辺の長さをｄｌ ｘ ｙ方向に延びる帯状部の外側辺の長さをｄｌ ｙ とし、素子と基板とのｘ方向における膨張差をＱｘ素子と基板とのｙ方向における膨張差をＱｙとし、Ｑ ｘ ＝｜Ａ ｘ −Ｂ ｘ ｜×ｄｌ ｘ （ｍｍ／℃）と、Ｑ ｙ ＝｜Ａ ｙ −Ｂ ｙ ｜×ｄｌ ｙ （ｍｍ／℃）としたときに、第１、第２の環状電極及び半田封止枠において、膨張差Ｑｘ、Ｑｙの内の大きい側の膨張差が生じている方向に延びる帯状部の幅が、膨張差Ｑｘ、Ｑｙの小さい側の膨張差が生じている方向に延びる帯状部の幅よりも狭くされていることを特徴とする。
本発明のある特定の局面では、上記半田封止枠の厚みは１８μｍ以上とされている。
本発明のさらに他の特定の局面では、基板のｘ方向の線膨張係数をＡｘｙ方向の線膨張係数をＡｙ、素子のｘ方向の線膨張係数をＢｘｙ方向の線膨張係数をＢｙ、上記第１、第２の環状電極のｘ方向に延びる帯状部の外側辺の長さをｄｌｘｙ方向に延びる帯状部の外側辺の長さをｄｌｙとし、上記膨張差Ｑｘ、Ｑｙを、Ｑｘ＝｜Ａｘ−Ｂｘ｜×ｄｌｘ（ｍｍ／℃）と、Ｑｙ＝｜Ａｙ−Ｂｙ｜×ｄｌｙ（ｍｍ／℃）としたときに、膨張差Ｑｘ、Ｑｙの内の大きい側の膨張差が２．２×１０−５（ｍｍ／℃）以下とされている。
本発明のさらに他の特定の局面では、基板の厚みをａｔ、基板のｘ方向に延びる辺の長さをａ ｘ 、基板のｙ方向に延びる辺の長さをａ ｙ 、及び基板のヤング率をＥａとし、素子の厚みをｂｔ、素子のｘ方向に延びる辺の長さをｂ ｘ 、素子のｙ方向に延びる辺の長さをｂ ｙ 、及び素子のヤング率をＥｂとし、上記素子と上記基板とのｘ方向における曲げ剛性比をＲｘ、上記素子と上記基板とのｙ方向における曲げ剛性比をＲｙとし、Ｒ ｘ ＝（ａｔ ３ ・ａ ｘ ・Ｅａ）／（ｂｔ ３ ・ｂ ｘ ・Ｅｂ）、Ｒ ｙ ＝（ａｔ ３ ・ａ ｙ ・Ｅａ）／（ｂｔ ３ ・ｂ ｙ ・Ｅｂ）としたとき、前記曲げ剛性比Ｒｘ、Ｒｙの内の大きい側の曲げ剛性比が１．２以下とされている。
本発明のさらに他の特定の局面では、上記素子が弾性表面波素子である。
本発明に係る電子部品装置では、素子と基板とのｘ方向における膨張差をＱｘ、素子と基板とのｙ方向における膨張差をＱｙとしたときに、第１、第２の環状電極及び半田封止枠において、膨張差Ｑｘ、Ｑｙの内の大きい側の膨張差が生じている方向に延びる帯状部の幅が、膨張差Ｑｘ、Ｑｙの内の小さい側の膨張差が生じている方向に延びる帯状部の幅よりも狭くされているため、耐熱衝撃寿命が高められており、一般の電子部品装置に要求される耐熱衝撃寿命を満足させることができる。
本発明に係る電子部品装置において、半田封止枠の厚みを１８μｍ以上とした場合には、電子部品装置の耐熱衝撃寿命をより一層向上させることができる。
本発明に係る電子部品装置において、膨張差Ｑｘ、Ｑｙの内の大きい側の膨張差を２．２×１０−５（ｍｍ／℃）以下とした場合には、電子部品装置の耐熱衝撃寿命をより一層向上させることができる。
また、本発明に係る電子部品装置は、曲げ剛性比Ｒｘ、Ｒｙの内の大きい側の曲げ剛性比を１．２以下とした場合には、電子部品装置の耐熱衝撃寿命をより一層向上させることができる。
［図１］本発明の一実施形態に係る電子部品装置の斜視図である。
［図２］図１に示す電子部品装置の分解斜視図である。
［図３］（ａ）は、図１に示す電子部品装置に用いているパッケージ基板の平面図であり、（ｂ）は、（ａ）に示すＡ−Ａ面で切断したときの断面図である。
［図４］（ａ）は、図１に示す電子部品装置に用いている素子の平面図であり、（ｂ）は、（ａ）に示すＢ−Ｂ面で切断したときの断面図である。
［図５］（ａ）は、図１に示す電子部品装置に用いている、半田封止枠の平面図であり、（ｂ）は、（ａ）に示すＣ−Ｃ面で切断したときの断面図である。
［図６］半田封止枠の厚みと、最大相当ひずみ振幅との関係を示す図である。
［図７］膨張差と最大相当ひずみ振幅との関係を示す図である。
［図８］曲げ剛性比と最大相当ひずみ振幅との関係を示す図である。
 符号の説明
１…パッケージ基板
２…接合電極
３…第２の環状電極
４…半田封止枠
１０…素子
１１…圧電基板
１２…ＩＤＴ
１３…入出力電極
１４…第１の環状電極
１５…バンプ
２０…電子部品装置
上述したように、従来の電子部品装置では、信頼性試験の際や使用時に熱衝撃を与えられると、封止部にひずみや疲労破壊が生じ、封止不良が起きるという問題があった。例えば、一般的な電子部品装置に求められる耐熱衝撃寿命（（高温側８５℃、低温側−５５℃、各３０分／１サイクル）×５００サイクル）を満足するか否かを調べるために、従来の電子部品装置に対して耐熱衝撃試験（耐熱衝撃寿命と同条件）を行なうと、膨張差が大きく、封止部が破断して封止不良を生じ、耐熱衝撃寿命を満足できなかった。
この耐熱衝撃寿命に関して、例えば、半田ボール接合部にひずみが生じるように強制的に衝撃を与えて、生じたひずみと、耐熱衝撃寿命との間に導かれる「Ｃｏｆｆｉｎ−Ｍａｎｓｏｎ則」の経験式を求めると、（最大相当ひずみ振幅）＝０．３２５×（寿命（サイクル））０．４２９となる。（「回路実装学会誌」Ｖｏｌ．１２ Ｎｏ．６（１９９７年）第４１３〜４１７頁、図７参照。）
この経験式において最大相当ひずみ振幅とは、電子部品装置の耐熱衝撃試験の際に、半田が伸縮する振幅の大きさである。従って、最大相当ひずみ振幅を小さくすれば、電子部品装置の耐熱衝撃寿命を長くすることができるということがわかっている。
この経験式は、半田バンプの疲労寿命（耐熱衝撃寿命）についての計算式であるが、半田に生じるひずみは一般性のあるパラメータであるため、例えば、封止枠の耐熱衝撃寿命にも適用することができる。
一般の電子部品装置に要求されている耐熱衝撃寿命と同条件の熱衝撃を負荷したときの最大相当ひずみ振幅を、ＦＥＭシミュレーションを用いて算出すると２．２％であった。すなわち、最大相当ひずみ振幅を２．２％以下にすることができれば、一般の電子部品装置に要求される耐熱衝撃寿命を満足できることがわかった。
図６は、半田の厚みと、最大相当ひずみ振幅との関係を示す図である。図６に示すように、最大相当ひずみ振幅を２．２％以下にするには、半田の厚みを１８μｍ以上とすればよいことがわかった。
図７は、膨張差と最大相当ひずみ振幅との関係を示す図である。図７に示すように、最大相当ひずみ振幅を２．２％以下にするには、膨張差を２．２×１０−５ｍｍ／℃以下とすればよいことがわかった。
図８は、曲げ剛性比と最大相当ひずみ振幅との関係を示す図である。図８に示すように、最大相当ひずみ振幅を２．２％以下にするには、曲げ剛性比を１．２以下とすればよいことがわかった。
すなわち、本発明者は、最大相当ひずみ振幅を２．２％以下にするには、半田封止枠の厚みを１８μｍ以上、膨張差Ｑｘ、Ｑｙの内の大きい側の膨張差を２．２×１０−５ｍｍ／℃以下、曲げ剛性比Ｒｘ、Ｒｙの内の大きい側の曲げ剛性比を１．２以下とすればよいことがわかった。
また、半田封止枠及び第１、第２の環状電極において、膨張差Ｑｘ、Ｑｙの内の大きい側の膨張差が生じている方向に延びる帯状部の幅が、膨張差Ｑｘ、Ｑｙの内の小さい側の膨張差が生じている方向に延びる帯状部の幅よりも狭くされていると、電子部品装置の耐熱衝撃寿命が高められることを、本発明者は見出した。
ここで、本明細書において膨張差Ｑｘ、Ｑｙとは、基板の膨張率と素子との膨張率との差のことである。基板のｘ方向の線膨張係数をＡｘ、基板のｙ方向の線膨張係数をＡｙ、素子のｘ方向の線膨張係数をＢｘ、素子のｙ方向の線膨張係数をＢｙ、及び上記第１、第２の環状電極のｘ方向に延びる帯状部の外側辺の長さをｄｌｘ、ｙ方向に延びる帯状部の外側辺の長さをｄｌｙとしたときに、素子と基板とのｘ方向における膨張差をＱｘ、素子と基板とのｙ方向における膨張差をＱｙとすると、膨張差Ｑｘ、Ｑｙは、Ｑ＝｜Ａｘ−Ｂｘ｜×ｄｌｘ（ｍｍ／℃）、Ｑｙ＝｜Ａｙ−Ｂｙ｜×ｄｌｙ（ｍｍ／℃）の式で求められる。
また、本明細書において曲げ剛性比Ｒｘ、Ｒｙとは、基板の曲げ剛性と素子の曲げ剛性との比である。基板の厚みをａｔ、基板のｘ方向に延びる辺の長さをａｘ、基板のｙ方向に延びる辺の長さをａｙ、及び基板のヤング率をＥａとし、素子の厚みをｂｔ、素子のｘ方向に延びる辺の長さをｂｘ、素子のｙ方向に延びる辺の長さをｂｙ、及び素子のヤング率をＥｂとしたときに、素子と基板とのｘ方向における曲げ剛性比をＲｘ、素子と基板とのｙ方向における曲げ剛性比をＲｙとすると、曲げ剛性比Ｒｙ、Ｒｙは、Ｒｘ＝（ａｔ３・ａｘ・Ｅａ）／（ｂｔ３・ｂｘ・Ｅｂ）、Ｒｙ＝（ａｔ３・ａｙ・Ｅａ）／（ｂｔ３・ｂｙ・Ｅｂ）の式で求められる。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図１は、本発明の一実施形態に係る電子部品装置２０の斜視図であり、図２は、電子部品装置２０の分解斜視図である。電子部品装置２０では、パッケージ基板１に素子１０がフェースダウン実装されている。
図３（ａ）は、電子部品装置２０に用いられているパッケージ基板を示す平面図であり、（ｂ）は、（ａ）に示すＡ−Ａ線に沿う面で切断したときの断面図である。パッケージ基板１は平板状部材であり、気密性を有するガラスエポキシ樹脂から形成されている。パッケージ基板１のｘ方向に延びる辺の長さａｘは２．０ｍｍ、ｙ方向に延びる辺の長さａｙは２．０ｍｍ、厚みａｔは０．２５ｍｍ、及びヤング率Ｅａは３４００００ＭＰａである。また、パッケージ基板１のｘ方向の線膨張係数Ａｘと、ｙ方向の線膨張係数Ａｙとはいずれも７ｐｐｍ／℃である。
パッケージ基板１の表面には、図３（ａ）に示すように４つの矩形板状の接合電極２と、接合電極２を取り囲むように第２の環状電極としての環状電極３とが形成されている。接合電極２は、スルーホール（図示せず）に電極材料が埋設された接続部を介して、裏面側に形成された表面実装のための外部電極（図示せず）と接続されている。また、環状電極３は、アース側電極（図示せず）と接続されている。
この環状電極３は矩形枠状であり、ｘ方向に延びる帯状部と、ｙ方向に延びる帯状部とを有する。環状電極３のｘ方向に延びる帯状部の外側辺の長さａｌｘは２．０ｍｍ、ｙ方向に延びる帯状部の外側辺の長さａｌｙは２．０ｍｍ、ｘ方向に延びる帯状部の幅ａｗｘは０．１８ｍｍ、ｙ方向に延びる帯状部の幅ａｗｙは０．２０ｍｍ、及び厚みａｅｔは０．０１ｍｍである。
図５（ａ）は、電子部品装置２０に用いられている半田封止枠４を示す平面図であり、（ｂ）は、（ａ）に示すＣ−Ｃ線に沿う面で切断したときの断面図である。半田封止枠４は矩形枠状であり、ｘ方向に延びる帯状部と、ｙ方向に延びる帯状部とを有する。半田封止枠４のｘ方向に延びる帯状部の外側辺の長さｃｌｘは２．０ｍｍ、ｙ方向に延びる帯状部の外側辺の長さｃｌｙは２．０ｍｍ、ｘ方向に延びる帯状部の幅ｃｗｘは０．１８ｍｍ、ｙ方向に延びる帯状部の幅ｃｗｙは０．２０ｍｍ、及び厚みｃｔは０．０２ｍｍである。半田封止枠４は、パッケージ基板１の環状電極３上に形成されている。例えば、印刷法によって共晶半田ペーストをパッケージ基板１の環状電極３上に塗布し、共晶半田ペーストをリフローソルダリングした後で洗浄し、フラックス残滓を取り除くことで、半田封止枠４は形成されている。なお、半田封止枠４は印刷法以外に、ＳＪ法などのプリコート法、メッキ法、蒸着法、及びスパッタ法などによって形成されてもよい。また、半田封止枠４の材料として、共晶半田が用いられているが、溶融可能な金属であれば、共晶半田に限らない。
図４（ａ）は、電子部品装置２０に用いられている素子１０を示す平面図であり、（ｂ）は、（ａ）に示すＢ−Ｂ線に沿う面で切断したときの断面図である。素子１０は、矩形板状の弾性表面波素子である。素子１０のｘ方向に延びる辺の長さｂｘは２．０ｍｍ、ｙ方向に延びる辺の長さｂｙは２．０ｍｍ、厚みｂｔは０．３５ｍｍ、及びヤング率Ｅｂは２３００００ＭＰａである。
素子１０は、水晶、ＬｉＴａＯ３、及びＬｉＮｂＯ３などからなる圧電基板１１の表面に、Ａｌなどから形成されている２組のＩＤＴ１２と、Ｔｉ／Ｎｉ／Ａｕから形成されている４個の入出力電極１３とから構成されている機能部を有している。このＩＤＴ１２と入出力電極１３とは、相互に接続されている。また、素子１０のｘ方向に延びる辺の線膨張係数Ｂｘは１６ｐｐｍ／℃、ｙ方向に延びる辺の線膨張係数Ｂｙは９ｐｐｍ／℃であり、ｘ方向に延びる辺の線膨張係数とｙ方向に延びる辺の線膨張係数とが異なっている。
素子１０の表面には、ＩＤＴ１２と入出力電極１３とを取り囲むように第１の環状電極としての環状電極１４が形成されている。この環状電極１４は矩形枠状であり、ｘ方向に延びる帯状部と、ｙ方向に延びる帯状部とを有する。環状電極１４のｘ方向に延びる帯状部の外側辺の長さｂｌｘは２．０ｍｍ、ｙ方向に延びる帯状部の外側辺の長さｂｌｙは２．０ｍｍ、ｘ方向に延びる帯状部の幅ｂｗｘは０．１８ｍｍ、ｙ方向に延びる帯状部の幅ｂｗｙは０．２０ｍｍ、及び厚みｂｅｔは０．００１ｍｍである。
入出力電極１３には、それぞれ図２（ａ）に示すようにバンプ１５が固定されている。バンプ１５は、Ａｕバンプであり、ワイヤボンディング法により形成されている。Ａｕバンプ以外に、Ａｇ、Ｐｄ及びＣｕを主成分とする金属バンプや半田バンプなどを用いることもできる。またワイヤボンディング法以外に、メッキ法、半田ボールセット法、及び印刷法などによって形成してもよい。バンプ１５の高さは、パッケージ基板１に形成された半田封止枠４の高さより高くすることが好ましく、４０〜５０μｍ程度にすることが好ましい。
パッケージ基板１と素子１０とは、ｘ方向に延びる辺の長さと、ｙ方向に延びる辺の長さとが略同一に形成されている。パッケージ基板１の接合電極２と、素子１０の入出力電極１３とは、対応する位置に形成されている。また、パッケージ基板１の環状電極３と、素子１０の環状電極１４とは、対応する位置に形成されている。
環状電極３、１４は、Ｎｉ／Ａｕから形成されている。Ｎｉは、半田食われを防止するために用いられており、半田食われを防止することができる金属であればＮｉ以外の金属でもよく、このような金属としては、Ｎｉ以外にＰｔ及びＰｄなどが挙げられる。また、Ａｕは、半田濡れ性を確保するために用いられており、半田濡れ性を確保することができる金属であればＡｕ以外の金属でもよく、このような金属としては、Ａｕ以外にＡｇ、Ｓｎ、Ｐｔ及びＣｕなどが挙げられる。
次に、上記パッケージ基板１と素子１０との接合方法について説明する。
図２（ａ）に示すように、ＩＤＴ１２、入出力電極１３、環状電極１４、及びバンプ１５が設けられた素子１０と、図２（ｂ）に示すように、接合電極２、環状電極３、及び半田封止枠４が設けられたパッケージ基板１とを準備する。
半田封止枠４を上側に向けてパッケージ基板１を支持台の上に置き、位置決めする。次に、素子１０の裏面をボンディングツールで吸着し、パッケージ基板１の環状電極３と、素子１０の環状電極１４とが上下に対応するように素子１０を、位置決めする。その後、ボンディングツールによって、超音波をかけ加圧し、バンプ１５と、パッケージ基板１の接合電極２とを接合する。これによりバンプ１５と、パッケージ基板１のバンプ接合電極２とは拡散接合し、同時に、溶融した半田封止枠４が素子１０の環状電極１４に濡れ広がり、パッケージ基板１と素子１０との間の空間を気密的に封止する。
最後に、冷却して、パッケージ基板１と素子１０との接合及び封止が完了し、気密封止型の電子部品装置２０を得ることができる。
ここで、電子部品装置２０について、パッケージ基板１と素子１０との間に生じる膨張差Ｑｘ、Ｑｙを求める。
電子部品装置２０における膨張差Ｑｘ、Ｑｙを求めると、膨張差Ｑｘは｜７ｐｐｍ／℃−９ｐｐｍ／℃｜×２．０ｍｍ＝４．０×１０−７ｍｍ／℃、膨張差Ｑｙは｜７ｐｐｍ／℃−１６ｐｐｍ／℃｜×２．０ｍｍ＝１．８×１０−６ｍｍ／℃となり、膨張差Ｑｙの方が膨張差Ｑｘよりも大きいことがわかる。
電子部品装置２０においては、半田封止枠４のｘ方向に延びる帯状部の幅ｃｗｘ、及び環状電極３、１４のｘ方向に延びる帯状部の幅ａｗｘ、ｂｗｘは、０．２０ｍｍである。他方、半田封止枠４のｙ方向に延びる帯状部の幅ｃｗｙ、及び環状電極３、１４のｙ方向に延びる帯状部の幅ａｗｙ、ｂｗｙは、０．１８ｍｍである。電子部品装置２０においては、膨張差Ｑｘよりも膨張差Ｑｙの方が大きい。すなわち、半田封止枠４及び環状電極３、１４のｙ方向に延びる帯状部の幅ａｗｙ、ｂｗｙ及びｃｗｙが、ｘ方向に延びる帯状部の幅ａｗｘ、ｂｗｘ及びｃｗｘよりも狭くされている。
膨張差Ｑｘ、Ｑｙの内の大きい側の膨張差が生じている方向に延びる帯状部の幅が、膨張差Ｑｘ、Ｑｙの小さい側の膨張差が生じている方向に延びる帯状部の幅よりも狭くされていると、電子部品装置２０を小型化することができる。一方、半田封止枠４及び環状電極３、１４の膨張差の大きい方向に延びる辺に生じる最大相当ひずみはほとんど変化しない。従って、電子部品装置２０は一般の電子部品装置に要求される耐熱衝撃寿命を満足することができる。
また、電子部品装置２０においては、半田封止枠４の厚みｃｔが、０．０２ｍｍ（２０μｍ）である。半田封止枠４の厚みが１８μｍ以上に厚くすることで、信頼性試験の際や使用時に熱衝撃が加わった場合、パッケージ基板１と素子１０との間において生じる封止部のひずみを半田封止枠４に吸収させることができる。従って、電子部品装置２０では、半田封止枠４に生じる最大相当ひずみ振幅を２．２％以下とすることができる。
電子部品装置２０においては、膨張差Ｑｙが膨張差Ｑｘよりも大きい。従って、膨張差Ｑｙが２．２×１０−５ｍｍ／℃以下であれば、半田封止枠４に生じる最大相当ひずみ振幅を２．２％以下にすることができる。膨張差Ｑｙは、１．８×１０−６ｍｍ／℃であり、２．２×１０−５ｍｍ／℃以下という条件を満足しているので、電子部品装置２０では、半田封止枠４に生じる最大相当ひずみ振幅を２．２％以下とすることができる。
電子部品装置２０について、パッケージ基板１と素子１０とにおける曲げ剛性比Ｒｘ、Ｒｙを求める。
電子部品装置２０における曲げ剛性比Ｒｘ、Ｒｙを求めると、曲げ剛性比Ｒｘは（０．２５３ｍｍ×２．０ｍｍ×３４００００ＭＰａ）／（０．３５３ｍｍ×２．０ｍｍ×２３００００ＭＰａ）、曲げ剛性比Ｒｙは（０．２５３ｍｍ×２．０ｍｍ×３４００００ＭＰａ）／（０．３５３ｍｍ×２．０ｍｍ×２３００００ＭＰａ）となり、曲げ剛性比Ｒｘ、Ｒｙは同じで、約０．５４である。
電子部品装置２０においては、曲げ剛性比Ｒｘ、Ｒｙが、約０．５４であり、１．２以下という条件を満足している。従って、電子部品装置２０では、半田封止枠４に生じる最大相当ひずみ振幅を２．２％以下とすることができる。
上述したように、電子部品装置２０では、半田封止枠４に生じる最大相当ひずみ振幅を２．２％以下とすることができ、信頼性試験の際や使用時に熱衝撃を与えられても、半田封止枠４に生じるひずみや疲労破壊が抑制され、封止部が破断して封止不良を生じることがない。
従って、電子部品装置２０は、耐熱衝撃寿命がより一層高められ、かつ信頼性に優れている。
上記本実施形態では、パッケージ基板１に半田封止枠４が形成されていたが、素子１０に、半田封止枠４が形成されてもよいし、パッケージ基板１及び素子１０の双方に形成されてもよい。双方に形成されている場合には、半田封止枠同士が接合されて封止される。
半田封止枠４は、半田封止枠４全体が卑金属で構成されている必要はなく、少なくとも表面が卑金属で構成されていればよい。
バンプ１５は、金属バンプや半田バンプ以外に、Ａｌバンプなどの卑金属バンプなどが用いられてもよい。
素子１０として弾性表面波素子が用いられていたが、ｘ方向の線膨張係数とｙ方向の線膨張係数とが異なる素子であれば、高周波素子などの他の素子が用いられてもよい。
パッケージ基板１としてはガラスエポキシ樹脂が用いられていたが、ガラス基板、アルミナなどからなるセラミック基板、及び結晶性の基板などの気密性を有する基板が用いられてもよい。
また、半田封止枠４は、パッケージ基板１に形成されているアース側回路パターン（図示せず）と接続するようにしてもよい。

Claims (5)

  1. 矩形板状であり表面と裏面とを有し、該矩形の１辺に沿うｘ方向の線膨張係数と、矩形の面内において該ｘ方向と直交するｙ方向の線膨張係数とが異なり、前記表面に機能部が構成されており、かつ該機能部を囲むように第１の環状電極が形成されている素子と、
    表面と裏面とを有し、該表面に前記第１の環状電極と対応する位置に第２の環状電極が形成されている基板と、
    前記第１の環状電極及び前記第２の環状電極の内の少なくとも一方の表面に形成された半田封止枠とを備え、
    前記第１、第２の環状電極及び前記半田封止枠は、それぞれｘ方向に延びる帯状部と、ｙ方向に延びる帯状部とを有し、
    前記半田封止枠によって前記素子と前記基板とが接合されており、前記素子の表面に形成された機能部が前記素子と前記基板との間に生じる空間に気密的に封止されている電子部品装置であって、
    前記基板のｘ方向の線膨張係数をＡ ｘ ｙ方向の線膨張係数をＡ ｙ 、前記素子のｘ方向の線膨張係数をＢ ｘ ｙ方向の線膨張係数をＢ ｙ 、及び前記第１、第２の環状電極のｘ方向に延びる帯状部の外側辺の長さをｄｌ ｘ ｙ方向に延びる帯状部の外側辺の長さをｄｌ ｙ とし、前記素子と前記基板とのｘ方向における膨張差をＱｘ前記素子と前記基板とのｙ方向における膨張差をＱｙとし、Ｑ ｘ ＝｜Ａ ｘ −Ｂ ｘ ｜×ｄｌ ｘ （ｍｍ／℃）と、Ｑ ｙ ＝｜Ａ ｙ −Ｂ ｙ ｜×ｄｌ ｙ （ｍｍ／℃）としたときに、前記第１、第２の環状電極及び前記半田封止枠において、膨張差Ｑｘ、Ｑｙの内の大きい側の膨張差が生じている方向に延びる帯状部の幅が、膨張差Ｑｘ、Ｑｙの内の小さい側の膨張差が生じている方向に延びる帯状部の幅よりも狭くされていることを特徴とする電子部品装置。
  2. 前記半田封止枠の厚みが１８μｍ以上であることを特徴とする請求項１に記載の電子部品装置。
  3. 前記膨張差Ｑｘ、Ｑｙの内の大きい側の膨張差が２．２×１０−５（ｍｍ／℃）以下であることを特徴とする請求項１または２に記載の電子部品装置。
  4. 基板の厚みをａｔ、基板のｘ方向に延びる辺の長さをａ ｘ 、基板のｙ方向に延びる辺の長さをａ ｙ 、及び基板のヤング率をＥａとし、素子の厚みをｂｔ、素子のｘ方向に延びる辺の長さをｂ ｘ 、素子のｙ方向に延びる辺の長さをｂ ｙ 、及び素子のヤング率をＥｂとし、前記素子と前記基板とのｘ方向における曲げ剛性比をＲｘ、前記素子と前記基板とのｙ方向における曲げ剛性比をＲｙとし、Ｒ ｘ ＝（ａｔ ３ ・ａ ｘ ・Ｅａ）／（ｂｔ ３ ・ｂ ｘ ・Ｅｂ）、Ｒ ｙ ＝（ａｔ ３ ・ａ ｙ ・Ｅａ）／（ｂｔ ３ ・ｂ ｙ ・Ｅｂ）としたとき、前記曲げ剛性比Ｒｘ、Ｒｙの内の大きい側の曲げ剛性比が１．２以下であることを特徴とする請求項１〜３のいずれか１項に記載の電子部品装置。
  5. 前記素子が、弾性表面波素子であることを特徴とする請求項１〜４のいずれか１項に記載の電子部品装置。
JP2005506743A 2003-06-03 2004-05-26 電子部品装置 Expired - Fee Related JP3775433B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003158318 2003-06-03
JP2003158318 2003-06-03
PCT/JP2004/007175 WO2004109796A1 (ja) 2003-06-03 2004-05-26 電子部品装置

Publications (2)

Publication Number Publication Date
JP3775433B2 true JP3775433B2 (ja) 2006-05-17
JPWO2004109796A1 JPWO2004109796A1 (ja) 2006-07-20

Family

ID=33508428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005506743A Expired - Fee Related JP3775433B2 (ja) 2003-06-03 2004-05-26 電子部品装置

Country Status (3)

Country Link
US (1) US7550902B2 (ja)
JP (1) JP3775433B2 (ja)
WO (1) WO2004109796A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624117B2 (ja) * 2005-01-25 2011-02-02 京セラ株式会社 弾性表面波素子の実装構造、高周波モジュール並びに通信機器
US7439098B2 (en) * 2005-09-09 2008-10-21 Advanced Semiconductor Engineering, Inc. Semiconductor package for encapsulating multiple dies and method of manufacturing the same
JP5113446B2 (ja) * 2006-08-11 2013-01-09 三洋電機株式会社 半導体素子およびその製造方法
JP2009278612A (ja) * 2008-04-18 2009-11-26 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶デバイス
JP5176979B2 (ja) * 2009-01-22 2013-04-03 セイコーエプソン株式会社 弾性表面波装置およびその製造方法
JP5568416B2 (ja) * 2010-08-31 2014-08-06 京セラクリスタルデバイス株式会社 電子デバイスの製造方法
JP5837845B2 (ja) * 2012-02-23 2015-12-24 京セラ株式会社 電子部品の製造方法及び電子部品
JP6620686B2 (ja) * 2016-06-27 2019-12-18 株式会社村田製作所 弾性波装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5549013A (en) * 1978-10-04 1980-04-08 Seiko Instr & Electronics Ltd Composite vibrator unit
JPS5760717A (en) * 1980-09-26 1982-04-12 Seiko Instr & Electronics Ltd Quartz oscillator unit
JPH04293310A (ja) 1991-03-22 1992-10-16 Murata Mfg Co Ltd 弾性表面波装置
US5302880A (en) * 1992-05-20 1994-04-12 Murata Manufacturing Co., Ltd. Piezoelectric tuning fork resonator and method of manufacturing the same
JP3417608B2 (ja) 1993-08-03 2003-06-16 日本特殊陶業株式会社 半導体パッケージ用のセラミック製リッド基板
JPH09266263A (ja) 1996-03-27 1997-10-07 Sumitomo Kinzoku Electro Device:Kk 電子部品パッケージ封止用リッドとパッケージ
JPH11291083A (ja) * 1998-04-14 1999-10-26 Murata Mfg Co Ltd 半田合金
JP2002198761A (ja) 2000-10-18 2002-07-12 Murata Mfg Co Ltd 弾性表面波装置の製造方法及び弾性表面波装置
JP2002170895A (ja) 2000-11-30 2002-06-14 Kyocera Corp 電子部品収納用パッケージおよびその封止方法
JP3772740B2 (ja) * 2001-12-21 2006-05-10 株式会社村田製作所 電子部品の製造方法
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法

Also Published As

Publication number Publication date
US7550902B2 (en) 2009-06-23
WO2004109796A1 (ja) 2004-12-16
US20060118928A1 (en) 2006-06-08
JPWO2004109796A1 (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
KR100654054B1 (ko) 압전 부품 및 그 제조 방법
JP4692024B2 (ja) 弾性表面波デバイス
JP6397352B2 (ja) 弾性波デバイス
JP6315650B2 (ja) 電子デバイス
JP2005054157A (ja) 導電性接着剤及びそれを用いて圧電素子を実装した圧電デバイス
JPWO2012128210A1 (ja) 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
JP2013131711A (ja) 電子部品
EP1041715A2 (en) Electronic component
JP2020145596A (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP3775433B2 (ja) 電子部品装置
JP2010073907A (ja) 電子部品用パッケージ、電子部品用パッケージのベース
JP2003283289A (ja) 弾性表面波装置
JP2000114916A (ja) 表面弾性波デバイス及びその製造方法
JP2000252778A (ja) 表面波装置の製造方法
JP5092526B2 (ja) 弾性表面波デバイス
JP2004129193A (ja) 弾性表面波装置
JP2009159001A (ja) 弾性表面波デバイス
JP2005181292A (ja) 圧力センサ
JP4234088B2 (ja) 電子部品及びその製造方法
JP2008011125A (ja) 弾性表面波デバイス
JP2005045414A (ja) 弾性表面波デバイス
JP2005033496A (ja) 圧電デバイス
WO2022181073A1 (ja) 弾性波モジュール
JP2011222663A (ja) セラミックパッケージ及びその製造方法並びにセラミックモジュール
JP2003163563A (ja) 圧電装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110303

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120303

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130303

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140303

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees