JP3774360B2 - ウェイクアップ起動回路 - Google Patents
ウェイクアップ起動回路 Download PDFInfo
- Publication number
- JP3774360B2 JP3774360B2 JP2000297080A JP2000297080A JP3774360B2 JP 3774360 B2 JP3774360 B2 JP 3774360B2 JP 2000297080 A JP2000297080 A JP 2000297080A JP 2000297080 A JP2000297080 A JP 2000297080A JP 3774360 B2 JP3774360 B2 JP 3774360B2
- Authority
- JP
- Japan
- Prior art keywords
- trigger signal
- input terminal
- resistance value
- wake
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Power Sources (AREA)
- Keying Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ウェイクアップ起動回路に関し、特に、自動車に搭載されたパワーウインド・スイッチやドアモジュールやパワーシートモジュールなどの外部スイッチ入力回路に好適なウェイクアップ起動回路に関する。
【０００２】
【従来の技術】
自動車に用いられるパワーウインド・スイッチ、電動ミラースイッチ、ドアモジュール、パワーシートモジュールなどの外部スイッチ入力回路は、イグニッションキーを切った状態でも動作させる必要があるために、常時電源が供給され続けている。しかし、この回路を常時動作可能な状態としておくと、電力を消費してしまい、時間が経過し、バッテリーの供給電力量を越えて電力を消費すると、遂には、エンジンを始動することができなくなってしまう。
そこで、例えば、イグニッションスイッチを切った後に、ある一定時間が経過すると、自動的に低消費電力モード（スリープモード）になり、電力の消費量を抑え、そして、この回路のいずれかのスイッチが操作されると、通常の動作モードに戻る（ウェイクアップする）ようにするウェイクアップ起動回路が各種提案されている。
【０００３】
このような従来のウェイクアップ起動回路は、図３に回路図を示すように、制御部（以下「ＣＰＵ」という）３１、スイッチユニット３２、プルアップ手段３３、ウェイクアップトリガ信号生成手段３４、によって構成されている。
ＣＰＵ３１は、複数の入力端子（ＩＮ１、ＩＮ２、ＩＮ３）、スリープ状態からウェイクアップさせるための電圧が入力されるトリガ信号入力端子（ＩＮＴ）、を有し、入力端子（ＩＮ１、ＩＮ２、ＩＮ３）に入力される電圧の低下によって外部機器（図示せず）を制御するための複数の制御信号を出力し、また、所定の状態、例えば、イグニッションキーが切られてから数分後にスリープモードとなり、そして、トリガ信号入力端子（ＩＮＴ）に電圧が印加されたときにウェイクアップする。
スイッチユニット３２は、一端が接地された複数のスイッチ（３２ａ、３２ｂ、３２ｃ）を有し、それぞれのスイッチ（３２ａ、３２ｂ、３２ｃ）の他端は、抵抗（Ｒ３５、Ｒ３６、Ｒ３７）を介して、ＣＰＵ３１の各入力端子（ＩＮ１、ＩＮ２、ＩＮ３）に接続されている。
プルアップ手段３３は、電源端子３５とスイッチユニット３２の各スイッチ（３２ａ〜３２ｃ）の他端との間を、それぞれプルアップ抵抗（Ｒ３１、Ｒ３２、Ｒ３３）を介して接続し、各スイッチ（３２ａ〜３２ｃ）の他端をプルアップしている。
ウェイクアップトリガ信号生成手段３４は、ＰＮＰ型のスイッチトランジスタＴＲ１、ダイオード（Ｄ３１、Ｄ３２、Ｄ３３）からなるＯＲ回路（接地を”１”、非接地を”０”としたときのＯＲ回路）、によって構成され、トランジスタＴＲ１のベースは、ＯＲ回路のアノード側に接続され、エミッタは、電源端子３６に接続され、コレクタは、ＣＰＵ３１のトリガ信号入力端子（ＩＮＴ）に接続されている。また、ＯＲ回路（Ｄ３１、Ｄ３２、Ｄ３３）のカソード側は、それぞれ、スイッチユニット３２の各スイッチ（３２ａ〜３２ｃ）の他端に接続されている。
【０００４】
以上の構成により、スイッチユニット３２のいずれかのスイッチ（３２ａ〜３２ｃ）が操作されると、操作されたスイッチ（３２ａ〜３２ｃ）は、一端が接地となるので、ＣＰＵ３１の操作されたスイッチ（３２ａ〜３２ｃ）に対応する入力端子（ＩＮ１〜ＩＮ３）に印加される電圧がローレベルとなる。ＣＰＵ３１は、この入力端子（ＩＮ１〜ＩＮ３）の電圧を監視し、操作されたスイッチ（３２ａ〜３２ｃ）を判断し、操作されたスイッチ（３２ａ〜３２ｃ）に応じて、出力端子（図示せず）から制御信号を出力し、外部の車載機器を制御する。
【０００５】
また、ＣＰＵ３１が、所定の状態、例えば、イグニッションキーが切られてから数分間経過し、スリープモードとなっているときは、スイッチユニット３２のいずれかのスイッチ（３２ａ〜３２ｃ）が操作されると、操作されたスイッチ（３２ａ〜３２ｃ）は、一端が接地されるので、ダイオード（Ｄ３１〜Ｄ３３）によって構成されるＯＲ回路は、アノード側も接地電圧となり、トランジスタＴＲ１がオンするので、ＣＰＵ３１のトリガ信号入力端子（ＩＮＴ）は、電源３６からの電圧が印加され、ハイレベルとなる。ＣＰＵ３１は、トリガ信号入力端子（ＩＮＴ）に入力される電圧がハイレベルとなると通常の動作モードに戻り、操作されたスイッチ（３２ａ〜３２ｃ）に対応した、外部の車載機器を制御するための制御信号を出力する。
【０００６】
以上のような、構成と動作により、ＣＰＵ３１は、操作されたスイッチ（３２ａ〜３２ｃ）に対応する制御を行うとともに、動作する必要のないときには、スリープモードとなって電力の消費を抑え、スリープモードのとき、いずれかのスイッチ（３２ａ〜３２ｃ）が操作されると、ウェイクアップする。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなウェイクアップ起動回路では、スイッチユニット３２に備えられたスイッチ（３２ａ〜３２ｃ）はＣＰＵ３１に対して並列に配置されており、ＣＰＵ３１との接続線及びＣＰＵ３１の入力端子（ＩＮ１、ＩＮ２、ＩＮ３）は、スイッチ（３２ａ、３２ｂ、３２ｃ）の数と同じ数だけ必要となり、また、ウェイクアップトリガ信号生成手段３４との接続にもダイオード（Ｄ３１〜Ｄ３３）と接続線が必要となるので、部品や配線の数が多く、回路が複雑となっていた。
また、スイッチユニット３２のスイッチ（３２ａ〜３２ｃ）の数によって回路を構成しているので、使用しているスイッチの数が違う他の回路とでは回路を共通化できず、コストダウンの妨げとなっていた。
更に、スイッチユニット３２にスイッチ３２ｄを増やそうとした場合、図中点線で示す接続線や、ＣＰＵ３１の入力端子ＩＮ４や、ダイオードＤ３４などが必要となり、１度設計をした後に拡張することが難しかった。
【０００８】
本発明は、この問題を解決するもので、その目的は、構成が簡単で、部品や配線の数が少なく、また、スイッチの数に依存せず、さらに、スイッチの数を増やす拡張がしやすいウェイクアップ起動回路を提供することである。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明は、アナログ電圧入力端子とトリガ信号入力端子とを有し、アナログ電圧入力端子に入力されたアナログ電圧の値に対応して複数の制御信号を出力する制御部と、複数のスイッチと抵抗とを有し、一端が接地され、他端がアナログ電圧入力端子に接続されるとともに、少なくともプルアップ抵抗を有するプルアップ手段によって電源に接続され、その２端間の抵抗値をスイッチによって切り替える抵抗値切替手段とを備え、抵抗値切替手段とトリガ信号入力端子との間にＰＮＰトランジスタからなるウェイクアップトリガ信号生成手段を設け、抵抗値切替手段の電圧が変化したときに、ウェイクアップトリガ信号生成手段からトリガ信号を出力して制御部をウェイクアップさせるもので、制御部は、スリープ状態のときにハイレベルの電圧を出力し、トリガ信号が入力されたときにローレベルの電圧を出力する第１の出力端子を備え、ウェイクアップトリガ信号生成手段を構成するＰＮＰトランジスタは、エミッタが第１の出力端子に接続され、コレクタがトリガ信号入力端子に接続され、ベースが抵抗値切替手段の他端に接続されている構成にした。
かかる構成とすることにより、抵抗値切替手段と制御部のアナログ電圧入力端子との間は、１本だけの接続線によって接続でき、また、抵抗値切替手段とウェイクアップトリガ信号生成手段との間も１本だけの接続線によって接続できるので、構成が簡単で、部品や接続線を少なくできる。また、抵抗値切替手段のスイッチの数に依存しないので、使用するスイッチの数が相違する他の回路とも、九通して使用することができるので、製造コストを安価にすることができる。さらに、抵抗値切替手段にスイッチ数を増やそうとした場合でも、拡張することが容易である。さらに、ウェイクアップトリガ信号生成手段をトランジスタによって構成できるので、簡単に実現することができるとともに、トリガ信号を検出したときには直ちにトリガ信号を発生しないようにできるので、より電力消費を少なくすることができる。
【００１１】
また、本発明は、アナログ電圧入力端子とトリガ信号入力端子とを有し、アナログ電圧入力端子に入力されたアナログ電圧の値に対応して複数の制御信号を出力する制御部と、複数のスイッチと抵抗とを有し、一端が接地され、他端が前記アナログ電圧入力端子に接続されるとともに、少なくともプルアップ抵抗を有するプルアップ手段によって電源に接続され、その２端間の抵抗値を前記スイッチによって切り替える抵抗値切替手段とを備え、抵抗値切替手段とトリガ入力端子との間にＰＮＰトランジスタと微分回路とからなるウェイクアップトリガ信号生成手段を設け、抵抗値切替手段の電圧が変化したときに、ウェイクアップトリガ信号生成手段からトリガ信号を出力して制御部をウェイクアップさせるもので、制御部は、スリープ状態のときにハイレベルの電圧を出力し、トリガ信号が入力されたときにローレベルの電圧を出力する第１の出力端子を備え、ＰＮＰトランジスタは、エミッタがハイレベルの電圧を出力する電源に接続され、コレクタがトリガ入力端子に接続され、微分回路は、抵抗値切替手段の他端とＰＮＰトランジスタのベースとの間に接続されている構成にした。
かかる構成にすることにより、ウェイクアップトリガ信号生成手段をＰＮＰトランジスタと微分回路とで構成できるので、簡単に実現することができるとともに、トリガ信号は、微分回路によって、自動的にローレベルの電圧になるので、より電力消費を少なくすることができる。
【００１２】
また、本発明は、プルアップ手段には、プルアップ抵抗に直列に介挿されたスイッチ手段を設け、制御部には第２の出力手段を設け、スリープ状態のときは、第２の出力端子に現れる信号によってスイッチ手段をオフとし、ウェイクアップしたときに、第２の出力端子に現れる信号によってスイッチ手段をオンとするようにした。
かかる構成とすることにより、スリープモード時には、プルアップ手段からの電源供給を遮断しているので、無駄な電源が供給されず、より電力消費を少なくすることができる。
【００１３】
さらに、本発明は、スイッチ手段を、ベースが第２の出力端子に接続されたトランジスタで構成した。
かかる構成とすることにより、スイッチ手段をトランジスタで構成できるので、簡単に実現することができる。
【００１４】
【発明の実施の形態】
以下、本発明のウェイクアップ起動回路の第１の実施の形態を図１を参照して説明する。
【００１５】
図１は、本発明のウェイクアップ起動回路の第１の実施の形態の構成を示す図である。
本発明のウェイクアップ起動回路は、制御部（以下「ＣＰＵ」という）１１、抵抗値切替手段（以下「スイッチユニット」という。）１２、プルアップ手段１３、ウェイクアップトリガ信号生成手段１４、によって構成されている。
【００１６】
ＣＰＵ１１は、アナログ電圧が入力されるアナログ電圧入力端子（Ａ／Ｄ）、スリープ状態からウェイクアップさせるためのトリガ信号が入力されるトリガ信号入力端子（ＩＮＴ）、ハイレベル（例えば、＋５Ｖ）又はローレベル（例えば、０Ｖ）の電圧の信号を出力する第１の出力端子（ＯＵＴ１）及び第２の出力端子（ＯＵＴ２）を有し、アナログ電圧入力端子（Ａ／Ｄ）に入力された電圧のアナログ値によって外部機器（図示せず）を制御するための複数の制御信号を出力する。また、所定の状態、例えば、イグニッションスイッチが切られてから数分後にスリープモードとなり、スリープモードになったときは出力端子（ＯＵＴ１）からハイレベルの電圧の信号を出力するとともに出力端子（ＯＵＴ２）からローレベルの電圧の信号を出力する。そして、トリガ信号入力端子（ＩＮＴ）に電圧が印加されたときに通常の動作に戻り（ウェイクアップし）、出力端子（ＯＵＴ１）からローレベルの電圧の信号を出力するとともに出力端子（ＯＵＴ２）からハイレベルの電圧の信号を出力する。また、出力端子（ＯＵＴ１）は、抵抗Ｒ３を介して、アナログ電圧入力端子（Ａ／Ｄ）に接続されている。
【００１７】
スイッチユニット１２は、複数のスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）と抵抗（Ｒ１１、Ｒ１２、Ｒ１３）によって構成されている。ここで、抵抗Ｒ１１の一端と抵抗Ｒ１２の一端が接続され、抵抗Ｒ１２の他端と抵抗Ｒ１３の一端が接続され、抵抗Ｒ１１と抵抗Ｒ１２との接続点とグランドとの間にスイッチＳＷ１が接続され、抵抗Ｒ１２と抵抗Ｒ１３との接続点とグランドとの間にスイッチＳＷ２が接続され、抵抗Ｒ１３の他端とグランドとの間にスイッチＳＷ３が接続されている。この構成により、グランドと抵抗Ｒ１１の他端との間の抵抗値は、操作されたスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）によって切り替わるようになっている。また、抵抗Ｒ１１の他端は、抵抗Ｒ２を介して、ＣＰＵ１１のアナログ電圧入力端子（Ａ／Ｄ）に接続されている。
【００１８】
プルアップ手段１３は、ＰＮＰ型のトランジスタＴＲ２とＮＰＮ型のトランジスタＴＲ３とによって構成され、トランジスタＴＲ２のコレクタは、プルアップ抵抗Ｒ１を介して、抵抗Ｒ１１の他端に接続され、エミッタは、車載電源端子１５に接続され、ベースは、トランジスタＴＲ３のコレクタに接続されている。また、トランジスタＴＲ３は、エミッタが接地され、ベースがＣＰＵ１１の第２の出力端子（ＯＵＴ２）に接続されている。
【００１９】
ウェイクアップトリガ信号生成手段１４は、ＰＮＰ型のスイッチトランジスタＴＲ１で構成され、トランジスタＴＲ１のベースは、一端が抵抗Ｒ１１の他端に接続された抵抗Ｒ２の他端に接続され、コレクタは、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に接続され、エミッタは、ＣＰＵ１１の第１の出力端子（ＯＵＴ１）に接続されている。そして、スイッチユニット１２の抵抗Ｒ１１の他端電圧が低くなったときに、トランジスタＴＲ１はオンとなり、ＣＰＵ１１の第１の出力端子（ＯＵＴ１）からの電圧をウェイクアップ信号として、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に出力する。
【００２０】
以上の構成により、ＣＰＵ１１がウエイクアップしているときは、第２の出力端子（ＯＵＴ２）からハイレベルの電圧を出力するので、プルアップ手段１３のＴＲ２、ＴＲ３はともにオンとなり、抵抗Ｒ１１の他端にプルアップされた電圧が印加される。ここで、スイッチユニット１２のいずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作されると、操作されたスイッチ（ＳＷ１〜ＳＷ３）は、一端が接地されるので、抵抗Ｒ１１の他端にプルアップされていた電圧が、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応して低下し、この電圧が、抵抗Ｒ２と抵抗Ｒ３とによって分圧されてＣＰＵ１１のアナログ電圧入力端子（Ａ／Ｄ）に入力される。ＣＰＵ１１は、この電圧値によって、操作されたスイッチ（ＳＷ１〜ＳＷ３）を判別し、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応して、出力端子（図示せず）から制御信号を出力し、外部の車載機器（図示せず）を制御する。
【００２１】
また、ＣＰＵ１１が、所定の状態、例えば、イグニッションキーが切られてから数分間経過し、スリープモードとなっているときは、第２の出力端子（ＯＵＴ２）からローレベルの電圧を出力するので、プルアップ手段１３のＴＲ２、ＴＲ３はともにオフとなり、抵抗Ｒ１１の他端には車載電源端子１５からの電圧は印加されず、第１の出力端子（ＯＵＴ１）からの電圧が印加されている。ここで、スイッチユニット１２のいずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作されると、操作されたスイッチ（ＳＷ１〜ＳＷ３）は、一端が接地されるので、抵抗Ｒ１１の他端にプルアップされていた電圧が低下し、トランジスタＴＲ１がオンし、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に入力される電圧がハイレベルとなる。ＣＰＵ１１は、トリガ信号入力端子（ＩＮＴ）にハイレベルの電圧が入力されると通常の動作モードに戻り（ウェイクアップし）、第２の出力端子（ＯＵＴ２）からハイレベルの電圧を出力して、プルアップ手段１３のＴＲ２、ＴＲ３をともにオンとさせ、抵抗Ｒ１１の他端にプルアップされた電圧を印加させ、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応する制御を行うとともに、第１の出力端子（ＯＵＴ１）からローレベルの電圧を出力しトリガ信号をローレベルにする。
【００２２】
以上のような、構成と動作により、このウェイクアップ起動回路は、操作されたスイッチ（ＳＷ１〜ＳＷ３）を判別し、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応する制御をＣＰＵ１１が行うとともに、動作する必要のないときには、スリープモードとなって電力の消費を抑え、スリープモードのとき、いずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作されると、ウェイクアップする。
【００２３】
ここで、本発明のウェイクアップ起動回路は、スイッチユニット１２とＣＰＵ１１のアナログ電圧入力端子（Ａ／Ｄ）との間は、１本の接続線によって接続され、また、スイッチユニット１２とウェイクアップトリガ信号生成手段１４との間も１本の接続線によって接続されているので、構成が簡単で、部品や接続線の少ない回路となっている。
また、スイッチユニット１２のスイッチの数に依存しない回路となっているので、使用するスイッチの数が相違する他の回路とも、共通して使用することができるので、製造するコストを安くすることができる。
さらに、スイッチユニット１２にスイッチＳＷ４を増やそうとした場合、図中点線で示す接続線と抵抗Ｒ１４を追加すれば良いので、１度設計をした後でも、拡張することが易しくなっている。
【００２４】
また、スリープモード時には、プルアップ手段１３からの電源供給を遮断しているので、無駄な電源が供給されず、より電力消費の少ない回路となっている。
【００２５】
次に、図２は、本発明の第２の実施の形態を示す回路図である。図２において、第１の実施の形態を示す図１と同じ構成については、図１と同じ符号を付け、詳細な説明は省略する。
【００２６】
第２の実施の形態においては、ＣＰＵ１１の出力端子（ＯＵＴ２）は、スリープモードのときにはハイレベルの電圧を出力し、ウェイクアップしたときにはローレベルの電圧を出力する。
また、プルアップ手段１３のトランジスタＴＲ３のベースは、ＰＮＰ型のトランジスタＴＲ４のコレクタに接続され、エミッタは、電源端子２２に接続され、ベースは、ＣＰＵ１１の第２の出力端子（ＯＵＴ２）に接続されている。
さらに、ウェイクアップトリガ信号生成手段１４は、トランジスタＴＲ１と、コンデンサＣ１と抵抗Ｒ４と抵抗Ｒ５とからなる微分回路２１で構成されている。そして、トランジスタＴＲ１のエミッタは、電源端子２３に接続され、コレクタは、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に接続され、ベースは、コンデンサＣ１を介して、抵抗Ｒ２の他端に接続されている。
【００２７】
以上の構成により、ＣＰＵ１１がウェイクアップしているときに、スイッチユニット１２のいずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作された場合の動作は、第１の実施の形態と同様なので、ここでは省略する。
ＣＰＵ１１が、スリープモードとなっているときは、スイッチユニット１２のいずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作されると、操作されたスイッチ（ＳＷ１〜ＳＷ３）は、一端が接地されるので、抵抗Ｒ１１の他端にプルアップされていた電圧が低下し、コンデンサＣ１に充電されていた電荷がスイッチユニット１２に流れる。これにより、コンデンサＣ１の電荷がなくなると、トランジスタＴＲ１がオンし、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に入力される電圧がハイレベルとなる。ＣＰＵ１１は、トリガ信号入力端子（ＩＮＴ）にハイレベルの電圧が入力されると通常の動作モードに戻り（ウェイクアップし）、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応する制御を行う。また、コンデンサＣ１は、トランジスタＴＲ１のベース電流によって充電され、充電が進むとベース電流は流れなくなるので、トランジスタＴＲ１はオフし、トリガ信号はローレベルとなる。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、アナログ電圧入力端子とトリガ信号入力端子とを有し、アナログ電圧入力端子に入力されたアナログ電圧の値に対応して複数の制御信号を出力する制御部と、複数のスイッチと抵抗とを有し、一端が接地され、他端がアナログ電圧入力端子に接続されるとともに、少なくともプルアップ抵抗を有するプルアップ手段によって電源に接続され、その２端間の抵抗値をスイッチによって切り替える抵抗値切替手段とを備え、抵抗値切替手段とトリガ信号入力端子との間にウェイクアップトリガ信号生成手段を設け、抵抗値切替手段の電圧が変化したときに、ウェイクアップトリガ信号を出力するので、抵抗値切替手段と制御部のアナログ電圧入力端子との間は、１本だけの接続線によって接続でき、また、抵抗値切替手段とウェイクアップトリガ信号生成手段との間も１本だけの接続線によって接続できるので、構成が簡単で、部品や接続線を少なくできる。また、抵抗値切替手段のスイッチの数に依存しないので、使用するスイッチの数が相違する他の回路とも、共通して使用することができるので、製造するコストを安くすることができる。さらに、抵抗値切替手段にスイッチを増やそうとした場合でも、拡張することが易しい。
【図面の簡単な説明】
【図１】本発明のウェイクアップ起動回路の第１の実施の形態を示す回路図である。
【図２】本発明のウェイクアップ起動回路の第２の実施の形態を示す回路図である。
【図３】従来のウェイクアップ起動回路を示す回路図である。
【符号の説明】
１１ 制御部（ＣＰＵ）
１２ 抵抗値切替手段（スイッチユニット）
１３ プルアップ手段
１４ ウェイクアップトリガ信号生成手段
２１ 微分回路
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
ＴＲ１ ＰＮＰトランジスタ
ＴＲ２ スイッチ手段（トランジスタ）
Ｒ１ プルアップ抵抗
【発明の属する技術分野】
本発明は、ウェイクアップ起動回路に関し、特に、自動車に搭載されたパワーウインド・スイッチやドアモジュールやパワーシートモジュールなどの外部スイッチ入力回路に好適なウェイクアップ起動回路に関する。
【０００２】
【従来の技術】
自動車に用いられるパワーウインド・スイッチ、電動ミラースイッチ、ドアモジュール、パワーシートモジュールなどの外部スイッチ入力回路は、イグニッションキーを切った状態でも動作させる必要があるために、常時電源が供給され続けている。しかし、この回路を常時動作可能な状態としておくと、電力を消費してしまい、時間が経過し、バッテリーの供給電力量を越えて電力を消費すると、遂には、エンジンを始動することができなくなってしまう。
そこで、例えば、イグニッションスイッチを切った後に、ある一定時間が経過すると、自動的に低消費電力モード（スリープモード）になり、電力の消費量を抑え、そして、この回路のいずれかのスイッチが操作されると、通常の動作モードに戻る（ウェイクアップする）ようにするウェイクアップ起動回路が各種提案されている。
【０００３】
このような従来のウェイクアップ起動回路は、図３に回路図を示すように、制御部（以下「ＣＰＵ」という）３１、スイッチユニット３２、プルアップ手段３３、ウェイクアップトリガ信号生成手段３４、によって構成されている。
ＣＰＵ３１は、複数の入力端子（ＩＮ１、ＩＮ２、ＩＮ３）、スリープ状態からウェイクアップさせるための電圧が入力されるトリガ信号入力端子（ＩＮＴ）、を有し、入力端子（ＩＮ１、ＩＮ２、ＩＮ３）に入力される電圧の低下によって外部機器（図示せず）を制御するための複数の制御信号を出力し、また、所定の状態、例えば、イグニッションキーが切られてから数分後にスリープモードとなり、そして、トリガ信号入力端子（ＩＮＴ）に電圧が印加されたときにウェイクアップする。
スイッチユニット３２は、一端が接地された複数のスイッチ（３２ａ、３２ｂ、３２ｃ）を有し、それぞれのスイッチ（３２ａ、３２ｂ、３２ｃ）の他端は、抵抗（Ｒ３５、Ｒ３６、Ｒ３７）を介して、ＣＰＵ３１の各入力端子（ＩＮ１、ＩＮ２、ＩＮ３）に接続されている。
プルアップ手段３３は、電源端子３５とスイッチユニット３２の各スイッチ（３２ａ〜３２ｃ）の他端との間を、それぞれプルアップ抵抗（Ｒ３１、Ｒ３２、Ｒ３３）を介して接続し、各スイッチ（３２ａ〜３２ｃ）の他端をプルアップしている。
ウェイクアップトリガ信号生成手段３４は、ＰＮＰ型のスイッチトランジスタＴＲ１、ダイオード（Ｄ３１、Ｄ３２、Ｄ３３）からなるＯＲ回路（接地を”１”、非接地を”０”としたときのＯＲ回路）、によって構成され、トランジスタＴＲ１のベースは、ＯＲ回路のアノード側に接続され、エミッタは、電源端子３６に接続され、コレクタは、ＣＰＵ３１のトリガ信号入力端子（ＩＮＴ）に接続されている。また、ＯＲ回路（Ｄ３１、Ｄ３２、Ｄ３３）のカソード側は、それぞれ、スイッチユニット３２の各スイッチ（３２ａ〜３２ｃ）の他端に接続されている。
【０００４】
以上の構成により、スイッチユニット３２のいずれかのスイッチ（３２ａ〜３２ｃ）が操作されると、操作されたスイッチ（３２ａ〜３２ｃ）は、一端が接地となるので、ＣＰＵ３１の操作されたスイッチ（３２ａ〜３２ｃ）に対応する入力端子（ＩＮ１〜ＩＮ３）に印加される電圧がローレベルとなる。ＣＰＵ３１は、この入力端子（ＩＮ１〜ＩＮ３）の電圧を監視し、操作されたスイッチ（３２ａ〜３２ｃ）を判断し、操作されたスイッチ（３２ａ〜３２ｃ）に応じて、出力端子（図示せず）から制御信号を出力し、外部の車載機器を制御する。
【０００５】
また、ＣＰＵ３１が、所定の状態、例えば、イグニッションキーが切られてから数分間経過し、スリープモードとなっているときは、スイッチユニット３２のいずれかのスイッチ（３２ａ〜３２ｃ）が操作されると、操作されたスイッチ（３２ａ〜３２ｃ）は、一端が接地されるので、ダイオード（Ｄ３１〜Ｄ３３）によって構成されるＯＲ回路は、アノード側も接地電圧となり、トランジスタＴＲ１がオンするので、ＣＰＵ３１のトリガ信号入力端子（ＩＮＴ）は、電源３６からの電圧が印加され、ハイレベルとなる。ＣＰＵ３１は、トリガ信号入力端子（ＩＮＴ）に入力される電圧がハイレベルとなると通常の動作モードに戻り、操作されたスイッチ（３２ａ〜３２ｃ）に対応した、外部の車載機器を制御するための制御信号を出力する。
【０００６】
以上のような、構成と動作により、ＣＰＵ３１は、操作されたスイッチ（３２ａ〜３２ｃ）に対応する制御を行うとともに、動作する必要のないときには、スリープモードとなって電力の消費を抑え、スリープモードのとき、いずれかのスイッチ（３２ａ〜３２ｃ）が操作されると、ウェイクアップする。
【０００７】
【発明が解決しようとする課題】
しかしながら、このようなウェイクアップ起動回路では、スイッチユニット３２に備えられたスイッチ（３２ａ〜３２ｃ）はＣＰＵ３１に対して並列に配置されており、ＣＰＵ３１との接続線及びＣＰＵ３１の入力端子（ＩＮ１、ＩＮ２、ＩＮ３）は、スイッチ（３２ａ、３２ｂ、３２ｃ）の数と同じ数だけ必要となり、また、ウェイクアップトリガ信号生成手段３４との接続にもダイオード（Ｄ３１〜Ｄ３３）と接続線が必要となるので、部品や配線の数が多く、回路が複雑となっていた。
また、スイッチユニット３２のスイッチ（３２ａ〜３２ｃ）の数によって回路を構成しているので、使用しているスイッチの数が違う他の回路とでは回路を共通化できず、コストダウンの妨げとなっていた。
更に、スイッチユニット３２にスイッチ３２ｄを増やそうとした場合、図中点線で示す接続線や、ＣＰＵ３１の入力端子ＩＮ４や、ダイオードＤ３４などが必要となり、１度設計をした後に拡張することが難しかった。
【０００８】
本発明は、この問題を解決するもので、その目的は、構成が簡単で、部品や配線の数が少なく、また、スイッチの数に依存せず、さらに、スイッチの数を増やす拡張がしやすいウェイクアップ起動回路を提供することである。
【０００９】
【課題を解決するための手段】
前記課題を解決するために、本発明は、アナログ電圧入力端子とトリガ信号入力端子とを有し、アナログ電圧入力端子に入力されたアナログ電圧の値に対応して複数の制御信号を出力する制御部と、複数のスイッチと抵抗とを有し、一端が接地され、他端がアナログ電圧入力端子に接続されるとともに、少なくともプルアップ抵抗を有するプルアップ手段によって電源に接続され、その２端間の抵抗値をスイッチによって切り替える抵抗値切替手段とを備え、抵抗値切替手段とトリガ信号入力端子との間にＰＮＰトランジスタからなるウェイクアップトリガ信号生成手段を設け、抵抗値切替手段の電圧が変化したときに、ウェイクアップトリガ信号生成手段からトリガ信号を出力して制御部をウェイクアップさせるもので、制御部は、スリープ状態のときにハイレベルの電圧を出力し、トリガ信号が入力されたときにローレベルの電圧を出力する第１の出力端子を備え、ウェイクアップトリガ信号生成手段を構成するＰＮＰトランジスタは、エミッタが第１の出力端子に接続され、コレクタがトリガ信号入力端子に接続され、ベースが抵抗値切替手段の他端に接続されている構成にした。
かかる構成とすることにより、抵抗値切替手段と制御部のアナログ電圧入力端子との間は、１本だけの接続線によって接続でき、また、抵抗値切替手段とウェイクアップトリガ信号生成手段との間も１本だけの接続線によって接続できるので、構成が簡単で、部品や接続線を少なくできる。また、抵抗値切替手段のスイッチの数に依存しないので、使用するスイッチの数が相違する他の回路とも、九通して使用することができるので、製造コストを安価にすることができる。さらに、抵抗値切替手段にスイッチ数を増やそうとした場合でも、拡張することが容易である。さらに、ウェイクアップトリガ信号生成手段をトランジスタによって構成できるので、簡単に実現することができるとともに、トリガ信号を検出したときには直ちにトリガ信号を発生しないようにできるので、より電力消費を少なくすることができる。
【００１１】
また、本発明は、アナログ電圧入力端子とトリガ信号入力端子とを有し、アナログ電圧入力端子に入力されたアナログ電圧の値に対応して複数の制御信号を出力する制御部と、複数のスイッチと抵抗とを有し、一端が接地され、他端が前記アナログ電圧入力端子に接続されるとともに、少なくともプルアップ抵抗を有するプルアップ手段によって電源に接続され、その２端間の抵抗値を前記スイッチによって切り替える抵抗値切替手段とを備え、抵抗値切替手段とトリガ入力端子との間にＰＮＰトランジスタと微分回路とからなるウェイクアップトリガ信号生成手段を設け、抵抗値切替手段の電圧が変化したときに、ウェイクアップトリガ信号生成手段からトリガ信号を出力して制御部をウェイクアップさせるもので、制御部は、スリープ状態のときにハイレベルの電圧を出力し、トリガ信号が入力されたときにローレベルの電圧を出力する第１の出力端子を備え、ＰＮＰトランジスタは、エミッタがハイレベルの電圧を出力する電源に接続され、コレクタがトリガ入力端子に接続され、微分回路は、抵抗値切替手段の他端とＰＮＰトランジスタのベースとの間に接続されている構成にした。
かかる構成にすることにより、ウェイクアップトリガ信号生成手段をＰＮＰトランジスタと微分回路とで構成できるので、簡単に実現することができるとともに、トリガ信号は、微分回路によって、自動的にローレベルの電圧になるので、より電力消費を少なくすることができる。
【００１２】
また、本発明は、プルアップ手段には、プルアップ抵抗に直列に介挿されたスイッチ手段を設け、制御部には第２の出力手段を設け、スリープ状態のときは、第２の出力端子に現れる信号によってスイッチ手段をオフとし、ウェイクアップしたときに、第２の出力端子に現れる信号によってスイッチ手段をオンとするようにした。
かかる構成とすることにより、スリープモード時には、プルアップ手段からの電源供給を遮断しているので、無駄な電源が供給されず、より電力消費を少なくすることができる。
【００１３】
さらに、本発明は、スイッチ手段を、ベースが第２の出力端子に接続されたトランジスタで構成した。
かかる構成とすることにより、スイッチ手段をトランジスタで構成できるので、簡単に実現することができる。
【００１４】
【発明の実施の形態】
以下、本発明のウェイクアップ起動回路の第１の実施の形態を図１を参照して説明する。
【００１５】
図１は、本発明のウェイクアップ起動回路の第１の実施の形態の構成を示す図である。
本発明のウェイクアップ起動回路は、制御部（以下「ＣＰＵ」という）１１、抵抗値切替手段（以下「スイッチユニット」という。）１２、プルアップ手段１３、ウェイクアップトリガ信号生成手段１４、によって構成されている。
【００１６】
ＣＰＵ１１は、アナログ電圧が入力されるアナログ電圧入力端子（Ａ／Ｄ）、スリープ状態からウェイクアップさせるためのトリガ信号が入力されるトリガ信号入力端子（ＩＮＴ）、ハイレベル（例えば、＋５Ｖ）又はローレベル（例えば、０Ｖ）の電圧の信号を出力する第１の出力端子（ＯＵＴ１）及び第２の出力端子（ＯＵＴ２）を有し、アナログ電圧入力端子（Ａ／Ｄ）に入力された電圧のアナログ値によって外部機器（図示せず）を制御するための複数の制御信号を出力する。また、所定の状態、例えば、イグニッションスイッチが切られてから数分後にスリープモードとなり、スリープモードになったときは出力端子（ＯＵＴ１）からハイレベルの電圧の信号を出力するとともに出力端子（ＯＵＴ２）からローレベルの電圧の信号を出力する。そして、トリガ信号入力端子（ＩＮＴ）に電圧が印加されたときに通常の動作に戻り（ウェイクアップし）、出力端子（ＯＵＴ１）からローレベルの電圧の信号を出力するとともに出力端子（ＯＵＴ２）からハイレベルの電圧の信号を出力する。また、出力端子（ＯＵＴ１）は、抵抗Ｒ３を介して、アナログ電圧入力端子（Ａ／Ｄ）に接続されている。
【００１７】
スイッチユニット１２は、複数のスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）と抵抗（Ｒ１１、Ｒ１２、Ｒ１３）によって構成されている。ここで、抵抗Ｒ１１の一端と抵抗Ｒ１２の一端が接続され、抵抗Ｒ１２の他端と抵抗Ｒ１３の一端が接続され、抵抗Ｒ１１と抵抗Ｒ１２との接続点とグランドとの間にスイッチＳＷ１が接続され、抵抗Ｒ１２と抵抗Ｒ１３との接続点とグランドとの間にスイッチＳＷ２が接続され、抵抗Ｒ１３の他端とグランドとの間にスイッチＳＷ３が接続されている。この構成により、グランドと抵抗Ｒ１１の他端との間の抵抗値は、操作されたスイッチ（ＳＷ１、ＳＷ２、ＳＷ３）によって切り替わるようになっている。また、抵抗Ｒ１１の他端は、抵抗Ｒ２を介して、ＣＰＵ１１のアナログ電圧入力端子（Ａ／Ｄ）に接続されている。
【００１８】
プルアップ手段１３は、ＰＮＰ型のトランジスタＴＲ２とＮＰＮ型のトランジスタＴＲ３とによって構成され、トランジスタＴＲ２のコレクタは、プルアップ抵抗Ｒ１を介して、抵抗Ｒ１１の他端に接続され、エミッタは、車載電源端子１５に接続され、ベースは、トランジスタＴＲ３のコレクタに接続されている。また、トランジスタＴＲ３は、エミッタが接地され、ベースがＣＰＵ１１の第２の出力端子（ＯＵＴ２）に接続されている。
【００１９】
ウェイクアップトリガ信号生成手段１４は、ＰＮＰ型のスイッチトランジスタＴＲ１で構成され、トランジスタＴＲ１のベースは、一端が抵抗Ｒ１１の他端に接続された抵抗Ｒ２の他端に接続され、コレクタは、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に接続され、エミッタは、ＣＰＵ１１の第１の出力端子（ＯＵＴ１）に接続されている。そして、スイッチユニット１２の抵抗Ｒ１１の他端電圧が低くなったときに、トランジスタＴＲ１はオンとなり、ＣＰＵ１１の第１の出力端子（ＯＵＴ１）からの電圧をウェイクアップ信号として、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に出力する。
【００２０】
以上の構成により、ＣＰＵ１１がウエイクアップしているときは、第２の出力端子（ＯＵＴ２）からハイレベルの電圧を出力するので、プルアップ手段１３のＴＲ２、ＴＲ３はともにオンとなり、抵抗Ｒ１１の他端にプルアップされた電圧が印加される。ここで、スイッチユニット１２のいずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作されると、操作されたスイッチ（ＳＷ１〜ＳＷ３）は、一端が接地されるので、抵抗Ｒ１１の他端にプルアップされていた電圧が、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応して低下し、この電圧が、抵抗Ｒ２と抵抗Ｒ３とによって分圧されてＣＰＵ１１のアナログ電圧入力端子（Ａ／Ｄ）に入力される。ＣＰＵ１１は、この電圧値によって、操作されたスイッチ（ＳＷ１〜ＳＷ３）を判別し、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応して、出力端子（図示せず）から制御信号を出力し、外部の車載機器（図示せず）を制御する。
【００２１】
また、ＣＰＵ１１が、所定の状態、例えば、イグニッションキーが切られてから数分間経過し、スリープモードとなっているときは、第２の出力端子（ＯＵＴ２）からローレベルの電圧を出力するので、プルアップ手段１３のＴＲ２、ＴＲ３はともにオフとなり、抵抗Ｒ１１の他端には車載電源端子１５からの電圧は印加されず、第１の出力端子（ＯＵＴ１）からの電圧が印加されている。ここで、スイッチユニット１２のいずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作されると、操作されたスイッチ（ＳＷ１〜ＳＷ３）は、一端が接地されるので、抵抗Ｒ１１の他端にプルアップされていた電圧が低下し、トランジスタＴＲ１がオンし、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に入力される電圧がハイレベルとなる。ＣＰＵ１１は、トリガ信号入力端子（ＩＮＴ）にハイレベルの電圧が入力されると通常の動作モードに戻り（ウェイクアップし）、第２の出力端子（ＯＵＴ２）からハイレベルの電圧を出力して、プルアップ手段１３のＴＲ２、ＴＲ３をともにオンとさせ、抵抗Ｒ１１の他端にプルアップされた電圧を印加させ、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応する制御を行うとともに、第１の出力端子（ＯＵＴ１）からローレベルの電圧を出力しトリガ信号をローレベルにする。
【００２２】
以上のような、構成と動作により、このウェイクアップ起動回路は、操作されたスイッチ（ＳＷ１〜ＳＷ３）を判別し、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応する制御をＣＰＵ１１が行うとともに、動作する必要のないときには、スリープモードとなって電力の消費を抑え、スリープモードのとき、いずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作されると、ウェイクアップする。
【００２３】
ここで、本発明のウェイクアップ起動回路は、スイッチユニット１２とＣＰＵ１１のアナログ電圧入力端子（Ａ／Ｄ）との間は、１本の接続線によって接続され、また、スイッチユニット１２とウェイクアップトリガ信号生成手段１４との間も１本の接続線によって接続されているので、構成が簡単で、部品や接続線の少ない回路となっている。
また、スイッチユニット１２のスイッチの数に依存しない回路となっているので、使用するスイッチの数が相違する他の回路とも、共通して使用することができるので、製造するコストを安くすることができる。
さらに、スイッチユニット１２にスイッチＳＷ４を増やそうとした場合、図中点線で示す接続線と抵抗Ｒ１４を追加すれば良いので、１度設計をした後でも、拡張することが易しくなっている。
【００２４】
また、スリープモード時には、プルアップ手段１３からの電源供給を遮断しているので、無駄な電源が供給されず、より電力消費の少ない回路となっている。
【００２５】
次に、図２は、本発明の第２の実施の形態を示す回路図である。図２において、第１の実施の形態を示す図１と同じ構成については、図１と同じ符号を付け、詳細な説明は省略する。
【００２６】
第２の実施の形態においては、ＣＰＵ１１の出力端子（ＯＵＴ２）は、スリープモードのときにはハイレベルの電圧を出力し、ウェイクアップしたときにはローレベルの電圧を出力する。
また、プルアップ手段１３のトランジスタＴＲ３のベースは、ＰＮＰ型のトランジスタＴＲ４のコレクタに接続され、エミッタは、電源端子２２に接続され、ベースは、ＣＰＵ１１の第２の出力端子（ＯＵＴ２）に接続されている。
さらに、ウェイクアップトリガ信号生成手段１４は、トランジスタＴＲ１と、コンデンサＣ１と抵抗Ｒ４と抵抗Ｒ５とからなる微分回路２１で構成されている。そして、トランジスタＴＲ１のエミッタは、電源端子２３に接続され、コレクタは、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に接続され、ベースは、コンデンサＣ１を介して、抵抗Ｒ２の他端に接続されている。
【００２７】
以上の構成により、ＣＰＵ１１がウェイクアップしているときに、スイッチユニット１２のいずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作された場合の動作は、第１の実施の形態と同様なので、ここでは省略する。
ＣＰＵ１１が、スリープモードとなっているときは、スイッチユニット１２のいずれかのスイッチ（ＳＷ１〜ＳＷ３）が操作されると、操作されたスイッチ（ＳＷ１〜ＳＷ３）は、一端が接地されるので、抵抗Ｒ１１の他端にプルアップされていた電圧が低下し、コンデンサＣ１に充電されていた電荷がスイッチユニット１２に流れる。これにより、コンデンサＣ１の電荷がなくなると、トランジスタＴＲ１がオンし、ＣＰＵ１１のトリガ信号入力端子（ＩＮＴ）に入力される電圧がハイレベルとなる。ＣＰＵ１１は、トリガ信号入力端子（ＩＮＴ）にハイレベルの電圧が入力されると通常の動作モードに戻り（ウェイクアップし）、操作されたスイッチ（ＳＷ１〜ＳＷ３）に対応する制御を行う。また、コンデンサＣ１は、トランジスタＴＲ１のベース電流によって充電され、充電が進むとベース電流は流れなくなるので、トランジスタＴＲ１はオフし、トリガ信号はローレベルとなる。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、アナログ電圧入力端子とトリガ信号入力端子とを有し、アナログ電圧入力端子に入力されたアナログ電圧の値に対応して複数の制御信号を出力する制御部と、複数のスイッチと抵抗とを有し、一端が接地され、他端がアナログ電圧入力端子に接続されるとともに、少なくともプルアップ抵抗を有するプルアップ手段によって電源に接続され、その２端間の抵抗値をスイッチによって切り替える抵抗値切替手段とを備え、抵抗値切替手段とトリガ信号入力端子との間にウェイクアップトリガ信号生成手段を設け、抵抗値切替手段の電圧が変化したときに、ウェイクアップトリガ信号を出力するので、抵抗値切替手段と制御部のアナログ電圧入力端子との間は、１本だけの接続線によって接続でき、また、抵抗値切替手段とウェイクアップトリガ信号生成手段との間も１本だけの接続線によって接続できるので、構成が簡単で、部品や接続線を少なくできる。また、抵抗値切替手段のスイッチの数に依存しないので、使用するスイッチの数が相違する他の回路とも、共通して使用することができるので、製造するコストを安くすることができる。さらに、抵抗値切替手段にスイッチを増やそうとした場合でも、拡張することが易しい。
【図面の簡単な説明】
【図１】本発明のウェイクアップ起動回路の第１の実施の形態を示す回路図である。
【図２】本発明のウェイクアップ起動回路の第２の実施の形態を示す回路図である。
【図３】従来のウェイクアップ起動回路を示す回路図である。
【符号の説明】
１１ 制御部（ＣＰＵ）
１２ 抵抗値切替手段（スイッチユニット）
１３ プルアップ手段
１４ ウェイクアップトリガ信号生成手段
２１ 微分回路
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
ＴＲ１ ＰＮＰトランジスタ
ＴＲ２ スイッチ手段（トランジスタ）
Ｒ１ プルアップ抵抗
Claims (4)
- アナログ電圧入力端子とトリガ信号入力端子とを有し、前記アナログ電圧入力端子に入力されたアナログ電圧の値に対応して複数の制御信号を出力する制御部と、複数のスイッチと抵抗とを有し、一端が接地され、他端が前記アナログ電圧入力端子に接続されるとともに、少なくともプルアップ抵抗を有するプルアップ手段によって電源に接続され、その２端間の抵抗値を前記スイッチによって切り替える抵抗値切替手段とを備え、前記抵抗値切替手段と前記トリガ信号入力端子との間にＰＮＰトランジスタからなるウェイクアップトリガ信号生成手段を設け、前記抵抗値切替手段の電圧が変化したときに、前記ウェイクアップトリガ信号生成手段から前記トリガ信号を出力して前記制御部をウェイクアップさせるもので、前記制御部は、スリープ状態のときにハイレベルの電圧を出力し、前記トリガ信号が入力されたときにローレベルの電圧を出力する第１の出力端子を備え、前記ウェイクアップトリガ信号生成手段を構成する前記ＰＮＰトランジスタは、エミッタが前記第１の出力端子に接続され、コレクタが前記トリガ信号入力端子に接続され、ベースが前記抵抗値切替手段の他端に接続されていることを特徴とするウェイクアップ起動回路。
- アナログ電圧入力端子とトリガ信号入力端子とを有し、前記アナログ電圧入力端子に入力されたアナログ電圧の値に対応して複数の制御信号を出力する制御部と、複数のスイッチと抵抗とを有し、一端が接地され、他端が前記アナログ電圧入力端子に接続されるとともに、少なくともプルアップ抵抗を有するプルアップ手段によって電源に接続され、その２端間の抵抗値を前記スイッチによって切り替える抵抗値切替手段とを備え、前記抵抗値切替手段と前記トリガ入力端子との間にＰＮＰトランジスタと微分回路とからなるウェイクアップトリガ信号生成手段を設け、前記抵抗値切替手段の電圧が変化したときに、前記ウェイクアップトリガ信号生成手段から前記トリガ信号を出力して前記制御部をウェイクアップさせるもので、前記制御部は、スリープ状態のときにハイレベルの電圧を出力し、前記トリガ信号が入力されたときにローレベルの電圧を出力する第１の出力端子を備え、前記ＰＮＰトランジスタは、エミッタがハイレベルの電圧を出力する電源に接続され、コレクタが前記トリガ入力端子に接続され、前記微分回路は、前記抵抗値切替手段の他端と前記ＰＮＰトランジスタのベースとの間に接続されていることを特徴とするウェイクアップ起動回路。
- 前記プルアップ手段には、前記プルアップ抵抗に直列に介挿されたスイッチ手段を設け、前記制御部には第２の出力手段を設け、スリープ状態のときは、前記第２の出力端子に現れる信号によって前記スイッチ手段をオフとし、ウェイクアップしたときに、前記第２の出力端子に現れる信号によって前記スイッチ手段をオンとするようにしたことを特徴とする請求項１もしくは２の中のいずれかに記載のウェイクアップ起動回路。
- 前記スイッチ手段を、ベースが前記第２の出力端子に接続されたトランジスタで構成したことを特徴とする請求項３に記載のウェイクアップ起動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297080A JP3774360B2 (ja) | 2000-09-26 | 2000-09-26 | ウェイクアップ起動回路 |
| US09/956,542 US6509767B2 (en) | 2000-09-26 | 2001-09-19 | Wake-up circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297080A JP3774360B2 (ja) | 2000-09-26 | 2000-09-26 | ウェイクアップ起動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108519A JP2002108519A (ja) | 2002-04-12 |
| JP3774360B2 true JP3774360B2 (ja) | 2006-05-10 |
Family
ID=18779248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297080A Expired - Fee Related JP3774360B2 (ja) | 2000-09-26 | 2000-09-26 | ウェイクアップ起動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6509767B2 (ja) |
| JP (1) | JP3774360B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10137578B4 (de) * | 2001-08-01 | 2009-05-20 | Continental Automotive Gmbh | Steuergerät für einen Verbraucher |
| KR100496030B1 (ko) * | 2002-11-30 | 2005-06-16 | 동양계전공업 주식회사 | 기동회로, 상기 기동회로에 전원을 인가하는 전원장치 |
| JP4032955B2 (ja) | 2002-12-17 | 2008-01-16 | 株式会社日立製作所 | 自動車用電子制御装置 |
| US7236022B2 (en) * | 2003-12-03 | 2007-06-26 | Realtek Semiconductor Corp. | Device and method for setting an initial value |
| US7561386B2 (en) * | 2005-10-24 | 2009-07-14 | Yazaki Corporation | Switch monitoring circuit |
| JP4545173B2 (ja) * | 2007-05-28 | 2010-09-15 | 三菱電機株式会社 | 車両制御装置 |
| US8193945B2 (en) * | 2008-01-11 | 2012-06-05 | Lear Corporation | System and method for remote activation using a transmitter switch array |
| JP5084565B2 (ja) * | 2008-03-06 | 2012-11-28 | 三洋電機株式会社 | 切換スイッチを有する電子機器 |
| US20100019829A1 (en) * | 2008-07-28 | 2010-01-28 | Cegnar Erik J | Turn on-off power circuit for digital systems |
| CN201421585Y (zh) * | 2009-03-19 | 2010-03-10 | 鸿富锦精密工业（深圳）有限公司 | 重置信号产生电路 |
| JP2010267188A (ja) * | 2009-05-18 | 2010-11-25 | Toshiba Corp | 電子機器 |
| DE102011084963A1 (de) * | 2011-10-21 | 2013-04-25 | Robert Bosch Gmbh | Vorrichtung und Verfahren zum sicheren Erkennen von Weckereignissen in der Phase des Abschaltens eines Steuergerätes |
| JP6021443B2 (ja) * | 2012-05-31 | 2016-11-09 | キヤノン株式会社 | 電子機器 |
| US20140316660A1 (en) * | 2013-04-18 | 2014-10-23 | Ford Global Technologies, Llc | Seat-integrated occupant presence detector |
| JP6493874B2 (ja) * | 2015-05-29 | 2019-04-03 | アルプスアルパイン株式会社 | スイッチ監視回路 |
| JP6737237B2 (ja) * | 2016-06-03 | 2020-08-05 | 株式会社豊田自動織機 | 電子制御回路 |
| KR102474802B1 (ko) * | 2017-09-21 | 2022-12-06 | 현대자동차주식회사 | 차량의 파워시트 제어 시스템 및 방법 |
| JP6698909B1 (ja) * | 2019-04-09 | 2020-05-27 | 三菱電機株式会社 | 車載電子制御装置 |
| CN110761621A (zh) * | 2019-11-22 | 2020-02-07 | 广东科徕尼智能科技有限公司 | 一种智能锁全自动滑盖唤醒电路、装置及其运行方法 |
| JP7422903B2 (ja) | 2020-12-22 | 2024-01-26 | アルプスアルパイン株式会社 | キーマトリクス回路装置、及び、入力装置 |
| CN116028391B (zh) * | 2022-07-15 | 2024-03-22 | 荣耀终端有限公司 | 电子设备、***设备及单线通信*** |
| CN115549669B (zh) * | 2022-12-01 | 2023-03-31 | 北京理工大学 | 一种低功耗设计高电平唤醒电路 |
| CN116968670A (zh) * | 2023-07-18 | 2023-10-31 | 宁波兴为汽车电子有限公司 | 车辆触发唤醒的电源管理装置及方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744211A (ja) | 1993-08-03 | 1995-02-14 | Toyota Motor Corp | 車両用消費電力制御装置 |
-
2000
- 2000-09-26 JP JP2000297080A patent/JP3774360B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-19 US US09/956,542 patent/US6509767B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020036520A1 (en) | 2002-03-28 |
| US6509767B2 (en) | 2003-01-21 |
| JP2002108519A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3774360B2 (ja) | ウェイクアップ起動回路 | |
| US5939998A (en) | System and method for reducing quiescent current in a microcontroller | |
| US5794055A (en) | Automotive electrical system and method for coupling power to such systems | |
| KR101029941B1 (ko) | 차량의 대기 전류 관리 장치 | |
| CN215932416U (zh) | 唤醒电路 | |
| JP4341156B2 (ja) | 車両用電源装置 | |
| JP2006018409A (ja) | 電源回路 | |
| CN210298095U (zh) | 一种低功耗车载待机电路 | |
| JP2002341978A (ja) | 電子制御装置 | |
| JP2551202Y2 (ja) | 車両用負荷制御装置 | |
| CN221113799U (zh) | 用于车辆的唤醒电路及车辆 | |
| US20040090120A1 (en) | Multiplex power distribution system with a power-saving circuit for a vehicle | |
| JP3488757B2 (ja) | 電子機器類の電源供給回路 | |
| CN215322398U (zh) | 供电控制电路及气囊控制电路 | |
| JP2019216384A (ja) | 車両用制御装置 | |
| CN113085551B (zh) | 一种整车***和电机控制器的电源管理*** | |
| JP2001231290A (ja) | モータ制御装置 | |
| JP3174353B2 (ja) | マイコンリセット機構 | |
| JP2001341595A (ja) | 電源制御装置 | |
| CN218536593U (zh) | 一种用于座椅控制器的唤醒电路和车辆座椅控制*** | |
| JP3232535B2 (ja) | 多重伝送装置 | |
| JP2005523675A (ja) | Ｄｃ電圧を生成するための回路装置 | |
| JP2000043655A (ja) | 車両用電源回路 | |
| JP2001296930A (ja) | 電源装置 | |
| CN117518932A (zh) | 微控制器唤醒电路及车辆 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |