CN115549669B - 一种低功耗设计高电平唤醒电路 - Google Patents
一种低功耗设计高电平唤醒电路 Download PDFInfo
- Publication number
- CN115549669B CN115549669B CN202211523146.5A CN202211523146A CN115549669B CN 115549669 B CN115549669 B CN 115549669B CN 202211523146 A CN202211523146 A CN 202211523146A CN 115549669 B CN115549669 B CN 115549669B
- Authority
- CN
- China
- Prior art keywords
- resistor
- transistor
- analog circuit
- signal
- wake
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种低功耗设计高电平唤醒电路,包括:电源、第一唤醒信号、第二唤醒信号、第一模拟电路及第二模拟电路;其中电源、第一模拟电路及第二模拟电路依次连接;电源,用于对第一模拟电路及第二模拟电路进行供电;第一模拟电路,基于第一唤醒信号,输出第一反馈信号;第二模拟电路,基于第一反馈信号和第二唤醒信号,输出第二反馈信号;其中第一模拟电路和第二模拟电路均采用晶体管模拟电路;第一唤醒信号、第二唤醒信号、第一反馈信号及第二反馈信号均采用高电平有效。本发明能够解决现有技术中速度慢以及噪声和信号衰减问题。
Description
技术领域
本发明属于低功耗技术领域,特别是涉及一种低功耗设计高电平唤醒电路。
背景技术
对于总体***设计来说,电子工业发展的总体趋势是提供更小、更轻和功能更强大的最终产品。目前许多产品领域还出现了无线和便携式的要求,从功率观点看设计任务将变得更加艰巨。另外,低功耗也符合目前社会所提倡的“低碳”生活。***功率越大,所需要的电源电压也越高,成本也就越昂贵,因此会对***整体产生影响,另外,较大的供电电源需要更多的空间,因此可能会影响到体统的整体封装。此外,功耗越大,***产生的热量也就越大,那么需要相应的散热元件成本也会增加,而且低成本的封装不能适应高功耗场景,这迫使产品会采用具有热量管理功能的昂贵封装或其他更复杂的冷却***。因此,功耗在设计中的地位已变得越来越重要,这是电子工业发展的必然趋势。
目前大部分的低功耗设计思路是降低供电电压从而降低***功耗,但是这种方法会有两种副作用。首先,电路工作电压越底,则速度越慢。如果其他因素都保持不变的话,会减小电容充放电的电流或负载驱动电流。其次,较低的电压将导致较低的输出功率或较低的信号幅度,这会产生噪声和信号衰减问题。
发明内容
本发明的目的是提供一种低功耗设计高电平唤醒电路,以解决上述现有技术存在的问题。
为实现上述目的,本发明提供了一种低功耗设计高电平唤醒电路,包括:电源、第一唤醒信号、第二唤醒信号、第一模拟电路及第二模拟电路;其中所述电源、所述第一模拟电路及所述第二模拟电路依次连接;
所述电源,用于对所述第一模拟电路及所述第二模拟电路进行供电;
所述第一模拟电路,基于所述第一唤醒信号,输出第一反馈信号;
所述第二模拟电路,基于所述第一反馈信号和所述第二唤醒信号,输出第二反馈信号;
其中所述第一模拟电路和第二模拟电路均采用晶体管模拟电路;所述第一唤醒信号、所述第二唤醒信号、所述第一反馈信号及第二反馈信号均采用高电平有效。
优选地,所述第一模拟电路包括:第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第八电阻、第一电容、第二电容、第一晶体管、第二晶体管及第一二极管;
所述第一晶体管的基极与第三电阻、第四电阻及第一电容相连,其中所述第四电阻与所述第一电容并联接地;所述第一晶体管的集电极与第一电阻相连;所述第一晶体管的发射极与地信号相连;
所述第二晶体管的栅极与所述第一电阻、所述第二电阻相连;所述第二晶体管的源极与第二电阻以及所述电源相连;所述第二晶体管的漏极与第五电阻相连;所述第五电阻与第八电阻串联,第一二极管与第二电容并联。
优选地,所述第一晶体管采用双极性晶体管,所述第二晶体管采用场效应管。
优选地,所述第一唤醒信号通过第三电阻输入至所述第一模拟电路,通过所述第五电阻与所述第八电阻连接处输出所述第一反馈信号。
优选地,所述第二模拟电路包括:第六电阻、第七电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第三电容、第四电容、第三晶体管、第四晶体管及第二二极管;
所述第三晶体管的基极与第九电阻、第十电阻及第三电容相连,其中所述第十电阻与所述第三电容并联接地;所述第三晶体管的集电极与第七电阻相连;所述第三晶体管的发射极与地信号相连;
所述第四晶体管的栅极与所述第七电阻、所述第六电阻相连;所述第四晶体管的源极与第六电阻以及所述电源相连;所述第四晶体管的漏极与第十一电阻相连;所述第十一电阻与第十二电阻串联,所述第二二极管与所述第四电容并联。
优选地,所述第三晶体管采用双极性晶体管,所述第四晶体管采用场效应管。
优选地,所述第二唤醒信号通过第九电阻输入至所述第二模拟电路,通过所述第十一电阻与所述第十二电阻连接处输出所述第二反馈信号。
优选地,所述第四晶体管的源极、所述第二晶体管的漏极及所述电源依次连接。
本发明的技术效果为:
本发明提供了一种低功耗设计高电平唤醒电路,包括电源、第一唤醒信号、第二唤醒信号、第一模拟电路及第二模拟电路,通过电源对第一模拟电路及第二模拟电路进行供电;通过第一模拟电路,接入第一唤醒信号,输出第一反馈信号;通过第二模拟电路,根据第一反馈信号和第二唤醒信号,输出第二反馈信号;其中第一模拟电路和第二模拟电路均采用晶体管模拟电路。本发明能够解决现有技术中速度慢以及噪声和信号衰减问题,同时能够有效地降低***功耗,可靠性高,可以灵活选择供电电压。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为本发明实施例中的总体概念框图;
图2为本发明实施例中的原理图;
图3为本发明实施例中的低功耗电路唤醒流程图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
实施例一
如图1-3所示,本实施例中提供一种低功耗设计高电平唤醒电路,包括:电源、第一唤醒信号、第二唤醒信号、第一模拟电路及第二模拟电路;其中电源、第一模拟电路及第二模拟电路依次连接;
电源,用于对第一模拟电路及第二模拟电路进行供电;
第一模拟电路,基于第一唤醒信号,输出第一反馈信号;
第二模拟电路,基于第一反馈信号和第二唤醒信号,输出第二反馈信号;
其中第一模拟电路和第二模拟电路均采用晶体管模拟电路;第一唤醒信号、第二唤醒信号、第一反馈信号及第二反馈信号均采用高电平有效。
在一些实施例中,第一模拟电路包括:第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第八电阻R8、第一电容C1、第二电容C2、第一晶体管Q1、第二晶体管Q2及第一二极管D1;
第一晶体管Q1的基极与第三电阻R3、第四电阻R4及第一电容C1相连,其中第四电阻R4与第一电容C1并联接地;第一晶体管Q1的集电极与第一电阻R1相连;第一晶体管Q1的发射极与地信号相连;
第二晶体管Q2的栅极与第一电阻R1、第二电阻R2相连;第二晶体管Q2的源极与第二电阻R2以及电源相连;第二晶体管Q2的漏极与第五电阻R5相连;第五电阻R5与第八电阻R8串联,第一二极管D1与第二电容C2并联。
在一些实施例中,第一晶体管Q1采用双极性晶体管,第二晶体管Q2采用场效应管。
在一些实施例中,第一唤醒信号通过第三电阻R3输入至第一模拟电路,通过第五电阻R5与第八电阻R8连接处输出第一反馈信号。
在一些实施例中,第二模拟电路包括:第六电阻R6、第七电阻R7、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第三电容C3、第四电容C4、第三晶体管Q3、第四晶体管Q4及第二二极管D2;
第三晶体管Q3的基极与第九电阻R9、第十电阻R10及第三电容C3相连,其中第十电阻R10与第三电容C3并联接地;第三晶体管Q3的集电极与第七电阻R7相连;第三晶体管Q3的发射极与地信号相连;
第四晶体管Q4的栅极与第七电阻R7、第六电阻R6相连;第四晶体管Q4的源极与第六电阻R6以及电源相连;第四晶体管Q4的漏极与第十一电阻R11相连;第十一电阻R11与第十二电阻R12串联,第二二极管D2与第四电容C4并联。
在一些实施例中,第三晶体管Q3采用双极性晶体管,第四晶体管Q4采用场效应管。
在一些实施例中,第二唤醒信号通过第九电阻R9输入至第二模拟电路,通过第十一电阻R11与第十二电阻R12连接处输出第二反馈信号。
在一些实施例中,第四晶体管Q4的源极、第二晶体管Q2的漏极及电源依次连接。
本实施例中,具体实施方式包括:
低功耗电路的总体框图如图1所示。主要由电源、晶体管模拟电路1与晶体管模拟电路2组成。具体组成如附图2所示,由唤醒开关Q1、Q2、Q3、Q4,电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、电容C1、C2、C3、C4,二极管D1、D2组成。
Q2的源极接供电电源VPWRIN,唤醒信号K1通过电阻R3进入Q1基极,电阻R3的作用是限流,电阻R1、R2的作用是对供电电源进行分压提供Q2的开启电压,电阻R5、R8的作用是对经Q2的电压进行分压形成K1_BACK信号回传给控制***。二极管D1与电容C2的作用是稳定反馈信号,电容C1与电阻R4的作用是提高K1信号质量。由于两个晶体管电路的结构一致,晶体管电路2中的电容电阻以及二极管作用于晶体管模拟电路1中相对应的器件作用相同。
唤醒开关Q1、Q3为NPN型双极性晶体管,唤醒开关Q2、Q4位PMOS管。当K1,K2位高电平时,Q1、Q3导通,当Q2、Q4的栅源极电压达到开启电压时,Q2、Q4导通。
如附图3所示,低功耗电路的具体唤醒流程如下:
在整个***不工作时,VPWRIN不会进入到***下一级进行供电,VPWR_OUT1与VPWR_OUT2均为0V,K1_BACK与K2_BACK均为低电平。该电路以及后级***均不供电,不产生电能消耗。
当***探测到目标或者接受指令要开始工作时,控制端首先发出唤醒信号K1,K1高电平有效,唤醒开关Q1的基极产生电压,VPWRIN经过电阻R2,R1为双极性晶体管Q1供电,Q1导通,唤醒开关Q1打开。同时,VPWRIN通过电阻R2为唤醒开关Q2提供栅极电压。Q2的栅源极电压到达开启条件,唤醒开关Q2导通,产生输出电压VPWR_OUT1。VPWR_OUT1经过电阻R5,R8分压产生电路唤醒状态反馈信号K1_BACK。
当控制***发出唤醒信号K1后,等待K1_BACK信号到来,高电平有效。当控制***接受到K1_BACK有效信号后,控制端发出唤醒信号K2,K2高电平有效,唤醒开关Q3的基极产生电压,VPWRIN经过Q2,电阻R7,R6为双极性晶体管Q3供电,Q3导通,唤醒开关Q3打开。同时,VPWRIN通过Q2、与电阻R6为唤醒开关Q4提供栅极电压。Q4的栅源极电压到达开启条件,唤醒开关Q4导通,产生输出电压VPWR_OUT2。VPWR_OUT2经过电阻R11,R12分压产生电路唤醒状态反馈信号K2_BACK。当控制端收到反馈信号K2_BACK信号时代表低功耗电路已被成功唤醒。
低功耗电路被唤醒后会产生两个输出电压,分别为VPWR_OUT1与VPWR_OUT2,这两路输出电压均可作为下一级电路的供电电源。VPWR_OUT1在唤醒开关Q1,Q2导通后会产生,VPWR_OUT2在唤醒开关Q1,Q2,Q3,Q4全部导通后产生。***可根据实际应用情况选择两路输出电压。
本实施例有益效果:
本实施例能够解决现有技术中速度慢以及噪声和信号衰减问题,同时能够有效地降低***功耗,可靠性高,可以灵活选择供电电压。
以上所述,仅为本申请较佳的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应该以权利要求的保护范围为准。
Claims (2)
1.一种低功耗设计高电平唤醒电路,其特征在于,包括:电源、第一唤醒信号、第二唤醒信号、第一模拟电路及第二模拟电路;其中所述电源、所述第一模拟电路及所述第二模拟电路依次连接;
所述电源,用于对所述第一模拟电路及所述第二模拟电路进行供电;
所述第一模拟电路,基于所述第一唤醒信号,输出第一反馈信号;
所述第二模拟电路,基于所述第一反馈信号和所述第二唤醒信号,输出第二反馈信号;
其中所述第一模拟电路和第二模拟电路均采用晶体管模拟电路;所述第一唤醒信号、所述第二唤醒信号、所述第一反馈信号及第二反馈信号均采用高电平有效;
所述第一模拟电路包括:第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第八电阻(R8)、第一电容(C1)、第二电容(C2)、第一晶体管(Q1)、第二晶体管(Q2)及第一二极管(D1);
所述第一晶体管(Q1)的基极与第三电阻(R3)、第四电阻(R4)及第一电容(C1)相连,其中所述第四电阻(R4)与所述第一电容(C1)并联接地;所述第一晶体管(Q1)的集电极与第一电阻(R1)相连;所述第一晶体管(Q1)的发射极与地信号相连;
所述第二晶体管(Q2)的栅极与所述第一电阻(R1)、所述第二电阻(R2)相连;所述第二晶体管(Q2)的源极与第二电阻(R2)以及所述电源相连;所述第二晶体管(Q2)的漏极与第五电阻(R5)相连;所述第五电阻(R5)与第八电阻(R8)串联,第一二极管(D1)与第二电容(C2)并联;
所述第一晶体管(Q1)采用双极性晶体管,所述第二晶体管(Q2)采用场效应管;
所述第一唤醒信号通过第三电阻(R3)输入至所述第一模拟电路,通过所述第五电阻(R5)与所述第八电阻(R8)连接处输出所述第一反馈信号;
所述第二模拟电路包括:第六电阻(R6)、第七电阻(R7)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第三电容(C3)、第四电容(C4)、第三晶体管(Q3)、第四晶体管(Q4)及第二二极管(D2);
所述第三晶体管(Q3)的基极与第九电阻(R9)、第十电阻(R10)及第三电容(C3)相连,其中所述第十电阻(R10)与所述第三电容(C3)并联接地;所述第三晶体管(Q3)的集电极与第七电阻(R7)相连;所述第三晶体管(Q3)的发射极与地信号相连;
所述第四晶体管(Q4)的栅极与所述第七电阻(R7)、所述第六电阻(R6)相连;所述第四晶体管(Q4)的源极与第六电阻(R6)以及所述电源相连;所述第四晶体管(Q4)的漏极与第十一电阻(R11)相连;所述第十一电阻(R11)与第十二电阻(R12)串联,所述第二二极管(D2)与所述第四电容(C4)并联;
所述第三晶体管(Q3)采用双极性晶体管,所述第四晶体管(Q4)采用场效应管;
所述第二唤醒信号通过第九电阻(R9)输入至所述第二模拟电路,通过所述第十一电阻(R11)与所述第十二电阻(R12)连接处输出所述第二反馈信号。
2.根据权利要求1所述的低功耗设计高电平唤醒电路,其特征在于,所述第四晶体管(Q4)的源极、所述第二晶体管(Q2)的漏极及所述电源依次连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211523146.5A CN115549669B (zh) | 2022-12-01 | 2022-12-01 | 一种低功耗设计高电平唤醒电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211523146.5A CN115549669B (zh) | 2022-12-01 | 2022-12-01 | 一种低功耗设计高电平唤醒电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115549669A CN115549669A (zh) | 2022-12-30 |
CN115549669B true CN115549669B (zh) | 2023-03-31 |
Family
ID=84721619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211523146.5A Active CN115549669B (zh) | 2022-12-01 | 2022-12-01 | 一种低功耗设计高电平唤醒电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115549669B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914681A (en) * | 1997-10-02 | 1999-06-22 | Burr-Brown Corporation | Fast wakeup biasing circuit for analog-to-digital converter |
US7564220B2 (en) * | 2000-09-21 | 2009-07-21 | O2Micro International Ltd. | Method and electronic circuit for efficient battery wake up charging |
JP3774360B2 (ja) * | 2000-09-26 | 2006-05-10 | アルプス電気株式会社 | ウェイクアップ起動回路 |
JP4404125B2 (ja) * | 2007-09-12 | 2010-01-27 | 株式会社デンソー | 電子制御装置及び信号監視回路 |
US20120188796A1 (en) * | 2011-01-07 | 2012-07-26 | Robert Carter Randall | Power coupling system and method |
US9520769B2 (en) * | 2014-04-30 | 2016-12-13 | Stmicroelectronics S.R.L. | Wake up management circuit for a switching converter and related wake up method |
CN213338366U (zh) * | 2020-09-25 | 2021-06-01 | 深圳市当智科技有限公司 | 待机唤醒电路和智能设备 |
-
2022
- 2022-12-01 CN CN202211523146.5A patent/CN115549669B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115549669A (zh) | 2022-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2782233B1 (en) | High-voltage heavy-current drive circuit applied in power factor corrector | |
US10243553B2 (en) | System and method for a switch transistor driver | |
MY131750A (en) | Shift register and method of driving the same | |
US7286005B2 (en) | Supply voltage switching circuit | |
CN115549669B (zh) | 一种低功耗设计高电平唤醒电路 | |
KR20080021560A (ko) | 램프 드라이버를 가지는 고전압 게이트 드라이버 집적회로 | |
US20060139829A1 (en) | Supply voltage switching circuit | |
CN205910520U (zh) | 一种电源控制芯片及设置有该芯片的电子设备 | |
TW200520386A (en) | Input stage for mixed-voltage-tolerant buffer without leakage issue | |
TWI413084B (zh) | 液晶顯示器供電電路 | |
US6717784B2 (en) | Rush current suppression circuit | |
US9503071B2 (en) | Circuit for providing dummy load | |
CN215581092U (zh) | 功率半导体器件驱动电路 | |
CN112015114B (zh) | 一种多路电源时序自动控制电路 | |
US6864651B1 (en) | Bi-directional motor control circuit | |
AU2003201054A1 (en) | Circuits with improved power supply rejection | |
CN111369932A (zh) | 一种显示设备的驱动方法和驱动电路 | |
US5616971A (en) | Power switching circuit | |
CN212811658U (zh) | 一种自主适配上电时序的应用电路 | |
CN219351890U (zh) | 电压控制电路和音频处理电路 | |
CN218976562U (zh) | 一种基于bldcm控制器的自适应降压型dc-dc电路 | |
CN211981846U (zh) | 一种220v工频电源通断电路 | |
CN110943527B (zh) | 电源供应装置 | |
CN108964448B (zh) | 一种电源产生电路 | |
CN201051715Y (zh) | 一种两线制开关开态供电电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |