JP3765268B2 - 炭化珪素半導体装置とその製造方法 - Google Patents
炭化珪素半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP3765268B2 JP3765268B2 JP2001390577A JP2001390577A JP3765268B2 JP 3765268 B2 JP3765268 B2 JP 3765268B2 JP 2001390577 A JP2001390577 A JP 2001390577A JP 2001390577 A JP2001390577 A JP 2001390577A JP 3765268 B2 JP3765268 B2 JP 3765268B2
- Authority
- JP
- Japan
- Prior art keywords
- drift layer
- substrate
- gate
- silicon carbide
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、J−FETを備えた炭化珪素半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
図18に、Nチャネル型のJ−FETを備えた炭化珪素半導体装置の断面構成を示す。図18に示されるように、Nチャネル型のJ−FETは、炭化珪素からなるN+型基板100の上にN-型ドリフト層101をエピタキシャル成長させた基板を用いて形成される。N-型エピ層101の表層部にはP型の第1、第2ゲート領域102,103がイオン注入によって形成されている。また、第1、第2ゲート領域102,103の間において、N-型エピ層101の表層部にはN+型ソース領域104が形成されている。そして、第1、第2ゲート領域102,103の表面に第1、第2ゲート電極105,106が形成されていると共に、N+型ソース領域104の表面にソース電極107が形成され、また、N+型基板100の裏面側にドレイン電極108が形成されて炭化珪素半導体装置が構成されている。
【0003】
このような構成のJ−FETをノーマリオフ型とする場合には、第1、第2ゲート電極105,106に対して電圧を印加していない際に、第1、第2ゲート領域102,103から延びる空乏層によって第1、第2ゲート領域102,103の間がピンチオフされるように設計する。そして、第1、第2ゲート領域102,103から延びる空乏層幅を制御することで電流通路(実質的チャネル)を形成し、この部位を通じてソース・ドレイン間に電流を流すことでJ−FETを動作させる。
【0004】
上記従来のノーマリオフ型のJ−FETでは、ゲート制御バイアスがビルトインポテンシャル(ゲート接合の拡散電圧)と同等まで印加できることが望ましい。しかしながら、ビルトインポテンシャルが設定値よりも小さくなってしまった場合、ゲート印加電圧がビルトインポテンシャルを越えると、第1、第2ゲート領域102,103からN-型ドリフト層101へ正孔が注入され、ゲートによる制御ができなくなる。このため、結果としてリカバリ特性の低下やリークの増大等の間題を発生させる。
【0005】
基板材料をSiC(炭化珪素)にした場合、ビルトインポテンシャルの理論値は約2.9ボルトであるが、第1、第2ゲート領域102,103、およびN+型ソース領域104の両方をイオン注入によって形成した場合には、結晶欠陥等の影響で2.1ボルト程度にまで低下してしまうという問題があり理論値を設計値として用いることができず、所望のデバイス特性を得ることができなかった。また、高濃度領域である第1、第2ゲート領域102,103、およびN+型ソース領域104が接するため、接合リークが発生しやすいという問題もあった。
【0006】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は所望の素子特性が得やすい炭化珪素半導体装置とその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
請求項1に記載の発明によれば、ソース領域(4)が連続的に変化する高濃度部分と低濃度部分を有する構造のため、第1、第2ゲート領域(5,6)が高濃度部分と接しないために、PN接合リークが発生しにくくなる。
【0008】
請求項2に記載の発明構造も請求項1の構造と同様であるが、第2導電型の第1、第2ゲート領域(45,46)の間、および第1、第2ゲート領域(45,46)の上面を覆うように低濃度の第1導電型の第2ドリフト層(43)が形成されているため、第1、第2ゲート領域(45,46)には高濃度の接合部分が存在せず、接合リークが発生しにくくなる。
【0009】
請求項3に記載の発明構造も請求項1,2の構造同様、第1、第2ゲート領域(25,26)には高濃度の接合部分が存在せず、接合リークが発生しにくくなる。
【0010】
請求項4に記載の発明構造は、第1、第2ゲート領域(45,46)が、高濃度のソース領域(44)と、インシュレータ層(80,81,82,83)を介して対向配置されるために、NPN寄生バイポーラ動作が発生しにくくなる。
【0011】
請求項5〜7に記載の発明では、ソース・ゲート間に不純物濃度の薄い層が挿入できることから、ソース・ゲート間の接合リークが防止でき、特にノーマリーオンの炭化珪素半導体装置を形成する際に、ゲート・ソース間耐圧の高い装置を得ることができる。
しかも、請求項5に記載の発明では、ソース領域(24)の下のドリフト層(22)において不純物濃度を連続的に変化させることは、エピタキシャル成長を行う材料ガス濃度を連続して変化させることで炭化珪素半導体装置を製造できるため、エピタキシャル成長を停止する必要が無く、スループット向上に有利であり、特に簡便で安価に製造できる。
【0012】
請求項6に記載の発明では、ドリフト層(42,43)およびソース領域(44)において基板表面の不純物濃度は濃く、ドリフト層(42,43)の不純物濃度は薄く、かつゲート領域(45,46)の上面となる部位は不純物濃度が非常に薄くなるようにエピタキシャル成長し、第1、第2ゲート領域(45,46)のみイオン注入で形成する。この方法は、簡便で、製造コストが安価であり、装置の特性においても、ビルトインポテンシャルが理論値よりも低下してしまうことが防止でき、更にソース・ゲート間の耐圧を高く維持することが可能である。
【0017】
請求項8に記載の発明では、ゲート領域(45,46)とソース領域(44)が対向配置される部分に、バナジウムをイオン注入したインシュレータ層(80,81,82,83)を挿入することで、NPNの寄生バイポーラ動作を抑制することができる。
【0018】
なお、上記各部材の括弧内の符号は、後述する実施形態に記載の具体的な部材との対応関係を示すものである。
【0019】
【発明の実施の形態】
(第1の実施の形態)
以下、この発明を具体化した第1の実施の形態を図面に従って説明する。
【0020】
図1には、本実施の形態におけるJ−FETを備えた炭化珪素半導体装置の断面構成を示す。
図1に示すように、炭化珪素半導体装置には、例えば、1×1019cm-3以上の不純物濃度とされたN+型基板1と、その上において例えば1×1015〜5×1016cm-3の不純物濃度とされたN-型第1ドリフト層2とが備えられている。これらN+型基板1およびN-型第1ドリフト層2は、炭化珪素によって構成されており、これらによって半導体基板が構成されている。また、第1ドリフト層2はエピタキシャル成長により形成されている。
【0021】
N-型ドリフト層2の上には複数のP+型層からなる第1ゲート領域5および第2ゲート領域6がエピタキシャル成長にて形成され、第1ゲート領域5および第2ゲート領域6は互いに離間するように形成され、その間において幅WchをもつN--型第2ドリフト層3が形成されている。つまり、第1ドリフト層2の上に第1ドリフト層2よりも相対的に濃度の低いN型の第2ドリフト層3が形成されるとともに、第1ドリフト層2の上において第2ドリフト層3を挟んで第1、第2ゲート領域5,6が形成されている。第1および第2ゲート領域5,6は、例えば1×1018〜5×1019cm-3の不純物濃度とされ、第2ドリフト層3は1×1015〜5×1015cm-3の不純物濃度とされている。また、N--型第2ドリフト層3および第1、第2ゲート領域5,6の上面を覆うようにN型ソース領域4がエピタキシャル成長にて形成されている。このN型ソース領域4は、下端と上端の間(膜厚方向)において連続的に変化する濃度勾配をもっている。例えば、第1、第2ゲート領域5,6と接する部分は第2ドリフト層3と同程度の不純物濃度であり、最表面部分のソース電極8に接する部分は基板1と同程度、具体的には、1×1018〜5×1020cm-3の不純物濃度となるよう連続的に変化する濃度勾配をもつ。
【0022】
第1および第2ゲート領域5,6の表面には各領域と電気的に接続される第1、第2ゲート電極9,10が形成され、また、N型ソース領域4の表面には同領域4と電気的に接続されるソース電極8が形成され、これら第1、第2ゲート電極9,10およびソース電極8の間は層間絶縁膜7によって電気的に分離されている。また、N+型基板1の裏面側にはドレイン電極11が形成されている。
【0023】
このように構成されたJ−FETは設計値によりノーマリーオフ、ノーマリーオンどちらでも動作可能である。この作動は、第1、第2ゲート電極9,10の接続態様によって異なっており、以下のように行われる。
(その1)
第1ゲート電極9と第2ゲート電極10との電位が制御可能な態様の場合には第1、第2ゲート電極9,10の電位に基づいて第1、第2ゲート領域5,6の双方から第2ドリフト層3に延びる空乏層の延び量を制御するダブルゲート駆動が行われる。例えば、第1、第2ゲート電極9,10に電圧を印加していない時には、第2ドリフト層3が第1、第2ゲート領域5,6の双方から延びる空乏層によってピンチオフされる。これにより、ソース・ドレイン間の電流がオフされる。そして、第1、第2ゲート領域5,6と実質的チャネル領域(3)との間に順バイアスをかけると、第2ドリフト層3に延びる空乏層の延び量が縮小される。これにより、実質的なチャネルが設定されて、ソース・ドレイン間に電流が流される。
(その2)
第1ゲート電極9の電位のみが独立して制御可能で、第2ゲート電極10の電位が例えばソース電極8と同電位とされる態様の場合には、第1ゲート電極9の電位に基づいて第1ゲート領域5側から第2ドリフト層3側に延びる空乏層の延び量を制御するシングルゲート駆動が行われる。この場合にも基本的にはダブルゲート駆動の場合と同様の作動を行うが、チャネルの設定が第1ゲート領域5側から延びる空乏層のみによって行われることになる。
(その3)
第2ゲート電極10の電位のみが独立して制御可能で、第1ゲート電極9の電位が例えばソース電極8と同電位とされる形態の場合には、第2ゲート電極10の電位に基づいて第2ゲート領域6側から第2ドリフト層3側に延びる空乏層の延び量を制御するシングルゲート駆動が行われる。この場合にも基本的にはダブルゲート駆動の場合と同様の作動を行うが、チャネルの設定が第2ゲート領域6側から延びる空乏層のみによって行われることになる。
【0024】
次に、このような炭化珪素半導体装置の製造方法について、図2,3を用いて説明する。
まず、図2(a)に示すように、N+型基板1を用意し、このN+型基板1の上にエピタキシャル成長によってN-型第1ドリフト層2およびN--型第2ドリフト層3を成膜する。さらにその上に、N型ソース領域4をエピタキシャル成長にて成膜する。このソース領域形成のためのエピタキシャル成長において初期は第2ドリフト層3程度の低濃度で、成長の最終段階では高濃度となるように連続的な濃度勾配をもつようにする(図1での不純物濃度分布図参照)。
【0025】
そして、図2(b)に示すように、N型ソース領域4の表面にLTO膜12を成膜したのち、フォトリソグラフィにより、LTO膜12のうち第1、第2ゲート領域5,6の形成予定位置と対応する部位を開口させる。引き続き、LTO膜12をマスクとして基板表面にイオン注入を行い、図2(c)に示すように、P+型の第1、第2ゲート領域5,6を形成する。なお、図2(c)はマスク除去後の状態を示す。
【0026】
続いて、マスク材12を除去した後、図3(a)に示すように、第1、第2ゲート領域5,6のコンククトを得るべくフォトエッチングによりN型ソース領域4の不要部分を除去する。
【0027】
さらに、図3(b)に示すように、基板表面に層間絶縁膜7を形成した後、フォトエッチングによって層間絶縁膜7にコンタクトホールを形成する。そして、層間絶縁膜7の上に電極層を成膜した後、同膜をパターニングして第1、第2ゲート電極9,10およびソース電極8を形成する。また、N+型基板1の裏面側にドレイン電極11を形成する。その後、シンター工程を経て図1に示した半導体装置が完成する。
【0028】
以上説明したように、本実施形態では、第1、第2ドリフト層2,3やN型ソース領域4をエピタキシャル成長によって形成し、第1、第2ゲート領域5,6のみをイオン注入にて形成しているので製造が容易であり、また、イオン注入工程を最小限にしているため、結晶欠陥を抑制することができ、ビルトインポテンシャルが理論値よりも低下してしまうことも防止できる。さらには、高濃度のPN接合部が無いため、接合リークも抑制することができる。即ち、ソース領域4が連続的に変化する高濃度部分と低濃度部分を有する構造のため、第1、第2ゲート領域4,5が高濃度部分と接しないために、PN接合リークが発生しにくい。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0029】
図4には、本実施の形態におけるJ−FETを備えた炭化珪素半導体装置の断面構成を示す。
セル部においてN型ソース領域4に対し第1、第2ゲート領域5,6のコンタクトのための選択的エッチングがなされておらず、J−FETが備えられるセル部の外周部において第1、第2ゲート領域5,6が外部と電気的に接続されるように構成されている。
【0030】
このような炭化珪素半導体装置の製造方法について、図5を用いて説明する。まず、第1の実施形態における図2(a)〜(c)と同様の工程を経て、N型ソース領域4の下層に第1、第2ゲート領域5,6をイオン注入にて形成する。このとき、図2(c)の第1、第2ゲート領域5,6をセル外周部まで延設する。
【0031】
その後、セル外周部でのN型ソース領域4に対し図5に示すようにフォトエッチングを行い開口部13,14を形成する。これにより、第1、第2ゲート領域5,6はセル外周部において露出する。
【0032】
その後、図4に示すように、基板表面に絶縁層7を成膜し、次いで電極のコンタクトをとるべくフォトエッチングにより所定領域を除去する。さらに、電極層を成膜し、パターニングして第1、第2ゲート電極9,10を形成するとともにソース電極8を形成する。これにより、ソース電極8はJ−FETが備えられるセル部に形成され、第1、第2ゲート電極9,10はセル外周部に形成される。そして、N+型基板1の裏面側にドレイン電極11を形成した後、シンター工程を経て半導体装置が完成する。
【0033】
このようにして、第1、第2ゲート領域5,6のコンタクトをセル外周部で得ることができる。このようにすれば、セル部においてN型ソース領域4をパターニングする必要がなく、また、第1、第2ゲート電極9,10やソース電極8のレイアウトを簡素なものとすることができるため、素子寸法の縮小に有利な構造となる。
(第3の実施の形態)
次に、第3の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0034】
図6には、本実施形態におけるJ−FETを備えた炭化珪素半導体装置の断面構成を示す。
図6に示すように、本実施形態では、N+型のSiC基板21上に、炭化珪素からなるN型のドリフト層22が形成されている。このドリフト層22はエピタキシャル成長によって形成され、基板21に接する部分は基板21と同程度の不純物濃度であり、基板上層になるに従って低濃度になるよう連続的に変化する濃度勾配を有している。ドリフト層22の内部において、P+型の第1、第2ゲート領域25,26が互いに離間するように形成されている。また、ドリフト層22の上には、N+型のソース領域24が、基板21と同程度の不純物濃度になるように形成されている。
【0035】
第1ゲート電極29は第1ゲート領域25に電気的に接続され、第2ゲート電極30は第2ゲート領域26に電気的に接続され、ソース電極28はソース領域24に電気的に接続されている。また、基板21の裏面側にはドレイン電極31が形成されている。
【0036】
ここで、ドリフト層22の不純物濃度は連続的に徐々に小さくなる分布となっている。そのため、第1、第2ゲート領域25,26には高濃度の接合部分が存在せず、接合リークが発生しにくい。また、第1、第2ゲート領域25,26に対し高濃度のPNジャンクションが形成される場合と比べ、ゲート耐圧を向上させる等のメリットがある。
【0037】
このような炭化珪素半導体装置の製造方法について、図7,8を用いて説明する。
まず、図7(a)に示すように、N+型SiC基板21を用意し、このN+型基板21の上にエピタキシャル成長技術によりN型ドリフト層22、N+型ソース領域24を順に成膜する。ここで、基板21上にドリフト層22を形成する際においては、最初は基板21と同程度の不純物濃度で、上に行くほど不純物濃度が低くなるようにエピタキシャル成長する。また、ソース領域24は基板21と同程度の不純物濃度である。
【0038】
具体的な濃度の一例を挙げると、1×1018cm-3の濃度のN+型基板21を用意し、濃度が1×1016cm-3のN型ドリフト層22のエピタキシャル成長を開始する。そして、所望の膜厚となるように、濃度を1×1016cm-3から5×1015cm-3まで連続的に減少させる。次いで、N+型ソース領域4を1×1019cm-3の濃度でエピタキシャル成長させる。
【0039】
続いて、図7(b)に示すように、ソース領域24の上面にレジスト35を配置し、これをマスクとして図7(c)に示すようにP+型の第1、第2ゲート領域25,26を形成する。つまり、ドリフト層22の内部において第1ゲート領域25および第2ゲート領域26を、互いに離間する位置となるようイオン注入技術により形成する。さらに、図8(a)に示すように、N+型ソース領域24の不要部分を除去し、図8(b)に示すように層間絶縁膜27およびソース電極28、第1ゲート電極29、第2ゲート電極30、ドレイン電極31を形成する。
【0040】
これにより、図6に示す構造を得ることができる。本製造方法において、ソース領域24の下のドリフト層22において不純物濃度を連続的に変化させることは、エピタキシャル成長を行う材料ガス濃度を連続して変化させることで炭化珪素半導体装置を製造できるため、エピタキシャル成長を停止する必要が無く、スループット向上に有利であり、特に簡便で安価に製造できる。
【0041】
なお、この構造は第1,2の実施形態と同様、コンタクトをセル部の内部または外周部に形成することができる。
(第4の実施の形態)
次に、第4の実施の形態を、第1の実施の形態との相違点を中心に説明する。
【0042】
図9には、本実施の形態におけるJ−FETを備えた炭化珪素半導体装置の断面構成を示す。
図1に示す第1の実施形態との比較において、図9に示す本実施形態においては、第1、第2ゲート領域45,46の上にN--型層43が形成されているとともに、N型ソース領域44は濃度勾配を持たない構造となっている。つまり、N-型の第1ドリフト層42は、N+型のSiCからなる基板41上にエピタキシャル成長によって形成され、基板41よりも低濃度とされた炭化珪素である。P+型の第1、第2ゲート領域45,46は、第1ドリフト層42の上に互いに離間するように形成されている。さらに、N--型の第2ドリフト層43は、第1、第2ゲート領域45,46の間、および第1、第2ゲート領域45,46の上面を覆うように形成され、第1ドリフト層42よりも相対的に濃度が低くなっている。N+型のソース領域44は、第2ドリフト層43上に形成され、基板41と同程度の不純物濃度とされている。第1ゲート電極49は第1ゲート領域45に電気的に接続され、第2ゲート電極50は第2ゲート領域46に電気的に接統されている。ソース電極48は、ソース領域44に電気的に接続され、ドレイン電極51は基板41の裏面側に形成されている。
【0043】
このような炭化珪素半導体装置の製造方法を、図10,11を用いて説明する。
図10(a)に示すように、N+型の炭化珪素からなる基板41を用意し、基板41上に、基板41よりも不純物濃度が低いN-型の炭化珪素からなる第1ドリフト層42をエピタキシャル成長により形成する。そして、第1ドリフト層42上に、第1ドリフト層42よりも不純物濃度が更に低いN--型の炭化珪素からなる第2ドリフト層43をエピタキシャル成長により形成する。さらに、第2ドリフト層43の上に、基板41と同程度の不純物濃度の炭化珪素からなるN+型のソース領域44をエピタキシャル成長により形成する。
【0044】
その後、図10(b)に示すように、ソース領域44の上面にマスク材52を配置した後、図11(a)に示すように、イオン注入技術により第2ドリフト層43の内部に、P+型の第1、第2ゲート領域45,46を形成する。この第1、第2ゲート領域45,46は、第1ドリフト層42に接し、かつ、互いに離間する位置に形成される。そして、図11(b)に示すように、ソース領域44の不要部分を除去した後、図9に示すように、所定領域に層間絶縁膜47を配置するとともに、第1ゲート領域45に電気的に接続される第1ゲート電極49と、第2ゲート領域46に電気的に接続される第2ゲート電極50と、ソース領域44に電気的に接続されるソース電極48と、基板41の裏面側のドレイン電極51を形成する。
【0045】
このように、第1、第2ゲート領域45,46を、イオン注入エネルギーの調整により、第1、第2ゲート領域45,46上にN--型層43が存在するようにし、また、N型ソース領域44は濃度勾配を持たないようにする。
【0046】
図9の構造は、第1、第2ゲート領域45,46がソース領域44と接していないため、高濃度のPN接合によるリークの発生を防止することができる。つまり、第1、第2ゲート領域45,46の間、および第1、第2ゲート領域45,46の上面を覆うように低濃度のN型(N-型)の第2ドリフト層43が形成されているため、第1、第2ゲート領域45,46には高濃度の接合部分が存在せず、接合リークが発生しにくい。
【0047】
また、本製造工程によれば、ドリフト層42,43およびソース領域44において、基板表面の不純物濃度は濃く、ドリフト層42,43の不純物濃度は薄く、かつゲート領域45,46の上面となる部位は不純物濃度が非常に薄くなるようにエピタキシャル成長し、第1、第2ゲート領域45,46のみイオン注入で形成する。この方法は、簡便で、製造コストが安価であり、装置の特性においても、ビルトインポテンシャルが理論値よりも低下してしまうことが防止でき、更にソース・ゲート間の耐圧を高く維持することが可能である。また、第1および第2ゲート領域45,46をイオン注入技術により形成する際に、第1および第2ゲート領域45,46が、ソース領域44との間に第2ドリフト層43が存在するようにイオン注入するので、ソース・ゲート間に不純物濃度の薄い層が挿入できることから、ソース・ゲート間の接合リークが防止でき、特にノーマリーオンの炭化珪素半導体装置を形成する際に、ゲート・ソース間耐圧の高い装置となる。
【0048】
なお、図9〜図11においては第1および第2ゲート領域45,46をイオン注入技術により形成する際に、第1および第2ゲート領域45,46が、第2ドリフト層43を介してソース領域44と対向配置されるようにイオン注入したが、図12(a),(b)に示すように、第1および第2ゲート領域45,46が、ソース領域44と直接接し、且つ、第2ドリフト層43が、離間した第1および第2ゲート領域45,46の間にのみ存在するようにイオン注入してもよい。こうすると、離間した第1、第2ゲート領域45,46の間の第2ドリフト層43だけに空乏層が形成される理想的な炭化珪素半導体装置を得ることができる。(第5の実施の形帳)
次に、第5の実施の形態を、第4の実施の形態との相違点を中心に説明する。
【0049】
図13には、本実施の形態におけるJ−FETを備えた炭化珪素半導体装置の断面構成を示す。
第4の実施形態、特に図12の場合に比べ、本実施形態においては、第1、第2ゲート領域65,66をエッチングとイオン注入により形成している。
【0050】
本実施形態における炭化珪素半導体装置の製造工程を、図14を用いて示す。まず、図14(a)に示すように、N+型SiC基板61を用意し、このN+型SiC基板61の上にエピタキシャル成長によりN-型第1ドリフト層62、N--型第2ドリフト層63、N+型ソース領域64を順に成膜する。ソース領域64の不純物濃度は基板61と同程度である。そして、図14(b)に示すように、N+型ソース領域64の表面にLTO膜72を成膜した後、フォトリソグラフィにより、LTO膜72のうち第1、第2ゲート領域65,66の形成予定位置と対応する部位を開口させる。
【0051】
引き続き、LTO膜27をマスクとして、図14(c)に示すように、N+型ソース領域64の不要部分をエッチング除去し、次いでLTO膜27をマスクにして表面に露出した第2ドリフト層63に対しイオン注入を行ってP+型の第1、第2ゲート領域65,66を形成する。そして、マスク材72をエッチングにより除去し、図13に示すように、基板表面に層間絶縁膜67を形成した後、フォトエッチングによって層間絶縁膜67にソース電極・第1および第2ゲート電極を形成するためのコンタクトホールを形成する。さらに、層間絶縁膜67の上に電極層を成膜した後、パターニングして第1、第2ゲート電極69,70を形成するとともにソース電極68を形成する。また、N+型基板61の裏面側にドレイン電極71を形成する。その後、シンター工程を経て半導体装置が完成する。
【0052】
以上説明したように、本実施形態では、第1ゲート領域65と第2ゲート領域66を接近して配置でき、ノーマリーオフ型の装置を製造する際に特に有利である。つまり、第1、第2ゲート領域65,66の間隔を最小限にセルフアラインで形成できるため、ノーマリーオフで動作する炭化珪素半導体素子を得やすい。(第6の実施の形態)
次に、第6の実施の形態を、第5の実施の形態との相違点を中心に説明する。
【0053】
図15に、本実施形態における炭化珪素半導体装置の製造工程を示す。なお、この製造工程は基本的に第5の実施形態と同様であるため、第5の実施形態と異なる部分のみ示すものとする。
【0054】
ほぼ図14(a)〜(c)に示す工程までは、第5の実施形態の工程と同一である。つまり、図14においてN+型の炭化珪素からなる基板61を用意し、基板61上に、基板61よりも不純物濃度が低いN-型の炭化珪素からなる第1ドリフト層62をエピタキシャル成長により形成し、第1ドリフト層62上に、第1ドリフト層62よりも不純物濃度が更に低いN--型の炭化珪素からなる第2ドリフト層63をエピタキシャル成長により形成し、第2ドリフト層63の上に、基板61と同程度の不純物濃度の炭化珪素からなるN+型のソース領域64をエピタキシャル成長により形成し、ソース領域64の表面での所定位置にLTO膜72を配置し、酸化膜72をマスクとしたエッチングによりソース領域64の不要部分を除去し、第2ドリフト層63を露出する。
【0055】
続いて、図15(a)に示すように、LTO膜72および露出した第2ドリフト層63からなる基板の表面を覆うようにLTO膜73を基板全面に成膜する。そして、基板表面のLTO膜73の全面をエッチバックすることにより、図15(b)に示すように、再度第2ドリフト層63を露出させ、LTO膜72およびその下のソース領域64の側面(側壁)に酸化膜サイドウォール73aを形成する。そして、LTO膜72および酸化膜サイドウォール73aをマスクとして、表面に露出した第2ドリフト層63に対しイオン注入を行って第1、第2ゲート領域65,66を形成する。その後、酸化膜サイドウォール73aおよびLTO膜72をエッチングにより除去する。そして、各電極を形成する。
【0056】
これにより、本案施形態では、第1、第2ゲート領域65,66の間隔が酸化膜サイドウォール73aによりコントロールしやすくなるため、セルフアラインにてノーマリーオンで動作する炭化珪素半導体素子を得やすい。つまり、ソースとゲートをセルフアラインで離間して形成できるため、ノーマリーオン型の装置を製造する際に有利である
(第7の実施の形態)
次に、第7の実施の形態を、第1〜第6の実施の形態との相違点を中心に説明する。
【0057】
図16,17には、本実施の形態におけるJ−FETを備えた炭化珪素半導体装置の断面構成を示す。図16は第4実施形態での図9に対応するものであり、図17は図12の場合に対応するものである。
【0058】
本実施形態においては、第1、第2ゲート領域45,46上にバナジウム(V)を添加してなるインシュレータ層80,81,82,83を接して形成している。つまり、本実施形態においては第4実施形態(他の実施形態も同様)に対し、第1、第2ゲート領域のイオン注入工程の直後に、同じマスクを用いてV(バナジウム)をイオン注入し、第1、第2ゲート領域45,46とソース領域44が対向配置される部分に、インシュレータ層80,81,82,83を挿入している。即ち、第1および第2ゲート領域45,46にイオン注入する工程の後に同じ領域に対してV(バナジウム)をイオン注入することにより、第1および第2ゲート領域45,46の上に接するインシュレータ層80,81,82,83を挿入する工程を含んでいる。
【0059】
このインシュレータ層80,81,82,83により、N型のドレイン部(41,42)、P型のゲート部(45,46)、N型のソース部(43,44)によるNPN寄生バイポーラの動作を抑制することができる。即ち、第1、第2ゲート領域45,46が、高濃度のソース領域44と、インシュレータ層80,81,82,83を介して対向配置されるために、NPN寄生バイポーラ動作が発生しにくい。
【0060】
なお、これまで説明してきた各実施形態においては、ノーマリオフ型に限らず、ノーマリオン型のJ−FETであっても適用可能である、
【図面の簡単な説明】
【図1】第1の実施の形態における炭化珪素半導体装置の縦断面図。
【図2】図1に示す炭化珪素半導体装置の製造工程を示す図。
【図3】図1に示す炭化珪素半導体装置の製造工程を示す図。
【図4】第2の実施形態における炭化珪素半導体装置の縦断面図。
【図5】図2に示す炭化珪素半導体装置の製造工程を示す図。
【図6】第3の実施の形態における炭化珪素半導体装置の縦断面図。
【図7】図6に示す炭化珪素半導体装置の製造工程を示す図。
【図8】図6に示す炭化珪素半導体装置の製造工程を示す図。
【図9】第4の実施の形態における炭化珪素半導体装置の縦断面図。
【図10】図9に示す炭化珪素半導体装置の製造工程を示す図。
【図11】図9に示す炭化珪素半導体装置の製造工程を示す図。
【図12】別例の炭化珪素半導体装置の製造工程を示す図。
【図13】第5の実施の形態における炭化珪素半導体装置の縦断面図。
【図14】図13に示す炭化珪素半導体装置の製造工程を示す図。
【図15】第6の実施の形態における炭化珪素半導体装置の製造工程を示す図。
【図16】第7の実施の形態における炭化珪素半導体装置の縦断面図。
【図17】第7の実施の形態における炭化珪素半導体装置の縦断面図。
【図18】従来の炭化珪素半導体装置の断面構成を示す図。
【符号の説明】
1…N+型基板、2…N-型第1ドリフト層、3…N--型第2ドリフト層、4…N型ソース領域、5…第1ゲート領域、6…第2ゲート領域、8…ソース電極、9…第1ゲート電極、10…第2ゲート電極、11…ドレイン電極、21…N+型基板、22…N型ドリフト層、24…N型ソース領域、25…第1ゲート領域、26…第2ゲート領域、28…ソース電極、29…第1ゲート電極、30…第2ゲート電極、31…ドレイン電極、41…N+型基板、42…N-型第1ドリフト層、43…N--型第2ドリフト層、44…N型ソース領域、45…第1ゲート領域、46…第2ゲート領域、48…ソース電極、49…第1ゲート電極、50…第2ゲート電極、51…ドレイン電極、73…LTO膜、73a…酸化膜サイドウォール、80,81,82,83…インシュレータ層。
Claims (8)
- 第1導電型の炭化珪素からなる基板(1)と、
前記基板(1)上にエピタキシャル成長によって形成され、前記基板(1)よりも低濃度とされた炭化珪素からなる第1導電型の第1ドリフト層(2)と、
前記第1ドリフト層(2)の上に形成され、前記第1ドリフト層(2)よりも相対的に濃度の低い第1導電型の第2ドリフト層(3)と、
前記第1ドリフト層(2)の上において前記第2ドリフト層(3)を挟んで形成された第2導電型の第1、第2ゲート領域(5,6)と、
前記第2ドリフト層(3)および第1、第2ゲート領域(5,6)の上面を覆うように形成され、前記第1、第2ゲート領域(5,6)と接する部分は前記第2ドリフト層(3)と同一の濃度であり、最表面部分は基板(1)と同程度の濃度である「1×10 18 〜5×10 20 cm -3 」になるよう連続的に変化する濃度勾配をもつ第1導電型のソース領域(4)と、
前記第1ゲート領域(5)に電気的に接続された第1ゲート電極(9)と、
前記第2ゲート領域(6)に電気的に接続された第2ゲート電極(10)と、 前記ソース領域(4)に電気的に接続されたソース電極(8)と、
前記基板(1)の裏面側に形成されたドレイン電極(11)と、
が備えられていることを特徴とする炭化珪素半導体装置。 - 第1導電型の炭化珪素からなる基板(41)と、
前記基板(41)上にエピタキシャル成長によって形成され、前記基板(41)よりも低濃度とされた炭化珪素からなる第1導電型の第1ドリフト層(42)と、
前記第1ドリフト層(42)の上に形成され、前記第1ドリフト層(42)よりも相対的に濃度の低い第1導電型の第2ドリフト層(43)と、
前記第2ドリフト層(43)上に形成され、前記基板(41)と同程度の濃度である「1×10 18 〜5×10 20 cm -3 」とされている第1導電型のソース領域(44)と、
前記第2ドリフト層(43)の内部に該第2ドリフト層(43)を挟んで対向配置されるとともに、前記第1導電型のソース領域(44)との接合部分を有しない第2導電型の第1、第2ゲート領域(45,46)と、
前記第1ゲート領域(45)に電気的に接続された第1ゲート電極(49)と、
前記第2ゲート領域(46)に電気的に接統された第2ゲート電極(50)と、
前記ソース領域(44)に電気的に接続されたソース電極(48)と、
前記基板(41)の裏面側に形成されたドレイン電極(51)と、
が備えられていることを特徴とする炭化珪素半導体装置。 - 第1導電型の炭化珪素からなる基板(21)と、
前記基板(21)上にエピタキシャル成長によって形成され、前記基板(21)に接する部分は前記基板(21)と同程度の濃度である「1×10 18 〜5×10 20 cm -3 」であり、基板上層になるに従って低濃度になるよう連続的に変化する濃度勾配をもつ炭化珪素からなる第1導電型のドリフト層(22)と、
前記ドリフト層(22)の上に、基板(21)と同程度の濃度である「1×10 18 〜5×10 20 cm -3 」になるように形成された第1導電型のソース領域(24)と、
前記ドリフト層(22)の内部に該ドリフト層(22)を挟んで対向配置されるとともに、前記第1導電型のソース領域(24)との接合部分を有しない第2導電型の第1、第2ゲート領域(25,26)と、
前記第1ゲート領域(25)に電気的に接続された第1ゲート電極(29)と、
前記第2ゲート領域(26)に電気的に接続された第2ゲート電極(30)と、
前記ソース領域(24)に電気的に接続されたソース電極(28)と、
前記基板(21)の裏面側に形成されたドレイン電極(31)と、
が備えられていることを特徴とする炭化珪素半導体装置。 - 前記第1、第2ゲート領域(45,46)上に接して形成されている、バナジウムを添加してなるインシュレータ層(80,81,82,83)を有することを特徴とする請求項1〜3のいずれか1項に記載の炭化珪素半導体装置。
- 第1導電型の炭化珪素からなる基板(21)上に、エピタキシャル成長により前記基板(21)に接する部分は前記基板(21)と同程度の不純物濃度である「1×10 18 〜5×10 20 cm -3 」で上に行くほど不純物濃度が低い第1導電型の炭化珪素からなるドリフト層(22)を形成する工程と、
前記ドリフト層(22)上に前記基板(21)と同程度の不純物濃度である「1×10 18 〜5×10 20 cm -3 」の炭化珪素からなる第1導電型のソース領域(24)をエピタキシャル成長により形成する工程と、
第2導電型の炭化珪素からなる第1ゲート領域(25)および第2ゲート領域(26)を、前記ドリフト層(22)の内部において該ドリフト層(22)を挟んで対向配置されるとともに、前記第1導電型のソース領域(24)との接合部分が形成されないように、イオン注入技術により形成する工程と、
前記第1ゲート領域(25)に電気的に接続される第1ゲート電極(29)と、前記第2ゲート領域(26)に電気的に接続される第2ゲート電極(30)と、前記ソース領域(24)に電気的に接続されるソース電極(28)と、前記基板(21)の裏面側にドレイン電極(31)を形成する工程と、
を有することを特徴とする炭化珪素半導体装置の製造方法。 - 第1導電型の炭化珪素からなる基板(41)上に、前記基板(41)よりも不純物濃度が低い第1導電型の炭化珪素からなる第1ドリフト層(42)をエピタキシャル成長により形成する工程と、
前記第1ドリフト層(42)上に、前記第1ドリフト層(42)よりも不純物濃度が更に低い第1導電型の炭化珪素からなる第2ドリフト層(43)をエピタキシャル成長により形成する工程と、
前記第2ドリフト層(43)上に、前記基板(41)と同程度の不純物濃度である「1×10 18 〜5×10 20 cm -3 」の炭化珪素からなる第1導電型のソース領域(44)をエピタキシャル成長により形成する工程と、
前記第2ドリフト層(43)の内部において前記第1ドリフト層(42)に接する一方で前記第1導電型のソース領域(44)には接しない第2導電型の炭化珪素からなる第1ゲート領域(45)および第2ゲート領域(46)を、前記第2ドリフト層(43)を挟んで離間する位置となるようイオン注入技術により形成する工程と、
前記第1ゲート領域(45)に電気的に接続される第1ゲート電極(49)と、前記第2ゲート領域(46)に電気的に接続される第2ゲート電極(50)と、前記ソース領域(44)に電気的に接続されるソース電極(48)と、前記基板(41)の裏面側にドレイン電極(51)を形成する工程と、
を有することを特徴とする炭化珪素半導体装置の製造方法。 - 第1導電型の炭化珪素からなる基板(1)上に、前記基板(1)よりも不純物濃度が低い第1導電型の炭化珪素からなる第1ドリフト層(2)をエピタキシャル成長によって形成する工程と、
前記第1ドリフト層(2)の上に、前記第1ドリフト層(2)よりも相対的に濃度の低い第1導電型の第2ドリフト層(3)をエピタキシャル成長によって形成する工程と、
前記第1ドリフト層(2)と接する部分が前記第1ドリフト層(2)と同一の濃度であり、最表面部分が前記基板(1)と同程度の濃度である「1×10 18 〜5×10 20 cm -3 」になるよう連続的に変化する濃度勾配をもつ第1導電型のソース領域(4)を形成する工程と、
前記第2ドリフト層(3)の内部に、前記第2ドリフト層(3)を挟んで離間する位置となるようイオン注入技術により第2導電型の炭化珪素からなる第1、第2ゲート領域(5,6)を形成する工程と、
前記第1ゲート領域(5)に電気的に接続される第1ゲート電極(9)と、前記第2ゲート領域(6)に電気的に接続される第2ゲート電極(10)と、前記ソース領域(4)に電気的に接続されるソース電極(8)と、前記基板(21)の裏面側にドレイン電極( 31)を形成する工程と、
を有することを特徴とする炭化珪素半導体装置の製造方法。 - 前記第1、第2ゲート領域にイオン注入する工程の後に同じ領域に対してバナジウムをイオン注入することにより、前記第1および第2ゲート領域の上に接するインシュレータ層(80,81,82,83)を挿入する工程を含むことを特徴とする請求項1〜3のいずれか1項に記載の炭化珪素半導体装置の製造方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001390577A JP3765268B2 (ja) | 2001-12-21 | 2001-12-21 | 炭化珪素半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001390577A JP3765268B2 (ja) | 2001-12-21 | 2001-12-21 | 炭化珪素半導体装置とその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005308438A Division JP2006080554A (ja) | 2005-10-24 | 2005-10-24 | 炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003197640A JP2003197640A (ja) | 2003-07-11 |
JP3765268B2 true JP3765268B2 (ja) | 2006-04-12 |
Family
ID=27598454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001390577A Expired - Fee Related JP3765268B2 (ja) | 2001-12-21 | 2001-12-21 | 炭化珪素半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3765268B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7119380B2 (en) | 2004-12-01 | 2006-10-10 | Semisouth Laboratories, Inc. | Lateral trench field-effect transistors in wide bandgap semiconductor materials, methods of making, and integrated circuits incorporating the transistors |
JP5196513B2 (ja) * | 2005-03-09 | 2013-05-15 | 独立行政法人産業技術総合研究所 | 炭化珪素トランジスタ装置 |
WO2007004528A1 (ja) * | 2005-06-30 | 2007-01-11 | Yamanashi University | 炭化珪素静電誘導トランジスタ構造の設計方法 |
KR100873604B1 (ko) | 2007-06-12 | 2008-12-11 | 한국전기연구원 | 탄화규소 접합전계효과 트랜지스터의 제작방법 |
JP2013243272A (ja) * | 2012-05-22 | 2013-12-05 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
-
2001
- 2001-12-21 JP JP2001390577A patent/JP3765268B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003197640A (ja) | 2003-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI392086B (zh) | 具有堆疊異質摻雜邊緣及漸進漂移區域之改良式減少表面場的高壓p型金屬氧化半導體裝置 | |
US7791135B2 (en) | Insulated gate silicon carbide semiconductor device and method for manufacturing the same | |
JP3666280B2 (ja) | 炭化けい素縦形fetおよびその製造方法 | |
TWI383497B (zh) | 具有雙閘極之絕緣閘雙極性電晶體 | |
US20090017585A1 (en) | Self Aligned Gate JFET Structure and Method | |
JPH1012887A (ja) | トランジスタ素子及びその製造方法 | |
JP2003031591A (ja) | 炭化珪素半導体装置及びその製造方法 | |
KR100977347B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4179139B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4839548B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
JP3765268B2 (ja) | 炭化珪素半導体装置とその製造方法 | |
JP3994703B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2007073818A (ja) | 半導体装置及びその製造方法 | |
JP4982979B2 (ja) | 半導体装置の製造方法 | |
JPH06204476A (ja) | 半導体装置 | |
KR100374280B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4085604B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP3785794B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2012256633A (ja) | 半導体装置 | |
JP3932842B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2006080554A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2001094099A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JPH11354791A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP4934903B2 (ja) | 炭化珪素半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140203 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |