JP3748499B2 - 半導体基板の作製方法 - Google Patents
半導体基板の作製方法 Download PDFInfo
- Publication number
- JP3748499B2 JP3748499B2 JP24428699A JP24428699A JP3748499B2 JP 3748499 B2 JP3748499 B2 JP 3748499B2 JP 24428699 A JP24428699 A JP 24428699A JP 24428699 A JP24428699 A JP 24428699A JP 3748499 B2 JP3748499 B2 JP 3748499B2
- Authority
- JP
- Japan
- Prior art keywords
- porous
- heat treatment
- layer
- silicon
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板及びその作製方法に関し、詳しくは、多孔質半導体層上へ形成された非多孔質半導体層及びその形成方法に関する。
【０００２】
また、本発明は、主としてＭＯＳＦＥＴ、バイポーラトランジスタ等を使用する集積回路の基体として利用される半導体基板、および、その形成方法に関する。
【０００３】
【従来の技術】
シリコン系半導体デバイス、集積回路技術において、絶縁物上に単結晶シリコン膜を配置したシリコンオンインシュレーター（ＳＯＩ）構造は、寄生容量の低減、素子分離の容易化等により、トランジスタの高速化、低消費電力化、高集積化、および、トータルコストの削減をもたらす技術としてこれまでに幾多の研究がなされてきた。
【０００４】
このＳＯＩ構造を形成する手法として、１９７０年代から１９８０年代前半にかけて盛んであった今井の提案によるＦＩＰＯＳ（Ｆｕｌｌｙ ｉｓｏｌａｔｉｏｎ ｂｙ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ）法がある（Ｋ．Ｉｍａｉ，Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ２４（１９８１）ｐ．１５９）。この方法は、多孔質シリコンの増速酸化現象を利用してＳＯＩ構造を形成するものであるが、表面シリコン層を島状にしか形成できないといった特有の問題がある。
【０００５】
最近注目を集めているＳＯＩ形成技術の一つとして、ウエハ貼り合わせ技術（ｗａｆｅｒ ｂｏｎｄｉｎｇ ｔｅｃｈｎｏｌｏｇｙ）があり、ＳＯＩ構造の表面シリコン層、埋め込み酸化シリコン層の膜厚任意性と表面シリコン層の結晶性の良さから、様々な手法が提案されている。
【０００６】
ウエハ同士を接着剤等の中間層なしに接合する貼り合わせ（Ｂｏｎｄｉｎｇ）法は、中村らにより提案されたが、その研究が盛んになるのは、Ｊ．Ｂ．Ｌａｓｋｙら（Ｊ．Ｂ．Ｌａｓｋｙ，Ｓ．Ｒ．Ｓｔｉｆｆｌｅｒ，Ｆ．Ｒ．Ｗｈｉｔｅ，ａｎｄ Ｊ．Ｒ．Ａｂｅｒｎａｔｈｅｙ，ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔｏｆ ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ（ＩＥＥＥ，Ｎｅｗ Ｙｏｒｋ，１９８５），Ｐ．６８４）が貼り合わせたウエハの一方を薄膜化する手法とその上に形成したＭＯＳトランジスタの動作を１９８４年に報告して以降である。
【０００７】
Ｌａｓｋｙらの方法は、第１のウエハとして高濃度にボロンの添加された単結晶シリコンウエハ上に低濃度、あるいは、ｎ型のエピタキシャルシリコン層を形成したものを用意し、この第１のウエハと表面に酸化膜が形成された第２のウエハを必要に応じて洗浄した後、密着するとファンデルワールスカ力により２枚のウエハは接着する。さらに熱処理を行うと、両ウエハの間には共有結合が形成され、接合強度はデバイス作製に支障のないレベルにまで高まる。しかるのち、第１のウエハを裏面より、ふっ酸、硝酸、酢酸の混合液でエッチングし、ｐ+ シリコンウエハを選択的に除去し、エピタキシャルシリコン層のみを第２のウエハ上に残すというのがＬａｓｋｙらの方法（Ｓｉｎｇｌｅ Ｅｔｃｈ−ｓｔｏｐ法）である。しかしながら、Ｐ+ シリコンとエピタキシャルシリコン（ｐ- あるいは、ｎ）のエッチング速度の比は数十と低く、ウエハ全面に均一な膜厚のエピタキシャルシリコン層を残す為にさらなる改良が望まれていた。
【０００８】
そこで、選択エッチングを２回に分けて実施する方法が考え出された。すなわち、第１の基板として、低不純物濃度のシリコンウエハの基板の表面にｐ++のＳｉ層と低不純物濃度層を積層したものを用意し、この基板を前記方法と同様な第２の基板に貼り合わせる。そののち、第１の基板を裏面より、研削、研磨等の機械的方法で薄層化する。次に第１の基板に埋め込まれたｐ++Ｓｉ層が全面で露出するまで、選択エッチングを行う。このとき、エッチング液としてエチレンジアミンピロカテコール、ＫＯＨ等のアルカリ液を用いることで、基板の不純物濃度の違いによる選択エッチングが行われる。しかるのち、前記したＬａｓｋｙらの方法と同様のふっ酸、硝酸、酢酸の混合液による選択エッチングにより露出したｐ++のＳｉ層を選択的に除去すれば、第２の基板上には前記した低不純物濃度の単結晶Ｓｉ層のみが移設される（Ｄｏｕｂｌｅ Ｅｔｃｈ−ｓｔｏｐ法）。かかる方法においては、選択エッチングを複数回実施することにより、総合的なエッチングの選択比を向上せしめ、結果としてＳＯＩにおける表面Ｓｉ層の膜厚均一性を向上させていた。
【０００９】
しかしながら、上記したような基板の不純物濃度、ないしは、組成の違いを利用した選択エッチングによる薄層化においては、不純物濃度の深さ方向のプロファイルの影響を受けることが予測される。すなわち、ウエハの接合強度を高めるために貼り合わせ後の熱処理を高温にすると、埋め込み層の不純物が拡散する結果、エッチングの選択性が劣化し、結果として、膜厚均一性が劣化してしまっていた。したがって、貼り合わせ後の熱処理は摂氏８００度以下である必要があった。また、かかる複数回のエッチングはそれぞれのエッチング選択比が低いので、量産時の制御性が疑問視されていた。
【００１０】
前記した方法ではエッチングの選択性を不純物濃度、ないしは、組成の差に求めていたが、特開平５−２１３３８号公報はかかる問題点を解決すべく、構造の差異にエッチングの選択性をもとめている。すなわち、単位体積当たりの表面積が２００ｍ2 ／ｃｍ3 というような多孔質シリコンと非多孔質シリコンの構造の差異により、１０万倍という高い選択エッチングを実現している（多孔質シリコンを用いた構造差による選択エッチング法）。かかる方法では、第１の基板たる単結晶Ｓｉウエハ表面を陽極化成により多孔質化したのち、非多孔質単結晶シリコン層をエピタキシャル成長させ、第１の基板とする。その後、第２の基板と貼り合わせ、必要に応じて熱処理等により接合強度を高めたのち、第１の基板の裏面を研削、研磨等により除去し、多孔質シリコン層を全面で露出せしめる。この後、多孔質シリコンをエッチングにより選択的に除去し、結果として、第２の基板上に前期非多孔質単結晶シリコン層を移設するという方法である。１０万倍という高い選択比を得た結果、得られるＳＯＩ層の膜厚均一性はエッチングで損なわれることはほとんどなく、エピタキシャル成長した単結晶シリコン層の成長時の均一性がそのまま反映されることが明らかになった。すなわち、市販のＣＶＤエピタキシャル成長装置が実現するウエハ内均一性として例えば１．５−３％以下がＳＯＩ−Ｓｉ層においても実現されるのである。この方法ではＦＩＰＯＳで選択酸化のための材料であった多孔質シリコンを選択エッチングの材料としている。したがって、Ｐｏｒｏｓｉｔｙは５６％近辺に限定されることはなく、むしろ、２０％前後といった低いものが好適である。なお、上記した特開平５−２１３３８号公報に開示されるＳＯＩ構造の作製方法は米原らの報告（Ｔ．Ｙｏｎｅｈａｒａ，Ｋ．Ｓａｋａｇｕｃｈｉ，Ｎ．ｓａｔｏ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６４（１９９４）ｐ．２１０８）において、ＥＬＴＲＡＮ（登録商標）と名付けられた。
【００１１】
また、多孔質シリコンは最終物の構造材とならないので、多孔質シリコンの構造変化、粗大化もエッチングの選択比を損なわない範囲で許容される。
【００１２】
本発明者である佐藤ら（Ｎ．Ｓａｔｏ，Ｋ．Ｓａｋａｇｕｃｈｉ，Ｋ．Ｙａｍａｇａｔａ，Ｙ．Ｆｕｊｉｙａｍａ，ａｎｄ Ｔ．Ｙｏｎｅｈａｒａ，Ｐｒｏｃ．ｏｆ ｔｈｅ Ｓｅｖｅｎｔｈ Ｉｎｔ．Ｓｙｍｐ．ｏｎ Ｓｉｌｉｃｏｎ Ｍａｔｅｒ．Ｓｃｉ．ａｎｄ Ｔｅｃｈ．，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ，（ｐｅｎｎｉｎｇｔｏｎ，Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．Ｉｎｃ．，１９９４），ｐ．４４３）は、多孔質上のエピタキシャル成長として、ＳｉＨ2 Ｃｌ2 を原料ガスとしたＣＶＤ（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｏｎ）法を実施しており、その際のプロセス温度は、エピタキシャル成長前に行う熱処理が１０４０℃、エピタキシャル成長は９００−９５０℃である。
【００１３】
多孔質シリコンは、高温の熱処理では構造の粗大化が著しいが、佐藤らは、エピタキシャル成長に先だって、多孔質シリコンの孔壁に保護膜を形成する工程であるプリ酸化（Ｐｒｅｏｘｉｄａｔｉｏｎ）工程を導入したことにより熱処理に伴う多孔質シリコン層の構造粗大化はほぼ抑制されている。このプリ酸化は例えば酸素雰囲気中４００℃でなされる。
【００１４】
この方法においては、多孔質シリコン上への非多孔質単結晶シリコンのエピタキシャル成長をいかに欠陥少なく形成するかが重要な技術の一つである。これにより形成されるＳＯＩウエハでは、積層欠陥が主たる欠陥であり、多孔質シリコン上のエピタキシャルシリコン層中の積層欠陥密度は１０3 〜１０4 ／ｃｍ2 と報告されている。
【００１５】
【発明が解決しようとする課題】
一般に積層欠陥は酸化膜の絶縁耐圧の劣化を引き起こすおそれがあることが指摘されている。これは積層欠陥を囲む転位部分に金属不純物が析出した場合にｐ-n接合のリーク電流を高め、少数キャリアライフタイムを劣化させるためと考えられている。その他の上記した多孔質上のエピタキシャル成長に関する報告にあっても、より検出限界の低い欠陥顕在化エッチングののち、光学顕微鏡観察するという方法で結晶欠陥が１０3 ／ｃｍ2 を下回るという報告はなかった。１０3 〜１０4 ／ｃｍ2 の積層欠陥が１μｍ2 のゲート領域に含まれる確率はおよそ０．０００１〜０．００００１と低いものの、バルクシリコンウエハに比べれば、依然欠陥密度は高く、その影響は一般的には集積回路の収率として表面化することが予測される。上記方法により得られるＳＯＩウエハを実用に供するにあたってかかる積層欠陥密度を少なくとも１０００／ｃｍ2 以下に低減することが求められている。
【００１６】
（発明の目的）
本発明の第１の目的は、多孔質シリコン層上に結晶欠陥の低減された非多孔質単結晶層を有する半導体基板とその基板の作製方法を提供することである。
【００１７】
本発明の第２の目的は、絶縁物上に結晶欠陥密度の少ない非多孔質単結晶層を有する基板及びその作製方法を提供することである。
【００１８】
【課題を解決するための手段】
本発明は、多孔質シリコン層を有する基板を用意する工程、前記多孔質シリコン層を熱処理する熱処理工程、及び前記多孔質シリコン層上に非多孔質単結晶層を成長させる成長工程、を有する半導体基板の作製方法において、前記熱処理は、前記非多孔質単結晶層の原料ガスを含まない雰囲気中で且つ、前記熱処理によるシリコンのエッチング量２ｎｍ以下、及び前記多孔質シリコン層の表面孔密度の変化率ｒ（ｒ＝前記熱処理後の表面孔密度／前記熱処理前の表面孔密度）が、
【００１９】
【外４】
を満足するように行われることを特徴とする。
【００２０】
また、本発明は、多孔質シリコン層を有する第１の基板を用意する工程、前記多孔質シリコン層を熱処理する熱処理工程、前記多孔質シリコン層上に非多孔質単結晶層を成長させる成長工程、及び前記第１の基板上の前記非多孔質単結晶層を第２の基板上に移設する工程、を有する半導体基板の作製方法において、前記熱処理は、前記非多孔質単結晶層の原料ガスを含まない雰囲気中で且つ、前記熱処理によるシリコンのエッチング量が２ｎｍ以下、及び前記多孔質シリコン層の表面孔密度の変化率ｒ（ｒ＝前記熱処理後の表面孔密度／前記熱処理前の表面孔密度）が、
【００２１】
【外５】
を満足するように行われることを特徴とする。
【００２４】
以下、発明の実施の形態を説明する前に、多孔質シリコン層上への非多孔質単結晶層の形成方法及び、本発明をなすに至った技術的知見について述べる。
【００２５】
まず、多孔質シリコン層上への非多孔質単結晶層（エピタキシャル成長層）の形成方法について、図１のフローチャートを用いて説明する。
【００２６】
まず、多孔質シリコン層を有する基板を用意する（Ｓ１）。
【００２７】
次に、非多孔質単結晶層の成長に先立って、上記多孔質シリコン層を非多孔質単結晶層の原料ガスを含まない雰囲気下で熱処理を行う。
【００２８】
これは、プリベーク工程（Ｓ２）と呼ばれるもので、多孔質シリコン層表面に付着した自然酸化膜を除去等する工程である。
【００２９】
なお、上述の「非多孔質単結晶層の原料ガスを含まない雰囲気下」とは、具体的には、水素ガスを含む還元性雰囲気、又はＨｅ，Ａｒ，Ｎｅ等の不活性ガス雰囲気、又は、超高真空中での熱処理である。
【００３０】
上記プリベーク工程後、原料ガスを投入し、非多孔質単結晶層の成長（Ｓ３）を行う。こうして、多孔質シリコン層上へ、非多孔質単結晶層が形成される。
【００３１】
次に、本発明をなすに至った技術的知見について述べる。
【００３２】
（実験１）
本発明者は、プリベーク工程が、多孔質シリコン層上の単結晶シリコンに導入される積層欠陥にどのような影響を与えているか詳細に調べるために、プリベーク工程により多孔質シリコン層表面の孔密度がどのように変化しているかを観察した。
【００３３】
なお、プリベーク工程の際に、該工程を行う装置内に存在する水分や酸素による孔径、孔密度の変化の影響を最小限に抑えるため、水分、酸素はできるだけ装置内に混入しないようにした。
【００３４】
具体的には、以下に詳述するように、ロードロック室を設けることにより、反応室を直接大気にさらすことなく、ウエハの出し入れを行えるようにしている。そして、反応室のリーク量は２０ｍＴｏｒｒ／分以下、より好ましくは、１０ｍＴｏｒｒ／分以下とするのがよい。また、供給ガス系のガスパネルのリーク量を０．５ｐｓｉ／２４ｈ、より好ましくは０．２ｐｓｉ／２４ｈ以下とするのがよい。
【００３５】
更に、また供給ガスとしては高純度のものを用いることが好ましく、具体的には、例えば、Ｈ2 ガスを用いてプリベークを行う場合は、装置の近く約２０ｍ以内、好ましくは１０ｍ以内に配置されるガス純化器を通したものを使用するのがよい。純化器としては、加熱したパラジウムセルを透過させるタイプのものや吸着材を装備したフィルター型のものが好適に用いられる。
【００３６】
図２に模式的に示される処理装置を用いた。
【００３７】
２１は反応室（プロセスチャンバー）、２２はロードロック室３２は、搬送室（移載チャンバー）である。２３は、反応室２１と搬送室３２とを仕切るゲートバルブ、２４は搬送室３２とロッドロック室２２を仕切るゲートバルブである。２５は、基板Ｗを加熱する為のランプのような加熱器、２６は基板Ｗを載置するサセプタ、２７，２８，３３は反応室２１とロッドロック室２２室搬送室３２内をそれぞれ排気する為の排気系、２９は反応室２１内に処理ガスを導入する為のガス供給系、３０，３４は、搬送室３２やロッドロック室２２内をパージしたり、昇圧する為のガスを導入する為のガス供給系である。３１は基板Ｗを反応室２１に対して搬入及び搬出する為の搬送アームである。３５はウエハカセットである。
【００３８】
更に変形例として、ロッドロック室２２を、搬送アームを収容する搬送室３２とをゲートバルブ２４で仕切らずに一体化したものであってもよい。
【００３９】
なお、このようなロードロック室付の処理装置を用いて行う熱処理を、便宜上、「系Ａでの熱処理」という。
【００４０】
この系Ａでは、反応室の加熱器を予め稼動させ、サセプタ等を６００℃〜１０００℃程度に昇温させておくことができる。
【００４１】
この方法を採用すると、反応室に導入されたウエハをおよそ１０秒程度で６００℃〜１０００℃に昇温させることが可能であり、昇温時間の短縮、および後述する多孔質シリコンの表面の孔状態の変化が、この熱処理により進行するのを抑制することができる。
【００４２】
ロードロック室付の装置を用いて、多孔質シリコン層を形成した基板を熱処理（プリベーク）だけ施した後、反応容器より取り出して、高分解能走査型電子顕微鏡（ＨＲ−ＳＥＭ）で観察する実験を行った。
【００４３】
多孔質シリコンは、ＨＦ−Ｃ2 Ｈ5 ＯＨ−Ｈ2 Ｏ混合溶液中で陽極化成して作製し、その後、４００℃、酸素雰囲気中で１時間熱処理した（プリ酸化工程）。その後、１．２５％ＨＦ水溶液に２５秒ほど漬け（ＨＦディップ工程）、水洗して、乾燥した後、エピタキシャル成長装置に設置した。図３（ａ）はエピタキシャル成長装置に設置する直前の多孔質シリコン層表面のＳＥＭ像である。直径１０ｎｍ程度の孔が１０11／ｃｍ2 の密度で形成されていた。
【００４４】
９５０℃、６００Ｔｏｒｒで、２秒間だけ水素中での熱処理を施した直後の多孔質シリコン層表面のＳＥＭ像を図３（ｂ）に示す。孔密度は多少減少しているが、依然１０10／ｃｍ2 台であった。孔径は、ほとんど変わらず１０ｎｍ程度であった。
【００４５】
一方、１１００℃で２秒間だけ水素中での処理した多孔質シリコン層表面を観察すると、孔密度は著しく減少し、およそ１０6 ／ｃｍ2 に減少していた。残留した孔は、図３（ｃ）に示すように孔径が大きくなっており、直径４０ｎｍに及ぶものもあった。孔径の増大は、残留酸素・水分による酸化、エッチングや、表面拡散による拡大、隣接する孔の合体等で生じると考えられる。
【００４６】
図３（ｂ）の場合、多孔質シリコン層上の非多孔質単結晶シリコンに導入される積層欠陥密度は１×１０2 個／ｃｍ2 、図３（ｃ）の場合は、２×１０4 個／ｃｍ2 であった。
【００４７】
プリベーク工程については、たとえば、特開平９−１００１９７号公報記載のように、Ｓｉ原子のマイグレーションにより孔の閉塞が起こり、積層欠陥密度の低減につながると考えられていた。
【００４８】
もちろんプリベーク時の温度や時間等の条件、あるいはプリベークを行う装置内の環境によって違いはあるが、今回の実験で、はじめて孔の閉塞が起きる一方で、数は少ないものの孔径の大きな残留孔が生成していることが分かった。プリベーク工程により孔密度は減少しているのに、図３（ｃ）の場合のように積層欠陥密度が大きくなることが分かった。
【００４９】
なお、Ｎ．Ｓａｔｏ ｅｔ ａｌ．Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３５ ９７３（１９９６）によれば、表面全体の大半の孔はプリベーク工程により封止されるにもかかわらず、依然残留孔がわずかであるが存在し、このわずかの残留孔が積層欠陥の導入原因となっていることを示唆している。
【００５０】
例えば、１０11ｃｍ-2の表面孔密度が、１０4 ｃｍ-2にまで減少するということは、表面孔の９９．９９９９９％が封止される一方で１０4 ｃｍ-2の孔が残留していることを意味する。
【００５１】
本実験においては、プリベーク工程により孔密度の減少率の大きい図３（ｃ）の方が、減少率の小さい図３（ｂ）よりも積層欠陥密度が大きくなることが分かった。
【００５２】
これは、プリベーク工程により多孔質シリコン層表面の孔密度が減少し、非多孔質に近づく一方で、残留する孔の孔径が拡大すると、積層欠陥密度の低減が望めないことを意味する。
【００５３】
すなわち、プリベーク工程は、多孔質表面の孔密度の減少とともに、一部の孔の径の増大を招くことが分かった、なお、図４（ａ）（ｂ）（ｃ）は、図３（ａ）（ｂ）（ｃ）のＳＥＭ像をそれぞれ模式的に表したものである。
【００５４】
また、前述のロードロック室付の装置を用いて実験を行い求めた多孔質シリコン層表面の残留孔密度と熱処理時間の関係を図５に示す。熱処理条件は、温度は、９５０℃、圧力は６００Ｔｏｒｒ、水素ガス雰囲気中である。
【００５５】
熱処理時間とともに、残留孔密度は、徐々に減少していき、熱処理前の多孔質層表面の孔密度が１０11／ｃｍ2 であるのに対して、２００秒たつと孔密度は１０7 ／ｃｍ2 程度になることが分かる。もちろん、孔密度が１０7 ／ｃｍ2 になった場合は、数は少ないものの、孔径の大きな残留孔が発生している。
【００５６】
（実験２）
本発明者は、更にプリベーク後の残留孔密度と積層欠陥密度の相関関係を調べた。その結果を図６に示す。
【００５７】
なお、プリベーク工程の際に、該工程を行う装置内に存在する水分、酸素の影響をできるだけ避けるため、前述のロードロック室付の装置を用いて行った。すなわち、系Ａでの熱処理である。
【００５８】
プリベークを行う直前の多孔質シリコン層表面の孔密度は、およそ１０11／ｃｍ2 であるが、図６よりプリベーク後の残留孔密度が１０7 ／ｃｍ2 以上であれば、大幅に積層欠陥密度が低減できることが分かった。すなわち、プリベーク前後における残留孔密度の変化率ｒ（＝（プリベーク後の残留孔密度）／（プリベーク前の残留孔密度））が
【００５９】
【外６】
、より好ましくは
【００６０】
【外７】
であれば、積層欠陥密度の低減ができるのである。とくに
【００６１】
【外８】
であれば、著しく積層欠陥密度の低減が可能となる。
【００６２】
プリベーク後の多孔質シリコン層表面の孔密度の大幅な変化は、多孔質シリコン層上の非多孔質単結晶シリコン層中の積層欠陥密度に影響を及ぼすことが明らかになった。
【００６３】
特に、表面の孔（Ｐｏｒｅ）が、シリコンの表面拡散によって変形し、孔密度が大幅に減少する前に、シリコン原料ガスを投入し非多孔質単結晶シリコンの堆積を開始すると、積層欠陥の低減につながることが分かった。
【００６４】
すなわちプリベークに伴う孔密度の減少を、４桁以内、より好ましくは２桁以内に抑制することで、結晶欠陥密度が１０2 ／ｃｍ2 程度にまで減少することが、本発明で初めて明らかになった。
【００６５】
なお、多孔質シリコン層には、熱処理（プリベーク）の結果、多孔質シリコン層内で引っ張り応力が印加され格子定数が単結晶シリコンのそれより大きくなる。そして、多孔質シリコン層表面の残留孔の周縁部には、この引っ張り応力が集中し、格子定数はさらに大きくなり、格子不整合による結晶欠陥が導入されやすくなる。
【００６６】
多孔質シリコン表面の孔の平均孔間距離は、孔密度が１０11／ｃｍ2 のとき、およそ３０ｎｍである。この距離の場合には孔のサイズ１０〜２０ｎｍに対して、十分に大きくはないため、複数の孔が相互に影響しあい、孔の周縁の応力集中は緩和される。一方、孔密度が１０10／ｃｍ2 では、平均孔間距離は、１００ｎｍ、さらに１０9 ／ｃｍ2 では、平均孔間距離は３００ｎｍとなり、孔径に対して十分な距離になるため、孔同士の相互作用による孔周縁の応力集中の緩和効果は殆どなくなる結果、結晶欠陥が残留孔の部分で導入されやすくなると考えられる。
【００６７】
（実験３）
さらに、本発明者は、積層欠陥密度と、プリベーク温度との相関を調べた。その結果を示したのが図７である。なお、図中Ａは、系Ａでプリベークを行った場合のデータである。その際の圧力は６００Ｔｏｒｒであった。Ｂ−１，Ｂ−２については、後述する。
【００６８】
積層欠陥密度は、１０００℃を越える高温領域では、１０4 ／ｃｍ2 台である。しかし、温度を下げていくと９５０℃付近に欠陥密度の極小値が存在し、積層欠陥密度は、９５０℃で１０2 ／ｃｍ2 程度まで減少することが分かった。すなわち、プリベーク温度は、１０００℃以下、より具体的には、８８０℃以上１０００℃以下、より好ましくは、８７０℃以上９７０℃以下、更に好ましくは、９００℃以上９５０℃以下であればよい。
【００６９】
なお、プリベーク温度と積層欠陥密度との関係は常に図７のＡのような相関があるわけではない。系Ａとは異なり、ロードロック室のない大気開放型の反応室をもつ装置（以下、当該装置を用いて行う熱処理を「系Ｂでの熱処理」という。）を用いて、７６０Ｔｏｒｒの圧力下で同様の実験を行ったところ、積層欠陥密度は、プリベーク温度を上げるのに伴い、減少している（Ｂ−１）。また、系Ｂ−２は成長初期のシリコンソースガスの供給量を少なくして、成長速度を著しく抑制したものである。系Ｂ−１に比して、温度に依らず積層欠陥密度が約１／３に減少しているものの、いずれの場合にも積層欠陥密度は熱処理温度を高温にして初めて低減されている。系Ｂについては、佐藤らのデータ（Ｎ．Ｓａｔｏ ｅｔ．ａｌ．Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３５（１９９６）９７３）に報告のデータである。
【００７０】
なお、このように熱処理温度を高温にすることで欠陥密度が低減される理由は、次のとおりである。系Ｂ−１、Ｂ−２では、装置内に酸素、水分が多く存在し昇温過程で、残留酸素・水分によりシリコン表面に酸化シリコンが一旦形成される。
【００７１】
低温領域（１０５０℃以下）では、形成された酸化シリコンを除去しきれないので、欠陥密度が高くなる。ところが熱処理温度十分に高く、そして時間を十分に確保すると、形成された酸化シリコンが除去される結果、結晶欠陥密度が減少し始める。
【００７２】
以上のことから、プリベーク温度と積層欠陥密度との相関は、プリベークを行う環境（酸素、水分量）によっても違いがあることが分かった。
【００７３】
（実験４）
系Ａと系Ｂでの反応容器内に存在する酸素、水分等の量の違いを調べるため、熱処理（プリベーク）の際に、どの程度シリコンがエッチングされるかを調べた。
【００７４】
その結果を図８に示す。
【００７５】
微量の酸素分や水分が系に存在している場合、これらの濃度が低ければシリコンをエッチングすることは、Ｆ．Ｗ．Ｓｗｉｔｈ ｅｔ．ａｌ．Ｊ．Ｅｌｅｃｒｏｃｈｅｍ．Ｓｏｃ．１２９ １３００（１９８２）やＧ．Ｇｈｉｄｉｎｉ ｅｔ．ａｌ．Ｅｌｅｃｒｏｃｈｅｍ．Ｓｏｃ．１３１ ２９２４（１９８４）に報告されている。
【００７６】
一方、水分等の濃度が高くなると、シリコンを酸化して酸化シリコンを形成する。そして、この酸化シリコンは、温度上昇に伴い、隣接するシリコンと反応し、エッチングされてしまう。ＳｉＯ2 ＋Ｓｉ→２ＳｉＯ↑との反応をおこすのである。
【００７７】
結局、系に残留する酸素分、水分は昇温中にシリコンのエッチングに寄与するので、反応容器内の残留酸素・水分量の大小は、シリコンのエッチング量を調べることによって把握できる。
【００７８】
図８に２つ系Ａ，Ｂにおける、非多孔質単結晶シリコンのエッチングによる厚み減少量の時間依存性を示す。系Ａでの熱処理は、１１００℃、系Ｂでの熱処理は１０５０℃、系Ａでは６００Ｔｏｒｒ、系Ｂでは７６０Ｔｏｒｒ、熱処理雰囲気はどちらも水素ガスである。エッチング量は、ＳＯＩ基板を用い、ＳＯＩ層、すなわち単結晶シリコン層の膜厚減少量を測定して求めた。なお、系Ａ、系Ｂで温度や圧力が若干異なるのは、それぞれの装置における最適条件が異なるためである。
【００７９】
系Ｂでは、熱処理時間がＯ（グラフのｙ切片）であってもエッチング量が７ｎｍ以上もある。これは上記処理基体を設定温度まで昇温したのち、すぐに温度を下げた場合のエッチング量を意味する。昇温するだけで、７ｎｍ近くもシリコン厚が減少していることになる。一方、系Ａでは１０分間熱処理してもエッチング量は、２ｎｍ以下となっている。
【００８０】
なお、系Ａでは設定温度１０５０℃の場合よりも１１００℃の場合の方が熱処理時間に対するエッチング量が多いことが分かっている。
【００８１】
このように、反応容器内の酸素分・水分の量の違いが、昇温工程でのシリコンの酸化と形成された酸化シリコンのエッチングによる層厚の減少によって把握された。
【００８２】
すなわち、系Ａでは、装置内に存在する酸素や水分量が非常に少ないので、昇温工程の際にシリコンが酸化シリコンとなる量も少なく、結果としてエッチング量も少ない。
【００８３】
一方、系Ｂでは装置内の酸素や水分量が多いのでエッチング量も多くなる。
【００８４】
反応容器内の酸素分・水分は、供給されるガスの純度、供給配管内の吸着水分、微小リーク、反応容器自身の気密性、及び、反応容器への基板搬入時の混入によって決まる。そして、基板搬入時の酸素分、水分の混入はロードロックを介して、基板を反応容器に導入（系Ａ）するか、直接反応容器を大気開放して基板を搬入（系Ｂ）するかが大きく作用する。但し、反応容器を大気開放し、基板を搬入する系Ｂであっても、その後、昇温せずに十分に容器内のガスを置換すれば、残留酸素・水分濃度は減少するが、量産時には効率が問題となる。また、エッチング量は、設定温度まで昇温するのに要する時間の影響も受ける。熱容量の小さい基板保持具に指示されている場合には、昇温速度を高めることが可能である。
【００８５】
又、系Ａでは、図７に示す如く９００〜９５０℃付近で積層欠陥密度は極小値をとっており、これより高い温度のプリベークでは、残留孔密度が減少し、積層欠陥密度が増大していることは、既に述べた通りである。
【００８６】
一方、この極小値より低温の水素プリベークである８５０℃では積層欠陥密度は１０5 ｃｍ-2である。この条件下で、プリベーク後の多孔質シリコンの表面をＨＲＳＥＭで観察すると、残留孔の状態は、図３Ａと殆んど変わっていなかった。
【００８７】
すなわち、孔密度は減少しておらず、多孔質シリコン層の表面に自然酸化膜等の酸化シリコンが残留していたために、積層欠陥が１０5 ｃｍ-2 と高い値を示すものと考えられる。
【００８８】
以上の実験１〜４より、プリベークの為の昇温工程、およびプリベーク工程における反応室内の水分、酸素量を低減した系（実験１〜４における系Ａ）では、プリベークによる残留孔密度の変化やプリベーク温度、またプリベーク時間を制御することで積層欠陥密度の低減ができることが分かった。
【００８９】
以下、本発明の実施形態について説明する。
【００９０】
【発明の実施の形態】
（実施形態例１）
図９は本発明による半導体基板の形成方法を示す。
【００９１】
図９Ａに示すように、少なくとも表面側に多孔質シリコン層９０を有する基板１を用意する。２は孔、３は孔壁を示している。
【００９２】
次に、必要に応じて図９Ｂに示すように、前記多孔質単結晶シリコン層の孔壁３に薄い保護膜４を形成する（プリ酸化）。
【００９３】
このプリ酸化のために多孔質シリコン層表面には酸化シリコン膜などの保護被膜５が形成されているので、必要に応じてこれを低濃度のＨＦ水溶液に漬けて多孔質シリコン表面の保護膜を除去する（以下、「ＨＦディップ」と言う。）。図９Ｃにこの断面を模式的に示す。
【００９４】
次に、多孔質単結晶シリコンが形成された基体をエピタキシャル成長装置に設置し、図９Ｄに示すように熱処理（プリベーク）を行った後、図９Ｅに示すように非多孔質単結晶層６を形成する。
【００９５】
プリベーク時の条件は、多孔質シリコン層厚の変化量、即ち多孔質シリコン層の層厚（ｔ）の減少量（エッチング量ｔe ）がプリベークのための昇温工程において、２ｎｍ以下、より好ましくは１ｎｍ以下となる条件（条件１）と、多孔質シリコン層の表面孔密度の変化率ｒが、
【００９６】
【外９】
、より好ましくは、
【００９７】
【外１０】
となる条件（条件２）と、を満たす条件である。なお、条件１については、プリベークのための昇温工程および、プリベーク工程におけるエッチング量が２ｎｍ以下、より好ましくは１ｎｍ以下となるようにすることも好ましいものである。
【００９８】
エッチング量ｔe は、プリベーク開始前の多孔質シリコン層の層厚をｔ0 、プリベーク終了時の多孔質シリコン層の層厚をｔ1 とした時に、ｔe ＝ｔ0 −ｔ1 で表わすことができる。表面孔密度の変化率ｒは、プリベーク前の表面孔密度をｄ0 、プリベーク後の表面孔密度をｄ1 とした時に、
【００９９】
【外１１】
で表わすことができる。
【０１００】
そして、この熱処理時間の雰囲気はシリコン系ガスを含まない雰囲気、より好ましくは水素あるいは窒素ガスを含む還元性雰囲気、不活性ガス雰囲気、又は超高真空にするとよい。以下のこの熱処理について述べる。
【０１０１】
▲１▼装置への設置
表面に多孔質シリコン層を有する基体を残量酸素分、水分量が抑制された反応容器に設置する（図示せず）。本発明に用いられる熱処理としては、昇温工程、自然酸化膜除去工程の２工程に機能的に分けることもできる。なお、ここでいう自然酸化膜とは、ＨＦディップ工程以降に意図せずに多孔質シリコン層の表面に形成される酸化シリコン膜および、ＨＦディップ工程により除去しきれなかった酸化膜のことである。
【０１０２】
エッチング量の抑制は、昇温工程、自然酸化膜除去工程（プリベーク工程）中の反応容器内の残留酸素分、水分量を制御することにより実現される。前記反応容器内の残留酸素分、水分量の抑制は、供給ガス系に含有する酸素分、水分を抑制するだけでなく、反応容器への基体の搬入・搬出をロードロック室を通して行うことにより、反応容器内面が大気と直接接触することを防止することが有効である。
【０１０３】
また、必要に応じてキャリアガスである水素の純化装置（Ｐｕｒｉｆｉｅｒ）を装置近くに設置することも有効である。また、配管系、容器の気密性を高くすることも望ましい。これらを制御すると、前記したように昇温工程、自然酸化膜の除去工程の２工程における多孔質シリコン層のエッチング量が少なくとも２ｎｍ以下、より好ましくは１ｎｍ以下に維持できる。
【０１０４】
しかし、エッチング量を抑制する方法は、上記した方法に必ずしも限定されない。
【０１０５】
▲２▼昇温工程
多孔質シリコン層を表面に形成した基体を反応容器に設置後、基体を昇温させる。反応容器が石英材等の光透過性材料で形成されている場合には、反応容器外からの赤外ランプ照射で加熱する。その他、高周波による誘導加熱、抵抗加熱等がある。反応容器材は石英材やＳｉＣの他、ステンレス鋼などがある。昇温速度は、速ければ速いほど、残留酸素分、水分による酸化・エッチングを抑制できる。好ましくは、１℃／ｓｅｃ以上さらに好ましくは、５℃／ｓｅｃ以上である。
【０１０６】
反応容器への基体の搬入をロードロック室を介さずに行う場合には、基体搬入後、十分にパージを行い、容器内に混入した酸素分、水分を除去してから基体を加熱して昇温させる。いずれにしても、超高真空又は非酸化性雰囲気で行うことが望まれる。
【０１０７】
▲３▼自然酸化膜除去工程
昇温工程に引き続き自然酸化膜除去工程を行う。つまり、水素中、または水素を含む還元性雰囲気中あるいは、超高真空中での熱処理により、自然酸化膜を除去する。この時、多孔質シリコン層の表面孔密度の変化ｒが１００００分の１以上、より好ましくは１００分の１以上となるような条件で行う。
【０１０８】
上記条件を実現するためには、熱処理時の到達温度、すなわちプリベーク温度は、８５０℃以上１０００℃以下、好ましくは８７０℃以上９７０℃以下である。
【０１０９】
また、圧力は特に限定されるものではないが、好ましくは大気圧以下であり、７００Ｔｏｒｒ以下、さらには１００Ｔｏｒｒ以下で行うことも好ましい。
【０１１０】
昇温工程を除く熱処理時間すなわちプリベーク時間は、２００秒以内、好ましくは１００秒以内、より好ましくは６０秒以内、さらに好ましくは１０秒以内とし、その後は直ちに降温させるとよい。いずれにせよ自然酸化膜を除去することができれば、プリベーク時間はできるだけ短い方がよい。
【０１１１】
自然酸化膜は、ＳｉＯ2 ＋Ｓｉ−＞２ＳｉＯ↑
という反応により気相中に脱離するため、自然酸化膜厚が厚いと多孔質シリコン層表面、表面近傍のシリコンがエッチングされることになる。
【０１１２】
自然酸化膜は、ＨＦディップ後の水洗中、水洗、乾燥後、エピタキシャル成長装置へ設置するまでの大気中、エピタキシャル成長装置への設置中、及び、昇温工程中に形成される。特に昇温工程中に残留水分・酸素分が残留していると、温度の上昇とあいまって、シリコンを酸化して酸化シリコン膜を形成してしまう。結果、形成された酸化シリコンは近接するシリコンと反応して、シリコンをエッチングすることになってしまう。
【０１１３】
また、昇温中に形成される酸化シリコン膜が厚ければ厚いほど、形成された酸化シリコン膜を完全に除去するのに必要な熱処理時間が長くなる。かかる熱処理時間が長くなると、後に述べるように多孔質シリコン表面の構造変化が進行してしまうので、好ましくない。
【０１１４】
本発明では、エッチング量が少なくとも２ｎｍ以下、より好ましくは１ｎｍ以下でなければならないが、シリコンエッチング量が少ないということは、装置内でのシリコンの酸化の程度が小さいということに他ならない。
【０１１５】
この熱処理を継続すると、多孔質シリコンの表面では微小な荒れを平滑化し表面エネルギーを下げるべく表面原子のマイグレーションが生じ、表面の孔の大半が消失する。但し、大幅な孔密度の変化は、前述の実験からも分かるように、残留孔の孔径を著しく大きくしてしまうので、少なくとも４桁以内の孔密度の変化に抑えることが好ましい。
【０１１６】
多孔質シリコンと非多孔質単結晶シリコンの間に作用する応力により、多孔質シリコン層の表面の結晶格子は歪んでいるが、表面孔密度が減少した場合、この歪みが熱処理後に残った残留孔の周縁部に集中するため、残留孔部分に結晶欠陥が導入されやすくなると考えられる。
【０１１７】
本発明では、熱処理で孔密度が４桁より多く減少する前に、より好ましくは２桁より多く減少する前に、多孔質シリコン層表面へ非多孔質薄膜となる原料ガスの供給を開始することにより、孔密度の減少による残留孔部分への歪みの集中を防ぎ、積層欠陥の導入を抑制するものである。そして、この方法は、熱処理におけるシリコンのエッチング量が２ｎｍ以下という極めて小さい条件を満たすほど、装置内の水、酸素量が低減された環境下で行うことで有効なものとなる。
【０１１８】
自然酸化膜の除去は、シリコンのエッチング量が上で述べた範囲に抑制されるならば、ＨＦガスを用いた別の工程でなされてもよい。
【０１１９】
▲４▼エピタキシャル成長
熱処理工程を経た後には、ソースガスを供給し、多孔質の孔を塞ぎ、非多孔質単結晶層を所望の膜厚まで形成する。こうして多孔質シリコン上に積層欠陥密度の低減した非多孔質単結晶層を形成することができる。ソースガスとしては、非多孔質単結晶層が単結晶シリコンの場合には、ＳｉＨ4 （シラン）、ＳｉＨ2 Ｃｌ2 （ジクロロシラン）、ＳｉＨＣｌ3 （トリクロロシラン）、ＳｉＣｌ4 （テトラクロロシラン）、Ｓｉ2 Ｈ6 （ジシラン）等がある。
【０１２０】
非多孔質単結晶層としては、ホモエピタキシャル成長させたシリコンであっても、ヘテロエピタキシャル成長させたシリコンゲルマニウム、シリコンカーバイド、ヒ化ガリウム、インジウムリン等であってもよい。
【０１２１】
（多孔質シリコン層）
本発明に用いられる多孔質Ｓｉは、１９６４年にＵｈｌｉｒらが発見して以来現在に至るまで研究されている多孔質シリコンと本質的には同一であり、陽極化成（Ａｎｏｄｉｚａｔｉｏｎ）等の方法により作製されるが、多孔質Ｓｉであるかぎり、基板の不純物、面方位、作成方法等に限定されない。
【０１２２】
陽極化成により多孔質シリコン層を形成する場合、化成液はフッ酸を主たる成分とする水溶液である。陽極化成中には、電極やシリコン表面に気体が付着し、多孔質層を不均一にしやすいので、一般にはエタノールやプロパノール等のアルコールを添加して接触角（Ｃｏｎｔａｃｔ Ａｕｇｌｅ）を大きくして、付着した気泡の脱離を加速し（Ｅｎｈａｎｃｅ）、化成が均一に起こるようにしている。もちろん、アルコールを添加せずとも多孔質は形成される。本発明による多孔質シリコンをＦＩＰＯＳ法に用いる場合には、多孔度は５６％付近が、貼り合わせ法に用いる場合には低い多孔度（概ね５０％以下、より好ましくは３０％以下）が好適である。もちろん、これに限定されるものではない。
【０１２３】
多孔質シリコン層は以上のようにエッチングにより形成されるため、その表面には、多孔質の内部まで貫通する孔以外にも表面からＦｉｅｌｄ Ｅｍｉｓｓｉｏｎ ｔｙｐｅ Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＦＥＳＥＭ）で観察可能な程度に浅い凹凸といった方がよい浅い孔も存在する。
【０１２４】
多孔質シリコンの多孔度（Ｐｒｏｓｉｔｙ（％））は、低い方が多孔質上の積層欠陥密度は低減される。低多孔質の多孔質シリコンは例えば、陽極化成時のＨＦ濃度を高める、電流密度を下げる、温度を上げる等の方法によって、実現される。低多孔質度とは具体的には、１０％〜３０％である。
【０１２５】
また、多孔質単結晶シリコン層は、Ｓｉ基板の主表面層のみを多孔質化しても、Ｓｉ基板の全部を多孔質化してもよい。
【０１２６】
なお、多孔質層は、非多孔質単結晶シリコンにＨｅ，Ｎｅ，Ａｒのような希ガスイオン又は水素イオンを打込んで、必要に応じて熱処理することにより、非多孔質単結晶シリコンの少なくとも一部に、微小気泡（マイクロバブル）を生成させ、多孔質化することもできる。この点に関しては、例えば、特開平５−２１１１２８号公報に開示がある。
【０１２７】
（プリ酸化）
本発明においては、必要に応じて多孔質シリコン層の孔壁に保護膜を形成してもよい。多孔質シリコンの隣接する孔の間に壁の厚みは、数ｎｍ〜数十ｎｍと非常に薄いため、エピタキシャル成長時、エピタキシャル成長層の熱酸化時、あるいは、貼り合わせ後の熱処理によって多孔質層中の隣接する孔が凝集・粗大化し、さらには分断してしまうことがある。この多孔質層の孔の凝集（ａｇｇｌｏｍｅｒａｔｉｏｎ）・粗大化（Ｃｏａｒｓｅｎｉｎｇ）現象は、多孔質シリコンの選択エッチング速度の低下と選択比の劣化を招いてしまうことがある。ＦＩＰＯＳにおいては孔壁厚みの増加と孔の分断のために多孔質層の酸化の進行が妨げられ、多孔質層を完全に酸化することが困難になってしまう。そこで、多孔質層形成後に熱酸化等の方法により、あらかじめ孔壁に薄い保護膜を形成して、孔の凝集・粗大化を抑制することができる。保護膜の形成に際しては、特に酸化による場合は孔壁内部に単結晶シリコンの領域を残すことが必須である。従って、膜厚は数ｎｍあれば十分である。保護膜としては、酸化シリコン膜の他、窒化シリコン膜であってもよい。
【０１２８】
なお、貼り合わせ法によりＳＯＩ基板を作製する場合に、貼り合わせ後の熱処理等の後工程の低温化が十分になされ、多孔質の構造変化が抑制されれば、この工程は省略することも可能である。
【０１２９】
（ＨＦディップ）
上記プリ酸化された多孔質シリコン層はＨＦディップ処理することもできる。
【０１３０】
ＨＦディップに関しては、佐藤ら（Ｎ．Ｓａｔｏ，Ｋ．Ｓａｋａｇｕｃｈｉ，Ｋ．Ｙａｍａｇａｔａ，Ｙ．Ｆｕｊｉｙａｍａ，ａｎｄ Ｔ．Ｙｏｎｅｈａｒａ，Ｐｒｏｃ．ｏｆ ｔｈｅ Ｓｅｖｅｎｔｈ Ｉｎｔ．Ｓｙｍｐ．ｏｎ Ｓｉｌｉｃｏｎ Ｍａｔｅｒ．Ｓｃｉ．ａｎｄ Ｔｅｃｈ．，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ，（Ｐｅｎｎｉｎｇｔｏｎ，Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍ．ｓｏｃ．Ｉｎｃ．，１９９４），ｐ．４４３）によればＨＦディップの時間を長くすることにより、積層欠陥を１０3 ／ｃｍ2 程度まで低減できると報告しているが、本発明者らの更なる実験によれば、このＨＦディップに関しては、フッ酸溶液が局所的に多孔質シリコン内部に深く侵入して、Ｐｒｅｏｘｉｄａｔｉｏｎで形成した孔側壁の極薄酸化膜を除去してしまうことがあることが分かった。結果として、多孔質シリコン層内の局所的な構造粗大化を招き、多孔質シリコン層の選択的なエッチングによって多孔質シリコンが除去しきれず、島状に残留してしまうことがあった。すなわち、表面の自然酸化膜を除去するのに最低限必要な時間ないしは濃度を越えて、過度のＨＦディップを行うことは、必ずしも望ましくないことが分かった。
【０１３１】
また、長時間ＨＦディップをした場合、貼り合わせ後のアニール温度によっては多孔質層の構造粗大化が進行し、多孔質シリコンのエッチングに際し、エッチングされない部分（エッチング残渣）が生じることがあるため、ＨＦディップ時間は適当な範囲に制御する必要することが望ましい。
【０１３２】
ＨＦディップの後、水洗・乾燥を行い、多孔質の孔中の残留ＨＦ濃度を低下させることができる。
【０１３３】
（微量の原料供給による孔の閉塞）
なお、本発明においては、多孔質の孔の閉塞させる成長初期過程にて、ＳｉＨ2 Ｃｌ2 ，ＳｉＨ4 ，ＳｉＨＣｌ3 ，ＳｉＣｌ4 ，Ｓｉ2 Ｈ6 等のシリコン系ソースガスを用いて、２０ｎｍ．／ｍｉｎ以下、より好ましくは１０ｎｍ．／ｍｉｎ以下、さらに好ましくは、２ｎｍ．／ｍｉｎ．以下の成長速度になるようソースガスの流量を設定するとよい。なお、常温・常圧で気体であるシランが供給量の制御性の点からより好ましい。これにより結晶欠陥がさらに低減される。ＭＢＥ法のようにＳｉを固体ソースから供給し、基板温度が８００度以下と低い場合には成長速度は、０．１ｎｍ．／ｍｉｎ以下であることが望ましい。微量の原料供給工程（「プリインジェクション」と呼ぶこともある。）により、孔の閉塞が完了した後は、成長速度は特に制約されない。通常のバルクシリコン上の成長と同条件であっても構わない。あるいは、上記した微量の原料供給工程と同じ成長速度で引き続き成長を続けてもよいし、ガス種等を変更しても何等本発明の用件を阻害するものではない。また、微量の原料供給工程とは連続した工程であっても、一旦、原料の供給を中断したのち、改めて所望の原料を供給して成長としても構わない。なお、Ｎ．Ｓａｔｏ ｅｔ．ａｌ．Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３５（１９９６）９７３．では、微量の成長初期のＳｉＨ2 Ｃｌ2 の供給量を減じることにより、従来法に比して積層欠陥密度が低減されることが報告された。しかしながら、かかる方法では積層欠陥密度は、エピ前プリベーク温度を高くすることで低減される傾向に変わりはなく、上記したような多孔質層の構造粗大化に伴うエッチング残さが発生することがあった。本発明では、成長前の熱処理を従来よりも低温の９００℃〜９５０℃程度で行うことができるので、多孔質の構造の粗大化は生じにくい。
【０１３４】
本実施の形態によれば、熱処理の際のシリコンのエッチング量の少ない装置に、多孔質シリコン層を有する基体を設置して、成長前の熱処理時間を制御することにより、従来法のように高温の熱処理を避けることもできる。こうすれば、結晶欠陥密度を低減でき、多孔質の構造粗大化と孔の分断を抑止し得る。
【０１３５】
また、成長温度・圧力・ガス流量等は上記成長初期工程とは独立に制御できるので、処理温度を低温にして、多孔質シリコンの構造粗大化、あるいは、多孔質シリコンからのボロン、燐等の不純物のオートドーピング、固相拡散を抑制したり、成長温度を上げ、シリコンソースガスの流量を増やすことで成長速度を高めて、厚い非多孔質単結晶シリコン膜を短時間で形成してもよい。
【０１３６】
また、成長する非多孔質単結晶層は、前述したとおり、シリコンに限られるものではなく、ＳｉＧｅ，ＳｉＣ等のＩＶ族系のヘテロエピタキシー材料、あるいは、ＧａＡｓに代表される化合物半導体であっても構わない。また、前記微量原料供給工程では、シリコン系ガスを用い、その後は別のガスを用いてヘテロエピタキシャル成長させても構わない。
【０１３７】
なお、多孔質層表面の孔の封止工程（プリベーク、プリインジェクション）後、所望の膜の成長前に、プリベーク、プリインジェクションよりも高い温度で、かつ半導体膜の原料ガスを含まない雰囲気（たとえば水素を含む還元性雰囲気）で熱処理することも好ましい。当該熱処理を中間ベーク（ｉｎｔｅｒ ｂａｋｉｎｇ）という。
【０１３８】
（実施態様例２）
多孔質単結晶シリコン層上に積層欠陥密度の低い非多孔質単結晶シリコン層を有する半導体基板の応用例について図１０により説明する。
【０１３９】
単結晶Ｓｉ基板の少なくとも一表面側を一部あるいは全部多孔質化し多孔質シリコン層１１を有する基体１０を作製する（図１０Ａ）。図では、一部多孔質化した場合について示している。
【０１４０】
実施態様例１に示したのと同様の方法、すなわちプリベークのための昇温工程、およびプリベーク工程におけるシリコンのエッチング量が２ｎｍ以下、より好ましくは１ｎｍ以下の条件を満たし、かつプリベークに伴う多孔質シリコン層表面孔密度の変化ｒが、１００００分の１より大きく、好ましくは１００分の１以上である熱処理を行う（図１０Ｂ）。その後で該多孔質単結晶シリコン層上に非多孔質単結晶層１２を形成する（図１０Ｃ）。
【０１４１】
なお、熱処理に先だって、前述のプリ酸化、ＨＦディップを行ってもよい。さらには熱処理後に微量の原料供給による孔の閉塞工程（プリインジェクション）を行うことも好ましい。
【０１４２】
次に、貼り合わせ法によりＳＯＩ基板を作製するが、まず非多孔質単結晶シリコン、第２の基体の少なくともどちらか一方の主面に絶縁物層を形成し、その後、非多孔質単結晶層が内側に位置するように貼り合わせ、多層構造体を形成する（図１０Ｄ）。必要に応じて貼り合わせ強度を高めるための熱処理を行った後、多孔質シリコンの選択エッチング等による除去の工程（図１０Ｅ）を経て、多孔質シリコン上のエピタキシャル成長層を第２の基板上に移設すれば、ＳＯＩ構造を得ることができる。
【０１４３】
なお、絶縁物層としての酸化膜は、非多孔質単結晶層表面を酸化してもよいし、又、第２の基体の表面に酸化膜を形成してもよい。
【０１４４】
また、非多孔質単結晶層表面および、第２の基体の両方に酸化膜を形成してもよい。
【０１４５】
なお、多孔質シリコン層上に形成する非多孔質単結晶層としては、非多孔質単結晶シリコン層の他、ヘテロエピタキシャル層であってもよい。
【０１４６】
第２の基体自体が石英ウエハ、石英ガラスやプラスチック等の光透過性絶縁性基体である場合は、絶縁物１４は省略することもできる。
【０１４７】
貼り合わせ強度が、後の工程に耐えるのに十分であれば、後工程に進む。研削等の機械的方法、エッチング等の化学的方法等により、多孔質層が形成された基板の裏面側を除去して多孔質層を表出させる。あるいは、多孔質層中で基板の裏面側の部分を剥離することによって、多孔質層を表出させてもよい。剥離は、くさび等を端面から挿入することや、ウォータージェットのように流体を噴きつけることにより、機械的に剥離させてもよいし、超音波や、熱応力等を利用してもよい。予め多孔質層中に機械的強度の弱い高多孔度層を部分的に形成しておくことにより、分離しやすくしておくとよい。例えば、多孔質層の構成を、高多孔度（３０％〜７０％）の第１の多孔質層、該第１の多孔質層上の低多孔度（１０％〜３０％）の第２の多孔質層とし、そして該第２の多孔質層の上に非多孔質単結晶層を形成する。
【０１４８】
（多孔質の選択エッチング）
非多孔質単結晶層１２上に残留した多孔質層は、選択エッチングにより除去する。選択エッチング液はＨＦ、Ｈ2 Ｏ2 、Ｈ2 Ｏ2 の混合液が好適に用いられる。反応中に生成される気泡を除去するために、混合液中にエチルアルコール、イソプロピルアルコールや界面活性剤を添加してもよい。
【０１４９】
本方法では、多孔質層の構造変化・粗大化、孔の分断が抑制されているので、選択エッチングにおいて選択性の劣化が少ない。
【０１５０】
なお、多孔質シリコン上に形成した非多孔質単結晶シリコン層を貼り合わせる第２の基体は特に限定されない。シリコンウエハ、熱酸化シリコン膜を形成したシリコンウエハ、石英ウエハ等の透明基板、サファイアウエア等、前記非多孔質単結晶シリコン表面、ないしは、その上に形成した膜の表面と密着できる平滑さを有していればよい。絶縁性基体と貼り合わせる場合には、絶縁層１４は省ける。
【０１５１】
また、非多孔質単結晶シリコン層はそのまま第２の基体と貼り合わせても貼り合わせる前に膜を形成してもよい。形成する膜は、酸化シリコン、窒化シリコンの他、ＳｉＧｅ、ＳｉＣ、ＩｎＰ、ＧａＡｓ、ＩｎＧａＡｓＰ、ＧａＡｓＡｌ等のＩＩＩ−Ｖ化合物やＩＩ−ＶＩ化合物の単結晶膜を形成したものであってもよいし、これら複数の膜を積層したものであってもよい。
【０１５２】
貼り合わせ前には貼り合わせ面を清浄に洗浄することが好適である。洗浄は通常の半導体プロセスで用いられる先行工程を採用してもよい。また、貼り合わせ前に窒素プラズマ等を照射すると接着強度を高めることができる。
【０１５３】
貼り合わせ後には、熱処理を行って貼り合わせ強度を高めることが望ましい。
【０１５４】
（水素アニール）
多孔質シリコン除去後の非多孔質単結晶層１２上には、表面に存在していた多孔質シリコンの孔と側壁の周期を反映した凹凸が存在する場合がある。この表面は、非多孔質単結晶シリコンと多孔質シリコンの界面に相当するが、そもそもどちらも単結晶シリコンであり、孔があるかどうかだけの差であるためである。この表面凹凸はＣＭＰ（Ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）に代表される研磨等によっても除去できるが、水素を含む還元性雰囲気中で熱処理（「水素アニール」と言われる。）を行うと、非多孔質単結晶シリコンの膜厚を、殆ど減じることなく凹凸を除去できる。水素アニールは、大気圧下、高圧下、減圧下、微減圧下いずれでもよい。また、温度は８００℃以上単結晶シリコンの融点以下、好ましくは９００℃以上１３５０℃以下である。
【０１５５】
（ボロン濃度制御）
一方、多孔質シリコン層上のエピタキシャル層の結晶成長は、一般にｐ+ Ｓｉ（〜０．０１Ω・ｃｍ ｂｏｒｏｎ ｄｏｐｅｄ）を多孔質化した方が、ｐ- Ｓｉ（〜０．０１Ω・ｃｍ ｂｏｒｏｎ ｄｏｐｅｄ）を化成した場合と比べはるかに良好であるが、高濃度Ｂｏｒｏｎが、エピタキシャル成長時にオートドーピング、あるいは、固相拡散してエピタキシャルシリコン層に拡散してしまう場合がある。エピタキシャルシリコン層に拡散したボロンは多孔質シリコン除去後にも残留してしまい、ＳＯＩにおける活性層の不純物濃度の制御に支障を来す場合がある。これを解決するために佐藤ら（Ｎ．Ｓａｔｏ，ａｎｄ Ｔ．Ｙｏｎｅｈａｒａ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６５（１９９４）ｐ．１９２４）は、ＳＯＩ構造が完成した基板を水素アニールすることで、ボロンの拡散速度の低いＳＯＩ層表面の自然酸化膜を除去し、ＳＯＩ層中のボロンを外部に拡散することで、低濃度化を実現している。しかしながら、エピタキシャルシリコン層への過度のボロン拡散は、埋め込み酸化膜中へのボロン取り込みを招き、水素アニールの長時間化を招き、プロセスコストの増大、あるいは、埋め込み酸化膜中のボロン濃度の制御性の悪化などの問題が生じることがあった。この課題の解決には、エピタキシャルシリコン層の形成条件を低温化するなどしてボロンの拡散を抑制することが有効である。本発明によれば、エピタキシャルシリコン層の形成は、孔の閉塞とは独立に条件を設定できるので、適切な条件を設定可能である。
【０１５６】
（ＦＩＰＯＳ法）
また、貼合せ工程を行わずに、ＦＩＰＯＳ法により、エピタキシャル成長層を部分的に除去した後、酸化処理により多孔質シリコンを選択的に酸化して、ＳＯＩ構造を形成しても良い。本方法では、多孔質層の構造変化・粗大化・孔の分断が抑制されているので、選択酸化においても選択性の劣化が少ない。
【０１５７】
（ヘテロエピタキシー）
多孔質シリコン層上へ形成される非多孔質単結晶層としては、シリコンの他、ＧａＡｓ等の化合物半導体、ＳｉＣ，ＳｉＧｅ等のＩＶ族系のヘテロエピを実施しても良い。ヘテロアピタキシーにおいては、多孔質シリコンが応力の緩衝材料として作用し、格子不整合による応力を緩和することができる上に、非多孔質単結晶シリコン層の結晶欠陥密度が低減できているので、ヘテロエピタキシャル成長層の欠陥密度も低減される。本方法では、多孔質層の構造変化・粗大化・孔の分断が抑制されているので、応力の緩衝効果の劣化が少ない。
【０１５８】
（その他の応用）
多孔質シリコンにはゲッタリング作用があるため、上記したようなＳＯＩ構造を形成せずとも、本発明により作製した非多孔質単結晶シリコン層にＭＯＳトランジスタ、バイポーラトランジスタ等を直接形成すれば、工程中の金属汚染等の不純物汚染耐性の高い基板となる。
【０１５９】
本方法では、従来の方法に比べ、熱処理温度、特に孔に封止前の熱処理温度を低温化できるため、多孔質層中の孔の凝集・拡大・分断等を抑制できるため、貼り合わせ法での後の工程での多孔質層の選択エッチングでの選択性を劣化させない。すなわち、多孔質層除去において、残さを発生させないで、非多孔質単結晶シリコン層の結晶性を向上できる。また、ＦＩＰＯＳ法においては、多孔質層の選択酸化の酸化速度を劣化せしめない。
【０１６０】
以下、本発明の具体的な実施例について説明する。
【０１６１】
（実施例１：９５０℃，６００Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ，１２０ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−２μｍ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．００５Ω・ｃｍにしたＣＺ６インチ（１００）ｐ+ シリコンウエハを用意した。
【０１６２】
２）４９％ＨＦとエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ+ Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを形成した。
【０１６３】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０１６４】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１６５】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１６６】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０１６７】
６）プロセスチャンバーの圧力を６００Ｔｏｒｒに設置した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、９５０℃で２秒保持した後、温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９５０℃で１２０秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０１６８】
７）ロードロック室を大気開放してウエハを取り出し、ＨＲ−ＳＥＭに多孔質層表面の状態を観察したところ、２秒処理のウエハ上に多孔質の表面孔密度は、６．８×１０10／ｃｍ2 であり、１２０秒処理の多孔質の表面孔密度は、３．０×１０9 ／ｃｍ2 であった。エピタキシャル成長装置に設置する前のサンプルの孔密度は９．８×１０10／ｃｍ2 であるから、変化率ｒはそれぞれ７／１０、３／１００であった。すなわち、本発明にいう条件２を満足している。
【０１６９】
８）また、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）、６）の処理を施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であった。すなわち、本発明にいう条件１を満足している。
【０１７０】
９）４）の処理が終了したウエハを５）のようにして、エピタキシャル成長装置のプロセスチャンバーに移載した。
【０１７１】
１０）プロセスチャンバーの圧力を６００Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、熱処理（プリベーク処理）として９５０℃で２秒保持した後、濃度２８ｐｐｍになるように水素のキャリアガスにＳｉＨ4 を添加して、２００秒処理し、ＳｉＨ4 の添加は終了し、その後、圧力を８０Ｔｏｒｒに温度を９００℃に下げて、今度はＳｉＨ2 Ｃｌを濃度０．５ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９５０℃水素雰囲気中でのプリベーク処理時間を１２０秒とし、これ以外は同じ処理をしてロードロック室に戻した。なお、濃度２８ｐｐｍになるようにＳｉＨ4 を添加した場合の成長速度は、３．３ｎｍ／ｍｉｎ．である。また、１ｍｏｌ％＝１０4 ｐｐｍである。
【０１７２】
１１）１０）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、８４個／ｃｍ2 、プリベーク１２０秒の場合、２６０個／ｃｍ2 で、プリベーク１１００℃１２０秒の場合の１．５×１０4 ／ｃｍ2 に比べ、激減した。欠陥密度が低い場合には特に９５０℃２秒プリベークでは、１００個／ｃｍ2 を下回る積層欠陥密度が得られた。
【０１７３】
積層欠陥の観察は、欠陥顕在化エッチングして顕微鏡で観察した。具体的には、エッチング液として、Ｓｅｃｃｏエッチング法におけるＫ2 Ｃｒ2 Ｏ7 （０．１５Ｍ）と４９％ＨＦ（２：１）の混合水溶液を、エッチング速度を下げるために、純水で希釈したものを用い、ウエハ表面の非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化させた後、ノマルスキー微分干渉顕微鏡で観察し積層欠陥密度を求めた。
【０１７４】
（実施例２：９５０℃，６００Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−０．３２μｍ ＥＬＴＲＡＮ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．０１Ω・ｃｍにしたＣＺ８インチ（１００）ｐ+ シリコンウエハを用意した。
【０１７５】
２）４９％ＨＦとエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ+ Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを複数枚形成した。
【０１７６】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０１７７】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１７８】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１７９】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に設置された。
【０１８０】
６）サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、プリベーク処理として９５０℃で２秒保持した。この時の条件は、エッチング量１ｎｍ未満であり、表面孔密度の変化ｒは、７／１０であり、いずれも本発明にいう条件１、条件２を満足している。
【０１８１】
その後、濃度２８ｐｐｍになるように水素のキャリアガスにＳｉＨ2 Ｃｌ2 を添加して、２００秒処理をし（成長速度２．６ｎｍ／ｍｉｎ）、その後、温度を９００℃に下げて、今度はＳｉＨ2 Ｃｌ2 を濃度０．５ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を０．３２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．３２μｍ、最大値−最小値＝８ｎｍであった。
【０１８２】
７）非多孔質単結晶シリコンをエピタキシャル成長したウエハを縦形炉に設置して、酸素と水素を燃焼して形成された水蒸気と残留酸素の混合気中、１０００℃で熱処理により前記非多孔質単結晶シリコンの表面を酸化して、２０８ｎｍの酸化シリコン膜を形成した。
【０１８３】
８）上記ウエハと第２のシリコンウエハをシリコン半導体プロセスの洗浄ラインで清浄に洗浄したのち、両ウエハの第１の主面同士を静かに重ね合わせ、中央を押圧したところ、両ウエハは一体化した。
【０１８４】
９）続いて、一体化したウエハ組を縦形炉に設置して、酸素雰囲気中１１００℃で１時間熱処理した。
【０１８５】
１０）多孔質シリコンを形成したウエハの裏面側をグラインダーにより研削し、多孔質シリコンをウエハ全面に渡って露出させた。
【０１８６】
１１）露出した多孔質シリコン層をＨＦと過酸化水素水の混合溶液に漬けたところ、およそ２時間で多孔質シリコンはすべて除去され、ウエハ全面で、非多孔質単結晶シリコン層と熱酸化シリコン膜による干渉色が観察された。
【０１８７】
１２）１１）の処理が終了したウエハをシリコン半導体デバイスプロセスで一般的に用いる洗浄ラインで洗浄した後、縦形水素アニール炉に設置して、水素１００％雰囲気中で１１００℃４時間の熱処理を行った。水素ガスは装置とおよそ７ｍの内面研磨ステンレス配管で接続されたパラジウム合金を用いた市販の水素精製装置で純化されている。
【０１８８】
１３）こうして、第２のシリコンウエハ上に２００ｎｍの酸化シリコン層と２００ｎｍの単結晶シリコン層が積層されたＳＯＩ構造のウエハが作製された。
【０１８９】
単結晶シリコン層の膜厚は平均２０１ｎｍ、最大値−最小値＝８ｎｍであった。
【０１９０】
１３）のウエハを欠陥顕在化エッチングにより単結晶シリコン層を１３０ｎｍ除去したのち、４９％ＨＦに３分漬けた。この結果、欠陥顕在化エッチングによりエッチングされた単結晶シリコン層に残留する結晶欠陥の部分から埋め込み酸化膜がＨＦによりエッチングされ、ノマルスキー微分干渉顕微鏡で容易に欠陥密度を測定できる。観察された欠陥の密度は、６４個／ｃｍ2 であった。水素アニール処理により、非多孔質単結晶シリコン層に導入された積層欠陥が減少していた。欠陥密度１００個／ｃｍ2 を下回り、かつ、膜厚の均一な薄膜ＳＯＩ層が得られた。
【０１９１】
（実施例３：９５０℃，６００Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ，１２０ｓ），Ｎｏ Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−２μｍ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．００５Ω・ｃｍにしたＣＺ６インチ（１００）ｐ+ シリコンウエハを用意した。
【０１９２】
２）４９％ＨＦとエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ+ Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを形成した。
【０１９３】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０１９４】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１９５】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１９６】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０１９７】
６）プロセスチャンバーの圧力を６００Ｔｏｒｒに設置した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、９５０℃で２秒保持した後、温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９５０℃で１２０秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０１９８】
７）ロードロック室を大気開放してウエハを取り出し、ＨＲ−ＳＥＭに多孔質層表面の状態を観察したところ、２秒処理のウエハ上に多孔質の表面孔密度は、６．８×１０10／ｃｍ2 であり、１２０秒処理の多孔質の表面孔密度は、３．０×１０9 ／ｃｍ2 で、エピタキシャル成長装置に設置する前のサンプルの孔密度は９．８×１０10／ｃｍ2 のそれぞれ約７／１０、３／１００であった。すなわち、本発明にいう条件２を満足していた。
【０１９９】
８）また、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）、６）の処理を施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり、本発明にいう条件１を満足していた。
【０２００】
９）４）の処理が終了したウエハを５）により、エピタキシャル成長装置のプロセスチャンバーに移載した。
【０２０１】
１０）プロセスチャンバーの圧力を６００Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、プリベーク処理として９５０℃で２秒保持した後、濃度を９００℃に下げて圧力を８０Ｔｏｒｒにし、ＳｉＨ2 Ｃｌ2 を濃度０．５ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９５０℃水素雰囲気中でのプリベーク処理時間を１２０秒とし、これ以外は同じ処理をしてロードロック室に戻した。
【０２０２】
１１）１０）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、１７０個／ｃｍ2 、プリベーク１２０秒の場合、２．６×１０3 個／ｃｍ2 で、プリベーク１１００℃１２０秒の場合の１．５×１０4 ／ｃｍ2 に比べ、激減した。
【０２０３】
（実施例４：９００℃，４５０Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ，１２０ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−２μｍ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．００５Ω・ｃｍにしたＣＺ６インチ（１００）ｐ+ シリコンウエハを用意した。
【０２０４】
２）４９％ＨＦとエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ+ Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを形成した。
【０２０５】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０２０６】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２０７】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０２０８】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０２０９】
６）プロセスチャンバーの圧力を４５０Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、９００℃で２秒保持した後、温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９００℃で１２０秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０２１０】
７）ロードロック室を大気開放してウエハを取り出し、ＨＲ−ＳＥＭに多孔質層表面の状態を観察したところ、２秒処理のウエハ上に多孔質の表面孔密度は、７．８×１０10／ｃｍ2 であり、１２０秒処理の多孔質の表面孔密度は、３．０×１０10／ｃｍ2 で、エピタキシャル成長装置に設置する前のサンプルの孔密度は９．８×１０10／ｃｍ2 のそれぞれ約８／１０、３／１０であり、本発明にいう条件２を満足していた。
【０２１１】
８）また、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）、６）の処理を施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり、本発明にいう条件１を満足していた。
【０２１２】
９）４）の処理が終了したウエハを５）により、エピタキシャル成長装置のプロセスチャンバーに移載した。
【０２１３】
１０）プロセスチャンバーの圧力を４５０Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、プリベーク処理として９００℃で２秒保持した後、濃度２８ｐｐｍになるように水素のキャリアガスにＳｉＨ4 を添加して、２００秒処理をし、ＳｉＨ4 の添加は終了し、その後、圧力を８０Ｔｏｒｒに温度を９００℃に下げて、今度はＳｉＨ2 Ｃｌ2 を濃度０．７ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９００℃水素雰囲気中でのプリベーク処理時間を１２０秒とし、これ以外は同じ処理をしてロードロック室に戻した。
【０２１４】
１１）１０）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、４９０個／ｃｍ2 、プリベーク１２０秒の場合、３５０個／ｃｍ2 で、プリベーク１１００℃１２０秒の場合の１．５×１０4 ／ｃｍ2 に比べ、激減し、１０００個／ｃｍ2 未満の欠陥密度が実現された。
【０２１５】
（実施例５：８７０℃，８０Ｔｏｒｒ Ｐｒｅｂａｋｅ（５ｓ，６０ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−２μｍ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．００５Ω・ｃｍにしたＣＺ６インチ（１００）ｐ+ シリコンウエハを用意した。
【０２１６】
２）４９％ＨＦとエチルアルコールを２．１：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ＋Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを形成した。
【０２１７】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０２１８】
４）１．３％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２１９】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０２２０】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０２２１】
６）プロセスチャンバーの圧力を８０Ｔｏｒｒとし、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、８７０℃で５秒保持した後、温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは８７０℃で６０秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０２２２】
７）ロードロック室を大気開放してウエハを取り出し、ＨＲ−ＳＥＭに多孔質層表面の状態を観察したところ、５秒処理のウエハ上に多孔質の表面孔密度は、４．１×１０10／ｃｍ2 であり、６０秒処理の多孔質の表面孔密度は、１．１×１０10／ｃｍ2 で、エピタキシャル成長装置に設置する前のサンプルの孔密度は９．８×１０10／ｃｍ2 のそれぞれ約４／１０、１．１／１０であり、本発明にいう条件２を満足していた。
【０２２３】
８）また、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）、６）の処理を施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり、本発明にいう条件１を満足していた。
【０２２４】
９）４）の処理が終了したウエハを５）により、エピタキシャル成長装置のプロセスチャンバーに移載した。
【０２２５】
１０）プロセスチャンバーの圧力を８０Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、プリベーク処理として９００℃で２秒保持した後、濃度３５ｐｐｍになるように水素のキャリアガスにＳｉＨ4 を添加して、１５０秒処理をし、ＳｉＨ4 の添加は終了し、その後、ＳｉＨ2 Ｃｌ2 を濃度１ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハはプリベーク処理時間を６０秒とし、これ以外は同じ処理をしてロードロック室に戻した。なお、３５ｐｐｍになるようにＳｉＨ4 を添加した場合の成長速度は、４．３ｎｍ／ｍｉｎ．である。
【０２２６】
１１）１０）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク５秒の場合、３５０個／ｃｍ2 、プリベーク６０秒の場合、６３０個／ｃｍ2 で、プリベーク１１００℃１２０秒の場合の１．５×１０4 ／ｃｍ2 に比べて激減し、１０００個／ｃｍ2 未満の欠陥密度が実現された。
【０２２７】
（実施例６：９５０℃，８０Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−０．３２μｍ Ｒｅｃｙｃｌｅ−ＥＬＴＲＡＮ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．０１Ω・ｃｍにしたＣＺ８インチ（１００）ｐ+ シリコンウエハを用意した。
【０２２８】
２）第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。陽極化成条件は以下の通りであった。
【０２２９】
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：ｔ（ｍｉｎ）
多孔質Ｓｉの厚み：ｘ（μｍ）
さらに、
電流密度：５０（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１０（ｓｅｃ）
多孔質Ｓｉの厚み：〜０．２（μｍ）
【０２３０】
第１の陽極化成の時間ｔをそれぞれ５ｍｉｎと変えて、第１の低多孔度多孔質層厚ｘを５μｍとした。
【０２３１】
この陽極化成により、（５０（ｍＡ・ｃｍ-2）による多孔質Ｓｉ層の多孔度（ｐｏｒｏｓｉｔｙ）は大きくなり、構造的に脆弱な高多孔度薄層が形成された。
【０２３２】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０２３３】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２３４】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０２３５】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０２３６】
６）サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、熱処理（プリベーク処理）として９５０℃で２秒保持した後、濃度２８ｐｐｍになるように水素キャリアガスにＳｉＨ4 を添加して、２００秒処理をし、ＳｉＨ4 の添加は終了し、その後、温度を９００℃に下げて、今度はＳｉＨ2 Ｃｌ2 を濃度０．５ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を０．３２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．３２μｍ、最大値−最小値＝８ｎｍであった。なお、上記９５０℃、２秒保持の熱処理後は、表面孔密度は、７．５×１０10（処理前は、９．５×１０10）／ｃｍ2 であり、本発明にいう条件２を満足していた。
【０２３７】
７）非多孔質単結晶シリコンをエピタキシャル成長したウエハを縦形炉に設置して、酸素と水素を燃焼して形成された水蒸気と残留酸素の混合気中、１０００℃で熱処理により前記非多孔質単結晶シリコンの表面を酸化して、２０８ｎｍの酸化シリコン膜を形成した。
【０２３８】
８）上記ウエハと第２のシリコンウエハをシリコン半導体プロセスの洗浄ラインで清浄に洗浄したのち、両ウエハの第１の主面同士を静かに重ね合わせ、中央を押圧したところ、両ウエハは一体化した。
【０２３９】
９）続いて、一体化したウエハ組を縦形炉に設置して、酸素雰囲気中１１００℃で１時間熱処理した。
【０２４０】
１０）貼り合わせウエハの側面にウォータージェットを噴きつけてウエハを分離させたところ、高多孔度層で分割された。分割方法は、ウォータージェット以外に加圧、引っ張り、せん断、楔、等の外圧をかける方法、超音波を印加する方法、熱をかける方法、酸化による多孔質Ｓｉを周辺から膨張させ多孔質Ｓｉ内に内圧をかける方法、パルス状に加熱し、熱応力をかける、あるいは軟化させる方法等がある。そのどの方法でも分離することは可能であった。
【０２４１】
１１）露出した多孔質シリコン層をＨＦと過酸化水素水の混合溶液に漬けたところ、およそ２時間で多孔質シリコンはすべて除去され、ウエハ全面で、非多孔質単結晶シリコン層と熱酸化シリコン膜による干渉色が観察された。
【０２４２】
１２）１１）の処理が終了したウエハをシリコン半導体デバイスプロセスで一般的に用いる洗浄ラインで洗浄した後、縦形水素アニール炉に設置して、水素１００％雰囲気中で１１００℃４時間の熱処理を行った。水素ガスは装置とおよそ７ｍの内面研磨ステンレス配管で接続されたパラジウム合金を用いた市販の水素精製装置で純化されている。
【０２４３】
１３）こうして、第２のシリコンウエハ上に２００ｎｍの酸化シリコン層と２００ｎｍの単結晶シリコン層が積層されたＳＯＩ構造のウエハが作製された。
【０２４４】
単結晶シリコン層の膜厚は平均２０１ｎｍ、最大値−最小値＝８ｎｍであった。
【０２４５】
１４）１３）のウエハを欠陥顕在化エッチングにより単結晶シリコン層を１３０ｎｍ除去したのち、４９％ＨＦに３分漬けた。この結果、欠陥顕在化エッチングによりエッチングされた単結晶シリコン層に残留する結晶欠陥の部分から埋め込み酸化膜がＨＦによりエッチングされ、ノマルスキー微分干渉顕微鏡で容易に欠陥密度を測定できる。観察された欠陥の密度は、６４個／ｃｍ2 であった。水素アニール処理により、非多孔質単結晶シリコン層に導入された積層欠陥が減少していた。欠陥密度１００個／ｃｍ2 を下回り、かつ、膜厚の均一な薄膜ＳＯＩ層が得られた。
【０２４６】
なお、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）及び６）にいうプリベーク処理のみ施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり本発明にいう条件１を満足していた。
【０２４７】
（実施例７：９５０℃，８０Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−０．３２μｍ Ｈｅｔｅｒｏ−ｅｐｉｔａｘｙ）
１）６１５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型あるいはｎ型の６インチ径の（１００）単結晶Ｓｉ基板４枚をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０２４８】
２）陽極化成条件は以下の通りであった。
【０２４９】
電流密度：７ｍＡ／ｃｍ2
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
【０２５０】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０２５１】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２５２】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０２５３】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０２５４】
６）サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、熱処理（プリベーク処理）として９５０℃で２秒保持した後、濃度２８ｐｐｍになるように水素キャリアガスにＳｉＨ4 を添加して、２００秒処理をし、ＳｉＨ4 の添加は終了し、その後、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．０３μｍであった。なお、上記熱処理後、表面孔密度は、５．９×１０10（処理前は、８．９×１０10）／ｃｍ2 であり、本発明にいう条件２を満足していた。
【０２５５】
この多孔質Ｓｉ上にＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
【０２５６】
ソースガス：ＴＭＧ／ＡｓＨ3 ／Ｈ2
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
【０２５７】
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。
【０２５８】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ、１×１０4 ／ｃｍ2 であった。
【０２５９】
なお、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）及び６）にいうプリベーク処理のみを施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり、本発明にいう条件１を満足していた。
【０２６０】
（実施例８）
特願平９−１００１９７号公報に示されるように、エピタキシャル層の成長初期に微量のシリコン原子ないし、シリコンソースガスの供給を行えば、本発明による結晶欠陥の低減をさらに効果的にする。水素４３ｌ／ｍｉｎ、圧力６００Ｔｏｒｒの雰囲気下で、摂氏７５０℃程度に保たれたカーボンをＣＶＤ−ｓｉｃでコートしたサセプタ上に予め多孔質を形成した基板をロードロック室を介して設置し、およそ１００℃／分程度の昇温速度で９５０℃まで昇温して、２秒保持したのち、ＳｉＨ4 を極微量として濃度２８ｐｐｍ程を一定時間添加した後、シリコンソースガスの流量を増やして、所望の膜厚の非多孔質単結晶シリコン膜を形成した。図１１には、微量のＳｉＨ4 添加処理時間に対する積層欠陥密度依存性を示した。ＳｉＨ4 の微量添加処理を行うことにより、結晶欠陥密度が低減されることが明らかである。
【０２６１】
多孔質シリコンは、ＨＦ−Ｃ2 Ｈ5 ＯＨ−Ｈ2 Ｏ混合溶液中で陽極化成して作製し、その後、４００℃、酸素雰囲気中で１時間熱処理した。その後、１．２５％ＨＦ水溶液に２５秒ほど漬け、水洗して、乾燥した後、エピタキシャル成長装置に設置した。
【０２６２】
また、微量の膜の構成原子、ないし、原料ガスの供給は、酸化物の除去を促進し、酸化物に起因する欠陥発生を抑制する効果もある。
【０２６３】
（実施例９）
ロードロック式のＣＶＤエピタキシャル成長装置において、カーボンをＣＶＤ−ＳｉＣでコートしたサセプタを反応容器内で予め７５０度に昇温しておき、多孔質シリコンを形成したシリコンウエハをロードロックを介して設置する。その後、６００Ｔｏｒｒ、水素４３ｌ／ｍｉｎ、の条件下で、摂氏１１００度まで１００度／分で昇温し、１１００度で２秒保持したのち、１００度／分で７５０度まで降温し、ロードロックを介し、ウエハを取り出した場合、多孔質の表面孔は、熱処理前には平均直径がおよそ１０ｎｍの孔が１０11／ｃｍ2 だったのが、孔密度は１０6 ／ｃｍ2 に減少すると共に、孔径は２０〜４０ｎｍに拡大していた。この条件で上に記した熱処理に引き続いて、シリコンソースガスを水素ガスに添加して単結晶シリコン層をエピタキシャル成長すれば、積層欠陥密度は１０4 ／ｃｍ2 となった。一方、１１００度での熱処理を９５０度に代えて、保持時間は２秒で等しくした場合には、熱処理後の孔密度の減少はせいぜい１桁であった。また、孔径は殆ど増大していなかった。この熱処理条件の後、シリコンソースガスを水素ガスに添加して単結晶シリコン層をエピタキシャル成長すれば、積層欠陥密度は１０2 ／ｃｍ2 と１１００度の場合と比べて、１／１００に激減した。
【０２６４】
尚、本発明者は、プリベーク時の圧力が積層欠陥密度に与える影響を調べた。
【０２６５】
圧力は、多孔質シリコン層表面でのシリコン原子の表面拡散・孔構造の変質に重大な影響を与え、圧力が低ければ低いほど積層欠陥密度の極小値の発現は低温化されることが分かる（図１２）。
【０２６６】
なお、試料としては、基板（１００）Ｓｉにボロンドープされた比抵抗０．０１３−０．０１７Ωｃｍのものを用いた。陽極化成条件は、４９％ＨＦとエタノールを１：１に混合した溶液中で、およそ８ｍＡ／ｃｍ2 の電流を１１分流して多孔質層を形成した。およそ２０％の多孔度であった。１．２５％ＨＦ溶液に２５ｓｅｃ漬けたのち、水洗いして、乾燥させた。その後４００℃、１時間、酸素雰囲気中で熱処理を行い、１．２５％ＨＦ溶液に、酸化シリコン膜であれば、５ｎｍ程度エッチングされる時間だけ着けた後、水洗し、そして乾燥させた。
【０２６７】
エピ装置はロードロック室が付設された反応容器（本発明にいう、系Ａでの熱処理を意味する。）で行った。水素雰囲気中８０Ｔｏｒｒ、６００Ｔｏｒｒで１２０秒熱処理を行った。その後、２８ｐｐｍになるように水素のキャリアガスにＳｉＨ4 を添加して１２０秒間処理した。その後、ＳｉＨ4 の添加は終了し、圧力を８０Ｔｏｒｒに温度を９００℃に下げて２μｍのエピ層を形成。そして各熱処理温度での積層欠陥密度を調べた。
【０２６８】
図１３には、図１２の場合と同様にして作製した試料を水素雰囲気中、６００Ｔｏｒｒの圧力下で、９５０℃の熱処理での積層欠陥密度の成長前熱処理時間依存性を示した。熱処理は６０秒までに対して、１２０秒を越えるとおよそ２倍に増大する。
【０２６９】
【発明の効果】
以上説明してきたように、本発明によれば、単結晶シリコンのエッチング量が極めて小さく且つ、多孔質シリコンの表面の孔密度が４桁をこえて、より好ましくは２桁をこえて減少しない条件で熱処理を実施することにより、多孔質層上に形成された非多孔質単結晶層の積層欠陥密度を１０００／ｃｍ2 未満、さらには、１００／ｃｍ2 程度にできた。
【０２７０】
その結果、本発明を、貼り合わせ法に適用すれば、膜厚が均一で、かつ、結晶欠陥が極めて少ないＳＯＩ層を得ることが可能である。
【０２７１】
本発明は言い換えると多孔質表面にエピタキシャル成長装置内で形成されてしまう自然酸化膜の量を抑制することで、孔径の拡大を抑制すると共に、自然酸化膜除去のために熱処理時間・温度を短時間、低温化し、多孔質表面原子の拡散により、表面孔がほとんど封止されないうちに、非多孔質単結晶膜の形成を開始することにより、結晶欠陥密度１０００／ｃｍ2 未満の多孔質シリコン上のエピタキシャル層を得るものである。
【図面の簡単な説明】
【図１】多孔質シリコン層上に非多孔質単結晶層を成長させる工程を示すフローチャートである。
【図２】ロードロック室付のエピタキシャル成長装置の一例を示す模式図である。
【図３】多孔質の表面孔のＳＥＭ写真である。
【図４】多孔質の表面孔の様子を説明する模式図である。
【図５】熱処理時間と残留表面孔密度の関係を説明する図である。
【図６】残留孔密度と欠陥密度の関係を説明する図である。
【図７】熱処理温度と積層欠陥密度の関係を説明する図である。
【図８】熱処理時間とエッチング量の関係を説明する図である。
【図９】本発明の工程を説明する模式図である。
【図１０】本発明によるＳＯＩ基板の作製の作製工程を説明する模式図である。
【図１１】微量ＳｉＨ4 添加処理時間と積層欠陥密度の関係を説明する図である。
【図１２】熱処理温度と積層欠陥密度の関係を説明する図である。
【図１３】熱処理時間と積層欠陥密度の関係を説明する図である。
【符号の説明】
１ 多孔質シリコン層を有する基板
２ 孔
３ 孔壁
４ 保護膜
５ 保護被膜
６ 非多孔質単結晶層
１０ 基体
１１ 多孔質シリコン層
１２ 非多孔質単結晶層
１３ 第２の基板
１４ 絶縁層
【発明の属する技術分野】
本発明は、半導体基板及びその作製方法に関し、詳しくは、多孔質半導体層上へ形成された非多孔質半導体層及びその形成方法に関する。
【０００２】
また、本発明は、主としてＭＯＳＦＥＴ、バイポーラトランジスタ等を使用する集積回路の基体として利用される半導体基板、および、その形成方法に関する。
【０００３】
【従来の技術】
シリコン系半導体デバイス、集積回路技術において、絶縁物上に単結晶シリコン膜を配置したシリコンオンインシュレーター（ＳＯＩ）構造は、寄生容量の低減、素子分離の容易化等により、トランジスタの高速化、低消費電力化、高集積化、および、トータルコストの削減をもたらす技術としてこれまでに幾多の研究がなされてきた。
【０００４】
このＳＯＩ構造を形成する手法として、１９７０年代から１９８０年代前半にかけて盛んであった今井の提案によるＦＩＰＯＳ（Ｆｕｌｌｙ ｉｓｏｌａｔｉｏｎ ｂｙ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ）法がある（Ｋ．Ｉｍａｉ，Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ２４（１９８１）ｐ．１５９）。この方法は、多孔質シリコンの増速酸化現象を利用してＳＯＩ構造を形成するものであるが、表面シリコン層を島状にしか形成できないといった特有の問題がある。
【０００５】
最近注目を集めているＳＯＩ形成技術の一つとして、ウエハ貼り合わせ技術（ｗａｆｅｒ ｂｏｎｄｉｎｇ ｔｅｃｈｎｏｌｏｇｙ）があり、ＳＯＩ構造の表面シリコン層、埋め込み酸化シリコン層の膜厚任意性と表面シリコン層の結晶性の良さから、様々な手法が提案されている。
【０００６】
ウエハ同士を接着剤等の中間層なしに接合する貼り合わせ（Ｂｏｎｄｉｎｇ）法は、中村らにより提案されたが、その研究が盛んになるのは、Ｊ．Ｂ．Ｌａｓｋｙら（Ｊ．Ｂ．Ｌａｓｋｙ，Ｓ．Ｒ．Ｓｔｉｆｆｌｅｒ，Ｆ．Ｒ．Ｗｈｉｔｅ，ａｎｄ Ｊ．Ｒ．Ａｂｅｒｎａｔｈｅｙ，ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔｏｆ ｔｈｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ（ＩＥＥＥ，Ｎｅｗ Ｙｏｒｋ，１９８５），Ｐ．６８４）が貼り合わせたウエハの一方を薄膜化する手法とその上に形成したＭＯＳトランジスタの動作を１９８４年に報告して以降である。
【０００７】
Ｌａｓｋｙらの方法は、第１のウエハとして高濃度にボロンの添加された単結晶シリコンウエハ上に低濃度、あるいは、ｎ型のエピタキシャルシリコン層を形成したものを用意し、この第１のウエハと表面に酸化膜が形成された第２のウエハを必要に応じて洗浄した後、密着するとファンデルワールスカ力により２枚のウエハは接着する。さらに熱処理を行うと、両ウエハの間には共有結合が形成され、接合強度はデバイス作製に支障のないレベルにまで高まる。しかるのち、第１のウエハを裏面より、ふっ酸、硝酸、酢酸の混合液でエッチングし、ｐ+ シリコンウエハを選択的に除去し、エピタキシャルシリコン層のみを第２のウエハ上に残すというのがＬａｓｋｙらの方法（Ｓｉｎｇｌｅ Ｅｔｃｈ−ｓｔｏｐ法）である。しかしながら、Ｐ+ シリコンとエピタキシャルシリコン（ｐ- あるいは、ｎ）のエッチング速度の比は数十と低く、ウエハ全面に均一な膜厚のエピタキシャルシリコン層を残す為にさらなる改良が望まれていた。
【０００８】
そこで、選択エッチングを２回に分けて実施する方法が考え出された。すなわち、第１の基板として、低不純物濃度のシリコンウエハの基板の表面にｐ++のＳｉ層と低不純物濃度層を積層したものを用意し、この基板を前記方法と同様な第２の基板に貼り合わせる。そののち、第１の基板を裏面より、研削、研磨等の機械的方法で薄層化する。次に第１の基板に埋め込まれたｐ++Ｓｉ層が全面で露出するまで、選択エッチングを行う。このとき、エッチング液としてエチレンジアミンピロカテコール、ＫＯＨ等のアルカリ液を用いることで、基板の不純物濃度の違いによる選択エッチングが行われる。しかるのち、前記したＬａｓｋｙらの方法と同様のふっ酸、硝酸、酢酸の混合液による選択エッチングにより露出したｐ++のＳｉ層を選択的に除去すれば、第２の基板上には前記した低不純物濃度の単結晶Ｓｉ層のみが移設される（Ｄｏｕｂｌｅ Ｅｔｃｈ−ｓｔｏｐ法）。かかる方法においては、選択エッチングを複数回実施することにより、総合的なエッチングの選択比を向上せしめ、結果としてＳＯＩにおける表面Ｓｉ層の膜厚均一性を向上させていた。
【０００９】
しかしながら、上記したような基板の不純物濃度、ないしは、組成の違いを利用した選択エッチングによる薄層化においては、不純物濃度の深さ方向のプロファイルの影響を受けることが予測される。すなわち、ウエハの接合強度を高めるために貼り合わせ後の熱処理を高温にすると、埋め込み層の不純物が拡散する結果、エッチングの選択性が劣化し、結果として、膜厚均一性が劣化してしまっていた。したがって、貼り合わせ後の熱処理は摂氏８００度以下である必要があった。また、かかる複数回のエッチングはそれぞれのエッチング選択比が低いので、量産時の制御性が疑問視されていた。
【００１０】
前記した方法ではエッチングの選択性を不純物濃度、ないしは、組成の差に求めていたが、特開平５−２１３３８号公報はかかる問題点を解決すべく、構造の差異にエッチングの選択性をもとめている。すなわち、単位体積当たりの表面積が２００ｍ2 ／ｃｍ3 というような多孔質シリコンと非多孔質シリコンの構造の差異により、１０万倍という高い選択エッチングを実現している（多孔質シリコンを用いた構造差による選択エッチング法）。かかる方法では、第１の基板たる単結晶Ｓｉウエハ表面を陽極化成により多孔質化したのち、非多孔質単結晶シリコン層をエピタキシャル成長させ、第１の基板とする。その後、第２の基板と貼り合わせ、必要に応じて熱処理等により接合強度を高めたのち、第１の基板の裏面を研削、研磨等により除去し、多孔質シリコン層を全面で露出せしめる。この後、多孔質シリコンをエッチングにより選択的に除去し、結果として、第２の基板上に前期非多孔質単結晶シリコン層を移設するという方法である。１０万倍という高い選択比を得た結果、得られるＳＯＩ層の膜厚均一性はエッチングで損なわれることはほとんどなく、エピタキシャル成長した単結晶シリコン層の成長時の均一性がそのまま反映されることが明らかになった。すなわち、市販のＣＶＤエピタキシャル成長装置が実現するウエハ内均一性として例えば１．５−３％以下がＳＯＩ−Ｓｉ層においても実現されるのである。この方法ではＦＩＰＯＳで選択酸化のための材料であった多孔質シリコンを選択エッチングの材料としている。したがって、Ｐｏｒｏｓｉｔｙは５６％近辺に限定されることはなく、むしろ、２０％前後といった低いものが好適である。なお、上記した特開平５−２１３３８号公報に開示されるＳＯＩ構造の作製方法は米原らの報告（Ｔ．Ｙｏｎｅｈａｒａ，Ｋ．Ｓａｋａｇｕｃｈｉ，Ｎ．ｓａｔｏ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６４（１９９４）ｐ．２１０８）において、ＥＬＴＲＡＮ（登録商標）と名付けられた。
【００１１】
また、多孔質シリコンは最終物の構造材とならないので、多孔質シリコンの構造変化、粗大化もエッチングの選択比を損なわない範囲で許容される。
【００１２】
本発明者である佐藤ら（Ｎ．Ｓａｔｏ，Ｋ．Ｓａｋａｇｕｃｈｉ，Ｋ．Ｙａｍａｇａｔａ，Ｙ．Ｆｕｊｉｙａｍａ，ａｎｄ Ｔ．Ｙｏｎｅｈａｒａ，Ｐｒｏｃ．ｏｆ ｔｈｅ Ｓｅｖｅｎｔｈ Ｉｎｔ．Ｓｙｍｐ．ｏｎ Ｓｉｌｉｃｏｎ Ｍａｔｅｒ．Ｓｃｉ．ａｎｄ Ｔｅｃｈ．，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ，（ｐｅｎｎｉｎｇｔｏｎ，Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．Ｉｎｃ．，１９９４），ｐ．４４３）は、多孔質上のエピタキシャル成長として、ＳｉＨ2 Ｃｌ2 を原料ガスとしたＣＶＤ（Ｃｈｅｍｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｏｎ）法を実施しており、その際のプロセス温度は、エピタキシャル成長前に行う熱処理が１０４０℃、エピタキシャル成長は９００−９５０℃である。
【００１３】
多孔質シリコンは、高温の熱処理では構造の粗大化が著しいが、佐藤らは、エピタキシャル成長に先だって、多孔質シリコンの孔壁に保護膜を形成する工程であるプリ酸化（Ｐｒｅｏｘｉｄａｔｉｏｎ）工程を導入したことにより熱処理に伴う多孔質シリコン層の構造粗大化はほぼ抑制されている。このプリ酸化は例えば酸素雰囲気中４００℃でなされる。
【００１４】
この方法においては、多孔質シリコン上への非多孔質単結晶シリコンのエピタキシャル成長をいかに欠陥少なく形成するかが重要な技術の一つである。これにより形成されるＳＯＩウエハでは、積層欠陥が主たる欠陥であり、多孔質シリコン上のエピタキシャルシリコン層中の積層欠陥密度は１０3 〜１０4 ／ｃｍ2 と報告されている。
【００１５】
【発明が解決しようとする課題】
一般に積層欠陥は酸化膜の絶縁耐圧の劣化を引き起こすおそれがあることが指摘されている。これは積層欠陥を囲む転位部分に金属不純物が析出した場合にｐ-n接合のリーク電流を高め、少数キャリアライフタイムを劣化させるためと考えられている。その他の上記した多孔質上のエピタキシャル成長に関する報告にあっても、より検出限界の低い欠陥顕在化エッチングののち、光学顕微鏡観察するという方法で結晶欠陥が１０3 ／ｃｍ2 を下回るという報告はなかった。１０3 〜１０4 ／ｃｍ2 の積層欠陥が１μｍ2 のゲート領域に含まれる確率はおよそ０．０００１〜０．００００１と低いものの、バルクシリコンウエハに比べれば、依然欠陥密度は高く、その影響は一般的には集積回路の収率として表面化することが予測される。上記方法により得られるＳＯＩウエハを実用に供するにあたってかかる積層欠陥密度を少なくとも１０００／ｃｍ2 以下に低減することが求められている。
【００１６】
（発明の目的）
本発明の第１の目的は、多孔質シリコン層上に結晶欠陥の低減された非多孔質単結晶層を有する半導体基板とその基板の作製方法を提供することである。
【００１７】
本発明の第２の目的は、絶縁物上に結晶欠陥密度の少ない非多孔質単結晶層を有する基板及びその作製方法を提供することである。
【００１８】
【課題を解決するための手段】
本発明は、多孔質シリコン層を有する基板を用意する工程、前記多孔質シリコン層を熱処理する熱処理工程、及び前記多孔質シリコン層上に非多孔質単結晶層を成長させる成長工程、を有する半導体基板の作製方法において、前記熱処理は、前記非多孔質単結晶層の原料ガスを含まない雰囲気中で且つ、前記熱処理によるシリコンのエッチング量２ｎｍ以下、及び前記多孔質シリコン層の表面孔密度の変化率ｒ（ｒ＝前記熱処理後の表面孔密度／前記熱処理前の表面孔密度）が、
【００１９】
【外４】
【００２０】
また、本発明は、多孔質シリコン層を有する第１の基板を用意する工程、前記多孔質シリコン層を熱処理する熱処理工程、前記多孔質シリコン層上に非多孔質単結晶層を成長させる成長工程、及び前記第１の基板上の前記非多孔質単結晶層を第２の基板上に移設する工程、を有する半導体基板の作製方法において、前記熱処理は、前記非多孔質単結晶層の原料ガスを含まない雰囲気中で且つ、前記熱処理によるシリコンのエッチング量が２ｎｍ以下、及び前記多孔質シリコン層の表面孔密度の変化率ｒ（ｒ＝前記熱処理後の表面孔密度／前記熱処理前の表面孔密度）が、
【００２１】
【外５】
【００２４】
以下、発明の実施の形態を説明する前に、多孔質シリコン層上への非多孔質単結晶層の形成方法及び、本発明をなすに至った技術的知見について述べる。
【００２５】
まず、多孔質シリコン層上への非多孔質単結晶層（エピタキシャル成長層）の形成方法について、図１のフローチャートを用いて説明する。
【００２６】
まず、多孔質シリコン層を有する基板を用意する（Ｓ１）。
【００２７】
次に、非多孔質単結晶層の成長に先立って、上記多孔質シリコン層を非多孔質単結晶層の原料ガスを含まない雰囲気下で熱処理を行う。
【００２８】
これは、プリベーク工程（Ｓ２）と呼ばれるもので、多孔質シリコン層表面に付着した自然酸化膜を除去等する工程である。
【００２９】
なお、上述の「非多孔質単結晶層の原料ガスを含まない雰囲気下」とは、具体的には、水素ガスを含む還元性雰囲気、又はＨｅ，Ａｒ，Ｎｅ等の不活性ガス雰囲気、又は、超高真空中での熱処理である。
【００３０】
上記プリベーク工程後、原料ガスを投入し、非多孔質単結晶層の成長（Ｓ３）を行う。こうして、多孔質シリコン層上へ、非多孔質単結晶層が形成される。
【００３１】
次に、本発明をなすに至った技術的知見について述べる。
【００３２】
（実験１）
本発明者は、プリベーク工程が、多孔質シリコン層上の単結晶シリコンに導入される積層欠陥にどのような影響を与えているか詳細に調べるために、プリベーク工程により多孔質シリコン層表面の孔密度がどのように変化しているかを観察した。
【００３３】
なお、プリベーク工程の際に、該工程を行う装置内に存在する水分や酸素による孔径、孔密度の変化の影響を最小限に抑えるため、水分、酸素はできるだけ装置内に混入しないようにした。
【００３４】
具体的には、以下に詳述するように、ロードロック室を設けることにより、反応室を直接大気にさらすことなく、ウエハの出し入れを行えるようにしている。そして、反応室のリーク量は２０ｍＴｏｒｒ／分以下、より好ましくは、１０ｍＴｏｒｒ／分以下とするのがよい。また、供給ガス系のガスパネルのリーク量を０．５ｐｓｉ／２４ｈ、より好ましくは０．２ｐｓｉ／２４ｈ以下とするのがよい。
【００３５】
更に、また供給ガスとしては高純度のものを用いることが好ましく、具体的には、例えば、Ｈ2 ガスを用いてプリベークを行う場合は、装置の近く約２０ｍ以内、好ましくは１０ｍ以内に配置されるガス純化器を通したものを使用するのがよい。純化器としては、加熱したパラジウムセルを透過させるタイプのものや吸着材を装備したフィルター型のものが好適に用いられる。
【００３６】
図２に模式的に示される処理装置を用いた。
【００３７】
２１は反応室（プロセスチャンバー）、２２はロードロック室３２は、搬送室（移載チャンバー）である。２３は、反応室２１と搬送室３２とを仕切るゲートバルブ、２４は搬送室３２とロッドロック室２２を仕切るゲートバルブである。２５は、基板Ｗを加熱する為のランプのような加熱器、２６は基板Ｗを載置するサセプタ、２７，２８，３３は反応室２１とロッドロック室２２室搬送室３２内をそれぞれ排気する為の排気系、２９は反応室２１内に処理ガスを導入する為のガス供給系、３０，３４は、搬送室３２やロッドロック室２２内をパージしたり、昇圧する為のガスを導入する為のガス供給系である。３１は基板Ｗを反応室２１に対して搬入及び搬出する為の搬送アームである。３５はウエハカセットである。
【００３８】
更に変形例として、ロッドロック室２２を、搬送アームを収容する搬送室３２とをゲートバルブ２４で仕切らずに一体化したものであってもよい。
【００３９】
なお、このようなロードロック室付の処理装置を用いて行う熱処理を、便宜上、「系Ａでの熱処理」という。
【００４０】
この系Ａでは、反応室の加熱器を予め稼動させ、サセプタ等を６００℃〜１０００℃程度に昇温させておくことができる。
【００４１】
この方法を採用すると、反応室に導入されたウエハをおよそ１０秒程度で６００℃〜１０００℃に昇温させることが可能であり、昇温時間の短縮、および後述する多孔質シリコンの表面の孔状態の変化が、この熱処理により進行するのを抑制することができる。
【００４２】
ロードロック室付の装置を用いて、多孔質シリコン層を形成した基板を熱処理（プリベーク）だけ施した後、反応容器より取り出して、高分解能走査型電子顕微鏡（ＨＲ−ＳＥＭ）で観察する実験を行った。
【００４３】
多孔質シリコンは、ＨＦ−Ｃ2 Ｈ5 ＯＨ−Ｈ2 Ｏ混合溶液中で陽極化成して作製し、その後、４００℃、酸素雰囲気中で１時間熱処理した（プリ酸化工程）。その後、１．２５％ＨＦ水溶液に２５秒ほど漬け（ＨＦディップ工程）、水洗して、乾燥した後、エピタキシャル成長装置に設置した。図３（ａ）はエピタキシャル成長装置に設置する直前の多孔質シリコン層表面のＳＥＭ像である。直径１０ｎｍ程度の孔が１０11／ｃｍ2 の密度で形成されていた。
【００４４】
９５０℃、６００Ｔｏｒｒで、２秒間だけ水素中での熱処理を施した直後の多孔質シリコン層表面のＳＥＭ像を図３（ｂ）に示す。孔密度は多少減少しているが、依然１０10／ｃｍ2 台であった。孔径は、ほとんど変わらず１０ｎｍ程度であった。
【００４５】
一方、１１００℃で２秒間だけ水素中での処理した多孔質シリコン層表面を観察すると、孔密度は著しく減少し、およそ１０6 ／ｃｍ2 に減少していた。残留した孔は、図３（ｃ）に示すように孔径が大きくなっており、直径４０ｎｍに及ぶものもあった。孔径の増大は、残留酸素・水分による酸化、エッチングや、表面拡散による拡大、隣接する孔の合体等で生じると考えられる。
【００４６】
図３（ｂ）の場合、多孔質シリコン層上の非多孔質単結晶シリコンに導入される積層欠陥密度は１×１０2 個／ｃｍ2 、図３（ｃ）の場合は、２×１０4 個／ｃｍ2 であった。
【００４７】
プリベーク工程については、たとえば、特開平９−１００１９７号公報記載のように、Ｓｉ原子のマイグレーションにより孔の閉塞が起こり、積層欠陥密度の低減につながると考えられていた。
【００４８】
もちろんプリベーク時の温度や時間等の条件、あるいはプリベークを行う装置内の環境によって違いはあるが、今回の実験で、はじめて孔の閉塞が起きる一方で、数は少ないものの孔径の大きな残留孔が生成していることが分かった。プリベーク工程により孔密度は減少しているのに、図３（ｃ）の場合のように積層欠陥密度が大きくなることが分かった。
【００４９】
なお、Ｎ．Ｓａｔｏ ｅｔ ａｌ．Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３５ ９７３（１９９６）によれば、表面全体の大半の孔はプリベーク工程により封止されるにもかかわらず、依然残留孔がわずかであるが存在し、このわずかの残留孔が積層欠陥の導入原因となっていることを示唆している。
【００５０】
例えば、１０11ｃｍ-2の表面孔密度が、１０4 ｃｍ-2にまで減少するということは、表面孔の９９．９９９９９％が封止される一方で１０4 ｃｍ-2の孔が残留していることを意味する。
【００５１】
本実験においては、プリベーク工程により孔密度の減少率の大きい図３（ｃ）の方が、減少率の小さい図３（ｂ）よりも積層欠陥密度が大きくなることが分かった。
【００５２】
これは、プリベーク工程により多孔質シリコン層表面の孔密度が減少し、非多孔質に近づく一方で、残留する孔の孔径が拡大すると、積層欠陥密度の低減が望めないことを意味する。
【００５３】
すなわち、プリベーク工程は、多孔質表面の孔密度の減少とともに、一部の孔の径の増大を招くことが分かった、なお、図４（ａ）（ｂ）（ｃ）は、図３（ａ）（ｂ）（ｃ）のＳＥＭ像をそれぞれ模式的に表したものである。
【００５４】
また、前述のロードロック室付の装置を用いて実験を行い求めた多孔質シリコン層表面の残留孔密度と熱処理時間の関係を図５に示す。熱処理条件は、温度は、９５０℃、圧力は６００Ｔｏｒｒ、水素ガス雰囲気中である。
【００５５】
熱処理時間とともに、残留孔密度は、徐々に減少していき、熱処理前の多孔質層表面の孔密度が１０11／ｃｍ2 であるのに対して、２００秒たつと孔密度は１０7 ／ｃｍ2 程度になることが分かる。もちろん、孔密度が１０7 ／ｃｍ2 になった場合は、数は少ないものの、孔径の大きな残留孔が発生している。
【００５６】
（実験２）
本発明者は、更にプリベーク後の残留孔密度と積層欠陥密度の相関関係を調べた。その結果を図６に示す。
【００５７】
なお、プリベーク工程の際に、該工程を行う装置内に存在する水分、酸素の影響をできるだけ避けるため、前述のロードロック室付の装置を用いて行った。すなわち、系Ａでの熱処理である。
【００５８】
プリベークを行う直前の多孔質シリコン層表面の孔密度は、およそ１０11／ｃｍ2 であるが、図６よりプリベーク後の残留孔密度が１０7 ／ｃｍ2 以上であれば、大幅に積層欠陥密度が低減できることが分かった。すなわち、プリベーク前後における残留孔密度の変化率ｒ（＝（プリベーク後の残留孔密度）／（プリベーク前の残留孔密度））が
【００５９】
【外６】
【００６０】
【外７】
【００６１】
【外８】
【００６２】
プリベーク後の多孔質シリコン層表面の孔密度の大幅な変化は、多孔質シリコン層上の非多孔質単結晶シリコン層中の積層欠陥密度に影響を及ぼすことが明らかになった。
【００６３】
特に、表面の孔（Ｐｏｒｅ）が、シリコンの表面拡散によって変形し、孔密度が大幅に減少する前に、シリコン原料ガスを投入し非多孔質単結晶シリコンの堆積を開始すると、積層欠陥の低減につながることが分かった。
【００６４】
すなわちプリベークに伴う孔密度の減少を、４桁以内、より好ましくは２桁以内に抑制することで、結晶欠陥密度が１０2 ／ｃｍ2 程度にまで減少することが、本発明で初めて明らかになった。
【００６５】
なお、多孔質シリコン層には、熱処理（プリベーク）の結果、多孔質シリコン層内で引っ張り応力が印加され格子定数が単結晶シリコンのそれより大きくなる。そして、多孔質シリコン層表面の残留孔の周縁部には、この引っ張り応力が集中し、格子定数はさらに大きくなり、格子不整合による結晶欠陥が導入されやすくなる。
【００６６】
多孔質シリコン表面の孔の平均孔間距離は、孔密度が１０11／ｃｍ2 のとき、およそ３０ｎｍである。この距離の場合には孔のサイズ１０〜２０ｎｍに対して、十分に大きくはないため、複数の孔が相互に影響しあい、孔の周縁の応力集中は緩和される。一方、孔密度が１０10／ｃｍ2 では、平均孔間距離は、１００ｎｍ、さらに１０9 ／ｃｍ2 では、平均孔間距離は３００ｎｍとなり、孔径に対して十分な距離になるため、孔同士の相互作用による孔周縁の応力集中の緩和効果は殆どなくなる結果、結晶欠陥が残留孔の部分で導入されやすくなると考えられる。
【００６７】
（実験３）
さらに、本発明者は、積層欠陥密度と、プリベーク温度との相関を調べた。その結果を示したのが図７である。なお、図中Ａは、系Ａでプリベークを行った場合のデータである。その際の圧力は６００Ｔｏｒｒであった。Ｂ−１，Ｂ−２については、後述する。
【００６８】
積層欠陥密度は、１０００℃を越える高温領域では、１０4 ／ｃｍ2 台である。しかし、温度を下げていくと９５０℃付近に欠陥密度の極小値が存在し、積層欠陥密度は、９５０℃で１０2 ／ｃｍ2 程度まで減少することが分かった。すなわち、プリベーク温度は、１０００℃以下、より具体的には、８８０℃以上１０００℃以下、より好ましくは、８７０℃以上９７０℃以下、更に好ましくは、９００℃以上９５０℃以下であればよい。
【００６９】
なお、プリベーク温度と積層欠陥密度との関係は常に図７のＡのような相関があるわけではない。系Ａとは異なり、ロードロック室のない大気開放型の反応室をもつ装置（以下、当該装置を用いて行う熱処理を「系Ｂでの熱処理」という。）を用いて、７６０Ｔｏｒｒの圧力下で同様の実験を行ったところ、積層欠陥密度は、プリベーク温度を上げるのに伴い、減少している（Ｂ−１）。また、系Ｂ−２は成長初期のシリコンソースガスの供給量を少なくして、成長速度を著しく抑制したものである。系Ｂ−１に比して、温度に依らず積層欠陥密度が約１／３に減少しているものの、いずれの場合にも積層欠陥密度は熱処理温度を高温にして初めて低減されている。系Ｂについては、佐藤らのデータ（Ｎ．Ｓａｔｏ ｅｔ．ａｌ．Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３５（１９９６）９７３）に報告のデータである。
【００７０】
なお、このように熱処理温度を高温にすることで欠陥密度が低減される理由は、次のとおりである。系Ｂ−１、Ｂ−２では、装置内に酸素、水分が多く存在し昇温過程で、残留酸素・水分によりシリコン表面に酸化シリコンが一旦形成される。
【００７１】
低温領域（１０５０℃以下）では、形成された酸化シリコンを除去しきれないので、欠陥密度が高くなる。ところが熱処理温度十分に高く、そして時間を十分に確保すると、形成された酸化シリコンが除去される結果、結晶欠陥密度が減少し始める。
【００７２】
以上のことから、プリベーク温度と積層欠陥密度との相関は、プリベークを行う環境（酸素、水分量）によっても違いがあることが分かった。
【００７３】
（実験４）
系Ａと系Ｂでの反応容器内に存在する酸素、水分等の量の違いを調べるため、熱処理（プリベーク）の際に、どの程度シリコンがエッチングされるかを調べた。
【００７４】
その結果を図８に示す。
【００７５】
微量の酸素分や水分が系に存在している場合、これらの濃度が低ければシリコンをエッチングすることは、Ｆ．Ｗ．Ｓｗｉｔｈ ｅｔ．ａｌ．Ｊ．Ｅｌｅｃｒｏｃｈｅｍ．Ｓｏｃ．１２９ １３００（１９８２）やＧ．Ｇｈｉｄｉｎｉ ｅｔ．ａｌ．Ｅｌｅｃｒｏｃｈｅｍ．Ｓｏｃ．１３１ ２９２４（１９８４）に報告されている。
【００７６】
一方、水分等の濃度が高くなると、シリコンを酸化して酸化シリコンを形成する。そして、この酸化シリコンは、温度上昇に伴い、隣接するシリコンと反応し、エッチングされてしまう。ＳｉＯ2 ＋Ｓｉ→２ＳｉＯ↑との反応をおこすのである。
【００７７】
結局、系に残留する酸素分、水分は昇温中にシリコンのエッチングに寄与するので、反応容器内の残留酸素・水分量の大小は、シリコンのエッチング量を調べることによって把握できる。
【００７８】
図８に２つ系Ａ，Ｂにおける、非多孔質単結晶シリコンのエッチングによる厚み減少量の時間依存性を示す。系Ａでの熱処理は、１１００℃、系Ｂでの熱処理は１０５０℃、系Ａでは６００Ｔｏｒｒ、系Ｂでは７６０Ｔｏｒｒ、熱処理雰囲気はどちらも水素ガスである。エッチング量は、ＳＯＩ基板を用い、ＳＯＩ層、すなわち単結晶シリコン層の膜厚減少量を測定して求めた。なお、系Ａ、系Ｂで温度や圧力が若干異なるのは、それぞれの装置における最適条件が異なるためである。
【００７９】
系Ｂでは、熱処理時間がＯ（グラフのｙ切片）であってもエッチング量が７ｎｍ以上もある。これは上記処理基体を設定温度まで昇温したのち、すぐに温度を下げた場合のエッチング量を意味する。昇温するだけで、７ｎｍ近くもシリコン厚が減少していることになる。一方、系Ａでは１０分間熱処理してもエッチング量は、２ｎｍ以下となっている。
【００８０】
なお、系Ａでは設定温度１０５０℃の場合よりも１１００℃の場合の方が熱処理時間に対するエッチング量が多いことが分かっている。
【００８１】
このように、反応容器内の酸素分・水分の量の違いが、昇温工程でのシリコンの酸化と形成された酸化シリコンのエッチングによる層厚の減少によって把握された。
【００８２】
すなわち、系Ａでは、装置内に存在する酸素や水分量が非常に少ないので、昇温工程の際にシリコンが酸化シリコンとなる量も少なく、結果としてエッチング量も少ない。
【００８３】
一方、系Ｂでは装置内の酸素や水分量が多いのでエッチング量も多くなる。
【００８４】
反応容器内の酸素分・水分は、供給されるガスの純度、供給配管内の吸着水分、微小リーク、反応容器自身の気密性、及び、反応容器への基板搬入時の混入によって決まる。そして、基板搬入時の酸素分、水分の混入はロードロックを介して、基板を反応容器に導入（系Ａ）するか、直接反応容器を大気開放して基板を搬入（系Ｂ）するかが大きく作用する。但し、反応容器を大気開放し、基板を搬入する系Ｂであっても、その後、昇温せずに十分に容器内のガスを置換すれば、残留酸素・水分濃度は減少するが、量産時には効率が問題となる。また、エッチング量は、設定温度まで昇温するのに要する時間の影響も受ける。熱容量の小さい基板保持具に指示されている場合には、昇温速度を高めることが可能である。
【００８５】
又、系Ａでは、図７に示す如く９００〜９５０℃付近で積層欠陥密度は極小値をとっており、これより高い温度のプリベークでは、残留孔密度が減少し、積層欠陥密度が増大していることは、既に述べた通りである。
【００８６】
一方、この極小値より低温の水素プリベークである８５０℃では積層欠陥密度は１０5 ｃｍ-2である。この条件下で、プリベーク後の多孔質シリコンの表面をＨＲＳＥＭで観察すると、残留孔の状態は、図３Ａと殆んど変わっていなかった。
【００８７】
すなわち、孔密度は減少しておらず、多孔質シリコン層の表面に自然酸化膜等の酸化シリコンが残留していたために、積層欠陥が１０5 ｃｍ-2 と高い値を示すものと考えられる。
【００８８】
以上の実験１〜４より、プリベークの為の昇温工程、およびプリベーク工程における反応室内の水分、酸素量を低減した系（実験１〜４における系Ａ）では、プリベークによる残留孔密度の変化やプリベーク温度、またプリベーク時間を制御することで積層欠陥密度の低減ができることが分かった。
【００８９】
以下、本発明の実施形態について説明する。
【００９０】
【発明の実施の形態】
（実施形態例１）
図９は本発明による半導体基板の形成方法を示す。
【００９１】
図９Ａに示すように、少なくとも表面側に多孔質シリコン層９０を有する基板１を用意する。２は孔、３は孔壁を示している。
【００９２】
次に、必要に応じて図９Ｂに示すように、前記多孔質単結晶シリコン層の孔壁３に薄い保護膜４を形成する（プリ酸化）。
【００９３】
このプリ酸化のために多孔質シリコン層表面には酸化シリコン膜などの保護被膜５が形成されているので、必要に応じてこれを低濃度のＨＦ水溶液に漬けて多孔質シリコン表面の保護膜を除去する（以下、「ＨＦディップ」と言う。）。図９Ｃにこの断面を模式的に示す。
【００９４】
次に、多孔質単結晶シリコンが形成された基体をエピタキシャル成長装置に設置し、図９Ｄに示すように熱処理（プリベーク）を行った後、図９Ｅに示すように非多孔質単結晶層６を形成する。
【００９５】
プリベーク時の条件は、多孔質シリコン層厚の変化量、即ち多孔質シリコン層の層厚（ｔ）の減少量（エッチング量ｔe ）がプリベークのための昇温工程において、２ｎｍ以下、より好ましくは１ｎｍ以下となる条件（条件１）と、多孔質シリコン層の表面孔密度の変化率ｒが、
【００９６】
【外９】
【００９７】
【外１０】
【００９８】
エッチング量ｔe は、プリベーク開始前の多孔質シリコン層の層厚をｔ0 、プリベーク終了時の多孔質シリコン層の層厚をｔ1 とした時に、ｔe ＝ｔ0 −ｔ1 で表わすことができる。表面孔密度の変化率ｒは、プリベーク前の表面孔密度をｄ0 、プリベーク後の表面孔密度をｄ1 とした時に、
【００９９】
【外１１】
【０１００】
そして、この熱処理時間の雰囲気はシリコン系ガスを含まない雰囲気、より好ましくは水素あるいは窒素ガスを含む還元性雰囲気、不活性ガス雰囲気、又は超高真空にするとよい。以下のこの熱処理について述べる。
【０１０１】
▲１▼装置への設置
表面に多孔質シリコン層を有する基体を残量酸素分、水分量が抑制された反応容器に設置する（図示せず）。本発明に用いられる熱処理としては、昇温工程、自然酸化膜除去工程の２工程に機能的に分けることもできる。なお、ここでいう自然酸化膜とは、ＨＦディップ工程以降に意図せずに多孔質シリコン層の表面に形成される酸化シリコン膜および、ＨＦディップ工程により除去しきれなかった酸化膜のことである。
【０１０２】
エッチング量の抑制は、昇温工程、自然酸化膜除去工程（プリベーク工程）中の反応容器内の残留酸素分、水分量を制御することにより実現される。前記反応容器内の残留酸素分、水分量の抑制は、供給ガス系に含有する酸素分、水分を抑制するだけでなく、反応容器への基体の搬入・搬出をロードロック室を通して行うことにより、反応容器内面が大気と直接接触することを防止することが有効である。
【０１０３】
また、必要に応じてキャリアガスである水素の純化装置（Ｐｕｒｉｆｉｅｒ）を装置近くに設置することも有効である。また、配管系、容器の気密性を高くすることも望ましい。これらを制御すると、前記したように昇温工程、自然酸化膜の除去工程の２工程における多孔質シリコン層のエッチング量が少なくとも２ｎｍ以下、より好ましくは１ｎｍ以下に維持できる。
【０１０４】
しかし、エッチング量を抑制する方法は、上記した方法に必ずしも限定されない。
【０１０５】
▲２▼昇温工程
多孔質シリコン層を表面に形成した基体を反応容器に設置後、基体を昇温させる。反応容器が石英材等の光透過性材料で形成されている場合には、反応容器外からの赤外ランプ照射で加熱する。その他、高周波による誘導加熱、抵抗加熱等がある。反応容器材は石英材やＳｉＣの他、ステンレス鋼などがある。昇温速度は、速ければ速いほど、残留酸素分、水分による酸化・エッチングを抑制できる。好ましくは、１℃／ｓｅｃ以上さらに好ましくは、５℃／ｓｅｃ以上である。
【０１０６】
反応容器への基体の搬入をロードロック室を介さずに行う場合には、基体搬入後、十分にパージを行い、容器内に混入した酸素分、水分を除去してから基体を加熱して昇温させる。いずれにしても、超高真空又は非酸化性雰囲気で行うことが望まれる。
【０１０７】
▲３▼自然酸化膜除去工程
昇温工程に引き続き自然酸化膜除去工程を行う。つまり、水素中、または水素を含む還元性雰囲気中あるいは、超高真空中での熱処理により、自然酸化膜を除去する。この時、多孔質シリコン層の表面孔密度の変化ｒが１００００分の１以上、より好ましくは１００分の１以上となるような条件で行う。
【０１０８】
上記条件を実現するためには、熱処理時の到達温度、すなわちプリベーク温度は、８５０℃以上１０００℃以下、好ましくは８７０℃以上９７０℃以下である。
【０１０９】
また、圧力は特に限定されるものではないが、好ましくは大気圧以下であり、７００Ｔｏｒｒ以下、さらには１００Ｔｏｒｒ以下で行うことも好ましい。
【０１１０】
昇温工程を除く熱処理時間すなわちプリベーク時間は、２００秒以内、好ましくは１００秒以内、より好ましくは６０秒以内、さらに好ましくは１０秒以内とし、その後は直ちに降温させるとよい。いずれにせよ自然酸化膜を除去することができれば、プリベーク時間はできるだけ短い方がよい。
【０１１１】
自然酸化膜は、ＳｉＯ2 ＋Ｓｉ−＞２ＳｉＯ↑
という反応により気相中に脱離するため、自然酸化膜厚が厚いと多孔質シリコン層表面、表面近傍のシリコンがエッチングされることになる。
【０１１２】
自然酸化膜は、ＨＦディップ後の水洗中、水洗、乾燥後、エピタキシャル成長装置へ設置するまでの大気中、エピタキシャル成長装置への設置中、及び、昇温工程中に形成される。特に昇温工程中に残留水分・酸素分が残留していると、温度の上昇とあいまって、シリコンを酸化して酸化シリコン膜を形成してしまう。結果、形成された酸化シリコンは近接するシリコンと反応して、シリコンをエッチングすることになってしまう。
【０１１３】
また、昇温中に形成される酸化シリコン膜が厚ければ厚いほど、形成された酸化シリコン膜を完全に除去するのに必要な熱処理時間が長くなる。かかる熱処理時間が長くなると、後に述べるように多孔質シリコン表面の構造変化が進行してしまうので、好ましくない。
【０１１４】
本発明では、エッチング量が少なくとも２ｎｍ以下、より好ましくは１ｎｍ以下でなければならないが、シリコンエッチング量が少ないということは、装置内でのシリコンの酸化の程度が小さいということに他ならない。
【０１１５】
この熱処理を継続すると、多孔質シリコンの表面では微小な荒れを平滑化し表面エネルギーを下げるべく表面原子のマイグレーションが生じ、表面の孔の大半が消失する。但し、大幅な孔密度の変化は、前述の実験からも分かるように、残留孔の孔径を著しく大きくしてしまうので、少なくとも４桁以内の孔密度の変化に抑えることが好ましい。
【０１１６】
多孔質シリコンと非多孔質単結晶シリコンの間に作用する応力により、多孔質シリコン層の表面の結晶格子は歪んでいるが、表面孔密度が減少した場合、この歪みが熱処理後に残った残留孔の周縁部に集中するため、残留孔部分に結晶欠陥が導入されやすくなると考えられる。
【０１１７】
本発明では、熱処理で孔密度が４桁より多く減少する前に、より好ましくは２桁より多く減少する前に、多孔質シリコン層表面へ非多孔質薄膜となる原料ガスの供給を開始することにより、孔密度の減少による残留孔部分への歪みの集中を防ぎ、積層欠陥の導入を抑制するものである。そして、この方法は、熱処理におけるシリコンのエッチング量が２ｎｍ以下という極めて小さい条件を満たすほど、装置内の水、酸素量が低減された環境下で行うことで有効なものとなる。
【０１１８】
自然酸化膜の除去は、シリコンのエッチング量が上で述べた範囲に抑制されるならば、ＨＦガスを用いた別の工程でなされてもよい。
【０１１９】
▲４▼エピタキシャル成長
熱処理工程を経た後には、ソースガスを供給し、多孔質の孔を塞ぎ、非多孔質単結晶層を所望の膜厚まで形成する。こうして多孔質シリコン上に積層欠陥密度の低減した非多孔質単結晶層を形成することができる。ソースガスとしては、非多孔質単結晶層が単結晶シリコンの場合には、ＳｉＨ4 （シラン）、ＳｉＨ2 Ｃｌ2 （ジクロロシラン）、ＳｉＨＣｌ3 （トリクロロシラン）、ＳｉＣｌ4 （テトラクロロシラン）、Ｓｉ2 Ｈ6 （ジシラン）等がある。
【０１２０】
非多孔質単結晶層としては、ホモエピタキシャル成長させたシリコンであっても、ヘテロエピタキシャル成長させたシリコンゲルマニウム、シリコンカーバイド、ヒ化ガリウム、インジウムリン等であってもよい。
【０１２１】
（多孔質シリコン層）
本発明に用いられる多孔質Ｓｉは、１９６４年にＵｈｌｉｒらが発見して以来現在に至るまで研究されている多孔質シリコンと本質的には同一であり、陽極化成（Ａｎｏｄｉｚａｔｉｏｎ）等の方法により作製されるが、多孔質Ｓｉであるかぎり、基板の不純物、面方位、作成方法等に限定されない。
【０１２２】
陽極化成により多孔質シリコン層を形成する場合、化成液はフッ酸を主たる成分とする水溶液である。陽極化成中には、電極やシリコン表面に気体が付着し、多孔質層を不均一にしやすいので、一般にはエタノールやプロパノール等のアルコールを添加して接触角（Ｃｏｎｔａｃｔ Ａｕｇｌｅ）を大きくして、付着した気泡の脱離を加速し（Ｅｎｈａｎｃｅ）、化成が均一に起こるようにしている。もちろん、アルコールを添加せずとも多孔質は形成される。本発明による多孔質シリコンをＦＩＰＯＳ法に用いる場合には、多孔度は５６％付近が、貼り合わせ法に用いる場合には低い多孔度（概ね５０％以下、より好ましくは３０％以下）が好適である。もちろん、これに限定されるものではない。
【０１２３】
多孔質シリコン層は以上のようにエッチングにより形成されるため、その表面には、多孔質の内部まで貫通する孔以外にも表面からＦｉｅｌｄ Ｅｍｉｓｓｉｏｎ ｔｙｐｅ Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＦＥＳＥＭ）で観察可能な程度に浅い凹凸といった方がよい浅い孔も存在する。
【０１２４】
多孔質シリコンの多孔度（Ｐｒｏｓｉｔｙ（％））は、低い方が多孔質上の積層欠陥密度は低減される。低多孔質の多孔質シリコンは例えば、陽極化成時のＨＦ濃度を高める、電流密度を下げる、温度を上げる等の方法によって、実現される。低多孔質度とは具体的には、１０％〜３０％である。
【０１２５】
また、多孔質単結晶シリコン層は、Ｓｉ基板の主表面層のみを多孔質化しても、Ｓｉ基板の全部を多孔質化してもよい。
【０１２６】
なお、多孔質層は、非多孔質単結晶シリコンにＨｅ，Ｎｅ，Ａｒのような希ガスイオン又は水素イオンを打込んで、必要に応じて熱処理することにより、非多孔質単結晶シリコンの少なくとも一部に、微小気泡（マイクロバブル）を生成させ、多孔質化することもできる。この点に関しては、例えば、特開平５−２１１１２８号公報に開示がある。
【０１２７】
（プリ酸化）
本発明においては、必要に応じて多孔質シリコン層の孔壁に保護膜を形成してもよい。多孔質シリコンの隣接する孔の間に壁の厚みは、数ｎｍ〜数十ｎｍと非常に薄いため、エピタキシャル成長時、エピタキシャル成長層の熱酸化時、あるいは、貼り合わせ後の熱処理によって多孔質層中の隣接する孔が凝集・粗大化し、さらには分断してしまうことがある。この多孔質層の孔の凝集（ａｇｇｌｏｍｅｒａｔｉｏｎ）・粗大化（Ｃｏａｒｓｅｎｉｎｇ）現象は、多孔質シリコンの選択エッチング速度の低下と選択比の劣化を招いてしまうことがある。ＦＩＰＯＳにおいては孔壁厚みの増加と孔の分断のために多孔質層の酸化の進行が妨げられ、多孔質層を完全に酸化することが困難になってしまう。そこで、多孔質層形成後に熱酸化等の方法により、あらかじめ孔壁に薄い保護膜を形成して、孔の凝集・粗大化を抑制することができる。保護膜の形成に際しては、特に酸化による場合は孔壁内部に単結晶シリコンの領域を残すことが必須である。従って、膜厚は数ｎｍあれば十分である。保護膜としては、酸化シリコン膜の他、窒化シリコン膜であってもよい。
【０１２８】
なお、貼り合わせ法によりＳＯＩ基板を作製する場合に、貼り合わせ後の熱処理等の後工程の低温化が十分になされ、多孔質の構造変化が抑制されれば、この工程は省略することも可能である。
【０１２９】
（ＨＦディップ）
上記プリ酸化された多孔質シリコン層はＨＦディップ処理することもできる。
【０１３０】
ＨＦディップに関しては、佐藤ら（Ｎ．Ｓａｔｏ，Ｋ．Ｓａｋａｇｕｃｈｉ，Ｋ．Ｙａｍａｇａｔａ，Ｙ．Ｆｕｊｉｙａｍａ，ａｎｄ Ｔ．Ｙｏｎｅｈａｒａ，Ｐｒｏｃ．ｏｆ ｔｈｅ Ｓｅｖｅｎｔｈ Ｉｎｔ．Ｓｙｍｐ．ｏｎ Ｓｉｌｉｃｏｎ Ｍａｔｅｒ．Ｓｃｉ．ａｎｄ Ｔｅｃｈ．，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｉｌｉｃｏｎ，（Ｐｅｎｎｉｎｇｔｏｎ，Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍ．ｓｏｃ．Ｉｎｃ．，１９９４），ｐ．４４３）によればＨＦディップの時間を長くすることにより、積層欠陥を１０3 ／ｃｍ2 程度まで低減できると報告しているが、本発明者らの更なる実験によれば、このＨＦディップに関しては、フッ酸溶液が局所的に多孔質シリコン内部に深く侵入して、Ｐｒｅｏｘｉｄａｔｉｏｎで形成した孔側壁の極薄酸化膜を除去してしまうことがあることが分かった。結果として、多孔質シリコン層内の局所的な構造粗大化を招き、多孔質シリコン層の選択的なエッチングによって多孔質シリコンが除去しきれず、島状に残留してしまうことがあった。すなわち、表面の自然酸化膜を除去するのに最低限必要な時間ないしは濃度を越えて、過度のＨＦディップを行うことは、必ずしも望ましくないことが分かった。
【０１３１】
また、長時間ＨＦディップをした場合、貼り合わせ後のアニール温度によっては多孔質層の構造粗大化が進行し、多孔質シリコンのエッチングに際し、エッチングされない部分（エッチング残渣）が生じることがあるため、ＨＦディップ時間は適当な範囲に制御する必要することが望ましい。
【０１３２】
ＨＦディップの後、水洗・乾燥を行い、多孔質の孔中の残留ＨＦ濃度を低下させることができる。
【０１３３】
（微量の原料供給による孔の閉塞）
なお、本発明においては、多孔質の孔の閉塞させる成長初期過程にて、ＳｉＨ2 Ｃｌ2 ，ＳｉＨ4 ，ＳｉＨＣｌ3 ，ＳｉＣｌ4 ，Ｓｉ2 Ｈ6 等のシリコン系ソースガスを用いて、２０ｎｍ．／ｍｉｎ以下、より好ましくは１０ｎｍ．／ｍｉｎ以下、さらに好ましくは、２ｎｍ．／ｍｉｎ．以下の成長速度になるようソースガスの流量を設定するとよい。なお、常温・常圧で気体であるシランが供給量の制御性の点からより好ましい。これにより結晶欠陥がさらに低減される。ＭＢＥ法のようにＳｉを固体ソースから供給し、基板温度が８００度以下と低い場合には成長速度は、０．１ｎｍ．／ｍｉｎ以下であることが望ましい。微量の原料供給工程（「プリインジェクション」と呼ぶこともある。）により、孔の閉塞が完了した後は、成長速度は特に制約されない。通常のバルクシリコン上の成長と同条件であっても構わない。あるいは、上記した微量の原料供給工程と同じ成長速度で引き続き成長を続けてもよいし、ガス種等を変更しても何等本発明の用件を阻害するものではない。また、微量の原料供給工程とは連続した工程であっても、一旦、原料の供給を中断したのち、改めて所望の原料を供給して成長としても構わない。なお、Ｎ．Ｓａｔｏ ｅｔ．ａｌ．Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３５（１９９６）９７３．では、微量の成長初期のＳｉＨ2 Ｃｌ2 の供給量を減じることにより、従来法に比して積層欠陥密度が低減されることが報告された。しかしながら、かかる方法では積層欠陥密度は、エピ前プリベーク温度を高くすることで低減される傾向に変わりはなく、上記したような多孔質層の構造粗大化に伴うエッチング残さが発生することがあった。本発明では、成長前の熱処理を従来よりも低温の９００℃〜９５０℃程度で行うことができるので、多孔質の構造の粗大化は生じにくい。
【０１３４】
本実施の形態によれば、熱処理の際のシリコンのエッチング量の少ない装置に、多孔質シリコン層を有する基体を設置して、成長前の熱処理時間を制御することにより、従来法のように高温の熱処理を避けることもできる。こうすれば、結晶欠陥密度を低減でき、多孔質の構造粗大化と孔の分断を抑止し得る。
【０１３５】
また、成長温度・圧力・ガス流量等は上記成長初期工程とは独立に制御できるので、処理温度を低温にして、多孔質シリコンの構造粗大化、あるいは、多孔質シリコンからのボロン、燐等の不純物のオートドーピング、固相拡散を抑制したり、成長温度を上げ、シリコンソースガスの流量を増やすことで成長速度を高めて、厚い非多孔質単結晶シリコン膜を短時間で形成してもよい。
【０１３６】
また、成長する非多孔質単結晶層は、前述したとおり、シリコンに限られるものではなく、ＳｉＧｅ，ＳｉＣ等のＩＶ族系のヘテロエピタキシー材料、あるいは、ＧａＡｓに代表される化合物半導体であっても構わない。また、前記微量原料供給工程では、シリコン系ガスを用い、その後は別のガスを用いてヘテロエピタキシャル成長させても構わない。
【０１３７】
なお、多孔質層表面の孔の封止工程（プリベーク、プリインジェクション）後、所望の膜の成長前に、プリベーク、プリインジェクションよりも高い温度で、かつ半導体膜の原料ガスを含まない雰囲気（たとえば水素を含む還元性雰囲気）で熱処理することも好ましい。当該熱処理を中間ベーク（ｉｎｔｅｒ ｂａｋｉｎｇ）という。
【０１３８】
（実施態様例２）
多孔質単結晶シリコン層上に積層欠陥密度の低い非多孔質単結晶シリコン層を有する半導体基板の応用例について図１０により説明する。
【０１３９】
単結晶Ｓｉ基板の少なくとも一表面側を一部あるいは全部多孔質化し多孔質シリコン層１１を有する基体１０を作製する（図１０Ａ）。図では、一部多孔質化した場合について示している。
【０１４０】
実施態様例１に示したのと同様の方法、すなわちプリベークのための昇温工程、およびプリベーク工程におけるシリコンのエッチング量が２ｎｍ以下、より好ましくは１ｎｍ以下の条件を満たし、かつプリベークに伴う多孔質シリコン層表面孔密度の変化ｒが、１００００分の１より大きく、好ましくは１００分の１以上である熱処理を行う（図１０Ｂ）。その後で該多孔質単結晶シリコン層上に非多孔質単結晶層１２を形成する（図１０Ｃ）。
【０１４１】
なお、熱処理に先だって、前述のプリ酸化、ＨＦディップを行ってもよい。さらには熱処理後に微量の原料供給による孔の閉塞工程（プリインジェクション）を行うことも好ましい。
【０１４２】
次に、貼り合わせ法によりＳＯＩ基板を作製するが、まず非多孔質単結晶シリコン、第２の基体の少なくともどちらか一方の主面に絶縁物層を形成し、その後、非多孔質単結晶層が内側に位置するように貼り合わせ、多層構造体を形成する（図１０Ｄ）。必要に応じて貼り合わせ強度を高めるための熱処理を行った後、多孔質シリコンの選択エッチング等による除去の工程（図１０Ｅ）を経て、多孔質シリコン上のエピタキシャル成長層を第２の基板上に移設すれば、ＳＯＩ構造を得ることができる。
【０１４３】
なお、絶縁物層としての酸化膜は、非多孔質単結晶層表面を酸化してもよいし、又、第２の基体の表面に酸化膜を形成してもよい。
【０１４４】
また、非多孔質単結晶層表面および、第２の基体の両方に酸化膜を形成してもよい。
【０１４５】
なお、多孔質シリコン層上に形成する非多孔質単結晶層としては、非多孔質単結晶シリコン層の他、ヘテロエピタキシャル層であってもよい。
【０１４６】
第２の基体自体が石英ウエハ、石英ガラスやプラスチック等の光透過性絶縁性基体である場合は、絶縁物１４は省略することもできる。
【０１４７】
貼り合わせ強度が、後の工程に耐えるのに十分であれば、後工程に進む。研削等の機械的方法、エッチング等の化学的方法等により、多孔質層が形成された基板の裏面側を除去して多孔質層を表出させる。あるいは、多孔質層中で基板の裏面側の部分を剥離することによって、多孔質層を表出させてもよい。剥離は、くさび等を端面から挿入することや、ウォータージェットのように流体を噴きつけることにより、機械的に剥離させてもよいし、超音波や、熱応力等を利用してもよい。予め多孔質層中に機械的強度の弱い高多孔度層を部分的に形成しておくことにより、分離しやすくしておくとよい。例えば、多孔質層の構成を、高多孔度（３０％〜７０％）の第１の多孔質層、該第１の多孔質層上の低多孔度（１０％〜３０％）の第２の多孔質層とし、そして該第２の多孔質層の上に非多孔質単結晶層を形成する。
【０１４８】
（多孔質の選択エッチング）
非多孔質単結晶層１２上に残留した多孔質層は、選択エッチングにより除去する。選択エッチング液はＨＦ、Ｈ2 Ｏ2 、Ｈ2 Ｏ2 の混合液が好適に用いられる。反応中に生成される気泡を除去するために、混合液中にエチルアルコール、イソプロピルアルコールや界面活性剤を添加してもよい。
【０１４９】
本方法では、多孔質層の構造変化・粗大化、孔の分断が抑制されているので、選択エッチングにおいて選択性の劣化が少ない。
【０１５０】
なお、多孔質シリコン上に形成した非多孔質単結晶シリコン層を貼り合わせる第２の基体は特に限定されない。シリコンウエハ、熱酸化シリコン膜を形成したシリコンウエハ、石英ウエハ等の透明基板、サファイアウエア等、前記非多孔質単結晶シリコン表面、ないしは、その上に形成した膜の表面と密着できる平滑さを有していればよい。絶縁性基体と貼り合わせる場合には、絶縁層１４は省ける。
【０１５１】
また、非多孔質単結晶シリコン層はそのまま第２の基体と貼り合わせても貼り合わせる前に膜を形成してもよい。形成する膜は、酸化シリコン、窒化シリコンの他、ＳｉＧｅ、ＳｉＣ、ＩｎＰ、ＧａＡｓ、ＩｎＧａＡｓＰ、ＧａＡｓＡｌ等のＩＩＩ−Ｖ化合物やＩＩ−ＶＩ化合物の単結晶膜を形成したものであってもよいし、これら複数の膜を積層したものであってもよい。
【０１５２】
貼り合わせ前には貼り合わせ面を清浄に洗浄することが好適である。洗浄は通常の半導体プロセスで用いられる先行工程を採用してもよい。また、貼り合わせ前に窒素プラズマ等を照射すると接着強度を高めることができる。
【０１５３】
貼り合わせ後には、熱処理を行って貼り合わせ強度を高めることが望ましい。
【０１５４】
（水素アニール）
多孔質シリコン除去後の非多孔質単結晶層１２上には、表面に存在していた多孔質シリコンの孔と側壁の周期を反映した凹凸が存在する場合がある。この表面は、非多孔質単結晶シリコンと多孔質シリコンの界面に相当するが、そもそもどちらも単結晶シリコンであり、孔があるかどうかだけの差であるためである。この表面凹凸はＣＭＰ（Ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）に代表される研磨等によっても除去できるが、水素を含む還元性雰囲気中で熱処理（「水素アニール」と言われる。）を行うと、非多孔質単結晶シリコンの膜厚を、殆ど減じることなく凹凸を除去できる。水素アニールは、大気圧下、高圧下、減圧下、微減圧下いずれでもよい。また、温度は８００℃以上単結晶シリコンの融点以下、好ましくは９００℃以上１３５０℃以下である。
【０１５５】
（ボロン濃度制御）
一方、多孔質シリコン層上のエピタキシャル層の結晶成長は、一般にｐ+ Ｓｉ（〜０．０１Ω・ｃｍ ｂｏｒｏｎ ｄｏｐｅｄ）を多孔質化した方が、ｐ- Ｓｉ（〜０．０１Ω・ｃｍ ｂｏｒｏｎ ｄｏｐｅｄ）を化成した場合と比べはるかに良好であるが、高濃度Ｂｏｒｏｎが、エピタキシャル成長時にオートドーピング、あるいは、固相拡散してエピタキシャルシリコン層に拡散してしまう場合がある。エピタキシャルシリコン層に拡散したボロンは多孔質シリコン除去後にも残留してしまい、ＳＯＩにおける活性層の不純物濃度の制御に支障を来す場合がある。これを解決するために佐藤ら（Ｎ．Ｓａｔｏ，ａｎｄ Ｔ．Ｙｏｎｅｈａｒａ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６５（１９９４）ｐ．１９２４）は、ＳＯＩ構造が完成した基板を水素アニールすることで、ボロンの拡散速度の低いＳＯＩ層表面の自然酸化膜を除去し、ＳＯＩ層中のボロンを外部に拡散することで、低濃度化を実現している。しかしながら、エピタキシャルシリコン層への過度のボロン拡散は、埋め込み酸化膜中へのボロン取り込みを招き、水素アニールの長時間化を招き、プロセスコストの増大、あるいは、埋め込み酸化膜中のボロン濃度の制御性の悪化などの問題が生じることがあった。この課題の解決には、エピタキシャルシリコン層の形成条件を低温化するなどしてボロンの拡散を抑制することが有効である。本発明によれば、エピタキシャルシリコン層の形成は、孔の閉塞とは独立に条件を設定できるので、適切な条件を設定可能である。
【０１５６】
（ＦＩＰＯＳ法）
また、貼合せ工程を行わずに、ＦＩＰＯＳ法により、エピタキシャル成長層を部分的に除去した後、酸化処理により多孔質シリコンを選択的に酸化して、ＳＯＩ構造を形成しても良い。本方法では、多孔質層の構造変化・粗大化・孔の分断が抑制されているので、選択酸化においても選択性の劣化が少ない。
【０１５７】
（ヘテロエピタキシー）
多孔質シリコン層上へ形成される非多孔質単結晶層としては、シリコンの他、ＧａＡｓ等の化合物半導体、ＳｉＣ，ＳｉＧｅ等のＩＶ族系のヘテロエピを実施しても良い。ヘテロアピタキシーにおいては、多孔質シリコンが応力の緩衝材料として作用し、格子不整合による応力を緩和することができる上に、非多孔質単結晶シリコン層の結晶欠陥密度が低減できているので、ヘテロエピタキシャル成長層の欠陥密度も低減される。本方法では、多孔質層の構造変化・粗大化・孔の分断が抑制されているので、応力の緩衝効果の劣化が少ない。
【０１５８】
（その他の応用）
多孔質シリコンにはゲッタリング作用があるため、上記したようなＳＯＩ構造を形成せずとも、本発明により作製した非多孔質単結晶シリコン層にＭＯＳトランジスタ、バイポーラトランジスタ等を直接形成すれば、工程中の金属汚染等の不純物汚染耐性の高い基板となる。
【０１５９】
本方法では、従来の方法に比べ、熱処理温度、特に孔に封止前の熱処理温度を低温化できるため、多孔質層中の孔の凝集・拡大・分断等を抑制できるため、貼り合わせ法での後の工程での多孔質層の選択エッチングでの選択性を劣化させない。すなわち、多孔質層除去において、残さを発生させないで、非多孔質単結晶シリコン層の結晶性を向上できる。また、ＦＩＰＯＳ法においては、多孔質層の選択酸化の酸化速度を劣化せしめない。
【０１６０】
以下、本発明の具体的な実施例について説明する。
【０１６１】
（実施例１：９５０℃，６００Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ，１２０ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−２μｍ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．００５Ω・ｃｍにしたＣＺ６インチ（１００）ｐ+ シリコンウエハを用意した。
【０１６２】
２）４９％ＨＦとエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ+ Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを形成した。
【０１６３】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０１６４】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１６５】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１６６】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０１６７】
６）プロセスチャンバーの圧力を６００Ｔｏｒｒに設置した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、９５０℃で２秒保持した後、温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９５０℃で１２０秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０１６８】
７）ロードロック室を大気開放してウエハを取り出し、ＨＲ−ＳＥＭに多孔質層表面の状態を観察したところ、２秒処理のウエハ上に多孔質の表面孔密度は、６．８×１０10／ｃｍ2 であり、１２０秒処理の多孔質の表面孔密度は、３．０×１０9 ／ｃｍ2 であった。エピタキシャル成長装置に設置する前のサンプルの孔密度は９．８×１０10／ｃｍ2 であるから、変化率ｒはそれぞれ７／１０、３／１００であった。すなわち、本発明にいう条件２を満足している。
【０１６９】
８）また、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）、６）の処理を施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であった。すなわち、本発明にいう条件１を満足している。
【０１７０】
９）４）の処理が終了したウエハを５）のようにして、エピタキシャル成長装置のプロセスチャンバーに移載した。
【０１７１】
１０）プロセスチャンバーの圧力を６００Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、熱処理（プリベーク処理）として９５０℃で２秒保持した後、濃度２８ｐｐｍになるように水素のキャリアガスにＳｉＨ4 を添加して、２００秒処理し、ＳｉＨ4 の添加は終了し、その後、圧力を８０Ｔｏｒｒに温度を９００℃に下げて、今度はＳｉＨ2 Ｃｌを濃度０．５ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９５０℃水素雰囲気中でのプリベーク処理時間を１２０秒とし、これ以外は同じ処理をしてロードロック室に戻した。なお、濃度２８ｐｐｍになるようにＳｉＨ4 を添加した場合の成長速度は、３．３ｎｍ／ｍｉｎ．である。また、１ｍｏｌ％＝１０4 ｐｐｍである。
【０１７２】
１１）１０）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、８４個／ｃｍ2 、プリベーク１２０秒の場合、２６０個／ｃｍ2 で、プリベーク１１００℃１２０秒の場合の１．５×１０4 ／ｃｍ2 に比べ、激減した。欠陥密度が低い場合には特に９５０℃２秒プリベークでは、１００個／ｃｍ2 を下回る積層欠陥密度が得られた。
【０１７３】
積層欠陥の観察は、欠陥顕在化エッチングして顕微鏡で観察した。具体的には、エッチング液として、Ｓｅｃｃｏエッチング法におけるＫ2 Ｃｒ2 Ｏ7 （０．１５Ｍ）と４９％ＨＦ（２：１）の混合水溶液を、エッチング速度を下げるために、純水で希釈したものを用い、ウエハ表面の非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化させた後、ノマルスキー微分干渉顕微鏡で観察し積層欠陥密度を求めた。
【０１７４】
（実施例２：９５０℃，６００Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−０．３２μｍ ＥＬＴＲＡＮ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．０１Ω・ｃｍにしたＣＺ８インチ（１００）ｐ+ シリコンウエハを用意した。
【０１７５】
２）４９％ＨＦとエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ+ Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを複数枚形成した。
【０１７６】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０１７７】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１７８】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１７９】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に設置された。
【０１８０】
６）サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、プリベーク処理として９５０℃で２秒保持した。この時の条件は、エッチング量１ｎｍ未満であり、表面孔密度の変化ｒは、７／１０であり、いずれも本発明にいう条件１、条件２を満足している。
【０１８１】
その後、濃度２８ｐｐｍになるように水素のキャリアガスにＳｉＨ2 Ｃｌ2 を添加して、２００秒処理をし（成長速度２．６ｎｍ／ｍｉｎ）、その後、温度を９００℃に下げて、今度はＳｉＨ2 Ｃｌ2 を濃度０．５ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を０．３２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．３２μｍ、最大値−最小値＝８ｎｍであった。
【０１８２】
７）非多孔質単結晶シリコンをエピタキシャル成長したウエハを縦形炉に設置して、酸素と水素を燃焼して形成された水蒸気と残留酸素の混合気中、１０００℃で熱処理により前記非多孔質単結晶シリコンの表面を酸化して、２０８ｎｍの酸化シリコン膜を形成した。
【０１８３】
８）上記ウエハと第２のシリコンウエハをシリコン半導体プロセスの洗浄ラインで清浄に洗浄したのち、両ウエハの第１の主面同士を静かに重ね合わせ、中央を押圧したところ、両ウエハは一体化した。
【０１８４】
９）続いて、一体化したウエハ組を縦形炉に設置して、酸素雰囲気中１１００℃で１時間熱処理した。
【０１８５】
１０）多孔質シリコンを形成したウエハの裏面側をグラインダーにより研削し、多孔質シリコンをウエハ全面に渡って露出させた。
【０１８６】
１１）露出した多孔質シリコン層をＨＦと過酸化水素水の混合溶液に漬けたところ、およそ２時間で多孔質シリコンはすべて除去され、ウエハ全面で、非多孔質単結晶シリコン層と熱酸化シリコン膜による干渉色が観察された。
【０１８７】
１２）１１）の処理が終了したウエハをシリコン半導体デバイスプロセスで一般的に用いる洗浄ラインで洗浄した後、縦形水素アニール炉に設置して、水素１００％雰囲気中で１１００℃４時間の熱処理を行った。水素ガスは装置とおよそ７ｍの内面研磨ステンレス配管で接続されたパラジウム合金を用いた市販の水素精製装置で純化されている。
【０１８８】
１３）こうして、第２のシリコンウエハ上に２００ｎｍの酸化シリコン層と２００ｎｍの単結晶シリコン層が積層されたＳＯＩ構造のウエハが作製された。
【０１８９】
単結晶シリコン層の膜厚は平均２０１ｎｍ、最大値−最小値＝８ｎｍであった。
【０１９０】
１３）のウエハを欠陥顕在化エッチングにより単結晶シリコン層を１３０ｎｍ除去したのち、４９％ＨＦに３分漬けた。この結果、欠陥顕在化エッチングによりエッチングされた単結晶シリコン層に残留する結晶欠陥の部分から埋め込み酸化膜がＨＦによりエッチングされ、ノマルスキー微分干渉顕微鏡で容易に欠陥密度を測定できる。観察された欠陥の密度は、６４個／ｃｍ2 であった。水素アニール処理により、非多孔質単結晶シリコン層に導入された積層欠陥が減少していた。欠陥密度１００個／ｃｍ2 を下回り、かつ、膜厚の均一な薄膜ＳＯＩ層が得られた。
【０１９１】
（実施例３：９５０℃，６００Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ，１２０ｓ），Ｎｏ Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−２μｍ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．００５Ω・ｃｍにしたＣＺ６インチ（１００）ｐ+ シリコンウエハを用意した。
【０１９２】
２）４９％ＨＦとエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ+ Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを形成した。
【０１９３】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０１９４】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０１９５】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０１９６】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０１９７】
６）プロセスチャンバーの圧力を６００Ｔｏｒｒに設置した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、９５０℃で２秒保持した後、温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９５０℃で１２０秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０１９８】
７）ロードロック室を大気開放してウエハを取り出し、ＨＲ−ＳＥＭに多孔質層表面の状態を観察したところ、２秒処理のウエハ上に多孔質の表面孔密度は、６．８×１０10／ｃｍ2 であり、１２０秒処理の多孔質の表面孔密度は、３．０×１０9 ／ｃｍ2 で、エピタキシャル成長装置に設置する前のサンプルの孔密度は９．８×１０10／ｃｍ2 のそれぞれ約７／１０、３／１００であった。すなわち、本発明にいう条件２を満足していた。
【０１９９】
８）また、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）、６）の処理を施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり、本発明にいう条件１を満足していた。
【０２００】
９）４）の処理が終了したウエハを５）により、エピタキシャル成長装置のプロセスチャンバーに移載した。
【０２０１】
１０）プロセスチャンバーの圧力を６００Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、プリベーク処理として９５０℃で２秒保持した後、濃度を９００℃に下げて圧力を８０Ｔｏｒｒにし、ＳｉＨ2 Ｃｌ2 を濃度０．５ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９５０℃水素雰囲気中でのプリベーク処理時間を１２０秒とし、これ以外は同じ処理をしてロードロック室に戻した。
【０２０２】
１１）１０）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、１７０個／ｃｍ2 、プリベーク１２０秒の場合、２．６×１０3 個／ｃｍ2 で、プリベーク１１００℃１２０秒の場合の１．５×１０4 ／ｃｍ2 に比べ、激減した。
【０２０３】
（実施例４：９００℃，４５０Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ，１２０ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−２μｍ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．００５Ω・ｃｍにしたＣＺ６インチ（１００）ｐ+ シリコンウエハを用意した。
【０２０４】
２）４９％ＨＦとエチルアルコールを２：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ+ Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを形成した。
【０２０５】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０２０６】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２０７】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０２０８】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０２０９】
６）プロセスチャンバーの圧力を４５０Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、９００℃で２秒保持した後、温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９００℃で１２０秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０２１０】
７）ロードロック室を大気開放してウエハを取り出し、ＨＲ−ＳＥＭに多孔質層表面の状態を観察したところ、２秒処理のウエハ上に多孔質の表面孔密度は、７．８×１０10／ｃｍ2 であり、１２０秒処理の多孔質の表面孔密度は、３．０×１０10／ｃｍ2 で、エピタキシャル成長装置に設置する前のサンプルの孔密度は９．８×１０10／ｃｍ2 のそれぞれ約８／１０、３／１０であり、本発明にいう条件２を満足していた。
【０２１１】
８）また、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）、６）の処理を施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり、本発明にいう条件１を満足していた。
【０２１２】
９）４）の処理が終了したウエハを５）により、エピタキシャル成長装置のプロセスチャンバーに移載した。
【０２１３】
１０）プロセスチャンバーの圧力を４５０Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、プリベーク処理として９００℃で２秒保持した後、濃度２８ｐｐｍになるように水素のキャリアガスにＳｉＨ4 を添加して、２００秒処理をし、ＳｉＨ4 の添加は終了し、その後、圧力を８０Ｔｏｒｒに温度を９００℃に下げて、今度はＳｉＨ2 Ｃｌ2 を濃度０．７ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは９００℃水素雰囲気中でのプリベーク処理時間を１２０秒とし、これ以外は同じ処理をしてロードロック室に戻した。
【０２１４】
１１）１０）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク２秒の場合、４９０個／ｃｍ2 、プリベーク１２０秒の場合、３５０個／ｃｍ2 で、プリベーク１１００℃１２０秒の場合の１．５×１０4 ／ｃｍ2 に比べ、激減し、１０００個／ｃｍ2 未満の欠陥密度が実現された。
【０２１５】
（実施例５：８７０℃，８０Ｔｏｒｒ Ｐｒｅｂａｋｅ（５ｓ，６０ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−２μｍ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．００５Ω・ｃｍにしたＣＺ６インチ（１００）ｐ+ シリコンウエハを用意した。
【０２１６】
２）４９％ＨＦとエチルアルコールを２．１：１の比で混合した溶液中で前記シリコンウエハを陽極に、６インチ径の白金板を陰極としてシリコンウエハと向かい合うように設置した。前記シリコンウエハの裏面側は同じ溶液を介して、別のＰ＋Ｓｉウエハの表面側と対向させ、もっとも端のウエハは６インチ径の白金板を対向させた。ウエハとウエハの間の溶液はウエハで隔てられ、導通しないように配置した。前記シリコンウエハと白金の間に電流密度１０ｍＡ／ｃｍ2 で１２分間電流を流して前記シリコンウエハを陽極化成し（Ａｎｏｄｉｚｅ）、表面に１２μｍ厚の多孔質シリコンを形成した。
【０２１７】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０２１８】
４）１．３％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２１９】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０２２０】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０２２１】
６）プロセスチャンバーの圧力を８０Ｔｏｒｒとし、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、８７０℃で５秒保持した後、温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハは８７０℃で６０秒保持し、これ以外は同じ処理をしてロードロック室に戻した。
【０２２２】
７）ロードロック室を大気開放してウエハを取り出し、ＨＲ−ＳＥＭに多孔質層表面の状態を観察したところ、５秒処理のウエハ上に多孔質の表面孔密度は、４．１×１０10／ｃｍ2 であり、６０秒処理の多孔質の表面孔密度は、１．１×１０10／ｃｍ2 で、エピタキシャル成長装置に設置する前のサンプルの孔密度は９．８×１０10／ｃｍ2 のそれぞれ約４／１０、１．１／１０であり、本発明にいう条件２を満足していた。
【０２２３】
８）また、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）、６）の処理を施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり、本発明にいう条件１を満足していた。
【０２２４】
９）４）の処理が終了したウエハを５）により、エピタキシャル成長装置のプロセスチャンバーに移載した。
【０２２５】
１０）プロセスチャンバーの圧力を８０Ｔｏｒｒに設定した後、サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、プリベーク処理として９００℃で２秒保持した後、濃度３５ｐｐｍになるように水素のキャリアガスにＳｉＨ4 を添加して、１５０秒処理をし、ＳｉＨ4 の添加は終了し、その後、ＳｉＨ2 Ｃｌ2 を濃度１ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。もう１枚のウエハはプリベーク処理時間を６０秒とし、これ以外は同じ処理をしてロードロック室に戻した。なお、３５ｐｐｍになるようにＳｉＨ4 を添加した場合の成長速度は、４．３ｎｍ／ｍｉｎ．である。
【０２２６】
１１）１０）の処理が終了したウエハを欠陥顕在化エッチングして、非多孔質単結晶シリコン層に導入された結晶欠陥を顕在化した後、ノマルスキー微分干渉顕微鏡で観察した。観察された欠陥は積層欠陥が９９％以上であった。積層欠陥の密度は、プリベーク５秒の場合、３５０個／ｃｍ2 、プリベーク６０秒の場合、６３０個／ｃｍ2 で、プリベーク１１００℃１２０秒の場合の１．５×１０4 ／ｃｍ2 に比べて激減し、１０００個／ｃｍ2 未満の欠陥密度が実現された。
【０２２７】
（実施例６：９５０℃，８０Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−０．３２μｍ Ｒｅｃｙｃｌｅ−ＥＬＴＲＡＮ）
１）ｐ型不純物としてボロンを添加し、比抵抗０．０１５Ω・ｃｍ＋／−０．０１Ω・ｃｍにしたＣＺ８インチ（１００）ｐ+ シリコンウエハを用意した。
【０２２８】
２）第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。陽極化成条件は以下の通りであった。
【０２２９】
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：ｔ（ｍｉｎ）
多孔質Ｓｉの厚み：ｘ（μｍ）
さらに、
電流密度：５０（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１０（ｓｅｃ）
多孔質Ｓｉの厚み：〜０．２（μｍ）
【０２３０】
第１の陽極化成の時間ｔをそれぞれ５ｍｉｎと変えて、第１の低多孔度多孔質層厚ｘを５μｍとした。
【０２３１】
この陽極化成により、（５０（ｍＡ・ｃｍ-2）による多孔質Ｓｉ層の多孔度（ｐｏｒｏｓｉｔｙ）は大きくなり、構造的に脆弱な高多孔度薄層が形成された。
【０２３２】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０２３３】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２３４】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０２３５】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０２３６】
６）サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、熱処理（プリベーク処理）として９５０℃で２秒保持した後、濃度２８ｐｐｍになるように水素キャリアガスにＳｉＨ4 を添加して、２００秒処理をし、ＳｉＨ4 の添加は終了し、その後、温度を９００℃に下げて、今度はＳｉＨ2 Ｃｌ2 を濃度０．５ｍｏｌ％になるように添加して、非多孔質単結晶シリコン膜を０．３２μｍ形成し、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．３２μｍ、最大値−最小値＝８ｎｍであった。なお、上記９５０℃、２秒保持の熱処理後は、表面孔密度は、７．５×１０10（処理前は、９．５×１０10）／ｃｍ2 であり、本発明にいう条件２を満足していた。
【０２３７】
７）非多孔質単結晶シリコンをエピタキシャル成長したウエハを縦形炉に設置して、酸素と水素を燃焼して形成された水蒸気と残留酸素の混合気中、１０００℃で熱処理により前記非多孔質単結晶シリコンの表面を酸化して、２０８ｎｍの酸化シリコン膜を形成した。
【０２３８】
８）上記ウエハと第２のシリコンウエハをシリコン半導体プロセスの洗浄ラインで清浄に洗浄したのち、両ウエハの第１の主面同士を静かに重ね合わせ、中央を押圧したところ、両ウエハは一体化した。
【０２３９】
９）続いて、一体化したウエハ組を縦形炉に設置して、酸素雰囲気中１１００℃で１時間熱処理した。
【０２４０】
１０）貼り合わせウエハの側面にウォータージェットを噴きつけてウエハを分離させたところ、高多孔度層で分割された。分割方法は、ウォータージェット以外に加圧、引っ張り、せん断、楔、等の外圧をかける方法、超音波を印加する方法、熱をかける方法、酸化による多孔質Ｓｉを周辺から膨張させ多孔質Ｓｉ内に内圧をかける方法、パルス状に加熱し、熱応力をかける、あるいは軟化させる方法等がある。そのどの方法でも分離することは可能であった。
【０２４１】
１１）露出した多孔質シリコン層をＨＦと過酸化水素水の混合溶液に漬けたところ、およそ２時間で多孔質シリコンはすべて除去され、ウエハ全面で、非多孔質単結晶シリコン層と熱酸化シリコン膜による干渉色が観察された。
【０２４２】
１２）１１）の処理が終了したウエハをシリコン半導体デバイスプロセスで一般的に用いる洗浄ラインで洗浄した後、縦形水素アニール炉に設置して、水素１００％雰囲気中で１１００℃４時間の熱処理を行った。水素ガスは装置とおよそ７ｍの内面研磨ステンレス配管で接続されたパラジウム合金を用いた市販の水素精製装置で純化されている。
【０２４３】
１３）こうして、第２のシリコンウエハ上に２００ｎｍの酸化シリコン層と２００ｎｍの単結晶シリコン層が積層されたＳＯＩ構造のウエハが作製された。
【０２４４】
単結晶シリコン層の膜厚は平均２０１ｎｍ、最大値−最小値＝８ｎｍであった。
【０２４５】
１４）１３）のウエハを欠陥顕在化エッチングにより単結晶シリコン層を１３０ｎｍ除去したのち、４９％ＨＦに３分漬けた。この結果、欠陥顕在化エッチングによりエッチングされた単結晶シリコン層に残留する結晶欠陥の部分から埋め込み酸化膜がＨＦによりエッチングされ、ノマルスキー微分干渉顕微鏡で容易に欠陥密度を測定できる。観察された欠陥の密度は、６４個／ｃｍ2 であった。水素アニール処理により、非多孔質単結晶シリコン層に導入された積層欠陥が減少していた。欠陥密度１００個／ｃｍ2 を下回り、かつ、膜厚の均一な薄膜ＳＯＩ層が得られた。
【０２４６】
なお、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）及び６）にいうプリベーク処理のみ施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり本発明にいう条件１を満足していた。
【０２４７】
（実施例７：９５０℃，８０Ｔｏｒｒ Ｐｒｅｂａｋｅ（２ｓ），Ｐｒｅｉｎｊｅｃｔｉｏｎ，Ｅｐｉ−０．３２μｍ Ｈｅｔｅｒｏ−ｅｐｉｔａｘｙ）
１）６１５μｍの厚みをもった比抵抗０．０１Ω・ｃｍのｐ型あるいはｎ型の６インチ径の（１００）単結晶Ｓｉ基板４枚をＨＦをアルコールで希釈した溶液中で陽極化成することにより、その鏡面である一方の主面に多孔質Ｓｉ層を形成した。
【０２４８】
２）陽極化成条件は以下の通りであった。
【０２４９】
電流密度：７ｍＡ／ｃｍ2
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２分
多孔質Ｓｉ層の厚み：１０μｍ
多孔度：２０％
【０２５０】
３）つづいて、多孔質シリコン層を形成したウエハに４００度の酸素雰囲気中で１時間酸化処理を施した。この酸化処理は概ね５０Å以下の酸化膜しか形成しないためので酸化シリコン膜は多孔質シリコンの表面と孔の側壁にしか形成されておらず、内部には単結晶シリコンの領域が残されている。
【０２５１】
４）１．２５％に希釈したＨＦ水溶液に前記ウエハを３０秒程度曝し、続いて１０分間純水に漬けて、オーバーフローリンスして、多孔質層の表面に形成された極薄酸化シリコン膜を除去した。
【０２５２】
５）ウエハをウエハキャリアに入れてセットするロードロック室とウエハ移載用ロボットのセットされた移載チャンバーとプロセスチャンバーが接続されたエピタキシャルＣＶＤ成長装置のロードロック室に前記ウエハをウエハキャリアに入れて設置した。ロードロック室は、大気圧からドライポンプで１Ｔｏｒｒ以下に減圧したのち、Ｎ2 を流して、８０Ｔｏｒｒにした。移載チャンバーは予めＮ2 を流して８０Ｔｏｒｒに保持されている。プロセスチャンバーには、ウエハを保持するためにカーボンにＣＶＤ−ＳｉＣを被覆したサセプタが設置されている。サセプタは、ＩＲランプによって予め摂氏７５０℃程度に昇温してある。プロセスチャンバー内には加熱したパラジウム合金を用いた水素精製機により、精製された水素ガスが精製機からおよそ１０ｍの内面研磨したステンレス配管によりプロセスチャンバーに供給されている。
【０２５３】
ウエハはロードロック室から移載チャンバーを経由してプロセスチャンバーへ移載ロボットにより搬送され、サセプタ上に載置された。
【０２５４】
６）サセプタ上に移載されたウエハをＩＲランプで加熱して毎分１００℃の速度で昇温し、熱処理（プリベーク処理）として９５０℃で２秒保持した後、濃度２８ｐｐｍになるように水素キャリアガスにＳｉＨ4 を添加して、２００秒処理をし、ＳｉＨ4 の添加は終了し、その後、水素雰囲気下で温度を７５０℃まで降温し、ウエハを再び移載ロボットにて移載チャンバーを経由しロードロック室に取り出した。形成された非多孔質単結晶シリコン層の膜厚は平均０．０３μｍであった。なお、上記熱処理後、表面孔密度は、５．９×１０10（処理前は、８．９×１０10）／ｃｍ2 であり、本発明にいう条件２を満足していた。
【０２５５】
この多孔質Ｓｉ上にＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶ＧａＡｓを１μｍの厚みにエピタキシャル成長した。成長条件は以下の通りであった。
【０２５６】
ソースガス：ＴＭＧ／ＡｓＨ3 ／Ｈ2
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
【０２５７】
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層に結晶欠陥が導入されておらず、良好な結晶性を有するＧａＡｓ層が形成されたことが確認された。同時に、表面をＳｉにより封止された多孔質Ｓｉ層との間には極めて急峻な界面が形成されていることも確認された。
【０２５８】
さらに欠陥顕在化エッチングにより、光学顕微鏡により顕在化された結晶欠陥をカウントし欠陥密度を求めたところ、およそ、１×１０4 ／ｃｍ2 であった。
【０２５９】
なお、予め用意しておいたＳＯＩ基板をＨＦディップし、水洗して乾燥させたのち、ＳＯＩ層の膜厚を光干渉式膜厚計により測定し、５）及び６）にいうプリベーク処理のみを施し、ロードロックより取り出した。再びＳＯＩ層の膜厚を測定したところ、ＳＯＩ層の膜厚減少量は、いずれも１ｎｍ未満であり、本発明にいう条件１を満足していた。
【０２６０】
（実施例８）
特願平９−１００１９７号公報に示されるように、エピタキシャル層の成長初期に微量のシリコン原子ないし、シリコンソースガスの供給を行えば、本発明による結晶欠陥の低減をさらに効果的にする。水素４３ｌ／ｍｉｎ、圧力６００Ｔｏｒｒの雰囲気下で、摂氏７５０℃程度に保たれたカーボンをＣＶＤ−ｓｉｃでコートしたサセプタ上に予め多孔質を形成した基板をロードロック室を介して設置し、およそ１００℃／分程度の昇温速度で９５０℃まで昇温して、２秒保持したのち、ＳｉＨ4 を極微量として濃度２８ｐｐｍ程を一定時間添加した後、シリコンソースガスの流量を増やして、所望の膜厚の非多孔質単結晶シリコン膜を形成した。図１１には、微量のＳｉＨ4 添加処理時間に対する積層欠陥密度依存性を示した。ＳｉＨ4 の微量添加処理を行うことにより、結晶欠陥密度が低減されることが明らかである。
【０２６１】
多孔質シリコンは、ＨＦ−Ｃ2 Ｈ5 ＯＨ−Ｈ2 Ｏ混合溶液中で陽極化成して作製し、その後、４００℃、酸素雰囲気中で１時間熱処理した。その後、１．２５％ＨＦ水溶液に２５秒ほど漬け、水洗して、乾燥した後、エピタキシャル成長装置に設置した。
【０２６２】
また、微量の膜の構成原子、ないし、原料ガスの供給は、酸化物の除去を促進し、酸化物に起因する欠陥発生を抑制する効果もある。
【０２６３】
（実施例９）
ロードロック式のＣＶＤエピタキシャル成長装置において、カーボンをＣＶＤ−ＳｉＣでコートしたサセプタを反応容器内で予め７５０度に昇温しておき、多孔質シリコンを形成したシリコンウエハをロードロックを介して設置する。その後、６００Ｔｏｒｒ、水素４３ｌ／ｍｉｎ、の条件下で、摂氏１１００度まで１００度／分で昇温し、１１００度で２秒保持したのち、１００度／分で７５０度まで降温し、ロードロックを介し、ウエハを取り出した場合、多孔質の表面孔は、熱処理前には平均直径がおよそ１０ｎｍの孔が１０11／ｃｍ2 だったのが、孔密度は１０6 ／ｃｍ2 に減少すると共に、孔径は２０〜４０ｎｍに拡大していた。この条件で上に記した熱処理に引き続いて、シリコンソースガスを水素ガスに添加して単結晶シリコン層をエピタキシャル成長すれば、積層欠陥密度は１０4 ／ｃｍ2 となった。一方、１１００度での熱処理を９５０度に代えて、保持時間は２秒で等しくした場合には、熱処理後の孔密度の減少はせいぜい１桁であった。また、孔径は殆ど増大していなかった。この熱処理条件の後、シリコンソースガスを水素ガスに添加して単結晶シリコン層をエピタキシャル成長すれば、積層欠陥密度は１０2 ／ｃｍ2 と１１００度の場合と比べて、１／１００に激減した。
【０２６４】
尚、本発明者は、プリベーク時の圧力が積層欠陥密度に与える影響を調べた。
【０２６５】
圧力は、多孔質シリコン層表面でのシリコン原子の表面拡散・孔構造の変質に重大な影響を与え、圧力が低ければ低いほど積層欠陥密度の極小値の発現は低温化されることが分かる（図１２）。
【０２６６】
なお、試料としては、基板（１００）Ｓｉにボロンドープされた比抵抗０．０１３−０．０１７Ωｃｍのものを用いた。陽極化成条件は、４９％ＨＦとエタノールを１：１に混合した溶液中で、およそ８ｍＡ／ｃｍ2 の電流を１１分流して多孔質層を形成した。およそ２０％の多孔度であった。１．２５％ＨＦ溶液に２５ｓｅｃ漬けたのち、水洗いして、乾燥させた。その後４００℃、１時間、酸素雰囲気中で熱処理を行い、１．２５％ＨＦ溶液に、酸化シリコン膜であれば、５ｎｍ程度エッチングされる時間だけ着けた後、水洗し、そして乾燥させた。
【０２６７】
エピ装置はロードロック室が付設された反応容器（本発明にいう、系Ａでの熱処理を意味する。）で行った。水素雰囲気中８０Ｔｏｒｒ、６００Ｔｏｒｒで１２０秒熱処理を行った。その後、２８ｐｐｍになるように水素のキャリアガスにＳｉＨ4 を添加して１２０秒間処理した。その後、ＳｉＨ4 の添加は終了し、圧力を８０Ｔｏｒｒに温度を９００℃に下げて２μｍのエピ層を形成。そして各熱処理温度での積層欠陥密度を調べた。
【０２６８】
図１３には、図１２の場合と同様にして作製した試料を水素雰囲気中、６００Ｔｏｒｒの圧力下で、９５０℃の熱処理での積層欠陥密度の成長前熱処理時間依存性を示した。熱処理は６０秒までに対して、１２０秒を越えるとおよそ２倍に増大する。
【０２６９】
【発明の効果】
以上説明してきたように、本発明によれば、単結晶シリコンのエッチング量が極めて小さく且つ、多孔質シリコンの表面の孔密度が４桁をこえて、より好ましくは２桁をこえて減少しない条件で熱処理を実施することにより、多孔質層上に形成された非多孔質単結晶層の積層欠陥密度を１０００／ｃｍ2 未満、さらには、１００／ｃｍ2 程度にできた。
【０２７０】
その結果、本発明を、貼り合わせ法に適用すれば、膜厚が均一で、かつ、結晶欠陥が極めて少ないＳＯＩ層を得ることが可能である。
【０２７１】
本発明は言い換えると多孔質表面にエピタキシャル成長装置内で形成されてしまう自然酸化膜の量を抑制することで、孔径の拡大を抑制すると共に、自然酸化膜除去のために熱処理時間・温度を短時間、低温化し、多孔質表面原子の拡散により、表面孔がほとんど封止されないうちに、非多孔質単結晶膜の形成を開始することにより、結晶欠陥密度１０００／ｃｍ2 未満の多孔質シリコン上のエピタキシャル層を得るものである。
【図面の簡単な説明】
【図１】多孔質シリコン層上に非多孔質単結晶層を成長させる工程を示すフローチャートである。
【図２】ロードロック室付のエピタキシャル成長装置の一例を示す模式図である。
【図３】多孔質の表面孔のＳＥＭ写真である。
【図４】多孔質の表面孔の様子を説明する模式図である。
【図５】熱処理時間と残留表面孔密度の関係を説明する図である。
【図６】残留孔密度と欠陥密度の関係を説明する図である。
【図７】熱処理温度と積層欠陥密度の関係を説明する図である。
【図８】熱処理時間とエッチング量の関係を説明する図である。
【図９】本発明の工程を説明する模式図である。
【図１０】本発明によるＳＯＩ基板の作製の作製工程を説明する模式図である。
【図１１】微量ＳｉＨ4 添加処理時間と積層欠陥密度の関係を説明する図である。
【図１２】熱処理温度と積層欠陥密度の関係を説明する図である。
【図１３】熱処理時間と積層欠陥密度の関係を説明する図である。
【符号の説明】
１ 多孔質シリコン層を有する基板
２ 孔
３ 孔壁
４ 保護膜
５ 保護被膜
６ 非多孔質単結晶層
１０ 基体
１１ 多孔質シリコン層
１２ 非多孔質単結晶層
１３ 第２の基板
１４ 絶縁層
Claims (10)
- 多孔質シリコン層を有する基板を用意する工程、前記多孔質シリコン層を熱処理する熱処理工程、及び前記多孔質シリコン層上に非多孔質単結晶層を成長させる成長工程を有する半導体基板の作製方法において、
前記熱処理は、前記非多孔質単結晶層の原料ガスを含まない雰囲気中で且つ、
前記熱処理によるシリコンのエッチング量が２ｎｍ以下、及び前記多孔質シリコン層の表面孔密度の変化率ｒ（ｒ＝前記熱処理後の表面孔密度／前記熱処理前の表面孔密度）が、
【外１】
を満足するように行われることを特徴とする半導体基板の作製方法。 - 多孔質シリコン層を有する第１の基板を用意する工程、前記多孔質シリコン層を熱処理する熱処理工程、前記多孔質シリコン層上に非多孔質単結晶層を成長させる成長工程、及び前記第１の基板上の前記非多孔質単結晶層を第２の基板上に移設する工程を有する半導体基板の作製方法において、
前記熱処理は、前記非多孔質単結晶層の原料ガスを含まない雰囲気中で且つ、
前記熱処理によるシリコンのエッチング量が２ｎｍ以下、及び前記多孔質シリコン層の表面孔密度の変化率ｒ（ｒ＝前記熱処理後の表面孔密度／前記熱処理前の表面孔密度）が、
【外２】
を満足するように行われることを特徴とする半導体基板の作製方法。 - 前記非多孔質単結晶層の成長が２０ｎｍ／ｍｉｎ以下の成長速度で行われる請求項１記載の半導体基板の作製方法。
- 前記非多孔質単結晶層が、非多孔質単結晶シリコン層である請求項１記載の半導体基板の作製方法。
- 前記熱処理工程は、昇温工程と自然酸化膜除去工程を含み、前記自然酸化膜除去工程は、８５０℃以上、１０００℃以下の温度で行われる請求項１記載の半導体基板の作製方法。
- 該熱処理工程に先だって、該多孔質単結晶シリコン層の表面に形成された酸化膜を除去する工程を有する請求項１記載の半導体基板の作製方法。
- 前記熱処理工程、前記成長工程は、ロードロック室が付設された反応容器内で行われることを特徴とする請求項１記載の半導体基板の作製方法。
- 前記熱処理工程時の圧力は、前記成長工程の圧力よりも高い請求項１記載の半導体基板の作製方法。
- 前記熱処理工程は、水素ガスを含む還元性雰囲気、窒素ガス雰囲気、あるいは不活性ガス雰囲気中で行われる請求項１記載の半導体基板の作製方法。
- 前記熱処理工程は、８７０℃以上、９７０℃以下で行われる請求項１記載の半導体基板の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24428699A JP3748499B2 (ja) | 1998-09-04 | 1999-08-31 | 半導体基板の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-251270 | 1998-09-04 | ||
| JP25127098 | 1998-09-04 | ||
| JP24428699A JP3748499B2 (ja) | 1998-09-04 | 1999-08-31 | 半導体基板の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150838A JP2000150838A (ja) | 2000-05-30 |
| JP3748499B2 true JP3748499B2 (ja) | 2006-02-22 |
Family
ID=26536673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24428699A Expired - Fee Related JP3748499B2 (ja) | 1998-09-04 | 1999-08-31 | 半導体基板の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748499B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10065026A1 (de) | 2000-12-23 | 2002-07-04 | Bosch Gmbh Robert | Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren |
| TWI700750B (zh) * | 2017-01-24 | 2020-08-01 | 美商應用材料股份有限公司 | 用於介電薄膜的選擇性沉積之方法及設備 |
-
1999
- 1999-08-31 JP JP24428699A patent/JP3748499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150838A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593211B2 (en) | Semiconductor substrate and method for producing the same | |
| US6143629A (en) | Process for producing semiconductor substrate | |
| KR100376658B1 (ko) | 반도체기판 및 그 형성방법 | |
| US6136684A (en) | Semiconductor substrate and process for production thereof | |
| CA2221245C (en) | Method of manufacturing semiconductor article | |
| JPH09162090A (ja) | 半導体基体とその製造方法 | |
| CA2220600C (en) | Method of manufacturing semiconductor article | |
| JP2901031B2 (ja) | 半導体基材及びその作製方法 | |
| JP2910001B2 (ja) | 半導体基材及びその作製方法 | |
| JP3542491B2 (ja) | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス | |
| JP3748499B2 (ja) | 半導体基板の作製方法 | |
| JP2000100680A (ja) | 半導体基材の作製方法および半導体基材 | |
| JP3748500B2 (ja) | 半導体基板の作製方法 | |
| JP3216078B2 (ja) | 半導体基材及び半導体基材の製造方法 | |
| JP3733265B2 (ja) | 半導体基板の作製方法及び半導体膜の作製方法 | |
| JPH11251563A (ja) | Ｓｏｉ基板の熱処理方法及び熱処理装置並びにそれを用いたｓｏｉ基板の作製方法 | |
| JPH10200079A (ja) | 半導体部材の製造方法および半導体部材 | |
| JP2007250676A (ja) | 異種材料の積層基板の製造方法 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 | |
| Yew et al. | Silicon epitaxial growth on (100) patterned oxide wafers at 800° C by ultralow‐pressure chemical vapor deposition | |
| JP2000260967A (ja) | 半導体基材の作製方法および半導体基材の熱処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |