JP3747336B2 - 液晶表示装置の製造方法および液晶パネル - Google Patents
液晶表示装置の製造方法および液晶パネル Download PDFInfo
- Publication number
- JP3747336B2 JP3747336B2 JP13946096A JP13946096A JP3747336B2 JP 3747336 B2 JP3747336 B2 JP 3747336B2 JP 13946096 A JP13946096 A JP 13946096A JP 13946096 A JP13946096 A JP 13946096A JP 3747336 B2 JP3747336 B2 JP 3747336B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pattern
- wiring pattern
- discharge
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 24
- 230000001737 promoting effect Effects 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に液晶表示装置に関し、特に薄膜トランジスタ（ＴＦＴ）を使ったアクティブマトリクス方式の液晶表示装置およびその製造方法に関する。
アクティブマトリクス方式の液晶表示装置は、画素間のクロストークを抑止でき、また高速な駆動が可能なため、画素数の多いカラー液晶表示装置に広く使われている。
【０００２】
アクティブマトリクス方式の液晶表示装置では、個々の画素を対応するＴＦＴにより駆動するが、かかるＴＦＴを駆動するために、液晶表示装置の表示パネルを構成するガラス基板上には行方向および列方向に多数の配線パターンが形成される。かかる配線パターンは、一般に低抵抗のＡｌ層を前記基板上に堆積し、これをウェットエッチングによりパターニングして形成することが多いが、最近では、より高い開口率を求めて配線パターン幅を減少させるべく、パターニングを、制御性に優れたドライエッチングにより実行することが研究されている。
【０００３】
しかし、絶縁体であるガラス基板上で高周波電界を使うドライエッチングを実行すると、基板上にチャージアップが発生してしまい、形成された配線パターン間で放電が生じる場合がある。このような放電が生じると、微細な配線パターンが損傷するため、このようなチャージアップを抑止する構成が提案されている。
【０００４】
【従来の技術】
図６は、かかる従来のアクティブマトリクス方式の液晶表示装置において、ガラス基板１０上に形成された配線パターンの構成を示す。
【０００５】
図６を参照するに、ガラス基板１０上にはゲートドライバ１１が形成され、ゲートドライバ１１からは行方向に、ＡｌあるいはＡｌ合金よりなる多数のゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n が延在する。また、ガラス基板１０上にはデータドライバ１２が形成され、データドライバ１２からは、列方向に、ＡｌあるいはＡｌ合金よりなる多数のデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n が延在する。その際、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n は第１層目のパターンを構成し、データバスパターン１２1 ，１２2 ，１２3 ，・・・１２n は第２層目のパターンを構成する。ＴＦＴは、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n とデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n の各々の交点に対応して形成され、ＴＦＴマトリクスを形成する。また、基板１０と、これに対向する基板（図示せず）とを電気的に接続するために、基板１０上には接続パッド１３が形成されている。
【０００６】
先にも説明したように、このようなゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n 、あるいはデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n をドライエッチングで形成しようとすると、特に図６中斜線で示した領域においてチャージアップに起因する放電が発生し、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n 、あるいはデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n に、プラズマ放電により損傷が生じることがある。特に、ゲート配線パターン１１1 ，１１2 ，１１3 ，・・・１１n に局所的に大きな電界がかかると、ゲート絶縁膜の絶縁破壊が発生し、素子特性異常となる。ドライエッチングは、いわゆるＳＯＩ構造を有するものも含め、Ｓｉ−ＬＳＩの製造において広く使われているが、液晶表示装置では基板１０のサイズが非常に大きく、またドライエッチングは通常周辺部から進行するため、図６中に斜線で示した周辺領域は特に長時間プラズマにさらされることになる。
【０００７】
この問題を解決するために、従来より、液晶表示装置の製造工程中において、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n 、あるいはデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n をショートリング１４により短絡しておき、放電を回避することが提案されている。このようなショートリング１４は、液晶表示装置が完成して個々のパネルに切り離される際に、除去される。ただし、図６中、データバスパターン１２1 ，１２2 ，１２3 ，・・・１２n の各々は、ショートリング１４に、コンタクトホール１４ａにおいて接続されている。
【０００８】
【発明が解決しようとする課題】
しかし、より高性能、高精細解像度の液晶表示装置を製作しようとすると、配線層の抵抗を下げ、線幅を減少させざるを得ないが、このような場合には図６に示すショートリング１４だけでは放電を低減させるのに不十分であることが見出された。
【０００９】
特に、このような放電による損傷は、配線層にＡｌのような抵抗率の低い金属を用い、かつ線幅が３μｍ程度に微細化された場合に発生しやすいことが見出された。これは、低抵抗金属がプラズマにさらされた場合に、金属に印加された電界が減衰しにくいため、局所的な電界集中が発生しやすいこと、また電界は、一般に微細な形状の箇所に集中しやすいためと考えられる。
【００１０】
このようなプラズマ放電による配線パターンの損傷の問題は、大型の基板において、配線にＡｌのような低抵抗金属を使い、配線パターンをドライエッチングにより形成する必要のある、高精細液晶表示パネルを製作する場合に特に問題となる。しかも、このようなプラズマ放電は、ドライエッチング中にのみ発生するとは限らない。例えば、ＴＦＴのソース，ドレインを形成する際に、レジストマスクを使ってイオン注入を行なうが、かかるイオン注入に伴い硬化してしまったレジストを剥離するため、基板を酸素プラズマ中において処理する場合がある。このような酸素プラズマ処理においても、かかる放電は発生することがある。
【００１１】
そこで、本発明は、上記の課題を解決した、新規で有用な液晶表示装置およびその製造方法を提供することを概括的目的とする。
本発明のより具体的な課題は、プラズマ放電による損傷を最小化できる構成の液晶表示装置、およびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、上記の課題を、
請求項１に記載したように、
液晶パネルを構成する基板上に配線パターンを担持した液晶表示装置の製造方法において、
前記配線パターンに、前記液晶パネルの表示領域を避けて、配線パターン間の間隔が、配線パターンの最小線幅の２倍以下になる放電促進パターン構造を形成する工程を含み、
前記放電促進パターン構造は、前記配線パターンから分岐し、終端を有する支線を含み、前記終端と、これに対向する配線パターンとの間の間隔が、前記配線パターンの最小線幅の２倍以下であることを特徴とする、液晶表示装置の製造方法により、または
【００１３】
請求項２に記載したように、
前記配線パターンは、ドライエッチングにより形成されることを特徴とする請求項１記載の液晶表示装置の製造方法により、または
【００１４】
請求項３に記載したように、
前記間隔は、配線パターン間における放電が容易に生じるような大きさに設定されることを特徴とする請求項１記載の液晶表示装置の製造方法により、または
【００１６】
請求項４に記載したように、
配線パターンを担持した基板を有する液晶パネルにおいて、
前記配線パターンは、前記液晶パネルの表示領域を避けて、配線パターン間の間隔が、配線パターンの最小線幅の２倍以下になる放電促進パターン構造を含み、
前記放電促進パターン構造は、前記配線パターンから分岐し、終端を有する支線を含み、前記終端と、これに対向する配線パターンとの間の間隔が、前記配線パターンの最小線幅の２倍以下であることを特徴とする、液晶パネルにより、または
【００１７】
請求項５に記載したように、
前記間隔は、配線パターン間における放電が容易に生じるような大きさに設定されることを特徴とする請求項４記載の液晶パネルにより、解決する。
【００１９】
本発明では、基板上の配線パターンに、液晶パネルの表示領域を避けて、配線パターン間の間隔が配線パターンの最小線幅の２倍以下になる放電促進パターン構造を形成することにより、液晶表示装置の製造工程中において、この領域において選択的に放電を発生させる。その結果、基板のチャージアップに伴う、液晶パネルの表示領域における配線パターン自体の間での放電の問題が解決する。
【００２０】
【発明の実施の形態】
図１は本発明の第１実施例による液晶表示装置の構成を示す。ただし、図１中、先に図７において説明した部分には同一の参照符号を付し、説明を省略する。
【００２１】
図１を参照するに、本実施例では、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n およびデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n の各々には、ショートリング１４と接続される末端部に、図２に示す放電促進構造１４Ａが形成される。
【００２２】
図２を参照するに、放電促進構造１４Ａは、各々のゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n あるいはデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n に形成された複数の分岐ないし枝１２ａより構成され、各々の枝１２ａの先端は、隣接する導体パターンに、デザインルールで決まる最小パターン幅の１／２以内の距離まで近接する。図示の例では、最小パターン幅は１０μｍとなっており、これに対応して例えばデータバスパターン１２2 に形成された枝１２ａの先端は、対応するデータバスパターン１２1 に対して５μｍ以内の距離まで延在する。
【００２３】
このように、他のパターンに対して先端部が最小線幅の１／２以内の距離にまで近接するように枝１２ａを形成することにより、枝先端において選択的にプラズマ放電が生じ、その結果液晶表示装置の表示領域１内におけるゲートバスパターンあるいはデータバスパターンのプラズマ放電による損傷を最小化することが可能になる。
【００２４】
前記放電促進構造１４Ａは、ショートリング１４と同様、液晶表示装置の表示領域１外に形成されるため、基板１０を個々の液晶パネルに分割する際に除去され、完成した液晶表示装置には含まれない。そのため、かかる構造を形成しても、完成した液晶表示装置の動作に悪影響が及ぶことはない。
【００２５】
また、ドライエッチングやその他のプラズマ処理の際、プラズマは基板１０の周辺部から内部に向かって、ゲートバスパターンあるいはデータバスパターンを伝って進入するため、かかる放電促進構造は、表示領域１の外側のショートリング１４近傍に形成するのが効果的である。
【００２６】
また、図１の実施例では、基板隅に形成される接続パッド１３を放電から保護するため、図３に示すように、別の放電促進構造１４Ｂが接続パッド１３の周辺に形成される。
【００２７】
図３を参照するに、接続パッド１３からは配線パターン１３Ａが延在し、パターン１３Ａの下層には、メッシュ状の導体パターン１４ｂが、パッド１３を囲むように形成される。導体パターン１４ｂは、各々突出する終端１４ｃを有するメッシュ状ないし格子状パターンよりなり、前記導体パターンは、相互にパターンの最小幅の１／２以下の間隔で配設されている。例えば、パターン１４ｂの最小幅が１０μｍである場合、導体パターンの間隔は５μｍ以下に設定される。かかる放電促進構造１４Ｂを形成することにより、パッド１３周辺における放電が促進され、またパッド１３自体が関与する放電が抑止される。
【００２８】
従来の構造においては、ドレインバスのドライエッチング後に図１に示した斜線部の内、特に横方向の右約１／３、また縦方向の下から約１／３の領域においては、殆どすべてのドレインバス上にプラズマダメージによって発生した変色部が観察されていたのが、本構造の採用によって、変色部の発生は全くなくなることが確認された。
【００２９】
図４，５は、図２に示す放電促進構造１４Ａの変形例を示す。
図４を参照するに、各々の導体パターン１１1 〜１１3 、あるいは１２1 〜１２3 には枝１２ａ，１２ｂが左右に延在し、さらにパターン１１1 〜１１3 、あるいは１２1 〜１２3 に平行に屈曲し、延在する。このような場合でも、パターン１２ａと隣接するパターン１２ｂとは、最小パターン幅の１／２以下の間隔で形成され、その結果、その間においてプラズマ放電が促進される。
図５の構成では、パターン１２1 あるいは１２2 、あるいは１１1 あるいは１１2 の両側にパターン１２ａが延在し、その先端に更に枝分かれした分岐パターン１２ｃが形成される。このような構成では、例えば導体パターン１２1 の分岐パターン１２ｃと導体パターン１２2 の分岐パターン１２ｃとの間隔が、導体パターン１２1 あるいは１２2 の最小線幅の１／２以下の距離まで接近する。このような構成によっても放電促進構造１４Ａにおける放電が促進され、逆に導体１２ 1 あるいは１２2 自体の放電による損傷が最小化される。
【００３０】
以上、本発明を好ましい実施例について説明したが、本発明はその要旨内において様々な変形・変更が可能である。
【００３１】
【発明の効果】
請求項１〜５記載の本発明の特徴によれば、液晶パネルを構成する基板上の配線パターンに、前記液晶パネルの表示領域を避けて、配線パターン間の間隔が、配線パターンの最小線幅の２倍以下になるように放電促進パターン構造を形成することにより、かかる放電促進パターン構造にプラズマ放電を集中させることができ、前記配線パターン自体のプラズマ放電による損傷を抑止することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施例による液晶表示装置の構成を示す図である。
【図２】図１の装置の要部を示す図である。
【図３】図１の装置の別の要部を示す図である。
【図４】図１の装置の一変形例を示す図である。
【図５】図１の装置の別の変形例を示す図である。
【図６】従来の液晶表示装置の構成を示す図である。
【符号の説明】
１ 表示領域
１０ 基板
１１1 〜１１n ゲートバス
１２1 〜１２n ドレインバス
１２ａ，１２ｂ，１２ｃ 枝
１３ 電極パッド
１３Ａ 配線パターン
１４ ショートリング
１４Ａ，１４Ｂ 放電促進構造
【発明の属する技術分野】
本発明は、一般に液晶表示装置に関し、特に薄膜トランジスタ（ＴＦＴ）を使ったアクティブマトリクス方式の液晶表示装置およびその製造方法に関する。
アクティブマトリクス方式の液晶表示装置は、画素間のクロストークを抑止でき、また高速な駆動が可能なため、画素数の多いカラー液晶表示装置に広く使われている。
【０００２】
アクティブマトリクス方式の液晶表示装置では、個々の画素を対応するＴＦＴにより駆動するが、かかるＴＦＴを駆動するために、液晶表示装置の表示パネルを構成するガラス基板上には行方向および列方向に多数の配線パターンが形成される。かかる配線パターンは、一般に低抵抗のＡｌ層を前記基板上に堆積し、これをウェットエッチングによりパターニングして形成することが多いが、最近では、より高い開口率を求めて配線パターン幅を減少させるべく、パターニングを、制御性に優れたドライエッチングにより実行することが研究されている。
【０００３】
しかし、絶縁体であるガラス基板上で高周波電界を使うドライエッチングを実行すると、基板上にチャージアップが発生してしまい、形成された配線パターン間で放電が生じる場合がある。このような放電が生じると、微細な配線パターンが損傷するため、このようなチャージアップを抑止する構成が提案されている。
【０００４】
【従来の技術】
図６は、かかる従来のアクティブマトリクス方式の液晶表示装置において、ガラス基板１０上に形成された配線パターンの構成を示す。
【０００５】
図６を参照するに、ガラス基板１０上にはゲートドライバ１１が形成され、ゲートドライバ１１からは行方向に、ＡｌあるいはＡｌ合金よりなる多数のゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n が延在する。また、ガラス基板１０上にはデータドライバ１２が形成され、データドライバ１２からは、列方向に、ＡｌあるいはＡｌ合金よりなる多数のデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n が延在する。その際、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n は第１層目のパターンを構成し、データバスパターン１２1 ，１２2 ，１２3 ，・・・１２n は第２層目のパターンを構成する。ＴＦＴは、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n とデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n の各々の交点に対応して形成され、ＴＦＴマトリクスを形成する。また、基板１０と、これに対向する基板（図示せず）とを電気的に接続するために、基板１０上には接続パッド１３が形成されている。
【０００６】
先にも説明したように、このようなゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n 、あるいはデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n をドライエッチングで形成しようとすると、特に図６中斜線で示した領域においてチャージアップに起因する放電が発生し、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n 、あるいはデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n に、プラズマ放電により損傷が生じることがある。特に、ゲート配線パターン１１1 ，１１2 ，１１3 ，・・・１１n に局所的に大きな電界がかかると、ゲート絶縁膜の絶縁破壊が発生し、素子特性異常となる。ドライエッチングは、いわゆるＳＯＩ構造を有するものも含め、Ｓｉ−ＬＳＩの製造において広く使われているが、液晶表示装置では基板１０のサイズが非常に大きく、またドライエッチングは通常周辺部から進行するため、図６中に斜線で示した周辺領域は特に長時間プラズマにさらされることになる。
【０００７】
この問題を解決するために、従来より、液晶表示装置の製造工程中において、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n 、あるいはデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n をショートリング１４により短絡しておき、放電を回避することが提案されている。このようなショートリング１４は、液晶表示装置が完成して個々のパネルに切り離される際に、除去される。ただし、図６中、データバスパターン１２1 ，１２2 ，１２3 ，・・・１２n の各々は、ショートリング１４に、コンタクトホール１４ａにおいて接続されている。
【０００８】
【発明が解決しようとする課題】
しかし、より高性能、高精細解像度の液晶表示装置を製作しようとすると、配線層の抵抗を下げ、線幅を減少させざるを得ないが、このような場合には図６に示すショートリング１４だけでは放電を低減させるのに不十分であることが見出された。
【０００９】
特に、このような放電による損傷は、配線層にＡｌのような抵抗率の低い金属を用い、かつ線幅が３μｍ程度に微細化された場合に発生しやすいことが見出された。これは、低抵抗金属がプラズマにさらされた場合に、金属に印加された電界が減衰しにくいため、局所的な電界集中が発生しやすいこと、また電界は、一般に微細な形状の箇所に集中しやすいためと考えられる。
【００１０】
このようなプラズマ放電による配線パターンの損傷の問題は、大型の基板において、配線にＡｌのような低抵抗金属を使い、配線パターンをドライエッチングにより形成する必要のある、高精細液晶表示パネルを製作する場合に特に問題となる。しかも、このようなプラズマ放電は、ドライエッチング中にのみ発生するとは限らない。例えば、ＴＦＴのソース，ドレインを形成する際に、レジストマスクを使ってイオン注入を行なうが、かかるイオン注入に伴い硬化してしまったレジストを剥離するため、基板を酸素プラズマ中において処理する場合がある。このような酸素プラズマ処理においても、かかる放電は発生することがある。
【００１１】
そこで、本発明は、上記の課題を解決した、新規で有用な液晶表示装置およびその製造方法を提供することを概括的目的とする。
本発明のより具体的な課題は、プラズマ放電による損傷を最小化できる構成の液晶表示装置、およびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、上記の課題を、
請求項１に記載したように、
液晶パネルを構成する基板上に配線パターンを担持した液晶表示装置の製造方法において、
前記配線パターンに、前記液晶パネルの表示領域を避けて、配線パターン間の間隔が、配線パターンの最小線幅の２倍以下になる放電促進パターン構造を形成する工程を含み、
前記放電促進パターン構造は、前記配線パターンから分岐し、終端を有する支線を含み、前記終端と、これに対向する配線パターンとの間の間隔が、前記配線パターンの最小線幅の２倍以下であることを特徴とする、液晶表示装置の製造方法により、または
【００１３】
請求項２に記載したように、
前記配線パターンは、ドライエッチングにより形成されることを特徴とする請求項１記載の液晶表示装置の製造方法により、または
【００１４】
請求項３に記載したように、
前記間隔は、配線パターン間における放電が容易に生じるような大きさに設定されることを特徴とする請求項１記載の液晶表示装置の製造方法により、または
【００１６】
請求項４に記載したように、
配線パターンを担持した基板を有する液晶パネルにおいて、
前記配線パターンは、前記液晶パネルの表示領域を避けて、配線パターン間の間隔が、配線パターンの最小線幅の２倍以下になる放電促進パターン構造を含み、
前記放電促進パターン構造は、前記配線パターンから分岐し、終端を有する支線を含み、前記終端と、これに対向する配線パターンとの間の間隔が、前記配線パターンの最小線幅の２倍以下であることを特徴とする、液晶パネルにより、または
【００１７】
請求項５に記載したように、
前記間隔は、配線パターン間における放電が容易に生じるような大きさに設定されることを特徴とする請求項４記載の液晶パネルにより、解決する。
【００１９】
本発明では、基板上の配線パターンに、液晶パネルの表示領域を避けて、配線パターン間の間隔が配線パターンの最小線幅の２倍以下になる放電促進パターン構造を形成することにより、液晶表示装置の製造工程中において、この領域において選択的に放電を発生させる。その結果、基板のチャージアップに伴う、液晶パネルの表示領域における配線パターン自体の間での放電の問題が解決する。
【００２０】
【発明の実施の形態】
図１は本発明の第１実施例による液晶表示装置の構成を示す。ただし、図１中、先に図７において説明した部分には同一の参照符号を付し、説明を省略する。
【００２１】
図１を参照するに、本実施例では、ゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n およびデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n の各々には、ショートリング１４と接続される末端部に、図２に示す放電促進構造１４Ａが形成される。
【００２２】
図２を参照するに、放電促進構造１４Ａは、各々のゲートバスパターン１１1 ，１１2 ，１１3 ，・・・１１n あるいはデータバスパターン１２1 ，１２2 ，１２3 ，・・・１２n に形成された複数の分岐ないし枝１２ａより構成され、各々の枝１２ａの先端は、隣接する導体パターンに、デザインルールで決まる最小パターン幅の１／２以内の距離まで近接する。図示の例では、最小パターン幅は１０μｍとなっており、これに対応して例えばデータバスパターン１２2 に形成された枝１２ａの先端は、対応するデータバスパターン１２1 に対して５μｍ以内の距離まで延在する。
【００２３】
このように、他のパターンに対して先端部が最小線幅の１／２以内の距離にまで近接するように枝１２ａを形成することにより、枝先端において選択的にプラズマ放電が生じ、その結果液晶表示装置の表示領域１内におけるゲートバスパターンあるいはデータバスパターンのプラズマ放電による損傷を最小化することが可能になる。
【００２４】
前記放電促進構造１４Ａは、ショートリング１４と同様、液晶表示装置の表示領域１外に形成されるため、基板１０を個々の液晶パネルに分割する際に除去され、完成した液晶表示装置には含まれない。そのため、かかる構造を形成しても、完成した液晶表示装置の動作に悪影響が及ぶことはない。
【００２５】
また、ドライエッチングやその他のプラズマ処理の際、プラズマは基板１０の周辺部から内部に向かって、ゲートバスパターンあるいはデータバスパターンを伝って進入するため、かかる放電促進構造は、表示領域１の外側のショートリング１４近傍に形成するのが効果的である。
【００２６】
また、図１の実施例では、基板隅に形成される接続パッド１３を放電から保護するため、図３に示すように、別の放電促進構造１４Ｂが接続パッド１３の周辺に形成される。
【００２７】
図３を参照するに、接続パッド１３からは配線パターン１３Ａが延在し、パターン１３Ａの下層には、メッシュ状の導体パターン１４ｂが、パッド１３を囲むように形成される。導体パターン１４ｂは、各々突出する終端１４ｃを有するメッシュ状ないし格子状パターンよりなり、前記導体パターンは、相互にパターンの最小幅の１／２以下の間隔で配設されている。例えば、パターン１４ｂの最小幅が１０μｍである場合、導体パターンの間隔は５μｍ以下に設定される。かかる放電促進構造１４Ｂを形成することにより、パッド１３周辺における放電が促進され、またパッド１３自体が関与する放電が抑止される。
【００２８】
従来の構造においては、ドレインバスのドライエッチング後に図１に示した斜線部の内、特に横方向の右約１／３、また縦方向の下から約１／３の領域においては、殆どすべてのドレインバス上にプラズマダメージによって発生した変色部が観察されていたのが、本構造の採用によって、変色部の発生は全くなくなることが確認された。
【００２９】
図４，５は、図２に示す放電促進構造１４Ａの変形例を示す。
図４を参照するに、各々の導体パターン１１1 〜１１3 、あるいは１２1 〜１２3 には枝１２ａ，１２ｂが左右に延在し、さらにパターン１１1 〜１１3 、あるいは１２1 〜１２3 に平行に屈曲し、延在する。このような場合でも、パターン１２ａと隣接するパターン１２ｂとは、最小パターン幅の１／２以下の間隔で形成され、その結果、その間においてプラズマ放電が促進される。
図５の構成では、パターン１２1 あるいは１２2 、あるいは１１1 あるいは１１2 の両側にパターン１２ａが延在し、その先端に更に枝分かれした分岐パターン１２ｃが形成される。このような構成では、例えば導体パターン１２1 の分岐パターン１２ｃと導体パターン１２2 の分岐パターン１２ｃとの間隔が、導体パターン１２1 あるいは１２2 の最小線幅の１／２以下の距離まで接近する。このような構成によっても放電促進構造１４Ａにおける放電が促進され、逆に導体１２ 1 あるいは１２2 自体の放電による損傷が最小化される。
【００３０】
以上、本発明を好ましい実施例について説明したが、本発明はその要旨内において様々な変形・変更が可能である。
【００３１】
【発明の効果】
請求項１〜５記載の本発明の特徴によれば、液晶パネルを構成する基板上の配線パターンに、前記液晶パネルの表示領域を避けて、配線パターン間の間隔が、配線パターンの最小線幅の２倍以下になるように放電促進パターン構造を形成することにより、かかる放電促進パターン構造にプラズマ放電を集中させることができ、前記配線パターン自体のプラズマ放電による損傷を抑止することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施例による液晶表示装置の構成を示す図である。
【図２】図１の装置の要部を示す図である。
【図３】図１の装置の別の要部を示す図である。
【図４】図１の装置の一変形例を示す図である。
【図５】図１の装置の別の変形例を示す図である。
【図６】従来の液晶表示装置の構成を示す図である。
【符号の説明】
１ 表示領域
１０ 基板
１１1 〜１１n ゲートバス
１２1 〜１２n ドレインバス
１２ａ，１２ｂ，１２ｃ 枝
１３ 電極パッド
１３Ａ 配線パターン
１４ ショートリング
１４Ａ，１４Ｂ 放電促進構造
Claims (5)
- 液晶パネルを構成する基板上に配線パターンを担持した液晶表示装置の製造方法において、
前記配線パターンに、前記液晶パネルの表示領域を避けて、配線パターン間の間隔が、配線パターンの最小線幅の２倍以下になる放電促進パターン構造を形成する工程を含み、
前記放電促進パターン構造は、前記配線パターンから分岐し、終端を有する支線を含み、前記終端と、これに対向する配線パターンとの間の間隔が、前記配線パターンの最小線幅の２倍以下であることを特徴とする、液晶表示装置の製造方法。 - 前記配線パターンは、ドライエッチングにより形成されることを特徴とする請求項１記載の液晶表示装置の製造方法。
- 前記間隔は、配線パターン間における放電が容易に生じるような大きさに設定されることを特徴とする請求項１記載の液晶表示装置の製造方法。
- 配線パターンを担持した基板を有する液晶パネルにおいて、
前記配線パターンは、前記液晶パネルの表示領域を避けて、配線パターン間の間隔が、配線パターンの最小線幅の２倍以下になる放電促進パターン構造を含み、
前記放電促進パターン構造は、前記配線パターンから分岐し、終端を有する支線を含み、前記終端と、これに対向する配線パターンとの間の間隔が、前記配線パターンの最小線幅の２倍以下であることを特徴とする、液晶パネル。 - 前記間隔は、配線パターン間における放電が容易に生じるような大きさに設定されることを特徴とする請求項４記載の液晶パネル。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13946096A JP3747336B2 (ja) | 1996-05-08 | 1996-05-08 | 液晶表示装置の製造方法および液晶パネル |
| US08/841,849 US6239850B1 (en) | 1996-05-08 | 1997-05-05 | Liquid crystal electro-optical device and process of fabricating same provided with discharge accelerating patterns for minimizing dielectric breakdown |
| KR1019970017679A KR100489714B1 (ko) | 1996-05-08 | 1997-05-08 | 액정장치제조방법,액정패널,및액티브매트릭스표시장치제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13946096A JP3747336B2 (ja) | 1996-05-08 | 1996-05-08 | 液晶表示装置の製造方法および液晶パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09297314A JPH09297314A (ja) | 1997-11-18 |
| JP3747336B2 true JP3747336B2 (ja) | 2006-02-22 |
Family
ID=15245747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13946096A Expired - Fee Related JP3747336B2 (ja) | 1996-05-08 | 1996-05-08 | 液晶表示装置の製造方法および液晶パネル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6239850B1 (ja) |
| JP (1) | JP3747336B2 (ja) |
| KR (1) | KR100489714B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10268794A (ja) * | 1997-03-26 | 1998-10-09 | Sharp Corp | 表示パネル |
| JP4234023B2 (ja) * | 2004-01-22 | 2009-03-04 | 三菱電機株式会社 | 表示装置および表示装置の製造方法 |
| US7183147B2 (en) | 2004-03-25 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method for manufacturing thereof and electronic appliance |
| TW200638143A (en) * | 2004-10-29 | 2006-11-01 | Toshiba Matsushita Display Tec | Display device |
| JP4955983B2 (ja) * | 2004-10-29 | 2012-06-20 | 株式会社ジャパンディスプレイセントラル | 表示装置 |
| KR100823486B1 (ko) | 2006-11-20 | 2008-04-21 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR101845480B1 (ko) | 2010-06-25 | 2018-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| TWI611582B (zh) | 2013-04-10 | 2018-01-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB260141A (en) * | 1926-01-20 | 1926-10-28 | Sidney Moses Hale | Improvements in and relating to draught excluders, more especially for doors |
| JPS5965825A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | 液晶表示素子 |
| JPH04233514A (ja) * | 1990-12-28 | 1992-08-21 | Sharp Corp | アクティブマトリクス基板 |
| JP2901028B2 (ja) * | 1991-12-03 | 1999-06-02 | シャープ株式会社 | 誘電性表示素子およびその製造方法 |
| JPH05251530A (ja) * | 1992-03-06 | 1993-09-28 | Nec Kyushu Ltd | 半導体装置の特性チェックトランジスタ |
| US5233448A (en) * | 1992-05-04 | 1993-08-03 | Industrial Technology Research Institute | Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection |
| US5313319A (en) * | 1992-06-17 | 1994-05-17 | General Electric Company | Active array static protection devices |
| JPH081502B2 (ja) * | 1993-06-21 | 1996-01-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| JPH0756184A (ja) * | 1993-08-12 | 1995-03-03 | Sharp Corp | 表示装置 |
| US5546204A (en) * | 1994-05-26 | 1996-08-13 | Honeywell Inc. | TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon |
| KR0139373B1 (ko) * | 1994-10-06 | 1998-06-15 | 김광호 | 액정표시소자의 정전기 방지 회로 |
| US5677745A (en) * | 1994-12-21 | 1997-10-14 | Kabushiki Kaisha Toshiba | LCD with electrostatic discharge projections |
| KR970017685A (ko) * | 1995-09-23 | 1997-04-30 | 김광호 | 더미셀 어레이를 가진 반도체 메모리 장치 |
| JPH0990397A (ja) * | 1995-09-28 | 1997-04-04 | Sharp Corp | アクティブマトリクス基板およびそれを用いた表示装置 |
| JP3072707B2 (ja) * | 1995-10-31 | 2000-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置及びその製造方法 |
| KR100212276B1 (ko) * | 1996-06-13 | 1999-08-02 | 윤종용 | 정전기 방전 수단을 가지는 액정 패널, 액정 패널검사용 프루브장치 및 검사방법 |
| KR19990003871A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 더미패턴을 갖는 반도체 장치 제조 방법 |
-
1996
- 1996-05-08 JP JP13946096A patent/JP3747336B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-05 US US08/841,849 patent/US6239850B1/en not_active Expired - Lifetime
- 1997-05-08 KR KR1019970017679A patent/KR100489714B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970076018A (ko) | 1997-12-10 |
| JPH09297314A (ja) | 1997-11-18 |
| US6239850B1 (en) | 2001-05-29 |
| KR100489714B1 (ko) | 2005-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771820B2 (ja) | アクティブマトリクスパネル及びその製造方法 | |
| JP3740514B2 (ja) | フリンジフィールド駆動モード液晶表示装置の製造方法 | |
| US6323051B1 (en) | Method of manufacturing liquid crystal display | |
| JP3267011B2 (ja) | 液晶表示装置 | |
| KR20020001603A (ko) | 박막 트랜지스터 및 다층막 구조물 및 이들의 제조 방법 | |
| JP3747336B2 (ja) | 液晶表示装置の製造方法および液晶パネル | |
| JP3808107B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3455506B2 (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| JPH0431376B2 (ja) | ||
| JP2007206712A (ja) | アクティブマトリクス方式液晶表示装置 | |
| KR100869736B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| KR100770470B1 (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| JPH06289423A (ja) | 液晶表示装置 | |
| JPH07147410A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP3055237B2 (ja) | 液晶表示パネル及びその製造方法 | |
| KR100769161B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP3216053B2 (ja) | 液晶表示装置 | |
| JP2901499B2 (ja) | アクティブマトリクス基板 | |
| JP2005303220A (ja) | Ｔｆｔアレイ基板 | |
| JPH07122718B2 (ja) | 液晶表示装置 | |
| KR100613766B1 (ko) | 고개구율 및 고투과율 액정 표시 장치 | |
| KR20040048118A (ko) | 액정표시장치의 화소구조 | |
| JPS63289946A (ja) | Ｎ↑＋非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| JPH10170960A (ja) | パターン形成方法 | |
| JP3773834B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |