JP3741274B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3741274B2
JP3741274B2 JP2002036466A JP2002036466A JP3741274B2 JP 3741274 B2 JP3741274 B2 JP 3741274B2 JP 2002036466 A JP2002036466 A JP 2002036466A JP 2002036466 A JP2002036466 A JP 2002036466A JP 3741274 B2 JP3741274 B2 JP 3741274B2
Authority
JP
Japan
Prior art keywords
signal
electrode
semiconductor
semiconductor device
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002036466A
Other languages
English (en)
Other versions
JP2003243576A5 (ja
JP2003243576A (ja
Inventor
則秋 平賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002036466A priority Critical patent/JP3741274B2/ja
Priority to US10/366,347 priority patent/US6661101B2/en
Publication of JP2003243576A publication Critical patent/JP2003243576A/ja
Publication of JP2003243576A5 publication Critical patent/JP2003243576A5/ja
Application granted granted Critical
Publication of JP3741274B2 publication Critical patent/JP3741274B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、高周波信号を含む幾つかの信号を処理する集積回路を搭載した多ピン（外部接続用端子）の半導体装置に関し、詳しくは、半導体チップ（半導体片）上のパッド（電極）と、パッケージ側の端子（外部接続用端子）とが、それぞれ対応するもの同士、ボンディングワイヤ（金属細線）にて接続されている半導体装置に関する。
【０００２】
【従来の技術】
高周波信号を処理する半導体装置では、入出力端での不所望な反射等を低減すべく、例えば、信号リードと並走するグランドリードを半導体チップの裏面へ直に接続したり、更にグランド電極と平行な金属板まで設けたりして、共振周波数では接地インピーダンスが零になるようにしている（特開平８−２３７００１号公報）。このような高周波用半導体装置は、一般に、集積度が高く無く、単一の又は少数の信号を処理する単機能品・専用品として提供されるので、半導体チップ上のパッドやパッケージ側の外部接続用端子の個数が少ない。
【０００３】
一方、それほど高い周波数の信号は扱わないが、外部とやり取りする信号数の多い半導体装置では、高集積化と共に多ピン化が進み、ボンディングパッドやボンディングワイヤの個数も多くなっている。その一例として図７にＩＣ１を示したが、これは、半導体チップ２（半導体片）をプラスチックモールド１ａでパッケージングしたものであり、多数の端子１ｂ（外部接続用端子）も一部を露出して組み込まれている。チップ２は、主表面の中央部に、信号処理を行う信号処理回路２ａ（集積回路）が形成され、その周りに信号入力回路や信号出力回路２ｂ（集積回路）が形成され、最も外側の周辺部・辺縁部に、ボンディングパッド２ｃ（電極）が所定ピッチで列設されている。
【０００４】
多数のボンディングパッド２ｃのうち何れか（電源用電極）は、チップ２に形成されたパターン配線層等にて、信号処理回路２ａや信号出力回路２ｂ等の電源線に接続されるとともに、該当ボンディングワイヤ３にて、電源電圧印可用端子１ｂ（Ｖcc）に接続されている。また、何れか他のボンディングパッド２ｃ（基準用電極）は、やはりチップ２に形成されたパターン配線層等にて、信号処理回路２ａや信号出力回路２ｂ等の基準電圧線に接続されるとともに、該当する他のボンディングワイヤ３にて、接地用端子１ｂ（ＧＮＤ）に接続されている。残りのボンディングパッド２ｃ（信号用電極）は、それぞれ、該当パターン配線層等にて、該当信号出力回路２ｂ等を介して間接的に又は介さず直に信号処理回路２ａの該当信号線に接続されるとともに、該当ボンディングワイヤ３にて、該当信号用端子１ｂ（Ｓig）に接続されている。
【０００５】
このような多ピンのＩＣ１では、チップ２に形成されるボンディングパッド２ｃの個数が多いうえ、回路集積度の高いチップ２はプラスチックモールド１ａの中に囲い込まれて納まるほど小さいのに対し、端子１ｂは個数がほぼ同じでプラスチックモールド１ａの表面部位に来ているうえ外部の実装条件に適合するよう並んでいるので、ボンディングパッド２ｃの列設ピッチは端子１ｂの列設ピッチより狭くなっており、ボンディングワイヤ３は放射状になっている。
【０００６】
【発明が解決しようとする課題】
ところで、ＬＶＤＳ（Laser Video Disc System ）等に用いられる高速デジタル信号処理回路や、無線ＬＡＮ（Local Area Network）等に用いられるＲＦ信号処理回路などでは、上述したような異質のＩＣを使い分けたり併用したりしている。
そして、電子機器に関して高機能化，高速化，小形化が同時に進んでいる現況の先には、処理すべき信号の総数やそれに含まれる高周波信号の個数は増やす一方で半導体チップの個数は抑えるといった要請が見えてくる。
【０００７】
しかしながら、上述したような従来の半導体装置では、周波数特性を改善するための条件や、ボンディング箇所に関する条件などが異なるため、総ての回路を単純にワンチップ化する訳にはいかない。
そこで、高周波信号を含む多くの信号を処理する集積回路をワンチップ化するに際して、多ピンのＩＣに付きもののボンディングパッド（電極）とピン（外部接続用端子）との接続条件等を満たしつつ、高周波信号については特にその周波数特性が劣化しないよう、工夫を凝らすことが技術的課題となる。
【０００８】
この発明は、このような課題を解決するためになされたものであり、電極および外部接続用端子が多いうえ電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号を適切に処理しうる半導体装置を実現することを目的とする。
【０００９】
【課題を解決するための手段】
このような課題を解決するために発明された第１乃至第５の解決手段について、その構成および作用効果を以下に説明する。
【００１０】
［第１の解決手段］
第１の解決手段の半導体装置は、出願当初の請求項１に記載の如く、信号処理を行う集積回路の形成された半導体片と、この半導体片に形成され前記集積回路の信号線に接続された信号用電極と、前記半導体片に形成され前記集積回路の基準電圧線に接続された基準用電極と、前記半導体片を囲むパッケージと、前記信号用電極とその隣の電極との距離よりも広い間隔で前記パッケージに列設された外部接続用端子と、前記パッケージ内に複数設けられそのうち何れかが前記外部接続用端子の何れかと前記信号用電極とを接続し何れか他のものが前記外部接続用端子の何れか他のものと前記基準用電極とを接続する金属細線とを備えた半導体装置において、前記基準用電極を複数にしてそれらを前記半導体片上で前記信号用電極の両側に配置するとともに、その前記基準用電極同士を前記半導体片上で短絡させる導体層等の短絡手段を前記半導体片に設けたものである。
【００１１】
このような第１の解決手段の半導体装置にあっては、高周波信号の伝達される信号用電極とそれに接続された金属細線および外部接続用端子の両側に、短絡された基準用電極とそれに接続された金属細線および外部接続用端子がそれぞれ配置されるので、高周波信号の伝達経路が他の信号の伝達経路から明確に引き離されるうえ、高周波信号の直接的な伝達電流ばかりかそれとは逆に戻る電流についても電流経路が明確となる。これにより、ノーマルモード及びコモンモード何れのノイズに関しても抑制されることとなる。
【００１２】
しかも、電極の列設ピッチが外部接続用端子の列設ピッチより狭いという多ピンＩＣの特質は維持されていることから、半導体片やパッケージが小形のままでも、電極や外部接続用端子を多数確保できるので、その他の多くの信号も並列かつ独立に入出力しうることとなる。これにより、多くの信号を扱う多機能な集積回路と高周波信号を扱う回路とが、何れの機能・性能も損なうこと無くワンチップに搭載されることとなる。
したがって、この発明によれば、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号を適切に処理しうる半導体装置を実現することができる。
【００１３】
［第２の解決手段］
第２の解決手段の半導体装置は、出願当初の請求項２に記載の如く、上記の第１の解決手段の半導体装置であって、前記信号用電極が前記基準用電極の並びからずれている、というものである。すなわち、前記信号用電極の両側に位置する前記基準用電極同士を結ぶ直線を仮想したとき、その仮想直線から外れたところに前記信号用電極が設けられている。
【００１４】
このような第２の解決手段の半導体装置にあっては、高周波信号の伝達を担うところでは、信号用電極と基準用電極との何れか一方または双方が、その他の電極も含めた多数電極の列から、ワイヤボンディングの可能な範囲で脇に逸れている。そのため、電極の列は局所で多少乱れるが、その乱れを無視した全体的・大極的・基本的な列方向のピッチは概ね従来通りの狭さに維持されるにも拘わらず、その局所における電極間の距離は基本の列設ピッチより広がることとなる。
【００１５】
これにより、組を成す金属細線間の分布容量すなわち信号用電極から外部接続用端子に至る金属細線と基準用電極から外部接続用端子に至る金属細線との間に分布する寄生容量の急変が緩和されて、より適切にインピーダンスマッチングがとられるので、金属細線が放射状になっていても、そのことが高周波信号に及ぼす不所望な影響は抑制される。
したがって、この発明によれば、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号をより適切に処理しうる半導体装置を実現することができる。
【００１６】
［第３の解決手段］
第３の解決手段の半導体装置は、出願当初の請求項３に記載の如く、上記の第２の解決手段の半導体装置であって、前記基準用電極またはそれらを短絡しているところから前記信号用電極の両脇に導電体が延びている、というものである。
【００１７】
このような第３の解決手段の半導体装置にあっては、基準用電極が信号用電極から離れても、基準用電極から延びた導電体が基準用電極の両脇へ戻っていて、基準用電極は依然として基準用電極の延長部によって挟まれている。
これにより、信号用電極と基準用電極とをずらしても、当該信号用電極と他の信号用電極との電気的な分離状態は、基準用電極およびその延長部によって、確実に維持される。しかも、そのような延長部すなわち導電体は、パターン配線層等を利用して簡便に形成することが可能である。
したがって、この発明によれば、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号をより適切に処理しうる半導体装置を簡便に実現することができる。
【００１８】
［第４の解決手段］
第４の解決手段の半導体装置は、出願当初の請求項４に記載の如く、上記の第１〜第３の解決手段の半導体装置であって、前記半導体片から離してテーパ状導電体が設けられており、而も、前記金属細線のうち前記信号用電極に接続されているものの近くに前記テーパ状導電体の先端側が置かれており、且つ、前記テーパ状導電体の基端側は、当該金属細線から前記先端側より遠いところに置かれるとともに、前記基準用電極に対して間接的に接続されている、というものである。
【００１９】
このような第４の解決手段の半導体装置にあっては、高周波信号の伝達を担うところでは、信号用電極やそれに接続された金属細線の近傍に、基準用電極と同電位のテーパ状導電体の先端側が来ている。
このテーパ状導電体と信号用電極から外部接続用端子に至る金属細線との間に分布する寄生容量と、その金属細線と基準用電極から外部接続用端子に至る金属細線との間に分布する寄生容量とが相殺しあって、インピーダンス分布の急変が緩和される。
そのため、金属細線が放射状になっていても、そのことが高周波信号に及ぼす不所望な影響は抑制される。
したがって、この発明によれば、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号をより適切に処理しうる半導体装置を実現することができる。
【００２０】
［第５の解決手段］
第５の解決手段の半導体装置は、出願当初の請求項５に記載の如く、上記の第１〜第４の解決手段の半導体装置であって、前記信号用電極とそれに前記金属細線にて接続された前記外部接続用端子との間を埋めるパッケージ材についてその誘電率が前記金属細線の向きに沿って即ち信号用電極と外部接続用端子との間で連続的に又は段階的に異なっている、というものである。
【００２１】
このような第５の解決手段の半導体装置にあっては、信号用電極から外部接続用端子に至る金属細線と基準用電極から外部接続用端子に至る金属細線との距離が狭いところでは、パッケージ材の誘電率が小さくされ、金属細線間の距離が広いところでは、誘電率が大きくされる。これにより、金属細線の間に分布する寄生容量の分布変化は、金属細線間の距離の変化に比べて、緩やかになる。したがって、この発明によれば、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号をより適切に処理しうる半導体装置を実現することができる。また上記の解決手段にあたっては、信号処理を行う集積回路の形成された半導体チップであって、この半導体片に形成され前記集積回路の信号線に接続された信号用電極と、前記集積回路の基準電圧線に接続された基準用電極と、前記基準用電極を複数にして前記信号用電極の両側に配置するとともに短絡させ、前記基準用電極を接続する導体層に対し立体交差するよう設けられた信号線を有すること特徴とする。さらに前記信号用電極が前記基準用電極の並びからずれていることを特徴とする半導体チップ用いることで実現できる。また、前記半導体チップは、基準用電極またはそれらを短絡しているところから前記信号用電極の両脇に導電体が延びていることを特徴し、前記信号線で伝達される信号は、高周波信号であることを特徴とする。
【００２２】
【発明の実施の形態】
このような解決手段で達成された本発明の半導体装置について、これを実施するための具体的な形態を、以下の第１〜第６実施例により説明する。
図１に示した第１実施例は、上述した第１〜第３の解決手段を具現化したものである。また、図２に示した第２実施例は、上述した第１〜第４の解決手段を具現化したものであり、図３の第３実施例や図４の第４実施例は、その変形例である。さらに、図５に示した第５実施例は、上述した第１〜第５の解決手段を具現化したものであり、図６の第６実施例は、その変形例である。
なお、それらの図示に際し従来と同様の構成要素には同一の符号を付して示したので、重複する再度の説明は割愛し、以下、従来との相違点を中心に説明する。
【００２３】
【第１実施例】
本発明の半導体装置の第１実施例について、その具体的な構成を、図面を引用して説明する。図１（ａ）はパッケージを透かして視た部分斜視図であり、従来例の図７（ｂ）と対比されるものである。また、図１（ｂ）は、高周波信号の伝達を担う要部についての拡大図である。なお、図中の要素について電源電圧印可用，信号伝搬用，高周波信号伝搬用，接地用のものであることを明記するときには、その符号に（Ｖcc），（Ｓig），（Ｓig＊），（ＧＮＤ）を付して示した。
【００２４】
このＩＣ４（半導体装置）が既述したＩＣ１と相違するのは、多数の信号に加えて高周波信号もチップ２上の信号処理回路２ａで処理するようになった点と、その高周波信号を外部伝達するために例えばその信号の出力用に順次接続された一組の信号出力回路２ｂ（Ｓig＊）と出力ライン２ｄ（Ｓig＊）とボンディングパッド２ｃ（Ｓig＊）とボンディングワイヤ３（Ｓig＊）と端子１ｂ（Ｓig＊）とが割り当てられている点と、その隣でやはり順次接続されたボンディングパッド２ｃ（ＧＮＤ）とボンディングワイヤ３（ＧＮＤ）と端子１ｂ（ＧＮＤ）とが両隣の二組とも接地用に割り当てられている点である。
【００２５】
また、その複数のボンディングパッド２ｃ（ＧＮＤ）が導体層２ｅ（ＧＮＤ）によって短絡させられている点や、それらのボンディングパッド２ｃ（ＧＮＤ）を結ぶ仮想直線から外れたところにボンディングパッド２ｃ（Ｓig＊）が設けられている点、ボンディングパッド２ｃ（ＧＮＤ）又は導体層２ｅの両端のところからボンディングパッド２ｃ（Ｓig＊）の両脇に導体層２ｆ（導電体）が延びて来ている点でも相違する。
【００２６】
それらのうちボンディングパッド２ｃ（Ｓig＊）とボンディングパッド２ｃ（ＧＮＤ）と導体層２ｅと導体層２ｆは、他のボンディングパッド２ｃ（Ｓig）やボンディングパッド２ｃ（Ｖcc）と同じメタル層等にて、チップ２の同一平面上に一括してパターン形成されるが、出力ライン２ｄは、別のパターン配線層等も利用して形成され、導体層２ｅと立体交差している。また、短絡し合っているボンディングパッド２ｃ（ＧＮＤ）と導体層２ｅは、同じパターン配線層や他のパターン配線層等にて信号処理回路２ａや信号出力回路２ｂ等のグランドライン２ｄｄ（基準電圧線）に接続されていて、何れも基準用電極となっている。
【００２７】
各ボンディングパッド２ｃ（電源用電極、信号用電極、基準用電極）は、一辺１０μｍ〜１００μｍ程度の正方形や長方形に形成されて、１５μｍ〜１５０μｍ程度の所定ピッチで列設されている。各ボンディングワイヤ３（金属細線）は、直径１０μｍ〜３０μｍ程度の金線が多用されるが、他の金属でも良い。端子１ｂ（外部接続用端子）は、大抵のものが既定のパッケージング規格に則っており、金属製のピンや，リード，パッド，直方体状の良導体などからなり、２００μｍ〜８００μｍ程度の所定ピッチで列設されている。
【００２８】
図示の場合、Ｘ方向におけるボンディングパッド２ｃの列設ピッチは９０μｍで、端子１ｂの列設ピッチは３００μｍで、何れも５個ずつ並んでいるが、ボンディングパッド２ｃのうち接地用の２個（ＧＮＤ）は、信号処理回路２ａのあるＹ方向へ１２０μｍほど寄っている。これにより、局所的・相対的には高周波信号用のボンディングパッド２ｃ（Ｓig＊）が２個の接地用ボンディングパッド２ｃ（ＧＮＤ）の並びからずれるとともに、そこのボンディングパッド２ｃ（Ｓig＊），２ｃ（ＧＮＤ）間の距離が１５０μｍに広がっている。なお、ボンディングパッド２ｃや端子１ｂの個数は、現在は３０個〜３００個程度が一般的であるが、増加傾向が強い。
【００２９】
チップ２（半導体片）は、シリコンやガリウム砒素などが多いが、その他の半導体からなるものでも良い。信号処理回路２ａや信号出力回路２ｂ（集積回路）は、デジタル回路の場合もあれば、アナログ回路や、その混在回路のこともあり、アプリケーションに応じて種々のものが作られるので、内部の詳細な説明は割愛するが、要するに幾つか複数の信号を外部とやり取りするものであってそのうちの高周波信号を出力ライン２ｄ経由で外部送出する又は同様の入力ラインを介して外部から入力するとともにグランドライン２ｄｄに接地等の基準電圧を受けるようになっていれば良い。プラスチックモールド１ａによるパッケージは、セラミックや他の材料で置き換わっていても良く併用されていても良い。
【００３０】
この第１実施例のＩＣ４について、その使用態様及び動作を説明する。
【００３１】
ＩＣ４は、応用装置への組込・実装に際し、外部のプリント基板等の実装先でプリント配線等にて、端子１ｂ（Ｖcc）が電源電圧の印可される電源ライン等に接続され、端子１ｂ（ＧＮＤ）が基準電圧の印可される接地ライン等に接続され、端子１ｂ（Ｓig）がそれぞれ該当する信号の伝達を担う信号ライン等に接続される。そのうち、特に端子１ｂ（Ｓig＊）は高周波信号を伝達する信号ラインに接続される。
【００３２】
そして、端子１ｂ（Ｖcc），１ｂ（ＧＮＤ）間に所定の電源電圧が印可されると、信号処理回路２ａや信号出力回路２ｂが動作を開始して、或る端子１ｂ（Ｓig）からは信号が信号処理回路２ａに入力される一方、他の端子１ｂ（Ｓig）からは信号処理回路２ａで生成された信号が出力される。こうして応用目的に従って多数の信号が処理されるが、その際、信号処理回路２ａによって高周波信号が生成され、それが信号出力回路２ｂ（Ｓig＊）から出力ライン２ｄ（Ｓig＊）に出力されると、その信号伝送を担う電流がボンディングパッド２ｃ（Ｓig＊）とボンディングワイヤ３（Ｓig＊）と端子１ｂ（Ｓig＊）とを流れる。
また、それに伴ってその周囲には変位電流・漏洩電流が流れることになるが、その大部分は両隣のボンディングワイヤ３等（ＧＮＤ）を通る。このため、他の信号伝搬用ボンディングワイヤ３等（Ｓig）に放射ノイズ等が及ぶおそれは無い又は少ない。
【００３３】
さらに、高周波信号伝搬用ボンディングワイヤ３（Ｓig＊）と両隣の接地用ボンディングワイヤ３（ＧＮＤ）との距離について見ると、端子１ｂ側は広く（Ｘ方向に３００μｍ）、ボンディングパッド２ｃ側はそれより狭いが、ここのところが狭いながらも従来よりは広がっている。
すなわち、そのワイヤ接続先の高周波信号伝搬用ボンディングパッド２ｃ（Ｓig＊）と接地用ボンディングパッド２ｃ（ＧＮＤ）との距離（Ｘ方向に９０μｍ及びＹ方向に１２０μｍの対角方向で１５０μｍ）が、従来と同じく基本の列設ピッチのままである他のボンディングパッド２ｃ（Ｓig），２ｃ（Ｖcc）間の距離（Ｘ方向に９０μｍ）より広い。
このように、狭い方を従来よりは広げたことから、ボンディングワイヤ３（Ｓig＊）に沿って見た特性インピーダンスの変化がその分だけ穏やかになっているので、反射ノイズの発生や信号波形の歪みが少ない。しかも、基本の列設ピッチ（Ｘ方向に９０μｍ）は維持されている。
【００３４】
こうして、ワンチップ２に形成された集積回路２ａ，２ｂによって多くの一般的信号（Ｓig）と高周波信号（Ｓig＊）とが適切に処理される。上述した仕様ばかりでなく出力パワーや使用環境などによっても動作状況は異なるので一概には言えないが、例えば、一般的信号（Ｓig）が５００ＭＨｚ即ち０．５ＧＨｚ以下に制限されるようなときでも、高周波信号（Ｓig＊）は３ＧＨｚ程度まで許容される。
しかも、このようなＩＣ４は、従来のＩＣ１とほぼ同じ手法や工程で製造することができるものとなっている。
【００３５】
【第２実施例】
図２に各部構造を示した本発明のＩＣ５（半導体装置）が上述した第１実施例のＩＣ４と相違するのは、導体層６が追加されていることである。
導体層６は、チップ２と同程度かそれより多少広い又は狭い層状・板状の良電導体からなり、プラスチックモールド１ａの表面・上面に対して張り付けるように付設されてチップ２からは離れてそれと概ね平行になっている。
【００３６】
導体層６の辺縁部のうち高周波信号用端子１ｂ（Ｓig＊）に近いところからは、その端子１ｂ（Ｓig＊）に向けて、プラスチックモールド１ａの表面に沿ってそこを這うようにして徐々に細くなりながら、テーパ部６ａ（テーパ状導電体）が延びている。テーパ部６ａの先端は、高周波信号用ボンディングパッド２ｃ（Ｓig＊）と端子１ｂ（Ｓig＊）とを繋ぐボンディングワイヤ３（Ｓig＊）の上方まで即ちその近傍までは来ているが、端子１ｂ（Ｓig＊）よりは手前で止まっている。必然的に、ボンディングワイヤ３（Ｓig＊）に対して先端側は近くに基端側は遠くに位置することとなる。
【００３７】
また、導体層６の辺縁部のうちテーパ部６ａの基端部の両脇からは、高周波信号用端子１ｂ（Ｓig＊）の両隣の接地用端子１ｂ（ＧＮＤ）に向けて、それぞれライン部６ｂが延びている。これらは何れも端子１ｂ（ＧＮＤ）に達しており、そのライン部６ｂと端子１ｂ（ＧＮＤ）とボンディングワイヤ３（ＧＮＤ）とを介することで間接的に、テーパ部６ａの基端部がボンディングパッド２ｃ（ＧＮＤ）に接続されることとなる。
【００３８】
この場合、高周波信号の伝達経路の特性インピーダンスを定める又は調整しうる要因として、径が一定なためインダクタンス分布の一様なボンディングワイヤ３（Ｓig＊）と、それとの間のキャパシタンス分布の急変を上述のように距離で緩和調整する両隣のボンディングワイヤ３（ＧＮＤ）とに、ボンディングワイヤ３（Ｓig＊）と導体層６のテーパ部６ａとの間に分布する寄生容量も加わってくる。しかも、テーパ部６ａにあっては、距離だけでなく形状の変化によってもキャパシタンス分布を調整することが可能である。
【００３９】
これにより、インピーダンスマッチングをとるのが楽になるばかりかマッチングの精度も上がって、例えば、導体層６以外の仕様が上述した第１実施例と同じ場合、テーパ部６ａの仕様を詰めることで容易に、高周波信号（Ｓig＊）の許容周波数を５ＧＨｚ程度まで上げることができる。
【００４０】
【第３実施例】
図３に外観を示した本発明の半導体装置は、上述した第２実施例のものの導体層６を印刷にて形成したものである。その印刷は導電性ペイントを所望のパターンで塗布する等のことで行われる。
この場合、図示したのはＱＦＮ（Quad Flat Non leaded package）であるが、導電性ペイントの塗布前は（図３（ａ）参照）、従来と同じＱＦＮ手法・工程でパッケージングを行い、その後（図３（ｂ）参照）、導電性ペイントを塗布して固めることで、仕上がる。
【００４１】
なお、図示したものは、テーパ部６ａとライン部６ｂとを交互に配することで、もちろんそれに対応して内部の図示しないボンディングワイヤ３（Ｓig＊）等とボンディングワイヤ３（ＧＮＤ）等も交互に割り当てることで、ボンディングワイヤ３（ＧＮＤ）や，端子１ｂ（ＧＮＤ），ボンディングパッド２ｃ（ＧＮＤ）の割当数の増加を抑制しながら、取り扱う高周波信号の個数増加に対処している。
【００４２】
【第４実施例】
図４にリードフレームと全体外観を示した本発明の半導体装置は、上述した第２実施例のものの導体層６をリードフレーム７にて形成したものである。
【００４３】
この場合、図示したのはＳＳＯＰ（Shrink Small Outlin Package）であるが、そのように端子１ｂとしてリードを具備しているものについては、リード１ｂの列設されたリードフレーム７に、テーパ部６ａやライン部６ｂの付いた導体層６も形成しておき、リード１ｂの部分をボンディングパッド２ｃにボンディングするとともにプラスチックモールド１ａにて固定した後、フレーム部分を切り落とし、それから導体層６を折り曲げてプラスチックモールド１ａの上面に張り付けるのである。これによっても、上述したＩＣ４，ＩＣ５と同様のものが簡便に出来上がる。
【００４４】
【第５実施例】
図５（ａ），（ｂ）に縦断面構造を示した本発明の半導体装置が上述したＩＣ４，ＩＣ５と相違するのは、プラスチックモールド１ａの誘電率がボンディングワイヤ３の周辺部分１ｃで変化していることである。
上述したようにボンディングパッド２ｃと端子１ｂは、電源電圧印可用，信号伝搬用，高周波信号伝搬用，接地用のもの何れも、ボンディングワイヤ３にて接続されており、そのような周辺部分１ｃもプラスチックモールド１ａに埋まっているが、その周辺部分１ｃには、誘電率調整用の浸透物質が含ませられていて、その濃度差に応じて誘電率が異なっている。
【００４５】
浸透物質には、誘電率を上げるのであればグラスファイバー等が好適であり、誘電率を下げるのであればポリイミド等が好適であるが、大抵は、ボンディングワイヤ３が放射状に広がって外側ほどキャパシタンスが低下しがちなので、それを補償すべく、ボンディングワイヤ３の向きに沿って外側に行くほど即ちボンディングパッド２ｃ側から端子１ｂ側へ進むにつれて誘電率が上がるようにされる。その分布変化は、連続的でも良く、段階的でも良い。
【００４６】
そのような物質の浸透は、例えば、プラスチックモールド１ａでパッケージングした後であってテーパ部６ａの付いた導体層６を張り付ける前に（図５（ｃ）参照）、浸透物質からなる又はそれを含ませた塗布剤８を周辺部分１ｃのところに塗り付け（図５（ｄ）参照）、それから加温・加熱等も必要に応じて行って浸透拡散させる、といったことで行える。その後、余分な塗布剤８を取り除けば、プラスチックモールド１ａの周辺部分１ｃに浸透したものが残り（図５（ｅ）参照）、そこの誘電率が安定する。塗布剤８の厚みを緩やかに変えれば誘電率の分布変化は連続的になり、塗布剤８を多重リングにすれば誘電率の分布変化は段階的になる。
【００４７】
この場合、高周波信号の伝達経路の特性インピーダンスを調整するに際し、ボンディングワイヤ３（Ｓig＊）の両隣のボンディングワイヤ３（ＧＮＤ）と、ボンディングワイヤ３（Ｓig＊）の近傍に先端を延ばしたテーパ状導電体６ａとが使えるばかりか、それらに加えて、プラスチックモールド１ａの周辺部分１ｃにおける誘電率も利用することが可能である。これにより、インピーダンスマッチングをとるのが一層楽になるばかりかマッチングの精度も上がって、例えば、上述した第１〜第４実施例をベースにしたもので、高周波信号（Ｓig＊）の許容周波数を１０ＧＨｚ程度まで上げることができる。
【００４８】
【第６実施例】
図６に縦断面構造を示した本発明の半導体装置は、他の手法でプラスチックモールド１ａの周辺部分１ｃに誘電率調整用物質を含ませたものである。
【００４９】
この場合、先ず、誘電率調整用物質からなる又はそれを含んでいる植付剤９を、マスキング９ａを介在させて、チップ２にボンディングされているボンディングワイヤ３のところへ例えばＦＩＢ（Focused Ion Beam）等を用いて打ち込む（図６（ａ）参照）。それから、プラスチックモールド１ａでパッキングし（図６（ｂ）参照）、その後、必要であれば加温・加熱等も行って植付剤９を周辺部分１ｃに拡散させるのである。
【００５０】
【その他】
なお、上記の各実施例では、高周波信号の伝達部の具体例として、信号出力回路２ｂや信号出力ライン２ｄを挙げたが、高周波信号の伝達部は、これに限られるものでなく、信号入力回路や信号入力ラインでも良く、信号入出力回路や信号入出力ラインでも良い。
また、基準電圧は、接地ＧＮＤに限らず、電源電圧と対をなす安定電位であれば良く、デジタルグランドでも良く、アナロググランドでも良い。
【００５１】
さらに、電源電圧Ｖccは、５Ｖや３．３Ｖ等の正電圧の他、負電圧の場合もあり、複数の端子１ｂを介して異種電圧が用いられる場合もある。
また、上記の各実施例で導体層６は露出していたが、これは絶縁被覆されていても良く、チップ２から離れていればプラスチックモールド１ａに埋もれていても良い。
【００５２】
【発明の効果】
以上の説明から明らかなように、本発明の第１の解決手段の半導体装置にあっては、ワイヤボンディング接続箇所に関して高周波信号の伝達経路を基準電圧の経路で挟む又は囲むようにしたことにより、高周波のリターン電流経路が明確となって放射ノイズや反射ノイズが抑制され、その結果、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号を適切に処理しうる半導体装置を実現することができたという有利な効果が有る。
【００５３】
また、本発明の第２の解決手段の半導体装置にあっては、電極の列に局所的な乱れを導入して基本の列設ピッチを広げなくても局所の電極間距離は広がるようにもしたことにより、ボンディング箇所のインピーダンス変化が緩和され、その結果、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号をより適切に処理しうる半導体装置を実現することができたという有利な効果を奏する。
【００５４】
さらに、本発明の第３の解決手段の半導体装置にあっては、信号用電極と基準用電極とのずれによる分離能力の低下を基準用電極の延長にて補償するようにしたことにより、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号をより適切に処理しうる半導体装置を簡便に実現することができたという有利な効果が有る。
【００５５】
また、本発明の第４の解決手段の半導体装置にあっては、金属細線間に分布する寄生容量の急変をテーパ状導電体にて緩和するようにもしたことにより、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号をより適切に処理しうる半導体装置を実現することができたという有利な効果を奏する。
【００５６】
また、本発明の第５の解決手段の半導体装置にあっては、パッケージ材の誘電率を調整してボンディング箇所のインピーダンス変化が緩和されるようにもしたことにより、電極の列設ピッチが外部接続用端子の列設ピッチより狭いままでも高周波信号をより適切に処理しうる半導体装置を実現することができたという有利な効果が有る。
【図面の簡単な説明】
【図１】 本発明の半導体装置の第１実施例について、（ａ）がパッケージを透かして視た部分斜視図、（ｂ）がその要部の拡大図である。
【図２】 本発明の半導体装置の第２実施例について、（ａ）が全体外観の斜視図、（ｂ）が要部拡大図、（ｃ）が信号用電極のところの縦断面図、（ｄ）が基準用電極のところの縦断面図である。
【図３】 本発明の半導体装置の第３実施例について、その全体外観斜視図であり、（ａ）はパッケージ外面に導電体を形成する前、（ｂ）はその導電体の形成後である。
【図４】 本発明の半導体装置の第４実施例について、（ａ）がリードフレームの平面図、（ｂ）がそれを装着したところの外観斜視図である。
【図５】 本発明の半導体装置の第５実施例について、（ａ）が縦断面図、（ｂ）がその要部拡大図、（ｃ）〜（ｅ）が全体外観斜視図であり、（ｃ）が塗布前、（ｄ）が塗布後、（ｅ）が浸透拡散後である。
【図６】 本発明の半導体装置の第６実施例について、（ａ）〜（ｃ）何れも縦断面図であり、（ａ）が植え付け中、（ｂ）がモールド後、（ｃ）が拡散後である。
【図７】 従来の半導体装置ついて、（ａ）が全体外観の斜視図、（ｂ）がパッケージを透かして視た部分図である。
【符号の説明】
１ ＩＣ（多ピンＬＳＩ、集積回路装置、半導体装置）
１ａ プラスチックモールド（セラミック封止部、パッケージ）
１ｂ 端子（ピン、アウターリード、外部パッド、外部接続用端子）
２ チップ（ダイ、半導体チップ、半導体片）
２ａ 信号処理回路（集積回路）
２ｂ 信号出力回路（入力回路又は入出力回路、集積回路）
２ｃ ボンディングパッド（信号用電極、基準用電極）
２ｄ 出力ライン（信号線）
２ｄｄ グランドライン（基準電圧線）
２ｅ 導体層（パターン配線層、低抵抗接続部、短絡手段）
２ｆ 導体層（パターン配線層、半導体片上で延長された導電体）
３ ボンディングワイヤ（多数・複数の金属細線）
４ ＩＣ（多ピンＬＳＩ、集積回路装置、半導体装置）
５ ＩＣ（多ピンＬＳＩ、集積回路装置、半導体装置）
６ 導体層（パッケージ側に設けられた導電体）
６ａ テーパ部（テーパ状導電体）
６ｂ ライン部（並走部、間接的接続手段）
７ リードフレーム（端子と導電体との一括形成手段）
８ 塗布剤（誘電率調整手段）
９ 植付剤（蒸着剤、注入剤、成膜剤、誘電率調整手段）
９ａ マスキング

Claims (9)

  1. 信号処理を行う集積回路の形成された半導体片と、この半導体片に形成され前記集積回路の信号線に接続された信号用電極と、前記半導体片に形成され前記集積回路の基準電圧線に接続された基準用電極と、前記半導体片を囲むパッケージと、前記信号用電極とその隣の電極との距離よりも広い間隔で前記パッケージに列設された外部接続用端子と、前記パッケージ内に複数設けられそのうち何れかが前記外部接続用端子の何れかと前記信号用電極とを接続し何れか他のものが前記外部接続用端子の何れか他のものと前記基準用電極とを接続する金属細線とを備えた半導体装置において、前記基準用電極を複数にして前記半導体片上で前記信号用電極の両側に配置するとともに該信号用電極の近傍で該基準用電極同士を短絡させたことを特徴とする半導体装置。
  2. 前記信号用電極が前記基準用電極の並びからずれていることを特徴とする請求項１記載の半導体装置。
  3. 前記基準用電極または前記基準用電極同士を短絡しているところから前記信号用電極の両脇に導電体が延びていることを特徴とする請求項２記載の半導体装置。
  4. 前記半導体片から離してテーパ状導電体が設けられ、前記テーパ状導電体の基端側が前記外部接続用端子のうち前記金属細線にて前記基準用電極と接続されているものに接続され、前記テーパ状導電体の先端側が前記金属細線のうち前記信号用電極に接続されているものの近くに置かれていることを特徴とする請求項１乃至請求項３の何れかに記載された半導体装置。
  5. 前記信号用電極とそれに前記金属細線にて接続された前記外部接続用端子との間を埋めるパッケージ材は、前記半導体片上の該信号用電極から前記半導体片外の該外部接続端子へ向かう該金属細線の向きに沿って連続的に又は段階的に誘電率の異なるものであることを特徴とする請求項１乃至請求項４の何れかに記載された半導体装置。
  6. 信号処理を行う集積回路の形成された半導体チップであって、前記半導体チップに形成され前記集積回路の信号線に接続された信号用電極と、前記集積回路の基準電圧線に接続された基準用電極と、前記基準用電極を複数にして前記信号用電極の両側に配置するとともに該信号用電極の近傍で該基準用電極同士を短絡させ、前記基準用電極を接続する導体層に対し立体交差するよう設けられた信号線を有すること特徴とする半導体チップ。
  7. 前記信号用電極が前記基準用電極の並びからずれていることを特徴とする請求項６記載の半導体チップ。
  8. 前記基準用電極または前記基準用電極同士を短絡しているところから前記信号用電極の両脇に導電体が延びていることを特徴とする請求項７記載の半導体チップ。
  9. 前記信号線で伝達される信号は、高周波信号であることを特徴とする請求項６、請求項７乃至請求項８に記載の半導体チップ
JP2002036466A 2002-02-14 2002-02-14 半導体装置 Expired - Lifetime JP3741274B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002036466A JP3741274B2 (ja) 2002-02-14 2002-02-14 半導体装置
US10/366,347 US6661101B2 (en) 2002-02-14 2003-02-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002036466A JP3741274B2 (ja) 2002-02-14 2002-02-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2003243576A JP2003243576A (ja) 2003-08-29
JP2003243576A5 JP2003243576A5 (ja) 2005-07-07
JP3741274B2 true JP3741274B2 (ja) 2006-02-01

Family

ID=27655039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002036466A Expired - Lifetime JP3741274B2 (ja) 2002-02-14 2002-02-14 半導体装置

Country Status (2)

Country Link
US (1) US6661101B2 (ja)
JP (1) JP3741274B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847123B2 (en) * 2002-04-02 2005-01-25 Lsi Logic Corporation Vertically staggered bondpad array
US7303113B2 (en) * 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
US20060175712A1 (en) * 2005-02-10 2006-08-10 Microbonds, Inc. High performance IC package and method
US20070145607A1 (en) * 2005-12-28 2007-06-28 Mathew Ranjan J System to wirebond power signals to flip-chip core
US7638863B2 (en) * 2006-08-31 2009-12-29 Semiconductor Components Industries, Llc Semiconductor package and method therefor
WO2008132814A1 (ja) * 2007-04-18 2008-11-06 Panasonic Corporation 部品内蔵基板と、これを用いた電子モジュール及び電子機器
US7825527B2 (en) * 2008-06-13 2010-11-02 Altera Corporation Return loss techniques in wirebond packages for high-speed data communications
US9515032B1 (en) 2015-08-13 2016-12-06 Win Semiconductors Corp. High-frequency package
US11152326B2 (en) * 2018-10-30 2021-10-19 Stmicroelectronics, Inc. Semiconductor die with multiple contact pads electrically coupled to a lead of a lead frame
US10978419B1 (en) * 2019-10-14 2021-04-13 Nanya Technology Corporation Semiconductor package and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472455B2 (ja) * 1997-09-12 2003-12-02 沖電気工業株式会社 半導体集積回路装置及びそのパッケージ構造

Also Published As

Publication number Publication date
US6661101B2 (en) 2003-12-09
US20030151113A1 (en) 2003-08-14
JP2003243576A (ja) 2003-08-29

Similar Documents

Publication Publication Date Title
US8724334B2 (en) Circuit module and manufacturing method for the same
US7973391B2 (en) Tapered dielectric and conductor structures and applications thereof
US8076755B2 (en) Semiconductor device and method of manufacturing the same
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
KR20020039214A (ko) 다층 배선 기판 및 반도체 장치
JPH08222657A (ja) 半導体集積回路装置
JPH0766949B2 (ja) Ｉｃパッケージ
JP3741274B2 (ja) 半導体装置
JP3357435B2 (ja) 半導体集積回路装置
US6906406B2 (en) Multiple dice package
KR100671808B1 (ko) 반도체 장치
JPH02198158A (ja) 半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
TW200406905A (en) Terminations for shielded transmission lines fabricated on a substrate
JPH066512Y2 (ja) 集積回路パツケ−ジ
JPS6215850A (ja) マルチチツプパツケ−ジ基板
JPH01143502A (ja) マイクロ波集積回路
JP2507447B2 (ja) 半導体集積回路装置
JPH0427170Y2 (ja)
JPH0334911Y2 (ja)
JP2004186606A (ja) 高周波用パッケージの実装構造
JPH0121564Y2 (ja)
JPH071845Y2 (ja) 集積回路パツケ−ジ
JPH0828392B2 (ja) 半導体集積回路装置
JPH0563033A (ja) 半導体チツプ接続装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051102

R150 Certificate of patent or registration of utility model

Ref document number: 3741274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131118

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term