JP3737823B1 - リードピン付き配線基板およびリードピン - Google Patents

リードピン付き配線基板およびリードピン Download PDF

Info

Publication number
JP3737823B1
JP3737823B1 JP2005166455A JP2005166455A JP3737823B1 JP 3737823 B1 JP3737823 B1 JP 3737823B1 JP 2005166455 A JP2005166455 A JP 2005166455A JP 2005166455 A JP2005166455 A JP 2005166455A JP 3737823 B1 JP3737823 B1 JP 3737823B1
Authority
JP
Japan
Prior art keywords
lead pin
head portion
wiring board
lead
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005166455A
Other languages
English (en)
Other versions
JP2006344621A (ja
Inventor
和彦 井手
弘幸 元田
義徳 布利幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005166455A priority Critical patent/JP3737823B1/ja
Application granted granted Critical
Publication of JP3737823B1 publication Critical patent/JP3737823B1/ja
Priority to US11/351,028 priority patent/US7422449B2/en
Publication of JP2006344621A publication Critical patent/JP2006344621A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0256Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for soldering or welding connectors to a printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1031Surface mounted metallic connector elements
    • H05K2201/10318Surface mounted metallic pins
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 リードピンを電極パッドに接合する際に、導電剤中にボイドを残さずにリードピンを接合し、リードピンの接合強度を高めるとともに、リードピンを接合した配線基板を再加熱した際に、リードピンが傾いたり、位置ずれしたりすることを防止し、信頼性の高いリードピン付き配線基板として提供する。
【解決手段】 配線基板32に形成された電極パッド12にリードピン20のヘッド部20aを導電剤14を介して接合して形成されたリードピン付き配線基板30において、前記リードピン20は、円板状に形成された前記ヘッド部20aの周縁部に、ノッチ部20bが切欠形状に形成されてなることを特徴とする。
【選択図】 図1

Description

本発明はリードピン付き配線基板およびリードピンに関し、より詳細にはピングリッドアレイ(PGA)型の配線基板のような、基板の表面に形成された電極パッドにリードピンを接合して形成されるリードピン付き配線基板およびこれに用いられるリードピンに関する。
図6は、配線基板10の表面に形成された電極パッド12にリードピン5を接合してリードピン付き配線基板を製造する従来の製造工程を示す。図6(a)は、配線基板10に形成された電極パッド12の表面に、はんだペースト14aを塗布し、各々の電極パッド12に位置合わせしてリードピン5を配置した状態を示す。配線基板10の電極パッド12が形成された面はソルダーレジスト16によって被覆され、電極パッド12でリードピン5が接合される部位が円形に開口している。電極パッド12の開口部には金めっき等の保護めっきが施される。
図6(b)は、リフロー加熱により、はんだペースト14aを溶融して電極パッド12にリードピン5を接合した状態を示す。リードピン5は従来一般に用いられているヘッド部5aが円板状に形成されたピン(平ピン)である。
リフロー加熱によりはんだペースト14aがリードピン5のヘッド部5aにメニスカス状にはい上がってリードピン5が電極パッド12に接合される。ところが、このリフロー加熱の際に、はんだペースト14aに含まれていたフラックス成分等が揮発し、この揮発ガスがはんだペースト14aから抜け出せず、リードピン5と電極パッド12との接合部にボイド14bとして残ってしまうことがある。
はんだ14中にボイド14bとして残ったガスあるいはエアは、配線基板10にリードピン5を接合した後、配線基板10に半導体素子を搭載したり回路部品を搭載したりするために、配線基板10(パッケージ)を再加熱した際に、はんだ14内で膨張し、あるいは溶融したはんだ14から抜け出ようとしてリードピン5を傾けたり、正規の位置から位置ずれさせたりする。図6(c)は、配線基板10をはんだ14が溶融する程度の温度にまで再加熱した際に、ボイド14bの影響によってリードピン5が傾く状態になることを説明的に示している。配線基板10にリードピン5を接合した後、配線基板10を再加熱した際にはんだ14中のボイド14bにより、リードピン5が傾いたり、位置ずれしたりする問題については、特許文献1にも記載されている。
特開2001−291815号公報 特開2001−217342号公報
はんだを用いてリードピン5を電極パッド12に接合する際に、はんだ14中に残留するボイド14bの影響を抑える方法として、簡単には電極パッド12に塗布するはんだペーストの塗布量を減らす方法がある。しかしながら、はんだペーストの塗布量を減らすと、リードピン5と電極パッド12との接合強度が低下してしまうという問題が生じる。
また、特許文献1には、ボイド14bによる影響を抑える方法として、リードピンのヘッド部の上面に溝を形成し、はんだペーストに含まれるフラックス成分によるガスや、はんだペーストに含まれたエアが、溝に沿って外部に抜け出すようにした構成が記載されている。
しかしながら、リードピンのヘッド部が平坦面に形成されている場合には、ヘッド部に溝を設けたとしても、配線基板を再加熱した際にはんだ中からフラックス成分による揮発ガスを排出させたりエアを排出させたりする作用は必ずしも有効ではない。また、半導体素子の多ピン化とともに、リードピンはヘッド部の外径が1mm以下といったようにきわめて細径になってきている。したがって、このような細径のリードピンを製作する際にヘッド部等に微細な加工を施すことはリードピンの量産を困難にする。
本発明は、これらの課題を解消すべくなされたものであり、はんだペーストあるいは一般的な導電性接着剤を用いてリードピンを電極パッドに接合する際に、はんだペーストや導電性接着剤中にボイドを残さずにリードピンを接合することができ、これによってリードピンの接合強度を高めることができるとともに、リードピンを接合した配線基板を再加熱した際に、リードピンが傾いたり、位置ずれしたりすることを防止し、製品不良が発生することを抑えることができる信頼性の高いリードピン付き配線基板を提供すること、およびこのリードピン付き配線基板の製造に好適に用いることができるリードピンを提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、配線基板に形成された電極パッドに、平ピン形に形成されたリードピンのヘッド部を導電剤を介して接合して形成されたリードピン付き配線基板において、前記リードピンは、前記ヘッド部の前記電極パッドに対向する端面が、円錐突起状に形成され、円板状に形成された前記ヘッド部の周縁部に、ヘッド部を厚さ方向に通過する切欠形状となるノッチ部が形成されてなることを特徴とする。前記導電剤としては、はんだあるいは樹脂からなる導電性接着剤が利用できる。また、前記ヘッド部に形成するノッチ部は、単数あるいは複数設けることができ、ヘッド部の周縁部の適宜個所に設けることができる。また、前記ヘッド部の前記電極パッドに対向する端面が、円錐突起状に形成され、前記ヘッド部にノッチ部が形成されていることにより、はんだペースト等の導電剤を介して前記リードピンのヘッド部を電極パッドに接合する際に、導電剤中に含まれるフラックス成分等が揮発したガス、あるいは導電剤に混入したエアが外部に容易に排出される。また、リードピンのヘッド部と電極パッドとの間に充填される導電剤の量を確保して、リードピンと電極パッドとの接合強度を向上させることができる
また、前記ノッチ部が、前記ヘッド部の周方向に均等間隔で4個所設けられているものは、配線基板を再加熱した際のリードピンの位置ずれを抑制し、電極パッドとの所要の接合強度を容易に得ることができる点で好ましい
また、前記リードピンは、軸部の一端に前記ヘッド部側が拡径するテーパ面に形成されたC面取り部が形成され、前記軸部の一部を構成する前記C面取り部を介して前記ヘッド部が前記軸部と一体に形成され、前記ノッチ部は、前記ヘッド部の外周面よりも当該ノッチ部の縁部が、前記C面取り部の縁部に、より接近して形成されていることにより、前記ヘッドのノッチ部を充填した導電剤がC面取り部にまではい上がって付着し、リードピンの電極パッドに対する接合強度を増大させることが可能になる。
また、前記導電剤としてはんだを使用することにより、リードピンを確実に電極パッドに接合することができ、リードピン付き配線基板を再加熱して配線基板に配線基板に半導体素子等を搭載することが容易に可能になる。
また、前記リードピン付き配線基板に用いられるリードピンであって、軸部の一端に円板状に形成されたヘッド部が軸部と一体に設けられ、前記ヘッド部の前記電極パッドに対向する端面が、円錐突起状に形成されているとともに、前記ヘッド部の周縁部に、ヘッド部を厚さ方向に通過する切欠形状となるノッチ部が形成されていることを特徴とする。
また、前記ノッチ部が、前記ヘッド部の周方向に均等間隔で4個所設けられていること、また、さらに前記軸部と前記ヘッド部との連結部が、前記軸部の一部を構成するとともに、前記ヘッド部側が拡径するテーパ面に形成されたC面取り部に形成され、前記ノッチ部は、前記ヘッド部の外周面よりも当該ノッチ部の縁部が、前記C面取り部の縁部に、より接近して形成されていることにより、リードピン付き配線基板に好適に用いられるリードピンとして提供できる。
本発明に係るリードピン付き配線基板は、配線基板に形成された電極パッドにリードピンが確実に接合され、導電剤を用いてリードピンを電極パッドに接合する際にリードピンと電極パッドとの接合部中にボイドが残留することを防止することができ、これによってリードピンと電極パッドとの所要の接合強度を確保することができるとともに、配線基板を再加熱したりした際にリードピンが位置ずれしたり、傾いたりすることを防止し、信頼性の高いリードピン付き配線基板として提供することができる。
図1は本発明に係るリードピン付き配線基板の一実施形態について、その構成を一部破断して示す断面図である。本実施形態のリードピン付き配線基板30は、配線基板32の一方の面が半導体素子等を搭載する搭載部32aに形成され、配線基板32の他方の面に電極パッド12が設けられ、電極パッド12にリードピン20が接合されて形成されている。搭載部32aには半導体素子、あるいは抵抗等の回路部品を搭載する配線パターンが形成される。これらの搭載部32aに形成される配線パターンの構成は、一般的な配線基板における構成と同様であり、図1においては搭載部32aの構成を省略している。
配線基板32の他方の面は、リードピン20が接合される電極パッド12の表面を除いて、保護膜であるソルダーレジスト16により被覆されている。電極パッド12は銅層によって形成され、ソルダーレジスト16によって被覆されていない露出部分については、リードピン20との接合性を良好にするため、保護めっきとしてのニッケルめっきと金めっきが、この順に施されている。
リードピン20を電極パッド12に接合する際には、まず、電極パッド12の露出面にはんだペーストを塗布し、各々の電極パッド12にリードピン20を位置合わせして配置した後、配線基板をリフロー加熱し、はんだ14によりリードピン20を電極パッド12に接合する。本実施形態では、電極パッド12にはんだペーストを塗布した後、支持治具によりリードピン20を支持することにより、リードピン20を電極パッド12に位置合わせするとともに、配線基板32の基板面に垂直にリードピン20を支持した。
こうして、図1に示すように、配線基板32の他方の面に形成された各々の電極パッド12に、基板面に垂直にリードピン20が接合されたリードピン付き配線基板30が得られる。
図2は、リードピン付き配線基板30に用いられているリードピン20の構成を拡大して示す。図2(a)はリードピン20の平面図、図2(b)は正面図である。
図2(b)に示すように、リードピン20は、針状に形成された軸部21と、軸部21の一端に軸部21と一体に形成されたヘッド部20aとからなる。軸部21とヘッド部20aとの連結部近傍には、ヘッド部20a側が拡径するテーパ面に形成されたC面取り部21aが形成されている。このC面取り部21aは軸部21の一部を構成する。
本実施形態のリードピン20において特徴的な構成は、ヘッド部20aの形状にある。すなわち、ヘッド部20aは、円板状に形成されたフランジ体の周縁部に周方向に均等間隔に4つのノッチ部20bが形成され、電極パッド12に対向する面側となるフランジ体の端面全体が円錐突起20cとして形成された形態となっている。
ノッチ部20bは、フランジ体を厚さ方向に通過する切り欠き形状に形成される。円板状のフランジ体の外周縁の4個所にノッチ部20bを形成したことによって、ヘッド部20aを電極パッド12への接合面側から見ると、ノッチ部20bの両側にコーナー部が張り出し、平面形状は全体として四角形状に近い形態となる(図2(a))。
なお、本実施形態のリードピン付き配線基板に使用しているリードピン20の寸法は、リードピン20の全長2mm、軸部21の外径0.3mm、ヘッド部20aの外径0.7mm、円錐突起20cの高さ0.08mm、C面取り部21bの高さ0.05mmである。
リードピン20は、金型を用いて所定径の線材をつぶし加工することによって製作される。ヘッド部20aの周縁部にノッチ部20bを形成すること、ヘッド部20aの端面に円錐突起20cを形成することは、1回の金型の加工操作によって行うことができ、平ピンと同様の加工によって製作することができる。なお、本実施形態で使用しているリードピン20はきわめて細径であり、ヘッド部20aも小型であるので、実際に得られたリードピン20はノッチ部20b等の形状が設計値から若干ずれた形態となっている。
本実施形態で使用している線材は銅線であり、成形後、ニッケルめっきと金めっきを施してリードピン20としている。
図3は、リードピン20を電極パッド12に接合した状態を拡大して示す。図3(a)は、リードピン20のヘッド部20aをノッチ部20bを横断する断面で見た状態、図3(b)は、リードピン20のヘッド部20aを最大径方向の断面で見た状態を示す。
図3(a)、(b)に示すように、本実施形態のリードピン20はヘッド部20aの端面に形成された円錐突起20cを電極パッド12に当接させ、はんだ14によりヘッド部20aを電極パッド12に接合して取り付けられる。
リードピン20を電極パッド12に接合する操作は、電極パッド12の表面にはんだペーストを塗布し、支持治具を用いて各々の電極パッド12に位置合わせしてリードピン20を配置し、リフロー加熱によりリードピン20を電極パッド12に接合する方法によってなされる。
本実施形態のリードピン20は、電極パッド12に当接する端面が円錐突起20cとして形成されているから、リードピン20を電極パッド12に配置した状態で、リードピン20の端面と電極パッド12の表面との間が離間する。したがって、はんだペーストが加熱され、はんだペーストに含まれているフラックス成分が揮発して生じたガスは、リードピン20の端面と電極パッド12との間から抜け出ることができる。図3(a)、(b)では、はんだペーストのフラックス成分あるいははんだペースト中に混入したエアが抜け出る様子を矢印で示している。
図3(a)、(b)を対比して見るとわかるように、本実施形態のリードピン20では、ヘッド部20aの周縁部にノッチ部20bを設けているから、ノッチ部20bを設けた部位では、ヘッド部20aの中心から外周縁までの距離がヘッド部20aの外径よりも短くなっている。ノッチ部20bはヘッド部20aの厚さ方向に貫通して設けられているから、はんだペースト中に含まれるフラックス成分やはんだペーストに混入したエアは、ノッチ部20bから簡単に外部に抜け出るようになる。
また、ヘッド部20aの端面が円錐突起20cとして形成されていることにより、はんだペースト中から揮発したフラックス成分やはんだペーストに混入したエアは、離間空間が広くなる外側へ向けて容易に移動することができ、この作用によってはんだペースト中のフラックス成分等はさらに容易に外部に抜け出るようになる。
図4(a)は、リードピン20を電極パッド12に接合した状態をリードピン20の上面側から見た状態を示す。はんだ14がソルダーレジスト16の開口部16aの内縁とヘッド部20aの周縁部との間に充填されている。ヘッド部20aの周縁部でノッチ部20bが形成された部位では開口部16aの内縁との離間間隔が広くなっている。
本実施形態で使用しているリードピン20のように、きわめて細径のリードピンを使用する場合は、リードピンの接合状態を視認することが困難であるが、ヘッド部20aにノッチ部20bを形成する形態とすることで、ノッチ部20bにおけるはんだ14の充填状態を視認して簡単にリードピンの接合状態を確認することが可能になる。
また、ヘッド部20aにノッチ部20bを設けることにより、ノッチ部20bにはんだ14が充填され、リードピン20を電極パッド12に接合しているはんだ14の量を確保することができ、これによってリードピン20の所要の接合強度を得ることができる。また、ヘッド部20aの端面を円錐突起20cとして形成することでヘッド部20aの端面と電極パッド12の表面との間にはんだ14を充填してはんだ14の量を確保する効果もある。
また、ヘッド部20aにノッチ部20bを設けたことにより、ヘッド部20aの外形を円形に形成した場合と比較して、ヘッド部20aの外周長が長くなり、はんだ14とヘッド部20aとの接触面積が拡大することによって、リードピン20と電極パッド12との接合強度を増大させることが可能になる。
また、ヘッド部20aの外周面にノッチ部20bを設けたことで、ノッチ部20bの縁部と、軸部21に設けたC面取り部21aの縁部とが、より接近した位置関係になる。この結果、ノッチ部20bに充填されたはんだ14は、図3に示すように、ノッチ部20bからC面取り部21aに簡単にはい上がり、C面取り部21aの外面にはんだ14がはい上がった状態でリードピン20が接合される。このようにC面取り部21aにはんだ14がはい上がるようにしてリードピン20が接合されることによって、リードピン20の接合強度がさらに増大する。
以下、本発明に係るリードピン20を使用したリードピン付き配線基板と、図6に示すいわゆる平ピン形の従来のリードピンを使用したリードピン付き配線基板について、ボイド発生率、リードピンの接合強度、リードピンのシフト量等について、比較測定を行った結果について説明する。
(ボイド発生率)
ボイド発生率については、本発明に係るリードピンと平ピン形のリードピンを、はんだペーストを使用して配線基板に接合し、リードピンの接合部をX線写真に撮り、ボイドの発生状態を観察して比較した。なお、平ピン型のリードピンは、軸部の外径0.3mm、ヘッド部5aの外径0.7mmのものである。リードピンの接合に使用したはんだペーストは、溶融温度が245℃のものである。
X線写真により、リードピンのヘッド部に生じたボイドを観察した結果、従来の平ピンを用いた場合は、ヘッド部の下部に比較的大きなボイドが発生したのに対して、本発明に係るリードピンを使用した場合は問題となる大きなボイドは見られなかった。
配線基板に形成されている電極パッドの全数に対して、ボイドが生じた電極パッドの数をボイド発生率とすると、従来の平ピンを用いた場合は、常に1%以上存在していたのに対して、本発明に係るリードピンを使用した場合は、数万個の電極パッドについて調査した結果、問題となるボイドは存在せず、ボイド発生率を0%にまで低減させることができた。このことは、本発明に係るリードピン20がボイド発生を抑制する効果的な作用を有することを示すものである。
(リードピンのシフト量)
配線基板にリードピンをはんだ接合した後、配線基板を再加熱し、再加熱前のリードピンの位置と、再加熱した後のリードピンの位置の変位量を測定した。
実際の実験は、はんだペーストを使用して270℃でリードピンを配線基板に接合し、配線基板に接合されているリードピンの各々の接合位置を測定した後、267℃で再加熱し、再加熱後のリードピンの接合位置を測定し、各々のリードピンについて再加熱前後のリードピンのシフト量を算出した。なお、使用したはんだの溶融温度は245℃であり、再加熱した際にはんだは溶融する条件となっている。
表1に平ピンと本発明に係るリードピンを使用した場合について、リードピンのシフト量の平均値、最大シフト量、標準偏差σを示す。
Figure 0003737823
表1の測定結果は、従来の平ピンを使用する場合にくらべて、本発明のリードピンを使用した場合は再加熱前後におけるリードピンのシフト量がはっきりと抑制されていることがわかる。このことは、電極パッドにリードピンを接合した際に、接合部分にボイドが残留せず、したがって再加熱した際にリードピンが位置ずれすることが抑えられたものと考えられる。
(リードピンの正規位置からのシフト量)
上述した再加熱前後におけるリードピンのシフト量を測定する実験と同一の条件でリードピン付きの配線基板を再加熱し、リードピンが正規位置からどの程度変位しているかを測定した。なお、リードピンの正規位置とは、配線基板の外形端面の位置を基準として電極パッドの設計位置として設定された位置のことである。
表2に、リードピンの正規位置からのシフト量を測定した結果を、シフト量の平均値、最大値、最小値、標準偏差σとして示す。
Figure 0003737823
表2の測定結果は、平ピンにくらべて本発明に係るリードピンを使用した場合に、正規位置からのリードピンの位置ずれ量があきらかに抑制され、ばらつきも小さくなっていることがわかる。すなわち、本発明に係るリードピンを使用した配線基板は、はんだが溶融する程度に再加熱してもリードピンが位置ずれすることを防止でき、信頼性の高いリードピン付き配線基板として提供されることを示している。
(リードピンの接合強度)
上述した実験と同様にリードピン付き配線基板を再加熱し、再加熱後のリードピンの接合強度を測定した。表3にその測定結果を示す。
Figure 0003737823
表3の測定結果は、平ピンの場合と本発明に係るリードピンの場合とで、リードピンの接合強度の平均値については、ほとんど変わらない結果となっている。しかしながら、従来の平ピンを使用した場合には接合強度が極端に低いものがあるのに対して、本発明に係るリードピンを使用した場合は、リードピンの接合強度のばらつきが抑えられ、全体として安定した接合強度が得られることを示している。
以上説明した、はんだ接合部のボイド発生率、リードピンのシフト量等の測定結果は、本発明に係るリードピンを電極パッドに接合して得られたリードピン付き配線基板は、はんだが溶融する程度の温度にまで再加熱しても、リードピンの位置ずれや傾きが抑えられ、きわめて信頼性の高い配線基板として提供することが可能となる。
なお、上述した実施形態においては、ヘッド部20aに4つのノッチ部20bを形成したリードピン20について説明したが、ヘッド部20aに形成するノッチ部20bの数およびノッチ部20bの切欠形状は上記実施形態のリードピン20の例に限るものではなく、単数あるいは複数の適宜数に形成することができる。図5(a)は、ヘッド部20aに2つのノッチ部20bを形成した例、図5(b)は、ヘッド部20aに3つのノッチ部20bを形成した例である。
図4(b)は、ヘッド部20aに2つのノッチ部20bを形成したリードピンを電極パッド12に接合した状態を示す。このリードピンの場合も、ヘッド部20aにノッチ部20bを形成したことによって、はんだペーストに含まれるフラックス成分やはんだペーストに混入されたエアをノッチ部20bから抜き出させることが容易に可能になる。また、ノッチ部20bにはんだ14を充填したことによって、リードピンを電極パッドに接合するためのはんだ量を確保することができ、ノッチ部20bに充填したはんだが軸部21のC面取り部21aにもはい上がりやすくなり、これによってリードピンの接合強度を増大させることが可能となる。
なお、上記実施形態においては、リードピン20をはんだペースト14aを用いて配線基板の電極パッド12に接合する例について説明したが、本発明は、はんだペースト14a以外の導電性接着剤を用いてリードピン20を電極パッド12に接合するような場合にも同様に適用することができる。
リードピン付き配線基板の構成を一部破断して示す断面図である。 リードピンの平面図(a)、および正面図(b)である。 リードピンが電極パッドに接合された状態を拡大して示す断面図である。 リードピンを電極パッドに接合した状態を示す上面図である。 リードピンの他の例を示す平面図である。 リードピン付き配線基板の従来の構成を示す断面図である。
符号の説明
5 リードピン
10 配線基板
12 電極パッド
14 はんだ
14a はんだペースト
14b ボイド
16 ソルダーレジスト
16a 開口部
20 リードピン
20a ヘッド部
20b ノッチ部
20c 円錐突起
21 軸部
21a C面取り部
30 リードピン付き配線基板
32 配線基板
32a 搭載部

Claims (7)

  1. 配線基板に形成された電極パッドに、平ピン形に形成されたリードピンのヘッド部を導電剤を介して接合して形成されたリードピン付き配線基板において、
    前記リードピンは、前記ヘッド部の前記電極パッドに対向する端面が、円錐突起状に形成され、
    円板状に形成された前記ヘッド部の周縁部に、ヘッド部を厚さ方向に通過する切欠形状となるノッチ部が形成されてなることを特徴とするリードピン付き配線基板。
  2. 前記ノッチ部が、前記ヘッド部の周方向に均等間隔で4個所設けられていることを特徴とする請求項1記載のリードピン付き配線基板。
  3. 前記リードピンは、軸部の一端に前記ヘッド部側が拡径するテーパ面に形成されたC面取り部が形成され、前記軸部の一部を構成する前記C面取り部を介して前記ヘッド部が前記軸部と一体に形成され、
    前記ノッチ部は、前記ヘッド部の外周面よりも当該ノッチ部の縁部が、前記C面取り部の縁部に、より接近して形成されていることを特徴とする請求項1または2記載のリードピン付き配線基板。
  4. 前記導電剤が、はんだであることを特徴とする請求項1〜3のいずれか一項記載のリードピン付き配線基板。
  5. 請求項1記載のリードピン付き配線基板に用いられるリードピンであって、
    軸部の一端に円板状に形成されたヘッド部が軸部と一体に設けられ、
    前記ヘッド部の前記電極パッドに対向する端面が、円錐突起状に形成されているとともに、前記ヘッド部の周縁部に、ヘッド部を厚さ方向に通過する切欠形状となるノッチ部が形成されていることを特徴とするリードピン。
  6. 前記ノッチ部が、前記ヘッド部の周方向に均等間隔で4個所設けられていることを特徴とする請求項5記載のリードピン。
  7. 前記軸部と前記ヘッド部との連結部が、前記軸部の一部を構成するとともに、前記ヘッド部側が拡径するテーパ面に形成されたC面取り部に形成され、前記ノッチ部は、前記ヘッド部の外周面よりも当該ノッチ部の縁部が、前記C面取り部の縁部に、より接近して形成されていることを特徴とする請求項6記載のリードピン。
JP2005166455A 2005-06-07 2005-06-07 リードピン付き配線基板およびリードピン Active JP3737823B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005166455A JP3737823B1 (ja) 2005-06-07 2005-06-07 リードピン付き配線基板およびリードピン
US11/351,028 US7422449B2 (en) 2005-06-07 2006-02-09 Wiring board with lead pins, and lead pin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005166455A JP3737823B1 (ja) 2005-06-07 2005-06-07 リードピン付き配線基板およびリードピン

Publications (2)

Publication Number Publication Date
JP3737823B1 true JP3737823B1 (ja) 2006-01-25
JP2006344621A JP2006344621A (ja) 2006-12-21

Family

ID=35798446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005166455A Active JP3737823B1 (ja) 2005-06-07 2005-06-07 リードピン付き配線基板およびリードピン

Country Status (2)

Country Link
US (1) US7422449B2 (ja)
JP (1) JP3737823B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080176428A1 (en) * 2007-01-24 2008-07-24 Brandenburg Scott D Connector applied underfill
US20080272481A1 (en) * 2007-05-04 2008-11-06 Rajendra Dias Pin grid array package substrate including slotted pins
US7485017B2 (en) * 2007-06-05 2009-02-03 Intel Corporation Pin grid array package substrate including pins having anchoring elements
JP2009043844A (ja) * 2007-08-07 2009-02-26 Shinko Electric Ind Co Ltd リードピン付き配線基板およびリードピン
US8153900B2 (en) * 2007-08-30 2012-04-10 Shinko Electric Industries Co., Ltd. Wiring substrate with lead pin and lead pin
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
KR101003684B1 (ko) 2008-07-03 2010-12-23 삼성전기주식회사 패키지 기판용 리드핀
JP4613237B2 (ja) * 2008-12-10 2011-01-12 新光電気工業株式会社 リードピン付配線基板及びリードピン
JP5160390B2 (ja) * 2008-12-15 2013-03-13 新光電気工業株式会社 リードピン付配線基板及びその製造方法
KR100959866B1 (ko) * 2009-07-20 2010-05-27 삼성전기주식회사 패키지 기판용 리드핀
US20110014826A1 (en) * 2009-07-20 2011-01-20 Samsung Electro-Mechanics Co., Ltd. Lead pin for package substrate
JP4485600B1 (ja) * 2009-10-26 2010-06-23 新光電気工業株式会社 リードピン付配線基板及びリードピン
JP4606504B2 (ja) * 2009-10-26 2011-01-05 新光電気工業株式会社 リードピン付配線基板及びリードピン
KR20110058938A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 반도체 패키지용 리드핀 및 반도체 패키지
JP5564736B2 (ja) * 2010-02-04 2014-08-06 新光電気工業株式会社 リードピン付配線基板及びリードピン
KR20120017606A (ko) * 2010-08-19 2012-02-29 삼성전기주식회사 패키지 기판용 리드핀 및 이를 이용한 패키지 기판의 제조 방법
AT510475B1 (de) * 2010-10-13 2013-02-15 Gebauer & Griller Anschlussteil für einen elektrischen leiter
KR101210093B1 (ko) * 2010-12-01 2012-12-07 삼성에스디아이 주식회사 연결탭 및 이를 구비한 이차전지
TWI436529B (zh) * 2011-07-14 2014-05-01 Nan Ya Printed Circuit Board 電子元件
DE102011087616A1 (de) * 2011-12-02 2013-06-06 Robert Bosch Gmbh Kontaktstift
CN104812156A (zh) * 2014-01-23 2015-07-29 台达电子企业管理(上海)有限公司 插销以及印刷电路板
CN112436355A (zh) * 2020-11-02 2021-03-02 浙江理工大学 一种一次性使用手术电极线路板自动焊接装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946582B2 (ja) 1978-03-10 1984-11-13 キユーピー株式会社 卵加工食品
JPS63204752A (ja) 1987-02-20 1988-08-24 Shinko Electric Ind Co Ltd プリント回路基板型ピングリツドアレイパツケ−ジ
US5593322A (en) * 1995-01-17 1997-01-14 Dell Usa, L.P. Leadless high density connector
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
JP4364991B2 (ja) 2000-02-03 2009-11-18 日本特殊陶業株式会社 リードピン付き配線基板
JP4343390B2 (ja) 2000-04-06 2009-10-14 イビデン株式会社 プリント配線板用導体ピン、多層プリント配線板
US6780028B1 (en) * 2002-12-06 2004-08-24 Autosplice Systems Inc. Solder reserve transfer device and process
JP2005032905A (ja) 2003-07-10 2005-02-03 Ibiden Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
JP2006344621A (ja) 2006-12-21
US7422449B2 (en) 2008-09-09
US20080009155A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
JP3737823B1 (ja) リードピン付き配線基板およびリードピン
JP4020990B2 (ja) パワー半導体モジュール及びその製造方法
JP3233535B2 (ja) 半導体装置及びその製造方法
JP3116273B2 (ja) 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
JP3378550B2 (ja) リードピン付き配線基板
US8379402B2 (en) Wiring board having lead pin, and lead pin
JP5320165B2 (ja) 半導体装置
KR20080037681A (ko) 반도체 칩 및 그 제조 방법 및 반도체 장치
JP2011171427A (ja) 積層型半導体装置
JP4309948B2 (ja) リードピン付き配線基板およびリードピン
JP2008060483A (ja) 半導体装置の実装構造体およびその製造方法
JPH09330949A (ja) 電子部品構体
JP4364991B2 (ja) リードピン付き配線基板
JP3180041B2 (ja) 接続端子及びその形成方法
JP3178401B2 (ja) パッケージのbga型電極の形成および接続方法
JP2009043844A (ja) リードピン付き配線基板およびリードピン
JP2007027701A (ja) 配線基板
JP2004241594A (ja) 半導体パッケージ
WO1997001865A1 (en) Semiconductor device and method of manufacturing the same
JP2007317754A (ja) 半導体装置
JP3585806B2 (ja) ピン付き配線基板
JP2006032622A (ja) リードレスパッケージの実装構造
JP2007027700A (ja) 配線基板および配線基板の製造方法
JPH07226455A (ja) 半導体パッケージおよびその製造方法
JP2005197488A (ja) 突起電極及びボンディングキャピラリ並びに半導体チップ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051027

R150 Certificate of patent or registration of utility model

Ref document number: 3737823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8