JPS63204752A - プリント回路基板型ピングリツドアレイパツケ−ジ - Google Patents
プリント回路基板型ピングリツドアレイパツケ−ジInfo
- Publication number
- JPS63204752A JPS63204752A JP3859987A JP3859987A JPS63204752A JP S63204752 A JPS63204752 A JP S63204752A JP 3859987 A JP3859987 A JP 3859987A JP 3859987 A JP3859987 A JP 3859987A JP S63204752 A JPS63204752 A JP S63204752A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- lead
- lead pin
- solder
- collar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 238000005476 soldering Methods 0.000 claims abstract description 11
- 238000003780 insertion Methods 0.000 abstract description 11
- 230000037431 insertion Effects 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract 3
- 238000007654 immersion Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 24
- 238000007747 plating Methods 0.000 description 8
- 230000004907 flux Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はプリント回路基板型ピングリッドアレイパッケ
ージに関する。
ージに関する。
(従来の技術)
従来、セラミック基板を用いたピングリッドアレイパッ
ケージにビンを配設する際は、セラミック基板の表面を
メタライズし、リードピンを銀ろう付けによって基板表
面の所定位置に固着している。しかしながら、最近では
セラミック基板を用いると高価となる等の理由から、プ
ラスチック製のプリント回路基板を使用したピングリッ
ドアレイパッケージが製造されている。
ケージにビンを配設する際は、セラミック基板の表面を
メタライズし、リードピンを銀ろう付けによって基板表
面の所定位置に固着している。しかしながら、最近では
セラミック基板を用いると高価となる等の理由から、プ
ラスチック製のプリント回路基板を使用したピングリッ
ドアレイパッケージが製造されている。
このプラスチック製のプリント回路基板(以下、基板と
いう)を用いたピングリッドアレイパッケージでは、通
常、リードピンを植立する基板の下面に回路パターンが
形成されており、透孔の内壁面は電気的導通のためにス
ルーホールめっきが施されている。リードピンは基板の
所定位置に透設された透孔に挿入されてはんだ付けされ
ることにより、直立して支持されるとともに基板下面の
回路パターンと導通が図られる。
いう)を用いたピングリッドアレイパッケージでは、通
常、リードピンを植立する基板の下面に回路パターンが
形成されており、透孔の内壁面は電気的導通のためにス
ルーホールめっきが施されている。リードピンは基板の
所定位置に透設された透孔に挿入されてはんだ付けされ
ることにより、直立して支持されるとともに基板下面の
回路パターンと導通が図られる。
第4図は従来のプラスチック製の基板を用いたピングリ
ッドアレイパッケージに用いられるリードピンの傾斜図
である。図で、1はリード部であり、2はリード部の端
部で基板に透設した透孔に挿入される挿入部である。3
はリードピンの抜は止めのためと、リードピンの挿入部
2が透孔内に挿入された際、透孔の側面に挿入部2が接
触して導通されるように挿入部2において透孔の内径よ
りもやや幅広に形成される扁平部である。これらリード
ピンを透孔にセットする作業は、機械的に自動化されて
おり、4はリードピンを挿入し際、つば4が基板表面に
当接して、す゛−ドピンが所定位置で止まるストッパー
として作用するつばである。
ッドアレイパッケージに用いられるリードピンの傾斜図
である。図で、1はリード部であり、2はリード部の端
部で基板に透設した透孔に挿入される挿入部である。3
はリードピンの抜は止めのためと、リードピンの挿入部
2が透孔内に挿入された際、透孔の側面に挿入部2が接
触して導通されるように挿入部2において透孔の内径よ
りもやや幅広に形成される扁平部である。これらリード
ピンを透孔にセットする作業は、機械的に自動化されて
おり、4はリードピンを挿入し際、つば4が基板表面に
当接して、す゛−ドピンが所定位置で止まるストッパー
として作用するつばである。
上記リードピンは通常、リード部1の外径が0.5mm
、つば4の外径がlll111程度のものが用いられる
。
、つば4の外径がlll111程度のものが用いられる
。
第5図は基板にリードピンを固着した状態を示す断面図
である。図で5は基板であり、6は基板5に穿設された
透孔である。7は基板5の下面に形成される回路パター
ンであり、8は透孔6の内壁面に形成されるスルーホー
ルめっき部である。
である。図で5は基板であり、6は基板5に穿設された
透孔である。7は基板5の下面に形成される回路パター
ンであり、8は透孔6の内壁面に形成されるスルーホー
ルめっき部である。
リードピンは挿入部2が透孔6内に挿入され、つば4が
基板5の上面に係止される。9はリードピンの上方から
り−ドピンを基板5に接合するはんだである。リードピ
ンはばんだ9によってつば4が覆われる程度にはんだ付
けされる。
基板5の上面に係止される。9はリードピンの上方から
り−ドピンを基板5に接合するはんだである。リードピ
ンはばんだ9によってつば4が覆われる程度にはんだ付
けされる。
11ははんだ付は用のランドパターンであり、スルーホ
ールめっき部8により回路パターン7と導通がとられて
いる。
ールめっき部8により回路パターン7と導通がとられて
いる。
(発明が解決しようとする問題点)
上述したように、ストッパー用のっぽを設けたリードピ
ンは、基板にリードピンを自動的に挿入する際、つばが
ストッパーとして作用し、リードピンの位置決めが容易
になされるという利点がある。しかしながら、リードピ
ンが透孔に挿入された状態では、第5図に示すようにつ
ば4が透孔6をふさいでいるため、はんだ付けの際には
んだが透孔6の内面にまで十分流れ込まず、リードピン
と基板5との接合が完全でないという問題点がある。ま
た、はんだが透孔内に流れ込まないと、はんだ付けの際
のフラックスのみが透孔6内に残り、このフラックスに
より接合部が腐食する等の問題点がある。
ンは、基板にリードピンを自動的に挿入する際、つばが
ストッパーとして作用し、リードピンの位置決めが容易
になされるという利点がある。しかしながら、リードピ
ンが透孔に挿入された状態では、第5図に示すようにつ
ば4が透孔6をふさいでいるため、はんだ付けの際には
んだが透孔6の内面にまで十分流れ込まず、リードピン
と基板5との接合が完全でないという問題点がある。ま
た、はんだが透孔内に流れ込まないと、はんだ付けの際
のフラックスのみが透孔6内に残り、このフラックスに
より接合部が腐食する等の問題点がある。
そこで、本発明は上記問題点を解消すべくなされたもの
であり、その目的とするところは基板にリードピンを強
固に接合できるとともに、確実な4通ができ、一層信頼
度の高いプリント回路基板型ピングリフトアレイパッケ
ージを提供するにある。
であり、その目的とするところは基板にリードピンを強
固に接合できるとともに、確実な4通ができ、一層信頼
度の高いプリント回路基板型ピングリフトアレイパッケ
ージを提供するにある。
(問題点を解決するための手段)
本発明は上記目的を達成するため次の構成をそなえる。
すなわち、基部につばを有するリードピンを、基板に設
けた透孔に基部を挿入してつば上からはんだ付けするこ
とによって基板上に多数植立して成るプリント回路基板
型ピングリッドアレイパッケージにおいて、前記つばに
前記透孔内にはんだを流入させるはんだの侵入部を設け
たことを特徴とする。
けた透孔に基部を挿入してつば上からはんだ付けするこ
とによって基板上に多数植立して成るプリント回路基板
型ピングリッドアレイパッケージにおいて、前記つばに
前記透孔内にはんだを流入させるはんだの侵入部を設け
たことを特徴とする。
(作用)
リードピンを基環の透孔に挿入してはんだ付けをする際
、つばに設けたはんだの侵入部からはんだが透孔内に流
れ込み、リードピンを基板に強固に接合することができ
る。
、つばに設けたはんだの侵入部からはんだが透孔内に流
れ込み、リードピンを基板に強固に接合することができ
る。
(実施例)
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
説明する。
第1図(al、(bl、(C)、(dlは、本発明に係
るプリント回路基板型ピングリッドアレイパッケージに
使用するリードピンの各実施例を示す斜視図である。
るプリント回路基板型ピングリッドアレイパッケージに
使用するリードピンの各実施例を示す斜視図である。
第1図(11で1は基板に配設するリードピンの本体で
あるリード部である。このリード部1の外径はリードピ
ンが挿入される基板の透孔の内径よりもやや細径に形成
される。2はリード部1の一端である挿入部であり、基
板に透設される透孔に挿入される。3は前記挿入部2の
側面をプレスして扁平に形成した扁平部であり、透孔に
挿入されたリードピンが抜けないように、透孔の内(蚤
よりもわずかに大きく形成される。10はリードピンが
透孔に挿入される際、基板表面に当接してストッパーと
して作用するつばである。第1図(a)の実施例では、
透孔の内径よりも大きな径の円板状のっぽを周方向に3
つの扇形の切片に分割した形状に形成される。この各扇
形の切片間には扇形の空隙12が形成される。
あるリード部である。このリード部1の外径はリードピ
ンが挿入される基板の透孔の内径よりもやや細径に形成
される。2はリード部1の一端である挿入部であり、基
板に透設される透孔に挿入される。3は前記挿入部2の
側面をプレスして扁平に形成した扁平部であり、透孔に
挿入されたリードピンが抜けないように、透孔の内(蚤
よりもわずかに大きく形成される。10はリードピンが
透孔に挿入される際、基板表面に当接してストッパーと
して作用するつばである。第1図(a)の実施例では、
透孔の内径よりも大きな径の円板状のっぽを周方向に3
つの扇形の切片に分割した形状に形成される。この各扇
形の切片間には扇形の空隙12が形成される。
第2図(alは第1図(alに示すリードピンを基板に
挿入した際のっぽと透孔を示す平面図である。第3図(
a)は同じくリードピンを基板に挿入し、はんだ付けし
た状態を示す第2図(a)のX−X方向の断面図である
。第3図(a)で5はプラスチック製のプリント回路基
板であり、6は基板5に穿設された透孔である。7は基
板5の下面に形成される回路パターンであり、8は前記
透孔6の内壁面に形成されるスルーホールめっき部であ
る。図示するように、リードピンはっば10の下面が基
板5の上面に当接して透孔6に挿入される。このとき、
前記扁平部3の突出端部が透孔6の内側面を押圧するよ
うにしてスルーホールめっき部8に接触する。
挿入した際のっぽと透孔を示す平面図である。第3図(
a)は同じくリードピンを基板に挿入し、はんだ付けし
た状態を示す第2図(a)のX−X方向の断面図である
。第3図(a)で5はプラスチック製のプリント回路基
板であり、6は基板5に穿設された透孔である。7は基
板5の下面に形成される回路パターンであり、8は前記
透孔6の内壁面に形成されるスルーホールめっき部であ
る。図示するように、リードピンはっば10の下面が基
板5の上面に当接して透孔6に挿入される。このとき、
前記扁平部3の突出端部が透孔6の内側面を押圧するよ
うにしてスルーホールめっき部8に接触する。
基板5上面にはランドパターン11が形成されており、
スルーホールめっき部8により回路パターン7と導通が
とられている。9はリードピンの基部と基板5とを接合
するはんだである。
スルーホールめっき部8により回路パターン7と導通が
とられている。9はリードピンの基部と基板5とを接合
するはんだである。
上記リードピンを基板に接合する際は、つば10の上方
からはんだ浸漬法などによりはんだ付けされるが、この
はんだ付けの際、前記つば10に形成された空隙12か
らはんだが透孔6内に流れ込み、挿入部2と透孔6の内
壁面に形成されたスルーホールめっき部8とがはんだに
よって強固に接合される。これにより、基板5の下面に
形成されている回路パターン7と完全に導通される。
からはんだ浸漬法などによりはんだ付けされるが、この
はんだ付けの際、前記つば10に形成された空隙12か
らはんだが透孔6内に流れ込み、挿入部2と透孔6の内
壁面に形成されたスルーホールめっき部8とがはんだに
よって強固に接合される。これにより、基板5の下面に
形成されている回路パターン7と完全に導通される。
第1図(blは、プリント回路基板型ピングリッドアレ
イパッケージに用いられるリードピンの他の実施例を示
す斜視図であり、この実施例のリードピンは、つば10
の外周からっぽの基部にまで達する切欠14を設けたも
のである。このリードピンの場合も、第2図(bl、第
3図(b)に示すように、切欠14からはんだが透孔6
内に流れ込んではんだ付けされるので、リードピンの接
合が確実に行われる。
イパッケージに用いられるリードピンの他の実施例を示
す斜視図であり、この実施例のリードピンは、つば10
の外周からっぽの基部にまで達する切欠14を設けたも
のである。このリードピンの場合も、第2図(bl、第
3図(b)に示すように、切欠14からはんだが透孔6
内に流れ込んではんだ付けされるので、リードピンの接
合が確実に行われる。
第1図(C)はリードピンの他の実施例を示すもので、
この実施例では、リードピンのっぽ10の基部に段差1
6を設ける。このリードピンを透孔に挿入した際は、第
2図(C)、第3図(C1に示すように段差16が基板
5の表面に当接し、つば10と基板5表面間に空隙が形
成され、はんだが透孔6内に流れ易くなり、透孔6内に
はんだが流れ込んでリードピンが接合される。
この実施例では、リードピンのっぽ10の基部に段差1
6を設ける。このリードピンを透孔に挿入した際は、第
2図(C)、第3図(C1に示すように段差16が基板
5の表面に当接し、つば10と基板5表面間に空隙が形
成され、はんだが透孔6内に流れ易くなり、透孔6内に
はんだが流れ込んでリードピンが接合される。
第1図(dlはリードピンのさらに他の実施例を示す斜
視図であり、この実施例のリードピンでは、一対の略扇
形のつば10をリード部1をはさんで設け、つば10の
基部近傍のリード部lの外面に溝1日を設ける。この実
施例のリードピンでは、第2図Fdl、第3図fdlに
示すように、リードピンが透孔6に挿入された際、前記
溝18と透孔6間に−N広い空隙が形成されるので、は
んだ付けの際、溝18からはんだが透孔6内に容易に流
れ込み、より短時間で強固なはんだ付けが完了する。
視図であり、この実施例のリードピンでは、一対の略扇
形のつば10をリード部1をはさんで設け、つば10の
基部近傍のリード部lの外面に溝1日を設ける。この実
施例のリードピンでは、第2図Fdl、第3図fdlに
示すように、リードピンが透孔6に挿入された際、前記
溝18と透孔6間に−N広い空隙が形成されるので、は
んだ付けの際、溝18からはんだが透孔6内に容易に流
れ込み、より短時間で強固なはんだ付けが完了する。
上述した実施例のリードピンにおいて、っば10に形成
される空隙12、切欠14、段差16、溝18の形状お
よび個数は、上述した形状に限定されるものではない。
される空隙12、切欠14、段差16、溝18の形状お
よび個数は、上述した形状に限定されるものではない。
また、上記実施例のリードピンに設けるつぼ10は所定
の大きさの円形のっぽに空隙12、切欠14等を設けた
ものであるので、自動的なり−ドビン挿入作業のために
多数のリードピンを連続的に移送するフィーダでは、リ
ードピンの径よりも太きく、つばの最大径よりも小幅の
溝を有するフィーダを用いて連続的にリードピンを移送
することができ、リードピンの打込みの自動化に対応す
ることができる。
の大きさの円形のっぽに空隙12、切欠14等を設けた
ものであるので、自動的なり−ドビン挿入作業のために
多数のリードピンを連続的に移送するフィーダでは、リ
ードピンの径よりも太きく、つばの最大径よりも小幅の
溝を有するフィーダを用いて連続的にリードピンを移送
することができ、リードピンの打込みの自動化に対応す
ることができる。
(発明の効果)
本発明によれば、上述したように、基板に設けた透孔に
リードピンを接合する際、透孔内にはんだが流れ込んで
接合されるから、従来にくらべ基板とリードピンをより
強固に固着することができる。また、透孔内にはんだが
流れ込んで接合されるから、はんだのフラックスが透孔
内に残らず、フラックスにより透孔内が腐食することを
防止することができる。また、この結果、電気的導通が
向上でき信頼性の高いプリント回路基板型ピングリッド
アレイパッケージを提供することができるという著効を
奏する。
リードピンを接合する際、透孔内にはんだが流れ込んで
接合されるから、従来にくらべ基板とリードピンをより
強固に固着することができる。また、透孔内にはんだが
流れ込んで接合されるから、はんだのフラックスが透孔
内に残らず、フラックスにより透孔内が腐食することを
防止することができる。また、この結果、電気的導通が
向上でき信頼性の高いプリント回路基板型ピングリッド
アレイパッケージを提供することができるという著効を
奏する。
以上、本発明について好適な実施例を挙げて種々説明し
たが本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多(の改変を施し得るの
はもちろんのことである。
たが本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多(の改変を施し得るの
はもちろんのことである。
第1図は本発明に係るプリント回路基板型ピングリッド
アレイパッケージに用いられるリードピンの実施例を示
す斜視図、第2図はリードピンを基板に固着した際のっ
ぽと透孔を示す平面図、第3図はリードピンを基板に固
着した断面図、第4図は従来用いられているリードピン
の斜視図、第5図は従来のり−ドビンを基板に固着した
状態を示す断面図である。 1・・・リード部、 2・・・挿入部、3・・・扁平部
、 4・・・つば、 5・・・プ・ リント回路基板、
6・・・透孔、 7・・・回路パターン、 8・・
・スルーホールめっキ部、9・・・はんだ、 10・
・・つば、 ■2・・・空隙、 14・・・切欠、
16・・・段差、18・・・溝。 第1図 第2図 第3図
アレイパッケージに用いられるリードピンの実施例を示
す斜視図、第2図はリードピンを基板に固着した際のっ
ぽと透孔を示す平面図、第3図はリードピンを基板に固
着した断面図、第4図は従来用いられているリードピン
の斜視図、第5図は従来のり−ドビンを基板に固着した
状態を示す断面図である。 1・・・リード部、 2・・・挿入部、3・・・扁平部
、 4・・・つば、 5・・・プ・ リント回路基板、
6・・・透孔、 7・・・回路パターン、 8・・
・スルーホールめっキ部、9・・・はんだ、 10・
・・つば、 ■2・・・空隙、 14・・・切欠、
16・・・段差、18・・・溝。 第1図 第2図 第3図
Claims (1)
- 1、基部につばを有するリードピンを、基板に設けた透
孔に基部を挿入してつば上からはんだ付けすることによ
って基板上に多数植立して成るプリント回路基板型ピン
グリッドアレイパッケージにおいて、前記つばに前記透
孔内にはんだを流入させるはんだの侵入部を設けたこと
を特徴とするプリント回路基板型ピングリッドアレイパ
ッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3859987A JPS63204752A (ja) | 1987-02-20 | 1987-02-20 | プリント回路基板型ピングリツドアレイパツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3859987A JPS63204752A (ja) | 1987-02-20 | 1987-02-20 | プリント回路基板型ピングリツドアレイパツケ−ジ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63204752A true JPS63204752A (ja) | 1988-08-24 |
Family
ID=12529740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3859987A Pending JPS63204752A (ja) | 1987-02-20 | 1987-02-20 | プリント回路基板型ピングリツドアレイパツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63204752A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030004644A (ko) * | 2001-07-06 | 2003-01-15 | 홍성결 | 피지에이 패키지용 압착 리드핀 |
US7422449B2 (en) | 2005-06-07 | 2008-09-09 | Shinko Electric Industries Co., Ltd. | Wiring board with lead pins, and lead pin |
-
1987
- 1987-02-20 JP JP3859987A patent/JPS63204752A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030004644A (ko) * | 2001-07-06 | 2003-01-15 | 홍성결 | 피지에이 패키지용 압착 리드핀 |
US7422449B2 (en) | 2005-06-07 | 2008-09-09 | Shinko Electric Industries Co., Ltd. | Wiring board with lead pins, and lead pin |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100360992B1 (ko) | 고밀도외부인터페이스를제공하는반도체칩 | |
KR0179921B1 (ko) | 적측형 반도체 패키지 | |
US6623283B1 (en) | Connector with base having channels to facilitate surface mount solder attachment | |
JP4521854B2 (ja) | 取付部品用表面実装型接点および回路基板アセンブリ | |
JPH0593069U (ja) | プリント回路基板 | |
KR101024451B1 (ko) | 2개의 회로 기판을 전기적으로 접속시키는 상호접속 핀/소켓 부품 및 회로 기판 내에 상기 부품들을 장착하는 방법 | |
KR0132714B1 (ko) | 반도체 장치 | |
JPH01261849A (ja) | 半導体装置の製造方法 | |
KR0143040B1 (ko) | 반도체장치의 제조방법 | |
JPS63204752A (ja) | プリント回路基板型ピングリツドアレイパツケ−ジ | |
JP2527562Y2 (ja) | 基板接続構造 | |
JP4364991B2 (ja) | リードピン付き配線基板 | |
JPH0719874B2 (ja) | 半導体搭載基板用の導体ピン及びその製造方法 | |
JP3938810B2 (ja) | 半導体装置の実装方法 | |
US20030079911A1 (en) | Discrete solder ball contact and circuit board assembly utilizing same | |
JPS63285961A (ja) | 半導体搭載用基板 | |
JP2745218B2 (ja) | 半導体搭載用基板 | |
JPH1074884A (ja) | 半導体搭載基板用導体ピンの製造方法 | |
JPS63285960A (ja) | 半導体搭載基板用の導体ピン | |
JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
JPH04158594A (ja) | 電子回路基板への電子部品の実装方法 | |
JPS61214548A (ja) | テ−プキヤリア | |
JPH0351988Y2 (ja) | ||
JPH03220792A (ja) | Pga型集積回路の実装構造 | |
JPS62257755A (ja) | 半導体搭載用基板 |