JP3737277B2 - 半導体デバイスを製造する方法 - Google Patents

半導体デバイスを製造する方法 Download PDF

Info

Publication number
JP3737277B2
JP3737277B2 JP10637798A JP10637798A JP3737277B2 JP 3737277 B2 JP3737277 B2 JP 3737277B2 JP 10637798 A JP10637798 A JP 10637798A JP 10637798 A JP10637798 A JP 10637798A JP 3737277 B2 JP3737277 B2 JP 3737277B2
Authority
JP
Japan
Prior art keywords
deuterium
semiconductor device
layer
hydrogen
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10637798A
Other languages
English (en)
Other versions
JPH10303424A (ja
Inventor
ダブリュー．グレガー リチャード
シー．キジルヤリー イジック
Original Assignee
ルーセント テクノロジーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルーセント テクノロジーズ インコーポレーテッド filed Critical ルーセント テクノロジーズ インコーポレーテッド
Publication of JPH10303424A publication Critical patent/JPH10303424A/ja
Application granted granted Critical
Publication of JP3737277B2 publication Critical patent/JP3737277B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスに関し、特に、半導体デバイスの製造中に重水素に曝された誘電体とポリシリコン層を含む半導体デバイスとその製造方法に関する。
【０００２】
【従来の技術】
半導体デバイスにおいて、シリコンを使用することは公知である。これらのデバイスは経年劣化し、これはホットキャリア劣化効果として知られている。この劣化は、半導体デバイス中を流れる電流により惹起される欠陥に起因する。
【０００３】
これらの欠陥は、キャリアの移動度と寿命を低減させ、半導体デバイスの性能を劣化させる。多くの場合、基板はシリコンを含有し、これらの欠陥は、エネルギギャップ内に印加されたバイアスに一部依存して半導体デバイス内の電荷キャリアを除去したり、不要な電荷キャリアを付加するような状態を導入するダングリングボンド（dangling bonds 即ち、ぶら下がり結合）により引き起こされると考えられている。
【０００４】
ダングリングボンドは、半導体デバイスの表面あるいは界面で主に発生するが、空隙，ミクロ細孔，転位のある場所でも発生し、また不純物とも関係すると見られている。このようなダングリングボンドにより引き起こされる問題を解決するために、水素不動態化プロセスを用いるが、これは半導体デバイスの製造における一般的に確立した処理である。
【０００５】
水素不動態化プロセスにおいては、半導体デバイスの動作に影響を及ぼすような欠陥は、水素がダングリングボンドサイトでシリコンと結合すると、除去できると考えられる。一方、水素不動態化処理は、これらのダングリングボンドに関連する問題については解決することができるが、経年劣化の問題を永久的に解決できるものではない。理由は、不動態化プロセスにより付加された水素原子は、ホットキャリア効果により、ダングリングボンドサイトから「脱着」即ち除去されてしまうからである。
【０００６】
ホットキャリアは、電圧が半導体デバイスの電極に加えられた時に付加される高運動エネルギを有する電子またはホールである。このような動作状態においては、水素不動態化プロセスにより付加された水素原子は、ホットエレクトロンによって追い出されてしまう。この水素脱着（追い出されること）は、半導体デバイスの性能の劣化あるいは経年劣化の原因となる。
【０００７】
確立された理論によると、この経年劣化プロセスは、水素をシリコン製基板の表面あるいは二酸化シリコンの界面から脱着を促すようなホットキャリアの結果として発生する。このホットキャリア効果は、特に小型の半導体デバイスの際には問題となる。
【０００８】
【発明が解決しようとする課題】
したがって本発明の目的は、従来のプロセスにより不動態化されたデバイスが有する効率の経年劣化を有さない新規の素子の製造方法およびその方法により製造された素子を提供することである。
【０００９】
【課題を解決するための手段】
本発明の半導体デバイスを製造する方法は、請求項１及び請求項２に記載した特徴を有する。本発明は、層(薄膜)を不動態化するために重水素を採用するものである。本発明においては、「相当の濃度」とは、重水素の同位元素を１０１６ｃｍ−３以上含有する濃度を意味する。
【００１０】
本発明の一実施例によれば、半導体デバイスを製造する方法において、半導体基板の表面に熱酸化により酸化物層を形成するに当たり、１ｐｐｍを超えない濃度の水素非同位元素を含み、重水素を含有するガススチーム雰囲気下熱酸化させることにより、１０１６ｃｍ−３以上の濃度の重水素を前記酸化物層へ導入することを特徴とする方法が提供される。
【００１１】
本発明の他の態様においては、半導体デバイスを製造する方法において、半導体基板の表面に化学堆積により堆積層を形成するに当たり、１ｐｐｍを超えない濃度の水素非同位元素を含み、重水素を含有する原料ガス雰囲気下前記堆積層を堆積させることにより、１０１６ｃｍ−３以上の濃度の重水素を前記堆積層へ導入することを特徴とする方法が提供される。
【００１２】
ゲートとスペーサを形成した後の半導体デバイスの断面図である図１において、半導体デバイス１０は基板１２を有し、その中にｎ−ウェル１４とｐ−ウェル１６が従来方法により形成されている。この基板１２は、Ｓｉからなる材料で構成される。
【００１３】
本発明の好ましい実施例においては、半導体デバイス１０は誘電体製構造物１８を含む。この誘電体製構造物１８は、酸化重水素スチーム（Ｄ２Ｏ）のような水素同位元素のスチームの存在下で熱成長で形成される。本発明の実行のためには、この水素同位元素のスチーム（蒸気）は、できるだけ高い濃度の水素同位元素を含有しなければならない。さらにまた好ましい実施例においては、水素非同位元素の濃度は、このスチーム内で１ｐｐｍを超えてはならない。
【００１４】
一実施例においては、水素の様々な種類の同位元素をイオンの形で含みうるが、本発明においては、水素同位元素として重水素が採用される。更に、水素のさらに質量が重い同位元素にも適用できる。しかし、別の構造体も存在するが、本発明は水素同位元素とアモルファスシリコンとの間の結合の種類には無関係である。
【００１５】
別法として、誘電体製構造物１８は例えば相当濃度の重水素のような水素同位元素を含むガス混合物から化学堆積により形成することもできる。本発明の実行に際しては、「相当濃度」とは水素同位元素の少なくとも１０16ｃｍ-3の濃度として定義する。このようなガスおよびガス混合物の代表例は、重水素化シランと酸素（ＳｉＤ4 ＋Ｏ2 ），重水素化シランと酸化窒素（ＳｉＤ4 ＋Ｎ2Ｏ）， 重水素化テトラエチルオートシリケート（ＴＥＯＳ，Ｓｉ（ＯＣ2Ｄ5）4 ），重水素化アンモニア（ＮＤ3 ）あるいは重水素化ディクロロシランと酸化窒素（ＳｉＣｌ2Ｄ2 ＋Ｎ2Ｏ）を含む。
【００１６】
半導体デバイス１０内に様々な構造体を形成するために通常用いられる従来のプロセスおよび他のガス混合物を用いることができるが、しかし本発明では相当濃度の水素同位元素を含む。好ましい実施例においては、通常の水素（即ち水素の非同位元素）は、ガス混合物中で１ｐｐｍを超えてはならない。不動態化処理が行われる圧力は、大気圧以上あるいは大気圧以下いずれか（即ち圧力に関係しない）で、ガスの流速は堆積に用いられる装置に依存する。これらの条件を組み合わせて毎分０．０１ｎｍから１０．０ｎｍの範囲の好ましい形成速度を得ることができる。さらに好ましい本発明の一実施例においては、この形成速度は毎分０．５ｎｍから３ｎｍの範囲である。
【００１７】
誘電体製構造物１８が相当濃度の水素同位元素を含む場合には、それ近傍のダングリングボンドサイトは、水素同位元素により占有される。この不動態化処理により半導体デバイス１０内の劣化が大幅に低減するが、その理由はダングリングボンドサイトは、半導体デバイス内で電荷キャリアを除去したり、あるいは不要な電荷キャリアを付加するためにもはや利用することができないからである。
【００１８】
さらにまた水素同位元素は、基板１２との結合を構成し、これは破壊しづらくその結果信頼性のある光学デバイスあるいは電気的デバイスを形成できる。結合が破壊しづらい理由の説明は、水素同位元素は通常の水素よりも質量が重くそのため同位元素を除去することが困難となるからである。かくして誘電体製構造物１８内の水素同位元素の存在により、従来のデバイスよりも優れた利点がある。
【００１９】
図１にはゲート２２を形成するために、従来プロセスを用いて堆積し、ドーピングし、エッチングされたポリシリコン構造体が示されている。このゲート２２は、ゲート酸化物２４の上に形成される。相当濃度の水素同位元素が必要によってはゲート酸化物２４内に導入される。この同位元素は、例えば酸化重水素スチーム（Ｄ2 Ｏ）のような水素同位元素スチームの存在下でゲート酸化物２４を熱成長で形成することにより導入することができる。ゲート酸化物２４を成長させるのに用いられる他の条件およびプロセスは公知である。
【００２０】
半導体デバイス１０はゲート２２の周囲に形成されるスペーサ（即ちゲート側壁）２６を有する。水素同位元素をこの構造体に、相当濃度の水素同位元素を含むシリコン材料のガス状堆積により導入することができる。スペーサ２６の形成プロセスは公知であるが、但し、相当濃度の水素同位元素を含むガス状材料を使用する点で本発明は従来技術とは異なる。
【００２１】
このようなガスおよびガス混合物の代表例は、重水素化シランと酸素（ＳｉＤ4 ＋Ｏ2 ），重水素化シランと酸化窒素（ＳｉＤ4 ＋Ｎ2Ｏ）， 重水素化テトラエチルオートシリケート（ＴＥＯＳ，Ｓｉ（ＯＣ2Ｄ5）4 ），重水素化アンモニア（ＮＤ3 ）あるいは重水素化ディクロロシランと酸化窒素（ＳｉＣｌ2Ｄ2＋Ｎ2 Ｏ）を含む。
【００２２】
好ましい実施例においては、通常の水素はガス混合物内で１ｐｐｍを超えてはならない。さらに好ましい実施例においては、このガス混合物は堆積チェンバ内に注入され、不動態化プロセスが１５０℃から１１００℃の範囲の温度で行われる。
【００２３】
不動態化処理が行われる圧力は、大気圧以上あるいは大気圧以下いずれかで（即ち圧力には無関係で）、ガスの流速は堆積に用いられる装置に依存する。これらの条件を組み合わせて毎分０．０１ｎｍから１０．０ｎｍの範囲の好ましい形成速度を得ることができる。さらに好ましい本発明の一実施例においては、この形成速度は毎分０．５ｎｍから３ｎｍの範囲である。
【００２４】
スペーサ２６が相当濃度の水素同位元素を含む場合には、それ近傍のダングリングボンドサイトは、水素同位元素により占有される。この強い水素同位元素／シリコン結合によりゲートはより頑強になり、経年劣化の速度が低下することになる。
【００２５】
基板１２と誘電体製構造物１８とゲート２２とゲート酸化物２４とスペーサ２６は、半導体製造プロセスの結果形成された構造体を示す。
【００２６】
図２に示すように、ゲート２２とスペーサ２６の形成後、誘電体層２８が形成され、この誘電体層２８内に金属製相互接続構造体３２が形成され、この誘電体層２８上に誘電体層３０が形成される。この誘電体層２８は従来プロセスにより形成されるが、但し、本発明ではガス状材料例えば重水素化ＴＥＯＳあるいは重水素化ＳｉＤ4 等は、水素同位元素をその中に含む点で異なる。図２から分かるように、本発明を用いて水素同位元素を必要によっては半導体デバイス１０内の様々な構造体に導入することもできる。導入された場合には水素同位元素は、上記の利点を有する構造体を提供できることになる。
【００２７】
図３は、ピーク基板電流状態においてトランジスタ上で実行されたホットキャリアストレスの実験結果を表すグラフである。ホットキャリアに起因する界面損傷は、ＮＭＯＳトランジスタの線形トランスコンダクタンス（ｇm） としきい値電圧（Ｖth）の変化をモニタすることにより観測できる。図３はまたＶthの劣化とストレス時間との関係を示す。
【００２８】
同グラフに示すように水素で不動態化処理されたトランジスタの劣化（○印）は、重水素で不動態化処理されたトランジスタで観測される劣化（□印）よりもはるかに高い。重水素で不動態化処理したデバイスのしきい値電圧は、１０4 分の期間の間、わずか１．０５Ｖに上昇するだけであるのに対し、同一期間水素で不動態化処理したデバイスのしきい値電圧は、１．３Ｖに増加する。
【００２９】
図４はトランジスタの寿命と基板電流との関係を表すグラフである。このデータから水素同位元素（例えば、重水素）でアニール処理されたデバイスは、チャネルホットエレクトロンのストレスのもとでも、はるかに頑強である。外挿されたトランジスタの寿命は、様々な劣化限界を用いて示されている。水素アニールと重水素アニールのプロセスの間の差は明白である。
【００３０】
基板電流は、重水素がポスト金属アニールプロセスにおいて水素の代わりに用いられた時には、等しいホットエレクトロン劣化寿命を達成する場合は２倍に増加する。ＮＭＯＳデバイスと半導体デバイスの間の構造が類似の場合には、同様の結果が半導体デバイスとＮＭＯＳデバイスで得られる。
【００３１】
【発明の効果】
以上述べたように半導体デバイスの劣化のプロセスにおいては、水素同位元素がその改善に寄与する。
【図面の簡単な説明】
【図１】ゲートとスペーサを形成した後の半導体デバイスの断面図
【図２】多重レベルの誘電体と金属半導体を含む図１の半導体デバイスの断面図
【図３】ピーク基板電流状態において、水素処理したトランジスタと重水素処理したトランジスタ上で実行されたホットキャリアストレスの実験結果を表すグラフ
【図４】水素処理したトランジスタと重水素処理したトランジスタの寿命と基板電流との関係を表すグラフ
【符号の説明】
１０ 半導体デバイス
１２ 基板
１４ ｎ−ウェル
１６ ｐ−ウェル
１８ 誘電体製構造物
２２ ゲート
２４ ゲート酸化物
２６ スペーサ
２８，３０ 誘電体層
３２ 金属製相互接続構造体

Claims (10)

  1. 半導体デバイスを製造する方法において、
    半導体基板の表面に熱酸化により酸化物層を形成するに当たり、
    １ｐｐｍを超えない濃度の水素非同位元素を含み、重水素を含有するガススチーム雰囲気下熱酸化させることにより、１０１６ｃｍ−３以上の濃度の重水素を前記酸化物層へ導入することを特徴とする方法。
  2. 半導体デバイスを製造する方法において、
    半導体基板の表面に化学堆積により堆積層を形成するに当たり、
    １ｐｐｍを超えない濃度の水素非同位元素を含み、重水素を含有する原料ガス雰囲気下前記堆積層を堆積させることにより、１０１６ｃｍ−３以上の濃度の重水素を前記堆積層へ導入することを特徴とする方法。
  3. 前記堆積層を堆積することは、誘電体層及びポリシリコン層からなるグループから選択された材料の層を堆積することを含む
    ことを特徴とする請求項２記載の方法。
  4. 前記誘電体層は、二酸化シリコン、窒化シリコン、酸化窒化シリコンからなるグループから選択される材料である
    ことを特徴とする請求項３記載の方法。
  5. 前記半導体デバイスは、ミクロン以下の寸法を有するシリコン製トランジスタである
    ことを特徴とする請求項１又は請求項２のいずれかに記載の方法。
  6. 前記シリコン製トランジスタは、相補型金属酸化物半導体と、Ｂｉ相補型金属酸化物半導体とフラッシュ型のイレーザブルプログラマブルＲＯＭからなるグループから選択される
    ことを特徴とする請求項５記載の方法。
  7. 前記半導体基板は、Ｓｉからなる材料で構成される
    ことを特徴とする請求項１又は請求項２のいずれかに記載の方法。
  8. 前記半導体基板内に少なくとも１つのドープ領域を形成するステップ
    を含むことを特徴とする請求項１又は請求項２のいずれかに記載の方法。
  9. 前記酸化物層を形成することは、ゲート酸化物またはフィールド酸化物を形成するステップを含み、前記ゲート酸化物またはフィールド酸化物は重水素を含有する
    ことを特徴とする請求項１記載の方法。
  10. 前記堆積層を形成することは、スペーサを形成するステップを含み、前記スペーサは重水素を含有する
    ことを特徴とする請求項２記載の方法。
JP10637798A 1997-04-28 1998-04-16 半導体デバイスを製造する方法 Expired - Lifetime JP3737277B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/847704 1997-04-28
US08/847,704 US6023093A (en) 1997-04-28 1997-04-28 Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof

Publications (2)

Publication Number Publication Date
JPH10303424A JPH10303424A (ja) 1998-11-13
JP3737277B2 true JP3737277B2 (ja) 2006-01-18

Family

ID=25301290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10637798A Expired - Lifetime JP3737277B2 (ja) 1997-04-28 1998-04-16 半導体デバイスを製造する方法

Country Status (3)

Country Link
US (1) US6023093A (ja)
JP (1) JP3737277B2 (ja)
KR (1) KR100307339B1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US6281110B1 (en) * 1999-07-27 2001-08-28 Lucent Technologies Inc. Method for making an integrated circuit including deutrium annealing of metal interconnect layers
JP3962257B2 (ja) * 2000-02-29 2007-08-22 インターナショナル・ビジネス・マシーンズ・コーポレーション ＳｉＯＮ光学的導波管のための材料及びそのような導波管を製造する方法
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
US6576522B2 (en) 2000-12-08 2003-06-10 Agere Systems Inc. Methods for deuterium sintering
JP4091265B2 (ja) * 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法
US7043133B2 (en) * 2001-07-12 2006-05-09 Little Optics, Inc. Silicon-oxycarbide high index contrast, low-loss optical waveguides and integrated thermo-optic devices
US6614977B2 (en) 2001-07-12 2003-09-02 Little Optics, Inc. Use of deuterated gases for the vapor deposition of thin films for low-loss optical devices and waveguides
US6677213B1 (en) * 2002-03-08 2004-01-13 Cypress Semiconductor Corp. SONOS structure including a deuterated oxide-silicon interface and method for making the same
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
US20040007733A1 (en) * 2002-06-26 2004-01-15 Macronix International Co., Ltd. Floating gate memory cell and forming method
US6861320B1 (en) 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
US6872972B2 (en) * 2003-07-16 2005-03-29 Macronix International Co., Ltd. Method for forming silicon film with changing grain size by thermal process
US7056833B2 (en) * 2003-09-23 2006-06-06 Micron Technology, Inc. Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition
US6884672B1 (en) * 2003-11-04 2005-04-26 International Business Machines Corporation Method for forming an electronic device
JP4073393B2 (ja) 2003-12-02 2008-04-09 株式会社東芝 半導体装置の製造方法
US7189662B2 (en) * 2004-08-24 2007-03-13 Micron Technology, Inc. Methods of forming semiconductor constructions
US20060275975A1 (en) * 2005-06-01 2006-12-07 Matt Yeh Nitridated gate dielectric layer
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8067284B1 (en) 2007-05-25 2011-11-29 Cypress Semiconductor Corporation Oxynitride bilayer formed using a precursor inducing a high charge trap density in a top layer of the bilayer
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9018693B2 (en) 2007-07-20 2015-04-28 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device
US8536640B2 (en) 2007-07-20 2013-09-17 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
KR102601084B1 (ko) * 2018-07-19 2023-11-09 삼성전자주식회사 반도체 장치의 제조 방법
TW202104644A (zh) 2019-06-17 2021-02-01 美商應用材料股份有限公司 含重氫之膜

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529116A (en) * 1978-08-23 1980-03-01 Hitachi Ltd Manufacture of complementary misic
US4268951A (en) * 1978-11-13 1981-05-26 Rockwell International Corporation Submicron semiconductor devices
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
US5264724A (en) * 1989-02-13 1993-11-23 The University Of Arkansas Silicon nitride for application as the gate dielectric in MOS devices
AU632241B2 (en) * 1990-09-06 1992-12-17 Mitsui Toatsu Chemicals Inc. Amorphous silicon solar cell and method for manufacturing the same
JP3154772B2 (ja) * 1991-06-20 2001-04-09 株式会社東芝 シリコン薄膜
JP2825038B2 (ja) * 1992-02-27 1998-11-18 日本電気株式会社 半導体装置
US5642014A (en) * 1995-09-27 1997-06-24 Lucent Technologies Inc. Self-powered device
US5830575A (en) * 1996-09-16 1998-11-03 Sandia National Laboratories Memory device using movement of protons

Also Published As

Publication number Publication date
KR19980081803A (ko) 1998-11-25
JPH10303424A (ja) 1998-11-13
US6023093A (en) 2000-02-08
KR100307339B1 (ko) 2001-11-15

Similar Documents

Publication Publication Date Title
JP3737277B2 (ja) 半導体デバイスを製造する方法
US6033998A (en) Method of forming variable thickness gate dielectrics
US6444533B1 (en) Semiconductor devices and methods for same
KR100277005B1 (ko) 반도체 디바이스용 중수소 함유 막 형성방법,금속 산화막 반도체 전계효과 트랜지스터 디바이스 제조방법과 반도체 디바이스 형성방법
US7727340B2 (en) Inclusion of nitrogen at the silicon dioxide-silicon carbide interface for passivation of interface defects
US6509283B1 (en) Thermal oxidation method utilizing atomic oxygen to reduce dangling bonds in silicon dioxide grown on silicon
KR100350815B1 (ko) 유전체 형성방법
US5712208A (en) Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
US5891809A (en) Manufacturable dielectric formed using multiple oxidation and anneal steps
JPH11121453A (ja) 半導体装置を形成する方法
US6235590B1 (en) Fabrication of differential gate oxide thicknesses on a single integrated circuit chip
WO2012018975A2 (en) Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls
WO1994019829A1 (en) Semiconductor device comprising deuterium atoms
US6277718B1 (en) Semiconductor device and method for fabricating the same
JP3457533B2 (ja) プログラマブル半導体デバイス及びその製造方法
JPH1041506A (ja) 半導体装置及びその製造方法
JP2002151684A (ja) 半導体装置及びその製造方法
JPH08125197A (ja) 半導体装置の作製方法および半導体装置の作製装置
JPH10209449A (ja) 半導体装置及びその製造方法
JPH10303216A (ja) バイポーラトランジスタ
JP4876375B2 (ja) 半導体装置およびその製造方法
KR100222897B1 (ko) 반도체 소자의 보호막 형성방법
TWI402885B (zh) 半導體裝置之製造方法及半導體製造設備
JPH02103965A (ja) 半導体記憶装置の製造方法
JPH02302043A (ja) Ｍｏｓ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041026

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term