JP3728641B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP3728641B2 JP3728641B2 JP21068697A JP21068697A JP3728641B2 JP 3728641 B2 JP3728641 B2 JP 3728641B2 JP 21068697 A JP21068697 A JP 21068697A JP 21068697 A JP21068697 A JP 21068697A JP 3728641 B2 JP3728641 B2 JP 3728641B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- access
- devices
- tri
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザプリンタ，デジタル複写機等の画像形成装置において、メモリアクセスの制御を行う処理回路を有する画像形成装置に関するものである。
【０００２】
【従来の技術】
近年、マルチメディア機器が注目されており、そこで取り扱われるデータは映像，音声および文字等のすべてをデジタル信号として処理が行われる。このデジタル信号に変換される情報において、特に映像のデータに関しては音声，文字のデータに比べ、その量は膨大なものとなる。
【０００３】
従来のこれらデジタル信号のデータを取り扱う画像形成装置として、特開平８−314793号公報に記載されるような、メモリアクセス制御方法および該方法を適用した半導体集積回路および画像復号装置がある。この半導体集積回路および画像復号装置は、メモリに対する複数のアクセスを、その各アクセスの優先順位をそのときの状態に応じて変更し、その変更された優先順位に応じてメモリアクセスの調停およびスケジューリングを行って、特定のメモリアクセスへの集中や無効期間の発生等を防止するように構成したものである。
【０００４】
また、これまでの機種では、デジタル信号として、特にそのデータ量が大きい画像データを処理するようなバーストリードの最中に、それより優先順位の高いアクセスの要求が来た場合、バーストリードを途中で止めて(アドレス，チップセレクト等の制御信号の出力をすべて停止して)、その優先順位の高いアクセスを開始しその処理が終わると、中断したバーストリードを再開するというのものである。
【０００５】
このような構成の画像形成装置において、前記で説明した特開平８−314793号公報の記載によれば、その状態に応じて優先順位を変えているが、バーストリード等のように期間が長いアクセスの最中に優先順位の高いアクセスの要求が来てもバーストリードの処理が終了するまで待たなければならない。
【０００６】
また、バーストリードの処理を一旦中断して優先順位の高いアクセスの処理後に再開する場合には、アドレス、チップセレクト等の制御信号を再び出力し直さなければならず、さらにはＲＯＭやＩＣカード等の各デバイスによる出力遅延によっても、時間がかかっている。
【０００７】
これらを解決するために、バーストリードの最中に優先順位の高いアクセス要求が発生した場合に、デバイスアクセス制御信号を出力したまま、バーストリード処理中のデバイスをデータバスから切離して、バーストリード処理の途中でその処理を完全に止めることなく、前記のアクセス要求の処理を行って終了後の再開処理の時間を短縮する画像形成装置がある。
【０００８】
【発明が解決しようとする課題】
しかしながら、本発明は、前記従来技術の問題を解決することに指向することに加え、バーストリードの最中に優先順位の高いアクセス要求が発生して、そのアクセス要求を挿入処理している間、中断したバーストリード処理のデバイスアクセス制御信号を出力したまま、さらにデータを保持することによって、前記のアクセス要求の処理終了後に行われるバーストリードの再開処理では、保持していたデータを獲得することによって、その時間をさらに短縮する画像形成装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この目的を達成するために、本発明に係る画像形成装置は、ＲＯＭやＩＣカード等の各デバイスとのアクセス制御より、ＲＡＭからのビデオデータを印刷出力するデータ出力制御およびＲＡＭのリフレッシュ制御の方が優先順位を高いとする調停を行う処理回路を有する画像形成装置であって、ＲＡＭや各デバイスとで共有され、その間を接続するデータバスと、そのデータバスにリードアクセス専用の第１の各デバイスと第１の各デバイス以外の第２の各デバイスとの間へ挿入されるトライステートのラッチまたはトライステートのフリップフロップとを備えたことを特徴とする。
【００１０】
また、ＲＡＭや各デバイスとで共有され、その間を接続するデータバスと、そのデータバスにリードアクセス専用の第１の各デバイスと第２の各デバイスとの間へ挿入される複数個のトライステートのラッチまたはトライステートのフリップフロップとを備えて構成したものである。
【００１１】
前記構成によれば、第１の各デバイスのバーストリードのアクセス中にデータ出力制御，リフレッシュ制御のＲＡＭへのアクセス要求があった場合、デバイスアクセス制御信号を出力したまま、トライステートのラッチまたはトライステートのフリップフロップへデータを保持して、トライステート制御信号によって第１の各デバイスをデータバスで分離し、ＲＡＭから格納されたビデオデータを取り込み印刷出力を行うエンジンへ出力するデータ出力動作あるいはＲＡＭのリフレッシュ動作を開始し、そのデータ出力動作，リフレッシュ動作終了後に保持したデータを出力して直ちにバーストリード処理を再開することができる。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図１は本発明における実施の形態１の画像形成装置で、その一例であるプリンタのコントローラの構成を示すブロック図である。図１において、１はコントローラ、２はホストコンピュータ、３は、フォントデータ，プログラム，印字データ等の様々なデータを記憶しておく、フレキシブルディスク装置やハードディスク装置からなるディスクドライブ、４は、ユーザに現在の装置の状態を知らせたり、モード指示を行うための入力をする操作パネル、５は実際に印字出力するための動作を行うプリンタエンジンである。
【００１３】
また、６は、後述するプログラムＲＯＭに格納されたプログラム、操作パネル４から入力されたモード指示、及びホストコンピュータ２からのコマンドによって、コントローラ１全体を制御するＣＰＵ、７はＣＰＵ６のワークメモリ，入力データのインプットバッファメモリ，プリントデータのページバッファメモリ，ダウンロードフォント用のメモリ等に使用するＲＡＭ、８は操作パネル４から入力されたモード指示の内容などを記憶しておく不揮発性のメモリのＮＶＲＡＭ、９はコントローラ１の制御を行うプログラムが格納されているプログラムＲＯＭ、10はフォントのパターンデータなどを記憶するフォントＲＯＭ、11はフォントデータやプログラムを格納し装置外部から供給するＩＣカードである。
【００１４】
さらに、12は、ホストコンピュータ２と通信を行う、通常はセントロニクスＩ／Ｆ，ＲＳ−232Ｃ等の規格からなるホストＩ／Ｆ、13はディスクドライブ３と通信を行うためのディスクＩ／Ｆ、14は操作パネル４とコマンドやステータスの通信を行うパネルＩ／Ｆ、15はプリンタエンジン５とコマンドやステータス及び印字データの通信を行うエンジンＩ／Ｆ、16は、セントロニクスやＲＳ−232Ｃ及びＡpple talk，ＴＣＰ／ＩＰプロトコルのネットワーク等のＩ／Ｆを有し、各Ｉ／Ｆに対応したホストコンピュータ２などからのデータを受け取ることができるオプションボードである。
【００１５】
また、図２は本実施の形態１における画像形成装置のデータ処理回路であり、データバスの接続構成例を示すブロック図である。ここで、前記図１で説明した構成要件と対応するものには同一の符号を付してこれを示す。図２において、２はホストコンピュータ、５はプリンタエンジン、６はＣＰＵ、７はＲＡＭ、８はＮＶＲＡＭ、９はプログラムＲＯＭ、10はフォントＲＯＭ、11はＩＣカード、16はオプションボード、20はＣＰＵＩ／Ｆ，エンジンＩ／Ｆ，ホストＩ／Ｆ，アクセス信号制御，データバス制御等の機能を有するＡＳＩＣ(Application Specific Integrated Circuit)、21は別のＡＳＩＣである。
【００１６】
22は、ＡＳＩＣ20と共通のデータバスを介して接続されリードアクセス専用のプログラムＲＯＭ９，フォントＲＯＭ10，ＩＣカード11と、ＲＡＭ７及び、それ以外のデバイスであるＮＶＲＡＭ８，オプションボード16，別のＡＳＩＣ21等を分離してデータ保持可能な双方向性のトライステートのラッチあるいはトライステートのフリップフロップである。ここで、トライステートのラッチあるいはトライステートのフリップフロップ(以下、ラッチという)22の具体例を挙げると、出力イネーブル制御搭載のラッチとしてＬＳ373、ＤフリップフロップとしてＬＳ374などがある。
【００１７】
さらに、図３は本実施の形態１の図２に示すデータ処理回路の各制御信号の関係を示すタイミングチャート、図４は本実施の形態１のデータ出力制御あるいはリフレッシュ制御が発生した場合の各制御信号の関係を示すタイミングチャートである。図３において、ラッチ22(図２参照)はトライステート制御信号の(／Ｇ；Ｌ)により各デバイスから出力されるデータを保持し、(／ＯＥ；Ｌ)にてこのデータを出力する。
【００１８】
このように構成された、本実施の形態１におけるプリンタのコントローラ１内に図２に示すブロック図のようなデータ処理回路のデータバスを構成し、そのデータ処理回路によるメモリアクセス制御の動作を図３のタイミングチャートを参照しながら説明する。
【００１９】
まず、図２に示すように、ＲＡＭ７は共有するデータバスを介して、第１の各デバイスの１つであるＩＣカード11からバーストリードを行っているとき、デバイスアクセス制御信号によりＩＣカード11からデータがデータバスに出力され、そして、トライステート制御信号の各タイミングによってラッチ22に保持(／Ｇ；Ｌ)、出力(／ＯＥ；Ｌ)されたデータはＲＡＭ７に取り込まれる。
【００２０】
次に、前記のＲＡＭ７がＩＣカード11からバーストリードを行っているとき、ＡＳＩＣ20に接続されているプリンタエンジン５からのＲＡＭ７に格納されているビデオデータの要求、あるいはＡＳＩＣ20内のタイマーにより発生されたＲＡＭ７のリフレッシュの要求などの優先順位の高い要求が発生したとき、クロックのＲ０〜Ｒ７の間で要求が確認されることになる(図４に示す例では矢印Ａの範囲)。
【００２１】
図４のタイミングチャートに示すように、要求が発生したことを認識するとトライステート制御信号の(／Ｇ；Ｌ)にて、ＩＣカード11からのデータをラッチ22に保持したまま出力せずに(トライステート制御信号が(／ＯＥ；Ｈ)の状態として)、また、デバイスアクセス制御信号は次のアドレスを出力したままで、バーストリードの処理を中断し、かつラッチ22はデータバスとＩＣカード11を分離して、要求されたデータ出力制御あるいはリフレッシュ制御の処理を行う(図４に示す矢印Ｂの位置)。
【００２２】
前記の制御処理が終了後、中断されたバーストリードの処理はクロックのＲ５から再開される。このときトライステート制御信号が(／ＯＥ；Ｌ)となりラッチ22に保持していたデータを直ちに出力することができ、続いて、出力状態のままであったデバイスアクセス制御信号によって、ＩＣカード11の次アドレスのデータ出力をＲ７の(／Ｇ；Ｌ)にてラッチ22に保持、Ｒ８の(／ＯＥ；Ｌ)で保持したデータをラッチ22から出力する。このように連続してデータを獲得することができ、再開処理の開始時間を短縮することができる。
【００２３】
以上のことから、データバスの第１，第２の各デバイスとの間へラッチ22を設けて、第１の各デバイスがバーストリード中に優先順位の高い要求の発生による処理中断の際に、デバイスアクセス制御信号を出力したまま、ラッチ22により第１の各デバイスからの出力データを保持し、データバスから第１の各デバイスを分離して、優先順位の高い要求の処理を行う。その処理終了後には、保持したデータを直ちに出力することによって、中断した処理の再開を短時間で行うことができる。
【００２４】
次に、図５は本発明における実施の形態２の画像形成装置のデータ処理回路であり、データバスの接続構成例を示すブロック図である。図５に示す本実施の形態２と図２に示す前記実施の形態１との構成の違いは、データ保持可能な双方向性の第１のラッチ23，第２のラッチ23′として、ラッチ22を２個設けたものであり、その重複する構成要件の説明は省略する。
【００２５】
また、図６は本実施の形態２の図５に示すデータ処理回路の各制御信号の関係を示すタイミングチャート、図７は本実施の形態２のデータ出力制御あるいはリフレッシュ制御が発生した場合の各制御信号の関係を示すタイミングチャートである。
【００２６】
本実施の形態２において、第１のラッチ23と第２のラッチ23′は、デバイスアクセス制御信号により第１の各デバイスから出力されるデータをトライステート制御信号の(／Ｇ１；Ｌ)で保持、(／ＯＥ１；Ｌ)により出力する第１のラッチ23と、(／Ｇ２；Ｌ)，(／ＯＥ２；Ｌ)により保持，出力する第２のラッチ23′によって、バーストリード等のデータの処理を行うものである(図６参照)。
【００２７】
前記の第１の各デバイスにおいて、ＲＡＭとのバーストリード中にデータ出力制御やリフレッシュ制御の優先順位の高い要求が発生したときの動作について説明する。前記実施の形態１と同様にクロックのＲ０〜Ｒ７の間で、優先順位の高い要求が認識されると、トライステート制御信号(／Ｇ１；Ｌ)によりバーストリード中のデータを第１のラッチ23へ保持し、かつデータバスと分離することで前記の優先順位の高い要求の処理を行う、その間デバイスアクセス制御信号により、次のバーストリードのアドレスのデータが第２のラッチ23′へ(／Ｇ２；Ｌ)によって保持される。
【００２８】
そして、優先順位の高い要求の処理終了後に、トライステート制御信号の(／ＯＥ１；Ｌ)，(／ＯＥ２；Ｌ)として順次第１，第２のラッチ23，23′から保持したデータを出力する。これにより、バーストリードの処理を再開するときに２つのデータを直ちにＲＡＭが獲得することができ、特にデータのアクセス処理の遅い第１の各デバイス等において、処理中断からの復帰を速くすることができる。
【００２９】
以上のことから、本実施の形態２は前記実施の形態１と同様に、デバイスアクセス制御信号を出力したまま、第１，第２のラッチ23，23′によりデータバスから第１の各デバイスを分離し、さらに２つのラッチにデータを保持して、優先順位の高い要求の処理を行う。終了後には、保持した２つのデータを直ちに出力することができ再開処理を短時間で行うことができる。
【００３０】
なお、本実施の形態２では、ラッチを２つ設けた場合について説明したが２つ以上複数個を設けてもよく、これにより、複数個のデータを保持して優先順位の高い処理により中断されることなく、第１の各デバイスからのアクセス処理を行うことも可能となる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、ＲＡＭや各デバイスと共有して接続されるデータバスに設けたラッチにデータを保持することにより、データバスの各優先順位に対応した切り換え動作の負荷を低減し、データの伝搬遅延を抑えることができ、さらには、複数個のラッチを設けて複数個のデータを保持することにより、よりデータの伝搬遅延を抑えることができ、さらには各デバイスのアクセス処理を中断することなく行うこともでき、アクセス処理が途中で中断されても再開させる時間を短縮し、処理速度をアップすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明における実施の形態１の画像形成装置で、その一例であるプリンタのコントローラの構成を示すブロック図である。
【図２】本実施の形態１における画像形成装置のデータ処理回路であり、データバスの接続構成例を示すブロック図である。
【図３】本実施の形態１の図２に示すデータ処理回路の各制御信号の関係を示すタイミングチャートである。
【図４】本実施の形態１のデータ出力制御あるいはリフレッシュ制御が発生した場合の各制御信号の関係を示すタイミングチャートである。
【図５】本発明における実施の形態２の画像形成装置のデータ処理回路であり、データバスの接続構成例を示すブロック図である。
【図６】本実施の形態２の図５に示すデータ処理回路の各制御信号の関係を示すタイミングチャートである。
【図７】本実施の形態２のデータ出力制御あるいはリフレッシュ制御が発生した場合の各制御信号の関係を示すタイミングチャートである。
【符号の説明】
１…コントローラ、 ２…ホストコンピュータ、 ３…ディスクドライブ、 ４…操作パネル、 ５…プリンタエンジン、 ６…ＣＰＵ、 ７…ＲＡＭ、 ８…ＮＶＲＡＭ、 ９…プログラムＲＯＭ、 10…フォントＲＯＭ、 11…ＩＣカード、 12…ホストＩ／Ｆ、 13…ディスクＩ／Ｆ、 14…パネルＩ／Ｆ、 15…エンジンＩ／Ｆ、 16…オプションボード、 20…ＡＳＩＣ、 21…別のＡＳＩＣ、 22…ラッチ(トライステートのラッチあるいはフリップフロップ)、 23…第１のラッチ、 23′…第２のラッチ。
【発明の属する技術分野】
本発明は、レーザプリンタ，デジタル複写機等の画像形成装置において、メモリアクセスの制御を行う処理回路を有する画像形成装置に関するものである。
【０００２】
【従来の技術】
近年、マルチメディア機器が注目されており、そこで取り扱われるデータは映像，音声および文字等のすべてをデジタル信号として処理が行われる。このデジタル信号に変換される情報において、特に映像のデータに関しては音声，文字のデータに比べ、その量は膨大なものとなる。
【０００３】
従来のこれらデジタル信号のデータを取り扱う画像形成装置として、特開平８−314793号公報に記載されるような、メモリアクセス制御方法および該方法を適用した半導体集積回路および画像復号装置がある。この半導体集積回路および画像復号装置は、メモリに対する複数のアクセスを、その各アクセスの優先順位をそのときの状態に応じて変更し、その変更された優先順位に応じてメモリアクセスの調停およびスケジューリングを行って、特定のメモリアクセスへの集中や無効期間の発生等を防止するように構成したものである。
【０００４】
また、これまでの機種では、デジタル信号として、特にそのデータ量が大きい画像データを処理するようなバーストリードの最中に、それより優先順位の高いアクセスの要求が来た場合、バーストリードを途中で止めて(アドレス，チップセレクト等の制御信号の出力をすべて停止して)、その優先順位の高いアクセスを開始しその処理が終わると、中断したバーストリードを再開するというのものである。
【０００５】
このような構成の画像形成装置において、前記で説明した特開平８−314793号公報の記載によれば、その状態に応じて優先順位を変えているが、バーストリード等のように期間が長いアクセスの最中に優先順位の高いアクセスの要求が来てもバーストリードの処理が終了するまで待たなければならない。
【０００６】
また、バーストリードの処理を一旦中断して優先順位の高いアクセスの処理後に再開する場合には、アドレス、チップセレクト等の制御信号を再び出力し直さなければならず、さらにはＲＯＭやＩＣカード等の各デバイスによる出力遅延によっても、時間がかかっている。
【０００７】
これらを解決するために、バーストリードの最中に優先順位の高いアクセス要求が発生した場合に、デバイスアクセス制御信号を出力したまま、バーストリード処理中のデバイスをデータバスから切離して、バーストリード処理の途中でその処理を完全に止めることなく、前記のアクセス要求の処理を行って終了後の再開処理の時間を短縮する画像形成装置がある。
【０００８】
【発明が解決しようとする課題】
しかしながら、本発明は、前記従来技術の問題を解決することに指向することに加え、バーストリードの最中に優先順位の高いアクセス要求が発生して、そのアクセス要求を挿入処理している間、中断したバーストリード処理のデバイスアクセス制御信号を出力したまま、さらにデータを保持することによって、前記のアクセス要求の処理終了後に行われるバーストリードの再開処理では、保持していたデータを獲得することによって、その時間をさらに短縮する画像形成装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この目的を達成するために、本発明に係る画像形成装置は、ＲＯＭやＩＣカード等の各デバイスとのアクセス制御より、ＲＡＭからのビデオデータを印刷出力するデータ出力制御およびＲＡＭのリフレッシュ制御の方が優先順位を高いとする調停を行う処理回路を有する画像形成装置であって、ＲＡＭや各デバイスとで共有され、その間を接続するデータバスと、そのデータバスにリードアクセス専用の第１の各デバイスと第１の各デバイス以外の第２の各デバイスとの間へ挿入されるトライステートのラッチまたはトライステートのフリップフロップとを備えたことを特徴とする。
【００１０】
また、ＲＡＭや各デバイスとで共有され、その間を接続するデータバスと、そのデータバスにリードアクセス専用の第１の各デバイスと第２の各デバイスとの間へ挿入される複数個のトライステートのラッチまたはトライステートのフリップフロップとを備えて構成したものである。
【００１１】
前記構成によれば、第１の各デバイスのバーストリードのアクセス中にデータ出力制御，リフレッシュ制御のＲＡＭへのアクセス要求があった場合、デバイスアクセス制御信号を出力したまま、トライステートのラッチまたはトライステートのフリップフロップへデータを保持して、トライステート制御信号によって第１の各デバイスをデータバスで分離し、ＲＡＭから格納されたビデオデータを取り込み印刷出力を行うエンジンへ出力するデータ出力動作あるいはＲＡＭのリフレッシュ動作を開始し、そのデータ出力動作，リフレッシュ動作終了後に保持したデータを出力して直ちにバーストリード処理を再開することができる。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図１は本発明における実施の形態１の画像形成装置で、その一例であるプリンタのコントローラの構成を示すブロック図である。図１において、１はコントローラ、２はホストコンピュータ、３は、フォントデータ，プログラム，印字データ等の様々なデータを記憶しておく、フレキシブルディスク装置やハードディスク装置からなるディスクドライブ、４は、ユーザに現在の装置の状態を知らせたり、モード指示を行うための入力をする操作パネル、５は実際に印字出力するための動作を行うプリンタエンジンである。
【００１３】
また、６は、後述するプログラムＲＯＭに格納されたプログラム、操作パネル４から入力されたモード指示、及びホストコンピュータ２からのコマンドによって、コントローラ１全体を制御するＣＰＵ、７はＣＰＵ６のワークメモリ，入力データのインプットバッファメモリ，プリントデータのページバッファメモリ，ダウンロードフォント用のメモリ等に使用するＲＡＭ、８は操作パネル４から入力されたモード指示の内容などを記憶しておく不揮発性のメモリのＮＶＲＡＭ、９はコントローラ１の制御を行うプログラムが格納されているプログラムＲＯＭ、10はフォントのパターンデータなどを記憶するフォントＲＯＭ、11はフォントデータやプログラムを格納し装置外部から供給するＩＣカードである。
【００１４】
さらに、12は、ホストコンピュータ２と通信を行う、通常はセントロニクスＩ／Ｆ，ＲＳ−232Ｃ等の規格からなるホストＩ／Ｆ、13はディスクドライブ３と通信を行うためのディスクＩ／Ｆ、14は操作パネル４とコマンドやステータスの通信を行うパネルＩ／Ｆ、15はプリンタエンジン５とコマンドやステータス及び印字データの通信を行うエンジンＩ／Ｆ、16は、セントロニクスやＲＳ−232Ｃ及びＡpple talk，ＴＣＰ／ＩＰプロトコルのネットワーク等のＩ／Ｆを有し、各Ｉ／Ｆに対応したホストコンピュータ２などからのデータを受け取ることができるオプションボードである。
【００１５】
また、図２は本実施の形態１における画像形成装置のデータ処理回路であり、データバスの接続構成例を示すブロック図である。ここで、前記図１で説明した構成要件と対応するものには同一の符号を付してこれを示す。図２において、２はホストコンピュータ、５はプリンタエンジン、６はＣＰＵ、７はＲＡＭ、８はＮＶＲＡＭ、９はプログラムＲＯＭ、10はフォントＲＯＭ、11はＩＣカード、16はオプションボード、20はＣＰＵＩ／Ｆ，エンジンＩ／Ｆ，ホストＩ／Ｆ，アクセス信号制御，データバス制御等の機能を有するＡＳＩＣ(Application Specific Integrated Circuit)、21は別のＡＳＩＣである。
【００１６】
22は、ＡＳＩＣ20と共通のデータバスを介して接続されリードアクセス専用のプログラムＲＯＭ９，フォントＲＯＭ10，ＩＣカード11と、ＲＡＭ７及び、それ以外のデバイスであるＮＶＲＡＭ８，オプションボード16，別のＡＳＩＣ21等を分離してデータ保持可能な双方向性のトライステートのラッチあるいはトライステートのフリップフロップである。ここで、トライステートのラッチあるいはトライステートのフリップフロップ(以下、ラッチという)22の具体例を挙げると、出力イネーブル制御搭載のラッチとしてＬＳ373、ＤフリップフロップとしてＬＳ374などがある。
【００１７】
さらに、図３は本実施の形態１の図２に示すデータ処理回路の各制御信号の関係を示すタイミングチャート、図４は本実施の形態１のデータ出力制御あるいはリフレッシュ制御が発生した場合の各制御信号の関係を示すタイミングチャートである。図３において、ラッチ22(図２参照)はトライステート制御信号の(／Ｇ；Ｌ)により各デバイスから出力されるデータを保持し、(／ＯＥ；Ｌ)にてこのデータを出力する。
【００１８】
このように構成された、本実施の形態１におけるプリンタのコントローラ１内に図２に示すブロック図のようなデータ処理回路のデータバスを構成し、そのデータ処理回路によるメモリアクセス制御の動作を図３のタイミングチャートを参照しながら説明する。
【００１９】
まず、図２に示すように、ＲＡＭ７は共有するデータバスを介して、第１の各デバイスの１つであるＩＣカード11からバーストリードを行っているとき、デバイスアクセス制御信号によりＩＣカード11からデータがデータバスに出力され、そして、トライステート制御信号の各タイミングによってラッチ22に保持(／Ｇ；Ｌ)、出力(／ＯＥ；Ｌ)されたデータはＲＡＭ７に取り込まれる。
【００２０】
次に、前記のＲＡＭ７がＩＣカード11からバーストリードを行っているとき、ＡＳＩＣ20に接続されているプリンタエンジン５からのＲＡＭ７に格納されているビデオデータの要求、あるいはＡＳＩＣ20内のタイマーにより発生されたＲＡＭ７のリフレッシュの要求などの優先順位の高い要求が発生したとき、クロックのＲ０〜Ｒ７の間で要求が確認されることになる(図４に示す例では矢印Ａの範囲)。
【００２１】
図４のタイミングチャートに示すように、要求が発生したことを認識するとトライステート制御信号の(／Ｇ；Ｌ)にて、ＩＣカード11からのデータをラッチ22に保持したまま出力せずに(トライステート制御信号が(／ＯＥ；Ｈ)の状態として)、また、デバイスアクセス制御信号は次のアドレスを出力したままで、バーストリードの処理を中断し、かつラッチ22はデータバスとＩＣカード11を分離して、要求されたデータ出力制御あるいはリフレッシュ制御の処理を行う(図４に示す矢印Ｂの位置)。
【００２２】
前記の制御処理が終了後、中断されたバーストリードの処理はクロックのＲ５から再開される。このときトライステート制御信号が(／ＯＥ；Ｌ)となりラッチ22に保持していたデータを直ちに出力することができ、続いて、出力状態のままであったデバイスアクセス制御信号によって、ＩＣカード11の次アドレスのデータ出力をＲ７の(／Ｇ；Ｌ)にてラッチ22に保持、Ｒ８の(／ＯＥ；Ｌ)で保持したデータをラッチ22から出力する。このように連続してデータを獲得することができ、再開処理の開始時間を短縮することができる。
【００２３】
以上のことから、データバスの第１，第２の各デバイスとの間へラッチ22を設けて、第１の各デバイスがバーストリード中に優先順位の高い要求の発生による処理中断の際に、デバイスアクセス制御信号を出力したまま、ラッチ22により第１の各デバイスからの出力データを保持し、データバスから第１の各デバイスを分離して、優先順位の高い要求の処理を行う。その処理終了後には、保持したデータを直ちに出力することによって、中断した処理の再開を短時間で行うことができる。
【００２４】
次に、図５は本発明における実施の形態２の画像形成装置のデータ処理回路であり、データバスの接続構成例を示すブロック図である。図５に示す本実施の形態２と図２に示す前記実施の形態１との構成の違いは、データ保持可能な双方向性の第１のラッチ23，第２のラッチ23′として、ラッチ22を２個設けたものであり、その重複する構成要件の説明は省略する。
【００２５】
また、図６は本実施の形態２の図５に示すデータ処理回路の各制御信号の関係を示すタイミングチャート、図７は本実施の形態２のデータ出力制御あるいはリフレッシュ制御が発生した場合の各制御信号の関係を示すタイミングチャートである。
【００２６】
本実施の形態２において、第１のラッチ23と第２のラッチ23′は、デバイスアクセス制御信号により第１の各デバイスから出力されるデータをトライステート制御信号の(／Ｇ１；Ｌ)で保持、(／ＯＥ１；Ｌ)により出力する第１のラッチ23と、(／Ｇ２；Ｌ)，(／ＯＥ２；Ｌ)により保持，出力する第２のラッチ23′によって、バーストリード等のデータの処理を行うものである(図６参照)。
【００２７】
前記の第１の各デバイスにおいて、ＲＡＭとのバーストリード中にデータ出力制御やリフレッシュ制御の優先順位の高い要求が発生したときの動作について説明する。前記実施の形態１と同様にクロックのＲ０〜Ｒ７の間で、優先順位の高い要求が認識されると、トライステート制御信号(／Ｇ１；Ｌ)によりバーストリード中のデータを第１のラッチ23へ保持し、かつデータバスと分離することで前記の優先順位の高い要求の処理を行う、その間デバイスアクセス制御信号により、次のバーストリードのアドレスのデータが第２のラッチ23′へ(／Ｇ２；Ｌ)によって保持される。
【００２８】
そして、優先順位の高い要求の処理終了後に、トライステート制御信号の(／ＯＥ１；Ｌ)，(／ＯＥ２；Ｌ)として順次第１，第２のラッチ23，23′から保持したデータを出力する。これにより、バーストリードの処理を再開するときに２つのデータを直ちにＲＡＭが獲得することができ、特にデータのアクセス処理の遅い第１の各デバイス等において、処理中断からの復帰を速くすることができる。
【００２９】
以上のことから、本実施の形態２は前記実施の形態１と同様に、デバイスアクセス制御信号を出力したまま、第１，第２のラッチ23，23′によりデータバスから第１の各デバイスを分離し、さらに２つのラッチにデータを保持して、優先順位の高い要求の処理を行う。終了後には、保持した２つのデータを直ちに出力することができ再開処理を短時間で行うことができる。
【００３０】
なお、本実施の形態２では、ラッチを２つ設けた場合について説明したが２つ以上複数個を設けてもよく、これにより、複数個のデータを保持して優先順位の高い処理により中断されることなく、第１の各デバイスからのアクセス処理を行うことも可能となる。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、ＲＡＭや各デバイスと共有して接続されるデータバスに設けたラッチにデータを保持することにより、データバスの各優先順位に対応した切り換え動作の負荷を低減し、データの伝搬遅延を抑えることができ、さらには、複数個のラッチを設けて複数個のデータを保持することにより、よりデータの伝搬遅延を抑えることができ、さらには各デバイスのアクセス処理を中断することなく行うこともでき、アクセス処理が途中で中断されても再開させる時間を短縮し、処理速度をアップすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明における実施の形態１の画像形成装置で、その一例であるプリンタのコントローラの構成を示すブロック図である。
【図２】本実施の形態１における画像形成装置のデータ処理回路であり、データバスの接続構成例を示すブロック図である。
【図３】本実施の形態１の図２に示すデータ処理回路の各制御信号の関係を示すタイミングチャートである。
【図４】本実施の形態１のデータ出力制御あるいはリフレッシュ制御が発生した場合の各制御信号の関係を示すタイミングチャートである。
【図５】本発明における実施の形態２の画像形成装置のデータ処理回路であり、データバスの接続構成例を示すブロック図である。
【図６】本実施の形態２の図５に示すデータ処理回路の各制御信号の関係を示すタイミングチャートである。
【図７】本実施の形態２のデータ出力制御あるいはリフレッシュ制御が発生した場合の各制御信号の関係を示すタイミングチャートである。
【符号の説明】
１…コントローラ、 ２…ホストコンピュータ、 ３…ディスクドライブ、 ４…操作パネル、 ５…プリンタエンジン、 ６…ＣＰＵ、 ７…ＲＡＭ、 ８…ＮＶＲＡＭ、 ９…プログラムＲＯＭ、 10…フォントＲＯＭ、 11…ＩＣカード、 12…ホストＩ／Ｆ、 13…ディスクＩ／Ｆ、 14…パネルＩ／Ｆ、 15…エンジンＩ／Ｆ、 16…オプションボード、 20…ＡＳＩＣ、 21…別のＡＳＩＣ、 22…ラッチ(トライステートのラッチあるいはフリップフロップ)、 23…第１のラッチ、 23′…第２のラッチ。
Claims (4)
- ＲＯＭやＩＣカード等の各デバイスとのアクセス制御より、ＲＡＭからのビデオデータを印刷出力するデータ出力制御およびＲＡＭのリフレッシュ制御の方が優先順位を高いとする調停を行う処理回路を有する画像形成装置であって、
前記ＲＡＭや前記各デバイスとで共有され、その間を接続するデータバスと、該データバスにリードアクセス専用の第１の各デバイスと該第１の各デバイス以外の第２の各デバイスとの間へ挿入されるトライステートのラッチまたはトライステートのフリップフロップとを備え、前記第１の各デバイスのアクセス中に優先順位の高いＲＡＭへのアクセス要求があった場合、デバイスアクセス制御信号を出力したまま、前記トライステートのラッチまたはトライステートのフリップフロップへデータを保持して、かつトライステート制御信号によって前記第１の各デバイスをデータバスから分離し、前記ＲＡＭへのアクセス要求を実施することを特徴とする画像形成装置。 - ＲＯＭやＩＣカード等の各デバイスとのアクセス制御より、ＲＡＭからのビデオデータを印刷出力するデータ出力制御およびＲＡＭのリフレッシュ制御の方が優先順位を高いとする調停を行う処理回路を有する画像形成装置であって、
前記ＲＡＭや前記各デバイスとで共有され、その間を接続するデータバスと、該データバスにリードアクセス専用の第１の各デバイスと該第１の各デバイス以外の第２の各デバイスとの間へ挿入される複数個のトライステートのラッチまたはトライステートのフリップフロップとを備え、前記第１の各デバイスのアクセス中に優先順位の高いＲＡＭへのアクセス要求があった場合、デバイスアクセス制御信号を出力したまま、前記複数個のトライステートのラッチまたはトライステートのフリップフロップへデータを保持して、かつトライステート制御信号によって前記第１の各デバイスをデータバスから分離し、前記ＲＡＭへのアクセス要求を実施することを特徴とする画像形成装置。 - 前記画像形成装置は、第１の各デバイスがバーストリードのアクセス中にＲＡＭからのデータ出力制御のアクセス要求があった場合、デバイスアクセス制御信号を出力したまま、トライステートのラッチまたはトライステートのフリップフロップへデータを保持し、トライステート制御信号によって前記第１の各デバイスをデータバスで分離して、前記ＲＡＭから格納されたビデオデータを取り込み印刷出力を行うエンジンへ出力するデータ出力制御の動作を開始し、該データ出力制御の動作終了後に前記第１の各デバイスをデータバスに接続し、前記保持したデータを出力して前記バーストリード処理を再開することを特徴とする請求項１または請求項２記載の画像形成装置。
- 前記画像形成装置は、第１の各デバイスのバーストリードのアクセス中にＲＡＭへのリフレッシュ制御のアクセス要求があった場合、デバイスアクセス制御信号を出力したまま、トライステートのラッチまたはトライステートのフリップフロップへデータを保持し、トライステート制御信号によって前記第１の各デバイスをデータバスで分離し、前記ＲＡＭへのリフレッシュ制御の動作を開始し、該リフレッシュ制御の動作終了後に前記保持したデータを出力して前記バーストリード処理を再開することを特徴とする請求項１または請求項２記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21068697A JP3728641B2 (ja) | 1997-08-05 | 1997-08-05 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21068697A JP3728641B2 (ja) | 1997-08-05 | 1997-08-05 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1153247A JPH1153247A (ja) | 1999-02-26 |
| JP3728641B2 true JP3728641B2 (ja) | 2005-12-21 |
Family
ID=16593434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21068697A Expired - Fee Related JP3728641B2 (ja) | 1997-08-05 | 1997-08-05 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3728641B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0122401D0 (en) * | 2001-09-17 | 2001-11-07 | Ttp Communications Ltd | Interfacing processors with external memory |
| JP4557689B2 (ja) * | 2004-11-25 | 2010-10-06 | Ｏｋｉセミコンダクタ株式会社 | Ｄｒａｍコントローラ |
-
1997
- 1997-08-05 JP JP21068697A patent/JP3728641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1153247A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05274259A (ja) | シリアル入力インタフェース回路 | |
| JPH01277928A (ja) | 印刷装置 | |
| JP2007245673A (ja) | 画像形成装置 | |
| JP3728641B2 (ja) | 画像形成装置 | |
| JP2009075973A (ja) | 電子機器及び当該電子機器の電力制御方法 | |
| JP3707509B2 (ja) | 多機能並行処理型電子装置 | |
| JPH11187190A (ja) | 複合機能処理装置および複合機能処理方法 | |
| JPH11110334A (ja) | データ処理回路およびそれを備えた画像形成装置 | |
| JP2003241983A (ja) | 情報処理装置及び情報処理方法 | |
| JP4468754B2 (ja) | 画像形成装置及びメモリ制御方法 | |
| JPH03119484A (ja) | 画像処理装置 | |
| JP2704135B2 (ja) | 制御装置 | |
| JP4150953B2 (ja) | 情報処理装置 | |
| JP2508979B2 (ja) | バス制御装置 | |
| JP2011013812A (ja) | メモリシステム | |
| JP3210598B2 (ja) | 印刷制御装置および印刷制御方法 | |
| JP2001101127A (ja) | データ読み書き装置及び該データ読み書き装置を備えた画像処理装置 | |
| JP2010170489A (ja) | 処理装置、画像形成装置及び処理方法 | |
| JP2010026739A (ja) | タイミング調整装置、タイミング調整方法、タイミング調整プログラム及び記録媒体 | |
| JP2001167046A (ja) | 画像処理装置 | |
| JPH01291353A (ja) | データ転送制御装置 | |
| JP2006023808A (ja) | データ転送装置及びデータ転送方法 | |
| JPH0374752A (ja) | ダイレクトメモリアクセス再開方式 | |
| JPH09288639A (ja) | 情報処理装置 | |
| JPH11136404A (ja) | 印刷装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |