JP3705013B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP3705013B2 JP3705013B2 JP14370199A JP14370199A JP3705013B2 JP 3705013 B2 JP3705013 B2 JP 3705013B2 JP 14370199 A JP14370199 A JP 14370199A JP 14370199 A JP14370199 A JP 14370199A JP 3705013 B2 JP3705013 B2 JP 3705013B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- semi
- type
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子に関し、特に、高周波特性に優れた半導体受光素子などの半導体素子に関する。
【0002】
【従来の技術】
半導体素子の多くはダイオードあるいはトランジスタの形態をとっており、半導体素子と外部回路との接続に電極を用いている。たとえば、ボンディングワイヤを用いた接続方法があるが、高周波動作する半導体素子では、このボンディングワイヤが発生するインダクタンスなどにより、高周波信号は影響を受けやすい。また、ワイヤボンディングによる方法では、電極ごとにワイヤの接続が必要であり、動作特性のばらつきをまねいていた。
これに対し、フリップチップ実装へと変更することにより、電極の接続部分での動作特性の劣化やばらつきの低減、ワイヤのボンティング工程の省略を図ることができる。従って、高周波動作する半導体素子を容易に実装しようとする場合、フリップチップ型の実装方法は特に有効な方法である。
【0003】
このようなフリップチップ実装に対応する半導体素子の特徴としては、p型電極とn型電極とが同一平面上に構成されているということがあげられる。
【0004】
しかし、導電性基板上に作製した半導体素子をフリップチップ実装に用いた場合、寄生容量が発生することによる周波数特性の劣化が問題となってくる。寄生容量は例えば、図8のように半導体素子を実装した場合、チップキャリア802を介して半導体素子801と実装回路のグラウンドプレーン803との間に発生するものである。
このとき発生した容量は、図9の等価回路に示すように、外部半導体素子への出力端子901とグラウンドプレーン905との間の半導体素子904に対して寄生容量と等価な容量903が並列に配置され、半導体素子904の高周波動作の劣化を招く。
【0005】
高周波動作でフリップチップ実装に対応した半導体素子の従来技術として、図7に示すような半導体受光素子がある。この半導体受光素子は、半絶縁性基板701上に半導体素子を形成し、半導体素子の動作部分以外の結晶成長層をエッチングにて除去することにより、動作素子サイズを小さくすることによって回避した構造を有する。
【0006】
この半導体受光素子は、半絶縁性InP基板701表面より順に高濃度p型層702、光吸収層703、低濃度n型層704、n型キャップ層705、n型コンタクト層706で構成されている。p電極707は段差配線により表面へ引き出されており、フリップチップ実装に対応している。この半導体受光素子のpn接合面積を5[μm]×30[μm]程度で形成し、空乏層厚(光吸収層及び低濃度n型層の層厚の和)が0.5[μm]程度であるとき、素子容量は0.03[pF]程度の大きさとなっている。この場合、わずかな寄生容量の発生によっても素子特性に影響を及ぼしてしまう。これを回避するために、半絶縁性基板701上に結晶成長した後、素子動作部分以外の結晶成長層は除去された構造となっている。これによりフリップチップ実装対応で、実装時に発生する寄生容量の小さい半導体素子が得られる。
【0007】
【発明が解決しようとする課題】
しかしながら、従来技術に示したような半導体受光素子では、半絶縁性半導体基板701と高濃度p型層702が隣接しているため、半絶縁性半導体基板701中の半絶縁性不純物が高濃度p型層702へ拡散する。特にp型ドーパントとして亜鉛(Zn)を、半絶縁性ドーパントとして鉄を用いた場合に相互拡散が大きく、p型層702への半絶縁性ドーパントの拡散の度合いは顕著となる。このような場合にp型層702のp型伝導効果が損なわれ、抵抗が大きくなり、周波数特性を損なうという問題がある。
【0008】
本発明は上記問題点にかんがみてなされたものであり、半絶縁性半導体基板上の高濃度p型層への半絶縁性不純物の拡散を抑圧し、p型層のp型伝導効果の劣化を防ぎ、p型層を利用した半導体素子の性能向上が可能な半導体素子の提供を目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1記載の半導体素子は、半絶縁性InP基板上にp型III−V族半導体層を有する半導体素子において、前記半絶縁性InP基板と前記p型III−V族半導体層との間に、前記p型III−V族半導体層よりも不純物濃度の低いp型バッファ層を介在させた構成としてある。
(ただし、前記半絶縁性基板は、ドーパントとしてFeを用い、前記p型バッファ層は、ドーパントとして1×10 16 (/cm 3 )以下の濃度のBeを用い、その層厚をd[μm]、p型不純物濃度をN(/cm3)とするとき、log10(N)≦16−ln(d)/ln(0.5)の関係を満たす。)
【0012】
請求項2記載の半導体素子は、フリップチップ実装に対応する構成としてある。
【0017】
このような構成の発明によれば、半絶縁性半導体基板上に結晶成長層を形成し、この結晶成長層に半絶縁性半導体基板表面の不純物を拡散させ、その後結晶成長層を除去することにより、半絶縁性半導体基板表面に不純物が少なくなった低濃度半絶縁性ドーピング層を容易に形成できる。これにより、半絶縁性半導体基板上に高濃度p型層を設け、これらの間に介在する低濃度半絶縁性ドーピング層により、半絶縁性半導体基板から高濃度p型層への半絶縁性不純物の拡散を抑圧できるため、優れた高周波特性を与えることができる。
【0018】
【発明の実施の形態】
以下、本発明の半導体素子の実施形態について図面を参照しつつ説明する。
【0019】
<第1実施形態>
本発明の第1実施形態の半導体素子の断面構造を図1に示す。
この半導体素子は高周波特性に優れた半導体受光素子である。半絶縁性半導体基板101上に、低濃度p型層102、さらにその上に高濃度p型層103、光吸収層104、低濃度n型層105、n型キャップ層106、n型コンタクト層107の順に積層されている。
低濃度p型層102は、半絶縁性半導体基板101と高濃度p型層103の間に介在するバッファ層であり、半絶縁性半導体基板101からの半絶縁性不純物の高濃度p型層103への拡散を抑圧する機能を有する。
【0020】
この半導体素子には、受光部メサ121,p電極用メサ122、n電極用メサ123が設けられている。p電極用メサ122の上面にはp電極108が露出している高濃度p型層103と接続されて設けられている。p電極108とp電極用メサ122の側面との間にはSiNx膜110が介在している。受光部メサ121にはn電極109がn型コンタクト層107と接して設けられており、n電極109は受光部メサ121のその他の層とはSiNx110層で分離され、n電極用メサ123の上面に引き出されている。このように、n電極109とp電極108とは表面側に設けられ、フリップチップ実装に対応した構造となっている。
【0021】
第1実施形態の半導体素子の製造方法を説明する。
製造するための装置としては、MOVPE法(有機金属気相成長法)やMBE法(分子線エピタキシー法)が考えられる。MBE法では成長温度が低くとれるため、ドーパントの拡散の影響を防ぐのに適している。
【0022】
第一の実施の形態では、半絶縁性半導体基板101上にまず低濃度p型層102を成長させる。基板101が三五族化合物半導体の場合には、p型ドーパントとして、亜鉛、ベリリウム、マグネシウム、カーボンなどが考えられる。
次に高濃度p型層103を作製し、続けて光吸収層104、低濃度n型層105、n型キャップ層106、n型コンタクト層107を形成する。半導体素子の動作部分以外の領域の結晶成長層をエッチングにて除去する。受光領域と段差配線で引き出すp電極用メサ120を残して、高濃度p型層103までのエッチングによりメサを形成し、高濃度p型層103を露出させる。n型コンタクト層107をエッチングにて受光部メサ121を形成して構成する。
最後にn電極109およびp電極108を形成する。p電極108は段差配線により、表面側へと引き出す。これにより、n電極109とp電極108は同一面内に構成され、フリップチップ実装に対応した構成となる。
【0023】
第1実施形態では、低濃度p型層102を基板101と高濃度p型層103の間に形成することで基板中の半絶縁性ドーパントの拡散量を小さくすることができる。半絶縁性ドーパントとしては、基板が三五族化合物半導体の場合には、鉄、ルテニウム、コバルト、チタンなどが考えられる。
【0024】
図2に、半絶縁性半導体基板上にp型層の濃度を変化(a:1×1018、b:1×1017、c:1×1016、d:1×1015/cm3 )させて積層した場合の半絶縁性ドーパント濃度の分布図を示す。
p型層の層厚は2[μm]である。縦軸は半絶縁性ドーパントの濃度を示しており、対数表示である。p型層の濃度を低くしてゆくと、半絶縁性基板からの半絶縁性ドーパント拡散の度合いが小さくなっていくことが分かる。
この結果を参考にすれば、上部の高濃度p型層への影響を防ぐための低濃度p型バッファ層の条件は、P濃度1×1016/cm3 (図中、c)以下で層厚1[μm]以上、あるいはP濃度1×1015/cm3 (図中、d))以下で層厚0.5[μm]以上が有効であると結論できる。
【0025】
この条件を式で表現すれば、濃度N(/cm3 )、低濃度p型層の層厚をd[μm]としてlog10(N)≦16−ln(d)/ln(0.5)をみたすような濃度Nと層厚dの組み合わせになる。低濃度p型層の材料基板に格子整合する材料の内、ワイドギャップな材料がよい。
【0026】
このようにして作製したフォトダイオードは、半絶縁性ドーパントの拡散によるP濃度層のp型伝導効果の劣化がなく、直列抵抗成分が小さくなり、周波数特性が向上する。また、半導体素子を形成するメサの上部の電極をn型とできるようになるので、素子の面積が減った場合でもp型電極がメサ上部に来る場合と比較してコンタクト抵抗の増大を抑圧でき、良好な動作特性を得ることができる。
【0027】
次に、第1実施形態の実施例を説明する。
成長装置として5族原料にAsH3(アルシン)、PH3 (ホスフィン)を用いるGS−MBE法(ガスソース分子線エピタキシー法)を用いた。成長温度は500℃±20℃を用いる。半導体基板101としては、鉄ドープInP基板を用いる。まず、InP基板101上に低濃度p型層102として、InP(層厚2[μm])を形成する。P濃度はBeをドーパントとして用いて、5×1015/cm3 に設定する。
【0028】
次に高濃度p型層103(InAlAs、Be濃度:1×1018/cm3 、層厚:2[μm])、光吸収層104(InGaAs、アンドープ、層厚:0.3[μm])、低濃度n型層105(InAlAs、アンドープ、0.5[μm])、n型キャップ層106(InAlAs、濃度:2×1018/cm3 層厚:1[μm])、n型コンタクト層107(InGaAs、濃度:1×1019/cm3 、層厚:0.5[μm])を形成する。素子の動作部分以外の結晶成長層をエッチングにて除去する。エッチング液としてはブロム・メタノールを用いる。
【0029】
次に受光部メサ121とp電極用メサ122、n電極用メサ123をエッチングにて形成する。エッチング深さは高濃度p型層103までとする。受光部メサ121の大きさは、幅5[μm]、長さ30[μm]とする。
次にプラズマCVDで窒化膜110を形成する。窒化膜110には、n型コンタクト層107及び高濃度p型層103から電極用にフッ酸で窓開けを行う。
最後にn電極109およびp電極108を形成する。フリップチップ実装に対応するため、両電極は段差配線を行い、表面へ引き出す。
【0030】
このようにして作製したフォトダイオードは、素子の外形が通常と同じ大きさで、素子の動作部分以外の結晶成長層がエッチングにて除去されているために、実装基板との間に発生する寄生容量が小さくなっている。また、基板上の高濃度p型層103への鉄拡散が抑えられ、p型伝導効果の劣化がなく、直列抵抗成分が小さくなり、フリップチップ実装時の周波数特性の向上が見られた。
【0031】
<第2実施形態>
本発明の第2実施形態の半導体素子の断面構造を図3に示す。
この半導体素子は高周波特性に優れた半導体受光素子である。半絶縁性半導体基板201上に、低濃度半絶縁性ドーピング層202、高濃度p型層203、光吸収層204、低濃度n型層205、n型キャップ層206、n型コンタクト層207の順に積層されている。低濃度半絶縁性ドーピング層202が、半絶縁性半導体基板201と高濃度p型層203の間に介在するバッファ層であり、半絶縁性半導体基板201からの半絶縁性不純物の高濃度p型層203への拡散を抑圧する機能を有する。
【0032】
この半導体素子には、受光部メサ221、p電極用メサ222、n電極用メサ223が設けられている。p電極用メサ222の上面にはp電極108が露出している高濃度p型層203と接続されて設けられている。p電極208とp電極用メサ222の側面との間にはSiNx膜210が介在している。受光部メサ221にはn電極209がn型コンタクト層207と接して設けられており、n電極209は受光部メサ221のその他の層とはSiNx210層で分離され、n電極用メサ223の上面に引き出されている。
このように、n電極209とp電極208とは表面側に設けられ、フリップチップ実装に対応した構造となっている。
【0033】
この構造では、低濃度半絶縁性ドーピング層202を高濃度p型層203と半絶縁性半導体基板201との間に挿入することにより、高濃度p型層203に対する半絶縁性ドーパントの拡散を抑圧することができる。
【0034】
図4は、p型基板上に半絶縁性ドーピング層を結晶成長した場合の結晶成長層から基板への半絶縁性ドーパントの拡散の様子を示す。縦軸は半絶縁性ドーパントの濃度を示しており、対数表示である。半絶縁性ドーピングの濃度を下げるに従って(半絶縁性ドーパント濃度、a:1×1017、b:5×1016、c:1×1016、d:5×1015/cm3 )、基板への半絶縁性ドーパントの拡散が抑えられている様子が分かる。半絶縁性ドーピング層の層厚は2[μm]である。
【0035】
この結果を参考にすれば、高濃度p型層が低濃度半絶縁性ドーピング層からの影響を避けるためには、半絶縁性ドーピング濃度1×1016/cm3 (図中、c)で高濃度p型層の層厚1[μm]以上、半絶縁性ドーピング濃度1×1015/cm3 (図中、d)で高濃度p型層の層厚は0.5[μm]以上とするのが特に有効であると結論できる。
【0036】
これにより、半導体素子中の高濃度p型層への半絶縁性ドーパントの相互拡散あるいは、半絶縁性ドーパントの熱拡散の程度を下げることができ、高濃度p型層のp型伝導の効果を確保することができる。
【0037】
第2実施形態の半導体素子の製造方法を説明する。
低濃度半絶縁性ドーピング層202の形成方法としては、MOVPE法やMBE法が考えられる。半絶縁性ドーパントとしては、基板が三五族化合物半導体の場合には、鉄、ルテニウム、コバルト、チタンなどが考えられる。低濃度半絶縁性ドーピング層202の材料は基板に格子整合する半導体材料を用いる。高濃度p型層203より後に続く工程は第一の実施の形態と同じである。
【0038】
第2実施形態の実施例を説明する。
半導体基板201としては、鉄ドープInP基板を用いる。まず、InP基板上に低濃度半絶縁性ドーピング層202として、鉄ドープInPを形成する。成長装置はMOVPE法を用いた。鉄ドープInPは、鉄濃度1×1016/cm3 で、層厚1[μm]で形成する。次に高濃度p型層203(InAlAs、Be濃度:1×1018/cm3 、層厚、2[μm])、光吸収層204(InGaAs、アンドープ、層厚:0.3[μm])、低濃度n型層205(InAlAs、アンドープ、0.5[μm])、n型キャップ層206(InAlAs、濃度2×1018/cm3 層厚、1[μm])、n型コンタクト層207(InGaAs、濃度1×1019/cm3 、層厚0.5[μm])を形成する。素子の動作部分以外の結晶成長層をエッチングにて除去する。エッチング液としてはブロム・メタノールを用いる。
【0039】
次に受光部メサ221とp電極用メサ222、n電極用メサ223をエッチングにて形成する。エッチング深さは高濃度p型層203までとする。受光部メサ221の大きさは、幅5[μm]、長さ30[μm]とする。
次にプラズマCVDで窒化膜210を形成する。窒化膜には、n型コンタクト層206及び高濃度p型層から電極用にフッ酸で窓開けを行う。最後にn電極209およびp電極208を形成する。フリップチップ実装に対応するため、両電極は段差配線を行い、表面へ引き出す。
【0040】
このようにして作製したフォトダイオードは、素子の外形が通常と同じ大きさで、素子の動作部分以外の結晶成長層がエッチングにて除去されているために、実装基板との間に発生する寄生容量が小さくなっている。また、基板上のP濃度層への鉄拡散が抑えられ、p型伝導効果の劣化がなく、直列抵抗成分が小さくなり、フリップチップ実装時の周波数特性の向上が見られた。
【0041】
<第3実施形態>
本発明の第3実施形態の半導体素子の断面構造を図5に示す。この半導体素子は高周波特性に優れた半導体受光素子である。半絶縁性半導体基板301上に、低濃度半絶縁性ドーピング層302、低濃度p型層303、高濃度p型層304、光吸収層305、低濃度n型層306、n型キャップ層307、n型コンタクト層308の順に積層されている。低濃度半絶縁性ドーピング層302と低濃度p型層303が高濃度p型層304と半絶縁性半導体基板301との間に介在したバッファ層であり、半絶縁性半導体基板301からの半絶縁性不純物の高濃度p型層304への拡散を抑圧する機能を有する。
【0042】
この半導体素子には、受光部メサ321、p電極用メサ322、n電極用メサ323が設けられている。p電極用メサ322の上面にはp電極309が露出している高濃度p型層304と接続されて設けられている。p電極309とp電極用メサ322の側面との間にはSiNx膜311が介在している。受光部メサ321にはn電極310がn型コンタクト層308と接して設けられており、n電極310は受光部メサ321のその他の層とはSiNx311層で分離され、n電極用メサ323の上面に引き出されている。このように、n電極310とp電極309とは表面側に設けられ、フリップチップ実装に対応した構造となっている。
【0043】
第3実施形態の半導体素子の製造方法について説明する。
この製造方法は、基板301表面の半絶縁性ドーピング濃度の低減工程が特徴である。工程図を図6に示す。まず基板301上に結晶成長層A340を形成する(図6(a))。結晶成長層A340としては基板301に格子整合する材料を用いる。拡散を促進させるため、バンドギャップの小さな材料が望ましい。ドーパントとしてZn(亜鉛)を導入しても良い。これにより半絶縁性ドーパント350の結晶成長層A340中への拡散を促進することができる。
次に拡散炉、アロイ炉、結晶成長装置等を用いて水素雰囲気や窒素雰囲気中で加熱し、半絶縁性ドーパント350を結晶成長層A340へ拡散させる(図6(b))。相互拡散が大きいような材料や、半絶縁性ドーパントが拡散しやすいような材料を結晶成長した場合には、拡散工程は不要である。次にエッチング処理にて結晶成長層A340を除去する(図6c))。
【0044】
このようにして処理を施した半絶縁性基板301の表面では半絶縁性ドーパント350の濃度が低下し、低濃度半絶縁性ドーピング層302が形成される。このような処理を施した後、第1、第2の実施の形態と同様に半導体素子を上部に形成することにより、フリップチップ実装時に発生する寄生容量が小さく、p型直列抵抗の小さな半導体素子を得ることができる。
【0045】
第3の実施の形態の実施例3を示す。
半導体基板301としては、鉄ドープInP基板を用いる。結晶成長層A340としては、p型InGaAsを用いる。まず、InP基板301上にp型InGaAs340を結晶成長させる。結晶成長装置はMOVPE装置を用い、成長温度は610℃程度とする。InGaAs層の層厚は2[μm]、p型濃度は2×1018/cm3 、ドーパントは亜鉛(Zn)を用いる。次に硝酸、フッ酸を用いてInGaAs層のエッチングを行い、結晶成長層を除去する。
【0046】
このようにして処理を施した半絶縁性InP基板301の表面では、低濃度半絶縁性ドーピング層302が形成される。今度はMBE装置を用いて低濃度p型層303を形成する。層厚は2[μm]、濃度は5×1015/cm3 とする。次に高濃度p型層304(InAlAs、Be濃度1×1018/cm3 、層厚:2[μm])、光吸収層305(InGaAs、アンドープ、層厚:0.3[μm])、低濃度n型層306(InAlAs、アンドープ、0.5μm])、n型キャップ層307(InAlAs、濃度2×1018/cm3 層厚、1[μm])、n型コンタクト層308(InGaAs、濃度1×1019/cm3 、層厚0.5[μm])を形成する。素子の動作部分以外の結晶成長層をエッチングにて除去する。エッチング液としてはブロム・メタノールを用いる。
【0047】
次に受光部メサ321とp電極メサ322、n電極用メサ323をエッチングにて形成する。エッチング深さは高濃度p型層304までとする。受光部メサ321の大きさは、幅5[μm]、長さ30[μm]とする。
次にプラズマCVDで窒化膜311を形成する。窒化膜311には、n型コンタクト層308及び高濃度p型層304部分と接するようにフッ酸で窓開けを行う。
最後にn電極310およびp電極309を形成する。フリップチップ実装に対応するため、両電極は段差配線を行い、表面へ引き出す。
【0048】
このようにして作製したフォトダイオードは、素子の外形が通常と同じ大きさで、素子の動作部分以外の結晶成長層がエッチングにて除去されているために、実装基板との間に発生する寄生容量が小さくなっている。また、基板上のP濃度層への鉄拡散が抑えられ、p型伝導効果の劣化がなく、直列抵抗成分が小さくなり、フリップチップ実装時の周波数特性の向上が見られた。
【0049】
以上第一から第三までの実施の形態において、p型層より上部の半導体素子部分が受光素子の場合を示したが、半導体光変調器、半導体レーザ、半導体光アンプなどの半導体素子を形成した場合でも動作時の周波数特性の向上を図ることができる。
【0050】
【発明の効果】
本発明の半導体素子によれば、半絶縁性半導体基板と高濃度p型層との間にバッファ層を設けたことにより、半絶縁性半導体基板中の半絶縁性不純物が高濃度p型層へ拡散することを抑圧し、p型層の抵抗の増大を防ぐことができる。これによって、周波数特性が良好である。
【図面の簡単な説明】
【図1】本発明の半導体素子の第1実施形態の断面構造を示す構成図である。
【図2】第1実施形態において半絶縁性半導体基板上での基板から結晶成長層への半絶縁性ドーパントの拡散の度合いを示すグラフである。
【図3】本発明の半導体素子の第2実施形態の断面構造を示す構成図である。
【図4】第2実施形態においてp型半導体基板上での半絶縁性ドーピング層から基板への半絶縁性ドーパントの拡散の度合いを示すグラフである。
【図5】本発明の半導体素子の第3実施形態の断面構造を示す構成図である。
【図6】(a)〜(c)は、第3実施形態の半絶縁性不純物ドーピング層の形成工程を示すフローチャートである。
【図7】従来の半導体素子の断面構造を示す構成図である。
【図8】フリップチップ実装を示す斜視図である。
【図9】寄生容量の発生を説明する等価回路図である。
【符号の説明】
101,201,301 半絶縁性半導体基板
102,303 低濃度p型層
103,203,304 高濃度p型層
104,204,305 光吸収層
105,205,306 低濃度n型層
107,207,308 n型コンタクト層
108,208,309 P電極
109,209,310 n電極
110,210,311 SiNx膜
202,302 半絶縁性ドーピング層
Claims (2)
- 半絶縁性InP基板上にp型III−V族半導体層を有する半導体素子において、
前記半絶縁性InP基板と前記p型III−V族半導体層との間に、前記p型III−V族半導体層よりも不純物濃度の低いp型バッファ層を介在させたことを特徴とする半導体素子。
(ただし、前記半絶縁性基板は、ドーパントとしてFeを用い、前記p型バッファ層は、ドーパントとして1×10 16 (/cm 3 )以下の濃度のBeを用い、その層厚をd[μm]、p型不純物濃度をN(/cm3)とするとき、log10(N)≦16−ln(d)/ln(0.5)の関係を満たす。) - 請求項1に記載の半導体素子において、フリップチップ実装に対応することを特徴とする半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14370199A JP3705013B2 (ja) | 1999-05-24 | 1999-05-24 | 半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14370199A JP3705013B2 (ja) | 1999-05-24 | 1999-05-24 | 半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000332287A JP2000332287A (ja) | 2000-11-30 |
JP3705013B2 true JP3705013B2 (ja) | 2005-10-12 |
Family
ID=15344969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14370199A Expired - Fee Related JP3705013B2 (ja) | 1999-05-24 | 1999-05-24 | 半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3705013B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4072937B2 (ja) * | 2001-05-11 | 2008-04-09 | 日本電信電話株式会社 | 半導体光素子 |
JP3654435B2 (ja) * | 2001-08-21 | 2005-06-02 | 日本電信電話株式会社 | 半導体光素子及びその製造方法 |
JP4109159B2 (ja) * | 2003-06-13 | 2008-07-02 | 浜松ホトニクス株式会社 | 半導体受光素子 |
JP4279650B2 (ja) * | 2003-10-24 | 2009-06-17 | 浜松ホトニクス株式会社 | 半導体受光素子 |
JP2005129776A (ja) * | 2003-10-24 | 2005-05-19 | Hamamatsu Photonics Kk | 半導体受光素子 |
JP5034952B2 (ja) | 2005-12-26 | 2012-09-26 | 日本電気株式会社 | 半導体光素子 |
JP5294558B2 (ja) * | 2006-12-19 | 2013-09-18 | 三菱電機株式会社 | 埋込導波路型受光素子とその製造方法 |
JP5029079B2 (ja) * | 2007-03-15 | 2012-09-19 | 富士ゼロックス株式会社 | 半導体素子および光学装置 |
JP5300375B2 (ja) * | 2008-08-26 | 2013-09-25 | 日本オクラロ株式会社 | 裏面入射型受光素子およびその製造方法 |
JP5451332B2 (ja) | 2008-12-02 | 2014-03-26 | 日本オクラロ株式会社 | 光半導体装置 |
EP2660874B1 (en) * | 2011-05-20 | 2016-09-14 | Panasonic Intellectual Property Management Co., Ltd. | Multi-junction compound solar cell, multi-junction compound solar battery, and method for manufacturing same |
JP6488854B2 (ja) * | 2015-04-22 | 2019-03-27 | 住友電気工業株式会社 | 半導体積層体および受光素子 |
JP6488855B2 (ja) * | 2015-04-22 | 2019-03-27 | 住友電気工業株式会社 | 半導体積層体、受光素子および半導体積層体の製造方法 |
WO2016171009A1 (ja) | 2015-04-22 | 2016-10-27 | 住友電気工業株式会社 | 半導体積層体、受光素子および半導体積層体の製造方法 |
JP6507912B2 (ja) * | 2015-07-30 | 2019-05-08 | 三菱電機株式会社 | 半導体受光素子 |
-
1999
- 1999-05-24 JP JP14370199A patent/JP3705013B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000332287A (ja) | 2000-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3705013B2 (ja) | 半導体素子 | |
JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
US7855400B2 (en) | Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element | |
US10374071B2 (en) | Heterojunction bipolar transistor | |
JPH09213988A (ja) | pin型受光素子、光電変換回路及び光電変換モジュール | |
US6462362B1 (en) | Heterojunction bipolar transistor having prevention layer between base and emitter | |
EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
JP4765211B2 (ja) | pin型受光素子 | |
EP1291923B1 (en) | Heterojunction bipolar transistor and production process therefore | |
US6775309B2 (en) | Semiconductor laser structure and method of manufacturing same | |
US20050056862A1 (en) | Photo-diode and method for fabricating the same | |
JP4010337B2 (ja) | pin型受光素子およびpin型受光素子の製造方法 | |
US6828603B2 (en) | Hetero-bipolar transistor with a sub-collector layer having a first portion and plural second portions | |
JP2002261271A (ja) | 半導体装置及びその製造方法 | |
JP2005005600A (ja) | 半導体受光素子 | |
US20030160266A1 (en) | Hetero-bipolar transistor | |
JPH10242161A (ja) | ヘテロ接合型バイポーラトランジスタ | |
JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
US6081000A (en) | AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof | |
JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2001111095A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005294804A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |