JP3705013B2 - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP3705013B2 JP3705013B2 JP14370199A JP14370199A JP3705013B2 JP 3705013 B2 JP3705013 B2 JP 3705013B2 JP 14370199 A JP14370199 A JP 14370199A JP 14370199 A JP14370199 A JP 14370199A JP 3705013 B2 JP3705013 B2 JP 3705013B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- semi
- type
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子に関し、特に、高周波特性に優れた半導体受光素子などの半導体素子に関する。
【０００２】
【従来の技術】
半導体素子の多くはダイオードあるいはトランジスタの形態をとっており、半導体素子と外部回路との接続に電極を用いている。たとえば、ボンディングワイヤを用いた接続方法があるが、高周波動作する半導体素子では、このボンディングワイヤが発生するインダクタンスなどにより、高周波信号は影響を受けやすい。また、ワイヤボンディングによる方法では、電極ごとにワイヤの接続が必要であり、動作特性のばらつきをまねいていた。
これに対し、フリップチップ実装へと変更することにより、電極の接続部分での動作特性の劣化やばらつきの低減、ワイヤのボンティング工程の省略を図ることができる。従って、高周波動作する半導体素子を容易に実装しようとする場合、フリップチップ型の実装方法は特に有効な方法である。
【０００３】
このようなフリップチップ実装に対応する半導体素子の特徴としては、ｐ型電極とｎ型電極とが同一平面上に構成されているということがあげられる。
【０００４】
しかし、導電性基板上に作製した半導体素子をフリップチップ実装に用いた場合、寄生容量が発生することによる周波数特性の劣化が問題となってくる。寄生容量は例えば、図８のように半導体素子を実装した場合、チップキャリア８０２を介して半導体素子８０１と実装回路のグラウンドプレーン８０３との間に発生するものである。
このとき発生した容量は、図９の等価回路に示すように、外部半導体素子への出力端子９０１とグラウンドプレーン９０５との間の半導体素子９０４に対して寄生容量と等価な容量９０３が並列に配置され、半導体素子９０４の高周波動作の劣化を招く。
【０００５】
高周波動作でフリップチップ実装に対応した半導体素子の従来技術として、図７に示すような半導体受光素子がある。この半導体受光素子は、半絶縁性基板７０１上に半導体素子を形成し、半導体素子の動作部分以外の結晶成長層をエッチングにて除去することにより、動作素子サイズを小さくすることによって回避した構造を有する。
【０００６】
この半導体受光素子は、半絶縁性ＩｎＰ基板７０１表面より順に高濃度ｐ型層７０２、光吸収層７０３、低濃度ｎ型層７０４、ｎ型キャップ層７０５、ｎ型コンタクト層７０６で構成されている。ｐ電極７０７は段差配線により表面へ引き出されており、フリップチップ実装に対応している。この半導体受光素子のｐｎ接合面積を５［μｍ］×３０［μｍ］程度で形成し、空乏層厚（光吸収層及び低濃度ｎ型層の層厚の和）が０．５［μｍ］程度であるとき、素子容量は０．０３［ｐＦ］程度の大きさとなっている。この場合、わずかな寄生容量の発生によっても素子特性に影響を及ぼしてしまう。これを回避するために、半絶縁性基板７０１上に結晶成長した後、素子動作部分以外の結晶成長層は除去された構造となっている。これによりフリップチップ実装対応で、実装時に発生する寄生容量の小さい半導体素子が得られる。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来技術に示したような半導体受光素子では、半絶縁性半導体基板７０１と高濃度ｐ型層７０２が隣接しているため、半絶縁性半導体基板７０１中の半絶縁性不純物が高濃度ｐ型層７０２へ拡散する。特にｐ型ドーパントとして亜鉛（Ｚｎ）を、半絶縁性ドーパントとして鉄を用いた場合に相互拡散が大きく、ｐ型層７０２への半絶縁性ドーパントの拡散の度合いは顕著となる。このような場合にｐ型層７０２のｐ型伝導効果が損なわれ、抵抗が大きくなり、周波数特性を損なうという問題がある。
【０００８】
本発明は上記問題点にかんがみてなされたものであり、半絶縁性半導体基板上の高濃度ｐ型層への半絶縁性不純物の拡散を抑圧し、ｐ型層のｐ型伝導効果の劣化を防ぎ、ｐ型層を利用した半導体素子の性能向上が可能な半導体素子の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の半導体素子は、半絶縁性ＩｎＰ基板上にｐ型III−Ｖ族半導体層を有する半導体素子において、前記半絶縁性ＩｎＰ基板と前記ｐ型III−Ｖ族半導体層との間に、前記ｐ型III−Ｖ族半導体層よりも不純物濃度の低いｐ型バッファ層を介在させた構成としてある。
（ただし、前記半絶縁性基板は、ドーパントとしてＦｅを用い、前記ｐ型バッファ層は、ドーパントとして１×１０ １６ （／ｃｍ ３ ）以下の濃度のＢｅを用い、その層厚をｄ[μｍ]、ｐ型不純物濃度をＮ（／ｃｍ３）とするとき、ｌｏｇ10(Ｎ)≦１６−ｌｎ（ｄ）／ｌｎ（０．５）の関係を満たす。）
【００１２】
請求項２記載の半導体素子は、フリップチップ実装に対応する構成としてある。
【００１７】
このような構成の発明によれば、半絶縁性半導体基板上に結晶成長層を形成し、この結晶成長層に半絶縁性半導体基板表面の不純物を拡散させ、その後結晶成長層を除去することにより、半絶縁性半導体基板表面に不純物が少なくなった低濃度半絶縁性ドーピング層を容易に形成できる。これにより、半絶縁性半導体基板上に高濃度ｐ型層を設け、これらの間に介在する低濃度半絶縁性ドーピング層により、半絶縁性半導体基板から高濃度ｐ型層への半絶縁性不純物の拡散を抑圧できるため、優れた高周波特性を与えることができる。
【００１８】
【発明の実施の形態】
以下、本発明の半導体素子の実施形態について図面を参照しつつ説明する。
【００１９】
＜第１実施形態＞
本発明の第１実施形態の半導体素子の断面構造を図１に示す。
この半導体素子は高周波特性に優れた半導体受光素子である。半絶縁性半導体基板１０１上に、低濃度ｐ型層１０２、さらにその上に高濃度ｐ型層１０３、光吸収層１０４、低濃度ｎ型層１０５、ｎ型キャップ層１０６、ｎ型コンタクト層１０７の順に積層されている。
低濃度ｐ型層１０２は、半絶縁性半導体基板１０１と高濃度ｐ型層１０３の間に介在するバッファ層であり、半絶縁性半導体基板１０１からの半絶縁性不純物の高濃度ｐ型層１０３への拡散を抑圧する機能を有する。
【００２０】
この半導体素子には、受光部メサ１２１，ｐ電極用メサ１２２、ｎ電極用メサ１２３が設けられている。ｐ電極用メサ１２２の上面にはｐ電極１０８が露出している高濃度ｐ型層１０３と接続されて設けられている。ｐ電極１０８とｐ電極用メサ１２２の側面との間にはＳｉＮｘ膜１１０が介在している。受光部メサ１２１にはｎ電極１０９がｎ型コンタクト層１０７と接して設けられており、ｎ電極１０９は受光部メサ１２１のその他の層とはＳｉＮｘ１１０層で分離され、ｎ電極用メサ１２３の上面に引き出されている。このように、ｎ電極１０９とｐ電極１０８とは表面側に設けられ、フリップチップ実装に対応した構造となっている。
【００２１】
第１実施形態の半導体素子の製造方法を説明する。
製造するための装置としては、ＭＯＶＰＥ法（有機金属気相成長法）やＭＢＥ法（分子線エピタキシー法）が考えられる。ＭＢＥ法では成長温度が低くとれるため、ドーパントの拡散の影響を防ぐのに適している。
【００２２】
第一の実施の形態では、半絶縁性半導体基板１０１上にまず低濃度ｐ型層１０２を成長させる。基板１０１が三五族化合物半導体の場合には、ｐ型ドーパントとして、亜鉛、ベリリウム、マグネシウム、カーボンなどが考えられる。
次に高濃度ｐ型層１０３を作製し、続けて光吸収層１０４、低濃度ｎ型層１０５、ｎ型キャップ層１０６、ｎ型コンタクト層１０７を形成する。半導体素子の動作部分以外の領域の結晶成長層をエッチングにて除去する。受光領域と段差配線で引き出すｐ電極用メサ１２０を残して、高濃度ｐ型層１０３までのエッチングによりメサを形成し、高濃度ｐ型層１０３を露出させる。ｎ型コンタクト層１０７をエッチングにて受光部メサ１２１を形成して構成する。
最後にｎ電極１０９およびｐ電極１０８を形成する。ｐ電極１０８は段差配線により、表面側へと引き出す。これにより、ｎ電極１０９とｐ電極１０８は同一面内に構成され、フリップチップ実装に対応した構成となる。
【００２３】
第１実施形態では、低濃度ｐ型層１０２を基板１０１と高濃度ｐ型層１０３の間に形成することで基板中の半絶縁性ドーパントの拡散量を小さくすることができる。半絶縁性ドーパントとしては、基板が三五族化合物半導体の場合には、鉄、ルテニウム、コバルト、チタンなどが考えられる。
【００２４】
図２に、半絶縁性半導体基板上にｐ型層の濃度を変化（ａ：１×１０18、ｂ：１×１０17、ｃ：１×１０16、ｄ：１×１０15／ｃｍ3 ）させて積層した場合の半絶縁性ドーパント濃度の分布図を示す。
ｐ型層の層厚は２［μｍ］である。縦軸は半絶縁性ドーパントの濃度を示しており、対数表示である。ｐ型層の濃度を低くしてゆくと、半絶縁性基板からの半絶縁性ドーパント拡散の度合いが小さくなっていくことが分かる。
この結果を参考にすれば、上部の高濃度ｐ型層への影響を防ぐための低濃度ｐ型バッファ層の条件は、Ｐ濃度１×１０16／ｃｍ3 （図中、ｃ）以下で層厚１［μｍ］以上、あるいはＰ濃度１×１０15／ｃｍ3 （図中、ｄ））以下で層厚０．５［μｍ］以上が有効であると結論できる。
【００２５】
この条件を式で表現すれば、濃度Ｎ（／ｃｍ3 ）、低濃度ｐ型層の層厚をｄ［μｍ］としてｌｏｇ10（Ｎ）≦１６−ｌｎ（ｄ）／ｌｎ（０．５）をみたすような濃度Ｎと層厚ｄの組み合わせになる。低濃度ｐ型層の材料基板に格子整合する材料の内、ワイドギャップな材料がよい。
【００２６】
このようにして作製したフォトダイオードは、半絶縁性ドーパントの拡散によるＰ濃度層のｐ型伝導効果の劣化がなく、直列抵抗成分が小さくなり、周波数特性が向上する。また、半導体素子を形成するメサの上部の電極をｎ型とできるようになるので、素子の面積が減った場合でもｐ型電極がメサ上部に来る場合と比較してコンタクト抵抗の増大を抑圧でき、良好な動作特性を得ることができる。
【００２７】
次に、第１実施形態の実施例を説明する。
成長装置として５族原料にＡｓＨ３（アルシン）、ＰＨ3 （ホスフィン）を用いるＧＳ−ＭＢＥ法（ガスソース分子線エピタキシー法）を用いた。成長温度は５００℃±２０℃を用いる。半導体基板１０１としては、鉄ドープＩｎＰ基板を用いる。まず、ＩｎＰ基板１０１上に低濃度ｐ型層１０２として、ＩｎＰ（層厚２［μｍ］）を形成する。Ｐ濃度はＢｅをドーパントとして用いて、５×１０15／ｃｍ3 に設定する。
【００２８】
次に高濃度ｐ型層１０３（ＩｎＡｌＡｓ、Ｂｅ濃度：１×１０18／ｃｍ3 、層厚：２［μｍ］）、光吸収層１０４（ＩｎＧａＡｓ、アンドープ、層厚：０．３［μｍ］）、低濃度ｎ型層１０５（ＩｎＡｌＡｓ、アンドープ、０．５［μｍ］）、ｎ型キャップ層１０６（ＩｎＡｌＡｓ、濃度：２×１０18／ｃｍ3 層厚：１［μｍ］）、ｎ型コンタクト層１０７（ＩｎＧａＡｓ、濃度：１×１０19／ｃｍ3 、層厚：０．５［μｍ］）を形成する。素子の動作部分以外の結晶成長層をエッチングにて除去する。エッチング液としてはブロム・メタノールを用いる。
【００２９】
次に受光部メサ１２１とｐ電極用メサ１２２、ｎ電極用メサ１２３をエッチングにて形成する。エッチング深さは高濃度ｐ型層１０３までとする。受光部メサ１２１の大きさは、幅５［μｍ］、長さ３０［μｍ］とする。
次にプラズマＣＶＤで窒化膜１１０を形成する。窒化膜１１０には、ｎ型コンタクト層１０７及び高濃度ｐ型層１０３から電極用にフッ酸で窓開けを行う。
最後にｎ電極１０９およびｐ電極１０８を形成する。フリップチップ実装に対応するため、両電極は段差配線を行い、表面へ引き出す。
【００３０】
このようにして作製したフォトダイオードは、素子の外形が通常と同じ大きさで、素子の動作部分以外の結晶成長層がエッチングにて除去されているために、実装基板との間に発生する寄生容量が小さくなっている。また、基板上の高濃度ｐ型層１０３への鉄拡散が抑えられ、ｐ型伝導効果の劣化がなく、直列抵抗成分が小さくなり、フリップチップ実装時の周波数特性の向上が見られた。
【００３１】
＜第２実施形態＞
本発明の第２実施形態の半導体素子の断面構造を図３に示す。
この半導体素子は高周波特性に優れた半導体受光素子である。半絶縁性半導体基板２０１上に、低濃度半絶縁性ドーピング層２０２、高濃度ｐ型層２０３、光吸収層２０４、低濃度ｎ型層２０５、ｎ型キャップ層２０６、ｎ型コンタクト層２０７の順に積層されている。低濃度半絶縁性ドーピング層２０２が、半絶縁性半導体基板２０１と高濃度ｐ型層２０３の間に介在するバッファ層であり、半絶縁性半導体基板２０１からの半絶縁性不純物の高濃度ｐ型層２０３への拡散を抑圧する機能を有する。
【００３２】
この半導体素子には、受光部メサ２２１、ｐ電極用メサ２２２、ｎ電極用メサ２２３が設けられている。ｐ電極用メサ２２２の上面にはｐ電極１０８が露出している高濃度ｐ型層２０３と接続されて設けられている。ｐ電極２０８とｐ電極用メサ２２２の側面との間にはＳｉＮｘ膜２１０が介在している。受光部メサ２２１にはｎ電極２０９がｎ型コンタクト層２０７と接して設けられており、ｎ電極２０９は受光部メサ２２１のその他の層とはＳｉＮｘ２１０層で分離され、ｎ電極用メサ２２３の上面に引き出されている。
このように、ｎ電極２０９とｐ電極２０８とは表面側に設けられ、フリップチップ実装に対応した構造となっている。
【００３３】
この構造では、低濃度半絶縁性ドーピング層２０２を高濃度ｐ型層２０３と半絶縁性半導体基板２０１との間に挿入することにより、高濃度ｐ型層２０３に対する半絶縁性ドーパントの拡散を抑圧することができる。
【００３４】
図４は、ｐ型基板上に半絶縁性ドーピング層を結晶成長した場合の結晶成長層から基板への半絶縁性ドーパントの拡散の様子を示す。縦軸は半絶縁性ドーパントの濃度を示しており、対数表示である。半絶縁性ドーピングの濃度を下げるに従って（半絶縁性ドーパント濃度、ａ：１×１０17、ｂ：５×１０16、ｃ：１×１０16、ｄ：５×１０15／ｃｍ3 ）、基板への半絶縁性ドーパントの拡散が抑えられている様子が分かる。半絶縁性ドーピング層の層厚は２［μｍ］である。
【００３５】
この結果を参考にすれば、高濃度ｐ型層が低濃度半絶縁性ドーピング層からの影響を避けるためには、半絶縁性ドーピング濃度１×１０16／ｃｍ3 （図中、ｃ）で高濃度ｐ型層の層厚１［μｍ］以上、半絶縁性ドーピング濃度１×１０15／ｃｍ3 （図中、ｄ）で高濃度ｐ型層の層厚は０．５［μｍ］以上とするのが特に有効であると結論できる。
【００３６】
これにより、半導体素子中の高濃度ｐ型層への半絶縁性ドーパントの相互拡散あるいは、半絶縁性ドーパントの熱拡散の程度を下げることができ、高濃度ｐ型層のｐ型伝導の効果を確保することができる。
【００３７】
第２実施形態の半導体素子の製造方法を説明する。
低濃度半絶縁性ドーピング層２０２の形成方法としては、ＭＯＶＰＥ法やＭＢＥ法が考えられる。半絶縁性ドーパントとしては、基板が三五族化合物半導体の場合には、鉄、ルテニウム、コバルト、チタンなどが考えられる。低濃度半絶縁性ドーピング層２０２の材料は基板に格子整合する半導体材料を用いる。高濃度ｐ型層２０３より後に続く工程は第一の実施の形態と同じである。
【００３８】
第２実施形態の実施例を説明する。
半導体基板２０１としては、鉄ドープＩｎＰ基板を用いる。まず、ＩｎＰ基板上に低濃度半絶縁性ドーピング層２０２として、鉄ドープＩｎＰを形成する。成長装置はＭＯＶＰＥ法を用いた。鉄ドープＩｎＰは、鉄濃度１×１０16／ｃｍ3 で、層厚１［μｍ］で形成する。次に高濃度ｐ型層２０３（ＩｎＡｌＡｓ、Ｂｅ濃度：１×１０18／ｃｍ3 、層厚、２［μｍ］）、光吸収層２０４（ＩｎＧａＡｓ、アンドープ、層厚：０．３［μｍ］）、低濃度ｎ型層２０５（ＩｎＡｌＡｓ、アンドープ、０．５［μｍ］）、ｎ型キャップ層２０６（ＩｎＡｌＡｓ、濃度２×１０18／ｃｍ3 層厚、１［μｍ］）、ｎ型コンタクト層２０７（ＩｎＧａＡｓ、濃度１×１０19／ｃｍ3 、層厚０．５［μｍ］）を形成する。素子の動作部分以外の結晶成長層をエッチングにて除去する。エッチング液としてはブロム・メタノールを用いる。
【００３９】
次に受光部メサ２２１とｐ電極用メサ２２２、ｎ電極用メサ２２３をエッチングにて形成する。エッチング深さは高濃度ｐ型層２０３までとする。受光部メサ２２１の大きさは、幅５［μｍ］、長さ３０［μｍ］とする。
次にプラズマＣＶＤで窒化膜２１０を形成する。窒化膜には、ｎ型コンタクト層２０６及び高濃度ｐ型層から電極用にフッ酸で窓開けを行う。最後にｎ電極２０９およびｐ電極２０８を形成する。フリップチップ実装に対応するため、両電極は段差配線を行い、表面へ引き出す。
【００４０】
このようにして作製したフォトダイオードは、素子の外形が通常と同じ大きさで、素子の動作部分以外の結晶成長層がエッチングにて除去されているために、実装基板との間に発生する寄生容量が小さくなっている。また、基板上のＰ濃度層への鉄拡散が抑えられ、ｐ型伝導効果の劣化がなく、直列抵抗成分が小さくなり、フリップチップ実装時の周波数特性の向上が見られた。
【００４１】
＜第３実施形態＞
本発明の第３実施形態の半導体素子の断面構造を図５に示す。この半導体素子は高周波特性に優れた半導体受光素子である。半絶縁性半導体基板３０１上に、低濃度半絶縁性ドーピング層３０２、低濃度ｐ型層３０３、高濃度ｐ型層３０４、光吸収層３０５、低濃度ｎ型層３０６、ｎ型キャップ層３０７、ｎ型コンタクト層３０８の順に積層されている。低濃度半絶縁性ドーピング層３０２と低濃度ｐ型層３０３が高濃度ｐ型層３０４と半絶縁性半導体基板３０１との間に介在したバッファ層であり、半絶縁性半導体基板３０１からの半絶縁性不純物の高濃度ｐ型層３０４への拡散を抑圧する機能を有する。
【００４２】
この半導体素子には、受光部メサ３２１、ｐ電極用メサ３２２、ｎ電極用メサ３２３が設けられている。ｐ電極用メサ３２２の上面にはｐ電極３０９が露出している高濃度ｐ型層３０４と接続されて設けられている。ｐ電極３０９とｐ電極用メサ３２２の側面との間にはＳｉＮｘ膜３１１が介在している。受光部メサ３２１にはｎ電極３１０がｎ型コンタクト層３０８と接して設けられており、ｎ電極３１０は受光部メサ３２１のその他の層とはＳｉＮｘ３１１層で分離され、ｎ電極用メサ３２３の上面に引き出されている。このように、ｎ電極３１０とｐ電極３０９とは表面側に設けられ、フリップチップ実装に対応した構造となっている。
【００４３】
第３実施形態の半導体素子の製造方法について説明する。
この製造方法は、基板３０１表面の半絶縁性ドーピング濃度の低減工程が特徴である。工程図を図６に示す。まず基板３０１上に結晶成長層Ａ３４０を形成する（図６（ａ））。結晶成長層Ａ３４０としては基板３０１に格子整合する材料を用いる。拡散を促進させるため、バンドギャップの小さな材料が望ましい。ドーパントとしてＺｎ（亜鉛）を導入しても良い。これにより半絶縁性ドーパント３５０の結晶成長層Ａ３４０中への拡散を促進することができる。
次に拡散炉、アロイ炉、結晶成長装置等を用いて水素雰囲気や窒素雰囲気中で加熱し、半絶縁性ドーパント３５０を結晶成長層Ａ３４０へ拡散させる（図６（ｂ））。相互拡散が大きいような材料や、半絶縁性ドーパントが拡散しやすいような材料を結晶成長した場合には、拡散工程は不要である。次にエッチング処理にて結晶成長層Ａ３４０を除去する（図６ｃ））。
【００４４】
このようにして処理を施した半絶縁性基板３０１の表面では半絶縁性ドーパント３５０の濃度が低下し、低濃度半絶縁性ドーピング層３０２が形成される。このような処理を施した後、第１、第２の実施の形態と同様に半導体素子を上部に形成することにより、フリップチップ実装時に発生する寄生容量が小さく、ｐ型直列抵抗の小さな半導体素子を得ることができる。
【００４５】
第３の実施の形態の実施例３を示す。
半導体基板３０１としては、鉄ドープＩｎＰ基板を用いる。結晶成長層Ａ３４０としては、ｐ型ＩｎＧａＡｓを用いる。まず、ＩｎＰ基板３０１上にｐ型ＩｎＧａＡｓ３４０を結晶成長させる。結晶成長装置はＭＯＶＰＥ装置を用い、成長温度は６１０℃程度とする。ＩｎＧａＡｓ層の層厚は２［μｍ］、ｐ型濃度は２×１０18／ｃｍ3 、ドーパントは亜鉛（Ｚｎ）を用いる。次に硝酸、フッ酸を用いてＩｎＧａＡｓ層のエッチングを行い、結晶成長層を除去する。
【００４６】
このようにして処理を施した半絶縁性ＩｎＰ基板３０１の表面では、低濃度半絶縁性ドーピング層３０２が形成される。今度はＭＢＥ装置を用いて低濃度ｐ型層３０３を形成する。層厚は２［μｍ］、濃度は５×１０15／ｃｍ3 とする。次に高濃度ｐ型層３０４（ＩｎＡｌＡｓ、Ｂｅ濃度１×１０18／ｃｍ3 、層厚：２［μｍ］）、光吸収層３０５（ＩｎＧａＡｓ、アンドープ、層厚：０．３［μｍ］）、低濃度ｎ型層３０６（ＩｎＡｌＡｓ、アンドープ、０．５μｍ］）、ｎ型キャップ層３０７（ＩｎＡｌＡｓ、濃度２×１０18／ｃｍ3 層厚、１［μｍ］）、ｎ型コンタクト層３０８（ＩｎＧａＡｓ、濃度１×１０19／ｃｍ3 、層厚０．５［μｍ］）を形成する。素子の動作部分以外の結晶成長層をエッチングにて除去する。エッチング液としてはブロム・メタノールを用いる。
【００４７】
次に受光部メサ３２１とｐ電極メサ３２２、ｎ電極用メサ３２３をエッチングにて形成する。エッチング深さは高濃度ｐ型層３０４までとする。受光部メサ３２１の大きさは、幅５［μｍ］、長さ３０［μｍ］とする。
次にプラズマＣＶＤで窒化膜３１１を形成する。窒化膜３１１には、ｎ型コンタクト層３０８及び高濃度ｐ型層３０４部分と接するようにフッ酸で窓開けを行う。
最後にｎ電極３１０およびｐ電極３０９を形成する。フリップチップ実装に対応するため、両電極は段差配線を行い、表面へ引き出す。
【００４８】
このようにして作製したフォトダイオードは、素子の外形が通常と同じ大きさで、素子の動作部分以外の結晶成長層がエッチングにて除去されているために、実装基板との間に発生する寄生容量が小さくなっている。また、基板上のＰ濃度層への鉄拡散が抑えられ、ｐ型伝導効果の劣化がなく、直列抵抗成分が小さくなり、フリップチップ実装時の周波数特性の向上が見られた。
【００４９】
以上第一から第三までの実施の形態において、ｐ型層より上部の半導体素子部分が受光素子の場合を示したが、半導体光変調器、半導体レーザ、半導体光アンプなどの半導体素子を形成した場合でも動作時の周波数特性の向上を図ることができる。
【００５０】
【発明の効果】
本発明の半導体素子によれば、半絶縁性半導体基板と高濃度ｐ型層との間にバッファ層を設けたことにより、半絶縁性半導体基板中の半絶縁性不純物が高濃度ｐ型層へ拡散することを抑圧し、ｐ型層の抵抗の増大を防ぐことができる。これによって、周波数特性が良好である。
【図面の簡単な説明】
【図１】本発明の半導体素子の第１実施形態の断面構造を示す構成図である。
【図２】第１実施形態において半絶縁性半導体基板上での基板から結晶成長層への半絶縁性ドーパントの拡散の度合いを示すグラフである。
【図３】本発明の半導体素子の第２実施形態の断面構造を示す構成図である。
【図４】第２実施形態においてｐ型半導体基板上での半絶縁性ドーピング層から基板への半絶縁性ドーパントの拡散の度合いを示すグラフである。
【図５】本発明の半導体素子の第３実施形態の断面構造を示す構成図である。
【図６】（ａ）〜（ｃ）は、第３実施形態の半絶縁性不純物ドーピング層の形成工程を示すフローチャートである。
【図７】従来の半導体素子の断面構造を示す構成図である。
【図８】フリップチップ実装を示す斜視図である。
【図９】寄生容量の発生を説明する等価回路図である。
【符号の説明】
１０１，２０１，３０１ 半絶縁性半導体基板
１０２，３０３ 低濃度ｐ型層
１０３，２０３，３０４ 高濃度ｐ型層
１０４，２０４，３０５ 光吸収層
１０５，２０５，３０６ 低濃度ｎ型層
１０７，２０７，３０８ ｎ型コンタクト層
１０８，２０８，３０９ Ｐ電極
１０９，２０９，３１０ ｎ電極
１１０，２１０，３１１ ＳｉＮｘ膜
２０２，３０２ 半絶縁性ドーピング層
【発明の属する技術分野】
本発明は、半導体素子に関し、特に、高周波特性に優れた半導体受光素子などの半導体素子に関する。
【０００２】
【従来の技術】
半導体素子の多くはダイオードあるいはトランジスタの形態をとっており、半導体素子と外部回路との接続に電極を用いている。たとえば、ボンディングワイヤを用いた接続方法があるが、高周波動作する半導体素子では、このボンディングワイヤが発生するインダクタンスなどにより、高周波信号は影響を受けやすい。また、ワイヤボンディングによる方法では、電極ごとにワイヤの接続が必要であり、動作特性のばらつきをまねいていた。
これに対し、フリップチップ実装へと変更することにより、電極の接続部分での動作特性の劣化やばらつきの低減、ワイヤのボンティング工程の省略を図ることができる。従って、高周波動作する半導体素子を容易に実装しようとする場合、フリップチップ型の実装方法は特に有効な方法である。
【０００３】
このようなフリップチップ実装に対応する半導体素子の特徴としては、ｐ型電極とｎ型電極とが同一平面上に構成されているということがあげられる。
【０００４】
しかし、導電性基板上に作製した半導体素子をフリップチップ実装に用いた場合、寄生容量が発生することによる周波数特性の劣化が問題となってくる。寄生容量は例えば、図８のように半導体素子を実装した場合、チップキャリア８０２を介して半導体素子８０１と実装回路のグラウンドプレーン８０３との間に発生するものである。
このとき発生した容量は、図９の等価回路に示すように、外部半導体素子への出力端子９０１とグラウンドプレーン９０５との間の半導体素子９０４に対して寄生容量と等価な容量９０３が並列に配置され、半導体素子９０４の高周波動作の劣化を招く。
【０００５】
高周波動作でフリップチップ実装に対応した半導体素子の従来技術として、図７に示すような半導体受光素子がある。この半導体受光素子は、半絶縁性基板７０１上に半導体素子を形成し、半導体素子の動作部分以外の結晶成長層をエッチングにて除去することにより、動作素子サイズを小さくすることによって回避した構造を有する。
【０００６】
この半導体受光素子は、半絶縁性ＩｎＰ基板７０１表面より順に高濃度ｐ型層７０２、光吸収層７０３、低濃度ｎ型層７０４、ｎ型キャップ層７０５、ｎ型コンタクト層７０６で構成されている。ｐ電極７０７は段差配線により表面へ引き出されており、フリップチップ実装に対応している。この半導体受光素子のｐｎ接合面積を５［μｍ］×３０［μｍ］程度で形成し、空乏層厚（光吸収層及び低濃度ｎ型層の層厚の和）が０．５［μｍ］程度であるとき、素子容量は０．０３［ｐＦ］程度の大きさとなっている。この場合、わずかな寄生容量の発生によっても素子特性に影響を及ぼしてしまう。これを回避するために、半絶縁性基板７０１上に結晶成長した後、素子動作部分以外の結晶成長層は除去された構造となっている。これによりフリップチップ実装対応で、実装時に発生する寄生容量の小さい半導体素子が得られる。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来技術に示したような半導体受光素子では、半絶縁性半導体基板７０１と高濃度ｐ型層７０２が隣接しているため、半絶縁性半導体基板７０１中の半絶縁性不純物が高濃度ｐ型層７０２へ拡散する。特にｐ型ドーパントとして亜鉛（Ｚｎ）を、半絶縁性ドーパントとして鉄を用いた場合に相互拡散が大きく、ｐ型層７０２への半絶縁性ドーパントの拡散の度合いは顕著となる。このような場合にｐ型層７０２のｐ型伝導効果が損なわれ、抵抗が大きくなり、周波数特性を損なうという問題がある。
【０００８】
本発明は上記問題点にかんがみてなされたものであり、半絶縁性半導体基板上の高濃度ｐ型層への半絶縁性不純物の拡散を抑圧し、ｐ型層のｐ型伝導効果の劣化を防ぎ、ｐ型層を利用した半導体素子の性能向上が可能な半導体素子の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の半導体素子は、半絶縁性ＩｎＰ基板上にｐ型III−Ｖ族半導体層を有する半導体素子において、前記半絶縁性ＩｎＰ基板と前記ｐ型III−Ｖ族半導体層との間に、前記ｐ型III−Ｖ族半導体層よりも不純物濃度の低いｐ型バッファ層を介在させた構成としてある。
（ただし、前記半絶縁性基板は、ドーパントとしてＦｅを用い、前記ｐ型バッファ層は、ドーパントとして１×１０ １６ （／ｃｍ ３ ）以下の濃度のＢｅを用い、その層厚をｄ[μｍ]、ｐ型不純物濃度をＮ（／ｃｍ３）とするとき、ｌｏｇ10(Ｎ)≦１６−ｌｎ（ｄ）／ｌｎ（０．５）の関係を満たす。）
【００１２】
請求項２記載の半導体素子は、フリップチップ実装に対応する構成としてある。
【００１７】
このような構成の発明によれば、半絶縁性半導体基板上に結晶成長層を形成し、この結晶成長層に半絶縁性半導体基板表面の不純物を拡散させ、その後結晶成長層を除去することにより、半絶縁性半導体基板表面に不純物が少なくなった低濃度半絶縁性ドーピング層を容易に形成できる。これにより、半絶縁性半導体基板上に高濃度ｐ型層を設け、これらの間に介在する低濃度半絶縁性ドーピング層により、半絶縁性半導体基板から高濃度ｐ型層への半絶縁性不純物の拡散を抑圧できるため、優れた高周波特性を与えることができる。
【００１８】
【発明の実施の形態】
以下、本発明の半導体素子の実施形態について図面を参照しつつ説明する。
【００１９】
＜第１実施形態＞
本発明の第１実施形態の半導体素子の断面構造を図１に示す。
この半導体素子は高周波特性に優れた半導体受光素子である。半絶縁性半導体基板１０１上に、低濃度ｐ型層１０２、さらにその上に高濃度ｐ型層１０３、光吸収層１０４、低濃度ｎ型層１０５、ｎ型キャップ層１０６、ｎ型コンタクト層１０７の順に積層されている。
低濃度ｐ型層１０２は、半絶縁性半導体基板１０１と高濃度ｐ型層１０３の間に介在するバッファ層であり、半絶縁性半導体基板１０１からの半絶縁性不純物の高濃度ｐ型層１０３への拡散を抑圧する機能を有する。
【００２０】
この半導体素子には、受光部メサ１２１，ｐ電極用メサ１２２、ｎ電極用メサ１２３が設けられている。ｐ電極用メサ１２２の上面にはｐ電極１０８が露出している高濃度ｐ型層１０３と接続されて設けられている。ｐ電極１０８とｐ電極用メサ１２２の側面との間にはＳｉＮｘ膜１１０が介在している。受光部メサ１２１にはｎ電極１０９がｎ型コンタクト層１０７と接して設けられており、ｎ電極１０９は受光部メサ１２１のその他の層とはＳｉＮｘ１１０層で分離され、ｎ電極用メサ１２３の上面に引き出されている。このように、ｎ電極１０９とｐ電極１０８とは表面側に設けられ、フリップチップ実装に対応した構造となっている。
【００２１】
第１実施形態の半導体素子の製造方法を説明する。
製造するための装置としては、ＭＯＶＰＥ法（有機金属気相成長法）やＭＢＥ法（分子線エピタキシー法）が考えられる。ＭＢＥ法では成長温度が低くとれるため、ドーパントの拡散の影響を防ぐのに適している。
【００２２】
第一の実施の形態では、半絶縁性半導体基板１０１上にまず低濃度ｐ型層１０２を成長させる。基板１０１が三五族化合物半導体の場合には、ｐ型ドーパントとして、亜鉛、ベリリウム、マグネシウム、カーボンなどが考えられる。
次に高濃度ｐ型層１０３を作製し、続けて光吸収層１０４、低濃度ｎ型層１０５、ｎ型キャップ層１０６、ｎ型コンタクト層１０７を形成する。半導体素子の動作部分以外の領域の結晶成長層をエッチングにて除去する。受光領域と段差配線で引き出すｐ電極用メサ１２０を残して、高濃度ｐ型層１０３までのエッチングによりメサを形成し、高濃度ｐ型層１０３を露出させる。ｎ型コンタクト層１０７をエッチングにて受光部メサ１２１を形成して構成する。
最後にｎ電極１０９およびｐ電極１０８を形成する。ｐ電極１０８は段差配線により、表面側へと引き出す。これにより、ｎ電極１０９とｐ電極１０８は同一面内に構成され、フリップチップ実装に対応した構成となる。
【００２３】
第１実施形態では、低濃度ｐ型層１０２を基板１０１と高濃度ｐ型層１０３の間に形成することで基板中の半絶縁性ドーパントの拡散量を小さくすることができる。半絶縁性ドーパントとしては、基板が三五族化合物半導体の場合には、鉄、ルテニウム、コバルト、チタンなどが考えられる。
【００２４】
図２に、半絶縁性半導体基板上にｐ型層の濃度を変化（ａ：１×１０18、ｂ：１×１０17、ｃ：１×１０16、ｄ：１×１０15／ｃｍ3 ）させて積層した場合の半絶縁性ドーパント濃度の分布図を示す。
ｐ型層の層厚は２［μｍ］である。縦軸は半絶縁性ドーパントの濃度を示しており、対数表示である。ｐ型層の濃度を低くしてゆくと、半絶縁性基板からの半絶縁性ドーパント拡散の度合いが小さくなっていくことが分かる。
この結果を参考にすれば、上部の高濃度ｐ型層への影響を防ぐための低濃度ｐ型バッファ層の条件は、Ｐ濃度１×１０16／ｃｍ3 （図中、ｃ）以下で層厚１［μｍ］以上、あるいはＰ濃度１×１０15／ｃｍ3 （図中、ｄ））以下で層厚０．５［μｍ］以上が有効であると結論できる。
【００２５】
この条件を式で表現すれば、濃度Ｎ（／ｃｍ3 ）、低濃度ｐ型層の層厚をｄ［μｍ］としてｌｏｇ10（Ｎ）≦１６−ｌｎ（ｄ）／ｌｎ（０．５）をみたすような濃度Ｎと層厚ｄの組み合わせになる。低濃度ｐ型層の材料基板に格子整合する材料の内、ワイドギャップな材料がよい。
【００２６】
このようにして作製したフォトダイオードは、半絶縁性ドーパントの拡散によるＰ濃度層のｐ型伝導効果の劣化がなく、直列抵抗成分が小さくなり、周波数特性が向上する。また、半導体素子を形成するメサの上部の電極をｎ型とできるようになるので、素子の面積が減った場合でもｐ型電極がメサ上部に来る場合と比較してコンタクト抵抗の増大を抑圧でき、良好な動作特性を得ることができる。
【００２７】
次に、第１実施形態の実施例を説明する。
成長装置として５族原料にＡｓＨ３（アルシン）、ＰＨ3 （ホスフィン）を用いるＧＳ−ＭＢＥ法（ガスソース分子線エピタキシー法）を用いた。成長温度は５００℃±２０℃を用いる。半導体基板１０１としては、鉄ドープＩｎＰ基板を用いる。まず、ＩｎＰ基板１０１上に低濃度ｐ型層１０２として、ＩｎＰ（層厚２［μｍ］）を形成する。Ｐ濃度はＢｅをドーパントとして用いて、５×１０15／ｃｍ3 に設定する。
【００２８】
次に高濃度ｐ型層１０３（ＩｎＡｌＡｓ、Ｂｅ濃度：１×１０18／ｃｍ3 、層厚：２［μｍ］）、光吸収層１０４（ＩｎＧａＡｓ、アンドープ、層厚：０．３［μｍ］）、低濃度ｎ型層１０５（ＩｎＡｌＡｓ、アンドープ、０．５［μｍ］）、ｎ型キャップ層１０６（ＩｎＡｌＡｓ、濃度：２×１０18／ｃｍ3 層厚：１［μｍ］）、ｎ型コンタクト層１０７（ＩｎＧａＡｓ、濃度：１×１０19／ｃｍ3 、層厚：０．５［μｍ］）を形成する。素子の動作部分以外の結晶成長層をエッチングにて除去する。エッチング液としてはブロム・メタノールを用いる。
【００２９】
次に受光部メサ１２１とｐ電極用メサ１２２、ｎ電極用メサ１２３をエッチングにて形成する。エッチング深さは高濃度ｐ型層１０３までとする。受光部メサ１２１の大きさは、幅５［μｍ］、長さ３０［μｍ］とする。
次にプラズマＣＶＤで窒化膜１１０を形成する。窒化膜１１０には、ｎ型コンタクト層１０７及び高濃度ｐ型層１０３から電極用にフッ酸で窓開けを行う。
最後にｎ電極１０９およびｐ電極１０８を形成する。フリップチップ実装に対応するため、両電極は段差配線を行い、表面へ引き出す。
【００３０】
このようにして作製したフォトダイオードは、素子の外形が通常と同じ大きさで、素子の動作部分以外の結晶成長層がエッチングにて除去されているために、実装基板との間に発生する寄生容量が小さくなっている。また、基板上の高濃度ｐ型層１０３への鉄拡散が抑えられ、ｐ型伝導効果の劣化がなく、直列抵抗成分が小さくなり、フリップチップ実装時の周波数特性の向上が見られた。
【００３１】
＜第２実施形態＞
本発明の第２実施形態の半導体素子の断面構造を図３に示す。
この半導体素子は高周波特性に優れた半導体受光素子である。半絶縁性半導体基板２０１上に、低濃度半絶縁性ドーピング層２０２、高濃度ｐ型層２０３、光吸収層２０４、低濃度ｎ型層２０５、ｎ型キャップ層２０６、ｎ型コンタクト層２０７の順に積層されている。低濃度半絶縁性ドーピング層２０２が、半絶縁性半導体基板２０１と高濃度ｐ型層２０３の間に介在するバッファ層であり、半絶縁性半導体基板２０１からの半絶縁性不純物の高濃度ｐ型層２０３への拡散を抑圧する機能を有する。
【００３２】
この半導体素子には、受光部メサ２２１、ｐ電極用メサ２２２、ｎ電極用メサ２２３が設けられている。ｐ電極用メサ２２２の上面にはｐ電極１０８が露出している高濃度ｐ型層２０３と接続されて設けられている。ｐ電極２０８とｐ電極用メサ２２２の側面との間にはＳｉＮｘ膜２１０が介在している。受光部メサ２２１にはｎ電極２０９がｎ型コンタクト層２０７と接して設けられており、ｎ電極２０９は受光部メサ２２１のその他の層とはＳｉＮｘ２１０層で分離され、ｎ電極用メサ２２３の上面に引き出されている。
このように、ｎ電極２０９とｐ電極２０８とは表面側に設けられ、フリップチップ実装に対応した構造となっている。
【００３３】
この構造では、低濃度半絶縁性ドーピング層２０２を高濃度ｐ型層２０３と半絶縁性半導体基板２０１との間に挿入することにより、高濃度ｐ型層２０３に対する半絶縁性ドーパントの拡散を抑圧することができる。
【００３４】
図４は、ｐ型基板上に半絶縁性ドーピング層を結晶成長した場合の結晶成長層から基板への半絶縁性ドーパントの拡散の様子を示す。縦軸は半絶縁性ドーパントの濃度を示しており、対数表示である。半絶縁性ドーピングの濃度を下げるに従って（半絶縁性ドーパント濃度、ａ：１×１０17、ｂ：５×１０16、ｃ：１×１０16、ｄ：５×１０15／ｃｍ3 ）、基板への半絶縁性ドーパントの拡散が抑えられている様子が分かる。半絶縁性ドーピング層の層厚は２［μｍ］である。
【００３５】
この結果を参考にすれば、高濃度ｐ型層が低濃度半絶縁性ドーピング層からの影響を避けるためには、半絶縁性ドーピング濃度１×１０16／ｃｍ3 （図中、ｃ）で高濃度ｐ型層の層厚１［μｍ］以上、半絶縁性ドーピング濃度１×１０15／ｃｍ3 （図中、ｄ）で高濃度ｐ型層の層厚は０．５［μｍ］以上とするのが特に有効であると結論できる。
【００３６】
これにより、半導体素子中の高濃度ｐ型層への半絶縁性ドーパントの相互拡散あるいは、半絶縁性ドーパントの熱拡散の程度を下げることができ、高濃度ｐ型層のｐ型伝導の効果を確保することができる。
【００３７】
第２実施形態の半導体素子の製造方法を説明する。
低濃度半絶縁性ドーピング層２０２の形成方法としては、ＭＯＶＰＥ法やＭＢＥ法が考えられる。半絶縁性ドーパントとしては、基板が三五族化合物半導体の場合には、鉄、ルテニウム、コバルト、チタンなどが考えられる。低濃度半絶縁性ドーピング層２０２の材料は基板に格子整合する半導体材料を用いる。高濃度ｐ型層２０３より後に続く工程は第一の実施の形態と同じである。
【００３８】
第２実施形態の実施例を説明する。
半導体基板２０１としては、鉄ドープＩｎＰ基板を用いる。まず、ＩｎＰ基板上に低濃度半絶縁性ドーピング層２０２として、鉄ドープＩｎＰを形成する。成長装置はＭＯＶＰＥ法を用いた。鉄ドープＩｎＰは、鉄濃度１×１０16／ｃｍ3 で、層厚１［μｍ］で形成する。次に高濃度ｐ型層２０３（ＩｎＡｌＡｓ、Ｂｅ濃度：１×１０18／ｃｍ3 、層厚、２［μｍ］）、光吸収層２０４（ＩｎＧａＡｓ、アンドープ、層厚：０．３［μｍ］）、低濃度ｎ型層２０５（ＩｎＡｌＡｓ、アンドープ、０．５［μｍ］）、ｎ型キャップ層２０６（ＩｎＡｌＡｓ、濃度２×１０18／ｃｍ3 層厚、１［μｍ］）、ｎ型コンタクト層２０７（ＩｎＧａＡｓ、濃度１×１０19／ｃｍ3 、層厚０．５［μｍ］）を形成する。素子の動作部分以外の結晶成長層をエッチングにて除去する。エッチング液としてはブロム・メタノールを用いる。
【００３９】
次に受光部メサ２２１とｐ電極用メサ２２２、ｎ電極用メサ２２３をエッチングにて形成する。エッチング深さは高濃度ｐ型層２０３までとする。受光部メサ２２１の大きさは、幅５［μｍ］、長さ３０［μｍ］とする。
次にプラズマＣＶＤで窒化膜２１０を形成する。窒化膜には、ｎ型コンタクト層２０６及び高濃度ｐ型層から電極用にフッ酸で窓開けを行う。最後にｎ電極２０９およびｐ電極２０８を形成する。フリップチップ実装に対応するため、両電極は段差配線を行い、表面へ引き出す。
【００４０】
このようにして作製したフォトダイオードは、素子の外形が通常と同じ大きさで、素子の動作部分以外の結晶成長層がエッチングにて除去されているために、実装基板との間に発生する寄生容量が小さくなっている。また、基板上のＰ濃度層への鉄拡散が抑えられ、ｐ型伝導効果の劣化がなく、直列抵抗成分が小さくなり、フリップチップ実装時の周波数特性の向上が見られた。
【００４１】
＜第３実施形態＞
本発明の第３実施形態の半導体素子の断面構造を図５に示す。この半導体素子は高周波特性に優れた半導体受光素子である。半絶縁性半導体基板３０１上に、低濃度半絶縁性ドーピング層３０２、低濃度ｐ型層３０３、高濃度ｐ型層３０４、光吸収層３０５、低濃度ｎ型層３０６、ｎ型キャップ層３０７、ｎ型コンタクト層３０８の順に積層されている。低濃度半絶縁性ドーピング層３０２と低濃度ｐ型層３０３が高濃度ｐ型層３０４と半絶縁性半導体基板３０１との間に介在したバッファ層であり、半絶縁性半導体基板３０１からの半絶縁性不純物の高濃度ｐ型層３０４への拡散を抑圧する機能を有する。
【００４２】
この半導体素子には、受光部メサ３２１、ｐ電極用メサ３２２、ｎ電極用メサ３２３が設けられている。ｐ電極用メサ３２２の上面にはｐ電極３０９が露出している高濃度ｐ型層３０４と接続されて設けられている。ｐ電極３０９とｐ電極用メサ３２２の側面との間にはＳｉＮｘ膜３１１が介在している。受光部メサ３２１にはｎ電極３１０がｎ型コンタクト層３０８と接して設けられており、ｎ電極３１０は受光部メサ３２１のその他の層とはＳｉＮｘ３１１層で分離され、ｎ電極用メサ３２３の上面に引き出されている。このように、ｎ電極３１０とｐ電極３０９とは表面側に設けられ、フリップチップ実装に対応した構造となっている。
【００４３】
第３実施形態の半導体素子の製造方法について説明する。
この製造方法は、基板３０１表面の半絶縁性ドーピング濃度の低減工程が特徴である。工程図を図６に示す。まず基板３０１上に結晶成長層Ａ３４０を形成する（図６（ａ））。結晶成長層Ａ３４０としては基板３０１に格子整合する材料を用いる。拡散を促進させるため、バンドギャップの小さな材料が望ましい。ドーパントとしてＺｎ（亜鉛）を導入しても良い。これにより半絶縁性ドーパント３５０の結晶成長層Ａ３４０中への拡散を促進することができる。
次に拡散炉、アロイ炉、結晶成長装置等を用いて水素雰囲気や窒素雰囲気中で加熱し、半絶縁性ドーパント３５０を結晶成長層Ａ３４０へ拡散させる（図６（ｂ））。相互拡散が大きいような材料や、半絶縁性ドーパントが拡散しやすいような材料を結晶成長した場合には、拡散工程は不要である。次にエッチング処理にて結晶成長層Ａ３４０を除去する（図６ｃ））。
【００４４】
このようにして処理を施した半絶縁性基板３０１の表面では半絶縁性ドーパント３５０の濃度が低下し、低濃度半絶縁性ドーピング層３０２が形成される。このような処理を施した後、第１、第２の実施の形態と同様に半導体素子を上部に形成することにより、フリップチップ実装時に発生する寄生容量が小さく、ｐ型直列抵抗の小さな半導体素子を得ることができる。
【００４５】
第３の実施の形態の実施例３を示す。
半導体基板３０１としては、鉄ドープＩｎＰ基板を用いる。結晶成長層Ａ３４０としては、ｐ型ＩｎＧａＡｓを用いる。まず、ＩｎＰ基板３０１上にｐ型ＩｎＧａＡｓ３４０を結晶成長させる。結晶成長装置はＭＯＶＰＥ装置を用い、成長温度は６１０℃程度とする。ＩｎＧａＡｓ層の層厚は２［μｍ］、ｐ型濃度は２×１０18／ｃｍ3 、ドーパントは亜鉛（Ｚｎ）を用いる。次に硝酸、フッ酸を用いてＩｎＧａＡｓ層のエッチングを行い、結晶成長層を除去する。
【００４６】
このようにして処理を施した半絶縁性ＩｎＰ基板３０１の表面では、低濃度半絶縁性ドーピング層３０２が形成される。今度はＭＢＥ装置を用いて低濃度ｐ型層３０３を形成する。層厚は２［μｍ］、濃度は５×１０15／ｃｍ3 とする。次に高濃度ｐ型層３０４（ＩｎＡｌＡｓ、Ｂｅ濃度１×１０18／ｃｍ3 、層厚：２［μｍ］）、光吸収層３０５（ＩｎＧａＡｓ、アンドープ、層厚：０．３［μｍ］）、低濃度ｎ型層３０６（ＩｎＡｌＡｓ、アンドープ、０．５μｍ］）、ｎ型キャップ層３０７（ＩｎＡｌＡｓ、濃度２×１０18／ｃｍ3 層厚、１［μｍ］）、ｎ型コンタクト層３０８（ＩｎＧａＡｓ、濃度１×１０19／ｃｍ3 、層厚０．５［μｍ］）を形成する。素子の動作部分以外の結晶成長層をエッチングにて除去する。エッチング液としてはブロム・メタノールを用いる。
【００４７】
次に受光部メサ３２１とｐ電極メサ３２２、ｎ電極用メサ３２３をエッチングにて形成する。エッチング深さは高濃度ｐ型層３０４までとする。受光部メサ３２１の大きさは、幅５［μｍ］、長さ３０［μｍ］とする。
次にプラズマＣＶＤで窒化膜３１１を形成する。窒化膜３１１には、ｎ型コンタクト層３０８及び高濃度ｐ型層３０４部分と接するようにフッ酸で窓開けを行う。
最後にｎ電極３１０およびｐ電極３０９を形成する。フリップチップ実装に対応するため、両電極は段差配線を行い、表面へ引き出す。
【００４８】
このようにして作製したフォトダイオードは、素子の外形が通常と同じ大きさで、素子の動作部分以外の結晶成長層がエッチングにて除去されているために、実装基板との間に発生する寄生容量が小さくなっている。また、基板上のＰ濃度層への鉄拡散が抑えられ、ｐ型伝導効果の劣化がなく、直列抵抗成分が小さくなり、フリップチップ実装時の周波数特性の向上が見られた。
【００４９】
以上第一から第三までの実施の形態において、ｐ型層より上部の半導体素子部分が受光素子の場合を示したが、半導体光変調器、半導体レーザ、半導体光アンプなどの半導体素子を形成した場合でも動作時の周波数特性の向上を図ることができる。
【００５０】
【発明の効果】
本発明の半導体素子によれば、半絶縁性半導体基板と高濃度ｐ型層との間にバッファ層を設けたことにより、半絶縁性半導体基板中の半絶縁性不純物が高濃度ｐ型層へ拡散することを抑圧し、ｐ型層の抵抗の増大を防ぐことができる。これによって、周波数特性が良好である。
【図面の簡単な説明】
【図１】本発明の半導体素子の第１実施形態の断面構造を示す構成図である。
【図２】第１実施形態において半絶縁性半導体基板上での基板から結晶成長層への半絶縁性ドーパントの拡散の度合いを示すグラフである。
【図３】本発明の半導体素子の第２実施形態の断面構造を示す構成図である。
【図４】第２実施形態においてｐ型半導体基板上での半絶縁性ドーピング層から基板への半絶縁性ドーパントの拡散の度合いを示すグラフである。
【図５】本発明の半導体素子の第３実施形態の断面構造を示す構成図である。
【図６】（ａ）〜（ｃ）は、第３実施形態の半絶縁性不純物ドーピング層の形成工程を示すフローチャートである。
【図７】従来の半導体素子の断面構造を示す構成図である。
【図８】フリップチップ実装を示す斜視図である。
【図９】寄生容量の発生を説明する等価回路図である。
【符号の説明】
１０１，２０１，３０１ 半絶縁性半導体基板
１０２，３０３ 低濃度ｐ型層
１０３，２０３，３０４ 高濃度ｐ型層
１０４，２０４，３０５ 光吸収層
１０５，２０５，３０６ 低濃度ｎ型層
１０７，２０７，３０８ ｎ型コンタクト層
１０８，２０８，３０９ Ｐ電極
１０９，２０９，３１０ ｎ電極
１１０，２１０，３１１ ＳｉＮｘ膜
２０２，３０２ 半絶縁性ドーピング層
Claims (2)
- 半絶縁性ＩｎＰ基板上にｐ型III−Ｖ族半導体層を有する半導体素子において、
前記半絶縁性ＩｎＰ基板と前記ｐ型III−Ｖ族半導体層との間に、前記ｐ型III−Ｖ族半導体層よりも不純物濃度の低いｐ型バッファ層を介在させたことを特徴とする半導体素子。
（ただし、前記半絶縁性基板は、ドーパントとしてＦｅを用い、前記ｐ型バッファ層は、ドーパントとして１×１０ １６ （／ｃｍ ３ ）以下の濃度のＢｅを用い、その層厚をｄ[μｍ]、ｐ型不純物濃度をＮ（／ｃｍ３）とするとき、ｌｏｇ10(Ｎ)≦１６−ｌｎ（ｄ）／ｌｎ（０．５）の関係を満たす。） - 請求項１に記載の半導体素子において、フリップチップ実装に対応することを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14370199A JP3705013B2 (ja) | 1999-05-24 | 1999-05-24 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14370199A JP3705013B2 (ja) | 1999-05-24 | 1999-05-24 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332287A JP2000332287A (ja) | 2000-11-30 |
| JP3705013B2 true JP3705013B2 (ja) | 2005-10-12 |
Family
ID=15344969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14370199A Expired - Fee Related JP3705013B2 (ja) | 1999-05-24 | 1999-05-24 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3705013B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4072937B2 (ja) * | 2001-05-11 | 2008-04-09 | 日本電信電話株式会社 | 半導体光素子 |
| JP3654435B2 (ja) * | 2001-08-21 | 2005-06-02 | 日本電信電話株式会社 | 半導体光素子及びその製造方法 |
| JP4109159B2 (ja) * | 2003-06-13 | 2008-07-02 | 浜松ホトニクス株式会社 | 半導体受光素子 |
| JP4279650B2 (ja) * | 2003-10-24 | 2009-06-17 | 浜松ホトニクス株式会社 | 半導体受光素子 |
| JP2005129776A (ja) * | 2003-10-24 | 2005-05-19 | Hamamatsu Photonics Kk | 半導体受光素子 |
| JP5034952B2 (ja) | 2005-12-26 | 2012-09-26 | 日本電気株式会社 | 半導体光素子 |
| JP5294558B2 (ja) * | 2006-12-19 | 2013-09-18 | 三菱電機株式会社 | 埋込導波路型受光素子とその製造方法 |
| JP5029079B2 (ja) * | 2007-03-15 | 2012-09-19 | 富士ゼロックス株式会社 | 半導体素子および光学装置 |
| JP5300375B2 (ja) * | 2008-08-26 | 2013-09-25 | 日本オクラロ株式会社 | 裏面入射型受光素子およびその製造方法 |
| JP5451332B2 (ja) | 2008-12-02 | 2014-03-26 | 日本オクラロ株式会社 | 光半導体装置 |
| EP2660874B1 (en) * | 2011-05-20 | 2016-09-14 | Panasonic Intellectual Property Management Co., Ltd. | Multi-junction compound solar cell, multi-junction compound solar battery, and method for manufacturing same |
| JP6488854B2 (ja) * | 2015-04-22 | 2019-03-27 | 住友電気工業株式会社 | 半導体積層体および受光素子 |
| JP6488855B2 (ja) * | 2015-04-22 | 2019-03-27 | 住友電気工業株式会社 | 半導体積層体、受光素子および半導体積層体の製造方法 |
| WO2016171009A1 (ja) | 2015-04-22 | 2016-10-27 | 住友電気工業株式会社 | 半導体積層体、受光素子および半導体積層体の製造方法 |
| JP6507912B2 (ja) * | 2015-07-30 | 2019-05-08 | 三菱電機株式会社 | 半導体受光素子 |
-
1999
- 1999-05-24 JP JP14370199A patent/JP3705013B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332287A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3705013B2 (ja) | 半導体素子 | |
| JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
| US7855400B2 (en) | Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element | |
| US10374071B2 (en) | Heterojunction bipolar transistor | |
| JPH09213988A (ja) | ｐｉｎ型受光素子、光電変換回路及び光電変換モジュール | |
| US6462362B1 (en) | Heterojunction bipolar transistor having prevention layer between base and emitter | |
| EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| JP4765211B2 (ja) | ｐｉｎ型受光素子 | |
| EP1291923B1 (en) | Heterojunction bipolar transistor and production process therefore | |
| US6775309B2 (en) | Semiconductor laser structure and method of manufacturing same | |
| US20050056862A1 (en) | Photo-diode and method for fabricating the same | |
| JP4010337B2 (ja) | ｐｉｎ型受光素子およびｐｉｎ型受光素子の製造方法 | |
| US6828603B2 (en) | Hetero-bipolar transistor with a sub-collector layer having a first portion and plural second portions | |
| JP2002261271A (ja) | 半導体装置及びその製造方法 | |
| JP2005005600A (ja) | 半導体受光素子 | |
| US20030160266A1 (en) | Hetero-bipolar transistor | |
| JPH10242161A (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| US6081000A (en) | AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2001111095A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005294804A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |