JP2001111095A - ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法Info
- Publication number
- JP2001111095A JP2001111095A JP28432799A JP28432799A JP2001111095A JP 2001111095 A JP2001111095 A JP 2001111095A JP 28432799 A JP28432799 A JP 28432799A JP 28432799 A JP28432799 A JP 28432799A JP 2001111095 A JP2001111095 A JP 2001111095A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- collector
- doped
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
Abstract
定数を確保しつつ優れた周波数応答と飽和出力特性を有
する単一走行キャリアフォトダイオードと信頼性、高周
波特性、歩留まり、面内均一性、再現性、信頼性に優れ
たヘテロ接合バイポーラトランジスタとの集積化受光回
路を供給することができ、超高速光通信フォトレシーバ
に適用することが可能になるヘテロ接合バイポーラトラ
ンジスタ集積化受光回路及びその製造方法を提供するこ
とにある。 【解決手段】本発明は、単一走行キャリアフォトダイオ
ードのp形光吸収層をヘテロ接合バイポーラトランジス
タのコレクタに相当するアンドープInGaAs層中に
形成するため深さ方向ドーピングプロファイルの制御性
に優れたBeイオン注入法を用い、p形光吸収層にBe
ドープすることを特徴とする。
Description
ォトレシーバへの適用を目的とし、有効な内部量子効率
とCR時定数を確保しつつ優れた周波数応答と飽和出力
特性を有するフォトダイオードと信頼性、高周波特性、
歩留まり、面内均一性、再現性、信頼性に優れたヘテロ
接合バイポーラトランジスタ(HBT)との集積化受光
回路及びその製造方法に関するものである。
ドギャップの大きな半導体材料を用いることにより、ベ
ース層の不純物濃度を高くしてもエミッタ注入効率を低
下させることなく高い電流利得が得られること、このた
めベース抵抗が低く抑えられること等、トランジスタの
高性能化に有利な特徴を多く有している。特に、III-V
族化合物半導体を用いると、その優れた電子輸送特性、
材料の選択によりヘテロ構造の組み合わせが拡がるこ
と、電子デバイスのみならず光デバイスとの融合も可能
であること等利点が増大する。更に、この中でGaAs
よりも熱伝導率の高い半絶縁性InP基板に格子整合し
たInP/InGaAsヘテロ構造は、選択ウェットエ
ッチングによりInGaAsベース層の面出しが容易で
ある、InGaAsベース層の表面再結合電流がGaA
sに較べ低いためサイズ効果が少なく高い電流利得を有
する微細寸法素子が容易に実現できる、ターンオン電圧
が低い、InGaAsの電子移動度が高い等優れた特徴
を有し、また、ターンオン電圧のウェハー面内均一性に
優れる、相互コンダクタンス(gm)が高い等、超高速
・低消費電力用集積回路として高いポテンシャルを有す
る。
レクタ層構造はアンドープInGaAs、あるいはアン
ドープInGaAs、n形InP及びn形InGaAs
Pの4元混晶で構成されることからHBT構造における
ベース層(高濃度p形InGaAs)、コレクタ層、コ
レクタコンタクト層(高濃度p形InP)をもってIn
GaAsを光吸収層とする長波長帯(1.5μm帯)の
広帯域ダブルヘテロ構造pinフォトダイオードを形成
することができ、HBTとpinフォトダイオードを同
一エピ結晶基板を用いて集積化受光回路を製作すること
が可能になる。しかしながら、HBTのコレクタ層構造
とpinフォトダイオード吸収層とでは最適な層構造が
異なり、HBTの高速化に適した層構造とすると、従来
のpinフォトダイオードでは吸収層が薄くなりCR時
定数(Cはダイオードの接合容量、Rは素子寄生抵抗+
線路特性インピーダンス)が増大する。
波数応答特性及び飽和出力特性を改善した単一走行キャ
リア(uni−traveling−carrier
photodiode)フォトダイオード(UTC−P
D)が提案された[特開平9−275224号公報、及
び文献T.Ishibashi et al.,OSA
TOPS on Ultrafast Elecro
nics and Optoelectronics,
1997]。上記UTC−PDの特徴は、従来のpin
フォトダイオードでは光吸収層とキャリア走行層は同一
の空乏化した半導体層(InGaAs)を用いるのに対
し、キャリアの発生と走行を分離できる構造を有してい
る点である。これにより走行速度の大きなキャリア(電
子)のみを使用することができるので、応答速度が速
く、出力振幅特性に優れたフォトダイオードが実現でき
る効果がある。このUTC−PDの概念図(バンドダイ
アグラム図)[特開平9−275224号公報]に従う
と、UTC−PDは、半絶縁性基板上に順次エピ成長し
たn形電極層、キャリア走行層、p形キャリア光吸収
層、p形キャリアブロック層から構成されている。光吸
収層はバイアス状態で空乏化しないように、一定以上の
ドーピング濃度(2.5×1017から2.5×1018c
m-3の範囲内)とし、InPキャリア走行層は空乏化さ
せるべく低いドーピング濃度に設定する。また、図3に
はEriksson等により報告されたInP/InG
aAs HBT構造に整合したUTC−PDのエピ層構
造を示す[U.Eriksson,et al.,El
ectronics Letters.12th Nov
ember 1998 Vol.34,No.23,p
p.2270−2271]。
する際に問題となるのは、HBT構造におけるp形In
GaAsベース層厚(ドーピング濃度4×1019cm-3
程度)が40nmと光吸収層として機能するには層厚が
薄いことである。このベース層の厚さはHBT素子特性
である電流利得あるいは電流利得遮断周波数fT を増
加させるためには50nm程度の薄層化は不可欠であ
る。一方、pinフォトダイオードの吸収層厚はキャリ
ア走行時間とCR時定数や内部量子効率とのトレードオ
フで決まるものの、200nm以上は要求される。この
ためHBTのコレクタ層の一部を構成する比較的厚いア
ンドープInGaAsに外部からp形不純物を導入する
ことによりp形光吸収層を形成する方法が提案された
[前出、U.Eriksson,et al.,Ele
ctronics Letters.12th Nove
mber 1998 Vol.34,No.23,p
p.2270−2271]。この場合、外部からのp形
不純物導入はUTC−PDに該当する平面領域のみであ
り、HBT素子部に該当する平面領域はマスクしなけれ
ばならない。前出のU.Eriksson等は、プロセ
ス中外部から導入するp形不純物として拡散係数の大き
な亜鉛拡散法を用いて、コレクタ層中のアンドープIn
GaAsの一部をp形導電層に変換させている。しか
し、亜鉛拡散法を用いてp形不純物をInGaAs層中
に導入する場合問題となるのは、亜鉛拡散ドーピングの
濃度がUTC−PDに要求されるレベルよりも高く、更
にプロファイルの深さ方向の制御性に乏しい点である。
また、亜鉛拡散マスクとしてプラズマCVDあるいはス
パッタ法等で成膜するシリコン酸化膜(SiO2 )ある
いはシリコン窒化膜(SiN)を用いる必要が生じる。
この成膜時にダメージを誘起する無機絶縁膜はHBT素
子部、特にエミッタ/ベース接合特性を劣化させる可能
性があることも大きな問題となる。
て、超高速・低消費電力集積回路として有望なInP/
InGaAs HBTと、応答速度が速く、出力飽和特
性に優れた単一走行キャリアフォトダイオード(UTC
−PD)とを集積させるプロセスにおいて、UTC−P
Dの光吸収層をInGaAs層中に形成する場合、HB
T層構造ではコレクタ層の一部に相当するアンドープI
nGaAs層に対し外部からp形不純物を導入すること
によりp形InGaAs層に変換させる必要がある。従
来例では、亜鉛拡散法を用いてコレクタの一部に相当す
るアンドープInGaAs層にp形不純物を導入する方
策が提案されている。しかし、この亜鉛拡散法をフォト
ダイオード領域にのみ行うためには、プラズマCVDや
スパッタ法で堆積させたシリコン酸化膜(SiO2 )あ
るいはシリコン窒化膜(SiN)等を拡散マスクとして
用いるが、HBT素子部、特にまだパシベーション膜で
保護されていないInP/InGaAsエミッタ/ベー
ス接合に対してこれら無機絶縁膜を堆積すると、応力あ
るいは膜堆積時の半導体界面に与える損傷等の影響で、
接合特性すなわちトランジスタ特性が劣化する危険性が
生じる。これに加えて、一般に亜鉛拡散法でp形不純物
を導入する場合、その深さ方向のドーピングプロファイ
ルは制御性に乏しい。これは、UTC−PDにおいて最
適なp形InGaAs吸収層を設計するのに支障をきた
すことになる。
で、有効な内部量子効率とCR時定数を確保しつつ優れ
た周波数応答と飽和出力特性を有するUTC−PDと信
頼性、高周波特性、歩留まり、面内均一性、再現性、信
頼性に優れたHBTとの集積化受光回路を供給すること
ができ、超高速光通信フォトレシーバに適用することが
可能になるヘテロ接合バイポーラトランジスタ集積化受
光回路及びその製造方法を提供することを目的とする。
に本発明は、半絶縁性InP基板上にn形InPコレク
タコンタクト層、n形InGaAsP、アンドープIn
GaAsからなるコレクタ層、p形炭素ドープInGa
As及びp形炭素ドープInGaAsPから成るベース
層、n形InPエミッタ層、n形InPとn形InGa
Asから成るエミッタコンタクト層で構成されるメサ型
のヘテロ接合バイポーラトランジスタと、該コレクタコ
ンタクト層、該コレクタ層の一部に相当するキャリア走
行層、該コレクタ層の一部と該ベース層の一部に相当す
る光吸収層、該ベース層の一部に相当するキャリアブロ
ック層で構成されるフォトダイオードとを含む集積化受
光回路において、光吸収層はBeドープされていること
を特徴とするものである。
形InPコレクタコンタクト層、n形InGaAsP、
アンドープInGaAsからなるコレクタ層、p形炭素
ドープInGaAs及びp形炭素ドープInGaAsP
から成るベース層、n形InPエミッタ層、n形InP
とn形InGaAsから成るエミッタコンタクト層で構
成されるメサ型のヘテロ接合バイポーラトランジスタ
と、該コレクタコンタクト層、該コレクタ層の一部に相
当するキャリア走行層、該コレクタ層の一部と該ベース
層の一部に相当する光吸収層、該ベース層の一部に相当
するキャリアブロック層で構成されるフォトダイオード
とを含む集積化受光回路の製造方法において、該フォト
ダイオードを構成する平面領域においてのみ、ヘテロ接
合バイポーラトランジスタにおけるベース層に相当する
炭素ドープInGaAs及び炭素ドープInGaAs
P、ヘテロ接合バイポーラトランジスタにおけるコレク
タ層の一部に相当するアンドープInGaAsにアクセ
プター不純物をイオン注入することにより、少なくとも
上記アンドープInGaAsをキャリア濃度2.5×1
017から2.5×1018cm-3の範囲内のp形InGa
As層に変える工程と、上記アクセプター不純物がBe
であり、該Beイオン注入後に実施される活性化アニー
ルがヘテロ接合バイポーラトランジスタにおける炭素ド
ープInGaAs及び炭素ドープInGaAsPから成
るベース層のキャリア回復のために行われる脱水素アニ
ールと同時に実施される工程とを有することを特徴とす
る。
収層をHBTコレクタの一部に相当するアンドープIn
GaAs層中に形成するために、深さ方向ドーピングプ
ロファイルの制御性に優れたイオン注入を用いる。特
に、500℃程度の低いアニール温度でも注入したイオ
ンがほぼ完全に活性化しキャリア(ホール)となるベリ
リウム(Be)を用いたイオン注入法がInGaAs層
中にp形不純物を導入するためには最適である。Beを
多段エネルギーで注入することによりUTC−PDに要
求される2.5×1017から2.5×1018cm-3の濃
度に設定することができる。また、イオン注入法を用い
るとHBT素子部をカバーするマスクとしてレジストの
使用が可能となりトランジスタ特性の劣化が生じない利
点がある。
化させるためのアニール温度は、炭素ドープしたInG
aAsベース層の脱水素化アニール温度に近いことか
ら、MOCVD成長InP/InGaAs HBTプロ
セスと共通化することが可能となる。
時定数を確保しつつ優れた周波数応答と飽和出力特性を
有するフォトダイオードと信頼性、高周波特性、歩留ま
り、面内均一性、再現性、信頼性に優れたHBTとの集
積化受光回路を供給することができ、超高速光通信フォ
トレシーバに適用することが可能になる。
形態例を詳細に説明する。
板(半絶縁性InP基板)上に製作したメサ型のヘテロ
接合のバイポーラトランジスタ(InP/InGaAs
HBT)と単一走行キャリアフォトダイオード(UT
C−PD)の断面構造概略図を示している。
P/InGaAs HBTとUTC−PDを含む集積化
受光回路が形成される。前記InP/InGaAs H
BTは、半絶縁性InP基板11上にn形InPが積層
され、このコレクタコンタクト層9上にn形InGaA
sP、アンドープInGaAsからなるコレクタ層8,
7及びコレクタ電極10が積層され、前記コレクタ層7
の上にp形炭素ドープInGaAs及びp形炭素ドープ
InGaAsPから成るベース層6,5が積層され、こ
のベース層5上にn形InPエミッタ層3及びベース電
極4が積層され、前記エミッタ層3の上にn形InPと
n形InGaAsから成るエミッタコンタクト層2が積
層され、このエミッタコンタクト層2の上にエミッタ電
極1が積層されて構成される。また前記UTC−PD
は、前記半絶縁性InP基板11上に前記コレクタコン
タクト層9、前記コレクタ層8,7の一部に相当するキ
ャリア走行層8′、前記コレクタ層8,7の一部と前記
ベース層6、5の一部に相当するBeドープされている
P形光吸収層12及びP形光吸収層6′、前記ベース層
6,5の一部に相当するP形キャリアブロック層5′、
前記コレクタコンタクト層9に相当するn形電極層
9′、アノード電極4′、カソード電極10′より構成
される。
/InGaAsHBTの集積化受光回路の製造方法を説
明する。
nP基板上に減圧MOVPE(MOCVD)法によっ
て、コレクタにオーミック性抵抗を形成するためのn形
InPコレクタコンタクト層、n形InGaAsPとア
ンドープInGaAsから成るコレクタ層、高濃度炭素
アクセプタ不純物をドーピングしたp形InGaAsと
UTC−PDにおいてp形キャリアブロック層として働
くp形InGaAsPから成るベース層、n形InPエ
ミッタ層、エミッタにオーミック性抵抗を形成するため
のn形InPとn形InGaAsから成るエミッタコン
タクト層を順次エピタキシャル成長させたHBT積層構
造を用いて作製した。エピ層構造を図2に示した。
でマスクし、エミッタ領域以外をクエン酸/過酸化水素
水/水あるいは硫酸/過酸化水素水/水による選択ウェ
ットエッチングによりn形InGaAsエミッタコンタ
クト層を、また塩酸/リン酸による選択ウェットエッチ
ングによりn形InPエミッタコンタクト層及びn形I
nPエミッタ層を除去し、p形炭素ドープInGaAs
Pベース層を露出させる。この時、UTC−PDに関し
てはマスク無しで全面n形InGaAs層、n形InP
層を除去し、p形炭素ドープInGaAsPベース層を
露出させる。エミッタ領域を規定していた上記レジスト
マスクは有機溶剤で除去する。
C−PD以外の領域をレジストでマスクし、Beイオン
注入を行う。具体的には加速電圧25keV,50ke
v,75kevから成る3段Beイオン注入を行う。注
入ドーズ量、加速電圧は少なくともHBTコレクタ層の
一部に相当するアンドープInGaAs層がキャリア濃
度2.5×1017から2.5×1018cm-3の範囲を満
たす条件で注入し、所望のBeドーピングプロファイル
が得られる。上記イオン注入用レジストマスクを有機溶
剤で除去した後、p形炭素ドープInGaAsP及びp
形炭素ドープInGaAs層の脱水素アニールを行う。
この脱水素アニールによりp形炭素ドープInGaAs
P及びp形炭素ドープInGaAs層中の炭素アクセプ
ターが活性化しベース層中のキャリア濃度が増加すると
同時に、コレクタ中InGaAs層に注入されたBeイ
オンが活性化し、該アンドープInGaAs層もp形導
電性を示すことになり、UTC−PDにおいて光吸収層
として作用する。
Pt/Auベース電極及びTi/Pt/Auエミッタ電
極を蒸着・リフトオフ法で形成する。更にベース/コレ
クタ領域を規定するレジストパタンを形成し、選択ウェ
ットエッチングによりp形InGaAsP/p形InG
aAsベース層、アンドープInGaAs/n形InG
aAsPコレクタ層を各々除去しn形InPコレクタコ
ンタクト層を露出させ、蒸着・リフトオフ法によりTi
/Pt/Auコレクタ電極を形成する。
極に相当するアノード電極を蒸着・リフトオフで形成
し、HBTと同じレジストマスクでp形InGaAsP
キャリアブロック層、Beイオン注入を行ったp形In
GaAs光吸収層、アンドープInGaAsPキャリア
走行層を選択ウェットエッチングしHBTのコレクタコ
ンタクト層に相当するn形InP電極層を露出させ、コ
レクタ電極に相当するカソード電極を形成する。
走行キャリアフォトダイオード(UTC−PD)のp形
光吸収層をHBTコレクタに相当するアンドープInG
aAs層中に形成するため深さ方向ドーピングプロファ
イルの制御性に優れたBeイオン注入法を用いることに
より、従来技術の有していた課題を解決して、有効な内
部量子効率とCR時定数を確保しつつ優れた周波数応答
と飽和出力特性を有するフォトダイオードと信頼性、高
周波特性、歩留まり、面内均一性、再現性、信頼性に優
れたHBTとの集積化受光回路を供給することができ、
超高速光通信フォトレシーバに適用することが可能にな
る。
性InP基板)上に製作したInP/InGaAs H
BTとUTC−PDの断面構造概略図を示している。
As HBTとUTC−PDのエピ層構造を示す説明図
である。
UTC−PDのエピ層構造を示す説明図である。
ト層 3 n形InPエミッタ層 4 ベース電極 4′ アノード電極 5 p形炭素ドープInGaAsPベース層 5′ p形キャリアブロック層 6 p形炭素ドープInGaAsベース層 6′ p形光吸収層 7 アンドープInGaAsコレクタ層 8 n形InGaAsPコレクタ層 8′ キャリア走行層 9 n形InPコレクタコンタクト層 9′ n形電極層 10 コレクタ電極 10′ カソード電極 11 半絶縁性InP基板 12 Beイオン注入で形成されたp形光吸収層(I
nGaAs)
Claims (2)
- 【請求項1】 半絶縁性InP基板上にn形InPコレ
クタコンタクト層、n形InGaAsP、アンドープI
nGaAsからなるコレクタ層、p形炭素ドープInG
aAs及びp形炭素ドープInGaAsPから成るベー
ス層、n形InPエミッタ層、n形InPとn形InG
aAsから成るエミッタコンタクト層で構成されるメサ
型のヘテロ接合バイポーラトランジスタと、該コレクタ
コンタクト層、該コレクタ層の一部に相当するキャリア
走行層、該コレクタ層の一部と該ベース層の一部に相当
する光吸収層、該ベース層の一部に相当するキャリアブ
ロック層で構成されるフォトダイオードとを含む集積化
受光回路において、光吸収層はBeドープされているこ
とを特徴とするヘテロ接合バイポーラトランジスタ集積
化受光回路。 - 【請求項2】 半絶縁性InP基板上にn形InPコレ
クタコンタクト層、n形InGaAsP、アンドープI
nGaAsからなるコレクタ層、p形炭素ドープInG
aAs及びp形炭素ドープInGaAsPから成るベー
ス層、n形InPエミッタ層、n形InPとn形InG
aAsから成るエミッタコンタクト層で構成されるメサ
型のヘテロ接合バイポーラトランジスタと、該コレクタ
コンタクト層、該コレクタ層の一部に相当するキャリア
走行層、該コレクタ層の一部と該ベース層の一部に相当
する光吸収層、該ベース層の一部に相当するキャリアブ
ロック層で構成されるフォトダイオードとを含む集積化
受光回路の製造方法において、 該フォトダイオードを構成する平面領域においてのみ、
ヘテロ接合バイポーラトランジスタにおけるベース層に
相当する炭素ドープInGaAs及び炭素ドープInG
aAsP、ヘテロ接合バイポーラトランジスタにおける
コレクタ層の一部に相当するアンドープInGaAsに
アクセプター不純物をイオン注入することにより、少な
くとも上記アンドープInGaAsをキャリア濃度2.
5×10 17から2.5×1018cm-3の範囲内のp形I
nGaAs層に変える工程と、 上記アクセプター不純物がBeであり、該Beイオン注
入後に実施される活性化アニールがヘテロ接合バイポー
ラトランジスタにおける炭素ドープInGaAs及び炭
素ドープInGaAsPから成るベース層のキャリア回
復のために行われる脱水素アニールと同時に実施される
工程とを有することを特徴とするヘテロ接合バイポーラ
トランジスタ集積化受光回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28432799A JP3688952B2 (ja) | 1999-10-05 | 1999-10-05 | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28432799A JP3688952B2 (ja) | 1999-10-05 | 1999-10-05 | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001111095A true JP2001111095A (ja) | 2001-04-20 |
JP3688952B2 JP3688952B2 (ja) | 2005-08-31 |
Family
ID=17677134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28432799A Expired - Fee Related JP3688952B2 (ja) | 1999-10-05 | 1999-10-05 | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3688952B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734519B1 (en) | 2002-10-21 | 2004-05-11 | Mitsubishi Denki Kabushiki Kaisha | Waveguide photodiode |
JP2005244213A (ja) * | 2004-01-30 | 2005-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 光電子集積回路およびその製造方法 |
US7297976B2 (en) | 2004-11-22 | 2007-11-20 | Electronics And Telecommunications Research Institute | Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process |
-
1999
- 1999-10-05 JP JP28432799A patent/JP3688952B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6734519B1 (en) | 2002-10-21 | 2004-05-11 | Mitsubishi Denki Kabushiki Kaisha | Waveguide photodiode |
JP2005244213A (ja) * | 2004-01-30 | 2005-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 光電子集積回路およびその製造方法 |
US7297976B2 (en) | 2004-11-22 | 2007-11-20 | Electronics And Telecommunications Research Institute | Optoelectronic transmitter integrated circuit and method of fabricating the same using selective growth process |
Also Published As
Publication number | Publication date |
---|---|
JP3688952B2 (ja) | 2005-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
JP3705013B2 (ja) | 半導体素子 | |
EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
US5631173A (en) | Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter | |
US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
Sugiura et al. | High-current-gain InGaAs/InP double-heterojunction bipolar transistors grown by metal organic vapor phase epitaxy | |
JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
US6876012B2 (en) | Hetero-bipolar transistor | |
JP2001077204A (ja) | 半導体集積回路とその製造方法 | |
JP2004342733A (ja) | 半導体装置の製造方法及びその製造方法による半導体装置 | |
US7364977B2 (en) | Heterojunction bipolar transistor and method of fabricating the same | |
JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3948521B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 | |
JPH10321640A (ja) | 半導体装置及びその製造方法 | |
JPH08241896A (ja) | ヘテロ接合バイポーラトランジスタ(hbt) | |
JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP2000174031A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP2002134525A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2580281B2 (ja) | バイポーラトランジスタ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050609 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |