JP3701898B2 - 自動しきい値制御回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
赤外線方式の通信システムは、ノートパソコン、携帯電話、ＰＤＡ（Personal Digital Assistant；パーソナル・デジタル・アシスタント））等の情報通信機器で幅広く利用されている。
【０００２】
赤外線通信システムは、データの光送信装置と光受信装置とを１パッケージ化した受発光モジュールと、電気的にデータを処理するシステムＬＳＩとで構成される。
【０００３】
赤外線通信システムには、様々な規格が提案されているが、近年は、ＩｒＤＡ規格を採用した赤外線通信システムが主流である。
【０００４】
本発明は、前述の赤外線通信システムの構成に使用されている光受信装置において、しきい値電圧を適正に設定する自動しきい値制御回路に関するものである。
【０００５】
【従来の技術】
前述した情報通信機器は、屋内の蛍光灯下で頻繁に使用される。特に近年は、蛍光灯がインバータ化され、そのインバータ式蛍光灯によるノイズが各種の機器に影響を及ぼし、問題になっている。
【０００６】
このため、受発光モジュールの光受信装置は、インバータ蛍光灯のノイズ対策として、図６に示すような、自動しきい値制御回路（Auto Threshold Control 回路）が一般的によく用いられている。この自動しきい値制御回路というのは、光信号のレベルを判定する際のしきい値電圧を判定対象の光信号のレベルに応じて自動的に適切な値に変更するものである。
【０００７】
図６において、３３，３４，３５はそれぞれＮＰＮトランジスタ、３６，３７，３８，３９，４０はそれぞれＰＮＰトランジスタ、４１はコンデンサ、４２は電流源、４３は入力端子、４４は出力端子、４５は電源端子、４６はグラウンド端子、４７は光信号から変換された矩形波パルス等の交流の信号電圧（ｖ_s）、４８は自動しきい値制御回路に与えられる直流のバイアス電圧（Ｖ_ref）である。４９はＰＮＰトランジスタ３６，３７，４０からなる第１のカレントミラー回路、５０はＰＮＰトランジスタ３８，３９からなる第２のカレントミラー回路である。
【０００８】
以下、この自動しきい値制御回路の動作について説明する。
【０００９】
図６の自動しきい値制御回路では、光信号を増幅する前段の交流増幅器（図示せず）から入力端子４３に、例えば図７（ａ）の実線Ａ１で示すような例えば＋極性の矩形波パルス列からなる交流の信号電圧（ｖ_s）４７が入力されると、第１のカレントミラー回路４９の作用によって、ＰＮＰトランジスタ４０のコレクタ電流は、矩形波パルスの発生期間には信号電圧（ｖ_s）４７の振幅に対応して増加し、非発生期間には減少してバイアス電圧（Ｖ_ref）で決まる平常状態の値に戻る。
【００１０】
増加したＰＮＰトランジスタ４０のコレクタ電流によって、コンデンサ４１は充電され、ＰＮＰトランジスタ４０のコレクタおよびＮＰＮトランジスタ３５のベースと接続されているコンデンサ４１の端子電位を徐々に上げる。
【００１１】
ＮＰＮトランジスタ３５のエミッタ負荷の変動が小さいとものとして無視すれば、ＮＰＮトランジスタ３５のベース−エミッタ間電圧（Ｖ_BE）は一定であるため、ＮＰＮトランジスタ３５のベース電位（上記コンデンサ４１の端子電位）が上がると、ＮＰＮトランジスタ３５のエミッタ電位も、例えば図７（ａ）の実線Ａ２で示すように、ベース電位と同じだけ上がる。
【００１２】
矩形波パルスの非発生期間になって信号電圧（ｖ_s）４７が０になると、ＰＮＰトランジスタ４０のコレクタ電流は定常状態に戻り、今度はＮＰＮトランジスタ３５を通してコンデンサ４１に放電電流が流れることになり、コンデンサ４１の端子電位は徐々に下降していく。このときの下降速度は充電のときの上昇速度よりも十分に遅く設定されていて、矩形波パルス列が継続的に入力される場合、コンデンサ４１の端子電位は上昇下降を繰り返しながら徐々に上昇していき、充電電荷量と放電電荷量とが平衡したところで、コンデンサ４１の端子電位が安定することになる。
【００１３】
この際に、コンデンサ４１の充電側回路（ＰＮＰトランジスタ３７，４０およびコンデンサ４１）の回路定数を設定することで、矩形波パルスの発生時におけるコンデンサ４１の端子電位の上昇速度を決めることができる。また、コンデンサ４１の放電側回路（ＮＰＮトランジスタ３５およびコンデンサ４１）の回路定数を設定することで、矩形波パルスの非発生時におけるコンデンサ４１の端子電圧の下降速度を決めることができる。そして、コンデンサ４１の充電側回路と放電側回路の回路定数の設定によって、充電と放電とが平衡するコンデンサ４１の端子電位を変化させることができ、それらを適切に設定することによってＮＰＮトランジスタ３５のエミッタ電位、すなわち出力端子４４に現れるしきい値電圧を信号電圧（ｖ_s）４７の例えば１／２、１／３，１／４等に任意の値に設定することが可能となる。
【００１４】
上記の構成においては、出力端子４４から出力されるしきい値電圧を目標値、例えば信号電圧の例えば１／２に設定するために、コンデンサ４１の充電速度と放電速度を適切に設定し、かつコンデンサ４１の端子電圧を安定させるために、コンデンサ４１の充電速度と放電速度を十分に遅くし、矩形波パルスの繰り返しによってコンデンサ４１の端子電圧が大きく変動せず、目標となるしきい値電圧に安定して到達させるために、コンデンサ４１の端子電位を早くても数μｓ〜数十μｓの時間をかけて安定させるようにしている。
【００１５】
以上のような動作により、信号電圧（ｖ_s）４７が入力されると、しきい値電圧が上がるため、インバータ蛍光灯のノイズが同時に入っても、これによる誤動作を回避でき、受信不能とはならない。ただし、ノイズレベルによっては、赤外線通信システムの最大受信距離が落ちる。
【００１６】
信号電圧（ｖ_s）４７が−極性の場合（信号論理が反対）、＋極性の場合と逆の動作をする。
【００１７】
【発明が解決しようとする課題】
上記した従来の自動しきい値制御回路では、しきい値電圧を目標値、例えば信号電圧の例えば１／２に設定するためには、コンデンサ４１の充電速度と放電速度を適切に設定する必要がある。充電速度については、信号電圧（ｖ_s）４７が入力される差動増幅器の一対のＮＰＮトランジスタ３３，３４のベース電圧差によってコンデンサ４１の充電電流が変化するので、適切な設定が困難である。また、放電速度については、コンデンサ４１に蓄積された電荷をＮＰＮトランジスタ３５を通して放電する構成であり、放電電流がＮＰＮトランジスタ３５のｈfe等に依存し、さらにＮＰＮトランジスタ３５に接続される負荷にも依存するため、ばらつきが大きく、任意の値に設定することができず、適切な設定が困難である。
【００１８】
また、上記したように、矩形波パルスの発生期間にコンデンサ４１を充電し、非発生期間にコンデンサ４１を放電させることでしきい値電圧を調整しており、充電速度を早くしすぎると、充電および放電の繰り返しで、しきい値電圧が大きく変動し、安定したしきい値電圧を得ることができない。そのため、充電は早くても数μｓから数十μｓの期間内に徐々に行う必要があり、その結果高速応答ができない。
【００１９】
また、無信号時には自動しきい値制御回路から得られるしきい値電圧が０Ｖ（バイアス電圧が基準）であり、受信信号レベルを検出する比較器に無信号時しきい値電圧電圧を別回路で与えなければならないという課題がある。
【００２０】
本発明の目的は、しきい値電圧の設定を容易に行うことができる自動しきい値制御回路を提供することである。
【００２１】
本発明の他の目的は、入力される信号電圧の変化にしきい値電圧を高速に応答させることができる自動しきい値制御回路を提供することである。
【００２２】
本発明のさらに他の目的は、無信号時しきい値電圧電圧を別回路を設けることなく生成することができる自動しきい値制御回路を提供することである。
【００２３】
【課題を解決するための手段】
請求項１記載の自動しきい値制御回路は、第１の第１導電型トランジスタのエミッタと第２の第１導電型トランジスタのエミッタとが第１の電流源の一端に接続されている。また、第１の第１導電型トランジスタのコレクタに第１の第２導電型トランジスタのベースおよびコレクタと第２の第２導電型トランジスタのベースとが接続されている。また、第２の第２導電型トランジスタのコレクタに第２の第１導電型トランジスタのコレクタと第３の第１導電型トランジスタのベースと第４の第１導電型トランジスタのベースとが接続されている。また、第３の第１導電型トランジスタのエミッタに第２の第１導電型トランジスタのベースが接続されている。また、第４の第１導電型トランジスタのエミッタに第５の第１導電型トランジスタのベースとコンデンサの一端とが接続されている。また、第５の第１導電型トランジスタのエミッタに第２の電流源の一端が接続されている。また、第１および第２の第２導電型トランジスタのエミッタと第３，第４および第５の第１導電型トランジスタのコレクタとが電源端子に接続されている。また、第１および第２の電流源の他端とコンデンサの他端とがグラウンド端子に接続されている。また、第１の第１導電型トランジスタのベースに入力端子を設け、第４の第１導電型トランジスタのエミッタに出力端子を設け、前記入力端子と前記出力端子の間に少なくとも減衰器を介在させている。
【００２４】
この構成によれば、第１の第１導電型トランジスタのベースに与えられた電圧をそのまま第４の第１導電型トランジスタのエミッタの電圧に反映させ、第１の第１導電型トランジスタのベースに与えられた電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから取り出すようにしているので、従来例のようなコンデンサの充電速度、放電速度の設定のような複雑な設定は必要なく、上記のような電圧反映のために、第１および第２の電流源の電流値を２対１に設定するだけでよく、所望のしきい値電圧を出力するための設定が容易である。なお、本回路は、第１の第１導電型トランジスタのベースに与えられた電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから取り出す構成であるので、比較対象の信号電圧を減衰器等で所望の比で減衰させた上で第１の第１導電型トランジスタのベースに入力するか、もしくは、第４の第１導電型トランジスタのエミッタに現れる電圧を所望の比で減衰させることが必要である。
【００２５】
また、第１の第１導電型トランジスタのベースに与えられた電圧をそのまま第４の第１導電型トランジスタのエミッタの電圧に反映させ、第１の第１導電型トランジスタのベースに与えられた電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから取り出すようにしているので、従来例のようなコンデンサの充電および放電の平衡によってしきい値電圧を決めるものではない。したがって、しきい値電圧が不安定になる要因はないので、トランジスタの動作速度に近い速度でしきい値電圧を信号電圧に追従させることができ、高速応答が可能である。
【００２６】
請求項２記載の自動しきい値制御回路は、請求項１記載の自動しきい値制御回路において、入力端子と第１の第１導電型トランジスタのベースとの間に減衰器を介在させている。
【００２７】
この構成によれば、信号電圧を減衰器で減衰させてから第１の第１導電型トランジスタのベースに加えるので、信号電圧を減衰させた電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから出力し、それを出力端子よりそのまま所望のしきい値電圧として取り出すことができる。その結果、請求項１と同様の作用が得られる。
【００２８】
請求項３記載の自動しきい値制御回路は、請求項１記載の自動しきい値制御回路において、第４の第１導電型トランジスタのエミッタと出力端子との間に減衰器を介在させている。
【００２９】
この構成によれば、信号電圧をそのまま第１の第１導電型トランジスタのベースに加えるので、信号電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから出力される。したがって、その電圧を減衰器で減衰させることで出力端子より所望のしきい値電圧を取り出すことができる。その結果、請求項１と同様の作用が得られる。
【００３０】
請求項４記載の自動しきい値制御回路は、請求項１、２または３記載の自動しきい値制御回路において、第３の第１導電型トランジスタをＭ個（Ｍは２以上の任意の整数）の第１導電型トランジスタの並列回路で構成し、第４の第１導電型トランジスタをＮ個（Ｎは２以上の任意の整数）の第１導電型トランジスタの並列回路で構成して、入力端子と出力端子との間に任意の大きさの電位差を発生させている。
【００３１】
この構成によれば、入力端子および出力端子間にあらかじめ任意の電位差を発生させるので、請求項１、２または３の課題解決に加えて、比較器に無信号時しきい値電圧電圧を別回路で与えなければならないといった課題を解決できる。
【００３２】
請求項５記載の自動しきい値制御回路は、請求項１、２または３記載の自動しきい値制御回路において、第１および第２の電流源として、入力側素子となる第６の第１導電型トランジスタと出力側素子となる第７および第８の第１導電型トランジスタからなるカレントミラー回路と、前記第６の第１導電型トランジスタに電流を供給する第３の電流源とで構成される共通の電流源回路を用いている。
【００３３】
この構成によれば、請求項１、２または３の課題解決に加えて、さらに回路規模を小さくでき、チップ面積が小さくなる作用を有し、コストが低減できる。
【００３４】
請求項６記載の自動しきい値制御回路は、請求項５記載の自動しきい値制御回路において、第７の第１導電型トランジスタをＹ個（Ｙは２以上の任意の整数）の第１導電型トランジスタの並列回路で構成し、第８の第１導電型トランジスタをＺ個（Ｚは２以上の任意の整数）の第１導電型トランジスタの並列回路で構成して、入力端子と出力端子との間に任意の大きさの電位差を発生させたことを特徴とする。
【００３５】
この構成によれば、請求項５の課題解決に加えて、入力端子および出力端子間にあらかじめ任意の電位差を発生できるので、比較器に無信号時しきい値電圧電圧を別回路で与えなければならないといった課題を解決できる。
【００３６】
【発明の実施の形態】
（第１の実施の形態）
図１に、赤外線通信システムの光受信装置のブロック図の一例を示す。図１において、１は赤外線信号光を受信するフォトダイオードである。２はフォトダイオード１の電流を電圧に変換する電流電圧変換増幅器である。３は電流電圧変換増幅器２の出力を交流増幅する交流増幅器である。４は交流増幅器３の出力信号のピークレベルの例えば１／２のレベルをしきい値電圧として出力する自動しきい値制御回路である。５は無信号時に信号がないことを判定するための微小な無信号時しきい値電圧を発生する無信号時しきい値発生回路であり、自動しきい値制御回路４の出力電圧に無信号時しきい値電圧を加算した電圧を出力する機能を有する。６は交流増幅器３の出力と無信号時しきい値発生回路５によって無信号時しきい値電圧が付加されたしきい値電圧とを比較する比較器である。７および８は比較器６の２つの入力端子、すなわち信号端子７およびしきい値端子８である。
【００３７】
図１を用いて、光受信のフローを説明する。光は、フォトダイオード１で受信され、電流電圧変換増幅器２で電圧に変換され、交流増幅器３で比較器６に必要な大きさまで電圧増幅される。
【００３８】
増幅された信号は２つの経路に分かれ、一方は自動しきい値制御回路４へ入力される。自動しきい値制御回路４は、入力信号に対して、設定された電圧レベルをしきい値電圧として出力する。通常は、信号の１／２である。以下では、信号の１／２にしきい値レベルを設定したとして本発明を説明する。
【００３９】
自動しきい値制御回路４の出力は、無信号時しきい値発生回路５へ入力される。無信号時しきい値発生回路５では、フォトダイオード１に光信号が入っていないとき（無信号時）に、比較器６に対してしきい値電圧を与える。
【００４０】
比較器６は、信号端子７に加えられる交流増幅器３の出力レベルと、しきい値端子８に加えられる無信号時しきい値電圧が付加されたしきい値電圧のレベルとを比較し、比較結果に基づき、出力端子９にあらかじめ決められた論理（ＨレベルまたはＬレベル）の信号を出力する。
【００４１】
つぎに、図２の回路図を用いて、図１の自動しきい値制御回路４の具体的な構成について説明する。
【００４２】
この自動しきい値制御回路は、図２に示すように、第１のＮＰＮトランジスタ１０のエミッタと第２のＮＰＮトランジスタ１１のエミッタとが第１の電流源１７の一端に接続されている。また、第１のＮＰＮトランジスタ１０のコレクタに第１のＰＮＰトランジスタ１５のベースおよびコレクタと第２のＰＮＰトランジスタ１６のベースとが接続されている。
【００４３】
また、第２のＰＮＰトランジスタ１６のコレクタに第２のＮＰＮトランジスタ１１のコレクタと第３のＮＰＮトランジスタ１２のベースと第４のＮＰＮトランジスタ１３のベースとが接続されている。また、第３のＮＰＮトランジスタ１２のエミッタに第２のＮＰＮトランジスタ１１のベースが接続されている。
【００４４】
また、第４のＮＰＮトランジスタ１３のエミッタに第５のＮＰＮトランジスタ１４のベースとしきい値電圧保持用のコンデンサ１９の一端とが接続されている。また、第５のＮＰＮトランジスタ１４のエミッタに第２の電流源１８の一端が接続されている。
【００４５】
また、第１および第２のＰＮＰトランジスタ１５，１６のエミッタと第３，第４および第５のＮＰＮトランジスタ１２，１３，１４のコレクタとが電源端子２２に接続されている。また、第１および第２の電流源１７，１８の他端とコンデンサ１９の他端とがグラウンド端子２３に接続されている。
【００４６】
また、第１のＮＰＮトランジスタ１０のベースに減衰比１／２の減衰器２６を介して入力端子２０を設け、第４のＮＰＮトランジスタ１３のエミッタに出力端子２１を設けている。入力端子２０には、前段の交流増幅器（図１参照）から矩形波パルスからなる交流の信号電圧（ｖ_s）２４が与えられ、第１のＮＰＮトランジスタ１０のベースには直流のバイアス電圧（Ｖ_ref）２５が与えられる。
【００４７】
上記においては、ＮＰＮトランジスタが第１導電型トランジスタに該当し、ＰＮＰトランジスタが第２の導電型トランジスタに該当する。
【００４８】
図２に示した自動しきい値制御回路は、定常状態のとき、すなわち信号電圧（ｖ_s）２４が入力されていないときには、第１のＮＰＮトランジスタ１０および第２のＮＰＮトランジスタ１１のベース間に現れるオフセット電圧が小さいとして、それを無視すると、以下の式が成り立つ。
【００４９】
Ｖ_B10＝Ｖ_B11＝Ｖ_ref ・・・（１）
Ｖ_B12＝Ｖ_B13 ・・・（２）
Ｉ_E12＝Ｉ₁／２／（１＋ｈ_fe11） ・・・（３）
Ｉ_E13＝Ｉ₂／（１＋ｈ_fe14） ・・・（４）
ただし、Ｖ_B10，Ｖ_B11，Ｖ_B12，Ｖ_B13はそれぞれＮＰＮトランジスタ１０，１１，１２，１３のベース電圧、Ｉ_E12，Ｉ_E13はＮＰＮトランジスタ１２，１３のエミッタ電流、ｈ_fe11，ｈ_fe14はそれぞれＮＰＮトランジスタ１１，１４の電流増幅率、Ｉ₁，Ｉ₂は電流源１７，１８の電流である。
【００５０】
式（１）〜（４）より、Ｉ₁／２＝Ｉ₂とし、ｈ_feは、自動しきい値制御回路がＩＣで集積化されているので、すべて同じであるとするなら、出力端子２１に現れる電圧はバイアス電圧（Ｖ_ref）と同じ電圧となる。
【００５１】
入力端子２０に図７（ｂ）において実線Ｂ１で示すような矩形波パルスからなる信号電圧（ｖ_s）２４が入力されると、矩形パルスの発生期間において、第１のＮＰＮトランジスタ１０のベース電位がＶ_refから信号電圧（ｖ_s）２４の１／２の電圧ｖ_s／２上がる。
【００５２】
ここで、第１および第２のＮＰＮトランジスタ１０，１１、第１および第２のＰＮＰトランジスタ１５，１６、および電流源１７は差動増幅回路を構成しているので、第１のＮＰＮトランジスタ１０のベース電位がｖ_s／２上昇すると、第２のＮＰＮトランジスタ１１のベース電位も第１のＮＰＮトランジスタ１０のベース電位の変化をそのまま反映してＶ_refからｖ_s／２上昇する。
【００５３】
ここで、第３のＮＰＮトランジスタ１２の負荷の変動が小さいとしてそれを無視し、第３および第４のＮＰＮトランジスタ１２，１３の負荷（この場合、第２および第５のＮＰＮトランジスタ１１，１４）が等しいと仮定すると、第３および第４のＮＰＮトランジスタ１２，１３のベース電位も同様にｖ_s／２上がる。
【００５４】
このとき、第４のＮＰＮトランジスタ１３がコンデンサ１９を急速に充電し、コンデンサ１９の電位、つまり第５のＮＰＮトランジスタ１４のベース電位を急速に上昇させ、数ｎｓ〜数十ｎｓ程度で、Ｖ_refからｖ_s／２上がった状態（第２のＮＰＮトランジスタ１１のベース電位と同じ電位）で安定する。その結果、出力端子２１の電圧は、図７（ｂ）において点線Ｂ２で示すように、信号電圧（ｖ_s）２４が入力されたときに、数ｎｓ〜数十ｎｓ程度のごく短い遅れが生じるだけ定常状態からｖ_s／２あがったＶ_ref＋ｖ_s／２となり、高速応答が可能となる。なお、図７（ｂ）において、実線Ｂ３は、無信号時しきい値発生回路（図１参照）を通ることで、微小な無信号時しきい値電圧が付加された状態を示している。
【００５５】
つぎに、信号電圧（ｖ_s）２４の入力時において、矩形波パルスの非発生期間になると、第１および第２のＮＰＮトランジスタ１０，１１のベース電位、第３のＮＰＮトランジスタ１２のベース電位、エミッタ電位、第４のＮＰＮトランジスタ１３のベース電位は、ｖ_s／２下がり、定常状態にもどる。しかし、第４のＮＰＮトランジスタ１３のエミッタは、コンデンサ１９に接続されており、コンデンサ１９が電荷を充電しているので、急には電位を下げず、Ｖ_ref＋ｖ_s／２の電圧から徐々に電圧を下降させていき、定常状態に戻る。出力端子２１の電圧が定常状態に戻るまでの時間は、第４のＮＰＮトランジスタ１３のエミッタ負荷に依存するが、この実施の形態では、遅くともつぎの矩形波パルス発生期間が始まる前には定常状態に戻ることができるように設定されている。
【００５６】
ここで、第１のＮＰＮトランジスタ１０および第２のＮＰＮトランジスタ１１のベース間に現れるオフセット電圧について説明する。
【００５７】
第１および第２のＮＰＮトランジスタ１０，１１よりなる差動回路のコレクタ負荷に差があるため、コレクタ電流に差が発生する。第１の実施の形態の場合の式を以下に示す。
【００５８】
Ｉ_C10＝Ｉ_C15＋Ｉ_B15＋Ｉ_B16 ・・・（５）
Ｉ_C11＝Ｉ_C16−Ｉ_B12−Ｉ_B13 ・・・（６）
Ｉ_C15＝Ｉ_C16 ・・・（７）
ただし、Ｉ_C10は第１のＮＰＮトランジスタ１０のコレクタ電流、Ｉ_C11は第２のＮＰＮトランジスタ１１のコレクタ電流、Ｉ_C15は第１のＰＮＰトランジスタ１５のコレクタ電流、Ｉ_C16は第２のＰＮＰトランジスタ１６のコレクタ電流、Ｉ_B12は第３のＮＰＮトランジスタ１２のベース電流、Ｉ_B13は第４のＮＰＮトランジスタ１３のベース電流、Ｉ_B15は第１のＰＮＰトランジスタ１５のベース電流、Ｉ_B16は第２のＰＮＰトランジスタ１６のベース電流である。
【００５９】
オフセット電圧は、Ｉ₁／２＝Ｉ₂とすると、第３および第４のＮＰＮトランジスタ１２，１３では発生しないので、第１および第２のＮＰＮトランジスタ１０，１１のベースの電圧差となる。
【００６０】
Ｖ_B10−Ｖ_B11＝（ｋＴ／ｑ）＊[ｌｎ（Ｉ_C10／Ｉ_C11）] ・・・（８）
上式（３）〜（８）において、自動しきい値制御回路がＩＣで集積化されているので、各トランジスタのｈ_feがすべて同じであるとすると、
Ｖ_B10−Ｖ_B11＝（ｋＴ／ｑ）＊（ｌｎ[（２＋ｈ_fe）／（ｈ_fe＋２／ｈ_fe）]）となる。ここで、ｋはボルツマン定数、ｑは電荷、Ｔは絶対温度であり、（ｋＴ／ｑ）≒２６ｍＶ、ｈ_fe＝１００とすると、
Ｖ_B10−Ｖ_B11≒０．５ｍＶ
となり、オフセット電圧は、約０．５ｍＶ発生する。この電圧値は十分小さい値であり、上記したように無視できるものである。
【００６１】
以上説明したように、この実施の形態の自動しきい値制御回路によれば、従来例のように充放電動作の平衡によって出力電圧を決める構成ではなく、第１および第２のＮＰＮトランジスタ１０，１１、第１および第２のＰＮＰトランジスタ１５，１６、第１の電流源１７からなる差動増幅回路を用いて、差動増幅回路に入力された電圧をそのまま反映して出力し、さらにこの電圧を第３，第４および第５のＮＰＮトランジスタ１２，１３，１４を介して出力端子２１に反映する構成であり、そのためには２つの電流源１７，１８の電流比をＩ₁／２＝Ｉ₂と設定する程度の簡単な設定を行うだけでよく、所望のしきい値電圧を発生させるための設定が容易である。
【００６２】
また、第１および第２のＮＰＮトランジスタ１０，１１、第１および第２のＰＮＰトランジスタ１５，１６、第１の電流源１７からなる差動増幅回路を用いて、差動増幅回路に入力された電圧をそのまま反映して出力する構成であり、従来例のように充放電動作の平衡によって出力電圧を決める構成ではないので、出力電圧が不安定になることはなく、トランジスタの応答速度と同程度の数ｎｓ〜数十ｎｓの時間で高速応答が可能であり、従来例のように高速応答できないという問題を解消できる。
【００６３】
（第２の実施の形態）
図３の回路図を用いて、第２の実施の形態における自動しきい値制御回路について説明する。この実施の形態では、図２で示した第３のＮＰＮトランジスタ１２をＭ個（Ｍは２以上の任意の整数）のＮＰＮトランジスタ１２ａ〜１２ｂの並列回路で構成し、図２で示した第４のＮＰＮトランジスタ１３をＮ個（Ｎは２以上の任意の整数）のＮＰＮトランジスタ１３ａ〜１３ｂの並列回路で構成したもので、その他の構成は図２に示したものと同じである。
【００６４】
第１の実施の形態の説明では、入力端子２０および出力端子２１間のオフセット電圧を無視できるものとして、設計としてきた。このような構成では、比較器（図１参照）にしきい値電圧として入力するためには、無信号時にも、しきい値電圧を与えることが必要である。精度良くしきい値電圧を発生させるため、図１に示す無信号時しきい値発生回路５を比較器６との間に入れている。
【００６５】
しかし、本実施の形態のように、第３および第４のＮＰＮトランジスタ１２，１３の数をそれぞれＭ個、Ｎ個と変えてやると、第３および第４のＮＰＮトランジスタ１２，１３のエミッタには、
Ｖ_E12−Ｖ_E13＝（ｋＴ／ｑ）＊ｌｎ｛Ｎ／Ｍ｝
で表される電圧差Ｖ_OFSが発生する。この電圧差Ｖ_OFSによって、図７（ｃ）の実線Ｃ１で示されるように矩形波パルスが入力されたときに、出力端子２１に現れる電圧は図７（ｃ）の実線Ｃ２に示すように、電圧Ｖ_OFSだけオフセットすることになる。
【００６６】
ここで、（ｋＴ／ｑ）≒２６ｍＶとしたときに、Ｎ／Ｍの関数として、電圧差の例を以下に示す。
【００６７】
Ｎ／Ｍ 電圧差
１ ０ｍＶ
１／２ −１８ｍＶ
１／３ −２９ｍＶ
１／４ −３６ｍＶ
離散的にはなるが、この電圧差Ｖ_OFSは無信号時しきい値電圧電圧として十分使用可能である。
【００６８】
上述したことから、第２の実施の形態の回路では、第１の実施の形態で解決した課題に加えて、第３および第４のＮＰＮトランジスタ１２，１３の数をＭ個、Ｎ個とそれぞれ設定することで、比較器の前段の無信号時しきい値発生回路が不要となり、比較器に無信号時しきい値電圧電圧を別回路で与えなければならないといった課題を解決できる。
【００６９】
（第３の実施の形態）
図４の回路図を用いて、第３の実施の形態における自動しきい値制御回路について説明する。この実施の形態は、図２に示した第１および第２の電流源１７，１８を共通の電流源回路２８で構成したものである。その他の構成は図２に示したものと同じである。
【００７０】
この電流源回路２８は、入力側素子となる第６のＮＰＮトランジスタ２９と出力側素子となる第７および第８のＮＰＮトランジスタ３０，３１からなるカレントミラー回路と、第６のＮＰＮトランジスタ２９に電流を供給する第３の電流源３２とで構成されている。
【００７１】
具体的に説明すると、第６のＮＰＮトランジスタ２９のコレクタに第６，第７および第８のＮＰＮトランジスタ２９，３０，３１のベースと第３の電流源３２とが接続されている。また、第７のＮＰＮトランジスタ３０のコレクタが第１および第２のＮＰＮトランジスタ１０，１１のエミッタに接続されている。また、第８のＮＰＮトランジスタ３１のコレクタが第５のＮＰＮトランジスタ１４のエミッタに接続されている。また、第６，第７および第８のＮＰＮトランジスタ２９，３０，３１のエミッタがグラウンド端子２３に接続され、第３の電流源３２が電源端子２２に接続されている。
【００７２】
ただし、第７のＮＰＮトランジスタ３０は、並列に２個並んでいる。これによって、第７のＮＰＮトランジスタ３０のコレクタ電流が第８のＮＰＮトランジスタ３１のコレクタ電流の２倍になるようにしている。
【００７３】
以上の構成によって、第１の実施の形態と同じ課題解決ができ、第１の実施の形態の効果に加え、回路規模を小さくできるため、チップ面積が小さくなり、コストを低減できるという効果がある。また、共通の電流源回路２８を使用することによって、第１の実施の形態より、消費電流を低減できるという効果も有する。
【００７４】
（第４の実施の形態）
図５の回路図を用いて、第４の実施の形態における自動しきい値制御回路について説明する。この実施の形態は、図４で示した第７のＮＰＮトランジスタ３０をＹ個（Ｙは２以上の任意の整数）のＮＰＮトランジスタ３０ａ〜３０ｂの並列回路で構成し、図４で示した第８のＮＰＮトランジスタ３１をＺ個（Ｚは２以上の任意の整数）のＮＰＮトランジスタ３１ａ〜３１ｂの並列回路で構成したもので、その他の構成は図４に示したものと同じである。
【００７５】
第１〜第３の実施の形態で、各電流源の電流のばらつきによって入力端子２０および出力端子２１間にオフセット電圧が発生することを述べた。これを利用して無信号時にしきい値電圧を発生させる。以下に式を示す。ただし、自動しきい値制御回路はＩＣで集積化しているので、ｈ_feがすべて同じであるとし、第１および第２のＮＰＮトランジスタ１０，１１のベースにオフセット電圧はないものとする。
【００７６】
Ｖ_E12−Ｖ_E13＝（ｋＴ／ｑ）＊ｌｎ｛Ｉ_C12／Ｉ_C13｝ ・・・（９）
Ｉ_C12＝[ｈ_fe／（１＋ｈ_fe）²]＊Ｙ＊Ｉ_C30／２ ・・・（１０）
Ｉ_C13＝[ｈ_fe／（１＋ｈ_fe）²]＊Ｚ＊Ｉ_C31 ・・・（１１）
ただし、Ｖ_E12は第３のＮＰＮトランジスタ１２のエミッタ電圧、Ｖ_E13は第４のＮＰＮトランジスタ１３のエミッタ電圧である。また、Ｉ_C12は第３のＮＰＮトランジスタ１２のコレクタ電流、Ｉ_C13は第４のＮＰＮトランジスタ１３のコレクタ電流、Ｉ_C30はＮＰＮトランジスタの３０のコレクタ電流、Ｉ_C31はＮＰＮトランジスタ３１のコレクタ電流である。
【００７７】
式（９）〜（１１）より、第３および第４のＮＰＮトランジスタ１２，１３のエミッタには、
Ｖ_E12−Ｖ_E13＝（ｋＴ／ｑ）＊ｌｎ｛Ｙ／Ｚ／２｝
の電圧差が発生する。
【００７８】
ここで、（ｋＴ／ｑ）≒２６ｍＶとしたときに、Ｙ／Ｚ／２の関数として、電位差の例を以下に示す。
【００７９】
Ｙ／Ｚ／２ 電位差
１ ０ｍＶ
１／２ −１８ｍＶ
１／４ −３０ｍＶ
１／８ −５４ｍＶ
離散的にはなるが、この電位差は無信号時しきい値電圧電圧として十分使用可能である。
【００８０】
上述したことから、第４の実施の形態の回路では、第３の実施の形態の解決した課題に加えて、第７および第８のＮＰＮトランジスタ３０，３１の数をそれぞれＹ個、Ｚ個と設定することで、比較器の前段の無信号時しきい値発生回路が不要となり、比較器に無信号時しきい値電圧電圧を別回路で与えなければならないといった課題を解決できる。
【００８１】
なお、上記各実施の形態を示す図２〜図５において、各トランジスタの導電形式を逆にした回路についても、実施の形態としてあげることができる。第１導電型トランジスタおよび第２導電型トランジスタの記述は、ＮＰＮトランジスタとＰＮＰトランジスタの導電形式を区別するためのものであり、第１導電型がＮＰＮ型であってもＰＮＰ型のどちらであってもよく、第２の導電型も同様である。
【００８２】
また、上記各実施の形態では、信号電圧（ｖ_s）を減衰器２６に通して、振幅を１／２にした後、差動増幅回路を構成する第１のＮＰＮトランジスタ１０のベースに入力していたが、これに代えて以下のようにしてもよい。すなわち、信号電圧（ｖ_s）を差動増幅回路を構成する第１のＮＰＮトランジスタ１０のベースにそのまま入力し、第３のＮＰＮトランジスタ１３のエミッタと出力端子２１の間に減衰器を設けてもよい。この場合の減衰器は、第３のＮＰＮトランジスタ１３のエミッタと電位Ｖ_refのノードとの間に接続される分割抵抗で構成することができる。
【００８３】
【発明の効果】
請求項１の自動しきい値制御回路によれば、第１の第１導電型トランジスタのベースに与えられた電圧をそのまま第４の第１導電型トランジスタのエミッタの電圧に反映させ、第１の第１導電型トランジスタのベースに与えられた電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから取り出すようにしているので、従来例のようなコンデンサの充電速度、放電速度の設定のような複雑な設定は必要なく、上記のような電圧反映のために、第１および第２の電流源の電流値を２対１に設定するだけでよく、所望のしきい値電圧を出力するための設定が容易である。なお、本回路は、第１の第１導電型トランジスタのベースに与えられた電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから取り出す構成であるので、比較対象の信号電圧を減衰器等で所望の比で減衰させた上で第１の第１導電型トランジスタのベースに入力するか、もしくは、第４の第１導電型トランジスタのエミッタに現れる電圧を所望の比で減衰させることが必要である。
【００８４】
また、第１の第１導電型トランジスタのベースに与えられた電圧をそのまま第４の第１導電型トランジスタのエミッタの電圧に反映させ、第１の第１導電型トランジスタのベースに与えられた電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから取り出すようにしているので、従来例のようなコンデンサの充電および放電の平衡によってしきい値電圧を決めるものではない。したがって、しきい値電圧が不安定になる要因はないので、トランジスタの動作速度に近い速度でしきい値電圧を信号電圧に追従させることができ、高速応答が可能である。
【００８５】
請求項２の自動しきい値制御回路によれば、信号電圧を減衰器で減衰させてから第１の第１導電型トランジスタのベースに加えるので、信号電圧を減衰させた電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから出力し、それを出力端子よりそのまま所望のしきい値電圧として取り出すことができるので、請求項１と同様の効果を奏する。
【００８６】
請求項３の自動しきい値制御回路によれば、信号電圧をそのまま第１の第１導電型トランジスタのベースに加えるので、信号電圧と同じ電圧を第４の第１導電型トランジスタのエミッタから出力される。したがって、その電圧を減衰器で減衰させることで出力端子より所望のしきい値電圧を取り出すことができる。その結果、請求項１と同様の効果を奏する。
【００８７】
請求項４の自動しきい値制御回路によれば、請求項１、２または３記載の効果に加えて、入力端子および出力端子間にあらかじめ任意の電位差を発生させるので、無信号時しきい値発生回路が不必要となり、受信回路の回路規模を小さくでき、チップ面積が小さくなり、コストを低減できるという効果がある。
【００８８】
請求項５の自動しきい値制御回路によれば、請求項１、２または３記載の効果に加えて、回路規模を小さくできるため、チップ面積が小さくなり、コストを低減できるという効果がある。また、共通のカレントミラー回路を使用することによって、請求項１、２または３記載の回路の消費電流より、消費電流を低減できるという効果も有する。
【００８９】
請求項６の自動しきい値制御回路によれば、請求項５記載の効果に加えて、入力端子および出力端子間にあらかじめ任意の電位差を発生できるので、無信号時しきい値発生回路が不必要となり、受信回路の回路規模を小さくでき、チップ面積が小さくなり、コストを低減できるという効果がある。
【図面の簡単な説明】
【図１】赤外線通信システムの光受信装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態における自動しきい値制御回路の構成を示す回路図である。
【図３】本発明の第２の実施の形態における自動しきい値制御回路の構成を示す回路図である。
【図４】本発明の第３の実施の形態における自動しきい値制御回路の構成を示す回路図である。
【図５】本発明の第４の実施の形態における自動しきい値制御回路の構成を示す回路図である。
【図６】従来例における自動しきい値制御回路の構成を示す回路図である。
【図７】（ａ）、（ｂ）、（ｃ）はそれぞれ本発明の第１および第２の実施の形態ならびに従来例の動作を示す波形図である。
【符号の説明】
１ フォトダイオード
２ 電流電圧変換増幅器
３ 交流増幅器
４ 自動しきい値制御回路
５ 無信号時しきい値発生回路
６ 比較器
７ 信号端子
８ しきい値端子
９ 出力端子
１０〜１４，２９〜３１，３３〜３５ ＮＰＮトランジスタ
１５，１６，３６〜４０ ＰＮＰトランジスタ
１７，１８，３２，４２ 電流源
１９，４１ コンデンサ
２０，４３ 入力端子
２１，４４ 出力端子
２２，４５ 電源電圧
２３，４６ グラウンド端子
２４，４７ 信号
２５，４８ バイアス電圧
２８ 電流源回路

Claims (6)

1. 第１の第１導電型トランジスタ（１０）のエミッタと第２の第１導電型トランジスタ（１１）のエミッタとが第１の電流源（１７）の一端に接続され、前記第１の第１導電型トランジスタ（１０）のコレクタに第１の第２導電型トランジスタ（１５）のベースおよびコレクタと第２の第２導電型トランジスタ（１６）のベースとが接続され、前記第２の第２導電型トランジスタ（１６）のコレクタに前記第２の第１導電型トランジスタ（１１）のコレクタと第３の第１導電型トランジスタ（１２）のベースと第４の第１導電型トランジスタ（１３）のベースとが接続され、前記第３の第１導電型トランジスタ（１２）のエミッタに前記第２の第１導電型トランジスタ（１１）のベースが接続され、前記第４の第１導電型トランジスタ（１３）のエミッタに第５の第１導電型トランジスタ（１４）のベースとコンデンサ（１９）の一端とが接続され、前記第５の第１導電型トランジスタ（１４）のエミッタに第２の電流源（１８）の一端が接続され、前記第１および第２の第２導電型トランジスタ（１５，１６）のエミッタと前記第３，第４および第５の第１導電型トランジスタ（１２，１３，１４）のコレクタとが電源端子（２２）に接続され、前記第１および第２の電流源（１７，１８）の他端と前記コンデンサ（１９）の他端とがグラウンド端子（２３）に接続され、前記第１の第１導電型トランジスタ（１０）のベースに入力端子（２０）を設け、前記第４の第１導電型トランジスタ（１３）のエミッタに出力端子（２１）を設け、前記入力端子と前記出力端子の間に少なくとも減衰器（２６）を介在させたことを特徴とする自動しきい値制御回路。
2. 入力端子（２０）と第１の第１導電型トランジスタ（１０）のベースとの間に前記減衰器を介在させたことを特徴とする請求項１記載の自動しきい値制御回路。
3. 第４の第１導電型トランジスタ（１３）のエミッタと出力端子（２１）との間に前記減衰器を介在させたことを特徴とする請求項１記載の自動しきい値制御回路。
4. 第３の第１導電型トランジスタ（１２）をＭ個（Ｍは２以上の任意の整数）の第１導電型トランジスタの並列回路で構成し、第４の第１導電型トランジスタ（１３）をＮ個（Ｎは２以上の任意の整数）の第１導電型トランジスタの並列回路で構成して、入力端子（２０）と出力端子（２１）との間に任意の大きさの電位差を発生させたことを特徴とする請求項１、２または３記載の自動しきい値制御回路。
5. 第１および第２の電流源（１７，１８）として、入力側素子となる第６の第１導電型トランジスタ（２９）と出力側素子となる第７および第８の第１導電型トランジスタ（３０，３１）からなるカレントミラー回路と、前記第６の第１導電型トランジスタ（２９）に電流を供給する第３の電流源（３２）とで構成される共通の電流源回路（２８）を用いたことを特徴とする請求項１、２または３記載の自動しきい値制御回路。
6. 第７の第１導電型トランジスタ（３０）をＹ個（Ｙは２以上の任意の整数）の第１導電型トランジスタの並列回路で構成し、第８の第１導電型トランジスタ（３１）をＺ個（Ｚは２以上の任意の整数）の第１導電型トランジスタの並列回路で構成して、入力端子（２０）と出力端子（２１）との間に任意の大きさの電位差を発生させたことを特徴とする請求項５記載の自動しきい値制御回路。

Images