JP2004312486A

JP2004312486A - 光電流・電圧変換回路

Info

Publication number: JP2004312486A
Application number: JP2003104789A
Authority: JP
Inventors: Yuji Fujita; 裕司藤田
Original assignee: Renesas Semiconductor Manufacturing Co Ltd; Kansai Nippon Electric Co Ltd
Current assignee: Renesas Semiconductor Manufacturing Co Ltd; Kansai Nippon Electric Co Ltd
Priority date: 2003-04-09
Filing date: 2003-04-09
Publication date: 2004-11-04

Abstract

【課題】受光素子の光入力に対する応答速度を改善した光電流・電圧変換回路を提供する。
【解決手段】フォトダイオード３により発生する光電流を電圧に変換する複数段から構成される増幅器４と、基準電圧を生成する基準電圧回路３２と、増幅器４の出力電圧を基準電圧とで比較し２値信号を出力する比較器１６とを具備した光電流・電圧変換回路において、基準電圧回路３２のオペアンプ１３の反転入力端１３ａに増幅器４の３段目の入力端４ｃを抵抗２２を介して接続するとともに抵抗２１、抵抗１４を介してオペアンプ１３の出力に接続し、オペアンプ１３の非反転入力端１３ｂに増幅器４の入力端４ａを接続することによって、反転増幅器として動作させ、さらに定電流源１５と抵抗１４により、一定のオフセット電圧Ｖｏｓを加算した基準電圧Ｖｒｅｆを比較器１６に出力する構成とする。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、受光素子により発生する光電流を電圧に変換し２値信号として出力する光電流・電圧変換回路に関する。
【０００２】
【従来の技術】
ＦＡ関連やホームエレクトロニクス関連等多くの分野で入出力間を電気的に絶縁することを目的として、フォトカプラが使用されている。図４に基本構成を示すように、入力側の発光素子１に電気信号を供給すると、発光素子１から出力側の受光素子２へ光で信号が伝わり、受光素子２から電気信号が出力されるものである。最近では、受光素子２の具体的構成として、受光素子により発生する光電流を電圧に変換し２値信号として出力する光電流・電圧変換回路をＩＣ化した受光ＩＣを設けたフォトカプラ（以下、ＩＣカプラと記す）が使用されてきている。
【０００３】
以下にＩＣカプラに設けられる受光ＩＣの一例について、図５を参照して説明する。図５において、３は受光素子としてのフォトダイオード、４は増幅器、１２は基準電圧回路、１６は比較器で、フォトダイオード３はアノードが接地され、カソードが増幅器４の入力端４ａに接続されている。増幅器４は、入力端４ａと出力端４ｂの間に帰還抵抗１１が接続され、出力端４ｂが比較器１６の２入力のうち一方の入力端に接続されている。比較器１６の他方の入力端は、比較器１６の閾値電圧となる基準電圧Ｖｒｅｆを生成する基準電圧回路１２の出力端に接続されている。
増幅器４は、Ｎｃｈ型ＭＯＳトランジスタ５のソースが接地されドレインと電源電圧端子Ｖ_ＤＤとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となる。以下、Ｎｃｈ型ＭＯＳトランジスタ６、定電流源９、Ｎｃｈ型ＭＯＳトランジスタ７、定電流源１０により同様の構成で複数（３段）の増幅段が直流結合され、初段の入力端が増幅器４の入力端４ａとなり、最終段の出力端が増幅器４の出力端４ｂとなっている。尚、ＭＯＳトランジスタ５、６、７および定電流源８、９、１０はそれぞれ同一形状、同一サイズの素子で構成される。
基準電圧回路１２は、オペアンプ１３と、その非反転入力端１３ｂが増幅器４の入力端４ａに接続され、オペアンプ１３の出力端に第１の抵抗１４の一端が接続され、第１の抵抗１４の他端は定電流源１５を介して接地されるとともにオペアンプ１３の反転入力端１３ａに接続されて構成され、反転入力端１３ａに入力される電圧より第１の抵抗１４と定電流源１５で決まるオフセット電圧Ｖｏｓ分高い電圧を基準電圧Ｖｒｅｆとして出力する。ここで、抵抗１４の抵抗値をＲｒｅｆ、定電流源１５の電流値をＩｒｅｆとすると、オフセット電圧Ｖｏｓは、Ｉｒｅｆ×Ｒｒｅｆとなる。
比較器１６は２つの入力信号の電圧関係によって出力がＨレベル（Ｖ_ＤＤ）、或いはＬレベル（ＧＮＤ）になるように動作する。例えば、図５で増幅器４の出力端４ｂの電位ＶａがＶａ＞Ｖｒｅｆの場合は出力がＨレベルとなり、Ｖａ＜Ｖｒｅｆ場合は出力がＬレベルとなる。
【０００４】
上記構成の受光ＩＣの動作を説明する。フォトダイオード３に光入力が無い場合は、光電流Ｉｐｄは流れず、初段のＭＯＳトランジスタ５のゲートには定電流源８から供給される電流に応じた電位が発生する。さらに次段のＭＯＳトランジスタ６のゲートにも定電流源９から供給される電流に応じた電位が発生する。さらに次段も同様であり、それぞれのＭＯＳトランジスタ５、６、７および定電流源８、９、１０は同一形状、同一サイズの素子となっているため、各ゲートに発生する電位は同じである。すなわち、増幅器４の入力端４ａと出力端４ｂは同一電位Ｖ_０となる。増幅器４の出力端４ｂの電位Ｖａ＝Ｖ_０が比較器１６に出力されると、比較器１６において、基準電圧回路１２からの基準電圧Ｖｒｅｆと比較されるが、基準電圧ＶｒｅｆはＶｏよりオフセット電圧Ｖｏｓ分高いため、Ｖａ＜Ｖｒｅｆとなり出力がＬレベルとなる。
【０００５】
フォトダイオード３が光入力されると、その光量に応じた光電流Ｉｐｄが発生し、この光電流Ｉｐｄが帰還抵抗１１に増幅器４の出力端４ｂから入力端４ａの方向に流れ、増幅器４の各ＭＯＳトランジスタ５、６、７の各部電位は、ＭＯＳトランジスタ５のゲート電位が電位Ｖ_０より降下し、ＭＯＳトランジスタ５のドレイン電位＝ＭＯＳトランジスタ６のゲート電位が電位Ｖ_０より上昇し、ＭＯＳトランジスタ６のドレイン電位＝ＭＯＳトランジスタ７のゲート電位が電位Ｖ_０より降下し、ＭＯＳトランジスタ７のドレイン電位が電位Ｖ_０より上昇する。この電位の下降および上昇は段を追うに従い順次増幅され、その結果、光電流Ｉｐｄは、帰還抵抗１１の両端に発生する電圧Ｖｒ＝Ｉｐｄ×Ｒｆ（Ｒｆ：帰還抵抗１１の抵抗値）に電圧変換され、出力端４ｂの電位ＶａはＶａ＝Ｖ_０＋Ｖｒとなる。この電位Ｖａが増幅器４の出力端４ｂから比較器１６へと出力されると、比較器１６において、基準電圧回路１２からの基準電圧Ｖｒｅｆと比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖｒｅｆとなり、比較器１６の出力はＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖｒｅｆとなり、信号が入っていないものとみなし、比較器１６の出力は前述の光入力が無い場合と同じＬレベルとなる。
【０００６】
上記図５の構成の受光ＩＣの動作を図６の波形図を用いて説明する。まず、図６（ａ）に示すようにフォトダイオード３への光入力レベルに応じた光電流が発生する。光入力レベルが小さい時の光電流をＩ１、これより光入力レベルが大きい時の光電流をＩ２とする。一方、図６（ｂ）に示す増幅器４の入力端４ａの電位は、光電流Ｉｐｄが流れないときは電位Ｖ_０であり、光電流Ｉｐｄが流れると電位Ｖ_０より僅かに降下するが、光電流Ｉｐｄが大きくなっても増幅器４の出力電圧の（１／増幅度）であるため、電位Ｖ_０からの降下が微小となり、厳密には光電流Ｉ１のときの入力端４ａの電位よりも光電流Ｉ２のときの入力端４ａの電位の方が僅かに低いが、その微小差を無視してほぼ同じ大きさとして示している。従って、図６（ｂ）に示すように基準電圧Ｖｒｅｆは、基準電圧回路１２によって光電流Ｉｐｄが流れないときは基準電圧Ｖｒｅｆ（＝Ｖｏ＋Ｖｏｓ）であり、光電流Ｉｐｄが流れるときは、増幅器４の入力端４ａの電位の下降分だけ変動し、光電流Ｉ１が流れたときの基準電圧Ｖｒｅｆ（Ｉ１）もＩ２が流れたときの基準電圧Ｖｒｅｆ（Ｉ２）もほぼ同じ大きさの電圧Ｖｒｅｆとなる。また、図６（ｃ）のように増幅器４の出力電位Ｖａは、光電流の大きさに応じて光電流Ｉ１のときＶａ（Ｉ１）、Ｉ２のときＶａ（Ｉ２）となり、Ｖａ（Ｉ１）≦Ｖａ（Ｉ２）の関係にある。図６（ｃ）は、この基準電圧Ｖｒｅｆ（Ｉ１）、Ｖｒｅｆ（Ｉ２）と増幅器４の出力電位Ｖａ（Ｉ１）、Ｖａ（Ｉ２）の関係を示したものである。この基準電圧Ｖｒｅｆと電位Ｖａとが比較器１６で比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖｒｅｆとなり、比較器１６の出力はＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖｒｅｆとなり、信号が入っていないものとみなし、比較器１６の出力はＬレベルとなる。そして、図６（ｄ）に示すような比較器１６の出力波形となる。
【０００７】
図５に示す受光ＩＣを用いてＩＣカプラを構成した場合、例えば、ＩＣ論理素子から２値信号としてＨレベルの信号が発光素子に供給されると、発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣから論理に応じたＬレベルまたはＨレベルの信号が出力される。また、Ｌレベルの信号が発光素子に供給されると、発光素子から光が出力されず、受光ＩＣは光入力が無いので、受光ＩＣからはＨレベルの信号が発光素子に供給される場合と逆のレベルを出力する。このようにして、ＩＣ論理素子からの２値信号が入出力間を電気的に絶縁して伝達される。
【０００８】
ところで、図５に示した受光ＩＣは、光電流Ｉｐｄの大きさによってこの遅延時間が変動し、光電流Ｉｐｄが大きくなるほど比較器１６の出力の遅延時間が大きくなるといった問題がある。これを図６を参照して説明する。
前述したように図６（ａ）のように光電流が異なる（Ｉ１、Ｉ２）と、増幅器４で発生した電圧は図６（ｃ）のように電圧値がそれぞれ異なる（Ｖａ（Ｉ１）、Ｖａ（Ｉ２））と共に、立上り時間、立下り時間も異なってくる。これは、増幅器４の周波数特性やフォトダイオード（受光素子）３の静電容量などによるものであるが、光電流が大きいほど立上り時間、立下り時間も大きくなる傾向にある。一方、基準電圧Ｖｒｅｆも光電流が大きくなると低下する方向にあるが、増幅器４の出力電圧の（１／増幅度）であるため、ほとんど変化はない。従って、比較器１６の出力としては、図６（ｄ）のように光電流より遅れが生じ（ｔｐＬＨ、ｔｐＨＬ）、さらに、光電流の大きさの違いにより、立上りの遅れ時間（ｔｐＬＨ）は殆ど差はないが、立下りの遅れ時間（ｔｐＨＬ）は光電流が大きくなるほど大きくなる（ｔｐＨＬ（Ｉ１）＜ｔｐＨＬ（Ｉ２））。
すなわち、光電流に対する遅延時間（ｔｐＬＨ、ｔｐＨＬ）の問題の他、光電流の大きさによって、出力のＨレベルとＬレベルの時間比（Ｄｕｔｙ比）が変わることなり、タイミングを重視する回路に使用した場合には動作不良になるなどの悪影響を及ぼす虞がある。
【０００９】
これを改善する方法として、特許文献１で提案されているように、従来の基準電圧Ｖｒｅｆと増幅器４の出力との抵抗分割によって、新たな基準電圧Ｖｒｅｆを作り、比較器１６に入力する方法がある。これを図７、図８を用いて説明する。
図７は受光素子３、増幅器４、基準電圧回路１２、比較器１６は前述の図５と同じであるが、比較器１６に入力される基準電圧Ｖｒｅｆとして、基準電圧回路１２と増幅器４の各出力電圧を抵抗１７と抵抗１８で分圧し、さらに一端が接地されたコンデンサ２０の他端を分圧点１９に接続し、この分圧点１９の電圧を基準電圧Ｖｒｅｆとしている。この回路構成にすることにより、増幅器４出力Ｖａと基準電圧Ｖｒｅｆは図８（ｂ）に示すように、増幅器４出力Ｖａの立上り時には基準電圧Ｖｒｅｆは基準電圧回路出力よりも分圧比に応じて低くなり、増幅器４出力Ｖａの立下り時には基準電圧Ｖｒｅｆは基準電圧回路出力よりも分圧比に応じて高くなるため、増幅器４出力Ｖａの立上り、立下り直後で比較器１６の出力が切り替わることとなり、光電流Ｉｐｄに対する遅れ時間が改善される。
【００１０】
【特許文献１】
特許第３１２１３３９号明細書（第３−６頁）
【００１１】
【発明が解決しようとする課題】
しかしながら、図７の回路では抵抗１７と抵抗１８は通常高抵抗となるため、ノイズなどに弱く、比較器１６での誤動作や比較器１６の出力にジッタが発生するといった問題点がある。また、基準電圧Ｖｒｅｆは基準電圧回路１２と増幅器４の出力電圧を抵抗１７と抵抗１８で分圧して生成するため、分圧後の基準電圧Ｖｒｅｆが低すぎると増幅器４出力のノイズにより比較器１６での誤動作が発生する虞があり、基準電圧回路１２の出力は従来より高めに設定する必要がある。例えば、抵抗１７と抵抗１８のと分圧比を９：１にして、増幅器４出力の立上り時の基準電圧を従来の図６（ｃ）の分圧していない基準電圧Ｖｒｅｆ（＝Ｖｏ＋Ｖｏｓ）と同じ電圧にしようとすると、基準電圧回路は従来の基準電圧Ｖｒｅｆの１０倍にする必要がある。しかし、このように基準電圧回路１２の出力を従来より高めに設定すると、小さい光電流のときの増幅器４出力Ｖａが常に分圧後の基準電圧Ｖｒｅｆより小さくなり比較器１６の出力が切り替わらない虞があるといった問題が出てくる。
本発明は上記問題点に鑑み、基準電圧Ｖｒｅｆを低インピーダンスで、かつ安定した電圧で供給し、受光素子の光入力に対する応答速度を改善した光電流・電圧変換回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の光電流・電圧変換回路は、受光素子により発生する光電流を電圧に変換する増幅器と、基準電圧を生成する基準電圧回路と、増幅器の出力電圧と基準電圧とを比較し２値信号を出力する比較器とを具備した光電流・電圧変換回路において、前記増幅器は複数の増幅段から構成され、増幅器の初段入力と、前記比較器に接続される出力段より前段の増幅段の出力のうち、異なる２信号を前記基準電圧回路に入力し、前記基準電圧回路の出力と前記増幅器の出力が前記比較器入力において同相になるようにしたことを特徴とする。
また本発明の光電流・電圧変換回路は、複数の増幅段が直流結合され受光素子により発生する光電流を電圧に変換する増幅器と、増幅器の出力電圧を基準電圧とで比較し２値信号を出力する比較器と、基準電圧として光電流に応じた電圧に光電流が無いときの基準電圧となるオフセット電圧を加算して生成する基準電圧回路とを具備した光電流・電圧変換回路において、前記基準電圧回路は、前記増幅段の初段から前記増幅器の出力電圧の出力段までの増幅段への入力信号のうち、異なる２つの入力信号が２入力され、前記増幅器の出力電圧と同相で出力される反転増幅器、或いは非反転増幅器であることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の第１実施例の受光ＩＣについて図１を参照して説明する。尚、図５と同一のものについては同一符号を付している。図において、３は受光素子としてのフォトダイオード、４は増幅器、３２は基準電圧回路、１６は比較器で、フォトダイオード３はアノードが接地され、カソードが増幅器４の入力端４ａに接続されている。増幅器４は、入力端４ａと出力端４ｂの間に帰還抵抗１１が接続され、出力端４ｂが比較器１６の２入力のうち一方の入力端に接続されている。比較器１６の他方の入力端は、比較器１６の閾値電圧となる基準電圧Ｖｒｅｆを生成する基準電圧回路３２の出力端に接続されている。
増幅器４は、Ｎｃｈ型ＭＯＳトランジスタ５のソースが接地されドレインと電源電圧端子Ｖ_ＤＤとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となる。以下、Ｎｃｈ型ＭＯＳトランジスタ６、定電流源９、Ｎｃｈ型ＭＯＳトランジスタ７、定電流源１０により同様の構成で複数（３段）の増幅段が直流結合され、初段の入力端が増幅器４の入力端４ａとなり、最終段の出力端が増幅器４の出力端４ｂとなっている。尚、ＭＯＳトランジスタ５、６、７および定電流源８、９、１０はそれぞれ同一形状、同一サイズの素子で構成される。
基準電圧回路３２は、オペアンプ１３と、その非反転入力端１３ｂが増幅器４の入力端４ａに接続され、オペアンプ１３の出力端に第１の抵抗１４の一端が接続され、第１の抵抗１４の他端は定電流源１５を介して接地されるとともに第２の抵抗２１の一端が接続され、第２の抵抗の他端はオペアンプ１３の反転入力端子に接続されるとともに第３の抵抗２２の一端が接続されて構成されている。
図５に示す受光ＩＣと異なる点は、オペアンプ１３の反転入力端が増幅器４の３段目の入力端（＝２段目の出力端）４ｃから第３の抵抗２２を通して接続され、この反転入力端と定電流源１５との間に第２の抵抗２１が接続されている点である。
【００１４】
上記図１の構成の受光ＩＣの動作を図２の波形図を用いて説明する。
まず、図２（ａ）に示すようにフォトダイオード３への光入力レベルに応じた光電流が発生する。光入力レベルが小さい時の光電流をＩ１、これより光入力レベルが大きい時の光電流をＩ２とする。一方、図２（ｂ）に示す増幅器４の入力端４ａの電位は、光電流Ｉｐｄが流れないときは電位Ｖ_０であり、光電流Ｉｐｄが流れると電位Ｖ_０より僅かに降下するが、光電流Ｉｐｄが大きくなっても増幅器４の出力電圧の（１／増幅度）であるため、電位Ｖ_０からの降下が微小となり、厳密には光電流Ｉ１のときの入力端４ａの電位よりも光電流Ｉ２のときの入力端４ａの電位の方が僅かに低いが、その微小差を無視してほぼ同じ大きさとして示している。しかし、同じく図２（ｂ）に示す増幅器４の３段目の入力端４ｃの電位は入力端４ａの電位が段を追うに従い順次増幅されるため、光電流Ｉ１、Ｉ２が流れたときの入力端４ａでの微小な電位差は入力端４ｃでは無視できない差となって現れる。すなわち、光電流がゼロのときの電圧Ｖｏより低い電圧で光電流に応じた電圧となり、光電流Ｉ１のときの入力端４ｃの電位よりも光電流Ｉ２のときの入力端４ｃの電位の方が低くなる。従って、この電圧が抵抗２２を通してオペアンプ１３の反転入力端１３ａに入力され、もう一方の非反転入力端１３ｂには増幅器４の入力端４ａの電圧が入力され、後述する増幅度で反転増幅されるとともに抵抗１４と定電流源１５で生成されるオフセット電圧Ｖｏｓだけ高い電圧が基準電圧回路３２の出力となり、図２（ｂ）のようなＶｒｅｆ（Ｉ１）≦Ｖｒｅｆ（Ｉ２）なる基準電圧波形となる。また、図２（ｃ）のように増幅器４の出力電位Ｖａは、光電流の大きさに応じて光電流Ｉ１のときＶａ（Ｉ１）、Ｉ２のときＶａ（Ｉ２）となり、Ｖａ（Ｉ１）≦Ｖａ（Ｉ２）の関係にある。図２（ｃ）は、この基準電圧Ｖｒｅｆ（Ｉ１）、Ｖｒｅｆ（Ｉ２）と増幅器４の出力電位Ｖａ（Ｉ１）、Ｖａ（Ｉ２）の関係を示したものである。この基準電圧Ｖｒｅｆと電位Ｖａとが比較器１６で比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖｒｅｆとなり、比較器１６の出力はＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖｒｅｆとなり、信号が入っていないものとみなし、比較器１６の出力はＬレベルとなる。そして、図２（ｄ）に示すような比較器１６の出力波形となる。これによって、光電流によって発生する増幅器４の出力Ｖａの立上り、立下り直後で基準電圧Ｖｒｅｆと電位Ｖａとが交差するため比較器１６の出力が切り替わることとなり、光電流Ｉｐｄに対する遅れ時間（ｔｐＬＨ、ｔｐＨＬ）、及び光電流の大きさ（Ｉ１、Ｉ２）によって起こる遅れ時間（ｔｐＨＬ（Ｉ１）、ｔｐＨＬ（Ｉ２））の変化が低減される。
ここで、基準電圧回路３２の動作について説明を加えると、従来の図５ではオフセット電圧Ｖｏｓを生成する役割を果たすだけであったが、本発明ではオフセット電圧Ｖｏｓを生成する役割に加え、第１の抵抗１４、第２の抵抗２１、第３の抵抗２２の抵抗値で決まる増幅度を持つ反転増幅器としての役割も果たしている。すなわち、第２の抵抗２１の抵抗値をＲ２１、第３の抵抗２２の抵抗値をＲ２２とすると、基準電圧回路３２の増幅度は（−（Ｒ１４＋Ｒ２１）／Ｒ２２）となる。基準電圧Ｖｒｅｆが増幅器４の出力電位Ｖａをその立下り直後に横切るには、基準電圧Ｖｒｅｆが増幅器４の出力電位Ｖａより小さい必要がある。従って、基準電圧回路３２の増幅度は、増幅器４の出力端４ｂと入力端４ｃとの間のＭＯＳトランジスタ７と定電流源１０とで構成される３段目の増幅段の増幅度より小さいことが必要である。
【００１５】
以上説明したように、ノイズなどに弱く、比較器１６での誤動作やその出力にジッタが発生する原因となる図７の回路のような分圧抵抗１７、１８を用いることなく、基準電圧Ｖｒｅｆを低インピーダンスで、かつ安定した電圧で供給でき、受光素子の光入力に対する遅れ時間、及び光電流の大きさによる遅れ時間の変化を低減できる。
【００１６】
次に、本発明の第２実施例の受光ＩＣについて図３を参照して説明する。尚、図１と同一のものについては同一符号を付している。図において、３は受光素子としてのフォトダイオードで、アノードが接地され、カソードが増幅器４の入力端４ａに接続されている。増幅器４は、入力端４ａと出力端４ｂの間に帰還抵抗１１が接続され、出力端４ｂが比較器１６の２入力のうち一方の入力端に接続されている。比較器１６の他方の入力端は、比較器１６の閾値電圧となる基準電圧Ｖｒｅｆを生成する基準電圧回路４２の出力端に接続されている。
増幅器４は、Ｎｃｈ型ＭＯＳトランジスタ５のソースが接地されドレインと電源電圧端子Ｖ_ＤＤとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となる。以下、Ｎｃｈ型ＭＯＳトランジスタ６、定電流源９、Ｎｃｈ型ＭＯＳトランジスタ７、定電流源１０により同様の構成で複数（３段）の増幅段が直流結合され、初段の入力端が増幅器４の入力端４ａとなり、最終段の出力端が増幅器４の出力端４ｂとなっている。尚、ＭＯＳトランジスタ５、６、７および定電流源８、９、１０はそれぞれ同一形状、同一サイズの素子で構成される。
基準電圧回路４２は、オペアンプ１３と、その非反転入力端１３ｂが増幅器４の２段目の入力端（１段目の出力端）４ｄに接続され、オペアンプ１３の出力端に第１の抵抗１４の一端が接続され、第１の抵抗１４の他端は定電流源１５を介して接地されるとともに第２の抵抗２１の一端が接続され、第２の抵抗２１の他端はオペアンプ１３の反転入力端１３ａに接続されるとともに第３の抵抗２３の一端が接続されて構成されている。
図１に示す受光ＩＣと異なる点は、オペアンプ１３の反転入力端１３ａが増幅器４の入力端４ａから抵抗２３を通して接続され、もう一方の非反転入力端１３ｂが増幅器４のＭＯＳトランジスタ５と定電流源８とで構成される２段目の入力端（１段目の出力端）４ｄに接続されている点である。
この接続により、基準電圧回路４２は、オフセット電圧Ｖｏｓを生成する役割に加え、第１の抵抗１４、第２の抵抗２１、第３の抵抗２３の抵抗値で決まる増幅度を持つ非反転増幅器としての役割も果たすため、基準電圧Ｖｒｅｆは図２（ｃ）と同様の出力が得られる。第３の抵抗２３の抵抗値をＲ２３とすると、この場合の基準電圧回路４２の増幅度は（１＋（Ｒ１４＋Ｒ２１）／Ｒ２３）となる。図１の基準電圧回路３２と同様に、基準電圧Ｖｒｅｆが増幅器４の出力電位Ｖａをその立下り直後に横切るには、基準電圧Ｖｒｅｆが増幅器４の出力電位Ｖａより小さい必要がある。従って、基準電圧回路４２の増幅度も、増幅器４の出力端４ｂと入力端４ｄとの間のＭＯＳトランジスタ６と定電流源９とで構成されるの２段目増幅段の増幅度と、ＭＯＳトランジスタ７と定電流源１０とで構成されるの３段目増幅段の増幅度とを乗算した増幅度より小さいことが必要である。
【００１７】
動作については、図１の受光ＩＣと同様であり、その説明を省略する。効果については、図１では増幅器４の入力端４ａから直接電圧を取り出し、オペアンプ１３の非反転入力端１３ｂに接続しているため、増幅器４の入力インピーダンスが下がり、周波数特性が悪くなる傾向にあるが、図３では、増幅器４の入力端４ａから抵抗２３を介し取り出しているため、この抵抗２３の分、増幅器４の入力インピーダンスの低下が抑えられ、周波数特性の劣化も抑えらる。
【００１８】
尚、上記第１および第２実施例では、増幅器４を３段の増幅段で構成しているが、２段または４段以上の複数の増幅段でも同様に構成できる。
また、光電流・電圧変換回路としての受光ＩＣをＩＣカプラに用いることで説明したが、これに限定されることなく、例えば、パソコン間通信等に用いられる赤外線通信（ＩｒＤＡ）の受信側回路等、光信号をＬレベル、Ｈレベルの２値信号に変換する回路に広く用いることができる。
【００１９】
【発明の効果】
以上説明したように、本発明の光電流・電圧変換回路によれば、受光素子により発生する光電流を電圧に変換する増幅器が、複数の増幅段で構成される場合において、前記複数の各増幅段の初段入力信号を含む各段の出力信号のうちの前記比較器入力を除いた異なる２信号を基準電圧回路の入力に接続し、反転、或いは非反転増幅して基準電圧Ｖｒｅｆを生成することにより、基準電圧Ｖｒｅｆが増幅器出力Ｖａをその立上がりあるいは立下り直後に横切るため、応答速度が改善され、さらに光電流の大きさによる応答速度の変化が低減される。
【図面の簡単な説明】
【図１】本発明の第１実施例の受光ＩＣの回路図。
【図２】図１に示す受光ＩＣの動作を説明する波形図。
【図３】本発明の第２実施例の受光ＩＣの回路図。
【図４】フォトカプラの基本構成を示す図。
【図５】従来の受光ＩＣの回路図。
【図６】図５に示す受光ＩＣの動作を説明する波形図。
【図７】従来の受光ＩＣの他の例を示す回路図。
【図８】図７に示す受光ＩＣの動作を説明する波形図。
【符号の説明】
３受光素子
４増幅器
５、６、７Ｎｃｈ型ＭＯＳトランジスタ
８、９、１０、１５定電流源
１１帰還抵抗
１４、２１、２２、２３抵抗
１６比較器
３２、４２基準電圧回路

Claims

受光素子により発生する光電流を電圧に変換する増幅器と、基準電圧を生成する基準電圧回路と、増幅器の出力電圧と基準電圧とを比較し２値信号を出力する比較器とを具備した光電流・電圧変換回路において、前記増幅器は複数の増幅段から構成され、増幅器の初段入力と、前記比較器に接続される出力段より前段の増幅段の出力のうち、異なる２信号を前記基準電圧回路に入力し、前記基準電圧回路の出力と前記増幅器の出力が前記比較器入力において同相になるようにしたことを特徴とする光電流・電圧変換回路。
前記増幅器を構成する複数の増幅段がソース接地したＭＯＳトランジスタからなることを特徴とする特許請求の範囲第１項記載の光電流・電圧変換回路。
前記基準電圧回路は、オペアンプの出力端と反転入力端を直列接続した第１、第２の抵抗で接続するとともに、第１、第２の抵抗の接続点を定電流源を介して接地し、増幅器から供給される２信号のうち、一方の信号を第３の抵抗を介して反転入力端に、他方の信号を非反転入力端にそれぞれ接続し、オペアンプに接続された第１、第２、第３の各抵抗値によって決定される増幅度を、前記比較器に入力される前記増幅器の出力と前記増幅器から供給される前記２信号の出力のうち前記増幅器の出力に近い出力との間の増幅度より小さく設定したことを特徴とする特許請求の範囲第１項記載の光電流・電圧変換回路。
前記基準電圧回路は、増幅器から供給される２信号のうち、一方の信号の電圧に、第１の抵抗の抵抗値と定電流源の定電流値で決定されるオフセット電圧を加算した電圧を出力することを特徴とする特許請求の範囲第３項記載の光電流・電圧変換回路。
複数の増幅段が直流結合され受光素子により発生する光電流を電圧に変換する増幅器と、増幅器の出力電圧を基準電圧とで比較し２値信号を出力する比較器と、基準電圧として光電流に応じた電圧に光電流が無いときの基準電圧となるオフセット電圧を加算して生成する基準電圧回路とを具備した光電流・電圧変換回路において、前記基準電圧回路は、前記増幅段の初段から前記増幅器の出力電圧の出力段までの増幅段への入力信号のうち、異なる２つの入力信号が２入力され、前記増幅器の出力電圧と同相で出力される反転増幅器、或いは非反転増幅器であることを特徴とする光電流・電圧変換回路。
前記基準電圧回路は、前記反転増幅器を構成し、オペアンプと、前記オフセット電圧を生成するオフセット手段と、前記反転増幅器の増幅度を前記入力信号が入力される後段側の増幅段と前記出力段間で規制される増幅度より低く規制する抵抗手段とを有し、前記後段側の増幅段への入力信号が前記増幅器の出力電圧と逆相であり、前記後段側の増幅段への入力信号が前記抵抗手段を介して前記オペアンプの反転入力端に入力されるとともに、前記入力信号が入力される前段側の増幅段への入力信号が前記オペアンプの非反転入力端に入力され、前記後段側の増幅段への入力信号が前記反転増幅器の増幅度で増幅され、前記オフセット電圧が加算されて出力されることを特徴とする請求項５記載の光電流・電圧変換回路。
前記基準電圧回路は、前記非反転増幅器を構成し、オペアンプと、前記オフセット電圧を生成するオフセット手段と、前記非反転増幅器の増幅度を前記入力信号が入力される後段側の増幅段と前記出力段間で規制される増幅度より低く規制する抵抗手段とを有し、前記後段側の増幅段への入力信号が前記増幅器の出力電圧と同相であり、前記後段側の増幅段への入力信号が前記オペアンプの非反転入力端に入力されるとともに、前記入力信号が入力される前段側の増幅段への入力信号が前記抵抗手段を介して前記オペアンプの反転入力端に入力され、前記後段側の増幅段への入力信号が前記非反転増幅器の増幅度で増幅され、前記オフセット電圧が加算されて出力されることを特徴とする請求項５記載の光電流・電圧変換回路。
前記オフセット手段は、オペアンプの出力端に第１の抵抗が接続され、第１の抵抗の他端と接地間に定電流源が接続され、第１の抵抗および定電流源の接続点がオペアンプの反転入力端に接続されて構成され、前記抵抗手段は、前記第１の抵抗および定電流源の接続点とオペアンプの反転入力端間に第２の抵抗が挿入接続され、前記後段側の増幅段の入力端とオペアンプの反転入力端間に第３の抵抗が接続され、前記第１抵抗とで構成されていることを特徴とする請求項６記載の光電流・電圧変換回路。
前記オフセット手段は、オペアンプの出力端に第１の抵抗が接続され、第１の抵抗の他端と接地間に定電流源が接続され、第１の抵抗および定電流源の接続点がオペアンプの反転入力端に接続されて構成され、前記抵抗手段は、前記第１の抵抗および定電流源の接続点とオペアンプの反転入力端間に第２の抵抗が挿入接続され、前記前段側の増幅段の入力端とオペアンプの反転入力端間に第３の抵抗が接続され、前記第１抵抗とで構成されていることを特徴とする請求項７記載の光電流・電圧変換回路。