JP2002124857A - 信号補償回路及び復調回路 - Google Patents

Abstract

(57)【要約】 【課題】 高速な直流電位補償が実行できると共に、同
符号連続などによる直流変動をも補償できる信号補償回
路及び復調回路を提供する。 【解決手段】 本発明の信号補償回路は、入力信号を増
幅する出力信号レベル調整端子を有する増幅手段と、コ
ンデンサでの充電電圧を出力信号レベル調整端子に与え
る積分手段と、増幅手段からの出力信号の直流レベルの
変動を検出して、積分手段の時定数に応じて、コンデン
サの充電電圧を変化させる低速補償手段と、増幅手段か
らの出力信号の振幅レベルを検知し、コンデンサの充電
電圧を高速に変化させる高速補償手段とを有する。本発
明の復調回路は、本発明の信号補償回路の入力段に入力
信号を検波する検波手段と、本発明の信号補償回路の出
力段に、増幅手段からの出力信号を基準レベルと比較し
て、論理レベルを確定する比較手段とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号補償回路及び復
調回路に関し、例えば、移動体通信の受信装置などに適
用し得るものである。

【０００２】

【従来の技術】無線通信に多く用いられるＦＳＫ変調信
号は、その信号周波数と予め規定された搬送波周波数と
の差などの影響により、検波信号の直流電位にオフセッ
ト変動が発生する。

【０００３】米国特許第６，１０４，２３８号公報（以
下、文献１と呼ぶ）には、この直流オフセット変動に追
従するため、検波出力を平滑化し、その直流成分を前段
のチャネル選択フィルタなどへの周波数制御信号に加算
し、その中心周波数を変化させることにより検波回路出
力の直流電位変動を抑制するものことが開示されてい
る。

【０００４】また、米国特許第５，４１２，６９２号公
報（以下、文献２と呼ぶ）には、検波出力信号の最大レ
ベルと最小レベルとを検出し、その中間電位を生成して
比較回路の参照電位として用い、最終出力信号を得るこ
とが開示されている。上述した中間電位が、検波出力の
直流電位変動に追従している。

【０００５】

【発明が解決しようとする課題】ある種の無線通信シス
テムでは送信状態と受信状態が時分割されており、さら
に送信状態と受信状態が連続で切り替わる場合以外に
も、その切り替わり間に休止状態（電源電圧は印加され
ているが送信でも受信でもない状態）を有する場合が存
在する。このため、通信装置が受信状態に切り替わった
時点で、受信信号は受信装置部にバースト的に到達し、
そのときの検波信号の直流電位は動的に変化する。

【０００６】一般に、無線通信システムでは、その伝送
信号の先頭にプリアンブルパターンが付加されており、
上述した動的な直流電位補償のために用いられる。

【０００７】しかし、そのパターン長は適用される無線
通信システムによって異なり、極めて短いパターン長
（例えば４ビット程度）にて信号復調するためには、こ
の動的な直流電位に高速に追従する必要がある。

【０００８】さらに、伝送信号はハイレベルの連続やロ
ウレベルの連続の同符号連続パターンを含み、復調回路
は、この同符号連続信号に対しても適用システムに規定
された連続長までは信号誤りなく動作することが求めら
れる。一般に、この同符号連続耐量と上述した高速直流
電位補償の動作とは相反する。

【０００９】文献１に記載の回路構成では、直流電位補
償に要する時間は検波出力を平滑化する時間と、チャネ
ル選択フィルタや検波回路の絶対遅延時間との総和とな
り、高次なフィルタを適用した復調回路では高速な直流
電位補償が困難であるとい課題がある。

【００１０】また、文献２に記載の回路構成「の場合に
も、高速な直流電位補償を実現するには検波出力の最大
レベル及び最小レベル検出用の積分回路の時定数を小さ
くする必要があり、相反して同符号連続耐量が劣化する
という課題がある。

【００１１】そのため、高速な直流電位補償が実行でき
ると共に、同符号連続などによる直流変動をも補償可能
な復調回路が望まれており、また、そのような復調回路
に適用するのに好適な信号補償回路も望まれている。

【００１２】

【課題を解決するための手段】かかる課題を解決するた
め、第１の本発明の信号補償回路は、入力信号を増幅す
る出力信号レベル調整端子を有する増幅手段と、コンデ
ンサを要素として含み、このコンデンサでの充電電圧を
上記出力信号レベル調整端子に与える積分手段と、上記
増幅手段からの出力信号の直流レベルの変動を検出し
て、上記積分手段の時定数に応じて、上記コンデンサの
充電電圧を変化させる低速補償手段と、上記増幅手段か
らの出力信号の振幅レベルを検知し、上記コンデンサの
充電電圧を高速に変化させる高速補償手段とを有するこ
とを特徴とする。

【００１３】また、第２の本発明の復調回路は、入力信
号を検波する検波手段と、この検波手段からの復調信号
を増幅する増幅手段と、この増幅手段からの出力信号を
基準レベルと比較して、論理レベルを確定したデジタル
信号を出力する比較手段とを有するものであって、第１
の本発明の信号補償回路を適用すると共に、上記増幅手
段が、その信号補償回路の要素となっていることを特徴
とする。

【００１４】

【発明の実施の形態】（Ａ）第１の実施形態 以下、本発明による信号補償回路及び復調回路の第１の
実施形態を、図面を参照しながら説明する。

【００１５】（Ａ−１）第１の実施形態の復調回路の構
成 図１は、第１の実施形態の復調回路の全体構成を示すブ
ロック図である。

【００１６】図１において、第１の実施形態の復調回路
は、検波回路１、増幅回路２、第１の比較回路３、第２
の比較回路４、信号レベル検知回路５、抵抗Ｒ１及びコ
ンデンサＣ１を有する。なお、抵抗Ｒ１及びコンデンサ
Ｃ１は、積分回路を構成している。増幅回路２、第１の
比較回路３、信号レベル検知回路５、抵抗Ｒ１及びコン
デンサＣ１が、第１の実施形態の信号補償回路を構成し
ている。

【００１７】検波回路１は、入力信号（例えばＦＳＫ変
調信号）を復調してアナログ信号として増幅回路２に出
力するものである。

【００１８】増幅回路２は、復調アナログ信号を第１及
び第２の比較回路３及び４が動作可能な振幅レベルまで
増幅して、第１及び第２の比較回路３及び４、並びに、
信号レベル検知回路５に出力するものである。増幅回路
２は、出力電圧調整端子２ａを有し、この出力電圧調整
端子２ａに入力された電圧に応じて、その出力電圧を変
化させる。増幅回路２は、出力電圧調整端子２ａに入力
された電圧が増加すると、出力電圧を減少させ、出力電
圧調整端子２ａに入力された電圧が減少すると、出力電
圧を増加させるように動作するものである。

【００１９】信号レベル検知回路５は、自己への入力信
号電圧（増幅回路２の出力電圧）が基準高電位Ｖｈｉｇ
ｈを超えた場合は出力電流を押し出し、基準低電位Ｖｌ
ｏｗを下回った場合は出力電流の引き込みを実施するも
のである。信号レベル検知回路５は、入力信号電圧が基
準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範囲内の場
合には電流の押し出しも引き込みも実施しないものであ
る。すなわち、信号レベル検知回路５は、増幅回路２の
出力電圧の範囲を３個の範囲のいずれに属するかを検知
し、それに応じて、出力電流の押し出し、出力電流０、
又は、出力電流の引き込みを行うものである。

【００２０】第１の比較回路３は、自己への入力信号電
圧（増幅回路２の出力電圧）を論理レベル確定用基準電
位Ｖｔｈとレベル比較し、論理レベル確定用基準電位Ｖ
ｔｈを超えた場合は出力電圧を上昇させ、論理レベル確
定用基準電位Ｖｔｈを下回った場合は出力電圧を減少さ
せるものである。

【００２１】第２の比較回路４は、第１の比較回路３と
同様に、自己への入力信号電圧（増幅回路２の出力電
圧）を論理レベル確定用基準電位Ｖｔｈとレベル比較す
るものであるが、その比較結果を、ロジックレベル（例
えばＣＭＯＳレベル）で、当該復調回路の出力信号とし
て送出するものである。

【００２２】抵抗Ｒ１及びコンデンサＣ１は、上述した
ように、積分回路６を構成しているものである。この積
分回路６の入力端（抵抗Ｒ１の一端）は、第１の比較回
路３の出力端に接続されており、第１の比較回路３から
の出力電圧に応じ、しかも、時定数Ｒ１×Ｃ１に応じ
て、充放電し、抵抗Ｒ１及びコンデンサＣ１の接続点
（Ｃ点）の電位（積分電圧）を変化させるようになされ
ている。また、抵抗Ｒ１及びコンデンサＣ１の接続点
（Ｃ点）は、信号レベル検知回路５の出力端に接続され
ており、信号レベル検知回路５の出力電流の押し出し、
引き込みによっても、充放電し、Ｃ点の電位（積分電
圧）を変化させるようになされている。Ｃ点の電位は、
増幅回路２の出力電圧調整端子２ａに印加されるように
なされている。

【００２３】以上のように、増幅回路２、第１の比較回
路３及び積分回路６は、負帰還回路を構成している。こ
の負帰還回路は、復調信号の直流電位（Ｂ点の直流電
位）を論理レベル確定用基準電位Ｖｔｈと同じ電位に安
定させるためのものである。その追従速度は、抵抗Ｒ１
及びコンデンサＣ１の時定数Ｒ１×Ｃ１によって決定さ
れ、低速な直流電位変動に対応するようになされてい
る。逆に言えば、低速な直流電位変動に対応するよう
に、抵抗Ｒ１及びコンデンサＣ１の時定数Ｒ１×Ｃ１が
選定されている。

【００２４】また、増幅回路２、信号レベル検知回路
５、及び、積分回路６内のコンデンサＣ１も、負帰還回
路を構成している。この負帰還回路は、復調信号の電圧
振幅が基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの範
囲内になるようするものである。なお、基準低電位Ｖｌ
ｏｗ及び基準高電位Ｖｈｉｇｈの中央電位が、論理レベ
ル確定用基準電位Ｖｔｈになっている。この負帰還回路
は、帰還ループ内部に抵抗Ｒ１を含まないため、信号レ
ベル検知回路５の検知結果は極めて高速に反映されるも
のである。

【００２５】以上のように、第１の実施形態の特徴は、
帰還ループを２つ有し、低速な直流変動には低速ループ
で追従し、高速な信号変動には高速ループで追従する点
にある。

【００２６】（Ａ−２）第１の実施形態の動作 次に、第１の実施形態の復調回路の動作を説明する。

【００２７】（Ａ−２−１）基本動作 まず、第１の実施形態の復調回路の基本動作を図２を参
照しながら説明する。図２は、通常の通信動作中におけ
る復調信号の直流電位の変動や振幅変動に対応している
場合での各部信号波形を示している。

【００２８】変調されている入力信号は、検波回路１に
よって信号復調される。復調されたアナログ信号は、増
幅回路２によって増幅される。ここで、図２（Ａ）は検
波回路１からの出力復調信号での波形（Ａ点での電圧波
形）を示し、図２（Ｂ）は増幅回路２からの復調信号で
の波形（Ｂ点での電圧波形）を示している。なお、図２
（Ａ）では、電圧振幅が変化するよう記載しているが、
直流電位も変動していても良い。

【００２９】検波回路１からの出力復調信号の直流電位
が変動していても、増幅回路２の出力信号（Ｂ点）の直
流電位は、以下のようにして論理レベル確定用基準電位
Ｖｔｈと同電位となる。

【００３０】Ｂ点電位は、第１の比較回路３によって論
理レベル確定用基準電位Ｖｔｈと比較される。Ｂ点電位
が論理レベル確定用基準電位Ｖｔｈより大きい場合に
は、第１の比較回路３の出力により、抵抗Ｒ１を介して
コンデンサＣ１が充電され、その積分電圧（Ｃ点の電
位）が上昇される。この上昇された積分電圧は増幅回路
２の出力電圧調整端子２ａに入力されているため、増幅
回路２はＢ点電位を減少させる。これに対して、Ｂ点電
位が論理レベル確定用基準電位Ｖｔｈより小さい場合に
は、第１の比較回路３の出力により、抵抗Ｒ１を介して
コンデンサＣ１が放電され、その積分電圧が下降され
る。この下降された積分電圧は増幅回路２の出力電圧調
整端子２ａに入力されているため、増幅回路２はＢ点電
位を上昇させる。

【００３１】このような負帰還動作が定常的に繰り返さ
れることにより、Ｂ点電位は基準電位Ｖｔｈと同電位と
なる。

【００３２】また、検波回路１からの出力復調信号の信
号振幅が変動し、所望する振幅を越えていても、増幅回
路２の出力信号（Ｂ点）の振幅は、以下に記載する動作
により、基準低電位Ｖｌｏｗ〜基準高電位Ｖｈｉｇｈの
範囲内となる。

【００３３】増幅回路２の出力信号（Ｂ点）は信号レベ
ル検知回路５に入力され、基準低電位Ｖｌｏｗ及び基準
高電位Ｖｈｉｇｈと比較される。Ｂ点電位が基準高電位
Ｖｈｉｇｈを超えた場合には、信号レベル検知回路５は
出力電流を押し出すため、コンデンサＣ１を直接充電
し、その積分電圧を高速に上昇させる。積分電圧は増幅
回路２の出力電圧調整端子２ａに入力されているため、
増幅回路２はＢ点電位を低下させるよう動作し、Ｂ点電
位が基準高電位Ｖｈｉｇｈ以下になった時点で信号レベ
ル検知回路５の出力電流が０となる。このとき、コンデ
ンサＣ１の積分電圧は一定値となり、同時に、Ｂ点電位
は一定値（Ｖｈｉｇｈ）となる（図２（Ｂ）の時間αの
期間）。

【００３４】逆に、Ｂ点電位が基準低電位Ｖｌｏｗより
低下した場合には、信号レベル検知回路５は出力電流を
引き込むため、コンデンサＣ１を直接放電し、その積分
電圧を高速に減少させる。積分電圧は増幅回路２の出力
電圧調整端子２ａに入力されているため、増幅回路２は
Ｂ点電位を増加させるよう動作し、Ｂ点電位が基準電位
Ｖｌｏｗ以上になった時点で信号レベル検知回路５の出
力電流が０となる。このとき、コンデンサＣ１の積分電
圧は一定値となり、同時に、Ｂ点電位は一定値（Ｖｌｏ
ｗ）となる（図２（Ｂ）の時間βの期間）。

【００３５】また、Ｂ点電位が基準低電位Ｖｌｏｗ〜基
準高電位Ｖｈｉｇｈの範囲内である場合には、信号レベ
ル検知回路５の出力電流は０となり、コンデンサＣ１に
影響を与えない（図２（Ｂ）の時間γの期間）。

【００３６】以上の動作により、Ｂ点の電圧振幅は、図
２（Ｂ）に示すように、基準低電位Ｖｌｏｗ〜基準高電
位Ｖｈｉｇｈの範囲内となる。

【００３７】Ｂ点での復調信号は、第２の比較回路４に
入力されており、論理レベル確定用基準電位Ｖｔｈと比
較され、ロジックレベルとして出力される（図２（Ｃ）
の出力信号波形）。

【００３８】以上のように、検波回路１からの復調信号
に直流変動や振幅変動があっても、独立動作する上述し
た２種類の負帰還回路により、直流変動及び振幅変動が
抑制され、その変動が抑制された復調信号を論理レベル
確定用基準電位Ｖｔｈとして、復調信号の符号（論理レ
ベル）を確定するようにしたので、当該復調回路からの
出力信号（デジタル出力信号）の精度を高めることがで
きる。

【００３９】（Ａ−２−２）直流電位高速変動の補償動
作 次に、バースト信号到来時のような急激な直流電位変動
を補償する動作について、図３を用いて説明する。

【００４０】入力信号が検波回路１によって信号復調さ
れ、その出力信号（Ａ点電位）の直流電位が、図３
（Ａ）に示すように、時点ｔ＝０で下降方向に急激に変
動したとする。このような変動は、例えば、バースト信
号の非到来状態から到来状態への変化時点で生じる。な
お、ｔ＜０の時間でのＢ点直流電位は、増幅回路２、第
１の比較回路３、及び、積分回路６による帰還ループに
より、論理レベル確定用基準電位Ｖｔｈと同電位となっ
ている。

【００４１】時点ｔ＝０で発生した直流電位変動のた
め、増幅回路２の出力信号（Ｂ点電位）も応動して低下
し、Ｂ点での直流電位はＶｔｈ以下になる。しかし、Ｂ
点電位が基準低電位Ｖｌｏｗより低下した時点で、上述
したように、信号レベル検知回路５の出力がコンデンサ
Ｃ１を急激に放電させるため、Ｂ点電位は基準低電位Ｖ
ｌｏｗを下回ることがなく、Ｂ点の直流電位は高速に補
償される（図３（Ｂ））。そして、Ｂ点電位は第２の比
較回路４によってロジックレベルに変換される。

【００４２】同様に、Ａ点の直流電位（復調信号）が、
急激に上昇した場合にも、図示は省略するが、基準高電
位Ｖｈｉｇｈによって電圧制限が機能し、上述したと対
称的な動作により、Ｂ点の直流電位は高速に補償され
る。

【００４３】ここで、バースト信号の到来などにより、
Ａ点の直流電位の変動に応動したＢ点直流電位の変動が
基準低電位Ｖｌｏｗから基準高電位Ｖｈｉｇｈの範囲内
程度の場合には、第２の比較回路４は十分に符号識別が
可能である。

【００４４】（Ａ−２−３）同符号連続の復調信号に対
する動作 次に、検波回路１からの復調信号が同符号連続を有する
場合の動作について、図４を用いて説明する。なお、点
の直流電位が、既に論理レベル確定用基準電位Ｖｔｈと
同電位であるとして説明する。

【００４５】検波回路１によって復調された信号が同符
号連続を有する場合には、図４（Ａ）に示すような波形
（Ａ点波形）となる。なお、図４（Ａ）は論理「０」レ
ベルが連続している場合を示している。

【００４６】同符号連続期間は、交流信号成分を含まな
いため、増幅回路２の出力信号（Ｂ点電位）は、図４
（Ｂ）に示すように、増幅回路２、第１の比較回路３及
び積分回路６で構成される低速帰還ループにより、抵抗
Ｒ１とコンデンサＣ１の時定数τ（＝Ｒ１×Ｃ１）にて
決定される速度で論理レベル確定用基準電位Ｖｔｈに収
束する。ここで、時定数τを、適用する無線システムに
て規定される同符号連続長の所要時間より大きく（かつ
後述する低速直流電位変動より小さく）選定しておく
と、Ｂ点電位が論理レベル確定用基準電位Ｖｔｈに完全
に収束することはない。

【００４７】従って、第２の比較回路４は、符号誤りな
く、増幅後の復調信号をロジックレベルに変換すること
ができる。

【００４８】同符号連続期間の終了後の直後は、直後の
交流信号により、Ｂ点電位は基準高電位Ｖｈｉｇｈを超
える（同符号連続期間でのＢ点電位の緩やかな上昇に基
づく）。しかし、上述したバースト信号到来時の直流電
位変動補償と同様に動作するため、第２の比較回路４に
て符号識別誤りは発生しない。

【００４９】なお、図４では、同符号連続信号として、
論理「０」レベルが連続する例を示したが、論理「１」
レベルが連続する場合にも、上述した場合と対称的な動
作がなされ、第２の比較回路４にて符号識別誤りは発生
しない。

【００５０】（Ａ−２−４）低速な直流電位変動を有す
る受信信号の復調信号に対する動作 最後に、受信信号に低速な直流電位変動が発生した場合
の動作について、図５を用いて説明する。

【００５１】受信信号に低速な直流電位変動（直流ドリ
フト）があると、検波回路１からの復調信号（Ａ点直流
電位）も、図５（Ａ）に示すように、ゆっくりと上昇
（下降）する。ここで、積分回路６の時定数τを、適用
システムに規定されるこの低速直流電位変動速度より速
く設定しておくと、増幅回路２、第１の比較回路３及び
積分回路６の低速帰還ループの動作によって、図５
（Ｂ）に示すように、増幅回路２からの出力信号の直流
電位（Ｂ点直流電位）の変動は発生しない。従って、第
２の比較回路４は、図５（Ｃ）に示すように、符号誤り
なくロジックレベル出力が可能である。

【００５２】（Ａ−３）第１の実施形態の効果 以上のように、第１の実施形態によれば、抵抗とコンデ
ンサにて構成される積分回路を介して復調信号の直流電
位補償を低速で実行する負帰還ループと、復調信号の電
圧振幅を検知し、その検知結果に応動して上記コンデン
サを高速に充放電する負帰還ループを独立に設けたの
で、抵抗値とコンデンサ値及び高速充放電能力の選択に
よって、高速な直流電位補償と同符号連続耐量が各々独
立にかつ柔軟に設定可能であるとい効果がある。

【００５３】（Ｂ）第２の実施形態 以下、本発明による信号補償回路及び復調回路の第２の
実施形態を、図面を参照しながら説明する。

【００５４】（Ｂ−１）第２の実施形態の復調回路の構
成 図６は、第２の実施形態の復調回路の全体構成を示す、
一部、機能ブロックで示す回路図であり、上述した第１
の実施形態に係る図１との同一、対応部分には同一符号
を付して示している。

【００５５】図６において、第２の実施形態の復調回路
も、大きくは、検波回路１、増幅回路２、第１の比較回
路３、第２の比較回路４（コンパレータＣｏｍｐ３）及
び信号レベル検知回路５を含んでおり、また、第１の実
施形態での積分回路６を構成しているコンデンサＣ１に
対応するコンデンサＣ１も含んでいる。なお、増幅回路
２、第１の比較回路３、信号レベル検知回路５、後述す
る積分回路が、第２の実施形態の信号補償回路を構成し
ている。

【００５６】検波回路１、増幅回路２、第１の比較回路
３、第２の比較回路４（コンパレータＣｏｍｐ３）及び
信号レベル検知回路５などの基本機能は、第１の実施形
態と同様である。

【００５７】第２の実施形態の場合、検波回路１は、入
力信号（例えばＦＳＫ変調信号）を検波し、得られた復
調信号を平衡出力し得るものであれば良く、その内部構
成は省略する。

【００５８】また、第２の比較回路４は、２入力（増幅
後の復調信号及び論理レベル確定用基準電圧Ｖｔｈ）を
比較してその大小関係により、論理「１」又は「０」を
出力する単純なコンパレータＣｏｍｐ３で構成すること
ができる。

【００５９】そこで以下では、増幅回路２、第１の比較
回路３及び信号レベル検知回路５の詳細構成について説
明する。

【００６０】増幅回路２は、４個のＮＭＯＳトランジス
タＮ１〜Ｎ４、３個のＰＭＯＳトランジスタＰ１〜Ｐ
３、３個の定電流源Ｉ１〜Ｉ３、３個の抵抗Ｒ６、Ｒ
２、Ｒ３、及び、定電圧源Ｖｂｉａｓを有する。

【００６１】また、第１の比較回路３は、２個のＮＭＯ
ＳトランジスタＮ５、Ｎ６、２個のＰＭＯＳトランジス
タＰ４、Ｐ５、定電流源Ｉ４、及び、２個の抵抗Ｒ４、
Ｒ５を有する。

【００６２】さらに、信号レベル検知回路５は、２個の
ＰＭＯＳトランジスタＰ６、Ｐ７、２個の定電圧源Ｖｈ
ｉｇｈ、Ｖｌｏｗ、及び、２個のコンパレータＣｏｍｐ
１、Ｃｏｍｐ２を有する。

【００６３】検波回路１の一方の出力端子はＮＭＯＳト
ランジスタＮ１のゲート端子に接続され、検波回路２の
他方の出力端子はＮＭＯＳトランジスタＮ２のゲート端
子に接続されている。これら各ＮＭＯＳトランジスタＮ
１、Ｎ２のソース端子は、一端（−端子）が接地されて
いる定電流源のＩ１、Ｉ２の導入側（＋端子）にそれぞ
れ接続されていると共に、抵抗Ｒ６を介して相互に接続
されている。一方のＮＭＯＳトランジスタＮ１のドレイ
ン端子は、定電流源Ｉ３の−端子に接続されていると共
に、ＰＭＯＳトランジスタＰ２のソース端子に接続さ
れ、他方のＮＭＯＳトランジスタＮ２のドレイン端子
は、ＰＭＯＳトランジスタＰ１のドレイン端子に接続さ
れていると共に、ＰＭＯＳトランジスタＰ３のソース端
子に接続されている。

【００６４】ＰＭＯＳトランジスタＰ２及びＰ３のゲー
ト端子は共に、定電圧源Ｖｂｉａｓの−端子に接続さ
れ、定電圧源Ｖｂｉａｓの＋端子は電源供給端子Ｖｄｄ
に接続されている。

【００６５】ＰＭＯＳトランジスタＰ２のドレイン端子
は、ＮＭＯＳトランジスタＮ３のドレイン端子及びゲー
ト端子に接続されていると共に、ＮＭＯＳトランジスタ
Ｎ４のゲート端子に接続されている。ＮＭＯＳトランジ
スタＮ３及びＮ４のソース端子は共に接地される。ＮＭ
ＯＳトランジスタＮ４のドレイン端子は、ＰＭＯＳトラ
ンジスタＰ３のドレイン端子に接続されていると共に、
抵抗Ｒ２の一方の端子及び抵抗Ｒ３の一方の端子に接続
され、ＮＭＯＳトランジスタＮ５のゲート端子に接続さ
れ、コンパレータＣｏｍｐ１及びＣｏｍｐ２の−入力端
子にそれぞれ接続され、コンパレータＣｏｍｐ３の一方
の入力端子に接続されている。

【００６６】抵抗Ｒ２の他方の端子は電源供給端子Ｖｄ
ｄに接続され、抵抗Ｒ３の他方の端子は接地されてい
る。

【００６７】定電流源Ｉ３の＋端子及びＰＭＯＳトラン
ジスタＰ１のソース端子は、電源供給端子Ｖｄｄに接続
されている。ＰＭＯＳトランジスタＰ１のゲート端子
は、コンデンサＣ１の一方の端子に接続されていると共
に、ＰＭＯＳトランジスタＰ５のドレイン端子に接続さ
れ、ＮＭＯＳトランジスタＮ６のドレイン端子に接続さ
れ、ＰＭＯＳトランジスタＰ６のドレイン端子に接続さ
れ、ＮＭＯＳトランジスタＮ７のドレイン端子に接続さ
れている。

【００６８】コンデンサＣ１の他方の端子は接地されて
いる。

【００６９】ＮＭＯＳトランジスタＮ５のドレイン端子
は、ＰＭＯＳトランジスタＰ４のドレイン端子及びゲー
ト端子に接続されていると共に、ＰＭＯＳトランジスタ
Ｐ５のゲート端子に接続されている。ＰＭＯＳトランジ
スタＰ４及びＰ５のソース端子は共に電源供給端子Ｖｄ
ｄに接続されている。ＮＭＯＳトランジスタＮ５のソー
ス端子は、ＮＭＯＳトランジスタＮ６のソース端子に接
続されていると共に、定電流源Ｉ４の＋端子に接続さ
れ、定電流源Ｉ４の−端子は接地されている。

【００７０】ＮＭＯＳトランジスタＮ６のゲート端子
は、抵抗Ｒ４の一方の端子及び抵抗Ｒ５の一方の端子に
接続されていると共に、コンパレータＣｏｍｐ３の他方
の入力端子に接続されている。抵抗Ｒ４の他方の端子は
電源供給端子Ｖｄｄに接続され、抵抗Ｒ５の他方の端子
は接地されている。

【００７１】コンパレータＣｏｍｐ１の＋入力端子は、
定電圧源Ｖｈｉｇｈの−端子に接続され、定電圧源Ｖｈ
ｉｇｈの＋端子は電源供給端子Ｖｄｄに接続されてい
る。コンパレータＣｏｍｐ２の＋入力端子は定電圧源Ｖ
ｌｏｗの＋端子に接続され、定電圧源Ｖｌｏｗの−端子
は接地されている。コンパレータＣｏｍｐ１の出力端子
は、ＰＭＯＳトランジスタＰ６のゲート端子に接続され
ている。コンパレータＣｏｍｐ２の出力端子は、ＮＭＯ
ＳトランジスタＮ７のゲート端子に接続されている。

【００７２】ＰＭＯＳトランジスタＰ６のソース端子
は、電源供給端子Ｖｄｄに接続され、ＮＭＯＳトランジ
スタＮ７のソース端子は接地されている。

【００７３】（Ｂ−２）第２の実施形態の動作 次に、第２の実施形態の復調回路の動作、特に、増幅回
路２、第１の比較回路３及び信号レベル検知回路５の動
作を説明する。

【００７４】なお、定電流源Ｉ１〜Ｉ４の＋端子は電流
引き込み端子、−端子は電流供給端子とする。また、抵
抗Ｒ２と抵抗Ｒ３の抵抗値は同じであり、さらに、抵抗
Ｒ４と抵抗Ｒ５の抵抗値も同じ値とする。

【００７５】検波回路１は、入力信号を復調しアナログ
信号として平衡出力する機能（Ａ点電位及びＡ’点電位
が平衡）を有するものであり、第２の比較回路４として
のコンパレータＣｏｍｐ３は、出力信号レベルをロジッ
クレベル（例えばＣＭＯＳレベル）で出力する一般的な
ものとする。そのため、検波回路１及びコンパレータＣ
ｏｍｐ３のこれ以上の動作説明は省略する。

【００７６】まず、増幅回路２の動作を説明する。な
お、増幅回路２の増幅率は、抵枕Ｒ６と抵抗Ｒ２（Ｒ
３）の比によって決定される。Ｂ点の電位は、後述する
ように、Ａ−Ａ’点間の電位差と、ＰＭＯＳトランジス
タＰ１のゲート端子の電位によって決定されるものであ
り、このＢ点電位が、増幅後の復調信号となっている。

【００７７】なお、Ａ点及びＡ’点は、第１の実施形態
のＡ点に相当し、Ｂ点は第１の実施形態のＢ点に相当し
ている。

【００７８】ＰＭＯＳトランジスタＰ１は、機能的には
可変電流源を構成している。安定時においては、コンデ
ンサＣ１の安定した積分電圧がゲート端子に印加されて
いるので、定電流源とみなすことができ、その定電流は
定電流源Ｉ３に等しい。

【００７９】Ａ−Ａ’点間電位差があれば、その電位差
に応じた電流が抵抗Ｒ６をその電位差の正負に応じた方
向に流れ、その結果、Ｂ点を流れる電流もＰＭＯＳトラ
ンジスタＰ１のドレイン−ソース電流を流れる電流とは
異なり、その結果、Ｂ点電位は、抵抗Ｒ２及びＲ３によ
る電圧分圧値Ｖｄｄ／２から異なるものとなる。この変
化分は、Ａ−Ａ’点間電位差に応じ、すなわち、Ｂ点電
位は増幅後の復調信号となっている。

【００８０】次に、増幅回路２での出力電圧調整動作
（Ｂ点電位の調整動作）について説明する。

【００８１】Ａ−Ａ’点間電位差が０の場合において、
ＰＭＯＳトランジスタＰ１のドレイン−ソース電流と定
電流源Ｉ３が等しければ、ＮＭＯＳトランジスタＮ３及
びＮ４によって構成されるカレントミラー回路のため、
抵抗Ｒ２及びＲ３の直列回路からＢ点に流れ込む電流も
なく、また、抵抗Ｒ２及びＲ３の直列回路へＢ点に流れ
込む電流もなく、Ｂ点電位は、抵抗Ｒ２及びＲ３による
電圧分圧値Ｖｄｄ／２となる。

【００８２】ここで、ＰＭＯＳトランジスタＰ１のゲー
ト電圧（コンデンサＣ１の充電電圧）が上昇すると、そ
のドレイン−ソース電流は減少し、抵抗Ｒ２を流れる電
流が抵抗Ｒ３より流れる電流より多くなって、Ｂ点電位
は下降する。なお、ＰＭＯＳトランジスタＰ１のゲート
端子は、第１の実施形態の出力電圧調整端子２ａに相当
している。逆に、ＰＭＯＳトランジスタＰ１のゲート電
圧が下降すると、そのドレイン−ソース電流は増加し、
Ｂ点電位は上昇する。

【００８３】以上から、ＰＭＯＳトランジスタＰ１のゲ
ート電圧を調整することにより、Ｂ点電位（Ａ−Ａ’点
間電位差）を調整できることになる。

【００８４】次に、第１の比較回路３の動作を説明す
る。ここで、比較参照電位（第１の実施形態の論理レベ
ル確定用基準電圧Ｖｔｈに相当；以下、Ｖｔｈと記載す
る）は、抵抗Ｒ４及びＲ５による電圧分圧値Ｖｄｄ／２
となっている。

【００８５】ＰＭＯＳトランジスタＰ４及びＰ５がカレ
ントミラー回路を構成しているため、ＮＭＯＳトランジ
スタＮ５のゲート端子に印加されているＢ点電位と、Ｎ
ＭＯＳトランジスタＮ６のゲート端子に印加されている
論理レベル確定用基準電圧Ｖｔｈとに差があると、ＰＭ
ＯＳトランジスタＰ５のドレイン端子とＮＭＯＳトラン
ジスタＮ６のドレイン端子との接続点からコンデンサＣ
１に電流が流れ込んだり、その接続点にコンデンサＣ１
から電流が流れ込んだりし、コンデンサＣ１の充電電圧
（積分電圧）を変化させる。ＮＭＯＳトランジスタＮ６
のゲート端子は、基準電圧Ｖｔｈが印加されているの
で、結果として、コンデンサＣ１の充放電電流の量は、
Ｂ点電位がゲート端子に印加されているＮＭＯＳトラン
ジスタＮ５の特性による。

【００８６】すなわち、ＮＭＯＳトランジスタＮ５とコ
ンデンサＣ１は、積分回路を構成している。ＮＭＯＳト
ランジスタＮ５の相互コンダクタンスをｇｍ５とする
と、ＮＭＯＳトランジスタＮ５のゲート端子の電圧変化
は、ｇｍ５とＣ１とで決定される時定数によって積分さ
れる。

【００８７】以上のようにして、第１の比較回路３の比
較結果に応じ、コンデンサＣ１の充電電圧を変化させ、
ＰＭＯＳトランジスタＰ１のソース−ドレイン電流を変
化させ、Ｂ点電位を変化させることができる。

【００８８】次に、信号レベル検知回路５の動作を説明
する。

【００８９】コンパレータＣｏｍｐ１は、定電圧源Ｖｈ
ｉｇｈによる定電圧（その値もＶｈｉｇｈで示す）と、
Ｂ点電位とを比較し、Ｂ点電位が定電圧Ｖｈｉｇｈを超
えたているときに、ＰＭＯＳトランジスタＰ６を導通状
態にするものである。一方、コンパレータＣｏｍｐ２
は、定電圧源Ｖｌｏｗによる定電圧（その値もＶｌｏｗ
で示す）と、Ｂ点電位とを比較し、Ｂ点電位が定電圧Ｖ
ｌｏｗより小さいときに、ＮＭＯＳトランジスタＮ７を
導通状態にするものである。

【００９０】従って、Ｂ点電位が定電圧Ｖｈｉｇｈを超
えているときには、ＰＭＯＳトランジスタＰ６だけ導通
状態になり、Ｂ点電位が定電圧Ｖｌｏｗより小さいとき
には、ＮＭＯＳトランジスタＮ７だけ導通状態になり、
Ｂ点電位が定電圧Ｖｌｏｗ〜Ｖｈｉｇｈの範囲内の電位
のときには、ＰＭＯＳトランジスタＰ６及びＮＭＯＳト
ランジスタＮ７が共に非導通状態になる。

【００９１】ＰＭＯＳトランジスタＰ６及びＮＭＯＳト
ランジスタＮ７が共に非導通状態のときには、すなわ
ち、Ｂ点電位が定電圧Ｖｌｏｗ〜Ｖｈｉｇｈの範囲内の
電位のときには、ＰＭＯＳトランジスタＰ６のドレイン
端子及びＮＭＯＳトランジスタＮ７のドレイン端子の接
続点が、コンデンサＣ１の一端に接続されていても、コ
ンデンサＣ１の充電電圧（積分電圧）に影響を与えな
い。

【００９２】また、ＰＭＯＳトランジスタＰ６だけが導
通状態のときには、すなわち、Ｂ点電位が定電圧Ｖｈｉ
ｇｈを超えているときには、ＰＭＯＳトランジスタＰ６
を介して、電源供給端子Ｖｄｄからの電流がコンデンサ
Ｃ１に流れ込んでコンデンサＣ１を充電させ、コンデン
サＣ１の充電電圧（積分電圧）を瞬時に上昇させる。

【００９３】さらに、ＮＭＯＳトランジスタＮ７だけが
導通状態のときには、すなわち、Ｂ点電位が定電圧Ｖｌ
ｏｗより小さいときには、ＮＭＯＳトランジスタＮ７を
介して、コンデンサＣ１からの放電電流が接地に瞬時に
流れ込んでコンデンサＣ１を放電させ、コンデンサＣ１
の充電電圧（積分電圧）を瞬時に下降させる。

【００９４】以上のようなコンデンサＣ１の充電電圧
（積分電圧）の変化により、Ｂ点電位は、定電圧Ｖｌｏ
ｗ〜Ｖｈｉｇｈの範囲内に押さえ込まれ、すなわち、振
幅制限される。

【００９５】第２の比較回路４を構成しているコンパレ
ータＣｏｍｐ３には、抵抗Ｒ２及びＲ３による固定の分
圧電圧値Ｖｄｄ／２（Ｖｔｈ）と、Ｂ点電位とが入力さ
れており、その比較結果がロジックレベルにて出力端子
ＯＵＴに出力される。

【００９６】以上のように、この第２の実施形態におい
ても、増幅回路２及び第１の比較回路３、並びにＮＭＯ
ＳトランジスタＮ５の相互コンダクタンス（ｇｍ５）と
コンデンサＣ１による積分回路は、負帰還回路を構成し
ており、この負帰還回路により、Ｂ点の直流電位は抵抗
Ｒ４及びＲ５にて決定される固定電圧Ｖｄｄ／２に安定
する。その変化速度は、ｇｍ５、Ｃ１の時定数によって
決定され低速な直流電位変動に対応する。

【００９７】一方、この第２の実施形態においても、増
幅回路２及び信号レベル検知回路５、さらにコンデンサ
Ｃ１も同様に負帰還回路を構成しており、この負帰還回
路により、Ｂ点の電圧振幅が基準電位Ｖｈｉｇｈ及びＶ
ｌｏｗの範囲内になるよう動作する。この際、信号レベ
ル検知回路５の出力はコンデンサＣ１を直接駆動するた
め基準電位Ｖｈｉｇｈ及びＶｌｏｗとの比較結果（信号
レベル検知結果）は極めて高速に反映される。

【００９８】このように、第２の実施形態の本質も、帰
還ループを２つ有し、低速な直流変動には低速ループで
追従し、高速な信号変動には高速ループで追従するとこ
ろにある。

【００９９】なお、信号波形図の図示は省略するが、こ
の第２の実施形態においても、第１の実施形態で説明し
た４種類の動作は同様になされる。そのため、第２の実
施形態については、４種類の動作の説明を省略する。

【０１００】（Ｂ−３）第２の実施形態の効果 以上のように、第２の実施形態によっても、積分回路を
介して復調信号の直流電位補償を低速で実行する負帰還
ループと、復調信号の電圧振幅を検知しその検知結果に
応動して前記コンデンサを高速に充放電する負帰還ルー
プを独立に設けたので、積分回路の時定数や高速充放電
能力の選択によって高速な直流電位補償と同符号連続耐
量が各々独立にかつ柔軟に設定可能という効果を奏す
る。

【０１０１】特に、積分回路の時定数を第１の比較回路
内部のトランジスタの相互コンダクタンス値とコンデン
サにて決定する構成としたので、積分回路部分の簡素化
が期待できる。

【０１０２】（Ｃ）他の実施形態 第１、第２の実施形態では無線通信システムに適用する
例にて説明したが、光伝送システムなどのような他のシ
ステムにも同様に適用可能である。他のシステムも、バ
ースト信号を受信するシステムであれば、適用効果は大
きい。

【０１０３】また、第２の実施形態ではＭＯＳトランジ
スタを用いた構成について説明したが、バイポーラトラ
ンジスタなど他のデバイスを用いても同様に実現でき
る。また、ユニポーラトランジスタも、他種類のものを
適用できる。

【０１０４】本発明は、実施形態でいう所の増幅回路、
第１の比較回路、信号レベル検知回路及び積分回路の部
分（信号補償回路）に特徴を有し、その入力段側回路は
検波回路に限定されるものではなく、また、その出力段
側回路も第２の比較回路に限定されるものではない。

【０１０５】

【発明の効果】以上のように、本発明の信号補償回路及
び復調回路によれば、高速な直流電位補償が実行できる
と共に、同符号連続などによる直流変動をも補償するこ
とができる。

【図面の簡単な説明】

【図１】第１の実施形態の復調回路の構成を示すブロッ
ク図である。

【図２】第１の実施形態の復調回路の動作説明用各部信
号波形図（１）である。

【図３】第１の実施形態の復調回路の動作説明用各部信
号波形図（２）である。

【図４】第１の実施形態の復調回路の動作説明用各部信
号波形図（３）である。

【図５】第１の実施形態の復調回路の動作説明用各部信
号波形図（４）である。

【図６】第２の実施形態の復調回路の構成を示す回路図
である。

【符号の説明】

１…検波回路、２…増幅回路、３…第１の比較回路（低
速補償手段）、４…第２の比較回路、５…信号レベル検
知回路（高速補償手段）、６…積分回路、Ｃ１…コンデ
ンサ、Ｒ１…抵抗、Ｎ５…ＮＭＯＳトランジスタ。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J039 DA08 DA12 DB12 DC05 KK14 MM03 NN01 5J091 AA01 AA12 AA22 AA24 AA66 CA12 CA13 CA81 FA10 FA17 HA09 HA17 HA25 HA29 KA02 KA05 KA09 KA12 KA17 KA25 KA31 KA33 KA42 KA47 KA55 MA13 MA20 MA21 SA13 TA01 TA06 5K004 AA04 EH03 5K029 AA11 BB01 HH09 LL03

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力信号を増幅する出力信号レベル調整
   端子を有する増幅手段と、 コンデンサを要素として含み、このコンデンサでの充電
   電圧を上記出力信号レベル調整端子に与える積分手段
   と、 上記増幅手段からの出力信号の直流レベルの変動を検出
   して、上記積分手段の時定数に応じて、上記コンデンサ
   の充電電圧を変化させる低速補償手段と、 上記増幅手段からの出力信号の振幅レベルを検知し、上
   記コンデンサの充電電圧を高速に変化させる高速補償手
   段とを有することを特徴とする信号補償回路。
2. 【請求項２】 入力信号を検波する検波手段と、この検
   波手段からの復調信号を増幅する増幅手段と、この増幅
   手段からの出力信号を基準レベルと比較して、論理レベ
   ルを確定したデジタル信号を出力する比較手段とを有す
   る復調回路において、 請求項１に記載の信号補償回路を適用すると共に、上記
   増幅手段が、その信号補償回路の要素となっていること
   を特徴とする復調回路。