JP3693940B2 - スイッチング電源装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、過負荷や出力短絡が生じたときに出力電流を制限する過電流保護機能を備えたスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
前記過電流保護機能を備えたスイッチング電源装置として、たとえば図１１に示す構成が挙げられる。このスイッチング電源装置では、入力段のコンデンサｃ１で平滑化された入力電圧ｖｉｎがトランジスタｔｒ１によってスイッチングされる。トランジスタｔｒ１がＯＮしている期間では、該トランジスタｔｒ１のエミッタに現れた電圧ｖｏｕｔによって、コイルｌ１、コンデンサｃ２および負荷ｒｌに対してエネルギが供給される。トランジスタｔｒ１がＯＦＦしている期間では、コイルｌ１に蓄えられたエネルギが、ダイオードｄ１によって還流させられて負荷ｒｌに与えられる。
【０００３】
出力電圧ｖｏの制御は、該出力電圧ｖｏを抵抗ｒ１・ｒ２の抵抗値による所定の比率で分割した帰還電圧ｖａｄｊと基準電圧源２の基準電圧ｖｒｅｆ１とに基づいて行なわれる。まず、差動アンプ１によって両電圧の差に応じた電圧が出力され、その電圧と発振器３から出力される１００〔ｋＨｚ〕の三角波とがコンパレータ４で比較される。すると、コンパレータ４からは、差動アンプ１の出力レベルに応じたパルス幅のＰＷＭ信号が出力される。
【０００４】
次いで、このＰＷＭ信号が駆動回路５に与えられると、ＰＷＭ信号のデューティサイクルに応じて該駆動回路５がトランジスタｔｒ１のＯＮ／ＯＦＦを制御する。これによって、出力電圧ｖｏが、前記基準電圧ｖｒｅｆ１および抵抗ｒ１・ｒ２による分圧比で決定される一定電圧（たとえば５〔Ｖ〕）に制御される。
【０００５】
上記の動作時においては、図１２の（ａ）および（ｂ）に示すように、コンパレータ４の出力電圧、すなわちＰＷＭ信号および電圧ｖｏｕｔが破線で示すようなパルス幅となっている。トランジスタｔｒ１のデューティＤは、トランジスタｔｒ１のＯＮ時間とＯＦＦ時間とをそれぞれｔ_ON、ｔ_OFF とすれば、
Ｄ＝ｔ_ON／（ｔ_ON＋ｔ_OFF ) ＝（ｖ_O ／ｖ_IN）×１００〔％〕 …（１）
となる。
【０００６】
ところが、負荷ｒｌが重くなると、コイルｌ１に流れるコイル電流ｉｌが、同図の（ｃ）で破線から実線に示すように増大する。やがて、コイル電流ｉｌが過電流検出レベルｉｃｌを超えると、入力段に設けられた過電流検出回路６によって過電流状態が検出され、ＲＳフリップフロップ回路７にセット信号が出力される。
【０００７】
ＲＳフリップフロップ回路７は、セット端子電圧が同図の（ｄ）に示すようにハイレベルに変化してセットされる。セット端子電圧が一度ハイレベルとなるとラッチがかかり、出力をローレベルに保持する。このとき、リセット端子電圧は、ローレベルのままとなる。
【０００８】
すると、コンパレータ４の出力電圧および電圧ｖｏｕｔは、同図の（ａ）および（ｂ）に破線で示すパルス幅であるにも関わらず、ＲＳフリップフロップ回路７の出力がセット時からローレベルとなるため、実線で示すパルス幅まで狭められる。このようにしてトランジスタｔｒ１のデューティが低下することによって、出力電圧ｖｏが低下して出力電流の増大が抑制される。そして、この結果、出力電流ｉｏは、図１３に示すようにＡ点で低下する。
【０００９】
また、発振器３からＲＳフリップフロップ回路７へは、トランジスタｔｒ１のＯＦＦ時にリセット信号が出力されており、同図の（ｅ）に示すようにＲＳフリップフロップ回路７のリセット端子電圧が変化する。このとき、ＲＳフリップフロップ回路７は、リセット端子電圧が一度ハイレベルとなるとラッチがかかり、セット端子電圧がハイレベルとなるときと逆に、出力をハイレベルに保持する。これによって、トランジスタｔｒ１は、次のＯＮ時に通常のタイミングでＯＮする。
【００１０】
しかしながら、上記のスイッチング電源装置では、スイッチング電源の小型化や軽量化などのためにスイッチング周波数を高くしてゆく（約５０〔ｋＨｚ〕以上とする）と、以下に説明するように、過電流保護機能の動作に不都合が生じる。
【００１１】
すなわち、図１２に示すように、セット端子電圧がハイレベルになるまでの時間ｔｄ１と、さらにセット端子電圧がハイレベルになってからトランジスタｔｒ１がＯＦＦするまでの時間ｔｄ２との遅れが生じる。両時間ｔｄ１・ｔｄ２の和である遅延時間ｔｄは、過電流検出からトランジスタｔｒ１をＯＦＦさせるまでの時間、すなわち過電流保護機能が動作するまでに要する時間である。上記の遅延時間ｔｄは約１〔μｓｅｃ〕にも達し、前記１００〔ｋＨｚ〕のスイッチング周波数、すなわち１０〔μｓｅｃ〕のスイッチング周期において、過電流保護動作時にスイッチングパルス幅が狭められると、保護動作に及ぶ影響が大きくなり、無視できなくなる。
【００１２】
たとえば、入力電圧ｖｉｎ＝４０〔Ｖ〕、出力電圧ｖｏ＝５〔Ｖ〕、コイルｌ１のインダクタンスＬ＝２００〔μＨ〕とすると、上記の遅延時間ｔｄの間にコイル電流ｉｌの変化分である電流Δｉは、
Δｉ＝〔（ｖｉｎ−ｖｏ）／Ｌ〕×ｔｄ＝０．１７５〔Ａ〕 …（２）
となる。このため、コイル電流ｉｌは、電流Δｉによって過電流検出レベルｉｃｌを超えてしまう。そして、この電流変化分Δｉが、平均電流、すなわち出力電流ｉｏを増大させることになる。
【００１３】
このときの出力特性は、前記図１３に示すように、短絡状態（ｖｏ＝０〔Ｖ〕）に近くなるほどエミッタ電流が増大し、絶対最大定格値（２．５〔Ａ〕）を超えてしまい、垂下特性とならなくなる。このように、上記のスイッチング電源装置では、スイッチング周波数が高くなる程、過電流保護機能が確実に動作しなくなるという問題点があった。
【００１４】
そこで、このような問題を解決する他の従来技術が、特開平７−４６８２８号公報で示されている。この従来技術を図１４および図１５で示す。これらの図１４および図１５は、上述の図１１および図１３にそれぞれ対応しており、対応する部分には同一の参照符号を付して示す。注目すべきは、このスイッチング電源装置では、出力短絡などによる過電流時に発振周波数を低下させるために、コンパレータ８と、定電圧源９と、発振周波数変更回路１０とがさらに設けられていることである。
【００１５】
前記コンパレータ８の非反転入力には、前記抵抗ｒ１・ｒ２によって得られた電圧ｖａｄｊが与えられ、反転入力には、定電圧源９が接続されている。前記基準電圧源２による基準電圧ｖｒｅｆ１は、たとえば１．２５〔Ｖ〕であり、これに対して前記定電圧源９による基準電圧ｖｒｅｆ２は、たとえば０．６〔Ｖ〕である。コンパレータ８への帰還電圧ｖａｄｊが前記０．６〔Ｖ〕となるときの出力電圧ｖｏは、次式により、
ｖｏ＝０．６〔Ｖ〕×（ｒ１＋ｒ２）／ｒ２＝２．４〔Ｖ〕 …（３）
となる。すなわち、コンパレータ８は、出力電圧ｖｏが上記の２．４〔Ｖ〕より低下したことを検出し、これに応答して発振周波数変更回路１０は、前記発振器３が発生する三角波の発振周波数を、前記１００〔ｋＨｚ〕から２０〔ｋＨｚ〕にまで低下させるようになっている。
【００１６】
したがって、負荷短絡等によって負荷ｒｌの抵抗値が小さくなって出力電流ｉｏが増大し、トランジスタｔｒ１のコレクタ電流が増大して、コレクタ電流が過電流検出レベルを超えると、過電流検出回路６によって過電流状態が検出されて過電流保護機能が動作を開始し、過電流検出回路６から出力されるセット信号によってＲＳフリップフロップ回路７がセットされ、トランジスタｔｒ１のスイッチングパルス幅が小さくなり、該トランジスタｔｒ１のＯＮ時間が短くなって、図１５において、前述のように出力電圧ｖｏがＡ点で低下する。
【００１７】
さらに、負荷ｒｌの抵抗値が小さくなると、出力電圧ｖｏは、同図に示すＢ点まで低下して２．４〔Ｖ〕となり、このときの帰還電圧ｖａｄｊは、０．６〔Ｖ〕となる。これからさらに出力電圧ｖｏが低下して、帰還電圧ｖａｄｊが基準電圧ｖｒｅｆ２の０．６〔Ｖ〕より低くなると、それまでハイレベルであったコンパレータ８の出力がローレベルになり、発振周波数変更回路１０から発振器３に発振周波数を変更するように指令を与える電圧が出力され、発振器３は、発振周波数を１００〔ｋＨｚ〕から２０〔ｋＨｚ〕に低下させる。
【００１８】
このような動作によって、通常の過電流保護動作によってスイッチングパルス幅が狭くされ、過電流検出から出力トランジスタｔｒ１がＯＦＦするまでの遅延時間ｔｄによって決定されるスイッチングパルス幅の最小値に近付いたとしても、Ｂ点でコンパレータ８の出力が変化してスイッチング周波数が低下することによって、スイッチングパルス幅が広がることになる。
【００１９】
たとえば、トランジスタｔｒ１は、通常動作時、前述の式１から５〔Ｖ〕／１２〔Ｖ〕≒４１．７〔％〕のデューティＤでスイッチングを行っており、前記Ｂ点で出力電圧ｖｏが２．４〔Ｖ〕となると、前記式１から２０〔％〕になっているので、スイッチングパルス幅は、２〔μｓｅｃ〕から１０〔μｓｅｃ〕にまで拡大する。それゆえ、過電流保護動作における前述の遅延時間ｔｄの影響を従来の１／５に軽減することができる。
【００２０】
したがって、図１５に示すように、出力電流ｉｏは、スイッチング周波数ｆｓの低下が開始するＢ点から低下が終了するＣ点へは、正規の過電流ポイントまで戻るため低下してゆく。Ｃ点以降では、発振周波数が２０〔ｋＨｚ〕に固定されるため、負荷ｒｌが小さくなるとスイッチングパルス幅が狭くなり、上記の遅延時間ｔｄの影響が大きくなって出力電流ｉｏが増大する。
【００２１】
しかしながら、上記のようにＢ点からＣ点まで出力電流ｉｏを低下させているので、該出力電流ｉｏの増大を大幅に抑制することができる。これにより、出力電流ｉｏは、前記の絶対最大定格値の２．５〔Ａ〕を超えなくなる。なお、同図において破線で示したのは、前記図１３で示す過電流保護特性である。
【００２２】
一方、スイッチング電源には、小型化、低コスト化には依然として強い要望がある。この小型化、低コスト化のためには、前記トランジスタｔｒ１を含めて前記スイッチング電源装置を集積回路化し、該集積回路に外付けされるコイルｌ１やコンデンサｃ２を小型化することが有効であり、そのためスイッチング周波数ｆｓをさらに高周波化することが考えられる。一方、前記集積回路を比較的安価なバイポーラ素子で実現しても、前記スイッチング周波数ｆｓとして３００〔ｋＨｚ〕程度まで対応することができる。
【００２３】
しかしながら、上記図１４で示す従来技術においても、ｖｉｎ＝２４〔Ｖ〕、ｖｏ＝５〔Ｖ〕としたとき、通常制御状態でのデューティＤは前記式１から約２０．８〔％〕であり、ｆｓ＝３００〔ｋＨｚ〕（スイッチング周期Ｔ＝３．３３〔μｓｅｃ〕）で、ＯＮ時間ｔ_ONは、
ｔ_ON＝Ｔ×Ｄ＝３．３３×０．２０８＝６９３〔ｎｓｅｃ〕 …（４）
となり、前記遅延時間ｔｄの１〔μｓｅｃ〕よりも短くなってしまう。
【００２４】
このため、前記図１５において仮想線で示すように、Ａ点で過電流を検出し、その保護動作を行っても、その保護動作がトランジスタｔｒ１のＯＮ時間ｔ_ONの経過後に行われることになり、該過電流保護動作が無効となって出力電流ｉｏが増大してゆく。さらに、負荷ｒｌが重くなり出力電流ｉｏが増大し、トランジスタｔｒ１の能力であるたとえば３．０〔Ａ〕を超えると、トランジスタｔｒ１のコレクタ−エミッタ間の電圧降下Ｖ_CEが増大し始め、該トランジスタｔｒ１での損失が大きくなって効率が低下し、出力電圧ｖｏが低下し始める。こうしてＤ点のｖｏ＝２．４〔Ｖ〕となると、前記発振周波変更回路１０の動作によって前記スイッチング周波数ｆｓが低下するので、通常の過電流保護動作が行われて前記Ｃ点に到達する。
【００２５】
すなわち、前記点Ｄ−Ｃ間の短絡保護動作が行われてからのＣ点以下では過電流保護動作が行われるけれども、点Ａ−Ｄ間では過電流保護動作が行われないことになってしまう。また、前記のような電圧降下Ｖ_CEの増大によるトランジスタｔｒ１の損失の増大によって、該トランジスタｔｒ１の安全動作領域（ＡＳＯ）を広くする必要が生じ、該トランジスタｔｒ１のサイズやコストの増加を招くという問題もある。
【００２６】
そこで、このような問題を解決するために、さらに他の従来技術として、特開２０００−２４５１４２号公報が提案された。その従来技術を、図１６で示す。この図１６の構成において、前述の図１１や図１４の構成に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。注目すべきは、この従来技術では、前記図１１や図１４の構成における発振周波変更回路１０が第２の発振周波変更回路１０ｂとなり、前記過電流検出回路１１に応答して発振器３の発振周波数を低下させる第１の発振周波数変更回路１０ａが設けられていることである。
【００２７】
前記発振器３は、発振周波数を、前記第１発振周波数変更回路１０ａの出力に応答して、第１の発振周波数である、たとえば３００〔ｋＨｚ〕から、第２の発振周波数である、たとえば１００〔ｋＨｚ〕にまで低下し、また第２発振周波数変更回路１０ｂの出力に応答して、前記第２の発振周波数である１００〔ｋＨｚ〕から、第３の発振周波数である、たとえば２０〔ｋＨｚ〕にまで低下する。
【００２８】
したがって、図１７で示すように、発振器３は、定常負荷時にはｆｓ＝３００〔ｋＨｚ〕で動作しており、負荷ｒｌが重くなり、その抵抗値が小さくなって出力電流ｉｏが増大し、トランジスタｔｒ１のコレクタ電流が増大して、図１７のＡ点においてコレクタ電流が過電流検出レベルの２〔Ａ〕を超えると、過電流検出回路６によって過電流状態が検出されて過電流保護動作が開始され、第１発振周波数変更回路１０ａはｆｓ＝１００〔ｋＨｚ〕の動作に切換える。また、ＲＳフリップフロップ回路７がセットされ、トランジスタｔｒ１のスイッチングパルス幅が小さくなり、該トランジスタｔｒ１のＯＮ時間が短くなって、出力電圧ｖｏがこのＡ点で低下する。
【００２９】
さらに、負荷ｒｌの抵抗値が小さくなると、出力電圧ｖｏは、Ｂ点まで低下して２．４〔Ｖ〕となり、このときの帰還電圧ｖａｄｊは、０．６〔Ｖ〕となる。これからさらに出力電圧ｖｏが低下して、該帰還電圧ｖａｄｊが基準電圧ｖｒｅｆ２の０．６〔Ｖ〕より低くなると、第２発振周波数変更回路１０ｂはｆｓ＝２０〔ｋＨｚ〕の動作に切換える。この動作によって、通常の過電流保護動作によってスイッチングパルス幅が狭くされ、前記遅延時間ｔｄによって決定されるスイッチングパルス幅の最小値に近付いたとしても、Ｂ点でスイッチング周波数が再び低下することによって、スイッチングパルス幅が広がることになり、出力電流ｉｏは、スイッチング周波数ｆｓの低下が開始するＢ点から低下が終了するＣ点へは、正規の過電流ポイントの２〔Ａ〕まで戻るため低下してゆく。
【００３０】
Ｃ点以降では、発振周波数が２０〔ｋＨｚ〕に固定されるので、負荷ｒｌが小さくなるとスイッチングパルス幅が狭くなり、上記の遅延時間ｔｄの影響が大きくなって出力電流ｉｏが増大する。しかしながら、上記のようにＢ点からＣ点まで出力電流ｉｏを予め低下させているので、該出力電流ｉｏの増大を大幅に抑制することができる。これによって、出力電流ｉｏは、絶対最大定格値の、たとえば２．５〔Ａ〕を超えなくなる。なお、図１７において破線で示したのは、ｆｓ＝１００〔ｋＨｚ〕に固定した場合の過電流保護特性である。
【００３１】
このようにスイッチング周波数の低下を、出力短絡などによる出力電圧ｖｏの低下時だけでなく、過電流検出時点でも行うことによって、定常負荷時のスイッチング周波数ｆｓをトランジスタｔｒ１の動作周波数の上限である３００〔ｋＨｚ〕程度にまで高めて、外付けのコイルｌ１やコンデンサｃ２を小型化し、スイッチング電源装置の小型化、低コスト化を図っている。
【００３２】
【発明が解決しようとする課題】
上述のように構成されるスイッチング電源装置では、スイッチング周波数の切換えにあたって、ハンチングを防止するために、コンデンサを用いた時定数回路が用いられている。その様子を、図１８に詳細に示す。図１８は、前記第１発振周波数変更回路１０ａおよび第２発振周波数変更回路１０ｂの具体的構成を示す電気回路図である。なお、この図１８には、前記過電流検出回路６の一部の構成である抵抗ｒ１１およびトランジスタｑ１１と、発振器３における定電流回路３ａとを合わせて示している。前記定電流回路３ａからの出力電流ｉ４０が発振回路に与えられ、発振回路はその電流ｉ４０に対応した周波数で発振を行うことになる。
【００３３】
まず、第１発振周波数変更回路１０ａは、定電流源ｆ２１と、コンデンサｃ２１と、トランジスタｑ２１〜ｑ２４と、抵抗ｒ２１，ｒ２２とを備えて構成されている。電源電圧ｖｓが与えられる電源ラインｌ２と接地ラインｌ３との間には、定電流源ｆ２１とコンデンサｃ２１との直列回路が介在されている。前記電源ラインｌ２，ｌ３間にはまた、抵抗ｒ２１とトランジスタｑ２１との直列回路と、定電流ｉ２１を作成するトランジスタｑ２３と抵抗ｒ２２とトランジスタｑ２２との直列回路とが接続されている。コンデンサｃ２１と並列に前記トランジスタｑ１１が介在されており、このコンデンサｃ２１の出力電圧がトランジスタｑ２１のベースに与えられることになる。抵抗ｒ２１とトランジスタｑ２１との接続点は、トランジスタｑ２２のベースに接続される。ダイオード接続されているトランジスタｑ２３はトランジスタｑ２４とカレントミラー回路を構成している。
【００３４】
したがって、定格負荷時には、前記トランジスタｑ１１がＯＦＦしており、コンデンサｃ２１は定電流源ｆ２１によって充電され、その充電電圧によってトランジスタｑ２１がＯＮし、トランジスタｑ２２がＯＦＦして電流ｉ２１が０となって、トランジスタｑ２４からの出力電流ｉ２２も０となっている。これに対して、過電流状態となってトランジスタｑ１１がＯＮすると、コンデンサｃ２１の充電電荷が放電され、トランジスタｑ２１がＯＦＦし、トランジスタｑ２２がＯＮして電流ｉ２１が流れ、該第１発振周波数変更回路１０ａから発振器３の定電流発生回路３ａに出力電流ｉ２２が流し出される。
【００３５】
ここで、トランジスタｑ２３，ｑ２４のエミッタ面積比は１：１に形成されており、また電源電圧ｖｓは２．６〔Ｖ〕に選ばれ、抵抗ｒ２２の抵抗値は４６〔ｋΩ〕に選ばれている。したがって、
ｉ２２＝ｉ２１＝（ｖｓ−Ｖ_BE−Ｖ_SAT ）／ｒ２２ …（５）
となる。ここで、Ｖ_BEはトランジスタｑ２３のベース−エミッタ間電圧であり、たとえば０．６５〔Ｖ〕である。また、Ｖ_SAT はトランジスタｑ２２のＯＮ時の飽和電圧であり、たとえば０．１〔Ｖ〕である。したがって、前記式５から、ｉ２２＝４０〔μＡ〕の電流を流し出すことができる。
【００３６】
第２発振周波数変更回路１０ｂは、トランジスタｑ３１〜ｑ３４と、抵抗ｒ３１，ｒ３２と、定電流源ｆ３１とを備えて構成されている。定電流源ｆ３１は、差動対を構成する一対のトランジスタｑ３１，ｑ３２のエミッタに定電流ｉ３１を供給する。トランジスタｑ３１のベースには前記帰還電圧ｖａｄｊが与えられ、コレクタは接地されている。トランジスタｑ３２のベースには、前記電源ラインｌ２，ｌ３間に介在された分圧抵抗ｒ３１，ｒ３２によって作成される参照電圧ｖｒｅｆ３、たとえば０．６〔Ｖ〕が与えられる。トランジスタｑ３２のコレクタは、ダイオード接続されたトランジスタｑ３３を介して接地されている。トランジスタｑ３３は、トランジスタｑ３４とカレントミラー回路を構成している。
【００３７】
トランジスタｑ３３，ｑ３４のエミッタ面積比は１：３に選ばれており、またｉ３１＝２０〔μＡ〕に選ばれている。したがって、定常負荷状態のｖｏ＝５〔Ｖ〕では、ｖａｄｊ＝１．２５〔Ｖ〕となってｖｒｅｆ３＜ｖａｄｊとなり、トランジスタｑ３１がＯＦＦし、トランジスタｑ３２，ｑ３３がＯＮして、トランジスタｑ３４は６０〔μＡ〕の電流を引き抜く能力を有している。
【００３８】
定電流発生回路３ａは、トランジスタｑ４１〜ｑ４８と、ダイオードｄ４１〜ｄ４４と、定電流源ｆ４１とを備えて構成されている。前記電源ラインｌ２，ｌ３間には、定電流源ｆ４１とダイオード接続されたトランジスタｑ４１との直列回路が介在されており、該直列回路によって定電流ｉ４１が作成されている。トランジスタｑ４１はトランジスタｑ４２，ｑ４３，ｑ４４とカレントミラー回路を構成しており、各トランジスタｑ４１，ｑ４２，ｑ４３，ｑ４４のエミッタ面積比は、１：１：２：１に形成されている。
【００３９】
トランジスタｑ４２は、ダイオード接続されたトランジスタｑ４５と、ダイオードｄ４１，ｄ４２とともに、前記出力電流ｉ４０を作成するための直列回路を構成し、前記電源ラインｌ２，ｌ３間に介在されている。ダイオードｄ４２とトランジスタｑ４２との直列回路には、並列にダイオードｄ４３と前記トランジスタｑ４３との直列回路が介在されている。このトランジスタｑ４３のコレクタに前記第１発振周波数変更回路１０ａからの出力電流ｉ２２が流し込まれる。
【００４０】
また、トランジスタｑ４４は、ダイオード接続されたトランジスタｑ４６と直列に接続され、電源ラインｌ２，ｌ３間に介在されている。一方、前記トランジスタｑ４５とダイオードｄ４１との直列回路と並列に、トランジスタｑ４７とダイオードｄ４４との直列回路が設けられている。トランジスタｑ４６とトランジスタｑ４７とはカレントミラー回路を構成しており、したがってトランジスタｑ４４を流れるｉ４４がトランジスタｑ４６，ｑ４７で折り返されてダイオードｄ４１のカソード側に流し込まれることになる。トランジスタｑ４７のコレクタはまた、前記トランジスタｑ３４のコレクタに接続されている。
【００４１】
前記トランジスタｑ４６とトランジスタｑ４７とのエミッタ面積比は１：０．８に形成されている。定電流源ｆ４１によってトランジスタｑ４１に供給される電流ｉ４１は１０〔μＡ〕に選ばれている。したがって、トランジスタｑ４２，ｑ４４を流れる電流ｉ４２，ｉ４４は１０〔μＡ〕となり、トランジスタｑ４３を流れる電流ｉ４３は２０〔μＡ〕となり、トランジスタｑ４７を流れる電流ｉ４５は８〔μＡ〕となる。トランジスタｑ４５を流れる電流ｉ４６は、該トランジスタｑ４５とカレントミラー回路を構成し、エミッタ面積比が１：１に形成されるトランジスタｑ４８によって、前記出力電流ｉ４０として折り返されて出力される。
【００４２】
このように構成される定電流発生回路３ａにおいて、定常負荷時には、前記トランジスタｑ２４がＯＦＦし、ｉ２２＝０〔μＡ〕となる。またこのとき、トランジスタｑ３４がＯＮし、トランジスタｑ４７を流れる電源ｉ４５は十分に該トランジスタｑ３４によって引き抜かれてバイパスされる。したがって、
ｉ４０＝ｉ４６＝ｉ４２＋ｉ４３＝３０〔Ａ〕 …（６）
となる。
【００４３】
次に、過電流状態が検出されると、トランジスタｑ２４がＯＮし、電流ｉ２２が供給されることになる。トランジスタｑ４３が通過させることができる電流ｉ４３よりもトランジスタｑ２４が通過させることができる電流ｉ２２の方が大きいので、該トランジスタｑ４３のコレクタ電位は、ほぼｖｓ−Ｖ_SAT のハイレベルとなりダイオードｄ４３がＯＦＦする。これによって、
ｉ４０＝ｉ４６＝ｉ４２＝１０〔μＡ〕 …（７）
となる。なおこのとき、トランジスタｑ３４はＯＮしたままである。
【００４４】
さらに、出力電圧ｖｏが低下し、前記２．４〔Ｖ〕（ｖａｄｊ＝０．６〔Ｖ〕）以下となると、トランジスタｑ３４はＯＦＦする。これによって、トランジスタｑ４７を流れる電流ｉ４５がダイオードｄ４１のカソード側に流れ込むことになり、
ｉ４０＝ｉ４６＝ｉ４２−ｉ４５＝２〔μＡ〕 …（８）
となる。
【００４５】
ここで、図示しない発振回路の発振周波数ｆｓは、発振用コンデンサの静電容量Ｃｏｓｃとし、発振波形の振幅をＶｏｓｃとするとき、
ｆｓ＝１／Ｔ＝Ｉ４０／２Ｃｏｓｃ×Ｖｏｓｃ …（９）
で表すことができる。
【００４６】
したがって、Ｃｏｓｃ＝５０〔ｐＦ〕とし、Ｖｏｓｃ＝１〔Ｖ〕とすると、前記発振周波数ｆｓは、ｉ４０＝３０〔μＡ〕のときには前記３００〔ｋＨｚ〕となり、ｉ４０＝１０〔μＡ〕のときには前記１００〔ｋＨｚ〕となり、ｉ４０＝２〔μＡ〕のときには前記２０〔ｋＨｚ〕となる。
【００４７】
ここで、前記第１発振周波数変更回路１０ａにおいて、定電流源ｆ２１から供給される電流ｉ２３は、たとえば１〔μＡ〕に選ばれ、コンデンサｃ２１の静電容量は１５０〔ｐＦ〕に選ばれる。トランジスタｑ１１の通過電流は、たとえば〔ｍＡ〕オ−ダーであり、したがってトランジスタｑ２１のＯＦＦ動作は、ｆｓ＝３００〔ｋＨｚ〕動作時のスイッチング周期である約３〔μｓｅｃ〕よりも充分短い、たとえば２０〔ｎｓｅｃ〕程度で終了する。これに対して、トランジスタｑ２１のＯＮ動作は、定電流源ｆ２１がコンデンサｃ２１を該トランジスタｑ２１のＯＮ電圧（Ｖ_BE=0.65 〔Ｖ〕）に充電するまでの遅延時間ｔｄｆ１だけ要する。この遅延時間ｔｄｆ１は、

となる。
【００４８】
したがって、ｆｓ＝１００〔ｋＨｚ〕動作時のスイッチング周期である１０〔μｓｅｃ〕よりも十分長い。これによって、過電流発生時にはスイッチング周波数ｆｓが速やかに低下され、過電流状態が解除されると１００〔ｋＨｚ〕動作の１０サイクル分の時間が経過してからトランジスタｑ２１がＯＦＦし、ｆｓ＝３００〔ｋＨｚ〕動作に自動復帰する。前記定電流ｉ２３およびコンデンサｃ２１の静電容量などは、前記スイッチング周波数ｆｓおよび所望とする遅延時間ｔｄｆ１などに対応して適宜選ばれる。
【００４９】
以上のように、上述のスイッチング電源装置では、外付けのコイルｌ１やコンデンサｃ２を小型化しているけれども、集積回路内に形成されるコンデンサｃ２１には、或る程度の静電容量が必要になり、チップサイズが大きいという問題がある。なお、第２発振周波数変更回路１０ｂは、コンデンサｃ２で平滑化されている帰還電圧ｖａｄｊに基づいて発振器３の周波数を切換えるので、前記のようなハンチングを防止するための時定数回路は不要となっている。
【００５０】
本発明の目的は、スイッチング周波数を切換え可能にして外付け部品を小型化するとともに、集積回路自体も小型化することができるスイッチング電源装置を提供することである。
【００５１】
【課題を解決するための手段】
本発明のスイッチング電源装置は、発振手段からの発振信号に応答してスイッチング素子が入力直流電圧をスイッチングすることによって所望とするレベルの電圧出力を得ることができ、出力電流が予め定める値より大きくなったことが過電流検知手段で検知されると過電流保護手段がスイッチングパルス幅を狭くして前記出力電流を制限するようにしたスイッチング電源装置において、前記過電流検知手段からの過電流検知出力によりセットされ前記発振信号によりリセットされ、セットされると前記スイッチング素子をオフ状態にするラッチ手段を含み、当該ラッチ手段は、前記過電流検知手段からの過電流検知出力を前記過電流保護手段による保護動作の実現までの遅延時間より長い期間ラッチするとともに、さらに、前記ラッチ手段からの出力に応答して、定常時の第１の発振周波数から、該第１の発振周波数よりも低く、かつ前記遅延時間より長い周期の第２の発振周波数に前記発振手段の発振周波数を低下させる第１の発振周波数低下手段と、予め定めるレベルの出力電圧の低下を検出し、前記第２の発振周波数よりも低い第３の発振周波数に前記発振手段の発振周波数を低下させる第２の発振周波数低下手段とを含むことを特徴とする。
【００５２】
上記の構成によれば、過電流保護手段の動作の開始にあたって、過電流状態であることが過電流検知手段によって検知されると、第１の発振周波数低下手段は、発振手段の発振周波数を、定常時の第１の発振周波数から第２の発振周波数に低下させる。前記第２の発振周波数は、過電流保護手段による保護動作の実現までの遅延時間より長い周期となっている。
【００５３】
したがって、第１の発振周波数においては、定常状態でのスイッチングパルス幅が狭く、過電流保護動作によってスイッチングパルス幅をそれ以上狭くできない場合があるけれども、第２の発振周波数においては、過電流状態が検出されてからスイッチング素子がＯＦＦするまでの遅延時間よりもスイッチング素子のＯＮ期間が長くなり、該過電流保護動作が有効に行われ、出力電流が減少する。
【００５４】
同様に、第２の発振周波数低下手段は、出力短絡などで出力電圧が所定レベルより低下したことを検出すると、発振手段の発振周波数を、第３の発振周波数にさらに低下させる。これによって、前記第１の発振周波数から第２の発振周波数に発振周波数が一旦低下された後、過電流保護動作によって狭くなったスイッチングパルス幅が再び広くなり、上記の遅延時間の影響を小さくすることができる。こうして、上記の遅延時間の影響による出力電流の増大を防止することができる。
【００５５】
したがって、前記第１の発振周波数を、前記遅延時間に係りなく、たとえばスイッチングトランジスタの動作周波数の上限付近まで高くすることができ、集積回路化される発振手段や過電流保護手段などに対して、外付けされるコイルやコンデンサなどを小型化し、スイッチング電源装置の一層の小型化、低コスト化を図ることができる。
【００５６】
また、前記過電流検知手段からの過電流検知出力は、前記遅延時間より長い期間ラッチするラッチ手段を介して第１の発振周波数低下手段に与えられるので、前記第１の発振周波数でスイッチングパルスが出力されても、過電流検知出力は維持され、発振手段の発振周波数は確実に低下する。そして、発振手段の発振周波数が第１の発振周波数に復帰するには、過電流状態が解消し、出力段のコンデンサで平滑化された出力電圧が定常電圧に復帰してからになるので、ハンチングを防止するための時定数回路を不要にすることができる。これによって、外付けの部品だけでなく、集積回路自体のチップサイズも小型化することができる。
【００５７】
また、本発明のスイッチング電源装置では、前記予め定めるレベルの出力電圧は、入力電圧に応じて設定されることを特徴とする。
【００５８】
上記の構成によれば、入力電圧が大きいときには高い出力電圧から発振周波数を低下させ、入力電圧が小さいときには低い出力電圧から発振周波数を低下させることで、短絡時における電流値の著しい低下・増加の特性を改善することができる。
【００５９】
さらにまた、本発明のスイッチング電源装置は、前記第２の発振周波数低下手段に関連して、入力電圧および出力電圧に応じて発振周波数を変化するように、調整手段が設けられていることを特徴とする。
【００６０】
上記の構成によれば、入力電圧が出力電圧に比べて大きいときにはデューティが小さいので、過電流保護動作が有効に行えるように、スイッチング素子のＯＮ期間を長くするためには、第２の発振周波数を特に低くする必要があるのに対して、出力電圧が大きいときには発振周波数を低くすると負荷電流が小さくなりすぎ、発振周波数を低くしない方が望ましいこともあるので、これに対応して、入力電圧だけでなく、出力電圧にも応じて、発振周波数を設定する。
【００６１】
したがって、発振周波数を、より適切に設定することができる。
【００６２】
また、本発明のスイッチング電源装置は、前記第１の発振周波数低下手段に関連して、起動時に該第１の発振周波数低下手段による発振周波数の変更動作を禁止させる遅延手段が設けられていることを特徴とする。
【００６３】
上記の構成によれば、スイッチング電源装置では、出力平滑用に、大容量・低直列等価抵抗の出力コンデンサが使われることが多いので、起動時には、該出力コンデンサの充電のための突入電流によって過電流検出動作をしてしまうことが多く、この場合過電流保護動作によってスイッチング周波数が低下すると負荷電流値が低下し、低い電流しか流せなくなってしまうので、前記遅延手段によって発振周波数の変更動作を禁止させる。
【００６４】
したがって、起動時における不所望な過電流保護動作を回避し、充分な負荷電流を供給することができる。
【００６５】
さらにまた、本発明のスイッチング電源装置は、前記第１の発振周波数低下手段に関連して、前記ラッチ手段と該第１の発振周波数低下手段との間に、前記ラッチ手段による過電流検出出力を保持する保持手段が設けられていることを特徴とする。
【００６６】
上記の構成によれば、過電流保護動作によってスイッチング素子をＯＦＦ駆動すると、前記過電流検出手段による過電流状態の検出はなくなり、第１の発振周波数低下手段は発振周波数を定常時の周波数に復帰させようとするのに対して、保持手段が過電流検出出力を保持していることで、このように過電流が一時的に検出されなくなっても、発振周波数を低下したままで保持させることができる。
【００６７】
したがって、スイッチングパルスのパルス幅や周期を安定させることができる。
【００６８】
また、本発明のスイッチング電源装置は、前記ラッチ手段に関連して、リセット信号を分周する分周手段が設けられていることを特徴とする。
【００６９】
上記の構成によれば、通常は、前記ラッチ手段はスイッチングパルス毎にリセットされるのに対して、リセット信号を分周することで、過電流状態におけるスイッチング周波数を発振周波数ではなく、リセット信号周波数に安定させることができる。
【００７０】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図５に基づいて説明すれば、以下の通りである。
【００７１】
図１は、本発明の実施の一形態のスイッチング電源装置の電気的構成を示すブロック図である。本例に係るスイッチング電源装置は、チョッパ型であり、後述するコイルＬ１および平滑用のコンデンサＣ１，Ｃ２を除いて、集積回路化されている。ただし、ダイオードＤ１および抵抗Ｒ１・Ｒ２は、集積回路化しないことも多い。
【００７２】
このスイッチング電源装置は、図１に示すように、たとえば２５〔Ｖ〕の入力電圧ＶｉｎをスイッチングするＮＰＮ形のバイポーラのトランジスタＴｒ１を備えている。入力端子から前記トランジスタＴｒ１のコレクタへの電源ラインには、過電流検出回路１１が直列に介在されており、この過電流検出回路１１の前段には、脈流を平滑化するコンデンサＣ１が設けられている。
【００７３】
前記過電流検出回路１１は、たとえば入力端子から前記トランジスタＴｒ１のコレクタへの電源ラインに直列に介在されて電流−電圧変換を行う検知抵抗と、その検知抵抗の端子間電圧が入力される差動増幅器とを備えて構成され、トランジスタＴｒ１のコレクタ−エミッタ間に流れる電流が過電流検出レベルＩＣＬを超えると過電流状態であると検出し、これを後述するラッチ手段であるＲＳフリップフロップ回路１２にセット信号として出力する。
【００７４】
トランジスタＴｒ１のエミッタには、コイルＬ１が直列に接続されている。このコイルＬ１の前記エミッタ側の一端にはダイオードＤ１のカソードが接続され、ダイオードＤ１のアノードは接地されている。また、コイルＬ１の他端は、出力平滑用のコンデンサＣ２の一端に接続されるとともに、直列に接続された抵抗Ｒ１・Ｒ２と、これらの抵抗Ｒ１・Ｒ２と並列に設けられた負荷ＲＬとを介して接地されている。上記のコンデンサＣ２は、他端が接地されている。また、抵抗Ｒ１・Ｒ２は、抵抗値が、たとえばそれぞれ３〔ｋΩ〕と１〔ｋΩ〕とであり、出力電圧Ｖｏを１／４に分圧するようになっている。
【００７５】
入力段のコンデンサＣ１で平滑化された入力電圧ＶｉｎがトランジスタＴｒ１によってスイッチングされると、トランジスタＴｒ１がＯＮしている期間では、該トランジスタＴｒ１のエミッタに現れた電圧Ｖｏｕｔによって、コイルＬ１、コンデンサＣ２および負荷ＲＬに対してエネルギが供給される。トランジスタＴｒ１がＯＦＦしている期間では、コイルＬ１に蓄えられたエネルギが、ダイオードＤ１によって還流させられて負荷ＲＬに与えられる。
【００７６】
前記の抵抗Ｒ１と抵抗Ｒ２との接続点の電圧は、差動アンプ１３の反転入力に、帰還電圧Ｖａｄｊとして与えられる。また、この差動アンプ１３の非反転入力には、たとえば前記抵抗Ｒ１・Ｒ２による分圧比が前記１／４であり、出力電圧Ｖｏが５〔Ｖ〕である場合、１．２５〔Ｖ〕の基準電圧Ｖｒｅｆ１を発生する基準電圧源１４が接続されている。差動アンプ１３は、出力電圧Ｖｏが抵抗Ｒ１・Ｒ２によって分圧されて得られた帰還電圧Ｖａｄｊと、上記の基準電圧Ｖｒｅｆ１との差に応じた電圧Ｖｔｈを出力するようになっている。上記の差動アンプ１３の出力は、コンパレータ１５の非反転入力に接続されている。また、コンパレータ１５の反転入力には、発振器１６が接続されている。
【００７７】
コンパレータ１５は、差動アンプ１３の出力電圧Ｖｔｈをスレッシュレベルとして、発振器１６からの三角波と該電圧Ｖｔｈとを比較し、三角波のレベルが差動アンプ１３の出力電圧Ｖｔｈより低いときハイレベルを出力する一方、三角波のレベルが差動アンプ１３の出力電圧より高いときローレベルを出力するようになっている。つまり、コンパレータ１５は、トランジスタＴｒ１をＯＮ／ＯＦＦさせるためのＰＷＭ信号を出力するようになっている。
【００７８】
上記のコンパレータ１５の出力は、前記駆動回路１７に接続されている。駆動回路１７は、コンパレータ１５からのＰＷＭ信号に基づいて、トランジスタＴｒ１をＯＮ／ＯＦＦ駆動する回路である。また、ＲＳフリップフロップ回路１２は、過電流検出回路１１からのセット信号でセットされるとともに、発振器１６からのリセット信号によってリセットされ、セットされると、上記のＰＷＭ信号に拘わらずトランジスタＴｒ１をＯＦＦする動作を行うようになっている。
【００７９】
出力電圧Ｖｏの制御は、該出力電圧Ｖｏを前記抵抗Ｒ１・Ｒ２の抵抗値で分割して得られる帰還電圧ｖａｄｊと、基準電圧源１４からの基準電圧Ｖｒｅｆ１とに基づいて行なわれる。まず、差動アンプ１３によって両電圧の差に応じた電圧が出力され、その電圧と発振器１６から出力される三角波とがコンパレータ１５で比較される。すると、コンパレータ１５からは、差動アンプ１３の出力レベルに応じたパルス幅のＰＷＭ信号が出力される。
【００８０】
次いで、このＰＷＭ信号が駆動回路１７に与えられると、ＰＷＭ信号のデューティＤに応じて該駆動回路１７がトランジスタＴｒ１のＯＮ／ＯＦＦを制御する。これによって、出力電圧Ｖｏが、前記基準電圧ｖｒｅｆ１および抵抗Ｒ１・Ｒ２による分圧比で決定される一定電圧（５〔Ｖ〕）に制御される。
【００８１】
前記発振器１６は、三角波を発生するとともに、ＲＳフリップフロップ回路１２のリセット端子に与えるリセット信号を発生するようになっている。ＲＳフリップフロップ回路１２は、前記過電流検出回路１１からのセット信号に応答して、トランジスタＴｒ１のベースを駆動する駆動回路１７にトランジスタＴｒ１をＯＦＦする信号を送出し、前記リセット信号が入力されるまで送出し続ける。
【００８２】
また、発振器１６は、前記三角波の発振周波数を、発振周波数変更回路１８の出力に応答して、第１の発振周波数である、たとえば３００〔ｋＨｚ〕から、第２の発振周波数である、たとえば１５０〔ｋＨｚ〕、さらに第３の発振周波数である、たとえば３０〔ｋＨｚ〕にまで低下するようになっている。前記第３の発振周波数は、可聴帯域外で、最も低い周波数に選ばれている。また、前記第２の発振周波数は、後述するように選ばれる。
【００８３】
本発明で注目すべきは、前記発振周波数変更回路１８は、前記ＲＳフリップフロップ回路１２からの出力に応答して発振器１６の発振周波数を前記３００〔ｋＨｚ〕から１５０〔ｋＨｚ〕に低下させることであり、前記ＲＳフリップフロップ回路１２がセットされている間、前記１５０〔ｋＨｚ〕に発振周波数を低下させ、さらに前記帰還電圧Ｖａｄｊが基準電圧源１９からの基準電圧Ｖｒｅｆ２、たとえば０．５〔Ｖ〕より低下すると、前記１５０〔ｋＨｚ〕から３０〔ｋＨｚ〕に低下させる。
【００８４】
前記ＲＳフリップフロップ回路１２は、セット端子Ｓが前記過電流検出回路１１に接続され、リセット端子Ｒが前記コンパレータ１５の出力端子に接続され、反転出力端子／Ｑが前記発振周波数変更回路１８に接続されている。このＲＳフリップフロップ回路１２は、セット端子Ｓにハイレベルが入力されると反転出力端子／Ｑをローレベルとし、その状態をリセット端子Ｒにハイレベルが入力されるまで維持するものとし、リセット端子Ｒにハイレベルが入力されると反転出力端子／Ｑをハイレベルとし、セット端子Ｓにハイレベルが入力されるまで維持するものとする。また、セット端子Ｓとリセット端子Ｒとが同時にハイレベルとなると、反転出力端子／Ｑはローレベルとなる。
【００８５】
なお、帰還電圧Ｖａｄｊが０．５〔Ｖ〕となるときの出力電圧Ｖｏは、次式により、
Ｖｏ＝０．５〔Ｖ〕×（Ｒ１＋Ｒ２）／Ｒ２＝２．０〔Ｖ〕 …（１１）
となる。すなわち、出力電圧Ｖｏが上記の２〔Ｖ〕より低下すると、発振器１６の発振周波数は最も低い３０〔ｋＨｚ〕まで低下される。
【００８６】
このスイッチング電源装置の内部の上記各回路には、前記入力電圧Ｖｉｎから、内部定電圧回路２０で作成された定電圧Ｖｓが、電源電圧として供給される。
【００８７】
図２は、上述のように構成されるスイッチング電源装置の動作を説明するための波形図である。この図２は、スイッチング周波数ｆｓが、前記３００〔ｋＨｚ〕から１５０〔ｋＨｚ〕に移行している状態を示している。図２（ａ）はコイルＬ１の電流ＩＬを示し、図２（ｂ）は発振器１６の出力波形を示し、図２（ｃ）はトランジスタＴｒ１のＯＮ／ＯＦＦ動作を示す。図２では、入力電圧Ｖｉｎ＝２５〔Ｖ〕、出力電圧Ｖｏ＝５〔Ｖ〕、過電流検出レベルＩＣＬ＝２〔Ａ〕、負荷抵抗ＲＬ＝２〔Ω〕としており、Ｖｏ／ＲＬ＝２．５〔Ａ〕となり、過電流状態となっている。そしてそれを、図２（ｃ）の最初のパルスで検出したものとする。
【００８８】
図２（ｂ）で示すように発振器１６の発振周波数は低下してゆき、これに伴って図２（ａ）で示すコイル電流ＩＬも低下してゆき、やがて過電流検出レベルＩＣＬ以下となる。図２（ｃ）で示すように、トランジスタＴｒ１は、最初は発振器１６の出力レベルが差動アンプ１３の出力電圧Ｖｔｈ以下となるとＯＮしている。このときのスイッチング周期は１／３００〔ｋＨｚ〕＝３．３３〔μｓｅｃ〕、１周期におけるトランジスタＴｒ１のパルス幅は、
３．３３〔μｓｅｃ〕×Ｖｏ／Ｖｉｎ＝６６６〔ｎｓｅｃ〕 …（１２）
である。この時、過電流検出経路の遅延時間ｔｄ（≒１〔μｓｅｃ〕）＞スイッチングパルス幅となっている。
【００８９】
前記最初のパルスで過電流を検出すると、ＲＳフリップフロップ回路１２が発振器１６からの三角波のピークでリセットされた時点でトランジスタＴｒ１がＯＮするようになり、スイッチング周期は低下すべきスイッチング周波数の１５０〔ｋＨｚ〕に対応した６．６６〔μｓｅｃ〕へと広がってゆく。そして、パルス幅は、１．３３〔μｓｅｃ〕となり、ｔｄ＜スイッチングパルス幅として、前記過電流検出回路１１およびＲＳフリップフロップ回路１２による過電流保護動作を行うことができるようになる。
【００９０】
すなわち、▲１▼の期間では、トランジスタＴｒ１がＯＮすると同時に過電流検出回路１１が過電流を検出し、ＲＳフリップフロップ回路１２をセットする動作および遅延時間ｔｄ経過後にはトランジスタＴｒ１をＯＦＦする動作が行われる。この動作では、高周波のままであり、トランジスタＴｒ１のパルス幅＜遅延時間ｔｄであるので、前記パルス幅を小さくすることはできないけれども、ＲＳフリップフロップ回路１２がセットされると発振周波数が低く（図２（ｂ）の発振器波形の傾きが緩やかに）なってゆくので、トランジスタＴｒ１のＯＦＦ期間が長くなる。
【００９１】
続いて、▲２▼の期間では、トランジスタＴｒ１のＯＦＦ期間が長くなったので、トランジスタＴｒ１のデューティが小さくなり、出力電圧Ｖｏが低下し、差動アンプ１３の出力電圧Ｖｔｈが増大し、Ｖｔｈ＞発振器波形となるとトランジスタＴｒ１はＯＮする。
【００９２】
▲３▼の期間では、差動アンプ１３の出力電圧Ｖｔｈがさらに増大し、発振器１６の出力電圧の最大値よりも大きくなっており、この場合のスイッチング動作は、発振器出力の極大値で出力されるリセット信号がＲＳフリップフロップ回路１２に入力されるとトランジスタＴｒ１がＯＮし、過電流検出回路１１が過電流を検出し、出力されるリセット信号がＲＳフリップフロップ回路１２に入力されると、トランジスタＴｒ１が遅延時間ｔｄ後にＯＦＦされる動作となる。このときのスイッチング周波数は通常状態での周波数よりも低くなり、この低くなったスイッチング周波数を前述のように１５０〔ｋＨｚ〕とすると、
Ｖｏ＝Ｖｉｎ×１〔μｓ〕×１５０〔ｋＨｚ〕＝３．７５〔Ｖ〕…（１３）
となり、出力電圧Ｖｏおよび出力電流Ｉｏが共に低下する。
【００９３】
図２には、スイッチング周波数の切換えが行われなかった場合の波形を、参考までに破線で示している。スイッチング周波数の切換えを行わない場合は、過電流状態においてはトランジスタＴｒ１がＯＮすると同時に過電流を検出し、遅延時間ｔｄ後にＯＦＦする動作を行うけれども、トランジスタＴｒ１の通常のＯＮ時間は前記のように６６６ｎｓであり、スイッチングパルス幅を小さくできないので、出力電圧Ｖｏは低下せず、コイル電流ＩＬも低下しない。負荷抵抗ＲＬがさらに小さくなった場合は、負荷電流Ｉｏが増大し、トランジスタＴｒ１が破壊する可能性がある。
【００９４】
図３は、前記発振周波数変更回路１８および基準電圧源１９の具体的構成を示す電気回路図である。前記発振器１６は、この発振周波数変更回路１８から出力されるバイアス電流Ｉ_BIASに応じて、前記のように発振周波数を変化する。発振周波数変更回路１８は、前記ＲＳフリップフロップ回路１２の反転出力／Ｑがベースに与えられてＯＮ／ＯＦＦ動作を行うＮＰＮトランジスタＱ１と、前記帰還電圧Ｖａｄｊがベースに与えられてＯＮ／ＯＦＦ動作を行うＰＮＰトランジスタＱ２と、前記トランジスタＱ２と共にコンパレータとして動作するＰＮＰトランジスタＱ３，Ｑ４およびＮＰＮトランジスタＱ５，Ｑ６と、出力用のＮＰＮトランジスタＱ７，Ｑ８と、定電流源Ｆ１，Ｆ２と、逆流防止用ダイオードＤ１１とを備えて構成されている。
【００９５】
トランジスタＱ３，Ｑ４はエミッタが共通に前記定電流源Ｆ１に接続され、ベースには前記基準電圧Ｖｒｅｆ２が共通に与えられ、コレクタはトランジスタＱ５，Ｑ６のコレクタにそれぞれ接続されている。トランジスタＱ５，Ｑ６のベースはトランジスタＱ６のコレクタに共通に接続されてカレントミラー回路を構成し、エミッタは共に接地されている。前記トランジスタＱ２はトランジスタＱ３，Ｑ４と並列に設けられ、エミッタが前記定電流源Ｆ１に接続され、コレクタは接地される。トランジスタＱ１は、トランジスタＱ６へのコレクタ電流をバイパスするように設けられる。トランジスタＱ３のコレクタ電流は、トランジスタＱ５と並列に設けられるトランジスタＱ７にも与えられ、該トランジスタＱ７を流れる電流は、カレントミラー回路を構成するトランジスタＱ８で折返されて、定電流源Ｆ２から引抜かれる。この定電流源Ｆ２からの電流と、トランジスタＱ８を流れる電流との差分が、ダイオードＤ１１を介して前記発振器１６へのバイアス電流Ｉ_BIASとなる。
【００９６】
定常状態では、Ｖａｄｊ＞Ｖｒｅｆ２であり、トランジスタＱ３，Ｑ４に電流が流れる。そして、ＲＳフリップフロップ回路１２の反転出力／ＱがハイレベルとなってトランジスタＱ１はＯＮし、トランジスタＱ４からトランジスタＱ６へ流れる電流はバイパスされる。したがって、トランジスタＱ６，Ｑ５のベース電流が０となって該トランジスタＱ６，Ｑ５を流れる電流も０となり、前記定電流源Ｆ２からの電流は総てトランジスタＱ７，Ｑ８を流れ、前記バイアス電流Ｉ_BIASは０となる。
【００９７】
これに対して、過電流状態となると、ＲＳフリップフロップ回路１２の反転出力／ＱがローレベルとなってトランジスタＱ１はＯＦＦし、トランジスタＱ６，Ｑ５に電流が流れ、トランジスタＱ３のコレクタ電流の一部だけがトランジスタＱ７、したがってトランジスタＱ８に流れるので、トランジスタＱ８のコレクタ電流は定常状態よりも制限され、前記定電流源Ｆ２の電流の一部から前記バイアス電流Ｉ_BIASが供給される。さらに出力電圧Ｖｏが前記２．０〔Ｖ〕以下となる出力短絡状態では、トランジスタＱ２がＯＮし、トランジスタＱ３，Ｑ４、したがってトランジスタＱ５，Ｑ６を流れる電流がバイパスされ、トランジスタＱ７，Ｑ８を流れる電流がさらに減少し、前記バイアス電流Ｉ_BIASは最も多くなる。
【００９８】
こうして、バイアス電流Ｉ_BIASを変化することで、前記発振周波数を変化することができる。なお、短絡を検知するトランジスタＱ２には、前記帰還電圧Ｖａｄｊではなく、出力電圧Ｖｏが直接与えられてもよい。
【００９９】
前記第１の発振周波数である３００〔ｋＨｚ〕では、前記バイアス電流Ｉ_BIASは０となるので、発振器１６のトランジスタのエミッタ面積比等で、その第１の発振周波数となるように調整される。また、前記第２および第３の発振周波数には、さらにトランジスタＱ３〜Ｑ６のエミッタ面積比や定電流源Ｆ１，Ｆ２による電流値を調整することで、それらの発振周波数となるように調整される。たとえば、前記第２の発振周波数を前記１５０〔ｋＨｚ〕とする場合、トランジスタＱ３，Ｑ４の面積比は３：１、トランジスタＱ５，Ｑ６の面積比は１：１に選ばれる。
【０１００】
ここで、前記第２の発振周波数の選び方について説明する。過電流保護機能が動作する、すなわちスイッチングパルス幅が過電流検出経路の遅延時間ｔｄよりも長くなる条件を満たすためには、上述のようにスイッチング周波数ｆｓを低くすればよい。しかしながら、スイッチング周波数ｆｓを低くすると、過電流保護動作時に、特に出力電圧Ｖｏが高い状態において、負荷電流Ｉｏが小さくなる。したがって、前記第２の発振周波数は、出力電圧Ｖｏが所定の電圧よりも高いときにおいても負荷電流Ｉｏの急激な低下を抑えることができる周波数とする必要がある。
【０１０１】
図４に過電流状態でのコイル電流ＩＬを示す。過電流状態では、前述のように、トランジスタＴｒ１は発振器１６の発振周波数でＯＮまたはＲＳフリップフロップ回路１２からリセット信号が出力されるとＯＮし、過電流検出レベルＩＣＬに達するとＯＦＦする動作を行う。図４においてコイル電流ＩＬの正の傾きは（Ｖｉｎ−Ｖｏ）／Ｌ、負の傾きは−Ｖｏ／Ｌとなり、スイッチング周波数ｆｓによらず一定である。傾きが同じでスイッチング周波数ｆｓが低くなるとき、コイル電流ＩＬの平均値と等しくなる負荷電流値（図４の破線）は、スイッチング周波数ｆｓが低くなる程、低下する。
【０１０２】
たとえば、Ｖｉｎ＝１２〔Ｖ〕、Ｖｏ＝５〔Ｖ〕、Ｌ＝１０〔μＨ〕、ＩＣＬ＝２〔Ａ〕とするとき、過電流状態でのリップル電流△ＩＬ、負荷電流Ｉｏは、
△ＩＬ＝Ｖｏ／Ｌ×Ｖｏ／Ｖｉｎ／ｆｓ …（１４）
Ｉｏ＝ＩＣＬ−△ＩＬ／２ …（１５）
となるので、図４で示すように、ｆｓ＝３００〔ｋＨｚ〕での負荷電流Ｉｏが約１．６５〔Ａ〕であるのに対して、たとえばｆｓ＝１００〔ｋＨｚ〕まで低下すると、負荷電流Ｉｏは約１〔Ａ〕まで低下することになる。
【０１０３】
このときの出力電圧Ｖｏ−出力電流Ｉｏの特性を図５に示す。スイッチング電源として、立ち上がり時のコンデンサの突入電流や短時間の出力異常によって出力電流Ｉｏが２〔Ａ〕を超えた場合においても、異常状態から復帰したときには、出力電圧Ｖｏが元に戻ることが望ましい。定常負荷での負荷電流を１．５〔Ａ〕とするとき、ｆｓ＝３００〔ｋＨｚ〕では前記過電流状態での負荷電流は約１．６５〔Ａ〕であり、出力電圧Ｖｏが一旦低下しても、過電流状態が解消されれば、定常負荷での動作点Ｄに戻り、５〔Ｖ〕出力となる。しかしながら、ｆｓ＝１００〔ｋＨｚ〕では、一旦過電流保護がかかると、動作点Ｅで過電流保護がかかったままとなることがある。
【０１０４】
すなわち、前記リップル電流△ＩＬは、前記式１４で示すように出力電圧Ｖｏの２乗に比例しているので、該出力電圧Ｖｏが高いときにスイッチング周波数ｆｓを極端に低くすることは負荷電流Ｉｏの低下につながり、好ましくない。したがって、出力電圧Ｖｏが所定の電圧を超える、すなわちＶａｄｊ＞Ｖｒｅｆ２の場合における前記第２の発振周波数は、前記過電流状態での負荷電流が定常負荷での負荷電流より大きくなるような周波数に選ばれる。
【０１０５】
次に、基準電圧源１９について説明する。基準電圧源１９は、入力電圧Ｖｉｎを分圧して前記基準電圧Ｖｒｅｆ２として出力する抵抗Ｒ３・Ｒ４によって構成されている。たとえば、Ｒ３＝１９〔ｋΩ〕、Ｒ４＝１〔ｋΩ〕に選ばれる。したがって、入力電圧Ｖｉｎを１／２０に分圧し、Ｖｉｎ＝１０〔Ｖ〕のときにはＶｒｅｆ２＝０．５〔Ｖ〕となり、Ｖｉｎ＝２０〔Ｖ〕のときにはＶｒｅｆ２＝１〔Ｖ〕となる。このように前記基準電圧Ｖｒｅｆ２を入力電圧Ｖｉｎに応じて設定する。
【０１０６】
これまで述べてきたスイッチング電源装置の出力電圧Ｖｏ−出力電流Ｉｏの動作特性は、前述の図１７に類似しているけれども、前記図１７に示す動作特性において、Ｃ点の電流値は、入力電圧Ｖｉｎが低く、出力電圧Ｖｏが高い場合、スイッチング周波数ｆｓが低いと小さくなり、過電流復帰が悪くなる。一方、Ｂ点の電流値は、入力電圧Ｖｉｎが高く、出力電圧Ｖｏが低い場合、スイッチング周波数ｆｓが高いと異常に大きくなり、好ましくない。
【０１０７】
たとえば、Ｖｒｅｆ２＝１．２５〔Ｖ〕、Ｖｏ＝５〔Ｖ〕、Ｒ３＝１〔ｋΩ〕、Ｒ４＝〔３ｋΩ〕、Ｌ１＝３０〔μＨ〕、ＩＣＬ＝２〔Ａ〕、第２の発振周波数を１５０〔ｋＨｚ〕、第３の発振周波数を３０〔ｋＨｚ〕とする。ここで、Ｖｒｅｆ２＝１．０〔Ｖ〕に固定してしまうと、Ｖｏ＝４〔Ｖ〕となり、Ｃ点の電流値は、前記式１４，１５から、Ｖｉｎ＝１０〔Ｖ〕のときはＩｏ＝１．１〔Ａ〕となり、Ｖｉｎ＝２０〔Ｖ〕のときはＩｏ＝１．６〔Ａ〕となる。また、Ｂ点の電流値は、Ｖｉｎ＝１０〔Ｖ〕のときはＩｏ＝１．８〔Ａ〕となり、Ｖｉｎ＝２０〔Ｖ〕のときはＩｏ＝１．９〔Ａ〕となる。
【０１０８】
したがって、Ｖｒｅｆ２＝１．０〔Ｖ〕に固定の場合は、Ｖｉｎ＝１０〔Ｖ〕のように入力電圧Ｖｉｎが低い場合は、Ｃ点の電流値が小さくなり好ましくない。
【０１０９】
これに対して、Ｖｒｅｆ２＝０．５〔Ｖ〕固定とすると、Ｖｏ＝２〔Ｖ〕となり、Ｖｉｎ＝１０〔Ｖ〕のときＣ点での電流値は、Ｉｏ＝１．８〔Ａ〕となり、問題はないけれども、Ｂ点での電流値は、Ｖｉｎ＝２０〔Ｖ〕のときには過電流保護の遅延時間を１〔μｓｅｃ〕とすると、

に対して、
出力電力＝２〔Ｖ〕×Ｉｏ …（１７）
となり、入力電力＞出力電力となってＢ点の電流値が極端に大きくなる。
【０１１０】
そこで、本発明では、入力電圧Ｖｉｎを用いて基準電圧Ｖｒｅｆ２を作成し、入力電圧Ｖｉｎが大きいときにはＣ点の電流値が小さくなりにくいことから基準電圧Ｖｒｅｆ２を高く設定し、高い出力電圧Ｖｏから周波数を低下させ、入力電圧Ｖｉｎが小さいときにはＢ点の電流値が大きくなりにくいことから基準電圧Ｖｒｅｆ２を低く設定し、低い出力電圧Ｖｏから周波数を低下させることで、Ｃ点の電流値の低下およびＢ点の電流値の増加特性を改善している。
【０１１１】
このように本発明のスイッチング電源装置では、発振周波数変更回路１８は、前記図１６等で示す従来のスイッチング電源装置のように過電流検出回路１１からの出力に応答して発振器１６の発振周波数を低下させるのではなく、その過電流検出回路１１からのセット信号でセットされるラッチ手段であるＲＳフリップフロップ回路１２からの出力に応答して発振器１６の発振周波数を低下させ、過電流検出経路による遅延時間ｔｄを超える時間保持させている。
【０１１２】
したがって、第１の発振周波数でスイッチングパルスが出力されても、過電流検知出力は維持され、発振器１６の発振周波数は確実に低下する。前記ＲＳフリップフロップ回路１２は、発振器１６からの三角波のピーク毎にリセットされているけれども、発振器１６の発振周波数が定常時の発振周波数に復帰するのは、図２（ｂ）における差動アンプ１３の出力電圧Ｖｔｈが前記三角波のレベル以下となってからであり、それには平滑用のコンデンサＣ２で平滑化された出力電圧Ｖｏを分圧した帰還電圧Ｖａｄｊが基準電圧Ｖｒｅｆ１と略等しくなる必要があり、過電流で低下した出力電圧Ｖｏが５〔Ｖ〕等の定常電圧に復帰してからとなる。
【０１１３】
したがって、発振周波数変更回路１８には、図３で示す回路図からも明らかなように、過電流状態が解除されてから定常動作に復帰するまでのハンチングを防止するための時定数回路を不要にすることができる。これによって、前記３００〔ｋＨｚ〕の高周波を使用することによる外付けのコイルＬ１やコンデンサＣ２の小型化が可能なだけでなく、集積回路自体のチップサイズも小型化することができる。
【０１１４】
また、前記第２の発振周波数は、スイッチングパルス幅が過電流検出経路の遅延時間ｔｄよりも長くなる条件を満たすだけでなく、スイッチング周波数ｆｓが低くなっても、特に出力電圧Ｖｏが高い状態において、負荷電流Ｉｏが大幅に小さくならないレベルとしている。したがって、前記のように出力電圧Ｖｏが所定の電圧よりも高くても、負荷電流Ｉｏの急激な低下を抑えることができる。
【０１１５】
さらにまた、基準電圧源１９は、入力電圧Ｖｉｎを分圧して短絡検知のための基準電圧Ｖｒｅｆ２を作成している。したがって、入力電圧Ｖｉｎが大きいときには高い出力電圧Ｖｏから発振周波数を低下させ、入力電圧Ｖｉｎが小さいときには低い出力電圧Ｖｏから発振周波数を低下させ、短絡時における電流値の著しい低下・増加の特性を改善することができる。
【０１１６】
本発明の実施の他の形態について、図６および図７に基づいて説明すれば、以下の通りである。
【０１１７】
図６は、本発明の実施の他の形態のスイッチング電源装置の電気的構成を示すブロック図である。このスイッチング電源装置は、前述の図１で示すスイッチング電源装置に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。
【０１１８】
注目すべきは、このスイッチング電源装置では、入力電圧Ｖｉｎだけでなく、出力電圧Ｖｏにも応じて発振周波数を変化するために、前記発振周波数変更回路１８に関連して、調整回路２１が設けられていることである。この調整回路２１は、大略的に、入力電圧Ｖｉｎを分圧する抵抗Ｒ１１・Ｒ１２と、その分圧値Ｖａと出力電圧Ｖｏとに応じた電圧Ｖｂを作成する差動増幅器２２とを備えて構成される。
【０１１９】
図７は、前記差動増幅器２２の具体的構成を示す電気回路図である。前記差動増幅器２２は、差動対を構成するＰＮＰトランジスタＱ１１，Ｑ１２と、カレントミラー回路を構成するＮＰＮトランジスタＱ１３，Ｑ１４と、出力用のトランジスタＱ１５と、定電流源Ｆ１１とを備えて構成される。
【０１２０】
前記トランジスタＱ１１のベースには前記入力電圧Ｖｉｎを抵抗Ｒ１１・Ｒ１２で分圧した分圧値Ｖａが入力され、トランジスタＱ１２のベースには前記出力電圧Ｖｏが入力され、エミッタには共通に定電流源Ｆ１１からの電流が与えられる。トランジスタＱ１１のコレクタはトランジスタＱ１３を介して接地され、トランジスタＱ１２のコレクタはトランジスタＱ１４のコレクタおよびベースに接続されるとともに、トランジスタＱ１３のベースに接続される。トランジスタＱ１３のコレクタはトランジスタＱ１５のベースに接続され、トランジスタＱ１５のコレクタは前記図３で示す発振周波数変更回路１８におけるトランジスタＱ６のコレクタ側の点Ｐに接続される。
【０１２１】
たとえば、抵抗Ｒ１１＝６〔ｋΩ〕、抵抗Ｒ１２＝４〔ｋΩ〕、定電流源Ｆ１１＝１０〔μＡ〕とし、図３における定電流源Ｆ２＝２７〔μＡ〕、定電流源Ｆ１＝５４〔μＡ〕、トランジスタＱ３とＱ４とのエミッタ比を５：４とし、通常状態での発振周波数は３００〔ｋＨｚ〕とし、コイルＬ１＝３０〔μＨ〕、過電流検出レベルＩＣＬ＝２〔Ａ〕、遅延時間ｔｄ＝１〔μｓｅｃ〕とし、Ｖｉｎ＝２０〔Ｖ〕、Ｖｏ＝２〔Ｖ〕の条件にて過電流を検出すると、定電流源Ｆ１１からの電流はトランジスタＱ１２からトランジスタＱ１４の側に流れ、トランジスタＱ１３のコレクタ電位、すなわちトランジスタＱ１５のベース電位が低くなり、該トランジスタＱ１５はＯＦＦとなる。
【０１２２】
このとき、図３においてトランジスタＱ３には３０〔μＡ〕（＝５４〔μＡ〕×５／９）が流れ、トランジスタＱ５には２４〔μＡ〕、トランジスタＱ７には６〔μＡ〕が流れる。したがって、バイアス電流Ｉ_BIASには２１〔μＡ〕流れることとなり、発振周波数は、たとえば９０〔ｋＨｚ〕となる。このとき、スイッチングパルス幅は、
Ｖｏ／Ｖｉｎ／９０〔ｋＨｚ〕＝１．１〔μｓｅｃ〕 …（１８）
であり、スイッチングパルス幅が過電流検出経路の遅延時間ｔｄよりも長くなる前述の条件を満足することができる。
【０１２３】
しかしながら、発振周波数を、たとえば１００〔ｋＨｚ〕としても、そのままの構成をＶｉｎ＝１０〔Ｖ〕、Ｖｏ＝５〔Ｖ〕の条件で使用すると、前記式１４，１５から、Ｉｏ＝１．２〔Ａ〕となり負荷電流を大きくできなくなる。そこで、調整回路２１は、入力電圧Ｖｉｎおよび出力電圧Ｖｏを検出し、過電流検出時のスイッチング周波数を適切に決定する。
【０１２４】
前記Ｖｉｎ＝１０〔Ｖ〕、Ｖｏ＝５〔Ｖ〕の条件にて過電流を検出すると、定電流源Ｆ１１からの電流はトランジスタＱ１１に流れ、トランジスタＱ１５のベース電流となり、該トランジスタＱ１５はＯＮとなる。このとき、トランジスタＱ４の電流が総て該トランジスタＱ１５に流れる。これによって、トランジスタＱ７のコレクタ電流は３０〔μＡ〕流れ、ダイオードＤ１１には電流が流れなくなる。このときの発振周波数は３００〔ｋＨｚ〕のままであるが、スイッチングパルス幅は１．６〔μｓｅｃ〕であるから、前述の条件を満たすので、過電流保護機能は動作する。また、前記式１４，１５から、Ｉｏ＝１．８６〔Ａ〕となり、負荷電流が小さくなることもない。
【０１２５】
このように入力電圧Ｖｉｎが出力電圧Ｖｏに比べて大きいときにはパルス幅が短くなるので、発振周波数を特に低くする必要があるのに対して、出力電圧Ｖｏが大きいときには発振周波数を低くしない方が望ましいこともあり、調整回路２１は、入力電圧Ｖｉｎだけでなく、出力電圧Ｖｏにも応じて、発振周波数をより適切に設定することができる。
【０１２６】
また、このスイッチング電源装置において注目すべきは、起動時に発振周波数変更回路１８による変更動作を禁止させる遅延回路２３が設けられていることである。スイッチング電源装置では、コンデンサＣ２に、大容量・低直列等価抵抗の出力コンデンサ（容量：１０〜２２００〔μＦ〕、直列等価抵抗：０．００１〜０．１〔Ω〕）が使われることが多いので、起動時には、前記出力コンデンサの充電のための突入電流によって、過電流検出動作をすることが多い。過電流保護動作によってスイッチング周波数が低下すると、前述したように負荷電流値が低下することがある。そこで、前記遅延回路２３によって発振周波数の変更動作を禁止させ、不所望な過電流保護動作を回避する。
【０１２７】
前記遅延回路２３は、前記内部定電圧回路２０によって発生された定電圧Ｖｓを電源として、定電流を供給する定電流源Ｆ２１と、前記定電流源Ｆ２１からの定電流によって充電されるコンデンサＣ２１と、基準電圧源２４と、前記コンデンサＣ２１の充電電圧と前記基準電圧源２４からの基準電圧とを比較するコンパレータ２５と、前記コンパレータ２５からの出力を前記図３の発振周波数変更回路１８の点Ｐに与える出力トランジスタＱ２１とを備えて構成される。
【０１２８】
したがって、電源が投入され、定電流源Ｆ２１からの定電流によって充電されたコンデンサＣ２１の充電電圧が基準電圧源２４からの基準電圧以下の間は、コンパレータ２５は出力トランジスタＱ２１をＯＮし、発振周波数変更回路１８におけるトランジスタＱ４の電流を該出力トランジスタＱ２１によって総てバイパスさせ、トランジスタＱ６が動作しないようにして、発振周波数の低下を禁止する。コンデンサＣ２１が充電され、充電電圧が基準電圧源２４からの基準電圧よりも大きくなると、コンパレータ２５は出力トランジスタＱ２１をＯＦＦし、発振周波数の低下を許容する。
【０１２９】
たとえば、定電流源Ｆ２１の電流を１０〔μＡ〕、コンデンサＣ２１の静電容量を１〔μＦ〕、基準電圧源２４の基準電圧を２〔Ｖ〕とすると、コンデンサＣ２１の充電電圧Ｖｃは、
Ｖｃ＝１０〔μＡ〕÷１〔μＦ〕×ｔ …（１９）
となるから、ｔ＝０．２〔ｓｅｃ〕後に前記２〔Ｖ〕を超える。したがって、電源投入から前記０．２〔ｓｅｃ〕の起動時は、過電流検出に応答したスイッチング周波数の低下が生じないので、前記のような起動時の問題を解消することができる。
【０１３０】
本発明の実施のさらに他の形態について、図８に基づいて説明すれば、以下の通りである。
【０１３１】
図８は、本発明の実施のさらに他の形態のスイッチング電源装置におけるＲＳフリップフロップ回路１２の出力段から発振周波数変更回路１８の入力段の構成を示す電気回路図である。ＲＳフリップフロップ回路１２の出力段は、前記内部定電圧回路２０で作成された定電圧Ｖｓを電源電圧とし、電源ライン間にプルアップ抵抗Ｒ３１および出力トランジスタＱ３１の直列回路が接続されて構成されており、出力トランジスタＱ３１のコレクタ電圧が前記発振周波数変更回路１８の入力段のトランジスタＱ１のベースに与えられることになる。そこで、本実施の形態では、このトランジスタＱ３１のコレクタ−エミッタ間、すなわちトランジスタＱ１のベース−エミッタ間に、保持手段であるコンデンサＣ３１を設け、一時的に過電流検出回路１１が過電流を検出しなくなっても、発振周波数変更回路１８を動作させ続ける。
【０１３２】
前記ＲＳフリップフロップ回路１２において、定常時にはトランジスタＱ３１はＯＦＦし、前述のようにトランジスタＱ１はＯＮしている。これに対して、過電流時には、トランジスタＱ３１はＯＮし、前述のようにトランジスタＱ１はＯＦＦする。このとき、トランジスタＱ３１がＯＮすると、コンデンサＣ３１の電荷は放電され、過電流が検出されなくなってトランジスタＱ３１がＯＦＦしても、コンデンサＣ３１の充電電圧がトランジスタＱ１をＯＮさせるまでには所定の遅延時間を要することになる。したがって、過電流が一時的に検出されなくなっても、発振周波数変更回路１８は発振器１６を直ちに定常の発振周波数に復帰させるのではなく、発振周波数を低下したままで保持させることができる。
【０１３３】
一方、発振周波数変更回路１８は、過電流検出回路１１からのセット信号でセットされると、トランジスタＴｒ１をＯＦＦし、発振器１６の発振周波数を低下させるけれども、トランジスタＴｒ１がＯＦＦしている間は過電流検出回路１１による検知は行えないので、発振器１６からのリセット信号でリセットされると、発振器１６の発振周波数は定常時の周波数に復帰してしまう。このため、前述の図２（ｂ）で示すように、発振周波数が一定せず、図２（ｃ）で示す出力電圧波形のパルス幅や周期が一定せず、出力電圧Ｖｏが不安定となる可能性がある。
【０１３４】
そこで、前記コンデンサＣ３１によって発振周波数を低下したままで保持させることで、出力電圧Ｖｏの安定性を向上することができる。
【０１３５】
なお、たとえばプルアップ抵抗Ｒ３１＝８０〔ｋΩ〕、コンデンサＣ３１＝８０〔ｐＦ〕、トランジスタＱ１がＯＮとなるベースーエミッタ間電圧＝０．６〔Ｖ〕、Ｖｓ＝１〔Ｖ〕とすると、過電流が検出されなくなってから実際に発振周波数が復帰するのは、

が経過してからとなる。
【０１３６】
したがって、安定した波形を得ることができる。ここで、集積回路内にコンデンサＣ３１を追加することになるけれども、静電容量は、前述の従来技術のコンデンサｃ２１の１５０〔ｐＦ〕に比べて、大幅に小さくすることができ、前述のチップサイズの縮小化を図ることができる。
【０１３７】
本発明の実施の他の形態について、図９および図１０に基づいて説明すれば、以下の通りである。
【０１３８】
図９は、本発明の実施の他の形態のスイッチング電源装置における分周回路４１の構成を示すブロック図である。この分周回路４１は、前記発振器１６からＲＳフリップフロップ回路１２へのリセット信号の経路に介在される。この分周回路４１は、ＲＳフリップフロップ回路４２に、さらにＡＮＤゲートＧが追加されて構成されている。その他の構成は前述の図１の構成と同様である。
【０１３９】
前記発振器１６からのリセット信号はＲＳフリップフロップ回路４２のセット端子Ｓに入力されるとともにＡＮＤゲートＧの一方の入力に与えられ、ＡＮＤゲートＧの他方の入力にはＲＳフリップフロップ回路４２の出力端子Ｑからの出力が与えられ、該ＡＮＤゲートＧの出力が分周されたリセット信号として前記ＲＳフリップフロップ回路１２に与えられるとともに、前記ＲＳフリップフロップ回路４２のリセット端子Ｒに帰還される。
【０１４０】
図１０は、分周回路４１の動作を説明するための波形図である。図１０（ａ）は前記発振器１６からのリセット信号であり、このリセット信号が遅延時間を持ったＲＳフリップフロップ回路４２のセット端子Ｓに入力されることで、該ＲＳフリップフロップ回路４２は、図１０（ｂ）に示すように、たとえば５００〔ｎｓｅｃ〕後に出力端子Ｑをハイレベルとし、リセット端子Ｒにハイレベルの信号が入力されるまで出力端子Ｑからハイレベルを出力し続ける。
【０１４１】
したがって、ＡＮＤゲートＧは、図１０（ｃ）に示すように、次のリセット信号の入力によってハイレベルを出力し、ＲＳフリップフロップ回路４２は前記５００〔ｎｓｅｃ〕後に出力端子Ｑをローレベルとする。こうして、図１０（ａ）と図１０（ｃ）とを比較して明らかなように、前記発振器１６からのリセット信号が１／２に分周される。
【０１４２】
前述の図１の構成では、発振器１６からＲＳフリップフロップ回路１２へ出力されるリセット信号の周波数は、発振器１６の発振周波数と同じであるのに対して、この分周回路４２を用いることで、上述のように１／２に設定することができる。前述のように、定常状態では発振器１６の発振周波数でスイッチングが行われるのに対して、過電流状態ではスイッチング周波数は発振周波数ではなく、リセット信号の周波数に依存する。
【０１４３】
したがって、リセット信号の周波数を発振周波数の１／２に分周することで、過電流状態ではスイッチングＯＦＦ期間が２倍になり、等価的にスイッチング周波数が低くなる。たとえば、スイッチングＯＮ時間がスイッチングＯＦＦ期間に比べて充分短い場合には、スイッチング周波数を定常時の１／２にすることができる。
【０１４４】
なお、他の構成を用いることによって、他の分周比に設定されてもよい。
【０１４５】
【発明の効果】
本発明のスイッチング電源装置は、以上のように、過電流が検知されると、過電流保護手段がスイッチングパルス幅を狭くして出力電流を制限するようにしたスイッチング電源装置において、過電流状態であることが過電流検知手段で検知されると、第１の発振周波数低下手段が発振手段の発振周波数を定常時の第１の発振周波数から第２の発振周波数に低下させ、また出力短絡などで出力電圧が所定レベルより低下したことを検出すると、第２の発振周波数低下手段が第３の発振周波数にさらに低下させる。
【０１４６】
それゆえ、第１の発振周波数においては、定常状態でのスイッチングパルス幅が狭く、過電流保護動作によってスイッチングパルス幅をそれ以上狭くできない場合があるけれども、第２の発振周波数においては、過電流状態が検出されてからスイッチング素子がＯＦＦするまでの遅延時間よりもスイッチング素子のＯＮ期間が長くなり、該過電流保護動作が有効に行われ、出力電流が減少する。同様に、第３の発振周波数でも、前記第１の発振周波数から第２の発振周波数に発振周波数が一旦低下された後、過電流保護動作によって狭くなったスイッチングパルス幅が再び広くなり、上記の遅延時間の影響を小さくすることができる。こうして、上記の遅延時間の影響による出力電流の増大を防止することができる。
【０１４７】
また、前記過電流検知手段からの過電流検知出力は、前記遅延時間より長い期間ラッチするラッチ手段を介して第１の発振周波数低下手段に与えられるので、前記第１の発振周波数でスイッチングパルスが出力されても、ラッチ期間中スイッチング素子はオフ状態となって過電流検知出力は維持され、発振手段の発振周波数は確実に低下する。そして、発振手段の発振周波数が第１の発振周波数に復帰するには、過電流状態が解消し、出力段のコンデンサで平滑化された出力電圧が定常電圧に復帰してからになるので、ハンチングを防止するための時定数回路を不要にすることができる。これによって、外付けの部品だけでなく、集積回路自体のチップサイズも小型化することができる。
【０１４８】
また、本発明のスイッチング電源装置は、以上のように、前記第２の発振周波数低下手段が第３の発振周波数に低下させるための出力電圧のレベルを、入力電圧に応じて設定する。
【０１４９】
それゆえ、入力電圧が大きいときには高い出力電圧から発振周波数を低下させ、入力電圧が小さいときには低い出力電圧から発振周波数を低下させることで、短絡時における電流値の著しい低下・増加の特性を改善することができる。
【０１５０】
さらにまた、本発明のスイッチング電源装置は、以上のように、前記第２の発振周波数低下手段に関連して、入力電圧および出力電圧に応じて発振周波数を変化する調整手段を設ける。
【０１５１】
それゆえ、入力電圧が出力電圧に比べて大きいときにはパルス幅が短くなるので、発振周波数を特に低くする必要があるのに対して、出力電圧が大きいときには発振周波数を低くすると負荷電流が小さくなりすぎ、発振周波数を低くしない方が望ましいこともあるので、これに対応し、発振周波数を、より適切に設定することができる。
【０１５２】
また、本発明のスイッチング電源装置は、以上のように、前記第１の発振周波数低下手段に関連して、起動時に該第１の発振周波数低下手段による発振周波数の変更動作を禁止させる遅延手段を設ける。
【０１５３】
それゆえ、スイッチング電源装置に設けられる大容量・低直列等価抵抗の出力コンデンサの起動時の突入電流による不所望な過電流保護動作を回避し、充分な負荷電流を供給することができる。
【０１５４】
さらにまた、本発明のスイッチング電源装置は、以上のように、前記第１の発振周波数低下手段に関連して、前記ラッチ手段と該第１の発振周波数低下手段との間に、前記ラッチ手段による過電流検出出力を保持する保持手段を設ける。
【０１５５】
それゆえ、過電流保護動作によってスイッチング素子をＯＦＦ駆動し、過電流が一時的に検出されなくなっても、発振周波数を低下したままで保持させることができ、スイッチングパルスのパルス幅や周期を安定させることができる。
【０１５６】
また、本発明のスイッチング電源装置は、以上のように、前記ラッチ手段に関連して、リセット信号を分周する分周手段を設ける。
【０１５７】
それゆえ、過電流状態におけるスイッチング周波数を発振周波数ではなく、リセット信号周波数に安定させることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図２】図１で示すスイッチング電源装置の動作を説明するための波形図である。
【図３】図１で示すスイッチング電源装置における発振周波数変更回路および基準電圧源の具体的構成を示す電気回路図である。
【図４】図１で示すスイッチング電源装置の過電流状態でのコイル電流を示す波形図である。
【図５】図１で示すスイッチング電源装置の動作特性を示すグラフである。
【図６】本発明の実施の他の形態のスイッチング電源装置の電気的構成を示すブロック図である。
【図７】図６で示すスイッチング電源装置における差動増幅器の具体的構成を示す電気回路図である。
【図８】本発明の実施のさらに他の形態のスイッチング電源装置におけるＲＳフリップフロップ回路の出力段から発振周波数変更回路の入力段の構成を示す電気回路図である。
【図９】本発明の実施の他の形態のスイッチング電源装置における分周回路の構成を示すブロック図である。
【図１０】前記分周回路の動作を説明するための波形図である。
【図１１】典型的な従来技術のスイッチング電源装置の電気的構成を示すブロック図である。
【図１２】図１１で示すスイッチング電源装置の動作を説明するための波形図である。
【図１３】図１１で示すスイッチング電源装置の動作特性を示すグラフである。
【図１４】他の従来技術のスイッチング電源装置の電気的構成を示すブロック図である。
【図１５】図１４で示すスイッチング電源装置の動作特性を示すグラフである。
【図１６】さらに他の従来技術のスイッチング電源装置の電気的構成を示すブロック図である。
【図１７】図１６で示すスイッチング電源装置の動作特性を示すグラフである。
【図１８】図１６で示すスイッチング電源装置における第１発振周波数変更回路および第２発振周波数変更回路の具体的構成を示す電気回路図である。
【符号の説明】
１１ 過電流検出回路（過電流検知手段）
１２ ＲＳフリップフロップ回路（過電流保護手段・ラッチ手段）
１３ 差動アンプ
１４，１９，２４ 基準電圧源
１５，２５ コンパレータ
１６ 発振器（発振手段）
１７ 駆動回路
１８ 発振周波数変更回路（第１および第２の発振周波数低下手段）
２０ 内部定電圧回路
２１ 調整回路（調整手段）
２２ 差動増幅器
２３ 遅延回路（遅延手段）
４１ 分周回路（分周手段）
４２ ＲＳフリップフロップ回路
Ｃ１，Ｃ２，Ｃ２１ コンデンサ
Ｃ３１ コンデンサ（保持手段）
Ｄ１，Ｄ１１ ダイオード
Ｆ１，Ｆ２，Ｆ１１，Ｆ２１ 定電流源
Ｇ ＡＮＤゲート
Ｌ１ コイル
Ｑ１〜Ｑ８；Ｑ１１〜Ｑ１５；Ｑ３１ トランジスタ
Ｑ２１ 出力トランジスタ
Ｒ１〜Ｒ４；Ｒ１１，Ｑ１２ 抵抗
Ｒ３１ プルアップ抵抗
ＲＬ 負荷
Ｔｒ１ トランジスタ

Claims (6)

1. 発振手段からの発振信号に応答してスイッチング素子が入力直流電圧をスイッチングすることによって所望とするレベルの電圧出力を得ることができ、出力電流が予め定める値より大きくなったことが過電流検知手段で検知されると過電流保護手段がスイッチングパルス幅を狭くして前記出力電流を制限するようにしたスイッチング電源装置において、
   前記過電流検知手段からの過電流検知出力によりセットされ前記発振信号によりリセットされ、セットされると前記スイッチング素子をオフ状態にするラッチ手段を含み、当該ラッチ手段は、前記過電流検知手段からの過電流検知出力を前記過電流保護手段による保護動作の実現までの遅延時間より長い期間ラッチするとともに、
   さらに、前記ラッチ手段からの出力に応答して、定常時の第１の発振周波数から、該第１の発振周波数よりも低く、かつ前記遅延時間より長い周期の第２の発振周波数に前記発振手段の発振周波数を低下させる第１の発振周波数低下手段と、
   予め定めるレベルの出力電圧の低下を検出し、前記第２の発振周波数よりも低い第３の発振周波数に前記発振手段の発振周波数を低下させる第２の発振周波数低下手段とを含むことを特徴とするスイッチング電源装置。
2. 前記予め定めるレベルの出力電圧は、入力電圧に応じて設定されることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記第２の発振周波数低下手段に関連して、入力電圧および出力電圧に応じて発振周波数を変化するように、調整手段が設けられていることを特徴とする請求項１記載のスイッチング電源装置。
4. 前記第１の発振周波数低下手段に関連して、起動時に該第１の発振周波数低下手段による発振周波数の変更動作を禁止させる遅延手段が設けられていることを特徴とする請求項１〜３の何れかに記載のスイッチング電源装置。
5. 前記第１の発振周波数低下手段に関連して、前記ラッチ手段と該第１の発振周波数低下手段との間に、前記ラッチ手段による過電流検出出力を保持する保持手段が設けられていることを特徴とする請求項１〜３の何れかに記載のスイッチング電源装置。
6. 前記ラッチ手段に関連して、リセット信号を分周する分周手段が設けられていることを特徴とする請求項１〜３の何れかに記載のスイッチング電源装置。

Images