JPS5920269B2 - チヨッパ型スイッチングレギユレ−タ - Google Patents
チヨッパ型スイッチングレギユレ−タInfo
- Publication number
- JPS5920269B2 JPS5920269B2 JP12812279A JP12812279A JPS5920269B2 JP S5920269 B2 JPS5920269 B2 JP S5920269B2 JP 12812279 A JP12812279 A JP 12812279A JP 12812279 A JP12812279 A JP 12812279A JP S5920269 B2 JPS5920269 B2 JP S5920269B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- transistor
- switching regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は入力電源電圧を降圧し安定した出力電圧を負荷
に供給するチョッパ型スイッチングレギュレータに関す
る。
に供給するチョッパ型スイッチングレギュレータに関す
る。
過電流保護回路付のチョッパ型スイッチングレギュレー
タの一従来例を第1図に示し、以下に説明する。
タの一従来例を第1図に示し、以下に説明する。
第1図の回路は直流電源Eと負荷埒、との間に直列接続
したトランジスタQ1を開閉制御することによつて直流
レベルを変換するスイッチングレギユレータである。こ
のスイツチングレギユレータはトランジスタQ1と直流
電源Eとの間にチヨークトランスTの1次巻線N,を接
続し、該1次巻線N,に結合せしめて2次巻線N2を設
け、該2次巻線N2の出力がトランジスタQ,のエミツ
タ・ペース間に印加されるようになされている。さらに
前記1次巻線NlVC結合せしめて3次巻線N3を設け
、該3次巻線N3VCよつてチヨークトランスTの蓄積
エネルギが放出されるようになされている。またトラン
ジスタQ1のベースにレベル設定回路LSを接続し、か
つトランジスタQ,に抵抗? を直列接続して、過電流
時に前記抵抗式 の電圧降下によつてトランジスタQ,
を非飽和領域動作にし、さらにオフ状態とする過電流保
護回路にバイバスさせる回路を接続し、トランジスタQ
1を開閉Flil脚することによつて直流レベルを変換
するように構成されている。このように構成すれば、パ
ルス幅変調回路等が無くともトランジスタQ,を開閉制
御することができ、回路構成が簡単で、しかも過電流保
護をすることができる。しかしながら、第1図の回洛は
トランス巻線(Nl,N2,N3)が3本必要であり、
チヨークトランスTの構造が複雑となるばかりでなく、
過電流検出回路に使用されている素子へ定常では役立つ
て訃らず無駄である。
したトランジスタQ1を開閉制御することによつて直流
レベルを変換するスイッチングレギユレータである。こ
のスイツチングレギユレータはトランジスタQ1と直流
電源Eとの間にチヨークトランスTの1次巻線N,を接
続し、該1次巻線N,に結合せしめて2次巻線N2を設
け、該2次巻線N2の出力がトランジスタQ,のエミツ
タ・ペース間に印加されるようになされている。さらに
前記1次巻線NlVC結合せしめて3次巻線N3を設け
、該3次巻線N3VCよつてチヨークトランスTの蓄積
エネルギが放出されるようになされている。またトラン
ジスタQ1のベースにレベル設定回路LSを接続し、か
つトランジスタQ,に抵抗? を直列接続して、過電流
時に前記抵抗式 の電圧降下によつてトランジスタQ,
を非飽和領域動作にし、さらにオフ状態とする過電流保
護回路にバイバスさせる回路を接続し、トランジスタQ
1を開閉Flil脚することによつて直流レベルを変換
するように構成されている。このように構成すれば、パ
ルス幅変調回路等が無くともトランジスタQ,を開閉制
御することができ、回路構成が簡単で、しかも過電流保
護をすることができる。しかしながら、第1図の回洛は
トランス巻線(Nl,N2,N3)が3本必要であり、
チヨークトランスTの構造が複雑となるばかりでなく、
過電流検出回路に使用されている素子へ定常では役立つ
て訃らず無駄である。
さらに第1図の回路はトランジスタ1石のレペル設定回
洛LSで直接スイツチングトランジスタQ,を制御して
いるので、利得が低く、したがつてレギユレーシヨンが
悪い。
洛LSで直接スイツチングトランジスタQ,を制御して
いるので、利得が低く、したがつてレギユレーシヨンが
悪い。
また大電力の直流一直流変換器とした場合には、制御系
に電力を要するので、直流電流増幅率Hfeの高いスイ
ツチングトランジスタを選択して使用しなければ効率も
良くならなかつた。さらに発振回路は、一般にトランジ
スタ飽和型プロツキング発振と呼ばれる動作をしている
。
に電力を要するので、直流電流増幅率Hfeの高いスイ
ツチングトランジスタを選択して使用しなければ効率も
良くならなかつた。さらに発振回路は、一般にトランジ
スタ飽和型プロツキング発振と呼ばれる動作をしている
。
この発振動作はスイツチングトランジスタQ1のベース
電流を制御することにより、スイツチングトランジスタ
Q,のコレクタ電流飽和を利用してターンオフさせ、か
つ出力電圧。と基準電圧の偏差値に応じた直流出力によ
り前記ベース電流を匍脚しているので、スイツチングト
ランジスタQ,の導通期間にペース電流は常に必要最低
限の電流値に抑えられるため、スイツチングトランジス
タQ1のコレクタ・エミツタ間飽和電圧を充分小さくで
きない。
電流を制御することにより、スイツチングトランジスタ
Q,のコレクタ電流飽和を利用してターンオフさせ、か
つ出力電圧。と基準電圧の偏差値に応じた直流出力によ
り前記ベース電流を匍脚しているので、スイツチングト
ランジスタQ,の導通期間にペース電流は常に必要最低
限の電流値に抑えられるため、スイツチングトランジス
タQ1のコレクタ・エミツタ間飽和電圧を充分小さくで
きない。
しかもスイツチングトランジスタQ1のターンオフ時に
はコレクタ電流の飽和が遅く、蓄積キヤリヤを引き出す
ことが不充分であるため、スイツチングトランジスタQ
1の電力損失は大きく、この種のチヨツパ型スイツチン
グレギユレータの効率を改善するために大きな障害とな
つていた。また入力電圧Viが高い、あるいは負荷現が
軽い場合等、負帰還系の帰還量の多い場合へスイツチン
グトランジスタQ,のペース電流を分流するレベル設定
回路LSの出力インピーダンスがスイツチングトランジ
スタQ1のベース入力インピーダンスより低くなるため
、プロツキング発振時にトランス巻線より得られる導通
トリガ信号は前記レベル設定回路LSに吸い込まれスイ
ツチングトランジス3tQ,を導通させることができな
くなる。
はコレクタ電流の飽和が遅く、蓄積キヤリヤを引き出す
ことが不充分であるため、スイツチングトランジスタQ
1の電力損失は大きく、この種のチヨツパ型スイツチン
グレギユレータの効率を改善するために大きな障害とな
つていた。また入力電圧Viが高い、あるいは負荷現が
軽い場合等、負帰還系の帰還量の多い場合へスイツチン
グトランジスタQ,のペース電流を分流するレベル設定
回路LSの出力インピーダンスがスイツチングトランジ
スタQ1のベース入力インピーダンスより低くなるため
、プロツキング発振時にトランス巻線より得られる導通
トリガ信号は前記レベル設定回路LSに吸い込まれスイ
ツチングトランジス3tQ,を導通させることができな
くなる。
さらにスイツチングトランジスタQ1へそのまま導通で
きない状態でしばらく時間が経過すると、出力電圧V。
は低下して負帰還量が減少し、再び導通が可能となる。
すなわちこのような状態は、第2図のaに示されるごと
く、正常のプロツキング発振とはならず、間歇発振に陥
いつてしまう。第1図の回路は、第2図のbに示すよう
に出力電圧V。VC大きなリツプル電圧が発生し、安定
化電源としての機能を果せず、誤動作状態に陥いつてし
まうという重大な欠点があつた。さらにまた、入力変動
、負荷変動等の全ての変動要因に対し、安定した出力電
圧V。を得るため、負帰還系とスイツチング動作させる
ための発振系とを誤動作なく設計することは困難であつ
た。本発明は上述の数々の点に鑑みなされたもので、簡
単な回路構成で、効率を改善できるとともに、特別な過
電流保護回路をわざわざ設けることなく、過電流保護機
能を併有でき、かつ出力電圧の安定度が高く、間歇発振
に陥いることのないチヨツパ型スイツチングレギユレー
タを提供することを目的としている。すなわち本発明は
負荷に電力を供給する入力電源と、電流検出回路と、入
力電源電圧を断続し交流電圧に変換するスイツチングト
ランジスタと、該交流電圧を平滑し直流電圧に変換する
チヨークトランスと平滑コンデンサとを直列接続し、ス
イツチングトランジスタとチヨークトランスの接続点と
入力電源と平滑コンデンサの接続点間にフリーホイール
ダイオードを接続し、スイツチングトランジスタを駆動
する発振回路をそのベース・エミツタ間に接続して平滑
コンデンサの両端に直流出力電圧を得るチヨツパ型スイ
ツチングレギユレータにおいて、前記出力電圧と第1の
基準電圧を比較しその偏差値に相応した出力を得る第1
の比較回路と、1個のトランジスタを用いてあり該トラ
ンジスタのベース・エミツタ間に前記電流検出回路の出
力と第1の比較回路の出力の和が加えられると共にベー
ス・エミツタ間の電圧降下を第2の基準電圧とし、該出
力の和が第2の幕準電圧を越えたときのみ前記発振回路
をターンオフさせるトリガ信号を生ずる第2の比較回路
を有することを特徴とする。
きない状態でしばらく時間が経過すると、出力電圧V。
は低下して負帰還量が減少し、再び導通が可能となる。
すなわちこのような状態は、第2図のaに示されるごと
く、正常のプロツキング発振とはならず、間歇発振に陥
いつてしまう。第1図の回路は、第2図のbに示すよう
に出力電圧V。VC大きなリツプル電圧が発生し、安定
化電源としての機能を果せず、誤動作状態に陥いつてし
まうという重大な欠点があつた。さらにまた、入力変動
、負荷変動等の全ての変動要因に対し、安定した出力電
圧V。を得るため、負帰還系とスイツチング動作させる
ための発振系とを誤動作なく設計することは困難であつ
た。本発明は上述の数々の点に鑑みなされたもので、簡
単な回路構成で、効率を改善できるとともに、特別な過
電流保護回路をわざわざ設けることなく、過電流保護機
能を併有でき、かつ出力電圧の安定度が高く、間歇発振
に陥いることのないチヨツパ型スイツチングレギユレー
タを提供することを目的としている。すなわち本発明は
負荷に電力を供給する入力電源と、電流検出回路と、入
力電源電圧を断続し交流電圧に変換するスイツチングト
ランジスタと、該交流電圧を平滑し直流電圧に変換する
チヨークトランスと平滑コンデンサとを直列接続し、ス
イツチングトランジスタとチヨークトランスの接続点と
入力電源と平滑コンデンサの接続点間にフリーホイール
ダイオードを接続し、スイツチングトランジスタを駆動
する発振回路をそのベース・エミツタ間に接続して平滑
コンデンサの両端に直流出力電圧を得るチヨツパ型スイ
ツチングレギユレータにおいて、前記出力電圧と第1の
基準電圧を比較しその偏差値に相応した出力を得る第1
の比較回路と、1個のトランジスタを用いてあり該トラ
ンジスタのベース・エミツタ間に前記電流検出回路の出
力と第1の比較回路の出力の和が加えられると共にベー
ス・エミツタ間の電圧降下を第2の基準電圧とし、該出
力の和が第2の幕準電圧を越えたときのみ前記発振回路
をターンオフさせるトリガ信号を生ずる第2の比較回路
を有することを特徴とする。
本発明の一実施例を第3図に示し、以下にこれについて
詳細に説明する。
詳細に説明する。
図中、入力電源Eと、起動抵抗R,をベースに接続した
スイツチングトランジスタQ1のエミツタ・コレクタと
、チヨークトランスTの1次巻線N,と、平滑コンデン
サC2とで閉回路を構成している。
スイツチングトランジスタQ1のエミツタ・コレクタと
、チヨークトランスTの1次巻線N,と、平滑コンデン
サC2とで閉回路を構成している。
さらに平滑コンデンサC,の両端には負荷現が接続され
ている。チヨークトランスTの2次巻線N2、}よびダ
イオードD,,D2、コンデンサC1の並夕1回路、お
よび抵抗R2を直列接続したベース入力回路は、スイツ
チングトランジスタQ,のベース・エミツタ間に接続さ
れている。前記ベース入力回路、スイツチングトランジ
スタQ1、チヨークトランスTの1次巻線N,、平滑コ
ンデンサC2、}よび起動抵抗R1とでプロツキング発
振回洛を構成するとともへ フリーホイールダイオード
D3、チヨークトランスTの1次巻線N,、訃よび平滑
コンデンサC2とでチヨークトランスTの励磁エネルギ
のリセツトルーブを構成している。
ている。チヨークトランスTの2次巻線N2、}よびダ
イオードD,,D2、コンデンサC1の並夕1回路、お
よび抵抗R2を直列接続したベース入力回路は、スイツ
チングトランジスタQ,のベース・エミツタ間に接続さ
れている。前記ベース入力回路、スイツチングトランジ
スタQ1、チヨークトランスTの1次巻線N,、平滑コ
ンデンサC2、}よび起動抵抗R1とでプロツキング発
振回洛を構成するとともへ フリーホイールダイオード
D3、チヨークトランスTの1次巻線N,、訃よび平滑
コンデンサC2とでチヨークトランスTの励磁エネルギ
のリセツトルーブを構成している。
上述のごとく構成されたスイツチングレギユレータは、
一般にチヨツパと呼ばれる電源であり、平滑コンデンサ
C2の両端に入力電源Eの入力電圧Viよりも低い出力
電圧V。
一般にチヨツパと呼ばれる電源であり、平滑コンデンサ
C2の両端に入力電源Eの入力電圧Viよりも低い出力
電圧V。
が得られることは周知であり、しかも基本動作もよく知
られているので、説明は省略する。さらに第3図の回路
は、直流電源EとスイツチングトランジスタQ,のエミ
ツタとの間に電流を検出するための抵抗R4が直列接続
されて}り、該抵抗R4と直流電源Eとの直列回路には
、抵抗R3、トランジスタQ2のコレクタ・エミツタ、
訃よびツエナーダイオード八 の直列回路が並列接続さ
れている。
られているので、説明は省略する。さらに第3図の回路
は、直流電源EとスイツチングトランジスタQ,のエミ
ツタとの間に電流を検出するための抵抗R4が直列接続
されて}り、該抵抗R4と直流電源Eとの直列回路には
、抵抗R3、トランジスタQ2のコレクタ・エミツタ、
訃よびツエナーダイオード八 の直列回路が並列接続さ
れている。
また平滑コンデンサC2の両端には、可変抵抗器VRが
接続され、その可動端子は前記トランジスタQ2のベー
スに接続されている。ここで第3図の回路各部の動作電
流、電圧波形を第4図に示す。
接続され、その可動端子は前記トランジスタQ2のベー
スに接続されている。ここで第3図の回路各部の動作電
流、電圧波形を第4図に示す。
第4図のaはスイツチングトランジスタQ1のコレクタ
電流1cNbはチヨークトランスTの1次電流1r..
cは電流検出回路出力V2と、抵抗R,の両端電圧V,
と、トランジスタQ3のベース・エミツタ間電圧VBE
波形である。
電流1cNbはチヨークトランスTの1次電流1r..
cは電流検出回路出力V2と、抵抗R,の両端電圧V,
と、トランジスタQ3のベース・エミツタ間電圧VBE
波形である。
このように構成されたチヨツパ型スイッチングレギュレ
ータは、平滑コンデンサC2の両端電圧を検出する可変
抵抗器Rの出力電圧V。
ータは、平滑コンデンサC2の両端電圧を検出する可変
抵抗器Rの出力電圧V。
と、ツエナーダイオード?の基準電圧2をトランジスタ
Q2により比較し、その偏差値に応じた出力電圧V,を
トランジスタQ2のコレクタに接続された抵抗R3の両
端に得ている。また抵抗R4の両端には、スイツチング
トランジスタQ1の三角波入力電流に比例した電圧V2
を得ている。したがつて、前記抵抗R3,R4で得られ
る両端電圧Vl,V2の和電圧がトランジスタQ3のベ
ースエミツタ間に印加される。これにより、前記両端電
圧V,,V2の和電圧と、FランジスタQ3のベース・
エミツタ間電圧BOとを比較して、前記和電圧(V,+
V2)が前記電圧BOを越えたとき、トランジスタQ3
のコレクタに第4図のdに示す出力を得、該コレクタ出
力によりスイツチングトランジスタQ1のベース電流を
遮断する。さらにプロツキング発振回路はスイツチング
トランジスタQ1のベース蓄積キヤリヤを引き出すこと
により急速に遮断される。したがつて、出力電圧。
Q2により比較し、その偏差値に応じた出力電圧V,を
トランジスタQ2のコレクタに接続された抵抗R3の両
端に得ている。また抵抗R4の両端には、スイツチング
トランジスタQ1の三角波入力電流に比例した電圧V2
を得ている。したがつて、前記抵抗R3,R4で得られ
る両端電圧Vl,V2の和電圧がトランジスタQ3のベ
ースエミツタ間に印加される。これにより、前記両端電
圧V,,V2の和電圧と、FランジスタQ3のベース・
エミツタ間電圧BOとを比較して、前記和電圧(V,+
V2)が前記電圧BOを越えたとき、トランジスタQ3
のコレクタに第4図のdに示す出力を得、該コレクタ出
力によりスイツチングトランジスタQ1のベース電流を
遮断する。さらにプロツキング発振回路はスイツチング
トランジスタQ1のベース蓄積キヤリヤを引き出すこと
により急速に遮断される。したがつて、出力電圧。
とツエナーダイオード八の幕準電圧の偏差値に応じてト
ランジスタQ2の出力V,が変化するとともに、電圧V
2も変化することになる。
ランジスタQ2の出力V,が変化するとともに、電圧V
2も変化することになる。
前記電圧V2に比例する三角波入力電流のピーク値が前
記基準電圧ηの偏差値に応じて制御され、周知のチヨッ
パの関係式(4)に基づいて安定な出力電圧V。が得ら
れる。一(但し、TOは発振周期、TONはスィツチン
グトランジスタQ,の導通期間である。
記基準電圧ηの偏差値に応じて制御され、周知のチヨッ
パの関係式(4)に基づいて安定な出力電圧V。が得ら
れる。一(但し、TOは発振周期、TONはスィツチン
グトランジスタQ,の導通期間である。
すなわち本発明へプロツキング発振回路においてスイツ
チングトランジスタQ1の導通期間、負帰還制御による
ペース電流の分流はなく、トランスTの2次巻線N2か
ら充分に大きなペース電流を供給してスイツチングトラ
ンジスタQ1のコレクタ・エミツタ間飽和電圧を小さく
している。
チングトランジスタQ1の導通期間、負帰還制御による
ペース電流の分流はなく、トランスTの2次巻線N2か
ら充分に大きなペース電流を供給してスイツチングトラ
ンジスタQ1のコレクタ・エミツタ間飽和電圧を小さく
している。
しかも第4図のC,dに示すように、前記和電圧(V,
+V2)がトランジスタQ,のベース・エミツタ間電圧
VBT!jを越えたとき、始めてスイツチングトランジ
スタQ1のベース電流を引き出し、しかもベース蓄積キ
ヤリヤまでも充分に引き出すことができる。これにより
、スイツチングトランジスタQ1は急速に遮断されるた
め、電力損失は大幅に減少でき、この結果電力変換効率
が改善できる。さらに負荷現が重くなると、スイツチン
グトランジスタQ,のコレクタ電流のピーク値が増大し
、このピーク電流に比例した抵抗R4の両端電圧V2が
トランジスタQ,のベース・エミツタ間電圧VBT!j
を越えたとき、上述の動作と同様にスイツチングトラン
ジスタQ1はターンオフされて、前記ピーク値が一定に
抑えられるため、前記ピーク電流に比例する負荷現に流
れる出力電流1。
+V2)がトランジスタQ,のベース・エミツタ間電圧
VBT!jを越えたとき、始めてスイツチングトランジ
スタQ1のベース電流を引き出し、しかもベース蓄積キ
ヤリヤまでも充分に引き出すことができる。これにより
、スイツチングトランジスタQ1は急速に遮断されるた
め、電力損失は大幅に減少でき、この結果電力変換効率
が改善できる。さらに負荷現が重くなると、スイツチン
グトランジスタQ,のコレクタ電流のピーク値が増大し
、このピーク電流に比例した抵抗R4の両端電圧V2が
トランジスタQ,のベース・エミツタ間電圧VBT!j
を越えたとき、上述の動作と同様にスイツチングトラン
ジスタQ1はターンオフされて、前記ピーク値が一定に
抑えられるため、前記ピーク電流に比例する負荷現に流
れる出力電流1。
は一定に抑えることができる。これにより、出力電圧垂
下型と呼ばれる通電流保護機能を有することができる。
すなわへ過電流保護機能を達成するトランジスタQ3&
ぱ定常負荷の場合でもトランジスタQ,の出力をさらに
増幅するように働いているため、負帰還系の利得が大き
く、しかも従来例に比べ部品点数を増やすことなく、出
力電圧VOの安定度を高めることができる。さらにスイ
ツチングトランジスタQ,のターンオン時にはコレクタ
電流が零であるため、電流検出回路1の出力V2も零と
なり、和電圧(V1+V2)はトランジスタQ3のベー
ス・エミツタ間電圧BOを越えず、負帰還制御は停止さ
れている。
下型と呼ばれる通電流保護機能を有することができる。
すなわへ過電流保護機能を達成するトランジスタQ3&
ぱ定常負荷の場合でもトランジスタQ,の出力をさらに
増幅するように働いているため、負帰還系の利得が大き
く、しかも従来例に比べ部品点数を増やすことなく、出
力電圧VOの安定度を高めることができる。さらにスイ
ツチングトランジスタQ,のターンオン時にはコレクタ
電流が零であるため、電流検出回路1の出力V2も零と
なり、和電圧(V1+V2)はトランジスタQ3のベー
ス・エミツタ間電圧BOを越えず、負帰還制御は停止さ
れている。
このため、トランスTの2次巻線N2から得られる電流
は、全てスイツチングトランジスタQ1のターンオフに
寄与することになり、入力電圧1が上昇した場合、ある
いは負荷現が軽くなつた場合等、負帰還系の負帰還量が
増大しても正常なプロツキング発振を持続することがで
きる。したがつて、間歇発振は発生することがない。発
明者の実験によれば、従来例では定格負荷の50〜60
%以下の軽負荷状態で間歇発振が発生してしまうのに対
し、第3図の実施例では定格負荷の2〜3%以下の軽負
荷状態とならない限り、発振には異常がなく、確実に動
作できる。
は、全てスイツチングトランジスタQ1のターンオフに
寄与することになり、入力電圧1が上昇した場合、ある
いは負荷現が軽くなつた場合等、負帰還系の負帰還量が
増大しても正常なプロツキング発振を持続することがで
きる。したがつて、間歇発振は発生することがない。発
明者の実験によれば、従来例では定格負荷の50〜60
%以下の軽負荷状態で間歇発振が発生してしまうのに対
し、第3図の実施例では定格負荷の2〜3%以下の軽負
荷状態とならない限り、発振には異常がなく、確実に動
作できる。
さらに第1図に示す従来例は、トランス巻線が3本必要
であつたのに対し、第3図の実施例は2本で済み、従来
に比べ簡単なトランス構成でよい。
であつたのに対し、第3図の実施例は2本で済み、従来
に比べ簡単なトランス構成でよい。
すなわち、本発明は、上述のごとく数々の改善が図られ
、しかも非常に簡単な回路構成で実現できる。次に第3
図の変形実施例を第5図に示す。
、しかも非常に簡単な回路構成で実現できる。次に第3
図の変形実施例を第5図に示す。
図中、0Mはトリガ入力により一定の期間、スイツチン
グトランジスタQ,をオフ状態に保つ遮断トリガ信号を
出力する出力端子aと、トリガ入力端子bとを具えた周
知のワンシヨツトマルチ回路である。
グトランジスタQ,をオフ状態に保つ遮断トリガ信号を
出力する出力端子aと、トリガ入力端子bとを具えた周
知のワンシヨツトマルチ回路である。
また他の回路部品は第3図の回路部品と同等であり、第
5図の回路は第3図の回路と基本動作が同様であるので
、説明は省略する。前記ワンシヨツトマルチ回路0Mは
、出力電圧VOと基準電圧V2との偏差値に応じて三角
波入力電流のピーク値を匍御するトランジスタQ3のコ
レクタに得られるトリガ出力をトリガ入力端子bに印加
すれば、スイツチングトランジスタQ1を一定期間T。
FFだけオフさせる遮断信号が出力端子aに得られる。
これにより、スイツチングトランジスタQ1のオン期間
T。Nは出力電圧。と基準電圧2との偏差値に応じて制
御される。したがつて、スイツチングトランジスタQ1
のオフ期間は一定であるため、チヨツパの関係?つに基
づき安定した出力電圧V。が得られる。すなわち第5図
の実施例は、上述の効果と同様な効果が得られるばかり
でなく、トランス巻線は1本で済み、最も簡単なトラン
ス構成で本発明を実現できる。
5図の回路は第3図の回路と基本動作が同様であるので
、説明は省略する。前記ワンシヨツトマルチ回路0Mは
、出力電圧VOと基準電圧V2との偏差値に応じて三角
波入力電流のピーク値を匍御するトランジスタQ3のコ
レクタに得られるトリガ出力をトリガ入力端子bに印加
すれば、スイツチングトランジスタQ1を一定期間T。
FFだけオフさせる遮断信号が出力端子aに得られる。
これにより、スイツチングトランジスタQ1のオン期間
T。Nは出力電圧。と基準電圧2との偏差値に応じて制
御される。したがつて、スイツチングトランジスタQ1
のオフ期間は一定であるため、チヨツパの関係?つに基
づき安定した出力電圧V。が得られる。すなわち第5図
の実施例は、上述の効果と同様な効果が得られるばかり
でなく、トランス巻線は1本で済み、最も簡単なトラン
ス構成で本発明を実現できる。
さらに本発明の他の実施例を第6図に示す。
第6図の回路は、第3図の回路とほぼ同様な回路構成で
あるが、電流検出回路10は1次巻線N3、2次巻線N
4を有するカレントトランスCTと、該2次巻線N4に
並列接続された抵抗R4′で構成されている。このよう
にすれば、電流検出回路10として第3図に示すような
抵抗現 を用いた場合に比べ、第6図の実施例はカレン
トトランスCTを用いたので、カレントトランスCTの
2次巻線N4で検出した電流を抵抗RJで電圧変換でき
、しかもその電圧を1次、2次巻数比で昇圧できる。し
たがつて、カレントトランスCTの1次巻線電圧は、ト
ランジスタQ3のベース・エミッタ間電圧VBOと比較
する電圧を得るのに充分小さくて済む。すなわち第6図
の回路は、電流検出回路10の挿入損失を激減でき、効
率をより高めることができる。さらに第6図の変形実施
例を第7図に示す。
あるが、電流検出回路10は1次巻線N3、2次巻線N
4を有するカレントトランスCTと、該2次巻線N4に
並列接続された抵抗R4′で構成されている。このよう
にすれば、電流検出回路10として第3図に示すような
抵抗現 を用いた場合に比べ、第6図の実施例はカレン
トトランスCTを用いたので、カレントトランスCTの
2次巻線N4で検出した電流を抵抗RJで電圧変換でき
、しかもその電圧を1次、2次巻数比で昇圧できる。し
たがつて、カレントトランスCTの1次巻線電圧は、ト
ランジスタQ3のベース・エミッタ間電圧VBOと比較
する電圧を得るのに充分小さくて済む。すなわち第6図
の回路は、電流検出回路10の挿入損失を激減でき、効
率をより高めることができる。さらに第6図の変形実施
例を第7図に示す。
第7図の回路は電流検出回路20をチヨークトランスT
の1次巻線N,と平滑コンデンサC2との間に直列接続
している。電流検出回路20にはスイツチングトランジ
スタQ1からチヨークトランスTの1次巻線N1を通し
て流れる電流と、フリーホイールダイオードD3を通し
てチヨークトランスTの励磁エネルギをりセツトする電
流とが連続して流れている。したがつて、電流検出回路
20VCよつて検出されるピーク電流は、ターンオフ開
始時期と完全にターンオフ完了した時期とにまたがつて
検出されるため、トランジスタQ3による遮断トリガ信
号はスイツチングトランジスタQ,がオフすべく印加さ
れ、さらに遮断された後までも遮断トリガ信号は持続し
て印加される。このため、スイツチングトランジスタQ
1のスイツチング損失がより少なくなるばかりでなく、
トランジスタの安全領域の余裕度を大きくとることがで
きる。以上本発明を各実施例に基づき説明したが、本発
明は上述の実施例に限定されることなく特許請求の範囲
に記載した技術思想に基づいて更に変形が可能であるこ
とは理解されるであろう。
の1次巻線N,と平滑コンデンサC2との間に直列接続
している。電流検出回路20にはスイツチングトランジ
スタQ1からチヨークトランスTの1次巻線N1を通し
て流れる電流と、フリーホイールダイオードD3を通し
てチヨークトランスTの励磁エネルギをりセツトする電
流とが連続して流れている。したがつて、電流検出回路
20VCよつて検出されるピーク電流は、ターンオフ開
始時期と完全にターンオフ完了した時期とにまたがつて
検出されるため、トランジスタQ3による遮断トリガ信
号はスイツチングトランジスタQ,がオフすべく印加さ
れ、さらに遮断された後までも遮断トリガ信号は持続し
て印加される。このため、スイツチングトランジスタQ
1のスイツチング損失がより少なくなるばかりでなく、
トランジスタの安全領域の余裕度を大きくとることがで
きる。以上本発明を各実施例に基づき説明したが、本発
明は上述の実施例に限定されることなく特許請求の範囲
に記載した技術思想に基づいて更に変形が可能であるこ
とは理解されるであろう。
本発明によれば、上述のごとく簡単な回路構成で、効率
を改善できるとともに、特別の過電流保護機能を共有す
ることができ、かつ出力電圧の安定度が高く、間歇発振
に陥いることがない等数々の特徴を併有するチヨツパ型
スイツチングレギユレータを提供できる。
を改善できるとともに、特別の過電流保護機能を共有す
ることができ、かつ出力電圧の安定度が高く、間歇発振
に陥いることがない等数々の特徴を併有するチヨツパ型
スイツチングレギユレータを提供できる。
第1図:ー従来例を示す回路図、第2図:第1図の回路
の動作電圧波形を示す図、第3図:本発明の一実施例を
示す回路図、第4図:第3図の回路各部の動作電流、電
圧波形を示す図、第5図:第3図の変形実施例を示す回
路図、第6図:本発明の他の実施例を示す回路図、第7
図:第6図の変形実施例を示す回路図。 E・・・・・・入力電源、Q1・・・・・・スイッチン
グトランジスタ、Q2,Q,・・・・・・トランジスタ
、R1・・・・・・起動抵抗、R2,R3,R4・・・
・・・抵抗、T・・・・・・チヨークトランス(N,.
l次巻線、N2:2次巻線)、? ・・・・・・ツエナ
ーダイオード、Dl,D2・・・・・・ダイオード、D
3・・・・・・フリーホイールダイオード、VR・・・
・・・可変抵抗器、C1・・・・・・コンデンサ、C2
・・・・・・平滑コンデンサ、R,・・・・・・負荷。
の動作電圧波形を示す図、第3図:本発明の一実施例を
示す回路図、第4図:第3図の回路各部の動作電流、電
圧波形を示す図、第5図:第3図の変形実施例を示す回
路図、第6図:本発明の他の実施例を示す回路図、第7
図:第6図の変形実施例を示す回路図。 E・・・・・・入力電源、Q1・・・・・・スイッチン
グトランジスタ、Q2,Q,・・・・・・トランジスタ
、R1・・・・・・起動抵抗、R2,R3,R4・・・
・・・抵抗、T・・・・・・チヨークトランス(N,.
l次巻線、N2:2次巻線)、? ・・・・・・ツエナ
ーダイオード、Dl,D2・・・・・・ダイオード、D
3・・・・・・フリーホイールダイオード、VR・・・
・・・可変抵抗器、C1・・・・・・コンデンサ、C2
・・・・・・平滑コンデンサ、R,・・・・・・負荷。
Claims (1)
- 【特許請求の範囲】 1 負荷に電力を供給する入力電源と、電流検出回路と
、入力電源電圧を断続し交流電圧に変換するスイッチン
グトランジスタと、該交流電圧を平滑し直流電圧に変換
するチョークトランスと平滑コンデンサとを直列接続し
、スイッチングトランジスタとチョークトランスの接続
点と入力電源と平滑コンデンサの接続点間にフリーホィ
ールダイオードを接続し、スイッチングトランジスタを
駆動する発振回路をそのベース・エミッタ間に接続して
平滑コンデンサの両端に直流出力電圧を得るチョッパ型
スイッチングレギュレータにおいて、前記出力電圧と第
1の基準電圧を比較しその偏差値に相応した出力を得る
第1の比較回路と、1個のトランジスタを用いてあり該
トランジスタのベース・エミッタ間に前記電流検出回路
の出力と第1の比較回路の出力の和が加えられると共に
ベース・エミッタ間の電圧降下を第2の基準電圧とし、
該出力の和が第2の基準電圧を越えたときのみ前記発振
回路をターンオフさせるトリガ信号を生ずる第2の比較
回路を有することを特徴とするチョッパ型スイッチング
レギュレータ。 2 前記チョークトランスに2次巻線を設け、かつ該2
次巻線を前記スイッチングトランジスタのベース・エミ
ッタ間に接続したブロッキング発振回路で前記発振回路
を構成し、チョークトランスを平滑回路と発振回路に共
用してある特許請求の範囲第1項記載のチョッパ型スイ
ッチングレギュレータ。 3 前記スイッチングトランジスタのオフ期間を定め、
かつ前記第2の比較回路出力によつてトリガされるトリ
ガ入力端子を有するワンショットマルチ回路で前記発振
回路を構成したことを特徴とする特許請求の範囲第1項
記載のチョッパ型スイッチングレギュレータ。 4 前記電流検出回路を抵抗器で構成したことを特徴と
する特許請求の範囲第1項記載のチョッパ型スイッチン
グレギュレータ。 5 検出電流を通電する1次巻線と、該1次巻線で検出
された電流を変換する2次巻線と、該2次巻線で得られ
た電流を電圧に変換する抵抗器とを有するカレントトラ
ンスで前記電流検出回路を構成したことを特徴とする特
許請求の範囲第1項記載のチョッパ型スイッチングレギ
ュレータ。 6 負荷に電力を供給する入力電源と、該入力電源を断
続し交流電圧に変換するスイッチングトランジスタとの
間に前記電流検出回路を直列接続したことを特徴とする
特許請求の範囲第1項記載のチョッパ型スイッチングレ
ギュレータ。 7 前記チョークトランスと平滑コンデンサの間に前記
電流検出回路を直列接続したことを特徴とする特許請求
の範囲第1項記載のチョッパ型スイッチングレギュレー
タ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12812279A JPS5920269B2 (ja) | 1979-10-04 | 1979-10-04 | チヨッパ型スイッチングレギユレ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12812279A JPS5920269B2 (ja) | 1979-10-04 | 1979-10-04 | チヨッパ型スイッチングレギユレ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5653574A JPS5653574A (en) | 1981-05-13 |
JPS5920269B2 true JPS5920269B2 (ja) | 1984-05-11 |
Family
ID=14976924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12812279A Expired JPS5920269B2 (ja) | 1979-10-04 | 1979-10-04 | チヨッパ型スイッチングレギユレ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5920269B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2116395T3 (es) * | 1992-12-23 | 1998-07-16 | Hoechst Ag | Material ceramico de nitruro de silicio resistente a altas temperaturas y procedimiento para su fabricacion. |
CN114157147B (zh) * | 2021-11-30 | 2023-08-15 | 东南大学 | 基于自激式降压变换器的高功率密度辅助电源 |
CN114400897B (zh) * | 2022-02-17 | 2022-12-20 | 深圳信息职业技术学院 | 一种自激式Buck变换器 |
-
1979
- 1979-10-04 JP JP12812279A patent/JPS5920269B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5653574A (en) | 1981-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2500999B2 (ja) | スイツチモ―ドコンバ―タ | |
CN110277897B (zh) | 一种恒流控制电路及开关电源电路 | |
US4138715A (en) | Resonant switching converter | |
Irving et al. | Analysis and design of self-oscillating flyback converter | |
JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
US4020408A (en) | Pulse width modulated DC-to-DC power converter using a single ended transformer | |
TW202213917A (zh) | 具穩定補償電流設計之電源供應器 | |
US5239453A (en) | DC to DC converter employing a free-running single stage blocking oscillator | |
JPS5920269B2 (ja) | チヨッパ型スイッチングレギユレ−タ | |
US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
JPH0654525A (ja) | Dc/dcコンバータ | |
JPS5820549B2 (ja) | スイツチング レギユレ−タ | |
JP2858407B2 (ja) | Pwm型dc−dcコンバータ | |
US20240048046A1 (en) | High efficiency boost power factor correction circuit having shared pin and conversion control circuit thereof | |
JPS6130961A (ja) | スイツチング制御型電源回路 | |
JPS631028B2 (ja) | ||
JP3171068B2 (ja) | スイッチング電源 | |
JPH0231591B2 (ja) | ||
JPH028552Y2 (ja) | ||
JPS645991Y2 (ja) | ||
JPS585432Y2 (ja) | Dc−dcコンバ−タ | |
JPS5918865Y2 (ja) | 自励式dc−dcコンバ−タ | |
JP2023091598A (ja) | 集積回路及び電源回路 | |
JPH0528947Y2 (ja) | ||
SU1636973A1 (ru) | Преобразователь посто нного напр жени |