KR101194784B1 - 반도체 소자의 오버레이 버니어 및 그의 형성 방법 - Google Patents
반도체 소자의 오버레이 버니어 및 그의 형성 방법 Download PDFInfo
- Publication number
- KR101194784B1 KR101194784B1 KR1020060128621A KR20060128621A KR101194784B1 KR 101194784 B1 KR101194784 B1 KR 101194784B1 KR 1020060128621 A KR1020060128621 A KR 1020060128621A KR 20060128621 A KR20060128621 A KR 20060128621A KR 101194784 B1 KR101194784 B1 KR 101194784B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- vernier
- semiconductor device
- forming
- rectangular
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 소자의 오버레이 버니어(Overlay Vernier) 및 그의 형성 방법에 관한 것으로, 모 버니어를 구성하는 사각형 패턴을 형성하는 공정에서 로딩 이펙트(Loading Effect)가 발생하여 사각형 패턴의 바닥 부분이 평탄화되지 못하고, 이에 따라 정렬 신호가 정상적으로 검출되지 않는 문제를 해결하기 위하여, 모 버니어를 구성하는 사각형 패턴을 슬릿 형태의 분할 패턴들로 형성하되, 각 분할 패턴들의 선폭 및 피치가 가운데를 기준으로 양측으로 갈수록 점차적으로 감소된 크기가 되도록 형성함으로써, 정렬 공정의 마진을 향상시키고 반도체 소장의 형성 공정 수율을 증가시킬 수 있는 발명에 관한 것이다.
Description
도 1은 종래 기술에 따른 반도체 소자의 오버레이 버니어 형성 방법을 나타낸 시뮬레이션 사진.
도 2는 종래 기술에 따른 반도체 소자의 오버레이 버니어를 나타낸 평면 사진.
도 3은 본 발명에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 평면도.
도 4는 본 발명에 따른 반도체 소자의 오버레이 버니어를 일부분을 확대하여 도시한 확대도.
도 5는 본 발명에 따른 반도체 소자의 오버레이 버니어를 나타낸 평면 사진.
도 6은 '도 5'의 XX' 단면을 따른 정렬 신호 세기를 나타낸 그래프.
도 7은 '도 5'의 YY' 단면을 따른 정렬 신호 세기를 나타낸 그래프.
도 8은 본 발명에 따른 다른 실시예를 도시한 반도체 소자의 오버레이 버니어를 도시한 평면도.
본 발명은 반도체 소자의 오버레이 버니어(Overlay Vernier) 및 그의 형성 방법에 관한 것으로, 모 버니어를 구성하는 사각형 패턴을 형성하는 공정에서 로딩 이펙트(Loading Effect)가 발생하여 사각형 패턴의 바닥 부분이 평탄화되지 못하고, 이에 따라 정렬 신호가 정상적으로 검출되지 않는 문제를 해결하기 위하여, 모 버니어를 구성하는 사각형 패턴을 슬릿 형태의 분할 패턴들로 형성하되, 각 분할 패턴들의 선폭 및 피치가 가운데를 기준으로 양측을 갈수록 점차적으로 감소된 크기가 되도록 형성함으로써, 정렬 공정의 마진을 향상시키고 반도체 소장의 형성 공정 수율을 증가시킬 수 있는 발명에 관한 것이다.
반도체 형성 공정에 있어서 반도체 기판 상부에 게이트를 형성하고 그 상부층에는 비트라인을 형성하고, 비트라인 상부층에는 캐패시터를 형성하고, 캐패시터 상부층에는 금속 배선을 형성한다.
이와 같이 반도체 소자는 다수개의 층간 구조로 구비되며, 각 층간 구조물을 형성하기 위하여 하부층과의 중첩도를 측정하는 공정을 수행한다. 중첩도 측정을 위해서 반도체 기판의 스크라이브 레인(Scribe Lane) 영역에 오버레이 버니어를 형성한다.
오버레이 버니어는 사각형 형태의 모 버니어 및 그 상부층에 구비되는 사각형 형태의 자버니어로 구비되며 모 버니어 및 자 버니어가 정렬된 정도를 측정하여 각층간 구조물이 정확하게 중첩되었는지 측정하는 역할을 수행한다.
이때, 오버레이 버니어의 모 버니어는 반도체 기판의 하부층에 사각형 형태 로 패터닝하여 형성하는데, 사각형 형태의 패턴을 형성하는 식각 공정에서 로딩 이펙트(Loading Effect)가 발생하여 모 버니어의 바닥 부분이 평탄화되지 못하고 "W" 형태로 형성되는 문제가 있다.
도 1은 종래 기술에 따른 반도체 소자의 오버레이 버니어 형성 방법을 나타낸 시뮬레이션 사진이다.
도 1을 참조하면, 모 버니어를 형성하기 위하여 하부층을 식각하는 공정을 수행한다. 이때, 식각 가스는 양의 전하를 갖는 플라즈마 이온 상태로 만들고, 하부층에는 음의 전하를 인가하여 식각 공정을 수행하는 것이 바람직하다.
여기서, 플라즈마 가스를 양의 전하로 사용하는 이유는 양의 전하 크기가 크고 에너지도 크므로 식각 효과가 크게 나타나기 때문이다. 그런데 식각 공정이 진행되면 모 버니어의 바닥 부분에는 양의 전하가 인가되고, 모 버니어의 모서리부분으로 음의 전하가 몰리는 현상이 발생한다.
따라서, 사각형 패턴의 모 버니어의 경우 바닥부분은 점차 식각 효과가 점차 감소되고 모서리 부분은 더 깊게 식각되어 바닥부분의 전체적인 모양이 "W" 자 모양으로 형성된다.
도 2는 종래 기술에 따른 반도체 소자의 오버레이 버니어를 나타낸 평면 사진이다.
도 2를 참조하면, 모 버니어의 바닥 부분이 평탄화되지 못하고 비정상적으로 형성된 것을 볼 수 있다.
상술한 바와 같이, 오버레이 버니어의 모 버니어를 형성하는 데 있어 로딩 이펙트의 영향으로 모 버니어의 바닥 부분이 비정상적으로 형성되는 문제가 있다. 모 버니어의 바닥 부분이 평탄화되지 못하면 후속의 공정을 진행하면서 중첩도를 측정하기 위하여 중첩 신호를 모 버니어에 반사시키는데 이 과정에서 정상적인 신호가 검출되지 못하는 문제가 발생한다. 따라서, 중첩도를 정확하게 측정하지 못하게 되므로 반도체 소자의 형성 수율이 감소되고 불량 발생의 위험이 높아지게 된다.
상기한 종래기술의 문제점을 해결하기 위하여, 본 발명은 모 버니어를 구성하는 사각형 패턴을 슬릿 형태의 분할 패턴들로 형성하되, 각 분할 패턴들의 선폭 및 피치가 가운데를 기준으로 양측을 갈수록 점차적으로 감소된 크기가 되도록 형성함으로써, 반도체 소자의 형성 공정에 있어서 층간 중첩도를 향상시키고 정렬 공정의 마진을 향상시킴으로써, 반도체 소장의 형성 공정 수율을 증가시키고 신뢰성을 향상시킬 수 있는 오버레이 버니어 및 그의 형성 방법을 제공하는 것을 그 목적으로 한다.
이상의 목적을 달성하기 위한 본 발명의 반도체 소자의 오버레이 버니어는
적어도 하나 이상의 사각형 패턴으로 구비되는 모 버니어 및
상기 사각형 패턴의 내부에는 상기 사각형 패턴의 장축 방향과 평행한 방향으로 배열된 슬릿 형태의 분할 패턴을 구비하되, 상기 분할 패턴은 상기 사각형 패턴의 중심으로부터 양측으로 갈수록 상기 분할 패턴의 선폭 및 피치가 점차적으로 감소된 형태로 구비하는 것을 특징으로 한다.
여기서, 상기 분할 패턴의 선폭은 1 ~ 5㎛ 인 것을 특징으로 하고, 상기 분할 패턴의 피치는 1 ~ 3㎛ 인 것을 특징으로 하고, 상기 모 버니어는 단일 사각형으로 구비되는 박스 형태(Box Type)인 것을 특징으로 하고, 상기 모 버니어는 4개의 직사각형들이 사각형 모양으로 배열되어 구비되는 바 형태(Bar Type)인 것을 특징으로 하고, 상기 모 버니어는 일 방향으로 구비되는 직사각형 쌍이 적어도 2개 이상 모여서 구비되는 제 1 사각형군 및 상기 제 1 사각형군의 일측면에 상기 제 1 사각형 군이 90° 회전된 형태로 구비되는 제 2 사각형군을 포함하되, 적어도 하나 이상의 제 1 및 제 2 사각형군이 모여서 구비되는 AIM(Application Interpreted Model) 형태인 것을 특징으로 한다.
아울러, 상기 반도체 소자의 오버레이 버니어를 형성하는 방법은 반도체 기판의 오버레이 버니어 영역 상부에 피식각층을 형성하는 단계와,
상기 피식각층 상부에 적어도 하나 이상의 사각형 패턴으로 구비되는 모 버니어를 정의하는 감광막 패턴을 형성하되, 상기 사각형 패턴의 내부는 상기 사각형 패턴의 장축 방향과 평행한 방향으로 배열된 슬릿 형태의 분할 패턴이 구비되고, 상기 분할 패턴은 상기 사각형 패턴의 중심으로부터 양측으로 갈수록 상기 분할 패턴의 선폭 및 피치가 점차적으로 좁아지는 형태의 감광막 패턴을 형성하는 단계와,
상기 감광막 패턴을 마스크로 상기 피식각층을 식각하여 모 버니어를 형성하는 단계 및
상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 분할 패턴의 선폭은 1 ~ 5㎛ 인 것을 특징으로 하고, 상기 분할 패턴의 피치는 1 ~ 3㎛ 인 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체 소자의 오버레이 버니어 및 그의 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 반도체 소자의 오버레이 버니어 형성 방법을 도시한 평면도로, 반도체 기판 상부에 오버레이 버니어를 정의하는 감광막 패턴이 도시되어 있다.
도 3을 참조하면, 반도체 기판(100)의 오버레이 버니어 형성 영역에 피식각층(미도시)을 형성한 후 그 상부에 감광막을 형성한다.
다음에는, 4개의 직사각형 패턴이 사각형 모양이 되도록 배열되어 오버레이 버니어의 모 버니어(130)를 정의하는 마스크를 이용하여 감광막에 노광 및 현상 공정을 수행한다.
그 다음에는, 노광 및 현상 공정으로 형성된 감광막 패턴(120)을 이용하여 모 버니어(130)를 형성하는 후속 공정을 수행하는데, 모 버니어(130)을 구성하는 직사각형 패턴에 로딩 이펙트(Loading Effect)가 발생하여 식각 공정이 불균일하게 수행될 수 있으므로, 오버레이 버니어의 모 버니어(130)를 정의하는 마스크 제작시 각각의 직사각형 패턴에 서로 다른 선폭을 갖는 슬릿 형태의 분할 패턴들을 삽입하여 형성하는 것이 바람직하다.
그 다음에는, 상기 노광 및 현상 공정으로 형성한 감광막 패턴(120)을 이용하여 피식각층을 식각한다.
여기서, 모 버니어(130)를 구성하는 직사각형 내의 분할 패턴들을 살펴보기 위하여 ⓐ 영역을 확대하여 도시하면 다음과 같이 도시된다.
도 4는 본 발명에 따른 반도체 소자의 오버레이 버니어를 일부분을 확대하여 도시한 확대 도이며, '도 3'의 ⓐ 영역을 확대한 것이다.
도 4를 참조하면, 직사각형 패턴의 길이(장축) 방향에 대한 중심을 기준으로 양측으로 갈수록 슬릿의 선폭이 점차적으로 감소하는 분할 패턴(140)들이 구비되어 있다.
이때, 각 분할 패턴(140)의 선폭은 1 ~ 5㎛ 가 된다. 중심부에 위치한 분할 패턴(140)의 선폭이 5㎛ 이고, 양 에지부에 형성되는 분할 패턴(140)의 선폭은 1㎛가 된다.
또한, 각 분할 패턴(140)의 피치도 1 ~ 3㎛ 로 중심부에서부터 점차적으로 감소하는 형태로 배열된다.
상술한 바와 같이 모 버니어 내부에 분할 패턴을 형성하면, 모 버니어 형성을 위한 식각 공정 시 사각형 패턴의 에지부와 중심부가 식각되는 정도가 서로 다르게 나타나는 로딩 이펙트(Loading Effect)의 영향을 최소화시킬 수 있다.
로딩 이펙트(Loading Effect)는 사각형 패턴의 에지 부분에서 식각이 활발하게 일어나므로 사각형 패턴의 에지부에 형성되는 분할 패턴의 선폭을 좁게 하여 식각 속도를 상대적으로 감소시키고, 이와는 반대로 중심부에 형성되는 분할 패턴의 선폭은 넓게 하여 식각 속도를 증가시킨다.
따라서, 오버레이 버니어의 모 버니어 패턴 바닥 부분을 평탄화시킬 수 있다. 모 버니어 패턴의 바닥 부분이 평탄화되면 모 버니어에서 발생하는 정렬 신호의 세기가 일정하게 나타난다.
도 5는 본 발명에 따른 반도체 소자의 오버레이 버니어를 나타낸 평면 사진으로, 본원 발명과 종래 기술의 차이를 비교하기 위하여 본 발명에 따른 분할 패턴을 포함하는 모 버니어 패턴과 종래 기술에 따른 모 버니어 패턴이 혼합된 형태의 모 버니어를 형성한 것이다.
도 6은 '도 5'의 XX' 단면을 따른 정렬 신호 세기를 나타낸 그래프이다.
도 6을 참조하면, 분할 패턴을 포함하는 모 버니어 패턴에 의해서 형성된 모 버니어 부분의 단면을 따라 정렬 신호의 세기를 측정한 것으로 모 버니어가 형성된 부분(ⓑ, ⓑ')에서 신호의 세기가 일정하게 나타나는 것을 알 수 있다.
도 7은 '도 5'의 YY' 단면을 따른 정렬 신호 세기를 나타낸 그래프이다.
도 7을 참조하면, 종래 기술에 따른 모 버니어 패턴을 형성한 부분에 대한 단면을 따라 정렬 신호의 세기를 측정한 것으로 모 버니어가 형성된 부분(ⓒ,ⓒ')에 신호의 세기가 "W" 자 모양으로 나타나므로 신호가 안정적으로 측정되지 않는다.
'도 6' 및 '도 7'에서 대비되는 바와 같이 분할 패턴을 포함하는 모 버니어는 정렬 공정의 효율을 향상시킬 수 있다.
아울러, 분할 패턴을 포함하는 모 버니어는 사각형 패턴 하나로 구비되는 박스형(Box Type)의 모 버니어에도 적용할 수 있으며, 다수개의 사각형 패턴으로 구비되는 AIM(Application Interpreted Model) 형태의 모 버니어에도 적용 가능하다.
여기서, AIM(Application Interpreted Model) 형태의 모 버니어에 대해 설명하면 다음과 같다.
도 8은 본 발명에 따른 다른 실시예를 도시한 반도체 소자의 오버레이 버니어를 도시한 평면도이다.
도 8을 참조하면, 일 방향으로 구비되는 직사각형 쌍(210)이 적어도 2개 이상 모여서 구비되는 제 1 사각형군(220)이 구비된다.
다음에는, 제 1 사각형군(220)의 일측면에 제 1 사각형군(220)이 90° 회전된 형태로 구비되는 제 2 사각형군(230)이 구비된다.
그 다음에는, 제 1 및 제 2 사각형군(220, 230)의 하부에는 제 1 및 2 사각형군(220, 230)과 같은 사각형군이 서로 교번하여 구비된다. 이를 각각 제 3 및 제 4 사각형군(230a, 220a)이라 하면, 제 1 내지 제 4 사각형군(220, 230, 230a, 220a)이 모여서 하나의 큰 사각형 형태가 된다.
이와 같이 큰 사각형 형태의 모 버니어를 AIM(Application Interpreted Model) 형 모 버니어(200)라 하며, 이때 각 사각형 군에 포함된 각각의 직사각형 쌍(210) 내부에 분할 패턴(240)들을 포함하고 있다. 따라서, 안정적인 정렬 신호를 나타낼 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 오버레이 버니어및 그의 형성 방법은 오버레이 버니어의 모 버니어를 형성하는데 있어서, 모 버니어를 구성하는 사각형 패턴을 슬릿 형태의 분할 패턴들로 형성하되, 각 분할 패턴 들의 선폭이 가운데를 기준으로 양측을 갈수록 점차적으로 감소된 크기로 형성함으로써, 로딩 이펙트 문제를 해결하고, 정상적인 정렬 신호를 검출해 낼 수 있도록 한다. 따라서, 본 발명은 반도체 소자의 형성 공정에 있어서 층간 중첩도를 향상시키고 정렬 공정의 마진을 향상시킴으로써, 반도체 소장의 형성 공정 수율을 증가시키고 신뢰성을 향상시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (9)
- 적어도 하나 이상의 사각형 패턴으로 구비되는 모 버니어에 있어서,상기 사각형 패턴의 내부에는 상기 사각형 패턴의 장축 방향과 평행한 방향으로 배열된 슬릿 형태의 분할 패턴을 구비하되, 상기 분할 패턴은 상기 사각형 패턴의 중심으로부터 양측으로 갈수록 상기 분할 패턴의 선폭 및 피치가 점차적으로 감소된 형태로 구비하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 분할 패턴의 선폭은 1 ~ 5㎛ 인 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 분할 패턴의 피치는 1 ~ 3㎛ 인 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 모 버니어는 단일 사각형으로 구비되는 박스 형태(Box Type)인 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.상기 모 버니어는 4개의 직사각형들이 사각형 모양으로 배열되어 구비되는 바 형태(Bar Type)인 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 1 항에 있어서,상기 모 버니어는 일 방향으로 구비되는 직사각형 쌍이 적어도 2개 이상 모여서 구비되는 제 1 사각형군; 및상기 제 1 사각형군의 일측면에 상기 제 1 사각형 군이 90° 회전된 형태로 구비되는 제 2 사각형군을 포함하되, 적어도 하나 이상의 제 1 및 제 2 사각형군이 모여서 구비되는 AIM(Application Interpreted Model) 형태인 것을 특징으로 하는 반도체 소자의 오버레이 버니어.
- 반도체 기판의 오버레이 버니어 영역 상부에 피식각층을 형성하는 단계;상기 피식각층 상부에 적어도 하나 이상의 사각형 패턴으로 구비되는 모 버니어를 정의하는 감광막 패턴을 형성하되, 상기 사각형 패턴의 내부는 상기 사각형 패턴의 장축 방향과 평행한 방향으로 배열된 슬릿 형태의 분할 패턴이 구비되고, 상기 분할 패턴은 상기 사각형 패턴의 중심으로부터 양측으로 갈수록 상기 분할 패턴의 선폭 및 피치가 점차적으로 좁아지는 형태의 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 마스크로 상기 피식각층을 식각하여 모 버니어를 형성하는 단계; 및상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제 7 항에 있어서,상기 분할 패턴의 선폭은 1 ~ 5㎛ 인 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제 7 항에 있어서,상기 분할 패턴의 피치는 1 ~ 3㎛ 인 것을 특징으로 하는 반도체 소자의 오버레이 버니어 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060128621A KR101194784B1 (ko) | 2006-12-15 | 2006-12-15 | 반도체 소자의 오버레이 버니어 및 그의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060128621A KR101194784B1 (ko) | 2006-12-15 | 2006-12-15 | 반도체 소자의 오버레이 버니어 및 그의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080055365A KR20080055365A (ko) | 2008-06-19 |
| KR101194784B1 true KR101194784B1 (ko) | 2012-10-26 |
Family
ID=39802202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060128621A KR101194784B1 (ko) | 2006-12-15 | 2006-12-15 | 반도체 소자의 오버레이 버니어 및 그의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101194784B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9709903B2 (en) * | 2011-11-01 | 2017-07-18 | Kla-Tencor Corporation | Overlay target geometry for measuring multiple pitches |
-
2006
- 2006-12-15 KR KR1020060128621A patent/KR101194784B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080055365A (ko) | 2008-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI730050B (zh) | 層疊對準標記與評估製程穩定度的方法 | |
| KR100787941B1 (ko) | 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법 | |
| KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
| JP3970546B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| KR101215645B1 (ko) | 오버레이 버니어 마스크패턴과 그 형성방법 및 오버레이 버니어 패턴을 포함하는 반도체소자와 그 형성방법 | |
| JP2001093820A (ja) | マーク、アライメントマーク、合わせずれ測定用マーク、フォトマスク、及び、半導体ウェーハ | |
| KR101194784B1 (ko) | 반도체 소자의 오버레이 버니어 및 그의 형성 방법 | |
| JP4525067B2 (ja) | 位置ずれ検出用マーク | |
| KR20110001804A (ko) | 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법 | |
| US20030044057A1 (en) | Method of checking overlap accuracy of patterns on four stacked semiconductor layers | |
| JPH10125751A (ja) | 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法 | |
| KR101185992B1 (ko) | 오버레이 모니터링 패턴 및 이를 이용한 반도체 소자의 정렬도 측정방법 | |
| US7684040B2 (en) | Overlay mark and application thereof | |
| JP4225358B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR102617622B1 (ko) | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 | |
| KR0172287B1 (ko) | 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법 | |
| KR101076776B1 (ko) | 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 | |
| JP3698843B2 (ja) | フォトマスク | |
| US6403978B1 (en) | Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices | |
| KR20070071657A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
| JP2853471B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR101204918B1 (ko) | 반도체 소자의 오버레이 버니어 및 이를 이용한 반도체소자의 형성 방법 | |
| KR101090468B1 (ko) | 컨택홀 형성을 위한 포토마스크 및 이를 이용한 컨택홀 형성방법 | |
| KR101087785B1 (ko) | 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171019 Year of fee payment: 6 |