JP3691318B2 - 表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール - Google Patents
表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール Download PDFInfo
- Publication number
- JP3691318B2 JP3691318B2 JP36297699A JP36297699A JP3691318B2 JP 3691318 B2 JP3691318 B2 JP 3691318B2 JP 36297699 A JP36297699 A JP 36297699A JP 36297699 A JP36297699 A JP 36297699A JP 3691318 B2 JP3691318 B2 JP 3691318B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- buffer circuit
- start pulse
- output
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Description
【発明の属する技術分野】
本発明は、画像の表示素子を駆動する駆動装置に係り、特にソースドライバ及びゲートドライバとして液晶モジュールに搭載される液晶ドライバの接続形態と信号供給形態とに関するものである。
【0002】
【従来の技術】
従来の液晶モジュールにおける表示用駆動装置のシステム構成について、図14を用いて説明する。
【0003】
図14に示すように、液晶パネル100上には、液晶パネル100におけるソースバスラインの駆動を担う駆動装置として、双方向シフトレジスタを備えるソースドライバLSI(Large Scale Integrated Circuit) からなるn個のソースドライバS…(ソースドライバS群と称する場合もある)が、それぞれTCP(Tape Carrier Package) 101上に搭載された状態で実装されている。これらソースドライバS…は、後述するスタートパルス信号SPD及びクロックCKの供給等において、縦続接続されている。
【0004】
各ソースドライバSを搭載した各TCP101は、その液晶パネル100への出力端子が液晶パネル100上に設けられた入力端子(不図示)と電気的に接続されると共に、その入力端子がプリント基板102上に形成された配線と電気的に接続され、これにより、液晶パネル100とプリント基板102とがソースドライバS群を介して電気的に接続されている。
【0005】
プリント基板102におけるソースドライバS(1)側には、コントローラ104が接続されている。このコントローラ104は、ソースドライバS群に対して、制御信号及び電源を供給するものであって、制御信号及び電源は、プリント基板102上の配線及び各TCP101上の配線を通して、各ソースドライバSに供給される。なお、ここでは特に図示してはいないが、コントローラ104は、ゲートドライバ群に対しても同様に制御信号及び電源を供給するようになっている。
【0006】
コントローラ104から供給される制御信号及び電源としては、映像信号の水平同期信号と同期を取ったスタートパルス信号SPD、クロック信号CK、映像信号Video、各ソースドライバS内の双方向シフトレジスタや入出力バッファ等を切り換えてソースドライバS内でのスタートパルス信号SPDの伝搬方向を決定する切換信号RL、及び電源VccとGND等がある。
【0007】
図14の構成では、コントローラ104より供給されるクロック信号CK、映像信号Video、切り換え信号RL、電源Vcc及びGNDは、プリント基板102上及びTCP101上の配線を通して、1番目のソースドライバS(1)に、入力端子CK1、入力端子Video1、入力端子RL1、電源端子Vcc、電源端子GNDより入力する。そして、該ソースドライバS(1)内のアルミニウム線等からなる内部配線を伝搬し、その後、ソースドライバS(1)の出力端子CK2、出力端子Video2、出力端子RL2、電源端子Vcc、電源端子GNDより出力され、次段のソースドライバS(2)に上記と同様にして入力する。
【0008】
なお、コントローラ104より供給されるこれら信号の供給ラインを、プリント基板102上の配線で共通線として配設し、各ソースドライバSに個々に入力させる構成とすることもできる。
【0009】
一方、図に示すように、スタートパルス信号SPDについては、1番目のソースドライバS(1)の入出力端子SPD1に入るラインと、n番目のソースドライバS(n)の入出力端子SPD2に入るラインとの2本が設けられており、何れか1ラインを選択して入力させる構成となっている。スタートパルス信号SPDを入力するラインを入出力端子SPD1側とするか入出力端子SPD2側とするかで、ソースドライバS群におけるスタートパルス信号SPDの伝搬方向が、ソースドライバS(1)→ソースドライバS(n)、或いはソースドライバS(n)→ソースドライバS(1)に切り換わることとなる。このようなスタートパルス信号SPDを入力するラインの選択は、コントローラ104にて行われている。
【0010】
コントローラ104内のスタートパルス出力段には、制御信号SPA(/SPAは、SPAの反転信号)で切り換えが制御されるアナログスイッチ等からなる切換スイッチSW1・SW2が設けられており、該スイッチSW1・SW2の切り換え制御により、スタートパルス信号SPDを出力するラインの選択が可能となる。
【0011】
入出力端子SPD1に入力する場合、制御信号SPAを“High”レベルとする。制御信号SPAが“High”レベルのとき、SPD1側の切換スイッチSW1が導通し、他方のSPD2側の切換スイッチSW2は非導通状態となる。反対に、入出力端子SPD2に入力する場合は、制御信号SPAを“Low”レベルとする。制御信号SPAが“Low”レベルのとき、SPD1側の切換スイッチSW1が非導通状態となり、他方のSPD2側の切換スイッチSW2が導通することとなる。
【0012】
制御信号SPAを“High”レベルとしたとき、ソースドライバS(1)の入出力端子SPD1よりスタートパルス信号SPDが、クロック信号CKに同期をとって入力され、ソースドライバS(1)内の双方向シフトレジスタを伝搬され、次段のソースドライバS(2)に入力し、以下、同様に縦続接続されたソースドライバS…を伝搬され、最終段のソースドライバS(n)内まで伝搬される。このとき、スタートパルス信号SPDは、最終段のソースドライバS(n)の入出力端子SPD2より出力されるが、SPD1への入力を選択した状態で、コントローラ104の切換スイッチSW2が非導通であるので、コントローラ104内にスタートパルス信号SPDが伝搬されることはない。
【0013】
また、制御信号SPAを“Low”レベルとしたとき、上記とは逆に、スタートパルス信号SPDは、n番目のソースドライバS(n)を初段として、この入出力端子SPD2に入力して、最終段となる1番目のソースドライバS(1)内まで伝搬される。このときも、スタートパルス信号SPDは、最終段となるソースドライバS(1)の入出力端子SPD1より出力されるが、SPD2への入力を選択した状態で、コントローラ104の切換スイッチSW1が非導通であるのでコントローラ104内に伝搬されることはない。また、この場合、各ソースドライバS内でのスタートパルス信号SPDの伝搬方向を決める切換信号RLも、先とは逆のレベルに設定される。
【0014】
次に、上記図14に示すシステム構成を、図15(a)(b)のブロック図を用いて、さらに詳細に説明する。図15(a)(b)において、OS1〜OSmは、各ソースドライバSから液晶パネル100ヘの出力端子である。
【0015】
図15(a)では、コントローラ104内の切換スイッチSW1・SW2の制御信号SPAは“High”レベルで、SPD1側の切換スイッチSW1が導通している。この状態で、スタートパルス信号SPDは、ソースドライバS(1)の入出力端子SPD1から入力され、入出力端子SPD2から出力され、次段のソースドライバS(2)の入出力端子SPD1に入力され、以下同様に伝搬される。
【0016】
同図(b)は、切換スイッチSW1・SW2の制御信号SPAと切換信号RLとを同図(a)とは逆レベルに設定し、スタートパルス信号SPDの伝搬方向を逆にしたものである。つまり、同図(b)では、スタートパルス信号SPDは、n番目のソースドライバS(n)の入出力端子SPD2から入力され、入出力端子SPD1から出力され、次段のソースドライバS(n−1)に入力され、以下同様に1番目のソースドライバS(1)まで伝搬される。
【0017】
また、図16(a)(b)に、ソースドライバS(n)の入出力端子SPD1と接続されたラインを、TCP101上の配線、及びプリント基板102上の配線を介して、直接コントローラ104に接続した例を示す(前述の図15(a)(b)は、ソースドライバS(n)の入出力端子SPD2と接続されたラインを、TCP101上の配線、及びプリント基板102上の配線を介して、直接コントローラ104に接続している)。さらに、図17に、図16に対応する液晶モジュールの構成図を示す。
【0018】
このような対応、即ち、各ソースドライバS内のシフトレジスタを双方向シフトレジスタとして、スタートパルス信号SPDの伝搬方向の切り換えを可能にすることで、同一構成のソースドライバSで、液晶パネル100の上側に搭載する構成にも、液晶パネル100の下側に搭載する構成にも対応できるので、駆動用半導体素子であるソースドライバSのコストを低減できる。
【0019】
しかも、スタートパルス信号を出力するコントローラ104の搭載位置を、ソースドライバS群の左側に配置するかソースドライバS群の右側に配置するか、液晶モジュールとして考えた時も、スタートパルス信号の伝搬方向の切り換えを可能とすることで、例えば液晶パネル100の上側に搭載されたソースドライバS群の右側でも左側でも対応でき、また、液晶パネル100の下側に搭載されたソースドライバS群の場合もその右側でも左側でも対応でき、液晶モジュールの小型化、薄型化への設計の容易性が高まる。
【0020】
また、図14及び図17に示すように、液晶パネル100の上側と下側の何れにソースドライバS…を実装する構成において、同一のプリント基板102の流用が可能となる。
【0021】
【発明が解決しようとする課題】
ところが、近年、液晶モジュールのさらなる小型化、薄型化、低コスト化の要請は強く、これらへの対応としてモジュール全体からの取り組みが行われている。このため、これまでのソースドライバS側やゲートドライバ側のみの検討ではなく、コントローラ104を含めた検討が必要となっている。
【0022】
そこで、本願出願人は、上記した要請に応えるべく、従来の液晶モジュールの構成における改善点について鋭意検討した結果、以下に示す点に改善の余地があることを見い出した。
【0023】
即ち、上記した従来の構成では、ソースドライバS内の双方向シフトレジスタによるスタートパルス信号SPDの伝搬方向の切り換えを可能とするために、コントローラ104に、初段のソースドライバS(1)の入出力端子SPD1(或いは入出力端子SPD2)への接続ラインと、n番目のソースドライバS(n)の入出力端子SPD2(或いは入出力端子SPD1)への接続ラインとの合計2本の配線が施されている。したがって、コントローラ104とソースドライバS群との間の配線数が増加し、必然的に小型化が阻止されている。
【0024】
また、スタートパルス信号SPDの入力先の選択を、コントローラ104内部に、制御信号SPAにより導通もしくは非導通とするアナログスイッチ等からなる切換スイッチSW1・SW2を設けることで対応している。そのため、コントローラ104側の構成を複雑化すると共に、切換スイッチSW1・SW2を介して入出力端子SPD1側と入出力端子SPD2側とに信号を各々出力するため、コントローラ104側LSIの端子数が増加する。その結果、コントローラ104のさらなる小型化、低コスト化が阻止されている。
【0025】
なお、ここではソースドライバS群を例示したが、表示装置のゲートバスラインを駆動するゲートドライバ群においても同様の問題があることは言うまでもない。
【0026】
本発明は、上記の課題に鑑みなされたものであって、その目的は、コントローラと駆動用半導体素子群間の配線の削減、コントローラ内部の上記した切換スイッチ等の手段の削減、及びこれに伴うコントローラ側LSIの端子の削減とが可能な表示用駆動装置を提供することにある。
【0027】
【課題を解決するための手段】
本発明の第1の表示用駆動装置においては、上記の課題を解決するために、双方向シフトレジスタを備える複数の駆動用半導体素子が縦続接続され、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、外部より供給されるスタートパルス信号の供給ラインが1本のみであり、該1本のスタートパルス信号の供給ラインが2系統に分岐されて、縦続接続された駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号の入力端子にそれぞれ接続され、駆動用半導体素子群内部で2系統のスタートパルス信号の一方を導通、他方を非導通とすることを特徴としている。
【0028】
これによれば、外部からのスタートパルス信号の供給ラインを1本とし、これを2系統に分岐して縦続接続された駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号の入力端子に入力させ、駆動用半導体素子群内部で何れかのスタートパルス信号を導通させるようになっている。
【0029】
したがって、従来のように、駆動用半導体素子群へ制御信号等を入力するコントローラ側にアナログスイッチ等の手段を設けて、導通・非導通の状態にするような切り換え動作を行うことなく、スタートパルス信号の伝搬方向を切り換え可能な表示用駆動装置を実現できる。
【0030】
そして、データ信号の伝搬方向に応じてスタートパルス信号の伝搬方向を設定することで、前述したように、同一構成の駆動用半導体素子を液晶パネルの上側及び下側の何れにも搭載可能となり、さらに、スタートパルス信号を出力するコントローラの搭載位置も、例えば液晶パネルの上側に搭載された駆動用半導体素子の右側及び左側の何れにも設置でき、かつ、駆動用半導体素子が液晶パネルの下側に搭載されている場合も同様である。その結果、1種類の駆動用半導体素子で各配置に対応できるため駆動用半導体素子のコストを低減できる。
【0031】
そしてこの場合、スタートパルス信号の伝搬方向が切り換え可能な構成を、従来よりもコントローラ側の回路数やコントローラ側に備えられる半導体装置の端子数を削減して実現できるので、このような表示用駆動装置を用いることで、液晶モジュールのさらなる小型化、低コスト化が図れる。
【0032】
しかも、コントローラと駆動用半導体素子群との間の配線が1ラインで済むので、2本の配線が施されていた従来の構成に比べて、液晶モジュールの小型化が図れることはもちろん、小型化のために狭ピッチ化した配線パターンを広げてノイズによる影響も低減できる。さらに、コントローラからの配線が1本で済むことは、コントローラと駆動用半導体素子群との配置関係による配線変更もなく、モジュールの設計を容易にするといった利点もある。
【0033】
本発明の第2の表示用駆動装置においては、上記課題を解決するために、双方向シフトレジスタを備える駆動用半導体素子を単体で備え、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、外部より供給されるスタートパルス信号の供給ラインが1本のみであり、該1本のスタートパルス信号の供給ラインが2系統に分岐されて、上記駆動用半導体素子両側のスタートパルス信号の入力端子にそれぞれ接続され、上記駆動用半導体素子内部で2系統のスタートパルス信号の一方を導通、他方を非導通とすることを特徴としている。
【0034】
これは、駆動用半導体素子を単体で備える1個使いの表示用駆動装置であるが、この場合も、このようなスタートパルス信号の供給ラインを1本化したことで、先の駆動用半導体素子を複数個備えた第1の表示用駆動装置と同じ作用・効果を奏する。
【0035】
本発明の第3の表示用駆動装置においては、上記課題を解決するために、双方向シフトレジスタを備えた複数の駆動用半導体素子が縦続接続され、各駆動用半導体素子のスタートパルス信号の入力端子及び出力端子に、外部より与えられる切換信号により入出力の切り換えが可能な入出力バッファが設けられ、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、上記データ信号の伝搬方向に対して初段となる駆動用半導体素子のスタートパルス信号の入力端子と、伝搬方向に対して最終段となる駆動用半導体素子のスタートパルス信号の出力端子とが共に接続されて両端子にスタートパルス信号が供給されると共に、最終段となる上記駆動用半導体素子におけるスタートパルス信号の出力端子からの信号出力が阻止されていることを特徴としている。
【0036】
これによれば、データ信号の伝搬方向に対して初段となる駆動用半導体素子のスタートパルス信号の入力端子と、最終段となる駆動用半導体素子のスタートパルス信号の出力端子とが共に接続され、これら両端子にスタートパルス信号が供給されている。この場合、単に初段の駆動用半導体素子のスタートパルス信号の入力端子と、最終段の駆動用半導体素子のスタートパルス信号の出力端子とを接続しただけでは、スタートパルス信号同士の衝突が起こるが、ここでは、最終段の駆動用半導体素子のスタートパルス信号の出力端子に設けられた上記入出力バッファからの信号出力が阻止されているので、このような問題がない。
【0037】
これにより、上述の第1の表示用駆動装置と同じ、スタートパルス信号の供給ラインを1本化したことによる作用・効果を奏する。
【0038】
ところで、最終段となる駆動用半導体素子のスタートパルス信号の出力端子からの信号出力の阻止は、例えば該出力ラインを途中で切断しておくことでも対応可能であるが、その場合は、スタートパルス信号の伝搬方向を変える場合や、ソースドライバ群(駆動用半導体素子群)に対するコントローラの配置位置によって、TCPパターン等を変更する必要があり、コストアップの要因や、液晶モジュールの設計の容易性を阻害するといった不具合を伴う。
【0039】
そこで、最終段となる駆動用半導体素子のスタートパルス信号の出力端子からの信号出力を阻止する構成としては、該出力端子に設けられた入出力バッファの出力バッファ回路が、該出力端子をハイインピーダンス状態に設定する構成を採用することが好ましい。これによれば、出力バッファ回路の動作状態を、駆動用半導体素子内で、出力バッファ回路に設けた論理ゲートの設定信号として電源電圧を用いて対応できる結果、以下に記載するような点で優れる。
【0040】
まずは、これまでの入出力バッファに、設定信号に対応した回路を付加するだけで容易にハイインピーダンス状態を作り出すことができる。この場合の回路素子数の増加は微々たるものであって容易に実現でき、チップ面積の増大にはならない。また、TCPパターンの変更のみで対応可能であるため、同一の駆動用半導体素子を1種類使用するだけでよく、低コストで実現できる。また、電源(VCC,GND)レベルを入力するだけで容易に切り換え可能であり、簡単な構成で実現できる。さらに、内部回路で簡単に実現可能であって外部回路は不要であるため、信頼性及び、製造コストの低減化に優れる。
【0041】
本発明の第4の表示用駆動装置は、上記課題を解決するために、双方向シフトレジスタを備えた駆動用半導体素子を単体で備え、該駆動用半導体素子のスタートパルス信号の入力端子及び出力端子に、外部より与えられる切換信号により入出力の切り換えが可能な入出力バッファが設けられ、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、上記駆動用半導体素子のスタートパルス信号の入出力用の両端子が接続されてこれら両端子にスタートパルス信号が供給されると共に、上記データの伝搬方向にてスタートパルス信号の出力側となる端子に設けられた上記入出力バッファからの信号出力が阻止されていることを特徴としている。
【0042】
これは、駆動用半導体素子を単体で備える1個使いの表示用駆動装置であるが、この場合も、このような構成とすることで、上述の第3の表示用駆動装置と同じ作用・効果を奏する。
【0043】
本発明の第5の表示用駆動装置は、上記課題を解決するために、双方向シフトレジスタを備える複数の駆動用半導体素子が縦続接続され、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、各駆動用半導体素子にスタートパルス信号用の入力端子と出力端子とが2系統設けられると共に、縦続接続されたこれら駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号用の各入力端子に、外部より供給される1本のスタートパルス信号の供給ラインが2系統に分岐されて接続されていることを特徴としている。
【0044】
これによれば、各駆動用半導体素子にスタートパルス信号の入力端子と出力端子とが2系統設けられており、縦続接続されたこれら駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号の各入力端子に、2系統に分岐されたスタートパルス信号の供給ラインが接続されている。
【0045】
したがって、上述の第1の表示用駆動装置と同じ、スタートパルス信号の供給ラインを1本化したことによる作用・効果を奏する。
【0046】
しかも、この構成では、駆動用半導体素子群の両側より入力されるスタートパルス信号の何れか一方を導通させ、伝搬方向最終段となる駆動用半導体素子の出力端子を接続しないことで、第3の表示用駆動装置のように、入出力バッファの動作を制御する必要が一切ない。その結果、入出力バッファの動作を制御するための信号ライン等が不要となり、各駆動用半導体素子を搭載するTCP等の設計が容易になる。
【0047】
また、本発明の第6の表示用駆動装置は、上記課題を解決するために、双方向シフトレジスタを備える駆動用半導体素子を単体で備え、スタートパルス信号の伝搬方向の切り換えが可能な表示用駆動装置において、駆動用半導体素子にスタートパルス信号用の入力端子と出力端子とが2系統設けられると共に、該駆動用半導体素子のスタートパルス信号用の各入力端子に、外部より供給される1本のスタートパルス信号の供給ラインが2系統に分岐されて接続されていることを特徴としている。
【0048】
これは、駆動用半導体素子を単体で備える1個使いの表示用駆動装置であるが、この場合も、このような構成とすることで、上述の第5の表示用駆動装置と同じ作用・効果を奏する。
【0049】
【発明の実施の形態】
〔実施の形態1〕
本発明の表示用駆動装置およびそれを用いた液晶モジュールの実施の形態について図1ないし図7に基づいて説明すれば、以下の通りである。なお、以下の説明では表示用駆動装置としてソースドライバ群を例に挙げるが、その特徴点およびそれを用いた液晶モジュールの特徴点をゲートドライバ群に対しても適用可能であることは言うまでもない。
【0050】
図1に、実施の一形態の液晶モジュールにおける表示用駆動装置のシステム構成を示す。図1に示すように、液晶パネル2には、ソースバスラインの駆動を担う駆動装置として、双方向シフトレジスタを備えるソースドライバLSIからなるn個のソースドライバS…(以下、ソースドライバS群と称する場合もある)がそれぞれTCP1上に搭載された状態で実装されている。
【0051】
各ソースドライバSは、それぞれTCP1上に搭載された状態で、プリント基板3に接続された後述するコントローラ4から供給されるスタートパルス信号SPDやクロック信号CKなどの各種信号の入出力端子に対して縦続接続されている。
【0052】
各ソースドライバSを搭載したTCP1は、その出力側が液晶パネル2と電気的に接続され、入力側がプリント基板3と電気的に接続されている。これにより、プリント基板3と液晶パネル2とは、ソースドライバS群を介して電気的に接続される。
【0053】
ここで、液晶パネル2とTCP1との電気的接続は、TCP1の出力側のアウターリード端子と、液晶パネル2のガラス基板上に設けられた図示しないITO(Indium Tin Oxide :インジウムすず酸化膜)配線でなる端子とを、例えば、ACF(Anisotropic Conductive Film:異方性導電膜)を介して熱圧着されることでなされている。また、TCP1のプリント基板3との電気的接続は、TCP1の入力側のアウターリード端子とプリント基板3上の配線とを、ACF、或いはハンダ付けにより電気的に接続されている。
【0054】
上記構成では、各ソースドライバS間の信号のやり取りや、ソースドライバS群とコントローラ4との間の信号のやり取りは、TCP1上の配線及びプリント基板3上の配線を通して行われることとなる。
【0055】
コントローラ4は、プリント基板3におけるソースドライバS群のソースドライバS(1)側、或いはソースドライバS(n)側に配置される。図1の液晶モジュールでは、1番目のソースドライバS(1)側にコントローラ4が配置されておりソースドライバS(1)より信号が供給される。
【0056】
上記コントローラ4は、ソースドライバS群に対して、制御信号及び電源を供給するものであって、映像信号の水平同期信号と同期を取ったスタートパルス信号SPD、クロック信号CK、映像信号Video、ソースドライバS内の双方向シフトレジスタや入出力バッファ等を切り換えてソースドライバS内でのスタートパルス信号SPDの伝搬方向を決める切換信号RL、及び電源VccとGND等を供給するものである。なお、ここでは特に図示してはいないが、コントローラ4は、ゲートドライバ群に対しても同様に制御信号及び電源を供給するようになっている。
【0057】
図1において、コントローラ4から供給されるクロック信号CK、映像信号Video、切換信号RL、電源Vcc及びGNDは、プリント基板3上の配線及びTCP1上の配線を通して、ソースドライバS(1)の入力端子CK1、入力端子Video1、入力端子RL1、電源端子Vcc、電源端子GNDより入力され、ソースドライバS(1)内のアルミニウム線などからなる内部配線を伝搬して、ソースドライバS(1)の出力端子CK2、出力端子Video2、出力端子RL2、電源端子Vcc、電源端子GNDより出力され、次段のソースドライバS(2)に同様に入力する。なお、これらの信号供給ラインは、プリント基板3上の配線で共通線として配され、各ソースドライバSに個々に入力する構成でも良い。
【0058】
一方、スタートパルス信号SPDの入力であるが、前述の図14に示した従来の液晶モジュールにおいては、コントローラ104からのスタートパルス信号SPDの供給用ラインとして、1番目のソースドライバS(1)の入出力端子SPD1につながるラインと、n番目のソースドライバS(n)の入出力端子SPD2につながるラインとの2つのラインが設けられた構成であり、そのため、コントローラ104の複雑化等の前述した問題点を有していた。
【0059】
これに対し、図1の液晶モジュールでは、ソースドライバS(1)の入出力端子SPD1と、n番目のソースドライバS(n)の入出力端子SPD2とが、プリント基板3上の配線(各TCP1上の配線をプリント基板3上の配線と併せて利用してもよい)により共に接続されており、コントローラ4からのスタートパルス信号SPDの供給ラインは、この共通ラインへと信号を供給する1ラインのみとなっている。
【0060】
そして、新たに、各ソースドライバSにおける入出力端子SPD1と入出力端子SPD2とに設けられた、後述する入出力バッファの出力バッファ回路の動作状態を制御するための設定信号を入力するラインとして、例えば第2の電源端子VCC1とGND1とが、個々のソースドライバS毎に設けられている。
【0061】
これら第2の電源端子VCC1とGND1とから得られる電位レベルを、映像信号を伝搬させたい方向に応じて、各ソースドライバSに設けられた入出力バッファの出力バッファ回路の設定端子に設定信号として入力することで、スタートパルス信号の伝搬方向を決定する。
【0062】
詳細については後述するが、伝搬方向に対して最終段となるソースドライバSを除くソースドライバS…の出力バッファ回路を、従来の出力バッファ回路と同じように動作させ、最終段のソースドライバSのスタートパルス信号SPDの出力側の端子に設けられたバッファ回路のみをハイインピーダンス状態とする。
【0063】
図2に、上記ソースドライバS群の中の1つのソースドライバSにおける、入出力端子SPD1に設けられたSPD入出力バッファB1と、入出力端子SPD2に設けられたSPD入出力バッファB2の具体的な回路構成を示す。なお、ソースドライバSは全て同一構成である。
【0064】
SPD入出力バッファB1は、インバータ11、NANDゲート12、NORゲート13、pチャンネルMOSFET14、およびnチャンネルMOSFET15からなる入力バッファ回路10と、インバータ21、NANDゲート22、NORゲート23、pチャンネルMOSFET24、およびnチャンネルMOSFET25からなる出力バッファ回路20とからなる。
【0065】
入力バッファ回路10において、インバータ11の入力端子は入出力端子SPD1に接続され、その出力端子は、2端子入力のNANDゲート12の一方の入力端子と、2端子入力のNORゲート13の一方の入力端子とに接続されている。
【0066】
NANDゲート12の他方の入力端子には切換信号RLが入力され、NORゲート13の他方の入力端子には、図示しないインバータを介することで切換信号/RL(/RLはRLの反転信号)が入力される。
【0067】
NANDゲート12の出力端子はpチャンネルMOSFET14のゲートに接続され、NORゲート13の出力端子はnチャンネルMOSFET15のゲートに接続されている。
【0068】
また、pチャンネルMOSFET14のドレインは電源端子VCCに接続されて“High”レベルの電位VCCに保持されており、nチャンネルMOSFET15のソースは電源端子GNDに接続されて“Low”レベルの電位GNDに保持されている。
【0069】
さらに、pチャンネルMOSFET14のソースはnチャンネルMOSFET15のドレインに接続されており、その接続点は、図示しない双方向シフトレジスタ回路(伝搬回路)の初段のラッチ回路に接続されている。
【0070】
出力バッファ回路20において、インバータ21の入力端子は先述の双方向シフトレジスタ回路の初段のラッチ回路に接続され、出力端子は4入力端子のNANDゲート22の一入力端子と、4入力端子のNORゲート23の一入力端子とに接続されている。
【0071】
NANDゲート22の残り3つの入力端子には、切換信号/RL、設定信号/SEL1(/SEL1はSEL1の反転信号)、設定信号SEL2が入力される。NORゲート23の残り3つの入力端子には、切換信号RL、設定信号SEL1、設定信号/SEL2(/SEL2はSEL2の反転信号)が入力される。
【0072】
NANDゲート22の出力端子はpチャンネルMOSFET24のゲートに接続され、NORゲート23の出力端子はnチャンネルMOSFET25のゲートに接続されている。
【0073】
また、pチャンネルMOSFET24のドレインは電源端子VCCに接続されて“High”レベルの電位VCCに保持されており、nチャンネルMOSFET25のソースは電源端子GNDに接続されて“Low”レベルの電位GNDに保持されている。さらに、pチャンネルMOSFET24のソースはnチャンネルMOSFET25のドレインに接続されており、その接続点は入出力端子SPD1に接続されている。
【0074】
次に、SPD入出力バッファB2は図中右側の回路で表され、インバータ31、NANDゲート32、NORゲート33、pチャンネルMOSFET34、およびnチャンネルMOSFET35からなる入力バッファ回路30と、インバータ41、NANDゲート42、NORゲート43、pチャンネルMOSFET44、およびnチャンネルMOSFET45からなる出力バッファ回路40とからなる。
【0075】
入力バッファ回路30において、インバータ31の入力端子は入出力端子SPD2に接続され、出力端子はNANDゲート32の一方の入力端子とNORゲート33の一方の入力端子とに接続されている。NANDゲート32の他方の入力端子には、図示しないインバータを介することで切換信号/RLが入力され、NORゲート33の他方の入力端子には切換信号RLが入力される。
【0076】
NANDゲート32の出力端子はpチャンネルMOSFET34のゲートに接続され、NORゲート33の出力端子はnチャンネルMOSFET35のゲートに接続されている。
【0077】
また、pチャンネルMOSFET34のドレインは電源端子VCCに接続されて“High”レベルの電位VCCに保持されており、nチャンネルMOSFET35のソースは電源端子GNDに接続されて“Low”レベルの電位GNDに保持されている。さらに、pチャンネルMOSFET34のソースはnチャンネルMOSFET35のドレインに接続されており、その接続点は前述した双方向シフトレジスタ回路の最終段のラッチ回路に接続されている。
【0078】
出力バッファ回路40において、インバータ41の入力端子は先述の双方向シフトレジスタ回路の最終段のラッチ回路に接続され、出力端子は4端子入力のNANDゲート42の一入力端子と、同じく4端子入力のNORゲート43の一入力端子とに接続されている。
【0079】
NANDゲート42の残り3つの入力端子には、切換信号RL、設定信号SEL1、設定信号SEL2が入力される。NORゲート43の残り3つの入力端子には、切換信号/RL、設定信号/SEL1、設定信号/SEL2が入力される。
【0080】
NANDゲート42の出力端子はpチャンネルMOSFET44のゲートに接続され、NORゲート43の出力端子はnチャンネルMOSFET45のゲートに接続されている。
【0081】
また、pチャンネルMOSFET44のドレインは電源端子VCCに接続されて“High”レベルの電位VCCに保持されており、nチャンネルMOSFET45のソースは電源端子GNDに接続されて“Low”レベルの電位GNDに保持されている。さらに、pチャンネルMOSFET44のソースはnチャンネルMOSFET45のドレインに接続されており、その接続点は入出力端子SPD2に接続されている。
【0082】
上記構成では、切換信号RLが“High”レベルの場合、SPD入出力バッファB1は、SPD1に“High”レベルが入ると、入力バッファ回路10のnチャンネルMOSFET15がON状態となり、pチャンネルMOSFET14がハイインピーダンス状態となる。一方、SPD1に“Low”レベルが入ると、nチャンネルMOSFET15がハイインピーダンス状態となりpチャンネルMOSFET14がON状態となる。
【0083】
このとき、出力バッファ回路20においては、切換信号RLが“High”レベルのため、インバータ21の出力、及び、設定信号SEL1・SEL2のレベルに関わらず、pチャンネルMOSFET24及びnチャンネルMOSFET25は何れもOFFであり、この結果、ハイインピーダンス状態となる。したがって、SPD入出力バッファB1は、入力バッファ回路10のみ動作し、結果、入力バッファとして動作する。
【0084】
一方、SPD入出力バッファB2では、入力バッファ回路30は、インバータ31の入力端子に入る信号レベルに関係なく、切換信号RLが“High”レベルにより、pチャンネルMOSFET34及びnチャンネルMOSFET34は何れもハイインピーダンス状態となる。
【0085】
このとき、出力バッファ回路40においては、SPD1に“High”レベルが入ると、双方向シフトレジスタを転送して、インバータ41の入力端子に“Low”レベルの入力があり、SPD1に“Low”レベルが入ると、双方向シフトレジスタを転送して、インバータ41の入力端子に“High”レベルの入力となる。ここで、pチャンネルMOSFET44及びnチャンネルMOSFET45は、NANDゲート42、NORゲート43に入る、設定信号SEL1・SEL2により、何れか一方がON状態となり、他方がOFF状態となるか、或いは、両方ともOFF状態となりハイインピーダンス状態となる。したがって、SPD入出力バッファB2は、SPD1信号により何れか一方がON状態となるように設定信号SEL1・SEL2を設定することで、出力バッファとして動作する。
【0086】
切換信号RLが“Low”レベルの場合、上記の逆となり、SPD入出力バッファB1は出力バッファとして動作し、SPD入出力バッファB2は入力バッファとして動作する。
【0087】
上記の構成のSPD入出力バッファB1・B2における、切換信号RL、設定信号SEL1、設定信号SEL2の論理レベルに対する動作を表1に示す。
【0088】
【表1】
【0089】
表1より、スタートパルス信号SPDの伝搬方向を、ソースドライバS(1)→ソースドライバS(n)の方向とする場合は、SPD入出力バッファB2の出力バッファ回路40における、切換信号RL、設定信号SEL1、設定信号SEL2の論理レベルは、初段のソースドライバS(1)からソースドライバS(n−1)までは、入出力端子SPD1が『入力』、入出力端子SPD2が『出力』となる表1における▲1▼の論理レベルの組合せとし、最終段のn番目のソースドライバS(n)においては、入出力端子SPD1が『入力』、入出力端子SPD2が『ハイインピーダンス』となる、表1における▲2▼或いは▲5▼の論理レベルの組合せとなるように設定すればよい。
【0090】
具体的には、コントローラ4からの切換信号RLを“High”レベルとする一方、SPD入出力バッファB2の出力バッファ回路40における設定信号SEL1・SEL2を、初段のソースドライバS(1)からソースドライバS(n−1)までは、入力端子SEL1及びSEL2をVCCラインより引き込んだ第2の電源端子VCC1と接続して、設定信号SEL1及び設定信号SEL2を“High”レベルとする。そして、最終段のn番目のソースドライバS(n)のみ、入力端子SEL1をGNDラインより引き込んだ第2の電源端子GND1と接続して、設定信号SEL1を“Low”レベルとすると共に、入力端子SEL2を第2の電源端子VCC1と接続して設定信号SEL2は“High”とするか、或いは、入力端子SEL1を第2の電源端子GND1或いは第2のVCC1に接続して設定信号SEL1を“Low”或いは“High”レベルとし、入力端子SEL2を第2の電源端子のGND2と接続して、設定信号SEL2を“Low”レベルとする。
【0091】
また、スタートパルス信号SPDの伝搬方向を、ソースドライバS(n)→ソースドライバS(1)の方向とする場合は、SPD入出力バッファB1の出力バッファ回路20における、切換信号RL、設定信号SEL1、設定信号SEL2の論理レベルは、n番目のソースドライバS(n)からソースドライバS(2)までは、入出力端子SPD2が『入力』、入出力端子SPD1が『出力』となる表1における▲4▼の論理レベルの組合せとし、1番目のソースドライバS(1)においては、入出力端子SPD2が『入力』、入出力端子SPD1が『ハイインピーダンス』となる、表1における▲3▼或いは▲6▼の論理レベルの組合せとなるように設定すればよい。
【0092】
具体的には、コントローラ4からの切換信号RLを“Low”レベルとする一方、SPD入出力バッファB1の出力バッファ回路20における設定信号を、n番目のソースドライバS(n)からソースドライバS(2)までは、入力端子SEL1を第2の電源端子GND1と接続して設定信号SEL1 を“Low”レベルとし、入力端子SEL2を第2の電源端子VCC1と接続して設定信号SEL2を“High”レベルとする。そして、最終段となる1番目のソースドライバS(1)のみ、入力端子SEL1・SEL2共に第2の電源端子VCC1と接続して設定信号SEL1・SEL2を“High”レベルとするか、或いは、入力端子SEL1を第2の電源端子GND1或いは第2のVCC1に接続して設定信号SEL1を“Low”或いは“High”レベルとし、入力端子SEL2を第2の電源端子のGND2と接続して設定信号SEL2を“Low”レベルとする。
【0093】
図3(a)(b)に、図1の液晶モジュールの構成を採用した、複数のソースドライバS…を備えた表示用駆動装置における、スタートパルス信号SPDの伝搬方向に対する切換信号RL、設定信号SEL1・SEL2の供給例を示す。図3(a)(b)において、OS1〜OSmは、各ソースドライバSから液晶パネル2ヘの出力端子である(図4(a)(b)、図6(a)(b)、図7(a)(b)においても同じ)。
【0094】
図3(a)では、スタートパルス信号SPDが、ソースドライバS(1)へ入出力端子SPD1より入力して、ソースドライバS(1)→ソースドライバS(n)へと伝搬される。一方、同図(b)では、スタートパルス信号SPDは、n番目のソースドライバS(n)の入出力端子SPD2より入力して、ソースドライバS(n)→ソースドライバS(1)へと伝搬される。
【0095】
また、図4(a)(b)に、ソースドライバSを1個使用する表示用駆動装置における、スタートパルス信号SPDの伝搬方向に対する切換信号RL、設定信号SEL1・SEL2の供給例を示す。図4(a)では、スタートパルス信号SPDが、ソースドライバSへ入出力端子SPD1より入力して、その内部を伝搬される。一方、同図(b)では、スタートパルス信号SPDは、ソースドライバSの入出力端子SPD2より入力して内部を伝搬される。
【0096】
さらに、図5、図6には、前述の図17、図16に対応する、液晶パネル1の下側にソースドライバS…を実装した液晶モジュールにおいて、本発明の構成を採用した他の実施の形態の液晶モジュールの構成、及び複数のソースドライバS…を備えた表示用駆動装置における、スタートパルス信号SPDの伝搬方向に対する切換信号RL、設定信号SEL1・SEL2の供給例を示す。
【0097】
図6(a)では、スタートパルス信号SPDが、ソースドライバS(1)の入出力端子SPD2より入力して、ソースドライバS(1)→ソースドライバS(n)へと伝搬される。同図(b)では、スタートパルス信号SPDは、ソースドライバS(n)の入出力端子SPD1より入力して、ソースドライバS(n)→ソースドライバS(1)へと伝搬される。
【0098】
また、図7(a)(b)に、液晶パネル1の下側にソースドライバSを1個使用する表示用駆動装置における、スタートパルス信号SPDの伝搬方向に対する切換信号RL、設定信号SEL1・SEL2の供給例を示す。
【0099】
尚、上記した図1、図5では、SPD2側の及びSPD1側の接続ラインが、TCP1上の配線やプリント基板3上の配線を介して直接、コントローラ4の端子まで接続された構成で示しているが、各ソースドライバS内の内部配線を利用してソースドライバS間の接続線を介して信号を伝搬させる構成でも良い。
【0100】
また、プリント基板3を廃して、各ソースドライバS間の信号のやり取りや、ソースドライバS群とコントローラ4との信号のやり取りを、TCP1上の配線と液晶パネル2のガラス基板上の配線(例えばITO線)を介して行われる構成としてもよい。
【0101】
また、各ソースドライバSを構成するLSI(コントローラ4のLSIを含んでもよい)を、チップオンガラス(COG)として実装して、液晶パネル2のガラス基板上の配線(例えばITO線)を介して信号のやり取りを行う構成でもよい。
【0102】
このように、本発明にかかる上記した構成を採用することで、コントローラ4側にアナログスイッチ等の手段を設けて、導通・非導通の状態にするような切り換え動作を行うことなく、スタートパルス信号SPDの伝搬方向を切り換え可能な表示用駆動装置を実現できるので、従来よりもコントローラ側の回路数やコントローラ側に備えられる半導体装置の端子数を削減し、液晶モジュールのさらなる小型化、低コスト化が図れる。
【0103】
しかも、コントローラ4とソースドライバS群との間の配線が1ラインで済むので、2本の配線が施されていた従来の構成に比べて、液晶モジュールの小型化が図れることはもちろん、小型化のために狭ピッチ化した配線パターンを広げてノイズによる影響も低減でき、その上、コントローラ4からの配線が1本で済むことで、コントローラとソースドライバS群との配置関係による配線変更もなく、液晶モジュールの設計が容易となる。
【0104】
さらに、上記のように、本実施の形態の液晶モジュールにおいては、SPD入出力バッファB2・B1の各出力バッファ回路40・20が、出力端子(SPD2・SPD1)をハイインピーダンス状態に設定することで、出力端子(SPD2・SPD1)からのスタートパルス信号SPDの出力を阻止する構成を採用しており、出力バッファ回路40・20の動作状態を、ソースドライバS内で、出力バッファ回路40・20に設けた論理ゲートの設定信号として電源電圧を用いることで対応している。
【0105】
その結果、これまで使用されていた入出力バッファに、設定信号SEL1・SEL2に対応した回路を付加するだけで容易にハイインピーダンス状態を作り出すことができる。この場合の回路素子数の増加は微々たるものであり、容易に実現でき、チップ面積の増大にもならない。また、TCP1のパターンの変更のみで対応可能であるため、同一の駆動用半導体素子を1種類使用するだけでよく、低コストで実現できる。さらに、電源(VCC,GND)レベルを入力するだけで容易に切り換え可能であり、簡単な構成で実現できる上、内部回路で簡単に実現可能であって外部回路は不要であるため、信頼性に優れ、かつ、製造コストの低減化にも優れる。
【0106】
〔実施の形態2〕
本発明に係る実施のその他の形態について、図8ないし図13に基づいて説明すれば、以下の通りである。なお、説明の便宜上、実施の形態1の図面に示した構成要素と同一の機能を有する構成要素については、同一の符号を付し、その説明を省略する。また、ここでも、表示用駆動装置としてソースドライバ群を例に挙げるが、その特徴点およびそれを用いた液晶モジュールの特徴点をゲートドライバ群に対しても適用可能であることは言うまでもない。
【0107】
本実施の形態の液晶モジュールにおける表示用駆動装置のシステム構成を図8に示す。図8に示すシステム構成は、コントローラ4より出力される1本のスタートパルス信号SPDが2系統に分岐されて、縦続接続されたソースドライバS群の両端のソースドライバS(1)とソースドライバS(n)の各スタートパルス信号SPD用の端子に供給される点で、実施の形態1で説明したシステム構成(図1参照)と同じである。異なる点は、各ソースドライバSにおけるスタートパルス信号SPD用の端子部分にある。
【0108】
実施の形態1の場合、ソースドライバ群を構成する各ソースドライバSには、スタートパルス信号SPD用の端子として、入出力端子SPD1・SPD2が備えられ、ソースドライバS群の両端のソースドライバSの入出力端子SPD1・SPD2に、2系統に分岐したスタートパルス信号SPDを供給していた。
【0109】
2系統に分岐したスタートパルス信号SPDの選択(導通/非導通)は、データ信号の伝搬方向に応じて、入出力端子SPD1・SPD2のうち何れか一方が入力端子として機能し、他方が出力端子として機能するように、入出力端子SPD1・SPD2に設けたSPD入出力バッファB1・B2の動作を制御することで行っていた。その動作制御には、双方向シフトレジスタの伝搬方向を切り換える切換信号RLに加えて、新たに2種類の設定信号SEL1・SEL2を用いていた。
【0110】
これに対して、本実施の形態の場合、ソースドライバ群を構成する各ソースドライバSには、スタートパルス信号SPD用の端子として、伝搬方向両側に入力端子と出力端子とが1個ずつ対で備えられている。即ち、各ソースドライバには、スタートパルス信号SPD用の入力端子と出力端子とが2系統備えられており、ソースドライバS群の両端のソースドライバS(1)とソースドライバS(n)の入力端子SPD▲1▼・SPD▲4▼に、2系統に分岐したスタートパルス信号SPDを供給する構成である。
【0111】
これによれば、動作を制御する入出力バッファを用いる必要がないため、入出力バッファの動作を制御するための上記した設定信号SEL1・SEL2を必要とせず、ソースドライバSを搭載しているTCP1上のこれらの設定信号SEL1・SEL2用のパターンが不要となり、簡素化を図れ、TCP1の設計が容易になる。
【0112】
以下、本実施の形態の液晶モジュールにおける表示用駆動装置のシステム構成について詳細に説明する。
【0113】
図8のシステム構成においても、図1のシステム構成と同様に、ソースドライバS群は縦続接続されており、コントローラ4から供給される、クロック信号CK、映像信号Video、切換信号RL、及び電源VccとGND等が、プリント基板3上の配線及びTCP1上の配線を通して、ソースドライバS(1)の入力端子CK1、入力端子Video1、入力端子RL1、電源端子Vcc、電源端子GNDより入力され、ソースドライバS(1)内のアルミニウム線などからなる内部配線を伝搬して、ソースドライバS(1)の出力端子CK2、出力端子Video2、出力端子RL2、電源端子Vcc、電源端子GNDより出力され、次段のソースドライバS(2)に同様に入力する。なお、実施の形態1と同様に、これらの信号供給ラインは、プリント基板3上の配線で共通線として配され、各ソースドライバSに個々に入力する構成でも良い。
【0114】
一方、コントローラ4より供給されるスタートパルス信号SPDは2系統に分岐され、縦続接続されたソースドライバS群の両端に位置する1番目のソースドライバS(1)の入力端子SPD▲1▼と、n番目のソースドライバS(n)の入力端子SPD▲4▼との両方に、プリント基板3上及びTCP1上の配線を通じて供給される。
【0115】
図9に、上記ソースドライバS群の中の1つのソースドライバSにおける、4つのスタートパルス信号SPD用の端子SPD▲1▼〜SPD▲4▼に係わる回路ブロックを示す。なお、ソースドライバS群の各ソースドライバSは全て同一構成である。
【0116】
この図からわかるように、ソースドライバS内部に備えられた双方向シフトレジスタ60は、入力端子SPD▲1▼から出力端子SPD▲2▼に伝搬される第1系統と、入力端子SPD▲4▼から出力端子SPD▲3▼に伝搬される第2系統とから成り立っている。
【0117】
入力端子SPD▲1▼・SPD▲4▼には、SPD入力バッファB11・B14がそれぞれ設けられ、出力端子SPD▲2▼・SPD▲3▼には、出力バッファB12・B13がそれぞれ設けられている。クロック信号CKは、双方向シフトレジスタ60に、入力端子CKに設けられたCK入力バッファB20を介して入力され、出力端子CK2に設けられたCK出力バッファB21を介して出力される。また、切換信号RLは、双方向シフトレジスタ60内にインバータを介して、そのまま及び反転入力される。
【0118】
このソースドライバSにおいて、入力端子SPD▲1▼から入力したスタートパルス信号SPDは、入力バッファB11を介して双方向シフトレジスタ60に入り、図において左から右に内部を伝搬され、SPD出力バッファB12を介して出力端子SPD▲2▼より出力される(第1系統)。
【0119】
また、入力端子SPD▲4▼から入力したスタートパルス信号SPDは、入力バッファB14を介して双方向シフトレジスタ60に入り、図において右から左に内部を伝搬され、SPD出力バッファB13を介して出力端子SPD▲3▼より出力される(第2系統)。
【0120】
図8のシステム構成では、このような図9に示すソースドライバSをn個縦続接続している。即ち、1番目のソースドライバS(1)の出力端子SPD▲2▼と、2番目のソースドライバ(2)の入力端子SPD▲1▼とが接続され、2番目のソースドライバS(2)の出力端子SPD▲3▼と、1番目のソースドライバ(1)の入力端子SPD▲4▼とが接続されている。同様に、n番目のソースドライバS(n)まで接続されている。
【0121】
そして、ソースドライバS群の両端となる1番目のソースドライバS(1)の入力端子SPD▲1▼と、n番目のソースドライバS(n)の入力端子SPD▲4▼とに、スタートパルス信号SPDが供給されている。
【0122】
このような縦続接続されたソースドライバ群に入力される2系統のスタートパルス信号SPDのうち、いずれの系統を選択するかは、双方向シフトレジスタの転送方向を切り換える切換信号RLにて、一方が導通、一方が非導通とされることで実現される。
【0123】
図10に、上記2系統の双方向シフトレジスタ60の詳細な回路図を示す。ここに示す双方向シフトレジスタ60の回路構成は既知であるので、その詳細な説明は省略する。
【0124】
このような双方向シフトレジスタ60において、切換信号RLが“High”レベルのとき、入力端子SPD▲4▼から入力された信号が、クロック信号CKの立ち上がりに同期を取って伝搬され、出力端子SPD▲3▼に出力される。一方、切換信号RLが“Low”レベルのときは、逆に入力端子SPD▲1▼から入力された信号が、クロック信号CKの立ち上がりに同期を取って伝搬され、出力端子SPD▲2▼に出力される。
【0125】
図11(a)に、図8のシステム構成において、切換信号RLを“Low”レベルとしたときの、スタートパルス信号SPDの伝搬方向を示す。切換信号RLを“Low”レベルとすることで、コントローラ4からのスタートパルス信号SPDは、1番目のソースドライバS(1)の入力端子SPD▲1▼から入力され、内部の双方向シフトレジスタ60を転送されて出力端子SPD▲2▼から出力され、次段のソースドライバS(2)の入力端子SPD▲1▼に入力する。以降、順次同様にして、伝搬されたスタートパルス信号SPDは伝搬方向の最終段となるn番目のソースドライバS(n)の出力端子SPD▲2▼まで到達する。この最終段となるn番目のソースドライバS(n)の出力端子SPD▲2▼は、何にも接続されていない。
【0126】
図11(b)は、同図(a)と比較して、液晶パネル2に対するソースドライバS群の搭載場所の違い(液晶パネル2の上側とするか下側とするかの違い)があるか、もしくは液晶パネル2への搭載場所は同じで、コントローラ4の配置位置が異なる場合である。
【0127】
この場合も、切換信号RLは同じく“Low”レベルであり、スタートパルス信号SPDは、n番目のソースドライバS(n)の入力端子SPD▲1▼から入力され、内部の双方向シフトレジスタ60を転送されて出力端子SPD▲2▼から出力され、次段のソースドライバS(n−1)の入力端子SPD▲1▼に入力する。以降、順次同様にして、伝搬されたスタートパルス信号SPDは伝搬方向の最終段となる1番目のソースドライバS(1)の出力端子SPD▲2▼まで到達する。この最終段となる1番目のソースドライバS(1)の出力端子SPD▲2▼は、何にも接続されていない。
【0128】
図12(a)(b)は、切換信号RLを“High”レベルとし、双方向シフトレジスタ60のシフト方向を図11(a)(b)とは逆にしている場合である。
【0129】
図12(a)では、スタートパルス信号SPDは、n番目のソースドライバS(n)の入力端子SPD▲4▼から入力され、内部の双方向シフトレジスタ60を転送されて出力端子SPD▲3▼から出力され、次段のソースドライバS(n−1)の入力端子SPD▲4▼に入力する。以降、順次同様にして、伝搬されたスタートパルス信号SPDは伝搬方向の最終段となる1番目のソースドライバS(1)の出力端子SPD▲3▼まで到達する。この最終段となる1番目のソースドライバS(1)の出力端子SPD▲3▼は、何にも接続されていない。
【0130】
図12(b)は、同図(a)と比較して、液晶パネル2に対するソースドライバS群の搭載場所の違い(液晶パネル2の上側とするか下側とするかの違い)があるか、もしくは液晶パネル2への搭載場所は同じで、コントローラ4の配置位置が異なる場合である。
【0131】
図12(b)では、スタートパルス信号SPDは、1番目のソースドライバS(1)の入力端子SPD▲4▼から入力され、内部の双方向シフトレジスタ60を転送されて出力端子SPD▲3▼から出力され、次段のソースドライバS(2)の入力端子SPD▲4▼に入力する。以降、順次同様にして、伝搬されたスタートパルス信号SPDは伝搬方向の最終段となるn番目のソースドライバS(n)の出力端子SPD▲3▼まで到達する。この最終段となるn番目のソースドライバS(n)の出力端子SPD▲3▼は、何にも接続されていない。
【0132】
また、図13(a)(b)に、図9に示したソースドライバSを1個使用した表示用駆動装置の例を示す。液晶パネル2へのソースドライバSの搭載場所及びコントローラの配置の違いによる使い分けを示している。切換信号RLが“Low”レベルであれば、スタートパルス信号SPDは入力端子SPD▲1▼より入力されて伝搬され、切換信号RLが“High”レベルであれば、スタートパルス信号SPDは入力端子SPD▲4▼より入力される。図13(a)(b)における出力端子SPD▲2▼・SPD▲3▼は、何れにも接続されていない。
【0133】
前述したように、このような構成とすることで、実施の形態1に比べて、設定信号SEL1・SEL2が不要となるため、ソースドライバSを搭載しているTCP1上のこれらの選択信号SEL1・SEL2用のパターンが不要となり、簡素化が図れ、TCP1の設計が容易になる。
【0134】
なお、コントローラ4からソースドライバS群へのスタートパルス信号SPDの供給ラインを1本化し、これを分岐して縦続接続された両端のソースドライバSの入力端子に供給する構成による効果については、実施の形態1でのべたのと同じである。
【0135】
また、上述した実施の形態1,2において、表示用駆動装置の駆動用半導体素子としてソースドライバSの例を挙げた。したがって、この場合のスタートパルス信号SPDは、液晶パネル2に表示を行うための水平同期信号、もしくは、水平同期信号から作られた信号である。
【0136】
一方、前述したように、同じように双方向シフトレジスタを内蔵しスタートパルス信号SPDを転送するゲートドライバにも本発明は適用できる。この場合のコントローラ4より供給されるスタートパルス信号SPDは、液晶パネル2に表示を行うための垂直同期信号、もしくは、垂直同期信号から作られた信号となる。
【0137】
【発明の効果】
本発明の第1の表示用駆動装置においては、以上のように、外部より供給されるスタートパルス信号の供給ラインが1本のみであり、該1本のスタートパルス信号の供給ラインが2系統に分岐されて、縦続接続された駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号の入力端子にそれぞれ接続され、駆動用半導体素子群内部で2系統のスタートパルス信号の一方を導通、他方を非導通とする構成である。
【0138】
これにより、従来のように、駆動用半導体素子群へ制御信号等を入力するコントローラ側にアナログスイッチ等の手段を設けて、導通・非導通の状態にするような切り換え動作を行うことなく、スタートパルス信号の伝搬方向を切り換え可能な表示用駆動装置を実現できる。
【0139】
その結果、データ信号の伝搬方向に応じてスタートパルス信号の伝搬方向を設定することで、1種類の駆動用半導体素子で種々の配置に対応できて、駆動用半導体素子のコスト低減が可能といった従来と同じ効果に加えて、従来よりもコントローラ側の回路数やコントローラ側に備えられる半導体装置の端子数を削減し、液晶モジュールのさらなる小型化、低コスト化が図れる。しかも、コントローラと駆動用半導体素子群との間の配線が1ラインで済むので、2本の配線が施されていた従来の構成に比べて、液晶モジュールの小型化が図れることはもちろん、小型化のために狭ピッチ化した配線パターンを広げてノイズによる影響も低減でき、その上、コントローラからの配線が1本で済むことで、コントローラと駆動用半導体素子群との配置関係による配線変更もなく、モジュールの設計が容易となる。
【0140】
本発明の第2の表示用駆動装置においては、以上のように、外部より供給されるスタートパルス信号の供給ラインが1本のみであり、該1本のスタートパルス信号の供給ラインが2系統に分岐されて、上記駆動用半導体素子両側のスタートパルス信号の入力端子にそれぞれ接続され、上記駆動用半導体素子内部で2系統のスタートパルス信号の一方を導通、他方を非導通とする構成である。
【0141】
これは、駆動用半導体素子を単体で備える1個使いの表示用駆動装置であるが、この場合も、このようなスタートパルス信号の供給ラインを1本化したことで、先の駆動用半導体素子を複数個備えた第1の表示用駆動装置と同じ効果を奏する。
【0142】
本発明の第3の表示用駆動装置においては、以上のように、上記データ信号の伝搬方向に対して初段となる駆動用半導体素子のスタートパルス信号の入力端子と、伝搬方向に対して最終段となる駆動用半導体素子のスタートパルス信号の出力端子とが共に接続されて両端子にスタートパルス信号が供給されると共に、最終段となる上記駆動用半導体素子におけるスタートパルス信号の出力端子からの信号出力が阻止されている構成である。
【0143】
これにより、上述の第1の表示用駆動装置と同じ、スタートパルス信号の供給ラインを1本化したことによる効果を奏する。
【0144】
また、この第3の表示用駆動装置においては、最終段となる駆動用半導体素子のスタートパルス信号の出力端子からの信号出力を阻止する構成として、該出力端子に設けられた入出力バッファの出力バッファ回路が、該出力端子をハイインピーダンス状態に設定する構成を採用することが好ましく、これによれば、出力バッファ回路の動作状態を、駆動用半導体素子内で、出力バッファ回路に設けた論理ゲートの設定信号として電源電圧を用いて対応できる結果、以下に記載するような効果を併せて奏する。
【0145】
まずは、これまでの入出力バッファに、設定信号に対応した回路を付加するだけで容易にハイインピーダンス状態を作り出すことができる。これに伴う回路素子数の増加は微々たるものであって容易に実現でき、チップ面積の増大にはならない。また、TCPパターンの変更のみで対応可能であるため、同一の駆動用半導体素子を1種類使用するだけでよく、低コストで実現できる。また、電源(VCC,GND)レベルを入力するだけで容易に切り換え可能であり、簡単な構成で実現できる。さらに、内部回路で簡単に実現可能であって外部回路は不要であるため、信頼性及び、製造コストの低減化に優れる。
【0146】
本発明の第4の表示用駆動装置は、以上のように、上記駆動用半導体素子のスタートパルス信号の入出力用の両端子が接続されてこれら両端子にスタートパルス信号が供給されると共に、上記データの伝搬方向にてスタートパルス信号の出力側となる端子に設けられた上記入出力バッファからの信号出力が阻止されている構成である。
【0147】
これは、駆動用半導体素子を単体で備える1個使いの表示用駆動装置であるが、この場合も、このような構成とすることで、上述の第3の表示用駆動装置と同じ効果を奏する。
【0148】
本発明の第5の表示用駆動装置は、以上のように、各駆動用半導体素子にスタートパルス信号用の入力端子と出力端子とが2系統設けられると共に、縦続接続されたこれら駆動用半導体素子群における両端の駆動用半導体素子のスタートパルス信号用の各入力端子に、外部より供給される1本のスタートパルス信号の供給ラインが2系統に分岐されて接続されている構成である。
【0149】
これにより、上述の第1の表示用駆動装置と同じ、スタートパルス信号の供給ラインを1本化したことによる効果を奏する。しかも、この構成では、駆動用半導体素子群の両側より入力されるスタートパルス信号の何れか一方を導通させ、伝搬方向最終段となる駆動用半導体素子の出力端子を接続しないことで、第3の表示用駆動装置のように、入出力バッファの動作を制御する必要が一切ない。その結果、入出力バッファの動作を制御するための信号ライン等が不要となり、各駆動用半導体素子を搭載するTCP等の設計が容易になるという効果を併せて奏する。
【0150】
本発明の第6の表示用駆動装置は、以上のように、駆動用半導体素子にスタートパルス信号用の入力端子と出力端子とが2系統設けられると共に、該駆動用半導体素子のスタートパルス信号用の各入力端子に、外部より供給される1本のスタートパルス信号の供給ラインが2系統に分岐されて接続されている構成である。
【0151】
これは、駆動用半導体素子を単体で備える1個使いの表示用駆動装置であるが、この場合も、このような構成とすることで、上述の第5の表示用駆動装置と同じ効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の一形態を示すもので、複数のソースドライバを用いた液晶モジュールの構成を示す平面図である。
【図2】図1の液晶モジュールにおける各ソースドライバのSPD入出力バッファの構成を示す回路図である。
【図3】(a)(b)共に、図1の液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図4】(a)(b)共に、本発明の実施の他の形態を示すもので、1個のソースドライバを用いた液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図5】本発明の実施の他の形態を示すもので、複数のソースドライバを用いた液晶モジュールの構成を示す平面図である。
【図6】(a)(b)共に、図5の液晶モジュールのソースドライバ群におけるスタートパルス信号の信号供給例を示すブロック図である。
【図7】(a)(b)共に、本発明の実施の他の形態を示すもので、1個のソースドライバを用いた液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図8】本発明の実施のその他の形態を示すもので、複数のソースドライバを用いた液晶モジュールの構成を示す平面図である。
【図9】図8に示す各ソースドライバにおける双方向シフトレジスタ周囲の回路構成を示す回路ブロック図である。
【図10】図9に示す双方向シフトレジスタの回路構成を詳細に示す回路ブロック図である。
【図11】(a)(b)共に、ソースドライバ複数使いによるスタートパルス信号の流通経路を示すブロック図である。
【図12】(a)(b)共に、ソースドライバ複数使いによるスタートパルス信号の流通経路を示すブロック図である。
【図13】(a)(b)共に、ソースドライバ単数使いによるスタートパルス信号の流通経路を示すブロック図である。
【図14】従来の液晶モジュールの構成を示す平面図である。
【図15】(a)(b)共に、図14の液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図16】(a)(b)共に、図17の液晶モジュールにおけるスタートパルス信号の信号供給例を示すブロック図である。
【図17】従来の液晶モジュールの別の構成を示す平面図である。
【符号の説明】
1 TCP
2 液晶パネル
3 プリント基板
4 コントローラ
20 出力バッファ回路
40 出力バッファ回路
B1 SPD入出力バッファ(入出力バッファ)
B2 SPD入出力バッファ(入出力バッファ)
GND 電源端子
GND1 第2の電源端子
RL 切換信号
S ソースドライバ(駆動用半導体素子)
SEL1 設定信号
SEL2 設定信号
SPD1 入出力端子
SPD2 入出力端子
SPD スタートパルス信号
VCC 電源端子
VCC1 第2の電源端子
SPD▲1▼ 入力端子
SPD▲2▼ 出力端子
SPD▲3▼ 出力端子
SPD▲4▼ 入力端子
Claims (8)
- スタートパルス信号の伝搬方向を切り換え可能な双方向シフトレジスタを備えると共に、該双方向シフトレジスタの両側にそれぞれ設けられたスタートパルス信号の入出力端子に、入力バッファ回路及び出力バッファ回路を備えた入出力バッファ回路が設けられており、
該入出力バッファ回路は、外部より与えられる制御用の信号によって、入力バッファ回路のみを動作させる、出力バッファ回路のみを動作させる、或いは入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするうちの何れか1つの動作を行い、かつ、
上記入出力バッファ回路は、スタートパルス信号の伝搬方向を決める切換信号を上記制御用の信号として用いて、上記入力バッファ回路或いは上記出力バッファ回路のうちの何れを動作させるかを選択し、かつ、上記制御用の信号として設定信号をさらに用いて、上記出力バッファ回路を動作させると選択された状態において、出力バッファ回路を動作させるかハイインピーダンス状態とするかのさらなる選択を行うことを特徴とする表示用駆動装置の駆動用半導体素子。 - 上記設定信号として、電源ラインの信号レベルが用いられることを特徴とする請求項1に記載の表示用駆動装置の駆動用半導体素子。
- スタートパルス信号の伝搬方向を切り換え可能な双方向シフトレジスタを備えると共に、該双方向シフトレジスタの両側にそれぞれ設けられたスタートパルス信号の入出力端子に、入力バッファ回路及び出力バッファ回路を備えた入出力バッファ回路が設けられており、該入出力バッファ回路が、外部より与えられる制御用の信号によって、入力バッファ回路のみを動作させる、出力バッファ回路のみを動作させる、或いは入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするうちの何れか1つの動作を行う、同一構成の駆動用半導体素子が複数個縦続接続されており、
このうちの両端に位置する駆動用半導体素子の上記入出力端子同士が接続され、該接続された上記入出力端子に共通に上記スタートパルス信号が供給され、
上記各駆動用半導体素子における上記入出力バッファの動作は、上記伝搬方向の最終段となる駆動用半導体素子における上記伝搬方向の出力側の入出力バッファ回路を除いて、上記伝搬方向に応じた動作となるように制御され、上記伝搬方向の最終段となる駆動用半導体素子における上記伝搬方向の出力側の入出力バッファ回路のみ、入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするように制御されることを特徴とする表示用駆動装置。 - 上記入出力バッファ回路は、上記スタートパルス信号の伝搬方向を決める切換信号を上記制御用の信号として用いて、上記入力バッファ回路或いは上記出力バッファ回路のうちの何れを動作させるかを選択し、かつ、上記制御用の信号として設定信号をさらに用いて、上記出力バッファ回路を動作させると選択された状態において、出力バッファ回路を動作させるかハイインピーダンス状態とするかのさらなる選択を行うことを特徴とする請求項3に記載の表示用駆動装置。
- 上記設定信号として、電源ラインの信号レベルが用いられることを特徴とする請求項4に記載の表示用駆動装置。
- スタートパルス信号の伝搬方向を切り換え可能な双方向シフトレジスタを備えると共に、該双方向シフトレジスタの両側にそれぞれ設けられたスタートパルス信号の入出力端子に、入力バッファ回路及び出力バッファ回路を備えた入出力バッファ回路が設けられており、該入出力バッファ回路が、外部より与えられる制御用の信号によって、入力バッファ回路のみを動作させる、出力バッファ回路のみを動作させる、或いは入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするうちの何れか1つの動作を行う駆動用半導体素子を1個有し、
該駆動用半導体素子における上記入出力端子同士が接続され、該接続された上記入出力端子に共通に上記スタートパルス信号が供給され、
上記伝搬方向の入力側の入出力バッファ回路は、入力バッファ回路のみを動作させるように制御され、上記伝搬方向の出力側の入出力バッファ回路は、入力バッファ回路及び出力バッファ回路を共にハイインピーダンス状態とするように制御されることを特徴とする表示用駆動装置。 - データ信号の伝搬方向に応じてスタートパルス信号の伝搬方向が設定されることを特徴とする請求項3ないし6の何れか1項に記載の表示用駆動装置。
- 請求項3ないし7の何れか1項に記載の表示用駆動装置を備えたことを特徴とする液晶モジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36297699A JP3691318B2 (ja) | 1999-09-30 | 1999-12-21 | 表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール |
TW089106536A TW486582B (en) | 1999-09-30 | 2000-04-08 | Display driving device and liquid crystal module using the same |
US09/546,344 US6459417B1 (en) | 1999-09-30 | 2000-04-10 | Display driving device and liquid crystal module using the same |
KR1020000020307A KR100360148B1 (ko) | 1999-09-30 | 2000-04-18 | 표시용 구동장치 및 이를 사용한 액정모듈 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-279685 | 1999-09-30 | ||
JP27968599 | 1999-09-30 | ||
JP36297699A JP3691318B2 (ja) | 1999-09-30 | 1999-12-21 | 表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001166727A JP2001166727A (ja) | 2001-06-22 |
JP3691318B2 true JP3691318B2 (ja) | 2005-09-07 |
Family
ID=26553436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36297699A Expired - Fee Related JP3691318B2 (ja) | 1999-09-30 | 1999-12-21 | 表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US6459417B1 (ja) |
JP (1) | JP3691318B2 (ja) |
KR (1) | KR100360148B1 (ja) |
TW (1) | TW486582B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100788391B1 (ko) | 2001-02-27 | 2007-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 양 방향 구동 회로 |
JP2003084721A (ja) * | 2001-09-12 | 2003-03-19 | Fujitsu Display Technologies Corp | 表示装置用駆動回路装置とそれを利用した表示装置 |
JP2004198928A (ja) | 2002-12-20 | 2004-07-15 | Seiko Epson Corp | 液晶駆動用ドライバ及びそのドライブ方法 |
TWI253612B (en) * | 2004-02-03 | 2006-04-21 | Novatek Microelectronics Corp | Flat panel display and source driver thereof |
JP4822042B2 (ja) * | 2004-02-12 | 2011-11-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP4822041B2 (ja) * | 2004-02-12 | 2011-11-24 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
TWI259432B (en) * | 2004-05-27 | 2006-08-01 | Novatek Microelectronics Corp | Source driver, source driver array, and driver with the source driver array and display with the driver |
CN100373443C (zh) * | 2004-06-04 | 2008-03-05 | 联咏科技股份有限公司 | 源极驱动器、源极驱动器阵列、具有此阵列的驱动电路及显示器 |
TWI292569B (en) * | 2005-03-11 | 2008-01-11 | Himax Tech Ltd | Chip-on-glass liquid crystal display and transmission method thereof |
CN100416349C (zh) * | 2005-03-31 | 2008-09-03 | 奇景光电股份有限公司 | 采用玻璃覆晶封装的液晶显示器及其数据传输方法 |
JP5190472B2 (ja) * | 2010-01-25 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 駆動回路 |
TWI413054B (zh) * | 2010-03-17 | 2013-10-21 | Au Optronics Corp | 用於驅動一顯示面板之驅動裝置與其源極驅動器 |
KR101329970B1 (ko) * | 2010-12-13 | 2013-11-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2017090643A (ja) * | 2015-11-10 | 2017-05-25 | 三菱電機株式会社 | 画像表示装置の駆動回路 |
JP7379194B2 (ja) * | 2020-02-05 | 2023-11-14 | ラピスセミコンダクタ株式会社 | 表示装置及びソースドライバ |
US11249590B2 (en) * | 2020-06-22 | 2022-02-15 | Parade Technologies, Ltd. | Intra-panel interface for concurrent display driving and touch sensing in touchscreen displays |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191450A (en) * | 1987-04-14 | 1993-03-02 | Seiko Epson Corporation | Projection-type color display device having a driving circuit for producing a mirror-like image |
JPH05333808A (ja) | 1992-05-29 | 1993-12-17 | Sharp Corp | 表示駆動回路 |
GB9219836D0 (en) * | 1992-09-18 | 1992-10-28 | Philips Electronics Uk Ltd | Electronic drive circuits for active matrix devices,and a method of self-tasting and programming such circuits |
JPH0756536A (ja) * | 1993-08-12 | 1995-03-03 | Toshiba Corp | 液晶表示装置 |
JPH07219508A (ja) * | 1993-12-07 | 1995-08-18 | Hitachi Ltd | 表示制御装置 |
JPH0876084A (ja) * | 1994-09-02 | 1996-03-22 | Mitsubishi Electric Corp | 液晶表示装置 |
JP3361925B2 (ja) * | 1995-03-24 | 2003-01-07 | シャープ株式会社 | 集積回路 |
JP3277106B2 (ja) | 1995-08-02 | 2002-04-22 | シャープ株式会社 | 表示装置の駆動装置 |
KR100264506B1 (ko) * | 1995-08-30 | 2000-09-01 | 야스카와 히데아키 | 화상 표시 장치와 화상 표시 방법과 표시 구동 장치와 이를 이용한 전자기기 |
JPH09160526A (ja) | 1995-12-05 | 1997-06-20 | Fujitsu Ltd | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 |
JP2792490B2 (ja) * | 1995-12-20 | 1998-09-03 | 日本電気株式会社 | 液晶表示装置用駆動回路のサンプルホールド回路 |
US5828357A (en) | 1996-03-27 | 1998-10-27 | Sharp Kabushiki Kaisha | Display panel driving method and display apparatus |
JP3325780B2 (ja) | 1996-08-30 | 2002-09-17 | シャープ株式会社 | シフトレジスタ回路および画像表示装置 |
KR20020050858A (ko) | 2000-12-22 | 2002-06-28 | 신현준 | 에어나이프의 노즐 갭 조절장치 및 그 방법 |
-
1999
- 1999-12-21 JP JP36297699A patent/JP3691318B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-08 TW TW089106536A patent/TW486582B/zh not_active IP Right Cessation
- 2000-04-10 US US09/546,344 patent/US6459417B1/en not_active Expired - Lifetime
- 2000-04-18 KR KR1020000020307A patent/KR100360148B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW486582B (en) | 2002-05-11 |
KR20010029651A (ko) | 2001-04-06 |
US6459417B1 (en) | 2002-10-01 |
JP2001166727A (ja) | 2001-06-22 |
KR100360148B1 (ko) | 2002-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3691318B2 (ja) | 表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール | |
JP3490353B2 (ja) | 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール | |
US7193623B2 (en) | Liquid crystal display and driving method thereof | |
US20060233003A1 (en) | Matrix display device | |
JP3638123B2 (ja) | 表示モジュール | |
JP4458594B2 (ja) | 表示装置用モジュール | |
US20030030604A1 (en) | Liquid crystal display | |
JP2001188517A5 (ja) | ||
JP4526415B2 (ja) | 表示装置及び表示装置用ガラス基板 | |
JP5087869B2 (ja) | 基板の両面に実装可能な集積回路装置及び電子機器 | |
JPH08234237A (ja) | 液晶表示装置 | |
KR100831114B1 (ko) | 액정 표시 장치 | |
JP3671237B2 (ja) | 表示装置 | |
CN110320690B (zh) | 一种显示装置 | |
US20070296683A1 (en) | Display device | |
JP5087961B2 (ja) | 基板の両面に実装可能な集積回路装置及び電子機器 | |
JP6569743B2 (ja) | 表示装置 | |
JPH04333095A (ja) | 半導体装置 | |
KR100861269B1 (ko) | 액정표시장치 | |
US20060238481A1 (en) | Liquid crystal display device | |
JP2004157495A (ja) | 液晶表示装置 | |
JP3830663B2 (ja) | 液晶表示装置 | |
JP3730220B2 (ja) | 液晶表示装置 | |
JPH043025A (ja) | 表示パネルの接続構造 | |
JP4111197B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050309 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |