KR100606906B1 - 씨모스 이미지 센서의 포토다이오드 및 그 제조방법 - Google Patents

씨모스 이미지 센서의 포토다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR100606906B1
KR100606906B1 KR1020040114602A KR20040114602A KR100606906B1 KR 100606906 B1 KR100606906 B1 KR 100606906B1 KR 1020040114602 A KR1020040114602 A KR 1020040114602A KR 20040114602 A KR20040114602 A KR 20040114602A KR 100606906 B1 KR100606906 B1 KR 100606906B1
Authority
KR
South Korea
Prior art keywords
photodiode
region
epitaxial layer
photodiode region
image sensor
Prior art date
Application number
KR1020040114602A
Other languages
English (en)
Other versions
KR20060075721A (ko
Inventor
이창은
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114602A priority Critical patent/KR100606906B1/ko
Priority to US11/319,813 priority patent/US20060138494A1/en
Priority to CN2005100974832A priority patent/CN1819224B/zh
Publication of KR20060075721A publication Critical patent/KR20060075721A/ko
Application granted granted Critical
Publication of KR100606906B1 publication Critical patent/KR100606906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 포토다이오드 영역의 면적을 넓게 하여 전하 축적용량을 향상시킬 수 있는 씨모스 이미지 센서의 포토다이오드 및 그 제조방법에 관한 것으로서, 반도체 기판상에 형성되는 제 1 에피택셜층과, 상기 제 1 에피택셜층 표면내의 소정영역에 형성되는 제 1 포토다이오드 영역과, 상기 제 1 포토다이오드 영역을 포함한 제 1 에피택셜층상에 형성되는 제 2 에피택셜층과, 상기 제 2 에피택셜층 표면내의 소정영역에 형성되고 상기 제 1 포토다이오드 영역과 연결되는 제 2 포토다이오드 영역과, 상기 제 1 포토다이오드 영역과 연결되지 않고 상기 제 2 포토다이오드 영역과 일정한 간격을 갖고 상기 제 2 에피택셜층에 형성되는 제 3 포토다이오드 영역을 포함하여 구성됨을 특징으로 한다.
포토다이오드, 전하 용량, 소자 격리막, 감광막, 에피택셜

Description

씨모스 이미지 센서의 포토다이오드 및 그 제조방법{a photodiode in a CMOS image sensor and method for fabricating the same}
도 1은 일반적인 4-T CMOS 이미지센서의 단위화소를 나타낸 회로도
도 2는 씨모스 이미지 센서에서 포토다이오드의 동작을 나타낸 도면
도 3은 종래 기술에 따른 CMOS 이미지 센서의 포토다이오드를 나타낸 단면도
도 4는 본 발명의 실시예에 따른 CMOS 이미지 센서의 포토다이오드를 나타낸 단면도
도 5a 내지 도 5d는 본 발명의 실시예에 따른 CMOS 이미지 센서의 포토다이오드 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호 설명
21 : 반도체 기판 22 : STI막
23 : 이온 주입층 24 : 포토다이오드 이온주입 확산층
PR : 포토레지스트
본 발명은 씨모스 이미지 센서(CMOS Image sensor)에 관한 것으로, 특히 포 토다이오드의 전하 용량(charge capacity)을 향상시키기에 적합한 씨모스 이미지 센서의 포토다이오드 및 그 제조방법에 관한 것이다.
일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Semiconductor) 이미지 센서(Image Sensor)로 구분된다.
상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 엠프(Sense Amp)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.
최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. 상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. 즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. 따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다.
도 1은 일반적인 4-T CMOS 이미지센서의 단위화소를 나타낸 회로도이다.
도 1에 도시한 바와 같이, 4-T CMOS 이미지 센서의 단위 화소는 광감지 수단 인 포토다이오드(PD)와, 4개의 NMOS 트랜지스터(Tx, Rx, Dx, Sx)로 이루어진다.
4개의 NMOS트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 플로팅 센싱 노드(Floating sensing node)로 운송하는 역할을 하고, 리셋 트랜지스터(Rx)는 신호검출을 위해 상기 플로팅 센싱 노드에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브 트랜지스터(Dx)는 소스 팔로워(Source Follower)로서 역할하며, 셀렉트 트랜지스터(Sx)는 스위칭(Switching) 및 어드레싱(Addressing)을 위한 것이다.
그리고, DC gate는 트랜지스터의 게이트 전위를 항상 일정한 전압으로 인가하여 일정 전류만 흐르도록 하는 부하 트랜지스터이고, VDD는 구동 전원전압, VSS는 그라운드 전압, output는 단위 픽셀의 출력 전압이다.
이와 같은 씨모스 이미지 센서에서 광감지 수단인 포토다이오드의 구조는 씨모스 이미지 센서의 전하 용량(charge capacity)에 중요한 영향을 미친다.
도 2는 씨모스 이미지 센서에서 포토다이오드의 동작을 나타낸 도면이다.
도면에서, 도면부호 1은 반도체 기판, 2는 소자 분리를 위한 STI(Shallow Trench Isolation)막, 3은 포토다이오드 이온주입 확산층, 4는 구동을 위하여 상기 포토다이오드 이온주입 확산층(3)에 역 바이어스(reverse bias)를 인가함으로 인해 생기는 공핍층, 5는 입사광(incoming light)을 각각 나타낸다.
이와 같은 구성을 갖는 포토다이오드에서 상기 포토다이오드 이온주입 확산층(3)에 역 바이어스(reverse bias)를 인가하면 공핍층(4)이 도 2와 같이 형성되게 된다.
상기 공핍층(4)에 입사광(5)이 들어오면 전자 정공쌍(Electron Hole pair : EHP)이 발생되는데, 도면에 나타낸 바와 같이 정공(Hole)은 반도체 기판(1)으로 빼내어지고 전자(Electron)만 공핍층(4)에 축적되어 포토다이오드로써 동작한다. 따라서, 상기 공핍층(4)에서 전자-정공쌍(EHP)이 많이 생성될수록 포토다이오드의 특성은 향상되게 된다.
상기 포토다이오드 이온주입 확산층(3)에 바이어스 인가하면 처음에는 공핍층(4)이 넓게 형성되는데 전자-정공쌍(EHP)이 증가할수록 정공은 반도체 기판(1)으로 빠지고 전자만이 공핍층(4)내에 축적되게 되게 된다. 이때, 전자의 축적이 증가할 수록 공핍층(4)은 점점 줄어들게 되고 바이어스를 인가하기 전의 포토다이오드 이온주입 확산층(3) 프로파일로 되돌아가게 된다.
따라서, 포토다이오드 이온주입 확산층(3)의 면적이 좁으면 전자 축적 능력 즉, 전하 용량이 그만큼 작아지게 되고, 포토다이오드 이온주입 확산층(3)의 면적이 넓으면 전하 용량이 커지게 된다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 씨모스 이미지 센서의 포토다이오드 제조방법을 설명하면 다음과 같다.
도 3은 종래 기술에 따른 씨모스 이미지 센서의 포토다이오드 제조공정 단면도이다.
도 3에 도시한 바와 같이, 소자분리용 STI(Shallow Trench Isolation) 구조를 갖는 소자 격리막(12)이 형성된 반도체 기판(11)에 포토다이오드용 불순물 이온 을 주입하여 포토다이오드 영역(13)을 형성한다.
여기서, 상기 포토다이오드 영역(13)은 상기 반도체 기판(11)상에 감광막(도시되지 않음)을 도포한 후 노광 및 현상 공정으로 패터닝하고, 상기 패터닝된 감광막을 마스크로 이용하여 전면에 불순물 이온을 주입하여 형성한다.
이어, 열처리 공정을 실시하여 상기 포토다이오드 영역(13)에 주입된 불순물 이온을 확산시킨다.
상기 STI막(12) 계면에 인접한 포토다이오드 영역(13)의 이온들은 상기 열처리시에 반도체 기판(11)과 소자 격리막(12) 계면으로 일부 확산하기도 하고, 아이솔레이션(Isolation) 특성 강화를 위하여 상기 소자 격리막(12) 하부에 형성하는 필드 채널스톱 이온주입층(상기 포토다이오드용 불순물과 반대 도전형)의 이온들과 결합하여 소멸되기 때문에, 상기 소자 격리막(12)에 접해 있는 포토다이오드 영역(13)의 이온 농도는 중앙부위의 이온 농도보다 작아지게 된다.
전술한 바와 같이, 포토다이오드의 전하 용량은 포토다이오드 영역(13)의 면적에 비례하기 때문에 소자 격리막(12)과 접해 있는 부분에서의 포토다이오드 영역(13)의 면적이 감소되는 만큼 포토다이오드의 전하 축적 능력은 저하되게 된다.
이처럼, 상기 포토다이오드 영역(13)의 면적이 작을 경우 어두운 조도 즉, 입사광이 적을 때는 문제가 되지 않지만 밝은 조도 즉, 입사광이 많을 때에는 입사광에 의해 변환된 전자가 축적되지 못하게 되므로 씨모스 이미지 센서의 센싱 능력이 저하되게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 포토다이오드 영역의 면적을 넓게 하여 전하 축적용량을 향상시킬 수 있는 씨모스 이미지 센서의 포토다이오드 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 밝은 조도에서 씨모스 이미지 센서의 이미지 센싱 능력을 향상시키는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 씨모스 이미지 센서의 포토다이오드는 반도체 기판상에 형성되는 제 1 에피택셜층과, 상기 제 1 에피택셜층 표면내의 소정영역에 형성되는 제 1 포토다이오드 영역과, 상기 제 1 포토다이오드 영역을 포함한 제 1 에피택셜층상에 형성되는 제 2 에피택셜층과, 상기 제 2 에피택셜층 표면내의 소정영역에 형성되고 상기 제 1 포토다이오드 영역과 연결되는 제 2 포토다이오드 영역과, 상기 제 1 포토다이오드 영역과 연결되지 않고 상기 제 2 포토다이오드 영역과 일정한 간격을 갖고 상기 제 2 에피택셜층에 형성되는 제 3 포토다이오드 영역을 포함하여 구성됨을 특징으로 한다.
또한, 본 발명에 따른 씨모스 이미지 센서의 포토다이오드 제조방법은 반도체 기판에 제 1 에피택셜층을 형성하는 단계와, 상기 제 1 에피택셜층의 소정영역에 제 1 포토다이오드 영역을 형성하는 단계와, 상기 제 1 포토다이오드 영역을 포함한 제 1 에피택셜층상에 제 2 에피택셜층을 형성하는 단계와, 상기 제 2 에피택셜층 표면내의 소정영역에 상기 제 1 포토다이오드 영역과 연결되는 제 2 포토다이오드 영역을 형성하는 단계와, 상기 제 1 포토다이오드 영역과 연결되지 않고 상기 제 2 포토다이오드 영역과 일정한 간격을 갖도록 상기 제 2 에피택셜층에 제 3 포토다이오드 영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
도 4는 본 발명에 따른 씨모스 이미지 센서의 포토다이오드를 나타낸 단면도이다.
도 4에 도시한 바와 같이, 반도체 기판(101)상에 형성되는 제 1 에피택셜층(102)과, 상기 제 1 에피택셜층(102) 표면내의 소정영역에 형성되는 제 1 포토다이오드 영역(104)과, 상기 제 1 포토다이오드 영역(104)을 포함한 제 1 에피택셜층(102)상에 형성되는 제 2 에피택셜층(105)과, 상기 제 2 에피택셜층(105) 표면내의 소정영역에 형성되고 상기 제 1 포토다이오드 영역(104)과 연결되는 제 2 포토다이오드 영역(108)과, 상기 제 1 포토다이오드 영역(104)과 연결되지 않고 상기 제 2 포토다이오드 영역(108)과 일정한 간격을 갖고 상기 제 2 에피택셜층(105)에 형성되는 제 3 포토다이오드 영역(110)을 포함하여 구성되어 있다.
한편, 상기 반도체 기판(101)에 형성된 제 2 에피택셜층(105)에는 각 트랜지스터간 분리를 위하여 소자 분리막(106)이 형성되어 있다.
여기서, 상기 제 3 포토다이오드 영역(110)은 상기 제 1 포토다이오드 영역(104)보다 넓은 면적을 갖고 형성되어 고감도 역할을 하게 되고, 상기 제 1 포토다 이오드 영역(104)은 저감도이지만 명암 구별 목적의 다이나믹 레인지(dynamic range)가 상기 제 3 포토다이오드 영역(110)보다 크다.
도 5a 내지 도 5d는 본 발명에 따른 씨모스 이미지 센서의 포토다이오드 제조방법을 나타낸 공정 단면도이다.
도 5a에 도시한 바와 같이, 반도체 기판(101)에 1차 에피택셜(epitaxial) 공정으로 제 1 에피택셜층(102)을 형성한다.
여기서, 상기 제 1 에피택셜층(102)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하는데, 이는 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위해서이다.
이어, 상기 제 1 에피택셜층(102)상에 제 1 감광막(103)을 도포한 후, 노광 및 현상 공정으로 상기 제 1 감광막(103)을 패터닝한다.
그리고 상기 패터닝된 제 1 감광막(103)을 마스크로 이용하여 전면에 포토다이오드용 불순물 이온을 주입하여 상기 제 1 에피택셜층(102)의 표면내에 소정깊이를 갖는 제 1 포토다이오드 영역(104)을 형성한다.
도 5b에 도시한 바와 같이, 상기 제 1 감광막(103)을 제거하고, 상기 반도체 기판(101)에 2차 에피택셜 공정으로 상기 제 1 에피택셜층(102)상에 제 2 에피택셜층(105)을 형성한다.
여기서, 상기 제 1 포토다이오드 영역(104)은 상기 제 2 에피택셜층(105)에 의해 덮여져 있다.
도 5c에 도시한 바와 같이, 상기 제 2 에피택셜층(105)이 형성된 반도체 기 판(101)을 액티브 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(106)을 형성한다.
여기서, 도면에는 도시하지 않았지만 상기 소자 격리막(103)을 형성하는 방법을 설명하면 다음과 같다.
먼저, 반도체 기판위에 패드 산화막(pad oxide), 패드 질화막(pad nitride) 및 TEOS(Tetra Ethyl Ortho Silicate) 산화막을 차례로 형성하고, 상기 TEOS 산화막위에 감광막을 형성한다.
이어, 액티브 영역과 소자 분리 영역을 정의하는 마스크를 이용하여 상기 감광막을 노광하고 현상하여 상기 감광막을 패터닝한다. 이때, 상기 소자 분리 영역의 감광막이 제거한다.
그리고 상기 패터닝된 감광막을 마스크로 이용하여 상기 소자 분리 영역의 패드 산화막, 패드 질화막 및 TEOS 산화막을 선택적으로 제거한다.
이어, 상기 패터닝된 패드 산화막, 패드 질화막 및 TEOS 산화막을 마스크로 이용하여 상기 소자 분리 영역의 상기 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한다. 그리고, 상기 감광막을 모두 제거한다.
이어, 상기 트렌치가 형성된 기판 전면에 희생 산화막(sacrifice oxide)을 얇게 형성하고, 상기 트렌치가 채워지도록 상기 기판에 O3 TEOS막을 형성한다. 이 때 상기 희생 산화막은 상기 트렌치의 내벽에도 형성되며, 상기 O3 TEOS막은 약 1000℃ 이상의 온도에서 진행된다.
이어, 상기 소자 분리막(106)이 형성된 반도체 기판(101)의 전면에 제 2 감광막(107)을 도포한 후, 노광 및 현상 공정으로 상기 제 2 감광막(107)을 패터닝한다.
한편, 상기 소자 분리막(106)은 일정한 간격을 갖고 2중 구조로 형성된다.
그리고 상기 패터닝된 제 2 감광막(107)을 마스크로 이용하여 상기 반도체 기판(101)의 전면에 포토다이오드용 불순물 이온을 주입하여 상기 제 2 에피택셜층(105)에 제 2 포토다이오드 영역(108)을 형성한다.
이때 상기 제 2 포토다이오드 영역(108)은 상기 제 1 포토다이오드 영역(1104)과 연결되어 있다.
한편, 상기 제 2 포토다이오드 영역(108)은 상기 이중 구조의 소자 격리막(106) 사이에 주입되어 형성된다.
도 5d에 도시한 바와 같이, 상기 제 2 감광막(107)을 제거하고, 상기 반도체 기판(101)의 전면에 제 3 감광막(109)을 도포한 후, 노광 및 현상 공정으로 상기 제 3 감광막(109)을 패터닝한다.
이어, 상기 패터닝된 제 3 감광막(109)을 마스크로 이용하여 반도체 기판(101)의 전면에 포토다이오드용 불순물 이온을 주입하여 상기 제 2 에피택셜층(105)의 표면내에 제 3 포토다이오드 영역(110)을 형성한다.
여기서, 상기 제 3 포토다이오드 영역(110)은 상기 제 1 포토다이오드 영역(104)보다 넓게 형성한다.
그리고 이후 도면은 도시하지 않았지만, 상기 제 3 감광막(109)을 제거하고, CMOS 이미지 센서의 제조공정을 계속해서 실시한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구범위에 의해서 정해져야 한다.
이상에서 설명한 본 발명에 따른 씨모스 이미지 센서의 포토다이오드 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 포토다이오드 영역을 다중 구조로 형성함으로써 포토다이오드 영역의 면적을 넓게 하여 씨모스 이미지 센서의 전하 용량을 향상시킬 수 있다.
따라서, 이미지 센싱 능력이 우수하고 특히 입사광이 많은 밝은 조도에서의 이미지 센싱 능력이 좋은 씨모스 이미지 센서 제조가 가능해지는 효과가 있다.

Claims (5)

  1. 반도체 기판상에 형성되는 제 1 에피택셜층과,
    상기 제 1 에피택셜층 표면내의 소정영역에 형성되는 제 1 포토다이오드 영역과,
    상기 제 1 포토다이오드 영역을 포함한 제 1 에피택셜층상에 형성되는 제 2 에피택셜층과,
    상기 제 2 에피택셜층 표면내의 소정영역에 형성되고 상기 제 1 포토다이오드 영역과 연결되는 제 2 포토다이오드 영역과,
    상기 제 1 포토다이오드 영역과 연결되지 않고 상기 제 2 포토다이오드 영역과 일정한 간격을 갖고 상기 제 2 에피택셜층에 형성되는 제 3 포토다이오드 영역을 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서의 포토다이오드.
  2. 제 1 항에 있어서, 상기 제 3 포토다이오드 영역은 상기 제 1 포토다이오드 영역보다 넓게 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 포토다이오드.
  3. 제 1 항에 있어서, 상기 제 1 포토다이오드 영역은 상기 제 3 포토다이오드 영역보다 다이나믹 레인지가 큰 것을 특징으로 하는 씨모스 이미지 센서의 포토다이오드.
  4. 반도체 기판에 제 1 에피택셜층을 형성하는 단계;
    상기 제 1 에피택셜층의 소정영역에 제 1 포토다이오드 영역을 형성하는 단계;
    상기 제 1 포토다이오드 영역을 포함한 제 1 에피택셜층상에 제 2 에피택셜층을 형성하는 단계;
    상기 제 2 에피택셜층 표면내의 소정영역에 상기 제 1 포토다이오드 영역과 연결되는 제 2 포토다이오드 영역을 형성하는 단계;
    상기 제 1 포토다이오드 영역과 연결되지 않고 상기 제 2 포토다이오드 영역과 일정한 간격을 갖도록 상기 제 2 에피택셜층에 제 3 포토다이오드 영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 포토다이오드 제조방법.
  5. 제 4 항에 있어서, 상기 제 2 에피택셜층에 소자간 분리를 위해 소자 격리막을 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 포토다이오드 제조방법.
KR1020040114602A 2004-12-29 2004-12-29 씨모스 이미지 센서의 포토다이오드 및 그 제조방법 KR100606906B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040114602A KR100606906B1 (ko) 2004-12-29 2004-12-29 씨모스 이미지 센서의 포토다이오드 및 그 제조방법
US11/319,813 US20060138494A1 (en) 2004-12-29 2005-12-27 Photodiode in CMOS image sensor and fabricating method thereof
CN2005100974832A CN1819224B (zh) 2004-12-29 2005-12-28 Cmos图像传感器中的光电二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114602A KR100606906B1 (ko) 2004-12-29 2004-12-29 씨모스 이미지 센서의 포토다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060075721A KR20060075721A (ko) 2006-07-04
KR100606906B1 true KR100606906B1 (ko) 2006-08-01

Family

ID=36610410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114602A KR100606906B1 (ko) 2004-12-29 2004-12-29 씨모스 이미지 센서의 포토다이오드 및 그 제조방법

Country Status (3)

Country Link
US (1) US20060138494A1 (ko)
KR (1) KR100606906B1 (ko)
CN (1) CN1819224B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672664B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 버티컬 씨모스 이미지 센서의 제조방법
KR100735477B1 (ko) * 2006-08-16 2007-07-03 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 제조 방법
US20080138926A1 (en) * 2006-12-11 2008-06-12 Lavine James P Two epitaxial layers to reduce crosstalk in an image sensor
KR100767588B1 (ko) * 2006-12-15 2007-10-17 동부일렉트로닉스 주식회사 수직형 이미지 센서의 제조 방법
KR100850859B1 (ko) * 2006-12-21 2008-08-06 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조 방법
JP2010219425A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
FR2971887B1 (fr) * 2011-02-17 2013-02-22 St Microelectronics Sa Photosite a transfert de charges amélioré
CN104952896A (zh) * 2015-05-28 2015-09-30 格科微电子（上海）有限公司 采用深沟槽隔离的图像传感器的制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722910A (en) * 1986-05-27 1988-02-02 Analog Devices, Inc. Partially self-aligned metal contact process
US5162887A (en) * 1988-10-31 1992-11-10 Texas Instruments Incorporated Buried junction photodiode
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US6055460A (en) * 1997-08-06 2000-04-25 Advanced Micro Devices, Inc. Semiconductor process compensation utilizing non-uniform ion implantation methodology
JP3770707B2 (ja) * 1997-08-26 2006-04-26 松下電器産業株式会社 減衰全反射測定装置およびそれを用いた特定成分の測定方法
US6194770B1 (en) * 1998-03-16 2001-02-27 Photon Vision Systems Llc Photo receptor with reduced noise
US6875558B1 (en) * 1999-08-16 2005-04-05 Applied Materials, Inc. Integration scheme using self-planarized dielectric layer for shallow trench isolation (STI)
JP4318007B2 (ja) * 1999-10-07 2009-08-19 富士フイルム株式会社 固体撮像素子
US6187684B1 (en) * 1999-12-09 2001-02-13 Lam Research Corporation Methods for cleaning substrate surfaces after etch operations
KR100477789B1 (ko) * 1999-12-28 2005-03-22 매그나칩 반도체 유한회사 이미지센서의 제조 방법
JP4246890B2 (ja) * 2000-06-26 2009-04-02 株式会社東芝 固体撮像装置
JP3688980B2 (ja) * 2000-06-28 2005-08-31 株式会社東芝 Ｍｏｓ型固体撮像装置及びその製造方法
US6746933B1 (en) * 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
US7279353B2 (en) * 2003-04-02 2007-10-09 Micron Technology, Inc. Passivation planarization
JP4555030B2 (ja) * 2004-09-02 2010-09-29 富士フイルム株式会社 マイクロレンズアレイおよび光学部材並びにマイクロレンズアレイの作製方法
US7029944B1 (en) * 2004-09-30 2006-04-18 Sharp Laboratories Of America, Inc. Methods of forming a microlens array over a substrate employing a CMP stop
KR100605814B1 (ko) * 2004-10-27 2006-08-01 삼성전자주식회사 반사 격자를 이용한 씨모스 이미지 센서 및 그 제조방법
KR100660319B1 (ko) * 2004-12-30 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지센서 및 그의 제조방법

Also Published As

Publication number Publication date
KR20060075721A (ko) 2006-07-04
CN1819224B (zh) 2010-05-05
US20060138494A1 (en) 2006-06-29
CN1819224A (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
KR100752185B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100778854B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100778856B1 (ko) 씨모스 이미지 센서의 제조방법
KR100672669B1 (ko) Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100720534B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100685892B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US20060138494A1 (en) Photodiode in CMOS image sensor and fabricating method thereof
KR100640980B1 (ko) 씨모스 이미지 센서의 제조방법
KR100660338B1 (ko) 씨모스 이미지 센서 및 그의 제조방법
KR100720505B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100606910B1 (ko) Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100731122B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100660345B1 (ko) 씨모스 이미지 센서 및 그의 제조방법
KR100778858B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100698090B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100752182B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100672688B1 (ko) 씨모스 이미지 센서의 제조방법
KR100792335B1 (ko) 이미지 센서 및 이의 제조 방법
KR100752183B1 (ko) 씨모스 이미지 센서의 제조방법
KR100649001B1 (ko) 씨모스 이미지 센서의 제조방법
KR100672686B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100672700B1 (ko) Ｃｍｏｓ 이미지 센서의 제조 방법
KR100769137B1 (ko) 씨모스 이미지 센서의 제조방법
KR100672689B1 (ko) 씨모스 이미지 센서
KR100720523B1 (ko) 씨모스 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee