JP3687425B2 - ディジタル信号再生装置 - Google Patents
ディジタル信号再生装置 Download PDFInfo
- Publication number
- JP3687425B2 JP3687425B2 JP20595899A JP20595899A JP3687425B2 JP 3687425 B2 JP3687425 B2 JP 3687425B2 JP 20595899 A JP20595899 A JP 20595899A JP 20595899 A JP20595899 A JP 20595899A JP 3687425 B2 JP3687425 B2 JP 3687425B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- error
- phase
- time interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はディジタル信号再生装置に係り、特に光ディスク等の記録媒体から再生された、ランレングス制限符号を所望のビットレートでリサンプリング演算してリサンプリングデータを生成してイコライザへ出力するリサンブリング演算位相同期ループ回路を備えたディジタル信号再生装置に関する。
【０００２】
【従来の技術】
図１０は従来のディジタル信号再生装置の一例のブロック図を示す。同図において、光ディスク等の記録媒体５１に記録されている、情報信号がディジタル変調されてなるディジタル信号は、図示しない再生手段により再生され、前置増幅器５２で前置増幅され、図示しないＡ／Ｄ変換器でサンプリングされた後、ＡＴＣ回路５３で直流成分（ＤＣ成分）が阻止され、ＡＧＣ回路５４で振幅が一定になるように自動利得制御（ＡＧＣ）される。ＰＬＬ回路５５はＡＧＣ回路５４から入力される入力信号を所望のビットレートでリサンプリングしたディジタルデータを生成して適応イコライザ（クロストークキャンセラ（ＣＴＣ））５６に供給する。
【０００３】
適応イコライザ５６は、入力信号に対して例えばパーシャルレスポンス（ＰＲ）特性を付与して、波形等化を行う。適応イコライザ５６の出力信号は、復号回路５７に供給され、ここで例えば公知のビタビ復号された後、ＥＣＣ回路５８に供給され、復号データ列中の誤り訂正符号を用いて、その誤り訂正符号の生成要素の符号誤りが訂正され、誤りの低減された復号データが出力される。
【０００４】
【発明が解決しようとする課題】
しかるに、上記の図１０に示した従来のディジタル信号再生装置では、特に記録媒体５１がランレングス制限符号が記録されている光ディスクである場合は、以下の問題がある。
【０００５】
第１の問題は、ディジタル信号再生装置が高域減衰特性のため、反転間隔の短い信号のレベルが小さく、記録信号に存在しない反転間隔が生じることもあり、そのサンプル点から得られる位相誤差に信頼性が低いということである。これは、記録媒体５１の記録密度が高密度化されればされるほど、影響が大きくなる。誤った位相誤差がフィードバックされると、当然エラレートは悪くなる。
【０００６】
第２の問題は、記録されているランレングス制限符号の反転間隔が長ければ長いほど位相誤差が累積するため、ビットスリップが生じ易くなるということである。ビットスリップが生じると、位相誤差は全く異なる値を示すため、自分で位相揺れを誘発する可能性が高い。つまり、あまり反転間隔の長い信号付近の位相誤差も信頼性が低い。この現象は、特に周波数引き込みの段階で影響を及ぼし、最悪の場合には、引き込めない状態も起こる。
【０００７】
第３の問題は、ＤＶＤ（Digital Versatile Disc）などでは、誤り訂正符号（ＥＣＣ）などに用いる同期信号には、信号のランレングス制限内に存在しないパターン（３Ｔ〜１１Ｔまでのランレングス制限に対して１４Ｔ；Ｔはチャンネルクロック周期）が選ばれており、検出し易くしているが、反転間隔が長くなればなるほど、信号のＤＣ成分が大きくなるため、正しい反転位置からずれやすくなるということである。つまり、正しい位相誤差が得られず、フィードバック制御により、自ら位相揺れを生じてしまいがちとなる。
【０００８】
同期信号付近で位相揺れが生じてビットスリップなどが起きると、その同期信号ブロックすべてが誤ったデータとして検出されるため、バーストエラーとなり、ビットエラーレートなどは著しく悪化する。これが頻繁に発生するようでは、システムとしては致命的である。
【０００９】
本発明は以上の点に鑑みなされたもので、自ら位相揺れ、ビットスリップなどを誘発せず、安定した位相の追従を行いながら、確実に記録媒体の記録情報を再生し得るディジタル信号再生装置を提供することを目的とする。
【００１０】
また、本発明の他の目的は、高密度記録された記録媒体の記録情報をパーシャルレスポンス等化を用いて正確に再生し得るディジタル信号再生装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明は、ランレングス制限規則に基づいて記録された記録信号を再生して得られたディジタル再生信号からビットクロックの発生位置を調整して、少なくとも１つのビットクロックの発生位置がディジタル再生信号のゼロクロス位置に一致するようにしてビットクロックを生成してビットクロックを用いてリサンプリングしたリサプリングディジタル再生信号を出力するリサンプリング演算位相同期ループ回路と、リサンプリングされたディジタル再生信号をパーシャルレスポンス等化するイコライザと、パーシャルレスポンス等化されたディジタル再生信号をビタビ復号化するビタビ復号回路とを有するディジタル信号再生装置において、
リサンプリング演算位相同期ループ回路は、リサンプリングディジタル再生信号のゼロクロス位置に対する直前直後のビットクロック位置におけるリサンプリングディジタル再生信号のレベル値を用いてリサンプリングディジタル再生信号のゼロクロス点を推定する補間データ値を出力する補間器と、補間器から出力された補間データ値を用いて時間軸上におけるゼロクロス位置とゼロクロス位置の直前のビットクロック位置又はゼロクロス位置の直後のビットクロック位置との時間ずれに基づいた位相誤差信号を出力する位相検出器と、ディジタル再生信号のゼロクロスポイントの時間間隔がランレングス制限規則により定められた所定の時間間隔を超えた場合に、所定の時間間隔を超えたゼロクロス点における位相誤差信号のうちの一方を無効化信号に置き換えて、位相誤差信号を新しい位相誤差信号として生成して出力するエラー選択回路と、エラー選択回路から出力される新しい位相誤差信号を積分するループフィルタと、ループフィルタの出力信号を受け、ビットクロックを生成して補間器へ出力するタイミング発生器とより構成したことを特徴とする。
【００１３】
この第１の発明では、エラー選択回路により位相誤差信号のうちの有効な成分だけを選択して、設定した範囲以外の反転間隔の後に発生する位相誤差信号を無効化して新しい位相誤差信号を生成して出力するようにしているため、確からしくない位相誤差に基づくリサンプリング動作を行わないようにできる。
【００１４】
また、上記の目的を達成するため、第２の発明は、第１の発明におけるエラー選択回路を、位相検出器から出力された、２つのゼロクロス点間のビットクロック数をカウントするカウンタ回路と、カウンタ回路でカウントされたビットクロック数がランレングス制限規則により定められた所定の時間間隔にあるかどうかを判定して、カウンタ回路でカウントされたビットクロック数がランレングス制限規則により定められた所定の時間間隔にあるか、所定の時間間隔を超えているかを示すエラー選択制御信号を出力するエラー選択制御信号発生器と、エラー選択制御信号が、カウンタ回路でカウントされたビットクロック数が所定の時間間隔にあることを示しているときには位相検出器の位相誤差信号を選択出力し、所定の時間間隔を超えていることを示しているときには論理”０”を選択出力するスイッチ回路とよりなることを特徴とする。
【００１６】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になるディジタル信号再生装置の一実施の形態のブロック図を示す。同図において、光ディスクから公知の光ヘッドにより再生された信号は、Ａ／Ｄ変換器１１に供給され、ここでマスタークロックでサンプリングされてディジタル信号に変換されて、次段のＡＧＣ・ＡＴＣ回路１２に供給され、ここで振幅が一定に制御される自動振幅制御（ＡＧＣ）及び２値コンパレートの閾値を適切に直流（ＤＣ）制御する自動閾値制御（ＡＴＣ）が行われる。
【００１７】
ＡＧＣ・ＡＴＣ回路１２の出力信号は、後述する減算回路１３を通してリサンプリングＤＰＬＬ１４に供給される。リサンプリングＤＰＬＬ１４は、自分自身のブロックの中でループが完結しているディジタルＰＬＬ（位相同期ループ）回路で、入力信号を所望のビットレートでリサンプリング（間引き補間）演算して生成したリサンプリングデータ（すなわち、リサンプリングデータの位相０°、１８０°のうち、１８０°のリサンプリングデータ）を、イコライザ１６内のトランスバーサルフィルタとエラー演算器１５にそれぞれ供給する。
【００１８】
また、リサンプリングＤＰＬＬ１４は、位相０°のリサンプリングデータのゼロクロスを検出しており、それにより得られる０ポイント情報をイコライザ１６内のタップ遅延回路とエラー演算器１５にそれぞれ供給する。なお、上記０ポイント情報は、ビットサンプリングのデータが、ゼロレベルとクロスするポイントをビットクロック単位で示している。更に、リサンプリングＤＰＬＬ１４は、この０ポイント情報が示すゼロクロスポイントに相当する位相１８０°のリサンプリングデータの値に基づいて、それが０になるように、リサンプリングのタイミング、つまり周波数及び位相をロックさせる。
【００１９】
リサンプリングＤＰＬＬ１４は、例えば図２のブロック図に示す如き構成とされている。同図において、補間器１４１は図１の減算回路１３からの入力ディジタル信号と後述のタイミング発生器１４５からの信号とを入力信号として受け、タイミング発生器１４５から入力されるデータ点位相情報とビットクロックから位相点データのデータ値を補間により推定して出力する。この補間器１４１の出力データ値は位相検出器１４２に供給される。
【００２０】
位相検出器１４２は、入力データ値、つまり、位相０°のリサンプリングデータから位相１８０°のリサンプリングデータを生成し、出力する。例えば、１ビット前のデータＤt-1と現時点でのデータＤｔに対して（Ｄt-1＋Ｄt）／２を演算することにより、位相１８０°のリサンプリングデータが得られる。更に、位相検出器１４２は入力データ値、つまり位相０°のサンプリングデータからゼロクロス点を検出し、ゼロクロス点でのデータ値を利用して位相誤差として出力する。例えば、１ビット前のデータＤt-1と現時点でのデータＤtとからゼロクロス点を検出し、Ｄt-1の極性に（Ｄt-1＋Ｄt）／２を乗ずることにより、位相誤差が得られる。
【００２１】
従来は位相検出器からは位相誤差のみを出力するようにしているが、この実施の形態では、位相検出器１４２からゼロクロス点を示す０ポイント情報も出力するようにしている。この０ポイント情報は、リサンプリングＤＰＬＬ１４がロックすべきゼロクロス点に相当する、前述の位相１８０°のサンプルポイントが存在するタイミングを示す。
【００２２】
位相検出器１４２から出力された位相誤差信号と０ポイント情報は、エラー選択回路１４３に供給される。エラー選択回路１４３は上記の０ポイント情報のタイミングのビットサンプリング間隔をカウントし、そのカウント値Ｔｃｏｕｎｔが設定した範囲（最大値Ｔｃｍａｘ、最小値Ｔｃｍｉｎ）に存在しない場合には、その直後あるいは直前と直後に出力される位相誤差信号を無効化した、新しい位相誤差信号を生成してループフィルタ１４４に供給する。すなわち、設定した範囲以外の反転間隔の直後、又は反転間隔の直前直後の両方に発生する位相誤差信号を無効化して新しい位相誤差信号を生成してループフィルタ１４４に供給する。
【００２３】
ループフィルタ１４４で積分された位相誤差信号は、タイミング発生器１４５に供給され、ここでループフィルタ１４４の出力の次のデータ点位相の推定が行われ、このデータ点位相情報と、同じく生成されたビットクロックが補間器１４１に供給される。
【００２４】
再び図１に戻って説明するに、エラー演算器１５は、リサンプリングＤＰＬＬ１４の出力信号から０ポイント情報に基づいてＤＣオフセット情報のみを抽出し、積分処理したものをＤＣずれ成分として、減算回路１３に供給する。減算回路１３はＡＧＣ・ＡＴＣ回路１２の出力信号からＤＣ成分を取り除いてリサンプリングＤＰＬＬ１４に供給する。リサンプリングＤＰＬＬ１４は、減算回路１３からの入力信号を所望のビットレートでリサンプリング（間引き補間）演算して生成したリサンプリングデータを、イコライザ１６に供給する。
【００２５】
イコライザ１６は、リサンプリングＤＰＬＬ１４の出力信号に対してパーシャルレスポンス（ＰＲ）特性を付与して波形等化した後、ビタビ復号回路（図示せず）に供給して、ビタビ復号させる。このビタビ復号の回路構成は公知であり、例えば等化後再生波形のサンプル値からブランチメトリックを計算するブランチメトリック演算回路と、そのブランチメトリックを１クロック毎に累積加算してパスメトリックを計算するするパスメトリック演算回路と、パスメトリックが最小となる、最も確からしいデータ系列を選択する信号を記憶するパスメモリとよりなる。このパスメモリは、複数の候補系列を格納しており、パスメトリック演算回路からの選択信号に従って選択した候補系列を復号データ系列として出力する。
【００２６】
次に、本発明の要部をなすリサンプリングＤＰＬＬ１４の構成と動作について、更に詳細に説明する。図３はリサンプリングＤＰＬＬ１４を構成するエラー選択回路１４３の一実施の形態のブロック図を示す。同図に示すように、エラー選択回路１４３は、位相検出器１４２から出力される０ポイント情報の時間間隔に応じたビットサンプリング間隔のカウント値Ｔｃｏｕｎｔを得るＴカウント回路２１と、このカウント値Ｔｃｏｕｎｔが最大値Ｔｃｍａｘと最小値Ｔｃｍｉｎとの間の設定範囲内にあるか否かに応じて異なる論理値のエラー選択制御信号を出力するエラー選択制御信号発生器２２と、固定の値０を発生する０発生器２４と、エラー選択制御信号により位相検出器１４２からの位相誤差信号と０発生器２４からの固定の値０のいずれかを選択して新しい位相誤差信号として出力するスイッチ回路２３とより構成されている。
【００２７】
また、上記のＴカウント回路２１は、図４のブロック図に示すように、スイッチ回路２１１と、１発生器２１２と、加算器２１３と、０発生器２１４と、Ｄ型フリップフロップ（Ｄ−ＦＦ）２１５とより構成されており、Ｄ−ＦＦ２１５のイネーブル端子には位相検出器１４２からビットクロックＢＣＬＫが入力され、クロック端子ＣＬＫには再生装置に設けられた発振器からのマスタークロックＭＣＬＫが入力されるようになされている。Ｄ−ＦＦ２１５の出力信号は、カウント値Ｔｃｏｕｎｔとして出力される一方、加算器２１３にフィードバックされる。
【００２８】
更に、エラー選択制御信号発生器２２は、図５に示すように、カウント値Ｔｃｏｕｎｔが、Ｔｃｍｉｎ≦Ｔｃｏｕｎｔ＜Ｔｍａｘの不等式を満足する場合、すなわち、設定範囲内にカウント値Ｔｃｏｕｎｔが存在するときは論理”１”、それ以外のときには論理”０”のエラー選択制御信号を出力する構成とされている。
【００２９】
次に、この実施の形態の動作について、図６のタイムチャートを併せ参照して説明する。エラー選択回路１４３をオフとしたときのリサンプリングＤＰＬＬ１４の出力信号が図６（Ａ）に実線で示すような信号の、×又は○で示す位相１８０°のリサンプリングデータである場合を例にとると、図２の位相検出器１４２からは図６（Ｂ）に模式的に示す如き位相誤差信号が取り出されて、エラー選択回路１４３に入力される。なお、図６（Ｂ）中、Ｅ１〜Ｅ６は位相誤差値を示す。
【００３０】
一方、Ｔカウント回路２１内の図４に示すＤ−ＦＦ２１５は、イネーブル端子ＥＮに入力されるビットクロックＢＣＬＫがアクティブの期間、スイッチ回路２１１からデータ端子Ｄに入力される信号をマスタクロックＭＣＬＫによりラッチする。ここで、スイッチ回路２１１は端子ａに入力される０発生器２１４からの固定の０値と、端子ｂに入力される加算器２１３の出力信号とを入力として受け、位相検出器１４２からの０ポイント情報が”１”のとき（このときは、ゼロクロスポイントを示しており、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す）のみ、端子ａに入力される”０”を選択し、０ポイント情報が”０”のときは、Ｄ−ＦＦ２１５の出力値と１発生器２１２の出力とを加算器２１３で加算した値を選択する。
【００３１】
従って、Ｄ−ＦＦ２１５は、０ポイント情報が”１”のとき（図６（Ａ）に丸印で示すゼロクロスポイントに相当するデータが入力されたとき）は、０をラッチし、図６（Ａ）に×印で示すそれ以外のサンプルが入力されるときには加算器２１３の出力値をラッチし、１ビットクロック分遅れて図６（Ｃ）に示すカウント値Ｔｃｏｕｎｔを出力する。このカウント値Ｔｃｏｕｎｔは、ゼロクロスサンプルが入力されると０にリセットされ、次のゼロクロスサンプルが入力されるまで、ビットクロック周期で、すなわち、サンプルデータ入力毎に１ずつカウントアップする値であり、隣り合う２つの０ポイント情報の時間間隔におけるビットクロック数（ゼロクロスサンプル以外のサンプル数）を示している。
【００３２】
エラー選択制御信号発生器２２は、上記のカウント値ＴｃｏｕｎｔがＴｃｍｉｎ≦Ｔｃｏｕｎｔ＜Ｔｍａｘの不等式を満足する場合、論理”１”、それ以外のときには論理”０”のエラー選択制御信号を出力する構成とされているので、最大値Ｔｍａｘが「９」、最小値Ｔｍｉｎが「３」に設定されている場合は、図６（Ｄ）に示すエラー選択制御信号を出力する。
【００３３】
スイッチ回路２３はこのエラー選択制御信号をスイッチング信号として受けると共に、端子２３ａに位相検出器１４２から図６（Ｂ）に模式的に示した位相誤差信号が入力され、端子２３ｂに０発生器２４から論理”０”が入力され、エラー選択制御信号が”１”のとき、すなわち、カウント値Ｔｃｏｕｎｔが設定した最大値と最小値の範囲内にあるときには、端子２３ａに入力される位相誤差信号を選択し、エラー選択制御信号が”０”のとき、すなわち、カウント値Ｔｃｏｕｎｔが設定した最大値と最小値の範囲内に無いときには、端子２３ｂに入力される”０”を選択して出力する。従って、このスイッチ回路２３からは、図６（Ｅ）に模式的に示す如き信号が新しい位相誤差信号として出力され、図２のループフィルタ１４４及びタイミング発生器１４５をそれぞれ通して補間器１４１に入力される。
【００３４】
このように、エラー選択回路１４３からは、隣り合う２つのゼロクロスポイントの時間間隔が、設定した最大値と最小値の範囲内のビットクロック時間間隔であるときには、位相検出器１４２の出力位相誤差信号はほぼ正確な位相誤差を示しているものと判断して位相検出器１４２の出力位相誤差信号を出力し、設定した最大値と最小値の範囲外のビットクロック時間間隔であるときには、位相検出器１４２の出力位相誤差信号は確からしくないので無効化し、”０”を出力する。
【００３５】
これにより、リサンプリングＤＰＬＬ１４の出力信号は、図６（Ｆ）に示すようになり、黒丸がほぼ正しい位相誤差を示しているものとして出力されるゼロクロスサンプルであり、白三角印が無効化された結果の位相誤差出力タイミングのサンプルを示しており、×印がそれ以外のサンプルデータを示している。この結果、自ら位相揺れ、ビットスリップなどを誘発せず、安定した位相の追従を行いながら、確実に記録媒体の記録情報を再生できる。
【００３６】
図７はエラー選択回路１４３をオンにしたときと、オフにしたときのエラーレート計測結果を示し、縦軸がビットエラーレート（ＢＥＲ）、横軸が時間を示す。ビットエラーレートの計測は、例えば、既知のデータを光ディスクから再生して図１の再生装置を通し、更にビタビ復号して得られた復号データと既知の記録データとを比較することにより行える。
【００３７】
図７にＩで示すように、エラー選択回路１４３をオンにした状態のＢＥＲは、極めて小さく安定しているのに対し、エラー選択回路１４３をオフにした状態（従来のディジタル信号再生装置と同じ状態）のＢＥＲは、II及びIIIで示すように、時折著しく劣化している。これは、１４Ｔの反転間隔を有する同期信号付近でビットスリップが生じたために、その同期信号ブロック全体に対して誤りが増加したことによる。このようなバーストエラーは、後段のビタビ復号器や誤り訂正回路を用いても訂正しきれず、システムとして障害となる。
【００３８】
このように、本実施の形態によれば、ＢＥＲが小なる値に安定しており、位相揺れ、ビットスリップなどを誘発せず、安定した位相の追従を行いながら、確実に記録媒体の記録情報を再生できることがわかる。
【００３９】
次に、エラー選択回路１４３の他の実施の形態について説明する。図８は本発明の要部のエラー選択回路の他の実施の形態の回路系統図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明を省略する。図８において、エラー選択制御信号発生器２２とスイッチ回路２３の間に、第１のＤ−ＦＦ２６及び２入力ＡＮＤ回路２７が設けられており、また位相検出器１４２の出力位相誤差信号のスイッチ回路２３への信号経路中に、第２のＤ−ＦＦ２８とスイッチ回路２９及び０発生器３０が設けられている。この実施の形態は、位相誤差信号のうち有効な成分だけを選択して、設定した範囲以外の反転間隔の前後に発生する不正確な位相誤差信号を無効化したものである。
【００４０】
次に、この実施の形態の動作について図８と図９のタイムチャートを併せ参照して説明する。図９（Ａ）〜（Ｄ）は図６（Ａ）〜（Ｄ）と同一の信号であり、その説明は省略する。図８に示すＤ−ＦＦ２６はイネーブル端子ＥＮに０ポイント情報が入力され、クロック端子ＣＬＫにマスタークロックＭＣＬＫが入力され、位相検出器１４２から論理”１”の０ポイント情報（このときは、ゼロクロスポイントを示しており、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す）が入力される毎に、エラー選択制御信号発生器２３からデータ入力端子に入力されるエラー選択制御信号をラッチする。従って、０ポイント情報が図９（Ｅ）に示す波形であるときには、Ｄ−ＦＦ２６の出力端子からは図９（Ｆ）に示す信号が取り出される。
【００４１】
ＡＮＤ回路２７は、このＤ−ＦＦ２６の出力信号とエラー選択制御信号発生器２２からのエラー選択制御信号とを入力として受け、これらの論理積演算をして図９（Ｇ）に示す信号を最終的なエラー選択制御信号としてスイッチ回路２３にスイッチング信号として供給する。
【００４２】
ここで、Ｄ−ＦＦ２６の出力信号は、エラー選択制御信号発生器２２の出力エラー選択制御信号を、次のゼロクロスポイント入力時点まで遅延させた信号であるから、ＡＮＤ回路２７の出力信号は、隣り合う３つのゼロクロスポイントのうち、１番目と２番目のゼロクロスポイントの時間間隔が、設定した最大値と最小値の範囲内であるかどうかを示す１つ前の（過去の）エラー選択制御信号と、２番目と３番目のゼロクロスポイントの時間間隔が、設定した最大値と最小値の範囲内であるかどうかを示す現在のエラー選択制御信号とが共に論理”１”であるときのみ論理”１”となる。
【００４３】
一方、Ｄ−ＦＦ２８はイネーブル端子ＥＮに０ポイント情報が入力され、クロック端子ＣＬＫにマスタークロックＭＣＬＫが入力され、論理”１”の０ポイント情報が入力される毎に、位相検出器１４２から出力された図９（Ｂ）に模式的に示す位相誤差信号をラッチする。このＤ−ＦＦ２８はＤ−ＦＦ２６の出力信号との時間合わせのために位相誤差信号を、次のゼロクロスポイントまで遅延させるものであるが、Ｄ−ＦＦ２８の出力信号は、次に論理”１”の０ポイント情報が入力されるまでの期間保持され続けてしまう。
【００４４】
そこで、スイッチ回路２９により０ポイント情報が論理”１”である期間中はＤ−ＦＦ２８から出力されて端子２９ａに入力される遅延位相誤差信号を選択し、０ポイント情報が論理”０”である期間中は０発生器３０より端子２９ｂに入力された値”０”の信号を選択させることにより、論理”１”の０ポイント情報の期間のみ位相誤差情報を示す位相誤差信号を得ることができる。従って、０ポイント情報が図９（Ｅ）に示す波形であるときには、スイッチ回路２９からは図９（Ｈ）に模式的に示す位相誤差信号が出力され、スイッチ回路２３の端子２３ａに入力される。
【００４５】
このスイッチ回路２３は、図３と同様の動作を行い、ＡＮＤ回路２７からのエラー選択制御信号が”１”のとき、すなわち、前後２つのカウント値Ｔｃｏｕｎｔが設定した最大値と最小値の範囲内にあるときには、端子２３ａに入力される位相誤差信号を選択し、エラー選択制御信号が”０”のとき、すなわち、前後２つのカウント値Ｔｃｏｕｎｔのいずれか一方又は両方が設定した最大値と最小値の範囲内に無いときには、端子２３ｂに入力される値”０”を選択して出力する。
【００４６】
従って、このスイッチ回路２３からは、図９（Ｉ）に模式的に示す如き信号が新しい位相誤差信号として出力され、図２のループフィルタ１４４及びタイミング発生器１４５をそれぞれ通して補間器１４１に入力される。
【００４７】
このように、図８に示す構成のエラー選択回路１４３からは、現在のゼロクロスポイントの時間間隔と１つ前のゼロクロスポイントの時間間隔が、共に設定した最大値と最小値の範囲内のビットクロック時間であるときには、位相検出器１４２の出力位相誤差信号はほぼ正確な位相誤差を示しているものと判断して位相検出器１４２の出力位相誤差信号を出力し、少なくともいずれか一方が設定した最大値と最小値の範囲外のビットクロック時間であるときには、位相検出器１４２の出力位相誤差信号は確からしくないので無効化し、”０”を出力する。つまり、設定した範囲以外の反転間隔の前後に発生する不正確な位相誤差信号は無効化する。
【００４８】
これにより、リサンプリングＤＰＬＬ１４の出力信号は、図９（Ｊ）に示すようになり、黒丸がほぼ正しい位相誤差を示しているものとして出力されるゼロクロスサンプルであり、白三角印が無効化された結果の位相誤差出力タイミングのサンプルを示しており、×印がそれ以外のサンプルデータを示している。この結果、自ら位相揺れ、ビットスリップなどを誘発せず、安定した位相の追従を行いながら、確実に記録媒体の記録情報を再生できる。
【００４９】
なお、本発明は上記の実施の形態に限定されるものではなく、例えば、図１の減算回路１３とエラー演算器１５とは設けなくともよい。また、光ディスクなどの記録媒体はもとより、帯域制限を生ずるＤＣフリーでない信号の伝送においても本発明を適用し得る。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、位相誤差信号のうちの有効な成分だけを選択して、設定した範囲以外の反転間隔の前と後の少なくとも一方に発生する位相誤差信号を無効化して新しい位相誤差信号を生成して出力することにより、確からしくない位相誤差に基づくリサンプリング動作を行わないようにしたため、従来に比べて自らの位相揺れ、ビットスリップなどを誘発することなく、安定した位相の追従を行いながら、安定した性能により、確実に記録媒体の記録情報を再生することができる。
【００５１】
これにより、本発明によれば、パーシャルレスポンス等化を行うイコライザの後段のビタビ復号回路において、理論値に近い、高エラーレート低減効果を発揮させることができる。
【図面の簡単な説明】
【図１】本発明装置の一実施の形態のブロック図である。
【図２】本発明の要部であるリサンプリングＤＰＬＬの一例のブロック図である。
【図３】図２中のエラー選択回路の一実施の形態のブロック図である。
【図４】図３中のＴカウント回路の一例のブロック図である。
【図５】図３中のエラー選択制御信号発生器の動作説明図である。
【図６】図２及び図３の動作説明用タイムチャートである。
【図７】本発明装置の一実施の形態の効果の説明図である。
【図８】図２中のエラー選択回路の他の実施の形態の回路系統図である。
【図９】図２及び図８の動作説明用タイムチャートである。
【図１０】一般的なディジタル信号再生装置の一例のブロック図である。
【符号の説明】
１１ Ａ／Ｄ変換器
１２ ＡＧＣ・ＡＴＣ回路
１４ リサンプリングＤＰＬＬ回路
１６ イコライザ
２１ Ｔカウント回路
２２ エラー選択制御信号発生器
２３、２９、２１１ スイッチ回路
２４、３０、２１４ ０発生器
２６、２８、２１５ Ｄ型フリップフロップ（Ｄ−ＦＦ）
２７ ２入力ＡＮＤ回路
１４１ 補間器
１４２ 位相検出器
１４３ エラー選択回路
１４４ ループフィルタ
１４５ タイミング発生器
２１２ １発生器
２１３ 加算器
【発明の属する技術分野】
本発明はディジタル信号再生装置に係り、特に光ディスク等の記録媒体から再生された、ランレングス制限符号を所望のビットレートでリサンプリング演算してリサンプリングデータを生成してイコライザへ出力するリサンブリング演算位相同期ループ回路を備えたディジタル信号再生装置に関する。
【０００２】
【従来の技術】
図１０は従来のディジタル信号再生装置の一例のブロック図を示す。同図において、光ディスク等の記録媒体５１に記録されている、情報信号がディジタル変調されてなるディジタル信号は、図示しない再生手段により再生され、前置増幅器５２で前置増幅され、図示しないＡ／Ｄ変換器でサンプリングされた後、ＡＴＣ回路５３で直流成分（ＤＣ成分）が阻止され、ＡＧＣ回路５４で振幅が一定になるように自動利得制御（ＡＧＣ）される。ＰＬＬ回路５５はＡＧＣ回路５４から入力される入力信号を所望のビットレートでリサンプリングしたディジタルデータを生成して適応イコライザ（クロストークキャンセラ（ＣＴＣ））５６に供給する。
【０００３】
適応イコライザ５６は、入力信号に対して例えばパーシャルレスポンス（ＰＲ）特性を付与して、波形等化を行う。適応イコライザ５６の出力信号は、復号回路５７に供給され、ここで例えば公知のビタビ復号された後、ＥＣＣ回路５８に供給され、復号データ列中の誤り訂正符号を用いて、その誤り訂正符号の生成要素の符号誤りが訂正され、誤りの低減された復号データが出力される。
【０００４】
【発明が解決しようとする課題】
しかるに、上記の図１０に示した従来のディジタル信号再生装置では、特に記録媒体５１がランレングス制限符号が記録されている光ディスクである場合は、以下の問題がある。
【０００５】
第１の問題は、ディジタル信号再生装置が高域減衰特性のため、反転間隔の短い信号のレベルが小さく、記録信号に存在しない反転間隔が生じることもあり、そのサンプル点から得られる位相誤差に信頼性が低いということである。これは、記録媒体５１の記録密度が高密度化されればされるほど、影響が大きくなる。誤った位相誤差がフィードバックされると、当然エラレートは悪くなる。
【０００６】
第２の問題は、記録されているランレングス制限符号の反転間隔が長ければ長いほど位相誤差が累積するため、ビットスリップが生じ易くなるということである。ビットスリップが生じると、位相誤差は全く異なる値を示すため、自分で位相揺れを誘発する可能性が高い。つまり、あまり反転間隔の長い信号付近の位相誤差も信頼性が低い。この現象は、特に周波数引き込みの段階で影響を及ぼし、最悪の場合には、引き込めない状態も起こる。
【０００７】
第３の問題は、ＤＶＤ（Digital Versatile Disc）などでは、誤り訂正符号（ＥＣＣ）などに用いる同期信号には、信号のランレングス制限内に存在しないパターン（３Ｔ〜１１Ｔまでのランレングス制限に対して１４Ｔ；Ｔはチャンネルクロック周期）が選ばれており、検出し易くしているが、反転間隔が長くなればなるほど、信号のＤＣ成分が大きくなるため、正しい反転位置からずれやすくなるということである。つまり、正しい位相誤差が得られず、フィードバック制御により、自ら位相揺れを生じてしまいがちとなる。
【０００８】
同期信号付近で位相揺れが生じてビットスリップなどが起きると、その同期信号ブロックすべてが誤ったデータとして検出されるため、バーストエラーとなり、ビットエラーレートなどは著しく悪化する。これが頻繁に発生するようでは、システムとしては致命的である。
【０００９】
本発明は以上の点に鑑みなされたもので、自ら位相揺れ、ビットスリップなどを誘発せず、安定した位相の追従を行いながら、確実に記録媒体の記録情報を再生し得るディジタル信号再生装置を提供することを目的とする。
【００１０】
また、本発明の他の目的は、高密度記録された記録媒体の記録情報をパーシャルレスポンス等化を用いて正確に再生し得るディジタル信号再生装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明は、ランレングス制限規則に基づいて記録された記録信号を再生して得られたディジタル再生信号からビットクロックの発生位置を調整して、少なくとも１つのビットクロックの発生位置がディジタル再生信号のゼロクロス位置に一致するようにしてビットクロックを生成してビットクロックを用いてリサンプリングしたリサプリングディジタル再生信号を出力するリサンプリング演算位相同期ループ回路と、リサンプリングされたディジタル再生信号をパーシャルレスポンス等化するイコライザと、パーシャルレスポンス等化されたディジタル再生信号をビタビ復号化するビタビ復号回路とを有するディジタル信号再生装置において、
リサンプリング演算位相同期ループ回路は、リサンプリングディジタル再生信号のゼロクロス位置に対する直前直後のビットクロック位置におけるリサンプリングディジタル再生信号のレベル値を用いてリサンプリングディジタル再生信号のゼロクロス点を推定する補間データ値を出力する補間器と、補間器から出力された補間データ値を用いて時間軸上におけるゼロクロス位置とゼロクロス位置の直前のビットクロック位置又はゼロクロス位置の直後のビットクロック位置との時間ずれに基づいた位相誤差信号を出力する位相検出器と、ディジタル再生信号のゼロクロスポイントの時間間隔がランレングス制限規則により定められた所定の時間間隔を超えた場合に、所定の時間間隔を超えたゼロクロス点における位相誤差信号のうちの一方を無効化信号に置き換えて、位相誤差信号を新しい位相誤差信号として生成して出力するエラー選択回路と、エラー選択回路から出力される新しい位相誤差信号を積分するループフィルタと、ループフィルタの出力信号を受け、ビットクロックを生成して補間器へ出力するタイミング発生器とより構成したことを特徴とする。
【００１３】
この第１の発明では、エラー選択回路により位相誤差信号のうちの有効な成分だけを選択して、設定した範囲以外の反転間隔の後に発生する位相誤差信号を無効化して新しい位相誤差信号を生成して出力するようにしているため、確からしくない位相誤差に基づくリサンプリング動作を行わないようにできる。
【００１４】
また、上記の目的を達成するため、第２の発明は、第１の発明におけるエラー選択回路を、位相検出器から出力された、２つのゼロクロス点間のビットクロック数をカウントするカウンタ回路と、カウンタ回路でカウントされたビットクロック数がランレングス制限規則により定められた所定の時間間隔にあるかどうかを判定して、カウンタ回路でカウントされたビットクロック数がランレングス制限規則により定められた所定の時間間隔にあるか、所定の時間間隔を超えているかを示すエラー選択制御信号を出力するエラー選択制御信号発生器と、エラー選択制御信号が、カウンタ回路でカウントされたビットクロック数が所定の時間間隔にあることを示しているときには位相検出器の位相誤差信号を選択出力し、所定の時間間隔を超えていることを示しているときには論理”０”を選択出力するスイッチ回路とよりなることを特徴とする。
【００１６】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になるディジタル信号再生装置の一実施の形態のブロック図を示す。同図において、光ディスクから公知の光ヘッドにより再生された信号は、Ａ／Ｄ変換器１１に供給され、ここでマスタークロックでサンプリングされてディジタル信号に変換されて、次段のＡＧＣ・ＡＴＣ回路１２に供給され、ここで振幅が一定に制御される自動振幅制御（ＡＧＣ）及び２値コンパレートの閾値を適切に直流（ＤＣ）制御する自動閾値制御（ＡＴＣ）が行われる。
【００１７】
ＡＧＣ・ＡＴＣ回路１２の出力信号は、後述する減算回路１３を通してリサンプリングＤＰＬＬ１４に供給される。リサンプリングＤＰＬＬ１４は、自分自身のブロックの中でループが完結しているディジタルＰＬＬ（位相同期ループ）回路で、入力信号を所望のビットレートでリサンプリング（間引き補間）演算して生成したリサンプリングデータ（すなわち、リサンプリングデータの位相０°、１８０°のうち、１８０°のリサンプリングデータ）を、イコライザ１６内のトランスバーサルフィルタとエラー演算器１５にそれぞれ供給する。
【００１８】
また、リサンプリングＤＰＬＬ１４は、位相０°のリサンプリングデータのゼロクロスを検出しており、それにより得られる０ポイント情報をイコライザ１６内のタップ遅延回路とエラー演算器１５にそれぞれ供給する。なお、上記０ポイント情報は、ビットサンプリングのデータが、ゼロレベルとクロスするポイントをビットクロック単位で示している。更に、リサンプリングＤＰＬＬ１４は、この０ポイント情報が示すゼロクロスポイントに相当する位相１８０°のリサンプリングデータの値に基づいて、それが０になるように、リサンプリングのタイミング、つまり周波数及び位相をロックさせる。
【００１９】
リサンプリングＤＰＬＬ１４は、例えば図２のブロック図に示す如き構成とされている。同図において、補間器１４１は図１の減算回路１３からの入力ディジタル信号と後述のタイミング発生器１４５からの信号とを入力信号として受け、タイミング発生器１４５から入力されるデータ点位相情報とビットクロックから位相点データのデータ値を補間により推定して出力する。この補間器１４１の出力データ値は位相検出器１４２に供給される。
【００２０】
位相検出器１４２は、入力データ値、つまり、位相０°のリサンプリングデータから位相１８０°のリサンプリングデータを生成し、出力する。例えば、１ビット前のデータＤt-1と現時点でのデータＤｔに対して（Ｄt-1＋Ｄt）／２を演算することにより、位相１８０°のリサンプリングデータが得られる。更に、位相検出器１４２は入力データ値、つまり位相０°のサンプリングデータからゼロクロス点を検出し、ゼロクロス点でのデータ値を利用して位相誤差として出力する。例えば、１ビット前のデータＤt-1と現時点でのデータＤtとからゼロクロス点を検出し、Ｄt-1の極性に（Ｄt-1＋Ｄt）／２を乗ずることにより、位相誤差が得られる。
【００２１】
従来は位相検出器からは位相誤差のみを出力するようにしているが、この実施の形態では、位相検出器１４２からゼロクロス点を示す０ポイント情報も出力するようにしている。この０ポイント情報は、リサンプリングＤＰＬＬ１４がロックすべきゼロクロス点に相当する、前述の位相１８０°のサンプルポイントが存在するタイミングを示す。
【００２２】
位相検出器１４２から出力された位相誤差信号と０ポイント情報は、エラー選択回路１４３に供給される。エラー選択回路１４３は上記の０ポイント情報のタイミングのビットサンプリング間隔をカウントし、そのカウント値Ｔｃｏｕｎｔが設定した範囲（最大値Ｔｃｍａｘ、最小値Ｔｃｍｉｎ）に存在しない場合には、その直後あるいは直前と直後に出力される位相誤差信号を無効化した、新しい位相誤差信号を生成してループフィルタ１４４に供給する。すなわち、設定した範囲以外の反転間隔の直後、又は反転間隔の直前直後の両方に発生する位相誤差信号を無効化して新しい位相誤差信号を生成してループフィルタ１４４に供給する。
【００２３】
ループフィルタ１４４で積分された位相誤差信号は、タイミング発生器１４５に供給され、ここでループフィルタ１４４の出力の次のデータ点位相の推定が行われ、このデータ点位相情報と、同じく生成されたビットクロックが補間器１４１に供給される。
【００２４】
再び図１に戻って説明するに、エラー演算器１５は、リサンプリングＤＰＬＬ１４の出力信号から０ポイント情報に基づいてＤＣオフセット情報のみを抽出し、積分処理したものをＤＣずれ成分として、減算回路１３に供給する。減算回路１３はＡＧＣ・ＡＴＣ回路１２の出力信号からＤＣ成分を取り除いてリサンプリングＤＰＬＬ１４に供給する。リサンプリングＤＰＬＬ１４は、減算回路１３からの入力信号を所望のビットレートでリサンプリング（間引き補間）演算して生成したリサンプリングデータを、イコライザ１６に供給する。
【００２５】
イコライザ１６は、リサンプリングＤＰＬＬ１４の出力信号に対してパーシャルレスポンス（ＰＲ）特性を付与して波形等化した後、ビタビ復号回路（図示せず）に供給して、ビタビ復号させる。このビタビ復号の回路構成は公知であり、例えば等化後再生波形のサンプル値からブランチメトリックを計算するブランチメトリック演算回路と、そのブランチメトリックを１クロック毎に累積加算してパスメトリックを計算するするパスメトリック演算回路と、パスメトリックが最小となる、最も確からしいデータ系列を選択する信号を記憶するパスメモリとよりなる。このパスメモリは、複数の候補系列を格納しており、パスメトリック演算回路からの選択信号に従って選択した候補系列を復号データ系列として出力する。
【００２６】
次に、本発明の要部をなすリサンプリングＤＰＬＬ１４の構成と動作について、更に詳細に説明する。図３はリサンプリングＤＰＬＬ１４を構成するエラー選択回路１４３の一実施の形態のブロック図を示す。同図に示すように、エラー選択回路１４３は、位相検出器１４２から出力される０ポイント情報の時間間隔に応じたビットサンプリング間隔のカウント値Ｔｃｏｕｎｔを得るＴカウント回路２１と、このカウント値Ｔｃｏｕｎｔが最大値Ｔｃｍａｘと最小値Ｔｃｍｉｎとの間の設定範囲内にあるか否かに応じて異なる論理値のエラー選択制御信号を出力するエラー選択制御信号発生器２２と、固定の値０を発生する０発生器２４と、エラー選択制御信号により位相検出器１４２からの位相誤差信号と０発生器２４からの固定の値０のいずれかを選択して新しい位相誤差信号として出力するスイッチ回路２３とより構成されている。
【００２７】
また、上記のＴカウント回路２１は、図４のブロック図に示すように、スイッチ回路２１１と、１発生器２１２と、加算器２１３と、０発生器２１４と、Ｄ型フリップフロップ（Ｄ−ＦＦ）２１５とより構成されており、Ｄ−ＦＦ２１５のイネーブル端子には位相検出器１４２からビットクロックＢＣＬＫが入力され、クロック端子ＣＬＫには再生装置に設けられた発振器からのマスタークロックＭＣＬＫが入力されるようになされている。Ｄ−ＦＦ２１５の出力信号は、カウント値Ｔｃｏｕｎｔとして出力される一方、加算器２１３にフィードバックされる。
【００２８】
更に、エラー選択制御信号発生器２２は、図５に示すように、カウント値Ｔｃｏｕｎｔが、Ｔｃｍｉｎ≦Ｔｃｏｕｎｔ＜Ｔｍａｘの不等式を満足する場合、すなわち、設定範囲内にカウント値Ｔｃｏｕｎｔが存在するときは論理”１”、それ以外のときには論理”０”のエラー選択制御信号を出力する構成とされている。
【００２９】
次に、この実施の形態の動作について、図６のタイムチャートを併せ参照して説明する。エラー選択回路１４３をオフとしたときのリサンプリングＤＰＬＬ１４の出力信号が図６（Ａ）に実線で示すような信号の、×又は○で示す位相１８０°のリサンプリングデータである場合を例にとると、図２の位相検出器１４２からは図６（Ｂ）に模式的に示す如き位相誤差信号が取り出されて、エラー選択回路１４３に入力される。なお、図６（Ｂ）中、Ｅ１〜Ｅ６は位相誤差値を示す。
【００３０】
一方、Ｔカウント回路２１内の図４に示すＤ−ＦＦ２１５は、イネーブル端子ＥＮに入力されるビットクロックＢＣＬＫがアクティブの期間、スイッチ回路２１１からデータ端子Ｄに入力される信号をマスタクロックＭＣＬＫによりラッチする。ここで、スイッチ回路２１１は端子ａに入力される０発生器２１４からの固定の０値と、端子ｂに入力される加算器２１３の出力信号とを入力として受け、位相検出器１４２からの０ポイント情報が”１”のとき（このときは、ゼロクロスポイントを示しており、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す）のみ、端子ａに入力される”０”を選択し、０ポイント情報が”０”のときは、Ｄ−ＦＦ２１５の出力値と１発生器２１２の出力とを加算器２１３で加算した値を選択する。
【００３１】
従って、Ｄ−ＦＦ２１５は、０ポイント情報が”１”のとき（図６（Ａ）に丸印で示すゼロクロスポイントに相当するデータが入力されたとき）は、０をラッチし、図６（Ａ）に×印で示すそれ以外のサンプルが入力されるときには加算器２１３の出力値をラッチし、１ビットクロック分遅れて図６（Ｃ）に示すカウント値Ｔｃｏｕｎｔを出力する。このカウント値Ｔｃｏｕｎｔは、ゼロクロスサンプルが入力されると０にリセットされ、次のゼロクロスサンプルが入力されるまで、ビットクロック周期で、すなわち、サンプルデータ入力毎に１ずつカウントアップする値であり、隣り合う２つの０ポイント情報の時間間隔におけるビットクロック数（ゼロクロスサンプル以外のサンプル数）を示している。
【００３２】
エラー選択制御信号発生器２２は、上記のカウント値ＴｃｏｕｎｔがＴｃｍｉｎ≦Ｔｃｏｕｎｔ＜Ｔｍａｘの不等式を満足する場合、論理”１”、それ以外のときには論理”０”のエラー選択制御信号を出力する構成とされているので、最大値Ｔｍａｘが「９」、最小値Ｔｍｉｎが「３」に設定されている場合は、図６（Ｄ）に示すエラー選択制御信号を出力する。
【００３３】
スイッチ回路２３はこのエラー選択制御信号をスイッチング信号として受けると共に、端子２３ａに位相検出器１４２から図６（Ｂ）に模式的に示した位相誤差信号が入力され、端子２３ｂに０発生器２４から論理”０”が入力され、エラー選択制御信号が”１”のとき、すなわち、カウント値Ｔｃｏｕｎｔが設定した最大値と最小値の範囲内にあるときには、端子２３ａに入力される位相誤差信号を選択し、エラー選択制御信号が”０”のとき、すなわち、カウント値Ｔｃｏｕｎｔが設定した最大値と最小値の範囲内に無いときには、端子２３ｂに入力される”０”を選択して出力する。従って、このスイッチ回路２３からは、図６（Ｅ）に模式的に示す如き信号が新しい位相誤差信号として出力され、図２のループフィルタ１４４及びタイミング発生器１４５をそれぞれ通して補間器１４１に入力される。
【００３４】
このように、エラー選択回路１４３からは、隣り合う２つのゼロクロスポイントの時間間隔が、設定した最大値と最小値の範囲内のビットクロック時間間隔であるときには、位相検出器１４２の出力位相誤差信号はほぼ正確な位相誤差を示しているものと判断して位相検出器１４２の出力位相誤差信号を出力し、設定した最大値と最小値の範囲外のビットクロック時間間隔であるときには、位相検出器１４２の出力位相誤差信号は確からしくないので無効化し、”０”を出力する。
【００３５】
これにより、リサンプリングＤＰＬＬ１４の出力信号は、図６（Ｆ）に示すようになり、黒丸がほぼ正しい位相誤差を示しているものとして出力されるゼロクロスサンプルであり、白三角印が無効化された結果の位相誤差出力タイミングのサンプルを示しており、×印がそれ以外のサンプルデータを示している。この結果、自ら位相揺れ、ビットスリップなどを誘発せず、安定した位相の追従を行いながら、確実に記録媒体の記録情報を再生できる。
【００３６】
図７はエラー選択回路１４３をオンにしたときと、オフにしたときのエラーレート計測結果を示し、縦軸がビットエラーレート（ＢＥＲ）、横軸が時間を示す。ビットエラーレートの計測は、例えば、既知のデータを光ディスクから再生して図１の再生装置を通し、更にビタビ復号して得られた復号データと既知の記録データとを比較することにより行える。
【００３７】
図７にＩで示すように、エラー選択回路１４３をオンにした状態のＢＥＲは、極めて小さく安定しているのに対し、エラー選択回路１４３をオフにした状態（従来のディジタル信号再生装置と同じ状態）のＢＥＲは、II及びIIIで示すように、時折著しく劣化している。これは、１４Ｔの反転間隔を有する同期信号付近でビットスリップが生じたために、その同期信号ブロック全体に対して誤りが増加したことによる。このようなバーストエラーは、後段のビタビ復号器や誤り訂正回路を用いても訂正しきれず、システムとして障害となる。
【００３８】
このように、本実施の形態によれば、ＢＥＲが小なる値に安定しており、位相揺れ、ビットスリップなどを誘発せず、安定した位相の追従を行いながら、確実に記録媒体の記録情報を再生できることがわかる。
【００３９】
次に、エラー選択回路１４３の他の実施の形態について説明する。図８は本発明の要部のエラー選択回路の他の実施の形態の回路系統図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明を省略する。図８において、エラー選択制御信号発生器２２とスイッチ回路２３の間に、第１のＤ−ＦＦ２６及び２入力ＡＮＤ回路２７が設けられており、また位相検出器１４２の出力位相誤差信号のスイッチ回路２３への信号経路中に、第２のＤ−ＦＦ２８とスイッチ回路２９及び０発生器３０が設けられている。この実施の形態は、位相誤差信号のうち有効な成分だけを選択して、設定した範囲以外の反転間隔の前後に発生する不正確な位相誤差信号を無効化したものである。
【００４０】
次に、この実施の形態の動作について図８と図９のタイムチャートを併せ参照して説明する。図９（Ａ）〜（Ｄ）は図６（Ａ）〜（Ｄ）と同一の信号であり、その説明は省略する。図８に示すＤ−ＦＦ２６はイネーブル端子ＥＮに０ポイント情報が入力され、クロック端子ＣＬＫにマスタークロックＭＣＬＫが入力され、位相検出器１４２から論理”１”の０ポイント情報（このときは、ゼロクロスポイントを示しており、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す）が入力される毎に、エラー選択制御信号発生器２３からデータ入力端子に入力されるエラー選択制御信号をラッチする。従って、０ポイント情報が図９（Ｅ）に示す波形であるときには、Ｄ−ＦＦ２６の出力端子からは図９（Ｆ）に示す信号が取り出される。
【００４１】
ＡＮＤ回路２７は、このＤ−ＦＦ２６の出力信号とエラー選択制御信号発生器２２からのエラー選択制御信号とを入力として受け、これらの論理積演算をして図９（Ｇ）に示す信号を最終的なエラー選択制御信号としてスイッチ回路２３にスイッチング信号として供給する。
【００４２】
ここで、Ｄ−ＦＦ２６の出力信号は、エラー選択制御信号発生器２２の出力エラー選択制御信号を、次のゼロクロスポイント入力時点まで遅延させた信号であるから、ＡＮＤ回路２７の出力信号は、隣り合う３つのゼロクロスポイントのうち、１番目と２番目のゼロクロスポイントの時間間隔が、設定した最大値と最小値の範囲内であるかどうかを示す１つ前の（過去の）エラー選択制御信号と、２番目と３番目のゼロクロスポイントの時間間隔が、設定した最大値と最小値の範囲内であるかどうかを示す現在のエラー選択制御信号とが共に論理”１”であるときのみ論理”１”となる。
【００４３】
一方、Ｄ−ＦＦ２８はイネーブル端子ＥＮに０ポイント情報が入力され、クロック端子ＣＬＫにマスタークロックＭＣＬＫが入力され、論理”１”の０ポイント情報が入力される毎に、位相検出器１４２から出力された図９（Ｂ）に模式的に示す位相誤差信号をラッチする。このＤ−ＦＦ２８はＤ−ＦＦ２６の出力信号との時間合わせのために位相誤差信号を、次のゼロクロスポイントまで遅延させるものであるが、Ｄ−ＦＦ２８の出力信号は、次に論理”１”の０ポイント情報が入力されるまでの期間保持され続けてしまう。
【００４４】
そこで、スイッチ回路２９により０ポイント情報が論理”１”である期間中はＤ−ＦＦ２８から出力されて端子２９ａに入力される遅延位相誤差信号を選択し、０ポイント情報が論理”０”である期間中は０発生器３０より端子２９ｂに入力された値”０”の信号を選択させることにより、論理”１”の０ポイント情報の期間のみ位相誤差情報を示す位相誤差信号を得ることができる。従って、０ポイント情報が図９（Ｅ）に示す波形であるときには、スイッチ回路２９からは図９（Ｈ）に模式的に示す位相誤差信号が出力され、スイッチ回路２３の端子２３ａに入力される。
【００４５】
このスイッチ回路２３は、図３と同様の動作を行い、ＡＮＤ回路２７からのエラー選択制御信号が”１”のとき、すなわち、前後２つのカウント値Ｔｃｏｕｎｔが設定した最大値と最小値の範囲内にあるときには、端子２３ａに入力される位相誤差信号を選択し、エラー選択制御信号が”０”のとき、すなわち、前後２つのカウント値Ｔｃｏｕｎｔのいずれか一方又は両方が設定した最大値と最小値の範囲内に無いときには、端子２３ｂに入力される値”０”を選択して出力する。
【００４６】
従って、このスイッチ回路２３からは、図９（Ｉ）に模式的に示す如き信号が新しい位相誤差信号として出力され、図２のループフィルタ１４４及びタイミング発生器１４５をそれぞれ通して補間器１４１に入力される。
【００４７】
このように、図８に示す構成のエラー選択回路１４３からは、現在のゼロクロスポイントの時間間隔と１つ前のゼロクロスポイントの時間間隔が、共に設定した最大値と最小値の範囲内のビットクロック時間であるときには、位相検出器１４２の出力位相誤差信号はほぼ正確な位相誤差を示しているものと判断して位相検出器１４２の出力位相誤差信号を出力し、少なくともいずれか一方が設定した最大値と最小値の範囲外のビットクロック時間であるときには、位相検出器１４２の出力位相誤差信号は確からしくないので無効化し、”０”を出力する。つまり、設定した範囲以外の反転間隔の前後に発生する不正確な位相誤差信号は無効化する。
【００４８】
これにより、リサンプリングＤＰＬＬ１４の出力信号は、図９（Ｊ）に示すようになり、黒丸がほぼ正しい位相誤差を示しているものとして出力されるゼロクロスサンプルであり、白三角印が無効化された結果の位相誤差出力タイミングのサンプルを示しており、×印がそれ以外のサンプルデータを示している。この結果、自ら位相揺れ、ビットスリップなどを誘発せず、安定した位相の追従を行いながら、確実に記録媒体の記録情報を再生できる。
【００４９】
なお、本発明は上記の実施の形態に限定されるものではなく、例えば、図１の減算回路１３とエラー演算器１５とは設けなくともよい。また、光ディスクなどの記録媒体はもとより、帯域制限を生ずるＤＣフリーでない信号の伝送においても本発明を適用し得る。
【００５０】
【発明の効果】
以上説明したように、本発明によれば、位相誤差信号のうちの有効な成分だけを選択して、設定した範囲以外の反転間隔の前と後の少なくとも一方に発生する位相誤差信号を無効化して新しい位相誤差信号を生成して出力することにより、確からしくない位相誤差に基づくリサンプリング動作を行わないようにしたため、従来に比べて自らの位相揺れ、ビットスリップなどを誘発することなく、安定した位相の追従を行いながら、安定した性能により、確実に記録媒体の記録情報を再生することができる。
【００５１】
これにより、本発明によれば、パーシャルレスポンス等化を行うイコライザの後段のビタビ復号回路において、理論値に近い、高エラーレート低減効果を発揮させることができる。
【図面の簡単な説明】
【図１】本発明装置の一実施の形態のブロック図である。
【図２】本発明の要部であるリサンプリングＤＰＬＬの一例のブロック図である。
【図３】図２中のエラー選択回路の一実施の形態のブロック図である。
【図４】図３中のＴカウント回路の一例のブロック図である。
【図５】図３中のエラー選択制御信号発生器の動作説明図である。
【図６】図２及び図３の動作説明用タイムチャートである。
【図７】本発明装置の一実施の形態の効果の説明図である。
【図８】図２中のエラー選択回路の他の実施の形態の回路系統図である。
【図９】図２及び図８の動作説明用タイムチャートである。
【図１０】一般的なディジタル信号再生装置の一例のブロック図である。
【符号の説明】
１１ Ａ／Ｄ変換器
１２ ＡＧＣ・ＡＴＣ回路
１４ リサンプリングＤＰＬＬ回路
１６ イコライザ
２１ Ｔカウント回路
２２ エラー選択制御信号発生器
２３、２９、２１１ スイッチ回路
２４、３０、２１４ ０発生器
２６、２８、２１５ Ｄ型フリップフロップ（Ｄ−ＦＦ）
２７ ２入力ＡＮＤ回路
１４１ 補間器
１４２ 位相検出器
１４３ エラー選択回路
１４４ ループフィルタ
１４５ タイミング発生器
２１２ １発生器
２１３ 加算器
Claims (2)
- ランレングス制限規則に基づいて記録された記録信号を再生して得られたディジタル再生信号からビットクロックの発生位置を調整して、少なくとも１つのビットクロックの発生位置が前記ディジタル再生信号のゼロクロス位置に一致するようにして前記ビットクロックを生成して前記ビットクロックを用いてリサンプリングしたリサプリングディジタル再生信号を出力するリサンプリング演算位相同期ループ回路と、前記リサンプリングされたディジタル再生信号をパーシャルレスポンス等化するイコライザと、前記パーシャルレスポンス等化されたディジタル再生信号をビタビ復号化するビタビ復号回路とを有するディジタル信号再生装置において、
前記リサンプリング演算位相同期ループ回路は、
前記リサンプリングディジタル再生信号のゼロクロス位置に対する直前直後のビットクロック位置における前記リサンプリングディジタル再生信号のレベル値を用いて前記リサンプリングディジタル再生信号のゼロクロス点を推定する補間データ値を出力する補間器と、
前記補間器から出力された前記補間データ値を用いて時間軸上における前記ゼロクロス位置と前記ゼロクロス位置の直前のビットクロック位置又は前記ゼロクロス位置の直後のビットクロック位置との時間ずれに基づいた位相誤差信号を出力する位相検出器と、
前記ディジタル再生信号のゼロクロスポイントの時間間隔が前記ランレングス制限規則により定められた所定の時間間隔を超えた場合に、前記所定の時間間隔を超えた前記ゼロクロス点における前記位相誤差信号のうちの一方を無効化信号に置き換えて、前記位相誤差信号を新しい位相誤差信号として生成して出力するエラー選択回路と、
前記エラー選択回路から出力される前記新しい位相誤差信号を積分するループフィルタと、
前記ループフィルタの出力信号を受け、前記ビットクロックを生成して前記補間器へ出力するタイミング発生器と
より構成したことを特徴とするディジタル信号再生装置。 - 前記エラー選択回路は、前記位相検出器から出力された、前記ゼロクロスポイント時間間隔のビットクロック数をカウントするカウンタ回路と、前記カウンタ回路でカウントされた前記ビットクロック数が前記ランレングス制限規則により定められた前記所定の時間間隔にあるかどうかを判定して、前記カウンタ回路でカウントされた前記ビットクロック数が前記所定の時間間隔にあるか、前記所定の時間間隔を超えているかを示すエラー選択制御信号を出力するエラー選択制御信号発生器と、前記エラー選択制御信号が、前記カウンタ回路でカウントされた前記ビットクロック数が前記所定の時間間隔にあることを示しているときには前記位相検出器の前記位相誤差信号を選択出力し、前記所定の時間間隔を超えていることを示しているときには論理”０”を選択出力するスイッチ回路とよりなることを特徴とする請求項１記載のディジタル信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20595899A JP3687425B2 (ja) | 1999-07-21 | 1999-07-21 | ディジタル信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20595899A JP3687425B2 (ja) | 1999-07-21 | 1999-07-21 | ディジタル信号再生装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005126253A Division JP3966342B2 (ja) | 2005-04-25 | 2005-04-25 | ディジタル信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035095A JP2001035095A (ja) | 2001-02-09 |
| JP3687425B2 true JP3687425B2 (ja) | 2005-08-24 |
Family
ID=16515531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20595899A Expired - Lifetime JP3687425B2 (ja) | 1999-07-21 | 1999-07-21 | ディジタル信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687425B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398879B1 (ko) * | 2001-07-09 | 2003-09-19 | 삼성전자주식회사 | 입력신호의 영점교차 특성을 이용한 위상오차 검출장치 |
| JP4006294B2 (ja) | 2002-08-07 | 2007-11-14 | 富士通株式会社 | タイミングリカバリ方法及び記憶装置 |
| US7414933B2 (en) | 2002-08-12 | 2008-08-19 | Victor Company Of Japan, Ltd. | Reproducing apparatus having an improved PLL circuit and related computer program |
| JP4095487B2 (ja) | 2003-04-21 | 2008-06-04 | 株式会社日立製作所 | 情報再生方法及びそれを用いた情報再生装置 |
| CN1969495B (zh) * | 2004-03-18 | 2010-09-15 | 松下电器产业株式会社 | 时钟恢复电路和使用此电路的接收机 |
| JP2008010049A (ja) * | 2006-06-28 | 2008-01-17 | Victor Co Of Japan Ltd | 情報再生装置 |
| JP2008010048A (ja) * | 2006-06-28 | 2008-01-17 | Victor Co Of Japan Ltd | ディスク再生装置 |
| JP4804268B2 (ja) * | 2006-08-23 | 2011-11-02 | 三洋電機株式会社 | デジタルｐｌｌ回路およびデータ再生装置 |
-
1999
- 1999-07-21 JP JP20595899A patent/JP3687425B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035095A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246723B1 (en) | Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation | |
| US7339872B2 (en) | Optical disc device | |
| US6646822B1 (en) | Sampled amplitude read channel employing pipelined reads to reduce the gap between sectors | |
| JP3683120B2 (ja) | クロック再生装置 | |
| JP2003141823A (ja) | 再生信号品質評価方法および情報再生装置 | |
| JP2715057B2 (ja) | データ記憶装置においてアンダーシュート誘起タイミング位相ステップを排除する方法およびハードディスクドライブ | |
| JP4433438B2 (ja) | 情報再生装置および位相同期制御装置 | |
| US5838738A (en) | Coding to improve timing recovery in a sampled amplitude read channel | |
| JP3687425B2 (ja) | ディジタル信号再生装置 | |
| US5786950A (en) | PR4 sampled amplitude read channel employing an NRZI write modulator and a PR4/NRZI converter | |
| JP3753951B2 (ja) | データ再生装置における欠陥検出装置及びそのデータ再生装置 | |
| US7423949B2 (en) | Reproducing apparatus and method, and recording and reproducing apparatus | |
| JP4172406B2 (ja) | 再生装置 | |
| US6781938B2 (en) | Expected value generation unit and a data reproduction apparatus | |
| JP4556197B2 (ja) | 再生装置 | |
| JP3395734B2 (ja) | 再生装置 | |
| JP3966342B2 (ja) | ディジタル信号再生装置 | |
| US6654413B2 (en) | Phase synchronization method for extended partial response, and phase synchronization circuit and read channel circuit using this method | |
| JP2004071060A (ja) | タイミングリカバリ方法及び記憶装置 | |
| US6879629B2 (en) | Method and apparatus for enhanced timing loop for a PRML data channel | |
| JP2006344255A (ja) | 位相誤差検出回路、位相同期ループ回路及び情報再生装置 | |
| JP4433437B2 (ja) | 再生装置 | |
| JP3428505B2 (ja) | ディジタル信号再生装置 | |
| JP3428525B2 (ja) | 記録情報再生装置 | |
| JP2888187B2 (ja) | 情報検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3687425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |