JP2008010049A - 情報再生装置 - Google Patents
情報再生装置 Download PDFInfo
- Publication number
- JP2008010049A JP2008010049A JP2006177673A JP2006177673A JP2008010049A JP 2008010049 A JP2008010049 A JP 2008010049A JP 2006177673 A JP2006177673 A JP 2006177673A JP 2006177673 A JP2006177673 A JP 2006177673A JP 2008010049 A JP2008010049 A JP 2008010049A
- Authority
- JP
- Japan
- Prior art keywords
- value
- response control
- reference value
- signal
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】PLL中心周波数がキャプチャ可能範囲内になるように変化させる場合、制御値がディジタル値であるため、PLL中心周波数の値が離散的に変化する。その結果、PLLがロック状態になるまでに時間がかかり、周波数制御も含めた引き込み時間が長くなる。
【解決手段】応答制御回路10は加算器9からの目標値と出力する応答制御後基準値とを比較して、目標値が応答制御後基準値より小なる値の時は、応答制御後基準値から予め定めた所定値減算した値を出力し、目標値が応答制御後基準値より大なる値の時は、応答制御後基準値に所定値を加算した値を出力し、目標値が応答制御後基準値と同一の時は応答制御後基準値を出力する。この動作は、Sync検出回路6から位相同期ループ回路がロック状態であることを示す検出ステータスが入力されるまで繰り返される。応答制御後基準値によりDPLLの中心周波数は連続的に、かつ、徐々に緩やかに変化する。
【選択図】図1
【解決手段】応答制御回路10は加算器9からの目標値と出力する応答制御後基準値とを比較して、目標値が応答制御後基準値より小なる値の時は、応答制御後基準値から予め定めた所定値減算した値を出力し、目標値が応答制御後基準値より大なる値の時は、応答制御後基準値に所定値を加算した値を出力し、目標値が応答制御後基準値と同一の時は応答制御後基準値を出力する。この動作は、Sync検出回路6から位相同期ループ回路がロック状態であることを示す検出ステータスが入力されるまで繰り返される。応答制御後基準値によりDPLLの中心周波数は連続的に、かつ、徐々に緩やかに変化する。
【選択図】図1
Description
本発明は情報再生装置に係り、特に反転間隔の最大値及び最小値が規定された変調方式により変調されたディジタル情報信号が同期信号と共に記録された円盤状記録媒体である光ディスクから光学的にディジタル情報信号を再生する情報再生装置に関する。
光ディスクに記録されている、反転間隔の最大値及び最小値が規定された変調方式により変調されたディジタル情報信号を光学的に再生する情報再生装置では、光ディスクから読み取った信号を位相同期ループ(PLL;Phase Locked Loop)回路に供給し、PLL回路により読み取り信号に同期したクロックを抽出し、そのクロックを用いて光ディスクの回転数を制御すると同時に、ディジタル情報信号の再生データを得る構成とされている。
このPLL回路は、入力信号である上記の読み取り信号を位相比較器に入力すると共に、電圧制御発振器(VCO)の出力発振周波数を直接に又は所定の分周比の分周器を通してループフィルタに供給し、更にループフィルタの出力信号を上記位相比較器に入力して、位相比較器で読み取り信号との位相差を検出し、その位相差に応じた位相誤差信号をVCOに電圧制御信号として供給してVCOの出力発振周波数を、上記位相差が所定値になるように可変制御するフィードバックループ回路であり、VCOから上記のクロックを出力する。
このPLL回路は、位相比較器で位相比較する2つの信号の周波数差が周波数引き込み範囲(キャプチャレンジ)内にない場合には、位相比較器によるVCOの制御が位相差を減少する方向に行われずに、いつまでも位相ロック状態にならずにロック外れの状態を継続する特性があり、また、外部からの入力信号(上記の場合は読み取り信号)が所定の周波数(上記の場合はクロック周波数)を中心として所定の周波数範囲(ロックレンジ)内にあるときには、入力信号の位相誤差に追従してVCOの出力発振周波数を可変制御する位相ロック状態を保持する特性を有する。
一方、近年、光ディスクのディスクサイズは変更せずに、その大容量化が益々要求されるようになってきており、それに伴い光ディスクの記録トラックピッチをより狭小化する高密度記録により、記録マークの最短マーク長の空間周波数が光学限界に近付いた状態となっており、最短マーク長の記録マークの読み取り信号レベルが極小となっている。この状態では、前記PLL回路のロックレンジが狭くなり、外乱に弱い状態となり、また、PLL回路のキャプチャレンジも狭くなる。特に、キャプチャレンジが狭くなるという現象は致命的であり、光ディスクからの読み取り信号の周波数が、PLL回路が予め定めた本来の引き込み動作を行うべき周波数に近付いても引き込むことができないという現象が生じるため、光ディスク再生システムとして成立しなくなってしまう。
そこで、光ディスクを回転するスピンドルモータの回転速度制御や、前記PLL回路の中心周波数を制御し、狭いチャプチャレンジやロックレンジを補うという方法が考えられる。その際、情報として利用されるものの一つが一定間隔で記録時に挿入される同期信号であり、光ディスクから読み取られた信号中の同期信号(一定パターンの11T(Tはチャネルクロックの周期;以下同じ))の最大反転間隔を検出し、スピンドルモータの回転数を制御する情報再生装置が従来開示されている(例えば、特許文献1参照)。もし、上記に示したように、最短記録マークの読み取り信号レベルが極小とならなければ、この特許文献1記載の情報再生装置は、正常に動作し、効果が期待できる。
しかし、前述した高密度光ディスクでは、最小反転間隔の読み取り信号レベルが極小となり、最大反転間隔以上の誤検出が発生し易くなるため、上記の特許文献1記載の情報再生装置では、正しい制御ができないという問題がある。そこで、PLL回路の中心周波数に対し、前記の同期信号の最大反転間隔を利用して、制御をかけることが考えられる。しかし、PLL回路がディジタルPLL(DPLL)の場合、制御する値が離散的になるため、DPLLがキャプチャすることができないという現象が発生する。
すなわち、同期信号の最大反転間隔に基づき、DPLLの内部のタイミング調整器に与える信号によりDPLLの中心周波数(以下、PLL中心周波数という)を制御する場合を考えると、同期信号の間隔を計数した結果も、同期信号の間隔でしか得られない。これを図で示すと、図8のようになる。図8(A)は、横軸を時間、縦軸をPLL中心周波数をとったときの図を示している。同図(A)に示すように、DPLLの制御値を初期値からPLL中心周波数がキャプチャ可能範囲I内になるように変化させていくが、制御値がディジタル値であるため、PLL中心周波数の値が離散的に変化する。その結果、図8(B)に示すように、初期状態からPLL中心周波数がキャプチャ可能範囲I内に入ったことを示すロック判定までに時間がかかり、その間DPLLは引き込みができない。そのため、周波数制御も含めた引き込み時間が長くなり、システムとして、悪影響を与える。
本発明は上記の点に鑑みなされたもので、PLL中心周波数を制御する際、離散的に変化させるのではなく、徐々に連続的に変化させることにより、迅速なPLLの引き込みを行い得る情報再生装置を提供することを目的とする。
上記の目的を達成するため、本発明は、反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号と、ディジタル情報信号に一定周期で挿入された、ディジタル情報信号の最大反転間隔よりも反転間隔が大に設定された特殊パターンの同期信号とが記録された記録媒体を再生する情報再生装置であって、記録媒体の記録信号を読み取る読み取り手段と、読み取り手段からの読み取り信号の反転間隔を順次に所定期間計測する計測手段と、計測手段で計測して得られた反転間隔のうち最大値を同期信号と推定し、推定した同期信号の位置情報に基づいて同期信号の出現間隔を検出する間隔検出手段と、読み取り信号が入力され、読み取り信号の位相に同期したクロックを生成すると共に、所望のビットレートのビットクロックでサンプリングしたディジタルデータを生成する位相同期ループ回路と、ディジタルデータを復号する復号手段と、間隔検出手段で検出した同期信号の出現間隔を、位相同期ループ回路の中心周波数を決めている基準値に対する補正量として基準値に加算して目標値を算出する加算手段と、目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値を生成し、その応答制御後基準値により位相同期ループ回路の中心周波数を制御する応答制御手段とを有することを特徴とする。
この発明では、位相同期ループ回路の中心周波数を、目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値により制御するようにしているため、位相同期ループ回路の中心周波数を離散的に変化させるのではなく、連続的に徐々に変化させることができる。
また、上記の目的を達成するため、本発明は反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号と、ディジタル情報信号に一定周期で挿入された、ディジタル情報信号の最大反転間隔よりも反転間隔が大に設定された特殊パターンの同期信号とが記録された記録媒体を再生する情報再生装置であって、記録媒体の記録信号を読み取る読み取り手段と、読み取り手段からの読み取り信号の反転間隔を順次に所定期間計測する計測手段と、計測手段で計測して得られた反転間隔のうち最大値を同期信号と推定し、推定した同期信号の位置情報に基づいて同期信号の出現間隔を検出する間隔検出手段と、読み取り信号をシステムクロックでディジタル信号に変換するA/D変換手段と、A/D変換手段から出力されたディジタル信号又は読み取り信号に対して、振幅を一定とする自動利得制御と、2値コンパレートの閾値を適切に直流制御する自動閾値制御とを行うATC・AGC手段と、A/D変換手段及びATC・AGC手段のそれぞれにより処理されたディジタル信号に対して、所望のビットレートのビットクロックでリサンプリングしたディジタルデータを生成するディジタル位相同期ループ回路と、ディジタルデータを復号する復号手段と、間隔検出手段で検出した同期信号の出現間隔を、ディジタル位相同期ループ回路の中心周波数を決めている基準値に対する補正量として基準値に加算して目標値を算出する加算手段と、目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値を生成し、その応答制御後基準値によりディジタル位相同期ループ回路の中心周波数を制御する応答制御手段とを有することを特徴とする。
また、上記の目的を達成するため、本発明は、復号手段の復号データに基づいて、位相同期ループ回路がロック状態であることを検出する検出手段を更に有し、応答制御手段は、目標値と応答制御後基準値とを比較して、目標値が応答制御後基準値より小なる値の時は、応答制御後基準値から予め定めた所定値減算した値を出力し、目標値が応答制御後基準値より大なる値の時は、応答制御後基準値に所定値を加算した値を出力し、目標値が応答制御後基準値と同一の時は応答制御後基準値を出力する比較演算手段と、比較演算手段の出力値を一時保持してから応答制御後基準値として出力する動作を、検出手段から位相同期ループ回路がロック状態であることを示す検出ステータスが入力されるまで繰り返す保持手段とからなることを特徴とする。
本発明によれば、位相同期ループ回路の中心周波数を、目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値により制御することにより、位相同期ループ回路の中心周波数を離散的に変化させるのではなく、連続的に徐々に変化させるようにしたため、位相同期ループ回路の中心周波数をキャプチャ可能範囲に確実に、しかも短時間で引き込みさせることができる。
次に、本発明の実施の形態について図面と共に説明する。図1は本発明になる情報再生装置の一実施の形態のブロック図を示す。本実施の形態で再生をする光ディスクは、反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号(例えば、ランレングス制限符号)に、特殊パターンの同期信号が一定周期で挿入された信号が、複数種類のマーク長の記録マークをスペースと適切に組み合わせたピット列として高密度で記録されているが、上記の同期信号は、その反転間隔が上記のディジタル情報信号の最大反転間隔よりも大とされており、例えば、ディジタル情報信号の最大反転間隔よりも大なる反転間隔が2つ以上連続している。
上記の光ディスクから、公知の構成の光ヘッド(図示せず)により光学的に読み取られた読み取り信号(再生信号)は、図1のA/D変換器1に供給され、ここで固定のシステムクロックでサンプリングされてディジタル信号に変換された後、ATC・AGC回路2で2値コンパレートの閾値を適切に直流(DC)制御する自動閾値制御(ATC)と振幅が一定に制御される自動利得制御(AGC)が行われる。
ATC・AGC回路2の出力信号は、DPLL(Digital PLL)3及び後述の同期信号間隔検出回路7に供給される。DPLL3は、自分自身のブロックの中でループが完結しているディジタルPLL回路で、A/D変換器1により固定のシステムクロックでサンプリングされている入力信号を、所望のビットレートのビットクロックでリサンプリングしたディジタルデータを生成し、後段のイコライザ(EQ)回路4に供給する。なお、ここで「リサンプリング」とは、ビットクロックのタイミングにおけるサンプリングデータを、システムクロックのタイミングでA/D変換して得たディジタル信号より間引き補間演算をして求めることをいう。なお、A/D変換器1を設ける位置は、DPLL3の入力側であればどこでもよい。
EQ回路4はDPLL3から出力されたディジタルデータに対してパーシャルレスポンス(PR)特性を付与して等化後再生波形を生成してビタビ復号回路5に供給する。ビタビタビ復号回路5の回路構成は公知であり、例えば等化後再生波形のサンプル値からブランチメトリックを計算するブランチメトリック演算回路と、そのブランチメトリックを1クロック毎に累積加算してパスメトリックを計算するパスメトリック演算回路と、パスメトリックが最小となる、最も確からしいデータ系列を選択する信号を記憶するパスメモリとよりなる。このパスメモリは、複数の候補系列を格納しており、パスメトリック演算回路からの選択信号に従って選択した候補系列を復号データ系列である2値データとして出力する。ビタビ復号回路5でビタビ復号されて得られた復号データは、Sync検出回路6に供給され、ここでSync(同期信号)が検出される。このSync(同期信号)は、特殊パターンの同期信号ではなく、光ディスクに記録されているディジタル情報信号中に一定周期で含まれる、固定パターンの同期信号である。Sync検出回路6はSync(同期信号)を安定して検出できたときは、同期検出ステータス信号を応答制御回路10に供給する。
本実施の形態は、上記の再生動作を行う情報再生装置において、同期信号間隔検出回路7、周波数補正回路8、加算器9及び応答制御回路10を設けて、応答制御回路10の出力信号でDPLL3の中心周波数を制御する点に特徴がある。図2はDPLL3の構成を、本実施の形態の要部の各ブロック2、7、8、9、10と共に示す図で、図1と同一構成部分には同一符号を付してある。
図2に示すように、DPLL3は、補間器31、位相検出器32、ループフィルタ33、加算器34、及びタイミング調整器35から構成された一巡のフィードバックループ回路で、補間器31はATC・AGC回路2から出力されたディジタル信号とタイミング調整器35からの信号とを入力信号として受け、タイミング調整器35から入力されるデータ点位相情報とビットクロックから位相点データのデータ値を補間により推定して出力する。この補間器31の出力データ値はリサンプリング信号として図1のEQ回路4に供給されると共に、位相検出器32に供給される。
位相検出器32は、リサンプリング信号からゼロクロス点を検出し、ゼロクロス点でのデータ値を利用して位相誤差として出力する。例えば、1ビット前のデータDi-1と現時点でのデータDiとからゼロクロス点を検出し、Di-1の極性に(Di-1+Di)/2を乗ずることにより、位相誤差が得られる。
位相検出器232の出力位相誤差信号は、ループフィルタ33で積分され、更に加算器34で加算器9の出力信号と加算された後、タイミング調整器35に供給され、ここでループフィルタ33の出力の次のデータ点位相の推定が行われ、このデータ点位相情報と、同じく生成されたビットクロックが補間器31に供給される。
一方、ATC・AGC回路2から出力されたディジタル信号は、同期信号間隔検出回路7にて、隣接する同期信号の間隔が検出される。同期信号間隔検出回路7では反転間隔の比較的長いものを同期信号と推定し、その出現間隔を測定する。同期信号間隔検出回路7で検出された同期信号間隔情報の一方はスピンドルサーボ回路に供給され、光ディスクの回転数、つまりスピンドルモータの回転制御に利用される。同期信号間隔情報の他方は、周波数補正回路8に供給され、同期信号間隔のずれを基に、DPLL3の中心周波数を決めている基準値(図示しないCPUより供給)に対する補正量として加算器9に供給されて加算され、目標値が生成される。この目標値は応答制御回路10に供給され、応答を制御した後、応答制御後基準値としてDPLL3内の加算器34に供給される。
次に、同期信号間隔検出回路7について更に詳細に説明する。図3は同期信号間隔検出回路7の一実施の形態のブロック図を示す。同図に示すように、同期信号間隔検出回路7は、反転間隔検出回路71、最大値検出回路72、同期信号抽出回路73及び間隔検出回路74から構成されている。同期信号間隔検出回路7では、まず、反転間隔検出回路71においてATC・AGC回路2より出力されたディジタル信号(サンプリングデータ)の、所定の閾値に応じた反転間隔を固定のクロックで計測(検出)する。
次に、最大値検出回路72は、反転間隔検出回路71で計測した所定の期間の反転間隔情報から、例えば連続する反転間隔2つ分の間隔情報を順次算出し、更にそれら複数の間隔情報の中から最大値を検出する。上記の所定の期間としては例えば、特殊パターンの同期信号の1周期記録期間(ある同期信号から次の隣接する同期信号までの記録区間)である。
次に、同期信号抽出回路73は、最大値検出回路72で検出した最大値のうち、確からしいものを抽出する。すなわち、本実施の形態で再生する光ディスクには、前述したように、ディジタル情報信号の最大反転間隔よりも大で、既知の同一の反転間隔が少なくとも2つ連続した同期信号が記録されていることが分かっているので、既知の連続する2つの反転間隔の合計の1周期分の間隔と同一か又はそれに近い最大値を確からしいもの、すなわち同期信号として抽出する。
同期検出回路74は同期信号抽出回路73で抽出された同期信号の位置に基づき、隣接した同期信号の出現間隔を所定のクロックで計測し、結果として同期信号間隔情報を生成する。この同期信号間隔情報は、スピンドルサーボ回路及び周波数補正回路8に供給される。
次に、本実施の形態の要部を構成する応答制御回路10について詳細に説明する。図4は応答制御回路10の一実施の形態のブロック図を示す。図4に示すように、応答制御回路10は、比較演算ブロック101とDラッチ回路102とから構成されている。比較演算ブロック101は、図1及び図2に示した加算器9から出力される目標値と、Dラッチ回路102から出力される応答制御後基準値とを入力として受け、それらの比較結果に応じて下記の論理に基づいて出力値Aを得る。この比較演算ブロック101における上記の論理は、加算器9からの目標値をB、Dラッチ回路102から出力される応答制御後基準値をAn-1とすると、次のように表される。
(1)An-1>Bのとき、A=An-1−α
(2)An-1=Bのとき、A=A
(3)An-1<Bのとき、A=An-1+α
ただし、αは任意の値である。
(2)An-1=Bのとき、A=A
(3)An-1<Bのとき、A=An-1+α
ただし、αは任意の値である。
比較演算ブロック101から上記の論理に基づいて出力された出力値Aは、Dラッチ回路102に供給されて所定のクロック毎にサンプリングされて一時保持された後、応答制御後基準値An-1として出力され、比較演算ブロック101及びDPLL3内の加算器34に供給される。このように構成されることにより、応答制御後基準値An-1は目標値Bに追従する形で、傾きαで緩やか、かつ連続した応答を示すことになる。この様子を図5を用いて説明する。
図5は、横軸を時間、縦軸をPLL中心周波数をとったときの図を示す。同図に実線IIで示すように、DPLLの応答制御後基準値An-1を初期値から変化させていくと、応答制御後基準値An-1が連続的に、かつ、緩やかに変化する値であるため、PLL中心周波数も連続的に、かつ、緩やかに変化してキャプチャ可能範囲IIIに確実に、しかも短時間で入ることができる。
図5は、キャプチャ動作をしていない状態であるが、DPLL3を動作させると、図6のようになる。図6(A)は、横軸を時間、縦軸をPLL中心周波数をとったときの図を示している。図6(A)に示すように、DPLL3の応答制御後基準値An-1を初期値からPLL中心周波数がキャプチャ可能範囲III内になるように変化させると、キャプチャ可能範囲IIIに短時間で入り、DPLL3がロックする。DPLL3がロック状態になると、図6(B)に示すようにSync検出回路6から出力される同期検出ステータスが同期したことを示す論理”1”となる。
この論理”1”の同期検出ステータスは図4に示すインバータ103で極性反転された後、Dラッチ回路102のイネーブル端子に供給され、Dラッチ回路102を動作保持状態とする。これにより、応答制御回路10は動作保持状態となり、周波数制御を停止するため、その後は安定した状態を維持できる。このように、本実施の形態によれば、応答制御回路10からDPLL3に供給する応答制御後基準値An-1を目標値Bに追従する形で、傾きαで緩やか、かつ連続した応答を示すようにしたため、周波数制御も含めた引き込み時間を、従来に比べて大幅に改善することが可能となる。
次に、本発明の他の実施の形態について図面と共に説明する。図7は本発明になる情報再生装置の他の実施の形態のブロック図を示す。同図中、図1と同一構成部分には同一符号を付してある。図7の実施の形態では、読み取り信号に対して、2値コンパレートの閾値を適切に直流(DC)制御する自動閾値制御(ATC)と共に振幅を一定に制御する自動利得制御(AGC)を行うATC・AGC回路11をアナログ回路で構成するとともに、同期信号間隔検出回路7、周波数補正回路8もアナログ回路で構成する。原理は図1の実施の形態と同じである。
図7のA/D変換器12は、電圧制御発振器(VCO)16の出力するクロックに基づいて、ATC・AGC回路11の出力信号のサンプリングを行う。A/D変換器12の出力信号は、イコライザ回路4により波形等化された後、ビタビ復号回路5にて復号される。その復号出力を用いて、Sync検出回路6が同期信号を検出する。A/D変換器12の出力信号は、また、位相検出回路13にも供給される。
位相検出回路13は、VCO16の出力するクロックとA/D変換器12の出力信号との間で位相比較を行い、その位相誤差信号を加算器14に出力する。加算器14は周波数補正回路8の出力信号と基準値とを上記の位相誤差信号に加えた信号を、目標値として応答制御回路15に供給する。この応答制御回路15は図4に示した応答制御回路と同様の動作を行い、得られた応答制御後基準値をVCO16に制御電圧として印加する。基準値は無くてもよいことはもちろんである(DCループゲインが高くなるだけである。)。同期信号間隔検出回路7では、本発明の要部である図3の機能がアナログ回路にて構成されており、図1の実施の形態と同等の効果を有する。
なお、本発明は上記の実施の形態に限定されるものではなく、図2〜図4の構成をコンピュータにより実現させるコンピュータプログラムも包含するものである。このコンピュータプログラムは、記録媒体に記録されていて記録媒体からコンピュータに取り込まれてもよく、また、通信ネットワークを介して配信されてコンピュータに取り込まれてもよい。
1、12 A/D変換器
2、11 ATC・AGC回路
3 DPLL
4 イコライザ(EQ)回路
7 同期信号間隔検出回路
8 周波数補正回路
9、14、34 加算器
10、15 応答制御回路
13 位相検出回路
16 電圧制御発振器(VCO)
31 補間器
32 位相検出器
33 ループフィルタ
35 タイミング調整器
71 反転間隔検出回路
72 最大値検出回路
73 同期信号抽出回路
74 間隔検出回路
101 比較演算ブロック
102 Dラッチ回路
103 インバータ
2、11 ATC・AGC回路
3 DPLL
4 イコライザ(EQ)回路
7 同期信号間隔検出回路
8 周波数補正回路
9、14、34 加算器
10、15 応答制御回路
13 位相検出回路
16 電圧制御発振器(VCO)
31 補間器
32 位相検出器
33 ループフィルタ
35 タイミング調整器
71 反転間隔検出回路
72 最大値検出回路
73 同期信号抽出回路
74 間隔検出回路
101 比較演算ブロック
102 Dラッチ回路
103 インバータ
Claims (3)
- 反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号と、前記ディジタル情報信号に一定周期で挿入された、前記ディジタル情報信号の最大反転間隔よりも反転間隔が大に設定された特殊パターンの同期信号とが記録された記録媒体を再生する情報再生装置であって、
前記記録媒体の記録信号を読み取る読み取り手段と、
前記読み取り手段からの読み取り信号の反転間隔を順次に所定期間計測する計測手段と、
前記計測手段で計測して得られた前記反転間隔のうち最大値を前記同期信号と推定し、推定した同期信号の位置情報に基づいて同期信号の出現間隔を検出する間隔検出手段と、
前記読み取り信号が入力され、該読み取り信号の位相に同期したクロックを生成すると共に、所望のビットレートのビットクロックでサンプリングしたディジタルデータを生成する位相同期ループ回路と、
前記ディジタルデータを復号する復号手段と、
前記間隔検出手段で検出した前記同期信号の出現間隔を、前記位相同期ループ回路の中心周波数を決めている基準値に対する補正量として前記基準値に加算して目標値を算出する加算手段と、
前記目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値を生成し、その応答制御後基準値により前記位相同期ループ回路の中心周波数を制御する応答制御手段と
を有することを特徴とする情報再生装置。 - 反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号と、前記ディジタル情報信号に一定周期で挿入された、前記ディジタル情報信号の最大反転間隔よりも反転間隔が大に設定された特殊パターンの同期信号とが記録された記録媒体を再生する情報再生装置であって、
前記記録媒体の記録信号を読み取る読み取り手段と、
前記読み取り手段からの読み取り信号の反転間隔を順次に所定期間計測する計測手段と、
前記計測手段で計測して得られた前記反転間隔のうち最大値を前記同期信号と推定し、推定した同期信号の位置情報に基づいて同期信号の出現間隔を検出する間隔検出手段と、
前記読み取り信号をシステムクロックでディジタル信号に変換するA/D変換手段と、
前記A/D変換手段から出力されたディジタル信号又は前記読み取り信号に対して、振幅を一定とする自動利得制御と、2値コンパレートの閾値を適切に直流制御する自動閾値制御とを行うATC・AGC手段と、
前記A/D変換手段及び前記ATC・AGC手段のそれぞれにより処理されたディジタル信号に対して、所望のビットレートのビットクロックでリサンプリングしたディジタルデータを生成するディジタル位相同期ループ回路と、
前記ディジタルデータを復号する復号手段と、
前記間隔検出手段で検出した前記同期信号の出現間隔を、前記ディジタル位相同期ループ回路の中心周波数を決めている基準値に対する補正量として前記基準値に加算して目標値を算出する加算手段と、
前記目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値を生成し、その応答制御後基準値により前記ディジタル位相同期ループ回路の中心周波数を制御する応答制御手段と
を有することを特徴とする情報再生装置。 - 前記復号手段の復号データに基づいて、前記位相同期ループ回路がロック状態であることを検出する検出手段を更に有し、
前記応答制御手段は、
前記目標値と前記応答制御後基準値とを比較して、前記目標値が前記応答制御後基準値より小なる値の時は、前記応答制御後基準値から予め定めた所定値減算した値を出力し、前記目標値が前記応答制御後基準値より大なる値の時は、前記応答制御後基準値に前記所定値を加算した値を出力し、前記目標値が前記応答制御後基準値と同一の時は前記応答制御後基準値を出力する比較演算手段と、
前記比較演算手段の出力値を一時保持してから前記応答制御後基準値として出力する動作を、前記検出手段から前記位相同期ループ回路がロック状態であることを示す検出ステータスが入力されるまで繰り返す保持手段と
からなることを特徴とする請求項1又は2記載の情報再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006177673A JP2008010049A (ja) | 2006-06-28 | 2006-06-28 | 情報再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006177673A JP2008010049A (ja) | 2006-06-28 | 2006-06-28 | 情報再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008010049A true JP2008010049A (ja) | 2008-01-17 |
Family
ID=39068118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006177673A Pending JP2008010049A (ja) | 2006-06-28 | 2006-06-28 | 情報再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008010049A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH087468A (ja) * | 1994-06-24 | 1996-01-12 | Toshiba Corp | 光ディスク再生装置 |
JP2001035095A (ja) * | 1999-07-21 | 2001-02-09 | Victor Co Of Japan Ltd | ディジタル信号再生装置 |
JP2002175674A (ja) * | 2000-12-05 | 2002-06-21 | Sony Corp | フェイズロックドループ回路 |
JP2006504217A (ja) * | 2002-10-23 | 2006-02-02 | 松下電器産業株式会社 | 周波数位相制御装置および最尤復号器 |
-
2006
- 2006-06-28 JP JP2006177673A patent/JP2008010049A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH087468A (ja) * | 1994-06-24 | 1996-01-12 | Toshiba Corp | 光ディスク再生装置 |
JP2001035095A (ja) * | 1999-07-21 | 2001-02-09 | Victor Co Of Japan Ltd | ディジタル信号再生装置 |
JP2002175674A (ja) * | 2000-12-05 | 2002-06-21 | Sony Corp | フェイズロックドループ回路 |
JP2006504217A (ja) * | 2002-10-23 | 2006-02-02 | 松下電器産業株式会社 | 周波数位相制御装置および最尤復号器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7616395B2 (en) | Information reproduction apparatus | |
JP4156595B2 (ja) | 周波数制御装置、周波数制御方法、制御プログラム、情報再生装置および情報再生方法 | |
JPH1186441A (ja) | データ復調方法及びこれを用いた光ディスク装置 | |
JPH0773598A (ja) | タイミング抽出回路とこれを用いた記録再生装置 | |
US20070025224A1 (en) | Optical disk drive | |
KR100726787B1 (ko) | 적응등화회로 및 적응등화방법 | |
JP4172406B2 (ja) | 再生装置 | |
KR20060122736A (ko) | 주파수 제어장치 및 정보 재생장치 | |
US20090052294A1 (en) | Information recording medium, information reproducing apparatus and information reproducing method | |
JP3687425B2 (ja) | ディジタル信号再生装置 | |
KR20030000349A (ko) | 워블 신호를 이용한 시스템 클록 생성 장치 및 그를이용한 데이터 재생 장치 | |
JP2002008322A (ja) | クロック抽出回路 | |
US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
JP2008010049A (ja) | 情報再生装置 | |
JP2002358736A (ja) | データ再生装置に用いられるクロック調整装置 | |
JP4665597B2 (ja) | 位相同期装置および方法、データ再生装置および方法、並びに、プログラム | |
JP2008010048A (ja) | ディスク再生装置 | |
JP3966342B2 (ja) | ディジタル信号再生装置 | |
JP4072746B2 (ja) | 再生装置 | |
JP4433437B2 (ja) | 再生装置 | |
JP4131213B2 (ja) | 再生装置及びプログラム | |
JP2800758B2 (ja) | クロック抽出回路 | |
JP2009158080A (ja) | 光ディスク再生装置及びフェイズロックループ回路 | |
JP2006134501A (ja) | 位相同期装置及びデータ再生装置 | |
JP3781163B2 (ja) | 再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080630 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100527 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |