JP2001274203A - ２メタル基板とｂｇａ構造 - Google Patents
２メタル基板とｂｇａ構造Info
- Publication number
- JP2001274203A JP2001274203A JP2000088512A JP2000088512A JP2001274203A JP 2001274203 A JP2001274203 A JP 2001274203A JP 2000088512 A JP2000088512 A JP 2000088512A JP 2000088512 A JP2000088512 A JP 2000088512A JP 2001274203 A JP2001274203 A JP 2001274203A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- copper foil
- blind via
- via hole
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ブラインドビアホールの穴埋め加工を行うこと
により製造工程を減少させ、生産性及び信頼性を高めた
２メタル基板とＢＧＡの構造を提供することにある。 【解決手段】接着剤層無しの両面銅被覆積層板を構成す
る銅箔１／ベース材２／銅箔４の構成の片面側の銅箔表
面よりレーザ光７でブラインドビアホール１７を形成
し、このブラインドビアホール１７にＣｕめっき１３を
施して導通化した２メタル基板において、前記ブライン
ドビアホール１７の開口部分のみを、前記Ｃｕめっき１
３後に、順次Ｎｉめっき１８及びＡｕめっき８して、ブ
ラインドビアホール１７を穴埋する。
により製造工程を減少させ、生産性及び信頼性を高めた
２メタル基板とＢＧＡの構造を提供することにある。 【解決手段】接着剤層無しの両面銅被覆積層板を構成す
る銅箔１／ベース材２／銅箔４の構成の片面側の銅箔表
面よりレーザ光７でブラインドビアホール１７を形成
し、このブラインドビアホール１７にＣｕめっき１３を
施して導通化した２メタル基板において、前記ブライン
ドビアホール１７の開口部分のみを、前記Ｃｕめっき１
３後に、順次Ｎｉめっき１８及びＡｕめっき８して、ブ
ラインドビアホール１７を穴埋する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（Ball Gri
d Array ）用の２層配線ＴＡＢ（Tape AutomatedBondin
g）テープ等、絶縁性基板の両面に配線パターンを有し
た２メタル基板（２層配線板）に関し、特に配線ピッチ
８０μｍ以下を得るのに適した２メタル基板およびこれ
をベース材とするＢＧＡ構造に関するものである。
d Array ）用の２層配線ＴＡＢ（Tape AutomatedBondin
g）テープ等、絶縁性基板の両面に配線パターンを有し
た２メタル基板（２層配線板）に関し、特に配線ピッチ
８０μｍ以下を得るのに適した２メタル基板およびこれ
をベース材とするＢＧＡ構造に関するものである。
【０００２】
【従来の技術】電子機器の小型軽量化に伴い、その構成
部品についても一層の高機能化、高密度化が図られてい
る。近年、ＬＳＩなどの半導体素子の実装部品は高集積
化と共に多ピン化が進められ、これに対応するため、Ｂ
ＧＡ（Ball Grid Array ）／ＣＳＰ（Chip Size Packag
e or Chip Scale Package ）のようにピンピッチが広く
とれ、ベアチップの採用が可能なパッケージ実装技術の
開発が行われている。また、高密度実装化を推進するに
当たっては、ＴＡＢテープやプリント配線板などの基板
のファインパターン化が図られ、さらにプリント配線板
ではビルドアップ多層配線板のように基板の多層化が進
められている。
部品についても一層の高機能化、高密度化が図られてい
る。近年、ＬＳＩなどの半導体素子の実装部品は高集積
化と共に多ピン化が進められ、これに対応するため、Ｂ
ＧＡ（Ball Grid Array ）／ＣＳＰ（Chip Size Packag
e or Chip Scale Package ）のようにピンピッチが広く
とれ、ベアチップの採用が可能なパッケージ実装技術の
開発が行われている。また、高密度実装化を推進するに
当たっては、ＴＡＢテープやプリント配線板などの基板
のファインパターン化が図られ、さらにプリント配線板
ではビルドアップ多層配線板のように基板の多層化が進
められている。
【０００３】ＴＡＢテープにおいてはポリイミドテープ
をベース材としてその片面に配線パターンを形成した１
メタルＴＡＢテープが一般的であるが、パソコンなどに
搭載されるチップは高周波化が進んでおり、これに伴い
伝送速度の早い回路の必要性が高まってきていることか
ら、これに対応したＴＡＢテープとしてポリイミドテー
プをベース材としてその上下に配線パターンを形成した
２メタル（２層配線）ＴＡＢテープが実用化されてい
る。
をベース材としてその片面に配線パターンを形成した１
メタルＴＡＢテープが一般的であるが、パソコンなどに
搭載されるチップは高周波化が進んでおり、これに伴い
伝送速度の早い回路の必要性が高まってきていることか
ら、これに対応したＴＡＢテープとしてポリイミドテー
プをベース材としてその上下に配線パターンを形成した
２メタル（２層配線）ＴＡＢテープが実用化されてい
る。
【０００４】この２メタルＴＡＢテープを製造する従来
技術としては、図９に示すように、２枚の銅箔１、４間
に絶縁層としてポリイミド樹脂層２を有する接着剤無し
２層Ｃｕ貼りＣＣＬ（Copper Clad Laminate）テープ３
をベース材として用意し（図９（ａ））、その片面の銅
箔４にフォトレジスト６を付け、露光・エッチングによ
りビアホールパターンを持つＣｕ配線パターン３４を形
成した後（図９（ｂ）〜（ｅ））、レーザー加工により
ビアホールパターン部から銅箔１に達するブラインドビ
アホール１７をポリイミド樹脂層２に形成する（図９
（ｆ））。次いで、そのブラインドビアホール１７内に
Ｃｕめっき１３を行って、Ｃｕ配線パターン３４と他側
の銅箔１とを連結する（図９（ｆ）〜（ｈ））。さらに
他の片面にフォトレジとエッチングによりＣｕ配線パタ
ーンを形成する。Ｃｕ配線パターンを両面に形成した
後、その上に必要に応じてフォトソルダレジストあるい
はエポキシ系ソルダレジストを印刷法で塗布してコート
し、その後ベークを行う。そして配線パターン上にＮｉ
／Ａｕめっき等を行っている。
技術としては、図９に示すように、２枚の銅箔１、４間
に絶縁層としてポリイミド樹脂層２を有する接着剤無し
２層Ｃｕ貼りＣＣＬ（Copper Clad Laminate）テープ３
をベース材として用意し（図９（ａ））、その片面の銅
箔４にフォトレジスト６を付け、露光・エッチングによ
りビアホールパターンを持つＣｕ配線パターン３４を形
成した後（図９（ｂ）〜（ｅ））、レーザー加工により
ビアホールパターン部から銅箔１に達するブラインドビ
アホール１７をポリイミド樹脂層２に形成する（図９
（ｆ））。次いで、そのブラインドビアホール１７内に
Ｃｕめっき１３を行って、Ｃｕ配線パターン３４と他側
の銅箔１とを連結する（図９（ｆ）〜（ｈ））。さらに
他の片面にフォトレジとエッチングによりＣｕ配線パタ
ーンを形成する。Ｃｕ配線パターンを両面に形成した
後、その上に必要に応じてフォトソルダレジストあるい
はエポキシ系ソルダレジストを印刷法で塗布してコート
し、その後ベークを行う。そして配線パターン上にＮｉ
／Ａｕめっき等を行っている。
【０００５】
【発明が解決しようとする課題】しかしながら、ベース
材が接着剤レスのため加工工程が多くなることと、ブラ
インドビアホール（ブラインドビア）構造のためＣｕめ
っき層で導通化しても、ブラインドビアホールの充満が
不十分で、次のフォトレジストのコート時に気泡が発生
し、Ｃｕ層の配線エッチング時に断線となり、歩留りの
低下し配線ピッチ：５０μｍ以下のＣＳＰ（Chip Scale
Package）用ＢＧＡとして使えない。
材が接着剤レスのため加工工程が多くなることと、ブラ
インドビアホール（ブラインドビア）構造のためＣｕめ
っき層で導通化しても、ブラインドビアホールの充満が
不十分で、次のフォトレジストのコート時に気泡が発生
し、Ｃｕ層の配線エッチング時に断線となり、歩留りの
低下し配線ピッチ：５０μｍ以下のＣＳＰ（Chip Scale
Package）用ＢＧＡとして使えない。
【０００６】そこで本発明の目的は、上記課題を解決
し、接着剤レスの両面Ｃｕ貼りベーステープにＣｕ表面
よりレーザー（直径８０μｍ以下）で穴開け後、ブライ
ンドビアホールを形成してブラインドビアホールの開口
部分のみをＣｕめっき後、ＮｉめっきとＡｕめっきした
構造にすることで、ブラインドビアホールの穴埋め加工
ができ、これにより製造工程を減少させること、さらに
は使用する配線の銅箔の種類を限定せずに生産性及び信
頼性を高めた２層配線ＴＡＢテープ等の２メタル基板と
ＢＧＡ構造とを提供することにある。
し、接着剤レスの両面Ｃｕ貼りベーステープにＣｕ表面
よりレーザー（直径８０μｍ以下）で穴開け後、ブライ
ンドビアホールを形成してブラインドビアホールの開口
部分のみをＣｕめっき後、ＮｉめっきとＡｕめっきした
構造にすることで、ブラインドビアホールの穴埋め加工
ができ、これにより製造工程を減少させること、さらに
は使用する配線の銅箔の種類を限定せずに生産性及び信
頼性を高めた２層配線ＴＡＢテープ等の２メタル基板と
ＢＧＡ構造とを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、両面銅接着剤レスベース材のブラインド
ビアホール構造をレーザー加工で行うことと、ブライン
ドビアホールとその周辺にのみＣｕめっきとＮｉめっ
き、Ａｕめっきする構造とすることを、要点とするもの
であり、具体的には次のように構成したものである。
め、本発明は、両面銅接着剤レスベース材のブラインド
ビアホール構造をレーザー加工で行うことと、ブライン
ドビアホールとその周辺にのみＣｕめっきとＮｉめっ
き、Ａｕめっきする構造とすることを、要点とするもの
であり、具体的には次のように構成したものである。
【０００８】（１）請求項１の発明は、接着剤層無しの
両面銅被覆積層板を構成する銅箔／ベース材／銅箔構成
の片面側の銅箔表面よりレーザ光でブラインドビアホー
ルを形成し、このブラインドビアホールに銅めっきを施
して導通化した２メタル基板において、前記ブラインド
ビアホールの開口部分のみを、前記Ｃｕめっき後に、順
次Ｎｉめっき及びＡｕめっきして、前記ブラインドビア
ホールを穴埋めしたことを特徴とする。
両面銅被覆積層板を構成する銅箔／ベース材／銅箔構成
の片面側の銅箔表面よりレーザ光でブラインドビアホー
ルを形成し、このブラインドビアホールに銅めっきを施
して導通化した２メタル基板において、前記ブラインド
ビアホールの開口部分のみを、前記Ｃｕめっき後に、順
次Ｎｉめっき及びＡｕめっきして、前記ブラインドビア
ホールを穴埋めしたことを特徴とする。
【０００９】（２）請求項２の発明は、請求項１記載の
２メタル基板において、前記両面銅被覆積層板の銅箔
が、圧延箔、電解箔又は電解箔のいずれか１の銅箔材料
から成ることを特徴とする。
２メタル基板において、前記両面銅被覆積層板の銅箔
が、圧延箔、電解箔又は電解箔のいずれか１の銅箔材料
から成ることを特徴とする。
【００１０】（３）請求項３の発明は、請求項１又は２
記載の２メタル基板において、前記両面銅被覆積層板の
ベース材が、ポリイミド、ＢＴレジン、ガラスエポキシ
いずれか１の樹脂から成り、その吸水率が２．８以下
（２３℃の水中２４時間浸漬試験）であることを特徴と
する。
記載の２メタル基板において、前記両面銅被覆積層板の
ベース材が、ポリイミド、ＢＴレジン、ガラスエポキシ
いずれか１の樹脂から成り、その吸水率が２．８以下
（２３℃の水中２４時間浸漬試験）であることを特徴と
する。
【００１１】（４）請求項４の発明は、請求項１、２又
は３記載の２メタル基板において、上記Ｃｕめっき、Ｎ
ｉめっき及びＡｕめっきしたブラインドビアホールに、
さらにＮｉ、Ａｕ、あるいはＳｎはんだめっき層を形成
したことを特徴とする。
は３記載の２メタル基板において、上記Ｃｕめっき、Ｎ
ｉめっき及びＡｕめっきしたブラインドビアホールに、
さらにＮｉ、Ａｕ、あるいはＳｎはんだめっき層を形成
したことを特徴とする。
【００１２】（５）請求項５の発明はＢＧＡ構造を対象
としたものであり、請求項１、２、３又は４記載の２メ
タルＴＡＢテープに半導体素子を搭載して前記銅箔の配
線パターンの一方と接続し、その配線パターンとビアホ
ールを通して導通する他方の銅箔の配線パターンにはん
だボールを設けたことを特徴とする。
としたものであり、請求項１、２、３又は４記載の２メ
タルＴＡＢテープに半導体素子を搭載して前記銅箔の配
線パターンの一方と接続し、その配線パターンとビアホ
ールを通して導通する他方の銅箔の配線パターンにはん
だボールを設けたことを特徴とする。
【００１３】（要点の補足説明） （ａ）ブラインドビアホールの開口部分のみ、即ちブラ
インドビアホール及びその周辺のみをＣｕめっき後、Ｎ
ｉめっき及びＡｕめっきする構造にすること。
インドビアホール及びその周辺のみをＣｕめっき後、Ｎ
ｉめっき及びＡｕめっきする構造にすること。
【００１４】ブラインドビアホール及びその周辺のみを
Ｃｕめっき後、ＮｉめっきとＡｕめっきする構造にする
ことでブラインドビアホールの穴埋めを行う。特にＮｉ
めっきは、めっきの付け回りが良好であり、穴埋めに効
果的である。なお、その後、Ｎｉめっきの上にＡｕめっ
きを施すのは、あとでＮｉめっきとＡｕめっきを再度実
施するときの密着性と耐酸化性（工程での熱履歴による
酸化の防止）を向上するためである。
Ｃｕめっき後、ＮｉめっきとＡｕめっきする構造にする
ことでブラインドビアホールの穴埋めを行う。特にＮｉ
めっきは、めっきの付け回りが良好であり、穴埋めに効
果的である。なお、その後、Ｎｉめっきの上にＡｕめっ
きを施すのは、あとでＮｉめっきとＡｕめっきを再度実
施するときの密着性と耐酸化性（工程での熱履歴による
酸化の防止）を向上するためである。
【００１５】このブラインドビアホールの穴埋めによ
り、フォトレジストの塗布後のベークによる発泡でのフ
ォトレジストの破れを防止し、しかもその穴埋めにより
加工工程を減少させることができる。
り、フォトレジストの塗布後のベークによる発泡でのフ
ォトレジストの破れを防止し、しかもその穴埋めにより
加工工程を減少させることができる。
【００１６】（ｂ）ベース材は、ポリイミド、ＢＴレジ
ン、ガラスエポキシで吸水率が、２．８以下（２３℃の
水中２４時間浸漬試験）であること。
ン、ガラスエポキシで吸水率が、２．８以下（２３℃の
水中２４時間浸漬試験）であること。
【００１７】これは、はんだリフロー時にベース材の吸
水率が大きいと、ベース材と銅箔との間で剥離する、い
わゆるホップコーン現象が発生し、ＢＧＡ構造としては
信頼性のないものとなり、使えなくなることによる。
水率が大きいと、ベース材と銅箔との間で剥離する、い
わゆるホップコーン現象が発生し、ＢＧＡ構造としては
信頼性のないものとなり、使えなくなることによる。
【００１８】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００１９】（実施形態１、図１〜図２）図１及び図２
に、本発明の２メタル基板とＢＧＡ構造の第１の実施形
態を示す。
に、本発明の２メタル基板とＢＧＡ構造の第１の実施形
態を示す。
【００２０】図１（ａ）は、２層ＣＣＬ（Copper Clad
Laminate）テープ３つまり接着剤無し両面銅被覆積層板
（ここでは接着剤層レスの両面銅キャストベース材）を
示す。この２層ＣＣＬテープ３の材料構成は、厚さ１８
μｍの三井金属製の高温高伸び箔のＨＴＥ箔である銅箔
１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μｍ
の三井金属製の高温高伸び箔ＨＴＥ箔である銅箔４の構
成である。即ち、三井金属製の高温高伸び箔のＨＴＥ箔
厚さ１８μｍを用い、接着剤レス両面銅被覆の２層ＣＣ
Ｌ（厚さ１８μｍ／５０μｍ／１８μｍ）キャスティン
グ材を作成した。なお、銅箔１は後に信号層として、ま
た銅箔４は後にグランド層となる部分である。
Laminate）テープ３つまり接着剤無し両面銅被覆積層板
（ここでは接着剤層レスの両面銅キャストベース材）を
示す。この２層ＣＣＬテープ３の材料構成は、厚さ１８
μｍの三井金属製の高温高伸び箔のＨＴＥ箔である銅箔
１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μｍ
の三井金属製の高温高伸び箔ＨＴＥ箔である銅箔４の構
成である。即ち、三井金属製の高温高伸び箔のＨＴＥ箔
厚さ１８μｍを用い、接着剤レス両面銅被覆の２層ＣＣ
Ｌ（厚さ１８μｍ／５０μｍ／１８μｍ）キャスティン
グ材を作成した。なお、銅箔１は後に信号層として、ま
た銅箔４は後にグランド層となる部分である。
【００２１】次に、図１（ｂ）に示すように、ダイレク
トレーザ（レーザ光７）を用いて、片面の銅箔４とポリ
イミド樹脂層２に、デバイスホール９とブラインドビア
ホール１７の穴あけ加工を実施した。
トレーザ（レーザ光７）を用いて、片面の銅箔４とポリ
イミド樹脂層２に、デバイスホール９とブラインドビア
ホール１７の穴あけ加工を実施した。
【００２２】その穴あけ加工した銅箔４上に、ブライン
ドビアホール１７及びその周辺のみを残してフォトレジ
ストをコーティングし、図１（ｃ）に示すように、Ｃｕ
めっき１３を１５μｍ厚さ施して、ブラインドビアホー
ル１７を導通化した。しかし、これだけではブラインド
ビアホールの充満が不十分で、次のフォトレジストのコ
ート時に気泡が発生し、Ｃｕ層の配線エッチング時に断
線する可能性がある。そこで、続いて、このブラインド
ビアホール１７のＣｕめっき１３上に、Ｎｉめっき１８
を８μｍ厚さでめっきし、さらに、その上にＡｕめっき
８を１μｍ厚さで施し、これによりブラインドビアホー
ル１７の完全な穴埋めを行った。
ドビアホール１７及びその周辺のみを残してフォトレジ
ストをコーティングし、図１（ｃ）に示すように、Ｃｕ
めっき１３を１５μｍ厚さ施して、ブラインドビアホー
ル１７を導通化した。しかし、これだけではブラインド
ビアホールの充満が不十分で、次のフォトレジストのコ
ート時に気泡が発生し、Ｃｕ層の配線エッチング時に断
線する可能性がある。そこで、続いて、このブラインド
ビアホール１７のＣｕめっき１３上に、Ｎｉめっき１８
を８μｍ厚さでめっきし、さらに、その上にＡｕめっき
８を１μｍ厚さで施し、これによりブラインドビアホー
ル１７の完全な穴埋めを行った。
【００２３】次に、ドライフィルムレジストを両面に貼
り、Ｃｕエッチングにより、めっきした銅箔４の層側
に、新たにグランドパターンを形成する一方、めっきし
ない反対の銅箔１の層側には、ビームリード２５を持つ
配線パターン（配線ピッチ５０μｍ）を形成した（図１
（ｄ））。
り、Ｃｕエッチングにより、めっきした銅箔４の層側
に、新たにグランドパターンを形成する一方、めっきし
ない反対の銅箔１の層側には、ビームリード２５を持つ
配線パターン（配線ピッチ５０μｍ）を形成した（図１
（ｄ））。
【００２４】次に、図１（ｅ）に示すように、感光性系
ソルダレジスト６を印刷塗布し、露光・現像してフォト
ソルダレジスト６をパターニング（１０μｍの加工精
度）し、１．０％アルカリ水溶液（ＮａＯＨ）で現像
後、１５０℃でベークして硬化（硬化後の厚さ２０μ
ｍ）することにより、はんだボール用ビア６ａを形成し
た。その後、配線パターンにＮｉ／Ａｕめっきを行い製
品のＢＧＡ用２層配線ＴＡＢテープとした。
ソルダレジスト６を印刷塗布し、露光・現像してフォト
ソルダレジスト６をパターニング（１０μｍの加工精
度）し、１．０％アルカリ水溶液（ＮａＯＨ）で現像
後、１５０℃でベークして硬化（硬化後の厚さ２０μ
ｍ）することにより、はんだボール用ビア６ａを形成し
た。その後、配線パターンにＮｉ／Ａｕめっきを行い製
品のＢＧＡ用２層配線ＴＡＢテープとした。
【００２５】また、比較のため、通常の銅箔である日本
電解製のＳＬＰ箔を用いた接着剤無し両面銅被覆ＣＣ
Ｌ、即ち、厚さ１８μｍの日本電解製ＳＬＰ箔である銅
箔１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μ
ｍの日本電解製ＳＬＰ箔である銅箔１から成る２層ＣＣ
Ｌテープを用いて上記と同じ工程で製品を作成した。
電解製のＳＬＰ箔を用いた接着剤無し両面銅被覆ＣＣ
Ｌ、即ち、厚さ１８μｍの日本電解製ＳＬＰ箔である銅
箔１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μ
ｍの日本電解製ＳＬＰ箔である銅箔１から成る２層ＣＣ
Ｌテープを用いて上記と同じ工程で製品を作成した。
【００２６】続いて、図２に示すように、上記ＢＧＡ用
２層配線ＴＡＢテープを用いてＢＧＡ構造の半導体装置
を構成した。まず、図２（ｆ）に示すように、インナリ
ードボンディング１０でＬＳｌチップ１２のＡｌ素子電
極にダイレクト接合した。その後、封止樹脂２３によ
り、接合部を封止した。また、グランド面つまり銅箔４
の側に、接着剤１９を介してステフナー２０を張り付け
た。さらに、はんだボール用ビア６ａにはんだボールを
リフローして、図２（ｇ）に示すように、直径０．６mm
のはんだボール１６を計８６４個搭載した。
２層配線ＴＡＢテープを用いてＢＧＡ構造の半導体装置
を構成した。まず、図２（ｆ）に示すように、インナリ
ードボンディング１０でＬＳｌチップ１２のＡｌ素子電
極にダイレクト接合した。その後、封止樹脂２３によ
り、接合部を封止した。また、グランド面つまり銅箔４
の側に、接着剤１９を介してステフナー２０を張り付け
た。さらに、はんだボール用ビア６ａにはんだボールを
リフローして、図２（ｇ）に示すように、直径０．６mm
のはんだボール１６を計８６４個搭載した。
【００２７】かくして得られた本実施形態と比較例のＢ
ＧＡ構造の特性試験として、両者を８５℃×８５％ＲＨ
に１９６時間保持し吸湿後、温度サイクルを、−６５℃
（３０分保持）＋１５０℃（３０分保持）を２０００サ
イクル実施し、比較検討した。その結果、上記比較例で
は２０００サイクルまで両者の組み合わせの製品がリー
ド断線が発生せず、本発明の接着剤ありの組み合わせで
は良好な結果が得られた。
ＧＡ構造の特性試験として、両者を８５℃×８５％ＲＨ
に１９６時間保持し吸湿後、温度サイクルを、−６５℃
（３０分保持）＋１５０℃（３０分保持）を２０００サ
イクル実施し、比較検討した。その結果、上記比較例で
は２０００サイクルまで両者の組み合わせの製品がリー
ド断線が発生せず、本発明の接着剤ありの組み合わせで
は良好な結果が得られた。
【００２８】上記実施形態では、デバイスホール有りの
形態について説明したが、本発明はこれに限られるもの
ではなく、図３〜図４のようにビームリードをダイレク
トでバンプにボンディングする場合や、図５〜図６のよ
うにデバイスホール無しのフリップチップや、図７〜図
８のようにボンディングタイプのＴＡＢテープにも応用
することが可能である。
形態について説明したが、本発明はこれに限られるもの
ではなく、図３〜図４のようにビームリードをダイレク
トでバンプにボンディングする場合や、図５〜図６のよ
うにデバイスホール無しのフリップチップや、図７〜図
８のようにボンディングタイプのＴＡＢテープにも応用
することが可能である。
【００２９】（実施形態２、図３〜図４）図３〜図４
に、ビームリード２５をダイレクトでバンプにボンディ
ングする形態例を示す。
に、ビームリード２５をダイレクトでバンプにボンディ
ングする形態例を示す。
【００３０】図３（ａ）に示すように、上述の厚さ１８
μｍの三井金属製の高温高伸び箔のＨＴＥ箔である銅箔
１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μｍ
の三井金属製の高温高伸び箔ＨＴＥ箔である銅箔４の構
成である２層ＣＣＬテープ３を用意する。
μｍの三井金属製の高温高伸び箔のＨＴＥ箔である銅箔
１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μｍ
の三井金属製の高温高伸び箔ＨＴＥ箔である銅箔４の構
成である２層ＣＣＬテープ３を用意する。
【００３１】次に、図３（ｂ）に示すように、レーザ光
７を用いて、片面の銅箔１とポリイミド樹脂層２に、デ
バイスホール９とブラインドビアホール１７を穴あけ加
工する。
７を用いて、片面の銅箔１とポリイミド樹脂層２に、デ
バイスホール９とブラインドビアホール１７を穴あけ加
工する。
【００３２】その穴あけ加工した銅箔１上に、ブライン
ドビアホール１７及びその周辺のみを残してドライフィ
ルム２６を設け、図３（ｃ）に示すように、Ｃｕめっき
１３を１５μｍ厚さで施して、ブラインドビアホール１
７を導通化する。続いて、このブラインドビアホール１
７のＣｕめっき１３上に、Ｎｉめっき１８を８μｍ厚さ
で施し、さらに、その上にＡｕめっき８を１μｍ厚さで
施し、以てブラインドビアホール１７の完全な穴埋めを
行う。
ドビアホール１７及びその周辺のみを残してドライフィ
ルム２６を設け、図３（ｃ）に示すように、Ｃｕめっき
１３を１５μｍ厚さで施して、ブラインドビアホール１
７を導通化する。続いて、このブラインドビアホール１
７のＣｕめっき１３上に、Ｎｉめっき１８を８μｍ厚さ
で施し、さらに、その上にＡｕめっき８を１μｍ厚さで
施し、以てブラインドビアホール１７の完全な穴埋めを
行う。
【００３３】次に、ドライフィルムレジストを両面に貼
り、Ｃｕエッチングにより、めっきした銅箔１の層側
に、配線パターン（配線ピッチ５０μｍ）を形成する一
方、めっきしてない反対の銅箔４の層側には、ビームリ
ード２５を持つ配線パターンを形成する（図４
（ｄ））。
り、Ｃｕエッチングにより、めっきした銅箔１の層側
に、配線パターン（配線ピッチ５０μｍ）を形成する一
方、めっきしてない反対の銅箔４の層側には、ビームリ
ード２５を持つ配線パターンを形成する（図４
（ｄ））。
【００３４】次に、図４（ｄ）に示すように、感光性系
ソルダレジスト６を印刷塗布し、露光・現像してフォト
ソルダレジスト６をパターニング（１０μｍの加工精
度）し、１．０％アルカリ水溶液（ＮａＯＨ）で現像
後、１５０℃でベークして硬化（硬化後の厚さ２０μ
ｍ）することにより、はんだボール用ビア６ａを形成す
る。その後、配線パターンにＮｉ／Ａｕめっきを行い製
品のＢＧＡ用２層配線ＴＡＢテープとする。
ソルダレジスト６を印刷塗布し、露光・現像してフォト
ソルダレジスト６をパターニング（１０μｍの加工精
度）し、１．０％アルカリ水溶液（ＮａＯＨ）で現像
後、１５０℃でベークして硬化（硬化後の厚さ２０μ
ｍ）することにより、はんだボール用ビア６ａを形成す
る。その後、配線パターンにＮｉ／Ａｕめっきを行い製
品のＢＧＡ用２層配線ＴＡＢテープとする。
【００３５】続いて、図４（ｄ）に示すように、はんだ
ボール用ビア６ａの形成されていない側に、ダイアタッ
チ剤１１を介してＬＳｌチップ１２を固定する。
ボール用ビア６ａの形成されていない側に、ダイアタッ
チ剤１１を介してＬＳｌチップ１２を固定する。
【００３６】次に、図４（ｅ）示すように、ボンディン
グツールによりビームリード２５を押し下げて切断し、
そのままＬＳｌチップ１２のＡｌ素子電極にダイレクト
接合する。その後、封止樹脂２３により、接合部を封止
する。そして、はんだボール用ビア６ａにはんだボール
１６をリフローして搭載する。
グツールによりビームリード２５を押し下げて切断し、
そのままＬＳｌチップ１２のＡｌ素子電極にダイレクト
接合する。その後、封止樹脂２３により、接合部を封止
する。そして、はんだボール用ビア６ａにはんだボール
１６をリフローして搭載する。
【００３７】（実施形態３、図５〜図６）図５〜図６
に、デバイスホール無しのフリップチップの形態例を示
す。
に、デバイスホール無しのフリップチップの形態例を示
す。
【００３８】まず、図５（ａ）に示すように、厚さ１８
μｍの三井金属製の高温高伸び箔のＨＴＥ箔である銅箔
１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μｍ
の三井金属製の高温高伸び箔ＨＴＥ箔である銅箔４の構
成である２層ＣＣＬテープ３を用意する。
μｍの三井金属製の高温高伸び箔のＨＴＥ箔である銅箔
１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μｍ
の三井金属製の高温高伸び箔ＨＴＥ箔である銅箔４の構
成である２層ＣＣＬテープ３を用意する。
【００３９】次に、図５（ｂ）に示すように、レーザ光
を用いて、片面の銅箔４とポリイミド樹脂層２に、ブラ
インドビアホール１７を穴あけ加工する。その穴あけ加
工した銅箔４上に、ブラインドビアホール１７及びその
周辺のみを残してドライフィルム２６を設け、図５
（ｃ）に示すように、Ｃｕめっき１３を１５μｍ厚さで
施して、ブラインドビアホール１７を導通化する。続い
て、このブラインドビアホール１７のＣｕめっき１３上
に、Ｎｉめっき１８を８μｍ厚さで施し、さらに、その
上にＡｕめっき８を１μｍ厚さで施し、以てブラインド
ビアホール１７の完全な穴埋めを行う。
を用いて、片面の銅箔４とポリイミド樹脂層２に、ブラ
インドビアホール１７を穴あけ加工する。その穴あけ加
工した銅箔４上に、ブラインドビアホール１７及びその
周辺のみを残してドライフィルム２６を設け、図５
（ｃ）に示すように、Ｃｕめっき１３を１５μｍ厚さで
施して、ブラインドビアホール１７を導通化する。続い
て、このブラインドビアホール１７のＣｕめっき１３上
に、Ｎｉめっき１８を８μｍ厚さで施し、さらに、その
上にＡｕめっき８を１μｍ厚さで施し、以てブラインド
ビアホール１７の完全な穴埋めを行う。
【００４０】次に、ドライフィルムレジストを両面に貼
り、Ｃｕエッチングにより、めっきした銅箔４の層側
に、配線パターン（配線ピッチ５０μｍ）を形成する一
方、めっきしてない反対の銅箔１の層側には、フリップ
チップ接合領域２７を持つ配線パターンを形成する（図
６（ｄ））。
り、Ｃｕエッチングにより、めっきした銅箔４の層側
に、配線パターン（配線ピッチ５０μｍ）を形成する一
方、めっきしてない反対の銅箔１の層側には、フリップ
チップ接合領域２７を持つ配線パターンを形成する（図
６（ｄ））。
【００４１】次に、図６（ｄ）に示すように、感光性系
ソルダレジスト６を印刷塗布し、露光・現像してフォト
ソルダレジスト６をパターニング（１０μｍの加工精
度）し、１．０％アルカリ水溶液（ＮａＯＨ）で現像
後、１５０℃でベークして硬化（硬化後の厚さ２０μ
ｍ）することにより、はんだボール用ビア６ａを形成す
る。その後、配線パターンにＮｉ／Ａｕめっきを行い製
品のＢＧＡ用２層配線ＴＡＢテープとする。
ソルダレジスト６を印刷塗布し、露光・現像してフォト
ソルダレジスト６をパターニング（１０μｍの加工精
度）し、１．０％アルカリ水溶液（ＮａＯＨ）で現像
後、１５０℃でベークして硬化（硬化後の厚さ２０μ
ｍ）することにより、はんだボール用ビア６ａを形成す
る。その後、配線パターンにＮｉ／Ａｕめっきを行い製
品のＢＧＡ用２層配線ＴＡＢテープとする。
【００４２】続いて、図６（ｄ）に示すように、はんだ
ボール用ビア６ａの形成されていない側に、ダイアタッ
チ剤１１を介してＬＳＩチップ１２を固定する。このと
き、銅箔１のフリップチップ接合領域２７に、ＬＳＩチ
ップ１２のＡｌ素子電極が、フリップチップ接合１４に
てダイレクトに接合する。そして接合部をアンダフィル
剤１５により封止する。
ボール用ビア６ａの形成されていない側に、ダイアタッ
チ剤１１を介してＬＳＩチップ１２を固定する。このと
き、銅箔１のフリップチップ接合領域２７に、ＬＳＩチ
ップ１２のＡｌ素子電極が、フリップチップ接合１４に
てダイレクトに接合する。そして接合部をアンダフィル
剤１５により封止する。
【００４３】最後に、図６（ｅ）示すように、はんだボ
ール用ビア６ａに、はんだボール１６をリフローして搭
載する。
ール用ビア６ａに、はんだボール１６をリフローして搭
載する。
【００４４】（実施形態４、図７〜図８）図７〜図８
に、ボンディングタイプのＴＡＢテープに応用する形態
例を示す。
に、ボンディングタイプのＴＡＢテープに応用する形態
例を示す。
【００４５】まず、図７（ａ）に示すように、厚さ１８
μｍの三井金属製の高温高伸び箔のＨＴＥ箔である銅箔
１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μｍ
の三井金属製の高温高伸び箔ＨＴＥ箔である銅箔４の構
成である２層ＣＣＬテープ３を用意する。
μｍの三井金属製の高温高伸び箔のＨＴＥ箔である銅箔
１／厚さ５０μｍのポリイミド樹脂層２／厚さ１８μｍ
の三井金属製の高温高伸び箔ＨＴＥ箔である銅箔４の構
成である２層ＣＣＬテープ３を用意する。
【００４６】次に、図７（ｂ）に示すように、レーザ光
を用いて、片面の銅箔４とポリイミド樹脂層２に、ブラ
インドビアホール１７を穴あけ加工する。その穴あけ加
工した銅箔４上に、ブラインドビアホール１７及びその
周辺のみを残してドライフィルム２６を設け、図７
（ｃ）に示すように、Ｃｕめっき１３を１５μｍ厚さで
施して、ブラインドビアホール１７を導通化する。続い
て、このブラインドビアホール１７のＣｕめっき１３上
に、Ｎｉめっき１８を８μｍ厚さで施し、さらに、その
上にＡｕめっき８を１μｍ厚さで施し、以てブラインド
ビアホール１７の完全な穴埋めを行う。
を用いて、片面の銅箔４とポリイミド樹脂層２に、ブラ
インドビアホール１７を穴あけ加工する。その穴あけ加
工した銅箔４上に、ブラインドビアホール１７及びその
周辺のみを残してドライフィルム２６を設け、図７
（ｃ）に示すように、Ｃｕめっき１３を１５μｍ厚さで
施して、ブラインドビアホール１７を導通化する。続い
て、このブラインドビアホール１７のＣｕめっき１３上
に、Ｎｉめっき１８を８μｍ厚さで施し、さらに、その
上にＡｕめっき８を１μｍ厚さで施し、以てブラインド
ビアホール１７の完全な穴埋めを行う。
【００４７】次に、ドライフィルムレジストを両面に貼
り、Ｃｕエッチングにより、めっきした銅箔４の層側
に、配線パターン（配線ピッチ５０μｍ）を形成する一
方、めっきしてない反対の銅箔１の層側には、ボンディ
ング接合領域２８を持つ配線パターンを形成する（図６
（ｄ））。
り、Ｃｕエッチングにより、めっきした銅箔４の層側
に、配線パターン（配線ピッチ５０μｍ）を形成する一
方、めっきしてない反対の銅箔１の層側には、ボンディ
ング接合領域２８を持つ配線パターンを形成する（図６
（ｄ））。
【００４８】次に、図８（ｄ）に示すように、感光性系
ソルダレジスト６を印刷塗布し、露光・現像してフォト
ソルダレジスト６をパターニング（１０μｍの加工精
度）し、１．０％アルカリ水溶液（ＮａＯＨ）で現像
後、１５０℃でベークして硬化（硬化後の厚さ２０μ
ｍ）することにより、はんだボール用ビア６ａを形成す
る。その後、配線パターンにＮｉ／Ａｕめっきを行い製
品のＢＧＡ用２層配線ＴＡＢテープとする。
ソルダレジスト６を印刷塗布し、露光・現像してフォト
ソルダレジスト６をパターニング（１０μｍの加工精
度）し、１．０％アルカリ水溶液（ＮａＯＨ）で現像
後、１５０℃でベークして硬化（硬化後の厚さ２０μ
ｍ）することにより、はんだボール用ビア６ａを形成す
る。その後、配線パターンにＮｉ／Ａｕめっきを行い製
品のＢＧＡ用２層配線ＴＡＢテープとする。
【００４９】続いて、図８（ｄ）に示すように、はんだ
ボール用ビア６ａの形成されていない側に、ダイアタッ
チ剤１１を介してＬＳＩチップ１２を固定し、そのＡｌ
素子電極と銅箔１のボンディング接合領域２８とをワイ
ヤボンディング２２により結線する。
ボール用ビア６ａの形成されていない側に、ダイアタッ
チ剤１１を介してＬＳＩチップ１２を固定し、そのＡｌ
素子電極と銅箔１のボンディング接合領域２８とをワイ
ヤボンディング２２により結線する。
【００５０】そして、図８（ｅ）示すように、接合部を
アンダフィル剤１５により封止し、はんだボール用ビア
６ａに、はんだボール１６をリフローして搭載する。
アンダフィル剤１５により封止し、はんだボール用ビア
６ａに、はんだボール１６をリフローして搭載する。
【００５１】上記実施形態２〜４の２層配線板およびＢ
ＧＡ構造は、気泡によるフォトレジストの破れが無くな
り配線のエッチングによる断線が無く、温度サイクル試
験の繰り返し熱応力の負荷に対しての信頼性の優れた、
微細配線（ピッチ８０μｍ以下）の２層配線ＴＡＢテー
プあるいは２層配線板およびＢＧＡ構造のパッケージを
供給できた。
ＧＡ構造は、気泡によるフォトレジストの破れが無くな
り配線のエッチングによる断線が無く、温度サイクル試
験の繰り返し熱応力の負荷に対しての信頼性の優れた、
微細配線（ピッチ８０μｍ以下）の２層配線ＴＡＢテー
プあるいは２層配線板およびＢＧＡ構造のパッケージを
供給できた。
【００５２】
【発明の効果】以上説明したように本発明は、次のよう
な優れた効果を奏する。
な優れた効果を奏する。
【００５３】（１）請求項１、２および５に記載の発明
によれば、ブラインドビアホールの穴埋めが可能とな
り、気泡によるフォトレジストの破れが無くなり、配線
のエッチングによる断線が無く、信頼性の高い２メタル
基板とＣＳＰ・ＢＧＡ構造を提供することができた。
によれば、ブラインドビアホールの穴埋めが可能とな
り、気泡によるフォトレジストの破れが無くなり、配線
のエッチングによる断線が無く、信頼性の高い２メタル
基板とＣＳＰ・ＢＧＡ構造を提供することができた。
【００５４】（２）請求項３、５に記載の発明によれ
ば、両面銅被覆積層板のベース材が吸水率が低いポリイ
ミド樹脂層などから成るため、２層配線ＴＡＢテープの
耐マイグレーション特性が向上した。また銅箔除去後の
銅箔粗化面の転写によるポリイミドの粗さによりフォト
ソルダレジストとの密着も高く信頼性がある。
ば、両面銅被覆積層板のベース材が吸水率が低いポリイ
ミド樹脂層などから成るため、２層配線ＴＡＢテープの
耐マイグレーション特性が向上した。また銅箔除去後の
銅箔粗化面の転写によるポリイミドの粗さによりフォト
ソルダレジストとの密着も高く信頼性がある。
【００５５】（３）請求項４、５に記載の発明によれ
ば、上記Ｃｕめっき、Ｎｉめっき及びＡｕめっきしたブ
ラインドビアホールに、さらにＮｉ、Ａｕ、あるいはＳ
ｎはんだめっき層を形成しているため、２層配線ＴＡＢ
テープのブラインドビアホールの穴埋めが完全であり、
そのため、ベース材のコストが高価であっても、製造の
歩留りと生産性が向上し安定していることから量産がで
きるようになり、全体の製造コストが低下した。
ば、上記Ｃｕめっき、Ｎｉめっき及びＡｕめっきしたブ
ラインドビアホールに、さらにＮｉ、Ａｕ、あるいはＳ
ｎはんだめっき層を形成しているため、２層配線ＴＡＢ
テープのブラインドビアホールの穴埋めが完全であり、
そのため、ベース材のコストが高価であっても、製造の
歩留りと生産性が向上し安定していることから量産がで
きるようになり、全体の製造コストが低下した。
【図１】本発明の第１の実施形態に係る２メタル基板の
製作工程を示す横断面図である。
製作工程を示す横断面図である。
【図２】図１の製作工程に続くＢＧＡ構造の製作工程を
示すを示す横断面図である。
示すを示す横断面図である。
【図３】本発明の第２の実施形態に係る２メタル基板の
製作工程を示す横断面図である。
製作工程を示す横断面図である。
【図４】図３の製作工程に続く２メタル基板の製作工程
とＢＧＡ構造の製作工程を示すを示す横断面図である。
とＢＧＡ構造の製作工程を示すを示す横断面図である。
【図５】本発明の第３の実施形態に係る２メタル基板の
製作工程を示す横断面図である。
製作工程を示す横断面図である。
【図６】図５の製作工程に続く２メタル基板の製作工程
とＢＧＡ構造の製作工程を示すを示す横断面図である。
とＢＧＡ構造の製作工程を示すを示す横断面図である。
【図７】本発明の第４の実施形態に係る２メタル基板の
製作工程を示す横断面図である。
製作工程を示す横断面図である。
【図８】図７の製作工程に続くＢＧＡ構造の製作工程を
示すを示す横断面図である。
示すを示す横断面図である。
【図９】従来の２メタル基板の製作工程を示す横断面図
である。
である。
１ 銅箔（信号層） ２ ポリイミド樹脂層 ３ ２層ＣＣＬ（接着剤レス両面銅被覆ＣＣＬ）テープ ４ 銅箔（グランド層） ６ 感光性ソルダレジスト ６ａ はんだボール用ビア ７ レーザ光 ８ Ａｕめっき ９ デバイスホール １２ ＬＳＩチップ １３ Ｃｕめっき １６ はんだボール １７ ブラインドビアホール １８ Ｎｉめっき
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 3/00 Ｎ 3/00 3/34 ５０５Ａ 3/34 ５０５ Ｈ０１Ｌ 23/12 Ｑ
Claims (5)
- 【請求項１】接着剤層無しの両面銅被覆積層板を構成す
る銅箔／ベース材／銅箔構成の片面側の銅箔表面よりレ
ーザ光でブラインドビアホールを形成し、このブライン
ドビアホールに銅めっきを施して導通化した２メタル基
板において、 前記ブラインドビアホールの開口部分のみを、前記Ｃｕ
めっき後に、順次Ｎｉめっき及びＡｕめっきして、前記
ブラインドビアホールを穴埋めしたことを特徴とする２
メタル基板。 - 【請求項２】前記両面銅被覆積層板の銅箔が、圧延箔、
電解箔又は電解箔のいずれか１の銅箔材料から成ること
を特徴とする請求項１記載の２メタル基板。 - 【請求項３】前記両面銅被覆積層板のベース材が、ポリ
イミド、ＢＴレジン、ガラスエポキシいずれか１の樹脂
から成り、その吸水率が２．８以下（２３℃の水中２４
時間浸漬試験）であることを特徴とする請求項１又は２
記載の２メタル基板。 - 【請求項４】上記Ｃｕめっき、Ｎｉめっき及びＡｕめっ
きしたブラインドビアに、更にＮｉ、Ａｕ、あるいはＳ
ｎはんだめっき層を形成したことを特徴とする請求項
１、２又は３記載の２メタル基板。 - 【請求項５】請求項１、２、３又は４記載の２メタルＴ
ＡＢテープに半導体素子を搭載して前記銅箔の配線パタ
ーンの一方と接続し、その配線パターンとビアホールを
通して導通する他方の銅箔の配線パターンにはんだボー
ルを設けたことを特徴とするＢＧＡ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088512A JP2001274203A (ja) | 2000-03-24 | 2000-03-24 | ２メタル基板とｂｇａ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088512A JP2001274203A (ja) | 2000-03-24 | 2000-03-24 | ２メタル基板とｂｇａ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274203A true JP2001274203A (ja) | 2001-10-05 |
Family
ID=18604385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088512A Pending JP2001274203A (ja) | 2000-03-24 | 2000-03-24 | ２メタル基板とｂｇａ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001274203A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188314A (ja) * | 2001-12-20 | 2003-07-04 | Sony Corp | 素子内蔵基板の製造方法および素子内蔵基板 |
| JP2010050247A (ja) * | 2008-08-21 | 2010-03-04 | Hitachi Cable Ltd | Ｔａｂテープおよびその製造方法 |
| CN104701191A (zh) * | 2013-12-06 | 2015-06-10 | 毅宝力科技有限公司 | 生产制造载体的***和方法 |
-
2000
- 2000-03-24 JP JP2000088512A patent/JP2001274203A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188314A (ja) * | 2001-12-20 | 2003-07-04 | Sony Corp | 素子内蔵基板の製造方法および素子内蔵基板 |
| JP2010050247A (ja) * | 2008-08-21 | 2010-03-04 | Hitachi Cable Ltd | Ｔａｂテープおよびその製造方法 |
| CN104701191A (zh) * | 2013-12-06 | 2015-06-10 | 毅宝力科技有限公司 | 生产制造载体的***和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7185429B2 (en) | Manufacture method of a flexible multilayer wiring board | |
| JP4361826B2 (ja) | 半導体装置 | |
| US5361491A (en) | Process for producing an IC-mounting flexible circuit board | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| JP2002314000A (ja) | ボール・グリッド・アレイ基板ビア構造 | |
| JP4170266B2 (ja) | 配線基板の製造方法 | |
| TW200935573A (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
| TW201104767A (en) | Semiconductor package with NSMD type solder mask and method for manufacturing the same | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JP2001274203A (ja) | ２メタル基板とｂｇａ構造 | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2001274204A (ja) | ２メタル基板とｂｇａ構造 | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JP2002043745A (ja) | 配線基板及びそれを用いた半導体装置 | |
| JP2001156121A (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
| JP3037603B2 (ja) | 半導体パッケージ用プリント回路基板 | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| WO1994025984A1 (en) | Ic package and method of its manufacture | |
| JP2002043456A (ja) | 多層印刷配線基板 | |
| JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
| JP2000058705A (ja) | 半導体装置およびその製造方法 | |
| JP2000183531A (ja) | 実装基板及び実装構造体 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP3877358B2 (ja) | Ｉｃ搭載用多層プリント配線板 |