JP3681063B2 - バイアス電位発生回路 - Google Patents
バイアス電位発生回路 Download PDFInfo
- Publication number
- JP3681063B2 JP3681063B2 JP2002292325A JP2002292325A JP3681063B2 JP 3681063 B2 JP3681063 B2 JP 3681063B2 JP 2002292325 A JP2002292325 A JP 2002292325A JP 2002292325 A JP2002292325 A JP 2002292325A JP 3681063 B2 JP3681063 B2 JP 3681063B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- bias
- bias potential
- return
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶パネル等を駆動する駆動回路のバイアス電位を発生するバイアス電位発生回路であって、パワーセーブ時にオフさせ、パワーセーブ状態から動作状態に復帰させる時に高速に復帰させるバイアス電位発生回路に関するものである。
【０００２】
【従来の技術】
近年、液晶パネルは携帯機器用途に用途が広がりつつあり、そのために消費電力の低減が強く要望されている。低消費電力化に対応するためには、液晶駆動回路において非表示期間であるブランキング期間時に出力回路を止め、定常電流をゼロにするパワーセーブ動作を行うのが効果的である。消費電力の低減を図るためには、頻繁にパワーセーブを行うのがより良いが、パワーセーブ後にすぐに駆動出力を行う必要がある。そのため、パワーセーブ状態から動作状態に高速に復帰させることが重要となる。
【０００３】
以下に、パワーセーブ状態から動作状態に高速に復帰させることを可能とした従来のバイアス電位発生回路と駆動出力回路について図９を参照して説明する。図９は従来の液晶駆動回路用のバイアス電位発生回路とｎ出力の駆動出力回路との回路図である。ここでは、液晶駆動出力数がｎ出力の場合を例にして説明する。
【０００４】
３０はバイアス電位発生回路である。バイアス電位発生回路３０は、Ｐチャネル型ＭＯＳトランジスタ２,５,７と、Ｎチャネル型ＭＯＳトランジスタ４,６,９,１０と、抵抗３と、インバータ８と、制御回路３１とにより構成される。バイアス電位発生回路３０は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるＶＩＡＳＰバイアス電位と、定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【０００５】
次に、以上のように構成されたバイアス電位発生回路について、パワーセーブ状態からの復帰動作について説明する。
【０００６】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であり、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、制御回路３１は高速復帰信号ＲＴを非アクティブ状態（Ｌｏｗ）にしてＮチャネル型ＭＯＳトランジスタ１０のゲート電位に供給する。高速復帰信号ＲＴはクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形状に成形される。Ｎチャネル型ＭＯＳトランジスタ１０は、高速復帰信号ＲＴ（非アクティブ状態）によりオフとなる。
【０００７】
以上の状態になると、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４とによりバイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６とによりバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【０００８】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。すると、バイアス電位発生回路３０内の定常電流は０になり、パワーセーブ状態となる。
【０００９】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが“Ｌ”になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４とにより、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があるために、このままでは、バイアス電位ＶＩＡＳＰが電位復帰するには時間がかかる。
【００１０】
そこで、制御回路３１は高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にしてＮチャネル型ＭＯＳトランジスタ１０のゲート電位に供給する。これにより、Ｎチャネル型ＭＯＳトランジスタ１０は一定時間オン状態が維持される。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになって所定の電位に高速に戻る。
【００１１】
このとき、バイアス電位ＶＩＡＳＰが復帰することにより、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６とによりバイアス電位ＶＩＡＳＮが所定の電位に復帰し、復帰動作が完了する（例えば、特許文献１参照。）。
【００１２】
【特許文献１】
特許第３１４７０７９号明細書（全文参照）
【００１３】
【発明が解決しようとする課題】
しかしながら、従来のバイアス電位発生回路では、バイアス電位を高速復帰させるには、まだ十分とはいえないという課題がある。以下、説明する。
【００１４】
従来のバイアス電位発生回路では、Ｎチャネル型ＭＯＳトランジスタ１０の働きによりバイアス電位ＶＩＩＳＰを高速復帰させることが可能であるものの、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６とによる微小電流でバイアス電位ＶＩＡＳＮを復帰させる構造となっている。そのため、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３３（１）〜３３（ｎ）とを充電するのに時間がかかり、このことがバイアス電位ＶＩＡＳＮの高速復帰を妨げる要因となっている。
【００１５】
また、従来のバイアス電位発生回路においては、温度や電源電圧等の変化に応じて高速復帰信号ＲＴを最適に調整する必要がある。そうしないと、バイアス電位ＶＩＡＳＰをグランド側へ引っ張りすぎたり、引っ張り足らなかったりし、消費電流の増加や復帰時間の遅延を起こしてしまう。これに対して、バイアス電位発生回路を高速復帰させるために必要となる高速復帰信号ＲＴの信号形態（例えばパルス幅）は温度や電源電圧等の変化に応じて変動するという特徴がある。そのため、バイアス電位ＶＩＡＳＰを高速復帰させるためには、高速復帰信号ＲＴの信号形態をある条件での最適な値に決めて設計を行う必要がある。しかしながら、従来のバイアス電位発生回路では、高速復帰信号ＲＴの信号形態を、高速に復帰するのに最適な状態に調整することはできなかった。
【００１６】
本発明は、上記従来の課題を解決するものであり、バイアス電位を高速に復帰させることができるバイアス電位発生回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明は、パワーセーブモードにおいて生成される待機電位と、動作モードにおいて生成されるバイアス電位とを択一的に出力ノードへ出力するバイアス電位発生回路であって、前記バイアス電位の電位レベルを前もって定め、前記バイアス電位を前記出力ノードへ出力するバイアス電位出力部と、前記待機電位の電位レベルを前もって定め、前記出力ノードへ出力する待機電位出力部と、前記パワーセーブモードから前記動作モードへ移行したときから所定時間、待機電位の電位レベルとは異なるレベルの電位を前記出力ノードへ出力する電位復帰部と、前記電位復帰部に接続され、前記所定時間を変化させる駆動制御部と、を有する、ことを特徴とする。
【００１８】
これにより、動作モードにおいて生成されるバイアス電位毎に電位復帰動作を実施できるので、その復帰動作が確実となる。その結果、復帰時間の短縮化を図ることができる。
【００１９】
なお、前記駆動制御部は、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものであり、
かつ前記駆動制御部は、前記パルス波形信号生成用のクロック信号を発生させる発振回路を有するものであるのが好ましい。そうすれば、クロック信号を外部から入力させる端子を省略することができる。
【００２０】
なお、前記電位復帰部の駆動時間を任意に設定する駆動時間設定部をさらに有するのが好ましい。そうすれば、バイアス電位発生回路を高速復帰させるために必要な電位復帰部の駆動時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じた駆動時間を調整することが可能となる。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００２１】
このような駆動時間の調整を具体的に可能とする構成としては次のようなものがある。すなわち、前記駆動制御部を、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものとする。そして、前記駆動時間設定部を、前記パルス波形信号のパルス波形幅の設定値を出力するレジスタとする。
【００２２】
また、本発明は、パワーセーブモードにおいて生成される待機電位と、動作モードにおいて生成されるバイアス電位とを択一的に出力ノードへ出力するバイアス電位発生回路であって、前記バイアス電位の電位レベルを前もって定め、前記バイアス電位を前記出力ノードへ出力するバイアス電位出力部と、前記待機電位の電位レベルを前もって定め、前記出力ノードへ出力する待機電位出力部と、前記パワーセーブモードから前記動作モードへ移行したときから所定時間、復帰電流を送ることにより、待機電位の電位レベルとは異なるレベルの電位を前記出力ノードへ出力する電位復帰部と、前記電位復帰部において送られる前記復帰電流を任意に設定する電流設定部と、を有する、ことを特徴とする。そうすれば、バイアス電位発生回路を高速復帰させるために必要な復帰電流を、最適に調整することが可能となる。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を過不足なくしかも高速に復帰させることが出来る。
【００２３】
このような駆動電流の調整を具体的に可能とする構成としては次のようなものがある。すなわち、前記電位復帰部を、互いに並列接続されて前記復帰電流を発生させる複数のＭＯＳトランジスタとする。そして、前記電流設定部を、前記ＭＯＳトランジスタそれぞれに対して導通制御信号を個別に供給するものとする。
【００２４】
また、本発明は、パワーセーブモードにおいて生成される待機電位と、動作モードにおいて生成されるバイアス電位とを択一的に出力ノードへ出力するバイアス電位発生回路であって、前記バイアス電位の電位レベルを前もって定め、前記バイアス電位を前記出力ノードへ出力するバイアス電位出力部と、前記待機電位の電位レベルを前もって定め、前記出力ノードへ出力する待機電位出力部と、前記パワーセーブモードから前記動作モードへ移行したときから所定時間、待機電位の電位レベルとは異なるレベルの電位を前記出力ノードへ出力する電位復帰部と、前記電位復帰部は、ゲート電位とドレイン電位とが短絡されることで閾値電圧を発生させるＭＯＳトランジスタを複数備えるとともにこれらＭＯＳトランジスタが直列に接続されたものであり、前記ＭＯＳトランジスタの設置数を変動させることで前記バイアス電位の復帰動作で用いる復帰電位を任意に設定可能とする、ことを特徴とする。そうすれば、復帰電圧を任意に設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を過不足なくしかも高速に復帰させることが出来る。なお、この場合、前記電位復帰部に接続され、前記所定時間を変化させる駆動制御部をさらに備えることが好ましい。
【００２５】
なお、前記バイアス電位と同等電位を有する基準電位を発生させる基準電位発生部をさらに有し、
前記駆動制御部は、前記発生電位が前記基準電位に到達しない期間は前記電位復帰部を駆動させ、到達した時点で駆動を停止するものであるのが好ましい。そうすれば、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００２６】
なお、前記電位復帰部は、前記バイアス電位と同等の電位を有する復帰電位を発生させる復帰電位発生部を有し、前記発生電位を前記待機電位から前記バイアス電位に復帰させる際に前記発生電位を復帰電位に短絡させるものから構成することができる。そうすれば、電源電圧変化や温度変化等が発生した場合においても、停止状態から動作状態への復帰時に電位復帰部の駆動時間にかかわらず、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００２７】
【発明の実施形態】
（第１の実施形態）
図１に本発明の第１の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００２８】
図１において、１はバイアス電位発生回路である。バイアス電位発生回路１は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２とＮチャネル型ＭＯＳトランジスタ４,６,９,１０と抵抗３とインバータ８,１３と制御回路１１と発振回路１４とレジスタ１５Ａとにより構成される。バイアス電位発生回路１は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【００２９】
制御回路１１は、発振回路１４が出力するクロック入力ＣＬＫに基づいてパルス波形状の高速復帰信号ＲＴを出力する。制御回路１１は、高速復帰信号ＲＴのパルス幅をレジスタ１５Ａが出力する設定値に基づいて調整する。
【００３０】
次に、以上のように構成されたバイアス電位発生回路１のパワーセーブ状態からの復帰動作を説明する。
【００３１】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０は、制御回路１１の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるため、オフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２は、高速復帰信号ＮＲＴがアクティブ状態（Ｈｉｇｈ）であるためにオフしている。高速復帰信号ＮＲＴは、高速復帰信号ＲＴがインバータ１３により反転されることで生成される。
【００３２】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによってバイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【００３３】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９とがオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮが待機電圧に移行するため、バイアス電位発生回路１内の定常電流は０になり、パワーセーブ状態となる。
【００３４】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。
【００３５】
しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが所定の電位に復帰するには時間がかかる。
【００３６】
そこで、制御回路１１は、発振回路１４から供給されるクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形の高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。制御回路１１は、図２に示すように、高速復帰信号ＲＴのパルス幅（アクティブ期間）をレジスタ１５Ａの設定値に応じて設定する。図２に示す例では、レジスタ１５Ａの設定値が１の場合には、高速復帰信号ＲＴのパルス幅（アクティブ期間）をクロック入力ＣＬＫの１パルス幅に設定する。同様に、上記設定値が２の場合には、高速復帰信号ＲＴのパルス幅（アクティブ期間）をクロック入力ＣＬＫの２パルス幅に設定し、上記設定値が３の場合には、高速復帰信号ＲＴのパルス幅（アクティブ期間）をクロック入力ＣＬＫの３パルス幅に設定する。
【００３７】
これにより、レジスタ１５Ａの設定値を変動させることで、高速復帰信号ＲＴのパルス幅（アクティブ期間）を任意に設定することができる。
【００３８】
アクティブ状態（Ｈｉｇｈ）になった高速復帰信号ＲＴはＮチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されて、トランジスタ１０を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【００３９】
また、高速復帰信号ＲＴがインバータ１３で反転処理されることで、高速復帰信号ＮＲＴは非アクティブ状態（Ｌｏｗ）になる。非アクティブ状態となった高速復帰信号ＮＲＴはＰチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されて、トランジスタ１２を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【００４０】
本実施形態では、バイアス電位ＶＩＡＳＰは、Ｎチャネル型ＭＯＳトランジスタ１０の動作によって所定の電位に復帰し、バイアス電位ＶＩＡＳＮは、Ｐチャネル型ＭＯＳトランジスタ１２の動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用のＭＯＳトランジスタ１０,１２を設けているので、復帰に要する時間が短縮化される。
【００４１】
バイアス電位発生回路１は、高速復帰信号ＲＴ,ＮＲＴのパルス幅を、レジスタ１５Ａの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ１５Ａの設定値を変動させることで、最適なパルス幅を選択することが出来る。その結果、バイアス電位発生回路１を高速復帰させるために必要なＭＯＳトランジスタ１０,１２の駆動時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたＭＯＳトランジスタ１０,１２の駆動時間を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを、過不足なくしかも高速に復帰させることが出来る。
【００４２】
本実施形態は、Ｐチャネル型ＭＯＳトランジスタ１２とＮチャネル型ＭＯＳトランジスタ１０とにより電位復帰部が構成され、発振回路１４と制御回路１１とインバータ１３とにより駆動制御部が構成され、レジスタ１５Ａにより駆動時間設定部が構成される。
【００４３】
なお、本実施形態でのＮチャネル型ＭＯＳトランジスタ１０とＰチャネル型ＭＯＳトランジスタ１２とは、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタを並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【００４４】
（第２の実施形態）
図３に本発明の第２の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００４５】
図３において、１７はバイアス電位発生回路である。バイアス電位発生回路１７は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２（１）〜１２（ｋ）とＮチャネル型ＭＯＳトランジスタ４,６,９,１０（１）〜１０（ｋ）と抵抗３とインバータ８,１３（１）〜１３（ｋ）と制御回路１６と発振回路１４とレジスタ１５Ｂとにより構成され、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【００４６】
制御回路１６は、発振回路１４が出力するクロック入力ＣＬＫに基づいてパルス波形状の高速復帰信号ＲＴを出力する。制御回路１１は、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の中からアクティブにする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の数をレジスタ１５Ｂが出力する設定値に基づいて調整する。
【００４７】
次に、以上のように構成されたバイアス電位発生回路１７のパワーセーブ状態からの復帰動作を説明する。
【００４８】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）は、制御回路１６の出力信号である高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）が非アクティブ状態（Ｌｏｗ）であるためオフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）は、高速復帰信号ＮＲＴ（１）〜ＮＲＴ（ｋ）がアクティブ状態（Ｈｉｇｈ）であるためにオフしている。高速復帰信号ＮＲＴ（１）〜ＮＲＴ（ｋ）は、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）がインバータ１３（１）〜１３（ｋ）により反転されることで生成される。
【００４９】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【００５０】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路１７内の定常電流は０になり、パワーセーブ状態となる。
【００５１】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが電位復帰するには時間がかかる。
【００５２】
そこで、制御回路１６は、発振回路１４から供給されるクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形の高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）をアクティブ状態（Ｈｉｇｈ）にする。制御回路１６は、図４に示すように、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の中からアクティブにする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の数をレジスタ１５Ｂの設定値に応じて設定する。図４に示す例では、レジスタ１５Ｂの設定値が１の場合には、高速復帰信号ＲＴ（１）のみアクティブ（Ｈｉｇｈ）にし、他の高速復帰信号ＲＴ（２）〜ＲＴ（ｋ）は、非アクティブ（Ｌｏｗ）にする。同様に、レジスタ１５Ｂの設定値が２の場合には、高速復帰信号ＲＴ（１）,（２）のみアクティブ（Ｈｉｇｈ）にし、他の高速復帰信号ＲＴ（３）〜ＲＴ（ｋ）は、非アクティブ（Ｌｏｗ）にする。同様に、レジスタ１５Ｂの設定値が３の場合には、高速復帰信号ＲＴ（１）〜（３）のみアクティブ（Ｈｉｇｈ）にし、他の高速復帰信号ＲＴ（４）〜ＲＴ（ｋ）は、非アクティブ（Ｌｏｗ）にする。
【００５３】
これより、レジスタ１５Ｂの設定値を変動させることで、アクティブ状態にする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の数を任意に設定することができる。
【００５４】
アクティブ状態になった高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）はＮチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）のゲート電位に供給されて、そのトランジスタ１０（１）〜１０（ｋ）だけを選択的に一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【００５５】
また、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）がインバータ１３（１）〜１３（ｋ）で反転処理されることで、高速復帰信号ＮＲＴ（１）〜ＮＲＴ（ｋ）は非アクティブ状態（Ｌｏｗ）になる。非アクティブ状態となった高速復帰信号ＮＲＴ（１）〜ＮＲＴ（ｋ）はＰチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）のゲート電位に供給されて、トランジスタ１２（１）〜１２（ｋ）を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【００５６】
本実施形態では、バイアス電位ＶＩＡＳＰは、Ｎチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）の動作によって所定の電位に復帰し、バイアス電位ＶＩＡＳＮは、Ｐチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）の動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用のＭＯＳトランジスタ１０（１）〜１０（ｋ）,１２（１）〜１２（ｋ）を設けているので、復帰に要する時間が短縮化される。
【００５７】
バイアス電位発生回路１７は、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）とＮＲＴ（１）〜ＮＲＴ（ｋ）のうちの幾つをアクティブ状態にするかを、レジスタ１５Ｂの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ１５Ｂの設定値を変動させることで、アクティブ状態にする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）とＮＲＴ（１）〜ＮＲＴ（ｋ）の数を最適なものに選択することが出来る。
【００５８】
アクティブ状態にする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）とＮＲＴ（１）〜ＮＲＴ（ｋ）の数の調整により、オンするＰチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）やＮチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）の数を調整することができる。さらには、アクティブ状態にするＰチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）やＮチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）の数の調整により、バイアス電位発生回路１７の駆動電流を調整することができる。
【００５９】
その結果、バイアス電位発生回路１７を高速復帰させるために必要なＭＯＳトランジスタ１０,１２の出力電流が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたＭＯＳトランジスタ１０,１２の出力電流を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを、過不足なくしかも高速に復帰させることが出来る。
【００６０】
本実施形態は、Ｐチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）とＮチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）とにより電位復帰部が構成され、発振回路１４と制御回路１６とインバータ１３（１）〜１３（ｋ）とにより駆動制御部が構成され、レジスタ１５Ｂにより電流設定部が構成される。
【００６１】
なお、本実施例でのＮチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）とＰチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）は、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタを並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【００６２】
（第３の実施形態）
図５に本発明の第３の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００６３】
図５において、１８はバイアス電位発生回路である。バイアス電位発生回路１８は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２,２０（１）〜２０（ｐ）とＮチャネル型ＭＯＳトランジスタ４,６,９,１０,１９（１）〜１９（ｍ）と抵抗３とインバータ８,１３と制御回路１１と発振回路１４とレジスタ１５Ａとにより構成される。バイアス電位発生回路１８は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【００６４】
Ｎチャネル型ＭＯＳトランジスタ１９（１）〜１９（ｍ）はそれぞれゲート電位とドレイン電位とが短絡される。これにより、Ｎチャネル型ＭＯＳトランジスタ１９（１）〜１９（ｍ）はドレイン電位とソース電位間に閾値電圧ＶＴＮが生じるように構成される。各Ｎチャネル型ＭＯＳトランジスタ１９（１）〜１９（ｍ）は互いに直列に接続されており、（グランド電位 ＋ 閾値電圧ＶＴＮ ×ｍ ≦ バイアス電位ＶＩＡＳＰの所定の電位）の関係になるように、トランジスタ１９（１）〜１９（ｍ）の設置個数ｍが決められている。
【００６５】
同様に、Ｐチャネル型ＭＯＳトランジスタ２０（１）〜２０（ｐ）はそれぞれゲート電位とドレイン電位とが短絡される。これによりＰチャネル型ＭＯＳトランジスタ２０（１）〜２０（ｐ）はソース電位とドレイン電位間にＰチャネル型ＭＯＳトランジスタの閾値電圧ＶＴＰが生じるように構成される。各Ｐチャネル型ＭＯＳトランジスタ２０（１）〜２０（ｐ）は互いに直列に接続されており、（電源電位 − 閾値電圧｜ＶＴＰ｜ × ｐ ≧ バイアス電位ＶＩＡＳＮの所定の電位）の関係になるように個数ｐが決められている。
【００６６】
次に、以上のように構成されたバイアス電位発生回路１８のパワーセーブ状態からの復帰動作を説明する。
【００６７】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０は、制御回路１１の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるためにオフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２は、高速復帰信号ＮＲＴがアクティブ状態（Ｈｉｇｈ）であるためにオフしている。高速復帰信号ＮＲＴは、高速復帰信号ＲＴがインバータ１３により反転されることで生成される。
【００６８】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによってバイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【００６９】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路１８内の定常電流は０になり、パワーセーブ状態となる。
【００７０】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが電位復帰するには時間がかかる。
【００７１】
そこで、制御回路１１は、発振回路１４から供給されるクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形の高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。制御回路１１は、高速復帰信号ＲＴのパルス幅をレジスタ１５Ａの設定値に応じて設定する。これにより、レジスタ１５Ａの設定値を変動させることで、高速復帰信号ＲＴのパルス幅を任意に設定することができる。
【００７２】
アクティブ状態になった高速復帰信号ＲＴはＮチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されて、トランジスタ１０を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【００７３】
また、高速復帰信号ＲＴがインバータ１３で反転処理されることで、高速復帰信号ＮＲＴは非アクティブ状態（Ｌｏｗ）になる。非アクティブ状態（Ｌｏｗ）となった高速復帰信号ＮＲＴはＰチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されて、トランジスタ１２を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【００７４】
本実施形態では、バイアス電位ＶＩＡＳＰは、Ｎチャネル型ＭＯＳトランジスタ１０の動作によって所定の電位に復帰し、バイアス電位ＶＩＡＳＮは、Ｐチャネル型ＭＯＳトランジスタ１２の動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用のＭＯＳトランジスタ１０,１２を設けているので、復帰に要する時間が短縮化される。
【００７５】
バイアス電位発生回路１８は、高速復帰信号ＲＴ,ＮＲＴのパルス幅を、レジスタ１５Ａの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ１５Ａの設定値を変動させることで、最適なパルス幅を選択することが出来る。その結果、バイアス電位発生回路１８を高速復帰させるために必要なＭＯＳトランジスタ１０,１２の駆動時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたＭＯＳトランジスタ１０,１２の駆動時間を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを、過不足なくしかも高速に復帰させることが出来る。
【００７６】
さらには、Ｎチャネル型ＭＯＳトランジスタ１９（１）〜１９（ｍ）やＰチャネル型ＭＯＳトランジスタ２０（１）〜２０（ｐ）は、構成するトランジスタそれぞれが互いに直列に接続されており、（グランド電位 ＋ 閾値電圧ＶＴＮ × ｍ ≦ バイアス電位ＶＩＡＳＰの所定の電位）、（電源電位 − 閾値電圧｜ＶＴＰ｜ × ｐ ≧ バイアス電位ＶＩＡＳＮの所定の電位）の関係になるようにトランジスタの設置個数ｍ,ｐが決められている。そのため、トランジスタの設置個数ｍ,ｐを任意に設定することで、バイアス電位（発生電位）を待機電圧から所定のバイアス電位に復帰させる際に用いる復帰電圧を任意に設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００７７】
本実施形態は、Ｎチャネル型ＭＯＳトランジスタ１０,１９（１）〜１９（ｍ）とＰチャネル型ＭＯＳトランジスタ１２,２０（１）〜２０（ｐ）とにより電位復帰部が構成され、発振回路１４と制御回路１１とインバータ１３とにより駆動制御部が構成され、レジスタ１５Ａにより駆動時間設定部が構成される。
【００７８】
なお、本実施形態でのＮチャネル型ＭＯＳトランジスタ１０とＰチャネル型ＭＯＳトランジスタ１２とは、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタを並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【００７９】
（第４の実施形態）
図６に本発明の第４の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００８０】
図６において、２２はバイアス電位発生回路である。バイアス電位発生回路２２は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２とＮチャネル型ＭＯＳトランジスタ４,６,９,１０と抵抗３とインバータ８，１３とコンパレータ２３と基準電位発生回路２４とにより構成される。バイアス電位発生回路２２は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）、３３（１）〜３３（ｎ）は配線容量を表す。
【００８１】
基準電位発生回路２４は、Ｐチャネル型ＭＯＳトランジスタ２５,２６とＮチャネル型ＭＯＳトランジスタ２８と抵抗２７とにより構成される。基準電位発生回路２４は、動作時の定常状態において（ＶＩＡＳＰ ≦ ＶＢＰ）となる基準電位ＶＢＰを発生する機能を有する。
【００８２】
コンパレータ２３は正極入力電位と負極入力電位とを比較し、（正極入力電位＞ 負極入力電位）時にＮチャネル型ＭＯＳトランジスタ１０をオンし、（正極入力電位 ≦ 負極入力電位）時にＮチャネル型ＭＯＳトランジスタ１０をオフする機能を有する。
【００８３】
次に、以上のように構成されたバイアス電位発生回路２２のパワーセーブ状態からの復帰動作を説明する。
【００８４】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であり、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４,２８はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０は、コンパレータ２３の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるためにオフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２は、コンパレータ２３が高速復帰信号ＲＴを反転することで生成される高速復帰信号ＮＲＴがアクティブ状態（Ｈｉｇｈ）であるためにオフしている。
【００８５】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【００８６】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４,２８がオフする。これにより、バイアス電位ＶＩＡＳＰと基準電位ＶＢＰとは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路２２内の定常電流は０になり、パワーセーブ状態となる。
【００８７】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４,２８がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２６と抵抗２７とＮチャネル型ＭＯＳトランジスタ２８との働きによって、基準電位ＶＢＰは所定の電位に戻る。
【００８８】
このとき同時に、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが所定の電位に復帰するには時間がかかる。
【００８９】
しかしながら、ここで、コンパレータ２３は（ＶＩＡＳＰ ＞ ＶＢＰ）であることを検出して高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。アクティブ状態にされた高速復帰信号ＲＴは、Ｎチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されてトランジスタ１０をオンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【００９０】
このとき、同時に、インバータ１３がアクティブ（Ｈｉｇｈ）状態の高速復帰信号ＲＴを反転処理することで、非アクティブ（Ｌｏｗ）状態の高速復帰信号ＮＲＴが生成される。生成された非アクティブ状態の高速復帰信号ＮＲＴはＰチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されてトランジスタ１２を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【００９１】
そして、バイアス電位ＶＩＡＳＰが所定の電位に高速に復帰して、コンパレータ２３が（ＶＩＡＳＰ ≦ ＶＢＰ）になったことを検出すると、コンパレータ２３は高速復帰信号ＲＴを非アクティブ状態（Ｌｏｗ）にする。非アクティブにされた高速復帰信号ＲＴは、Ｎチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されてトランジスタ１０をオフさせる。
【００９２】
一方、インバータ１３は、コンパレータ２３によって非アクティブ状態（Ｌｏｗ）にされた高速復帰信号ＲＴを反転処理することで、高速復帰信号ＮＲＴをアクティブ状態（Ｈｉｇｈ）にする。アクティブ状態にされた高速復帰信号ＮＲＴはＮチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されてトランジスタ１０をオフさせる。これにより、高速復帰動作の一動作が完了する。
【００９３】
本実施形態は、Ｐチャネル型ＭＯＳトランジスタ１２とＮチャネル型ＭＯＳトランジスタ１０とにより電位復帰部が構成され、基準電位発生回路２４により基準電位発生部が構成され、コンバータ２３により駆動制御部が構成される。
【００９４】
本実施形態では、基準電位を生成したうえで、発生させたバイアス電位ＶＩＡＳＰと基準電位とを比較して、Ｐチャネル型ＭＯＳトランジスタ１２やＮチャネル型ＭＯＳトランジスタ１０からなる電位復帰部の駆動時間を制御する。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００９５】
なお、本実施形態でのＮチャネル型ＭＯＳトランジスタ１０とＰチャネル型ＭＯＳトランジスタ１２は、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタを並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【００９６】
（第５の実施形態）
図７に本発明の第５の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００９７】
図７において、２９はバイアス電位発生回路である。バイアス電位発生回路２９は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２とＮチャネル型ＭＯＳトランジスタ４,６,９,１０と抵抗３とインバータ８とコンパレータ２３,４０と基準電位発生回路２４,４１とにより構成される。バイアス電位発生回路２９は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【００９８】
基準電位発生回路２４は、Ｐチャネル型ＭＯＳトランジスタ２５,２６とＮチャネル型ＭＯＳトランジスタ２８と抵抗２７とにより構成される。基準電位発生回路２４は、動作時の定常状態において（ＶＩＡＳＰ ≦ ＶＢＰ）となる基準電位ＶＢＰを発生する機能を有する。
【００９９】
基準電位発生回路４１は、Ｐチャネル型ＭＯＳトランジスタ４２とＮチャネル型ＭＯＳトランジスタ４３,４４とにより構成される。基準電位発生回路４１は、動作時の定常状態において（ＶＩＡＳＮ ≧ ＶＢＮ）となる基準電位ＶＢＮを発生する機能を有する。
【０１００】
コンパレータ２３は正極入力電位と負極入力電位とを比較し、（正極入力電位＞ 負極入力電位）時にＮチャネル型ＭＯＳトランジスタ１０をオンし、（正極入力電位 ≦ 負極入力電位）時にＮチャネル型ＭＯＳトランジスタ１０をオフする機能を有する。
【０１０１】
コンパレータ４０は正極入力電位と負極入力電位とを比較し、（正極入力電位＜ 負極入力電位）時にＰチャネル型ＭＯＳトランジスタ１２をオンし、（正極入力電位 ≧ 負極入力電位）時にＰチャネル型ＭＯＳトランジスタ１２をオフする機能を有する。
【０１０２】
次に、以上のように構成されたバイアス電位発生回路２９のパワーセーブ状態からの復帰動作を説明する。
【０１０３】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９,４４がオフしており、Ｎチャネル型ＭＯＳトランジスタ４,２８はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０は、コンパレータ２３の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるため、オフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２は、コンパレータ４０の出力信号である高速復帰信号ＮＲＴが非アクティブ状態（Ｌｏｗ）であるためにオフしている。
【０１０４】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【０１０５】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９,４４がオンし、Ｎチャネル型ＭＯＳトランジスタ４,２８がオフする。これにより、バイアス電位ＶＩＡＳＰと基準電位ＶＢＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５,４２がオフし、バイアス電位ＶＩＡＳＮと基準電位ＶＢＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路２９内の定常電流は０になり、パワーセーブ状態となる。
【０１０６】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９,４４がオフし、Ｎチャネル型ＭＯＳトランジスタ４,２８がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２６と抵抗２７とＮチャネル型ＭＯＳトランジスタ２８との働きによって、基準電位ＶＢＰは所定の電位に戻る。このとき同時に、Ｐチャネル型ＭＯＳトランジスタ４２とＮチャネル型ＭＯＳトランジスタ４３との働きによって、基準電位ＶＢＮは所定の電位に戻る。
【０１０７】
このとき同時に、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４の働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが所定の電位に復帰するには時間がかかる。
【０１０８】
しかしながら、ここで、コンパレータ２３は（ＶＩＡＳＰ ＞ ＶＢＰ）であることを検出して高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。アクティブ状態にされた高速復帰信号ＲＴは、Ｎチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されてトランジスタ１０をオンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ高速に引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【０１０９】
そして、バイアス電位ＶＩＡＳＰが所定の電位に高速に復帰して、コンパレータ２３が（ＶＩＡＳＰ ≦ ＶＢＰ）になったことを検出すると、コンパレータ２３は高速復帰信号ＲＴを非アクティブ状態（Ｌｏｗ）にする。非アクティブ状態にされた高速復帰信号ＲＴは、Ｎチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されてトランジスタ１０をオフさせる。
【０１１０】
このとき同時に、コンパレータ４０は（ＶＩＡＳＮ ＜ ＶＢＮ）であることを検出して高速復帰信号ＮＲＴを非アクティブ状態（Ｌｏｗ）にする。非アクティブ状態にされた高速復帰信号ＮＲＴは、Ｐチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されてトランジスタ１２をオンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ高速に引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【０１１１】
そして、バイアス電位ＶＩＡＳＮが所定の電位に高速に復帰して、コンパレータ４０が（ＶＩＡＳＮ ≧ ＶＢＮ）になったことを検出すると、コンパレータ４０は高速復帰信号ＮＲＴをアクティブ状態（Ｈｉｇｈ）にする。アクティブ状態にされた高速復帰信号ＮＲＴは、Ｐチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されてトランジスタ１２をオフさせる。
【０１１２】
本実施形態は、Ｐチャネル型ＭＯＳトランジスタ１２とＮチャネル型ＭＯＳトランジスタ１０とにより電位復帰部が構成され、基準電位発生回路２４,４１により基準電位発生部が構成され、コンバータ２３,４０により駆動制御部が構成される。
【０１１３】
本実施形態では、基準電位を生成したうえで、発生させたバイアス電位ＶＩＡＳＰと基準電位とを比較して、Ｐチャネル型ＭＯＳトランジスタ１２やＮチャネル型ＭＯＳトランジスタ１０からなる電位復帰部の駆動時間を制御する。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。しかも、各バイアス電位ＶＩＡＳＮ,ＶＩＡＳＰ毎に、基準電位発生回路２４,４１と、コンパレータ２３,４０とを配置して、バイアス電位ＶＩＡＳＮ,ＶＩＡＳＰ毎に、基準電位との比較処理を行っているので、バイアス電位の復帰操作を精度高くしかも高速に実施することができる。
【０１１４】
なお、本実施形態でのＮチャネル型ＭＯＳトランジスタ１０とＰチャネル型ＭＯＳトランジスタ１２とは、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタをと並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【０１１５】
（第６の実施形態）
図８に本発明の第６の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【０１１６】
図８において、４６はバイアス電位発生回路である。バイアス電位発生回路４６はＰチャネル型ＭＯＳトランジスタ２,５,７とＮチャネル型ＭＯＳトランジスタ４,６,９と抵抗３とインバータ８,５８と制御回路１１と発振回路１４とレジスタ１５Ａとスイッチ５２,５７と復帰電位発生回路４７,５３とにより構成される。バイアス電位発生回路４６は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【０１１７】
復帰電位発生回路４７は、Ｐチャネル型ＭＯＳトランジスタ４８,４９とＮチャネル型ＭＯＳトランジスタ５１と抵抗５０とにより構成される。復帰電位発生回路４７は、動作時の定常状態において（ＶＩＡＳＰ ＝ ＶＰ）となる基準電位ＶＰを発生する機能を有する。
【０１１８】
復帰電位発生回路５３は、Ｐチャネル型ＭＯＳトランジスタ５４とＮチャネル型ＭＯＳトランジスタ５６，５５とスイッチ５９,６０とにより構成される。復帰電位発生回路５３は、動作時の定常状態において（ＶＩＡＳＮ ＝ ＶＮ）となる基準電位ＶＮを発生する機能を有する。
【０１１９】
次に、以上のように構成されたバイアス電位発生回路４６のパワーセーブ状態からの復帰動作を説明する。
【０１２０】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、スイッチ５２,５７は、制御回路１１の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるためにオフしている。
【０１２１】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【０１２２】
復帰電位発生回路４７においては、高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるために、Ｎチャネル型ＭＯＳトランジスタ５１がオフし、Ｐチャネル型ＭＯＳトランジスタ４８がオンしている。これにより、復帰電位発生回路４７は復帰電位ＶＰとして電源電位を出力する。
【０１２３】
復帰電位発生回路５３においては、高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるために、スイッチ５９がオフする。また、インバータ５８による反転動作により高速復帰信号ＮＲＴはアクティブ状態（Ｈｉｇｈ）になるため、スイッチ６０がオンし、Ｎチャネル型ＭＯＳトランジスタ５６がオンし、Ｐチャネル型ＭＯＳトランジスタ５４がオフする。そのため、復帰電位発生回路５３は復帰電位ＶＮとしてグランド電位を出力する。
【０１２４】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳが“アクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路４６内の定常電流は０になり、パワーセーブ状態となる。
【０１２５】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるため、このままでは、バイアス電位ＶＩＡＳＰが所定の電位に復帰するには時間がかかる。
【０１２６】
そこで、制御回路１１は、発振回路１４から供給されるクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形の高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。制御回路１１は、高速復帰信号ＲＴのパルス幅（アクティブ期間）をレジスタ１５Ａの設定値に応じて設定する。これにより、レジスタ１５Ａの設定値を変動させることで、高速復帰信号ＲＴのパルス幅（アクティブ期間）を任意に設定することができる。
【０１２７】
アクティブ状態になった高速復帰信号ＲＴは、Ｐチャネル型ＭＯＳトランジスタ４８とＮチャネル型ＭＯＳトランジスタ５１とのゲート電位に供給されて、トランジスタ４８をオフにし、トランジスタ５１をオンにする。さらに、アクティブになった高速復帰信号ＲＴはスイッチ５９,５２,５７に供給されてスイッチ５９,５２,５７をオンにする。
【０１２８】
さらには、インバータ５８により反転処理されて非アクティブ状態（Ｌｏｗ）になった高速復帰信号ＮＲＴはＮチャネル型ＭＯＳトランジスタ５６のゲート電位とスイッチ６０とに供給されて、トランジスタ５６とスイッチ６０とをオフにする。これにより、復帰電位発生回路４７,５３では、復帰電位ＶＰ,ＶＮが生成される。
【０１２９】
このとき、スイッチ５２,５７が高速復帰信号ＲＴにより一定期間オンとなっているため、バイアス電位ＶＩＡＳＰは復帰電位ＶＰへ引っ張られることになる結果、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰される。同様に、バイアス電位ＶＩＡＳＮは復帰電位ＶＮへ引っ張られることになる結果、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰される。
【０１３０】
本実施形態は、復帰電位発生回路４７,５３により復帰電位発生部が構成され、スイッチ５２,５７により電位復帰部が構成され、レジスタ１５Ａにより駆動時間設定部が構成され、発振回路１４と制御回路１１とインバータ５８とにより駆動制御部が構成される。
【０１３１】
本実施形態では、バイアス電位ＶＩＡＳＰは、復帰電位発生回路４７と、スイッチ５２との動作によって所定の電位に復帰し、バイアス電位ＶＩＡＳＮは、復帰電位発生回路５３と、スイッチ５７との動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用の構成を設けているので、復帰に要する時間が短縮化される。
【０１３２】
バイアス電位発生回路４６は、高速復帰信号ＲＴのパルス幅を、レジスタ１５Ａの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ１５Ａの設定値を変動させることで、最適なパルス幅を選択することが出来る。その結果、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを高速復帰させるために必要なスイッチ５２,５７のオン時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたスイッチ５２,５７のオン時間を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを、過不足なくしかも高速に復帰させることが出来る。
【０１３３】
なお、本実施形態でのスイッチ５２,５７,５９,６０はＮチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとを並列接続したＣＭＯＳ型トランスファゲートで構成されることが一般的であるが、同様の機能を有するものであれば、他の構成でも同様の効果が得られる。
【０１３４】
【発明の効果】
以上説明したように、本発明によれば、バイアス電位を過不足なく高速に復帰させることが出来る。
【０１３５】
また、クロックを外部から供給するための端子を削除することが出来る。
【０１３６】
また、復帰電流や復帰電圧を任意に設定出来るので、電源電圧等の条件が変わった場合に、電位復帰部の能力変化に合わせてバイアス電位を最適に高速復帰させることが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図２】本発明の第１の実施形態のバイアス電位発生回路の動作を示すタイミングチャート図である。
【図３】本発明の第２の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図４】本発明の第２の実施形態のバイアス電位発生回路の動作を示すタイミングチャート図である。
【図５】本発明の第３の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図６】本発明の第４の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図７】本発明の第５の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図８】本発明の第６の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図９】従来のバイアス電位発生回路の構成を示す回路図である。
【符号の説明】
１,１７,１８,２２,２９,４６ バイアス電位発生回路
２,５,７,１２,２５,２６,４２ Ｐチャネル型ＭＯＳトランジスタ
１２（１）〜１２（ｋ） Ｐチャネル型ＭＯＳトランジスタ
２０（１）〜２０（ｐ） Ｐチャネル型ＭＯＳトランジスタ
４８,４９,５４ Ｐチャネル型ＭＯＳトランジスタ
３,２７,５０ 抵抗
４,６,９，１０,２８,４３,４４ Ｎチャネル型ＭＯＳトランジスタ
１０（１）〜１０（ｋ） Ｎチャネル型ＭＯＳトランジスタ
１９（１）〜１９（ｍ） Ｎチャネル型ＭＯＳトランジスタ
５１,５５,５６ Ｎチャネル型ＭＯＳトランジスタ
８,１３,１３（１）〜１３（ｋ）、５８ インバータ
１１,１６ 制御回路
１４ 発振回路
１５Ａ,１５Ｂ レジスタ
２３,４０ コンパレータ
２４,４１ 基準電位発生回路
３１（１）〜３１（ｎ） アンプ
３２（１）〜３２（ｎ）、３３（１）〜３３（ｎ） 配線容量
４７,５３ 復帰電位発生回路
５２,５７,５９,６０ スイッチ
ＲＴ０ 高速復帰元信号
ＲＴ、ＮＲＴ 高速復帰信号
ＲＴ（１）〜ＲＴ（ｋ）、ＮＲＴ（１）〜ＮＲＴ（ｋ） 高速復帰信号
ＣＬＫ クロック入力
ＰＳ パワーセーブ信号
ＶＢＰ,ＶＢＮ 基準電位
ＶＰ,ＶＮ 復帰電位
【発明の属する技術分野】
本発明は、液晶パネル等を駆動する駆動回路のバイアス電位を発生するバイアス電位発生回路であって、パワーセーブ時にオフさせ、パワーセーブ状態から動作状態に復帰させる時に高速に復帰させるバイアス電位発生回路に関するものである。
【０００２】
【従来の技術】
近年、液晶パネルは携帯機器用途に用途が広がりつつあり、そのために消費電力の低減が強く要望されている。低消費電力化に対応するためには、液晶駆動回路において非表示期間であるブランキング期間時に出力回路を止め、定常電流をゼロにするパワーセーブ動作を行うのが効果的である。消費電力の低減を図るためには、頻繁にパワーセーブを行うのがより良いが、パワーセーブ後にすぐに駆動出力を行う必要がある。そのため、パワーセーブ状態から動作状態に高速に復帰させることが重要となる。
【０００３】
以下に、パワーセーブ状態から動作状態に高速に復帰させることを可能とした従来のバイアス電位発生回路と駆動出力回路について図９を参照して説明する。図９は従来の液晶駆動回路用のバイアス電位発生回路とｎ出力の駆動出力回路との回路図である。ここでは、液晶駆動出力数がｎ出力の場合を例にして説明する。
【０００４】
３０はバイアス電位発生回路である。バイアス電位発生回路３０は、Ｐチャネル型ＭＯＳトランジスタ２,５,７と、Ｎチャネル型ＭＯＳトランジスタ４,６,９,１０と、抵抗３と、インバータ８と、制御回路３１とにより構成される。バイアス電位発生回路３０は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるＶＩＡＳＰバイアス電位と、定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【０００５】
次に、以上のように構成されたバイアス電位発生回路について、パワーセーブ状態からの復帰動作について説明する。
【０００６】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であり、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、制御回路３１は高速復帰信号ＲＴを非アクティブ状態（Ｌｏｗ）にしてＮチャネル型ＭＯＳトランジスタ１０のゲート電位に供給する。高速復帰信号ＲＴはクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形状に成形される。Ｎチャネル型ＭＯＳトランジスタ１０は、高速復帰信号ＲＴ（非アクティブ状態）によりオフとなる。
【０００７】
以上の状態になると、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４とによりバイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６とによりバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【０００８】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。すると、バイアス電位発生回路３０内の定常電流は０になり、パワーセーブ状態となる。
【０００９】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが“Ｌ”になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４とにより、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があるために、このままでは、バイアス電位ＶＩＡＳＰが電位復帰するには時間がかかる。
【００１０】
そこで、制御回路３１は高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にしてＮチャネル型ＭＯＳトランジスタ１０のゲート電位に供給する。これにより、Ｎチャネル型ＭＯＳトランジスタ１０は一定時間オン状態が維持される。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになって所定の電位に高速に戻る。
【００１１】
このとき、バイアス電位ＶＩＡＳＰが復帰することにより、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６とによりバイアス電位ＶＩＡＳＮが所定の電位に復帰し、復帰動作が完了する（例えば、特許文献１参照。）。
【００１２】
【特許文献１】
特許第３１４７０７９号明細書（全文参照）
【００１３】
【発明が解決しようとする課題】
しかしながら、従来のバイアス電位発生回路では、バイアス電位を高速復帰させるには、まだ十分とはいえないという課題がある。以下、説明する。
【００１４】
従来のバイアス電位発生回路では、Ｎチャネル型ＭＯＳトランジスタ１０の働きによりバイアス電位ＶＩＩＳＰを高速復帰させることが可能であるものの、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６とによる微小電流でバイアス電位ＶＩＡＳＮを復帰させる構造となっている。そのため、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３３（１）〜３３（ｎ）とを充電するのに時間がかかり、このことがバイアス電位ＶＩＡＳＮの高速復帰を妨げる要因となっている。
【００１５】
また、従来のバイアス電位発生回路においては、温度や電源電圧等の変化に応じて高速復帰信号ＲＴを最適に調整する必要がある。そうしないと、バイアス電位ＶＩＡＳＰをグランド側へ引っ張りすぎたり、引っ張り足らなかったりし、消費電流の増加や復帰時間の遅延を起こしてしまう。これに対して、バイアス電位発生回路を高速復帰させるために必要となる高速復帰信号ＲＴの信号形態（例えばパルス幅）は温度や電源電圧等の変化に応じて変動するという特徴がある。そのため、バイアス電位ＶＩＡＳＰを高速復帰させるためには、高速復帰信号ＲＴの信号形態をある条件での最適な値に決めて設計を行う必要がある。しかしながら、従来のバイアス電位発生回路では、高速復帰信号ＲＴの信号形態を、高速に復帰するのに最適な状態に調整することはできなかった。
【００１６】
本発明は、上記従来の課題を解決するものであり、バイアス電位を高速に復帰させることができるバイアス電位発生回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明は、パワーセーブモードにおいて生成される待機電位と、動作モードにおいて生成されるバイアス電位とを択一的に出力ノードへ出力するバイアス電位発生回路であって、前記バイアス電位の電位レベルを前もって定め、前記バイアス電位を前記出力ノードへ出力するバイアス電位出力部と、前記待機電位の電位レベルを前もって定め、前記出力ノードへ出力する待機電位出力部と、前記パワーセーブモードから前記動作モードへ移行したときから所定時間、待機電位の電位レベルとは異なるレベルの電位を前記出力ノードへ出力する電位復帰部と、前記電位復帰部に接続され、前記所定時間を変化させる駆動制御部と、を有する、ことを特徴とする。
【００１８】
これにより、動作モードにおいて生成されるバイアス電位毎に電位復帰動作を実施できるので、その復帰動作が確実となる。その結果、復帰時間の短縮化を図ることができる。
【００１９】
なお、前記駆動制御部は、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものであり、
かつ前記駆動制御部は、前記パルス波形信号生成用のクロック信号を発生させる発振回路を有するものであるのが好ましい。そうすれば、クロック信号を外部から入力させる端子を省略することができる。
【００２０】
なお、前記電位復帰部の駆動時間を任意に設定する駆動時間設定部をさらに有するのが好ましい。そうすれば、バイアス電位発生回路を高速復帰させるために必要な電位復帰部の駆動時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じた駆動時間を調整することが可能となる。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００２１】
このような駆動時間の調整を具体的に可能とする構成としては次のようなものがある。すなわち、前記駆動制御部を、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものとする。そして、前記駆動時間設定部を、前記パルス波形信号のパルス波形幅の設定値を出力するレジスタとする。
【００２２】
また、本発明は、パワーセーブモードにおいて生成される待機電位と、動作モードにおいて生成されるバイアス電位とを択一的に出力ノードへ出力するバイアス電位発生回路であって、前記バイアス電位の電位レベルを前もって定め、前記バイアス電位を前記出力ノードへ出力するバイアス電位出力部と、前記待機電位の電位レベルを前もって定め、前記出力ノードへ出力する待機電位出力部と、前記パワーセーブモードから前記動作モードへ移行したときから所定時間、復帰電流を送ることにより、待機電位の電位レベルとは異なるレベルの電位を前記出力ノードへ出力する電位復帰部と、前記電位復帰部において送られる前記復帰電流を任意に設定する電流設定部と、を有する、ことを特徴とする。そうすれば、バイアス電位発生回路を高速復帰させるために必要な復帰電流を、最適に調整することが可能となる。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を過不足なくしかも高速に復帰させることが出来る。
【００２３】
このような駆動電流の調整を具体的に可能とする構成としては次のようなものがある。すなわち、前記電位復帰部を、互いに並列接続されて前記復帰電流を発生させる複数のＭＯＳトランジスタとする。そして、前記電流設定部を、前記ＭＯＳトランジスタそれぞれに対して導通制御信号を個別に供給するものとする。
【００２４】
また、本発明は、パワーセーブモードにおいて生成される待機電位と、動作モードにおいて生成されるバイアス電位とを択一的に出力ノードへ出力するバイアス電位発生回路であって、前記バイアス電位の電位レベルを前もって定め、前記バイアス電位を前記出力ノードへ出力するバイアス電位出力部と、前記待機電位の電位レベルを前もって定め、前記出力ノードへ出力する待機電位出力部と、前記パワーセーブモードから前記動作モードへ移行したときから所定時間、待機電位の電位レベルとは異なるレベルの電位を前記出力ノードへ出力する電位復帰部と、前記電位復帰部は、ゲート電位とドレイン電位とが短絡されることで閾値電圧を発生させるＭＯＳトランジスタを複数備えるとともにこれらＭＯＳトランジスタが直列に接続されたものであり、前記ＭＯＳトランジスタの設置数を変動させることで前記バイアス電位の復帰動作で用いる復帰電位を任意に設定可能とする、ことを特徴とする。そうすれば、復帰電圧を任意に設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を過不足なくしかも高速に復帰させることが出来る。なお、この場合、前記電位復帰部に接続され、前記所定時間を変化させる駆動制御部をさらに備えることが好ましい。
【００２５】
なお、前記バイアス電位と同等電位を有する基準電位を発生させる基準電位発生部をさらに有し、
前記駆動制御部は、前記発生電位が前記基準電位に到達しない期間は前記電位復帰部を駆動させ、到達した時点で駆動を停止するものであるのが好ましい。そうすれば、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００２６】
なお、前記電位復帰部は、前記バイアス電位と同等の電位を有する復帰電位を発生させる復帰電位発生部を有し、前記発生電位を前記待機電位から前記バイアス電位に復帰させる際に前記発生電位を復帰電位に短絡させるものから構成することができる。そうすれば、電源電圧変化や温度変化等が発生した場合においても、停止状態から動作状態への復帰時に電位復帰部の駆動時間にかかわらず、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００２７】
【発明の実施形態】
（第１の実施形態）
図１に本発明の第１の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００２８】
図１において、１はバイアス電位発生回路である。バイアス電位発生回路１は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２とＮチャネル型ＭＯＳトランジスタ４,６,９,１０と抵抗３とインバータ８,１３と制御回路１１と発振回路１４とレジスタ１５Ａとにより構成される。バイアス電位発生回路１は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【００２９】
制御回路１１は、発振回路１４が出力するクロック入力ＣＬＫに基づいてパルス波形状の高速復帰信号ＲＴを出力する。制御回路１１は、高速復帰信号ＲＴのパルス幅をレジスタ１５Ａが出力する設定値に基づいて調整する。
【００３０】
次に、以上のように構成されたバイアス電位発生回路１のパワーセーブ状態からの復帰動作を説明する。
【００３１】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０は、制御回路１１の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるため、オフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２は、高速復帰信号ＮＲＴがアクティブ状態（Ｈｉｇｈ）であるためにオフしている。高速復帰信号ＮＲＴは、高速復帰信号ＲＴがインバータ１３により反転されることで生成される。
【００３２】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによってバイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【００３３】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９とがオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮが待機電圧に移行するため、バイアス電位発生回路１内の定常電流は０になり、パワーセーブ状態となる。
【００３４】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。
【００３５】
しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが所定の電位に復帰するには時間がかかる。
【００３６】
そこで、制御回路１１は、発振回路１４から供給されるクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形の高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。制御回路１１は、図２に示すように、高速復帰信号ＲＴのパルス幅（アクティブ期間）をレジスタ１５Ａの設定値に応じて設定する。図２に示す例では、レジスタ１５Ａの設定値が１の場合には、高速復帰信号ＲＴのパルス幅（アクティブ期間）をクロック入力ＣＬＫの１パルス幅に設定する。同様に、上記設定値が２の場合には、高速復帰信号ＲＴのパルス幅（アクティブ期間）をクロック入力ＣＬＫの２パルス幅に設定し、上記設定値が３の場合には、高速復帰信号ＲＴのパルス幅（アクティブ期間）をクロック入力ＣＬＫの３パルス幅に設定する。
【００３７】
これにより、レジスタ１５Ａの設定値を変動させることで、高速復帰信号ＲＴのパルス幅（アクティブ期間）を任意に設定することができる。
【００３８】
アクティブ状態（Ｈｉｇｈ）になった高速復帰信号ＲＴはＮチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されて、トランジスタ１０を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【００３９】
また、高速復帰信号ＲＴがインバータ１３で反転処理されることで、高速復帰信号ＮＲＴは非アクティブ状態（Ｌｏｗ）になる。非アクティブ状態となった高速復帰信号ＮＲＴはＰチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されて、トランジスタ１２を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【００４０】
本実施形態では、バイアス電位ＶＩＡＳＰは、Ｎチャネル型ＭＯＳトランジスタ１０の動作によって所定の電位に復帰し、バイアス電位ＶＩＡＳＮは、Ｐチャネル型ＭＯＳトランジスタ１２の動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用のＭＯＳトランジスタ１０,１２を設けているので、復帰に要する時間が短縮化される。
【００４１】
バイアス電位発生回路１は、高速復帰信号ＲＴ,ＮＲＴのパルス幅を、レジスタ１５Ａの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ１５Ａの設定値を変動させることで、最適なパルス幅を選択することが出来る。その結果、バイアス電位発生回路１を高速復帰させるために必要なＭＯＳトランジスタ１０,１２の駆動時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたＭＯＳトランジスタ１０,１２の駆動時間を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを、過不足なくしかも高速に復帰させることが出来る。
【００４２】
本実施形態は、Ｐチャネル型ＭＯＳトランジスタ１２とＮチャネル型ＭＯＳトランジスタ１０とにより電位復帰部が構成され、発振回路１４と制御回路１１とインバータ１３とにより駆動制御部が構成され、レジスタ１５Ａにより駆動時間設定部が構成される。
【００４３】
なお、本実施形態でのＮチャネル型ＭＯＳトランジスタ１０とＰチャネル型ＭＯＳトランジスタ１２とは、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタを並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【００４４】
（第２の実施形態）
図３に本発明の第２の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００４５】
図３において、１７はバイアス電位発生回路である。バイアス電位発生回路１７は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２（１）〜１２（ｋ）とＮチャネル型ＭＯＳトランジスタ４,６,９,１０（１）〜１０（ｋ）と抵抗３とインバータ８,１３（１）〜１３（ｋ）と制御回路１６と発振回路１４とレジスタ１５Ｂとにより構成され、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【００４６】
制御回路１６は、発振回路１４が出力するクロック入力ＣＬＫに基づいてパルス波形状の高速復帰信号ＲＴを出力する。制御回路１１は、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の中からアクティブにする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の数をレジスタ１５Ｂが出力する設定値に基づいて調整する。
【００４７】
次に、以上のように構成されたバイアス電位発生回路１７のパワーセーブ状態からの復帰動作を説明する。
【００４８】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）は、制御回路１６の出力信号である高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）が非アクティブ状態（Ｌｏｗ）であるためオフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）は、高速復帰信号ＮＲＴ（１）〜ＮＲＴ（ｋ）がアクティブ状態（Ｈｉｇｈ）であるためにオフしている。高速復帰信号ＮＲＴ（１）〜ＮＲＴ（ｋ）は、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）がインバータ１３（１）〜１３（ｋ）により反転されることで生成される。
【００４９】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【００５０】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路１７内の定常電流は０になり、パワーセーブ状態となる。
【００５１】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが電位復帰するには時間がかかる。
【００５２】
そこで、制御回路１６は、発振回路１４から供給されるクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形の高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）をアクティブ状態（Ｈｉｇｈ）にする。制御回路１６は、図４に示すように、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の中からアクティブにする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の数をレジスタ１５Ｂの設定値に応じて設定する。図４に示す例では、レジスタ１５Ｂの設定値が１の場合には、高速復帰信号ＲＴ（１）のみアクティブ（Ｈｉｇｈ）にし、他の高速復帰信号ＲＴ（２）〜ＲＴ（ｋ）は、非アクティブ（Ｌｏｗ）にする。同様に、レジスタ１５Ｂの設定値が２の場合には、高速復帰信号ＲＴ（１）,（２）のみアクティブ（Ｈｉｇｈ）にし、他の高速復帰信号ＲＴ（３）〜ＲＴ（ｋ）は、非アクティブ（Ｌｏｗ）にする。同様に、レジスタ１５Ｂの設定値が３の場合には、高速復帰信号ＲＴ（１）〜（３）のみアクティブ（Ｈｉｇｈ）にし、他の高速復帰信号ＲＴ（４）〜ＲＴ（ｋ）は、非アクティブ（Ｌｏｗ）にする。
【００５３】
これより、レジスタ１５Ｂの設定値を変動させることで、アクティブ状態にする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）の数を任意に設定することができる。
【００５４】
アクティブ状態になった高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）はＮチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）のゲート電位に供給されて、そのトランジスタ１０（１）〜１０（ｋ）だけを選択的に一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【００５５】
また、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）がインバータ１３（１）〜１３（ｋ）で反転処理されることで、高速復帰信号ＮＲＴ（１）〜ＮＲＴ（ｋ）は非アクティブ状態（Ｌｏｗ）になる。非アクティブ状態となった高速復帰信号ＮＲＴ（１）〜ＮＲＴ（ｋ）はＰチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）のゲート電位に供給されて、トランジスタ１２（１）〜１２（ｋ）を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【００５６】
本実施形態では、バイアス電位ＶＩＡＳＰは、Ｎチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）の動作によって所定の電位に復帰し、バイアス電位ＶＩＡＳＮは、Ｐチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）の動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用のＭＯＳトランジスタ１０（１）〜１０（ｋ）,１２（１）〜１２（ｋ）を設けているので、復帰に要する時間が短縮化される。
【００５７】
バイアス電位発生回路１７は、高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）とＮＲＴ（１）〜ＮＲＴ（ｋ）のうちの幾つをアクティブ状態にするかを、レジスタ１５Ｂの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ１５Ｂの設定値を変動させることで、アクティブ状態にする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）とＮＲＴ（１）〜ＮＲＴ（ｋ）の数を最適なものに選択することが出来る。
【００５８】
アクティブ状態にする高速復帰信号ＲＴ（１）〜ＲＴ（ｋ）とＮＲＴ（１）〜ＮＲＴ（ｋ）の数の調整により、オンするＰチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）やＮチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）の数を調整することができる。さらには、アクティブ状態にするＰチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）やＮチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）の数の調整により、バイアス電位発生回路１７の駆動電流を調整することができる。
【００５９】
その結果、バイアス電位発生回路１７を高速復帰させるために必要なＭＯＳトランジスタ１０,１２の出力電流が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたＭＯＳトランジスタ１０,１２の出力電流を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを、過不足なくしかも高速に復帰させることが出来る。
【００６０】
本実施形態は、Ｐチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）とＮチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）とにより電位復帰部が構成され、発振回路１４と制御回路１６とインバータ１３（１）〜１３（ｋ）とにより駆動制御部が構成され、レジスタ１５Ｂにより電流設定部が構成される。
【００６１】
なお、本実施例でのＮチャネル型ＭＯＳトランジスタ１０（１）〜１０（ｋ）とＰチャネル型ＭＯＳトランジスタ１２（１）〜１２（ｋ）は、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタを並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【００６２】
（第３の実施形態）
図５に本発明の第３の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００６３】
図５において、１８はバイアス電位発生回路である。バイアス電位発生回路１８は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２,２０（１）〜２０（ｐ）とＮチャネル型ＭＯＳトランジスタ４,６,９,１０,１９（１）〜１９（ｍ）と抵抗３とインバータ８,１３と制御回路１１と発振回路１４とレジスタ１５Ａとにより構成される。バイアス電位発生回路１８は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【００６４】
Ｎチャネル型ＭＯＳトランジスタ１９（１）〜１９（ｍ）はそれぞれゲート電位とドレイン電位とが短絡される。これにより、Ｎチャネル型ＭＯＳトランジスタ１９（１）〜１９（ｍ）はドレイン電位とソース電位間に閾値電圧ＶＴＮが生じるように構成される。各Ｎチャネル型ＭＯＳトランジスタ１９（１）〜１９（ｍ）は互いに直列に接続されており、（グランド電位 ＋ 閾値電圧ＶＴＮ ×ｍ ≦ バイアス電位ＶＩＡＳＰの所定の電位）の関係になるように、トランジスタ１９（１）〜１９（ｍ）の設置個数ｍが決められている。
【００６５】
同様に、Ｐチャネル型ＭＯＳトランジスタ２０（１）〜２０（ｐ）はそれぞれゲート電位とドレイン電位とが短絡される。これによりＰチャネル型ＭＯＳトランジスタ２０（１）〜２０（ｐ）はソース電位とドレイン電位間にＰチャネル型ＭＯＳトランジスタの閾値電圧ＶＴＰが生じるように構成される。各Ｐチャネル型ＭＯＳトランジスタ２０（１）〜２０（ｐ）は互いに直列に接続されており、（電源電位 − 閾値電圧｜ＶＴＰ｜ × ｐ ≧ バイアス電位ＶＩＡＳＮの所定の電位）の関係になるように個数ｐが決められている。
【００６６】
次に、以上のように構成されたバイアス電位発生回路１８のパワーセーブ状態からの復帰動作を説明する。
【００６７】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０は、制御回路１１の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるためにオフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２は、高速復帰信号ＮＲＴがアクティブ状態（Ｈｉｇｈ）であるためにオフしている。高速復帰信号ＮＲＴは、高速復帰信号ＲＴがインバータ１３により反転されることで生成される。
【００６８】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによってバイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【００６９】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路１８内の定常電流は０になり、パワーセーブ状態となる。
【００７０】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが電位復帰するには時間がかかる。
【００７１】
そこで、制御回路１１は、発振回路１４から供給されるクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形の高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。制御回路１１は、高速復帰信号ＲＴのパルス幅をレジスタ１５Ａの設定値に応じて設定する。これにより、レジスタ１５Ａの設定値を変動させることで、高速復帰信号ＲＴのパルス幅を任意に設定することができる。
【００７２】
アクティブ状態になった高速復帰信号ＲＴはＮチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されて、トランジスタ１０を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【００７３】
また、高速復帰信号ＲＴがインバータ１３で反転処理されることで、高速復帰信号ＮＲＴは非アクティブ状態（Ｌｏｗ）になる。非アクティブ状態（Ｌｏｗ）となった高速復帰信号ＮＲＴはＰチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されて、トランジスタ１２を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【００７４】
本実施形態では、バイアス電位ＶＩＡＳＰは、Ｎチャネル型ＭＯＳトランジスタ１０の動作によって所定の電位に復帰し、バイアス電位ＶＩＡＳＮは、Ｐチャネル型ＭＯＳトランジスタ１２の動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用のＭＯＳトランジスタ１０,１２を設けているので、復帰に要する時間が短縮化される。
【００７５】
バイアス電位発生回路１８は、高速復帰信号ＲＴ,ＮＲＴのパルス幅を、レジスタ１５Ａの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ１５Ａの設定値を変動させることで、最適なパルス幅を選択することが出来る。その結果、バイアス電位発生回路１８を高速復帰させるために必要なＭＯＳトランジスタ１０,１２の駆動時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたＭＯＳトランジスタ１０,１２の駆動時間を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを、過不足なくしかも高速に復帰させることが出来る。
【００７６】
さらには、Ｎチャネル型ＭＯＳトランジスタ１９（１）〜１９（ｍ）やＰチャネル型ＭＯＳトランジスタ２０（１）〜２０（ｐ）は、構成するトランジスタそれぞれが互いに直列に接続されており、（グランド電位 ＋ 閾値電圧ＶＴＮ × ｍ ≦ バイアス電位ＶＩＡＳＰの所定の電位）、（電源電位 − 閾値電圧｜ＶＴＰ｜ × ｐ ≧ バイアス電位ＶＩＡＳＮの所定の電位）の関係になるようにトランジスタの設置個数ｍ,ｐが決められている。そのため、トランジスタの設置個数ｍ,ｐを任意に設定することで、バイアス電位（発生電位）を待機電圧から所定のバイアス電位に復帰させる際に用いる復帰電圧を任意に設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００７７】
本実施形態は、Ｎチャネル型ＭＯＳトランジスタ１０,１９（１）〜１９（ｍ）とＰチャネル型ＭＯＳトランジスタ１２,２０（１）〜２０（ｐ）とにより電位復帰部が構成され、発振回路１４と制御回路１１とインバータ１３とにより駆動制御部が構成され、レジスタ１５Ａにより駆動時間設定部が構成される。
【００７８】
なお、本実施形態でのＮチャネル型ＭＯＳトランジスタ１０とＰチャネル型ＭＯＳトランジスタ１２とは、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタを並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【００７９】
（第４の実施形態）
図６に本発明の第４の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００８０】
図６において、２２はバイアス電位発生回路である。バイアス電位発生回路２２は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２とＮチャネル型ＭＯＳトランジスタ４,６,９,１０と抵抗３とインバータ８，１３とコンパレータ２３と基準電位発生回路２４とにより構成される。バイアス電位発生回路２２は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）、３３（１）〜３３（ｎ）は配線容量を表す。
【００８１】
基準電位発生回路２４は、Ｐチャネル型ＭＯＳトランジスタ２５,２６とＮチャネル型ＭＯＳトランジスタ２８と抵抗２７とにより構成される。基準電位発生回路２４は、動作時の定常状態において（ＶＩＡＳＰ ≦ ＶＢＰ）となる基準電位ＶＢＰを発生する機能を有する。
【００８２】
コンパレータ２３は正極入力電位と負極入力電位とを比較し、（正極入力電位＞ 負極入力電位）時にＮチャネル型ＭＯＳトランジスタ１０をオンし、（正極入力電位 ≦ 負極入力電位）時にＮチャネル型ＭＯＳトランジスタ１０をオフする機能を有する。
【００８３】
次に、以上のように構成されたバイアス電位発生回路２２のパワーセーブ状態からの復帰動作を説明する。
【００８４】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であり、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４,２８はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０は、コンパレータ２３の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるためにオフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２は、コンパレータ２３が高速復帰信号ＲＴを反転することで生成される高速復帰信号ＮＲＴがアクティブ状態（Ｈｉｇｈ）であるためにオフしている。
【００８５】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【００８６】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４,２８がオフする。これにより、バイアス電位ＶＩＡＳＰと基準電位ＶＢＰとは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路２２内の定常電流は０になり、パワーセーブ状態となる。
【００８７】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４,２８がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２６と抵抗２７とＮチャネル型ＭＯＳトランジスタ２８との働きによって、基準電位ＶＢＰは所定の電位に戻る。
【００８８】
このとき同時に、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが所定の電位に復帰するには時間がかかる。
【００８９】
しかしながら、ここで、コンパレータ２３は（ＶＩＡＳＰ ＞ ＶＢＰ）であることを検出して高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。アクティブ状態にされた高速復帰信号ＲＴは、Ｎチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されてトランジスタ１０をオンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【００９０】
このとき、同時に、インバータ１３がアクティブ（Ｈｉｇｈ）状態の高速復帰信号ＲＴを反転処理することで、非アクティブ（Ｌｏｗ）状態の高速復帰信号ＮＲＴが生成される。生成された非アクティブ状態の高速復帰信号ＮＲＴはＰチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されてトランジスタ１２を一定時間オンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【００９１】
そして、バイアス電位ＶＩＡＳＰが所定の電位に高速に復帰して、コンパレータ２３が（ＶＩＡＳＰ ≦ ＶＢＰ）になったことを検出すると、コンパレータ２３は高速復帰信号ＲＴを非アクティブ状態（Ｌｏｗ）にする。非アクティブにされた高速復帰信号ＲＴは、Ｎチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されてトランジスタ１０をオフさせる。
【００９２】
一方、インバータ１３は、コンパレータ２３によって非アクティブ状態（Ｌｏｗ）にされた高速復帰信号ＲＴを反転処理することで、高速復帰信号ＮＲＴをアクティブ状態（Ｈｉｇｈ）にする。アクティブ状態にされた高速復帰信号ＮＲＴはＮチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されてトランジスタ１０をオフさせる。これにより、高速復帰動作の一動作が完了する。
【００９３】
本実施形態は、Ｐチャネル型ＭＯＳトランジスタ１２とＮチャネル型ＭＯＳトランジスタ１０とにより電位復帰部が構成され、基準電位発生回路２４により基準電位発生部が構成され、コンバータ２３により駆動制御部が構成される。
【００９４】
本実施形態では、基準電位を生成したうえで、発生させたバイアス電位ＶＩＡＳＰと基準電位とを比較して、Ｐチャネル型ＭＯＳトランジスタ１２やＮチャネル型ＭＯＳトランジスタ１０からなる電位復帰部の駆動時間を制御する。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。
【００９５】
なお、本実施形態でのＮチャネル型ＭＯＳトランジスタ１０とＰチャネル型ＭＯＳトランジスタ１２は、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタを並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【００９６】
（第５の実施形態）
図７に本発明の第５の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【００９７】
図７において、２９はバイアス電位発生回路である。バイアス電位発生回路２９は、Ｐチャネル型ＭＯＳトランジスタ２,５,７,１２とＮチャネル型ＭＯＳトランジスタ４,６,９,１０と抵抗３とインバータ８とコンパレータ２３,４０と基準電位発生回路２４,４１とにより構成される。バイアス電位発生回路２９は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【００９８】
基準電位発生回路２４は、Ｐチャネル型ＭＯＳトランジスタ２５,２６とＮチャネル型ＭＯＳトランジスタ２８と抵抗２７とにより構成される。基準電位発生回路２４は、動作時の定常状態において（ＶＩＡＳＰ ≦ ＶＢＰ）となる基準電位ＶＢＰを発生する機能を有する。
【００９９】
基準電位発生回路４１は、Ｐチャネル型ＭＯＳトランジスタ４２とＮチャネル型ＭＯＳトランジスタ４３,４４とにより構成される。基準電位発生回路４１は、動作時の定常状態において（ＶＩＡＳＮ ≧ ＶＢＮ）となる基準電位ＶＢＮを発生する機能を有する。
【０１００】
コンパレータ２３は正極入力電位と負極入力電位とを比較し、（正極入力電位＞ 負極入力電位）時にＮチャネル型ＭＯＳトランジスタ１０をオンし、（正極入力電位 ≦ 負極入力電位）時にＮチャネル型ＭＯＳトランジスタ１０をオフする機能を有する。
【０１０１】
コンパレータ４０は正極入力電位と負極入力電位とを比較し、（正極入力電位＜ 負極入力電位）時にＰチャネル型ＭＯＳトランジスタ１２をオンし、（正極入力電位 ≧ 負極入力電位）時にＰチャネル型ＭＯＳトランジスタ１２をオフする機能を有する。
【０１０２】
次に、以上のように構成されたバイアス電位発生回路２９のパワーセーブ状態からの復帰動作を説明する。
【０１０３】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９,４４がオフしており、Ｎチャネル型ＭＯＳトランジスタ４,２８はオンしている。また、Ｎチャネル型ＭＯＳトランジスタ１０は、コンパレータ２３の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるため、オフしている。同様に、Ｐチャネル型ＭＯＳトランジスタ１２は、コンパレータ４０の出力信号である高速復帰信号ＮＲＴが非アクティブ状態（Ｌｏｗ）であるためにオフしている。
【０１０４】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【０１０５】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳがアクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９,４４がオンし、Ｎチャネル型ＭＯＳトランジスタ４,２８がオフする。これにより、バイアス電位ＶＩＡＳＰと基準電位ＶＢＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５,４２がオフし、バイアス電位ＶＩＡＳＮと基準電位ＶＢＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路２９内の定常電流は０になり、パワーセーブ状態となる。
【０１０６】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７,２５とＮチャネル型ＭＯＳトランジスタ９,４４がオフし、Ｎチャネル型ＭＯＳトランジスタ４,２８がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２６と抵抗２７とＮチャネル型ＭＯＳトランジスタ２８との働きによって、基準電位ＶＢＰは所定の電位に戻る。このとき同時に、Ｐチャネル型ＭＯＳトランジスタ４２とＮチャネル型ＭＯＳトランジスタ４３との働きによって、基準電位ＶＢＮは所定の電位に戻る。
【０１０７】
このとき同時に、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４の働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるために、このままでは、バイアス電位ＶＩＡＳＰが所定の電位に復帰するには時間がかかる。
【０１０８】
しかしながら、ここで、コンパレータ２３は（ＶＩＡＳＰ ＞ ＶＢＰ）であることを検出して高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。アクティブ状態にされた高速復帰信号ＲＴは、Ｎチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されてトランジスタ１０をオンさせる。そのため、バイアス電位ＶＩＡＳＰはグランド側へ高速に引っ張られることになり、これにより、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰する。
【０１０９】
そして、バイアス電位ＶＩＡＳＰが所定の電位に高速に復帰して、コンパレータ２３が（ＶＩＡＳＰ ≦ ＶＢＰ）になったことを検出すると、コンパレータ２３は高速復帰信号ＲＴを非アクティブ状態（Ｌｏｗ）にする。非アクティブ状態にされた高速復帰信号ＲＴは、Ｎチャネル型ＭＯＳトランジスタ１０のゲート電位に供給されてトランジスタ１０をオフさせる。
【０１１０】
このとき同時に、コンパレータ４０は（ＶＩＡＳＮ ＜ ＶＢＮ）であることを検出して高速復帰信号ＮＲＴを非アクティブ状態（Ｌｏｗ）にする。非アクティブ状態にされた高速復帰信号ＮＲＴは、Ｐチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されてトランジスタ１２をオンさせる。そのため、バイアス電位ＶＩＡＳＮは電源側へ高速に引っ張られることになり、これにより、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰する。
【０１１１】
そして、バイアス電位ＶＩＡＳＮが所定の電位に高速に復帰して、コンパレータ４０が（ＶＩＡＳＮ ≧ ＶＢＮ）になったことを検出すると、コンパレータ４０は高速復帰信号ＮＲＴをアクティブ状態（Ｈｉｇｈ）にする。アクティブ状態にされた高速復帰信号ＮＲＴは、Ｐチャネル型ＭＯＳトランジスタ１２のゲート電位に供給されてトランジスタ１２をオフさせる。
【０１１２】
本実施形態は、Ｐチャネル型ＭＯＳトランジスタ１２とＮチャネル型ＭＯＳトランジスタ１０とにより電位復帰部が構成され、基準電位発生回路２４,４１により基準電位発生部が構成され、コンバータ２３,４０により駆動制御部が構成される。
【０１１３】
本実施形態では、基準電位を生成したうえで、発生させたバイアス電位ＶＩＡＳＰと基準電位とを比較して、Ｐチャネル型ＭＯＳトランジスタ１２やＮチャネル型ＭＯＳトランジスタ１０からなる電位復帰部の駆動時間を制御する。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。しかも、各バイアス電位ＶＩＡＳＮ,ＶＩＡＳＰ毎に、基準電位発生回路２４,４１と、コンパレータ２３,４０とを配置して、バイアス電位ＶＩＡＳＮ,ＶＩＡＳＰ毎に、基準電位との比較処理を行っているので、バイアス電位の復帰操作を精度高くしかも高速に実施することができる。
【０１１４】
なお、本実施形態でのＮチャネル型ＭＯＳトランジスタ１０とＰチャネル型ＭＯＳトランジスタ１２とは、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタをと並列接続したＣＭＯＳ型トランスファゲートでも良く、同様の効果が得られる。
【０１１５】
（第６の実施形態）
図８に本発明の第６の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がｎ出力であるバイアス電位発生回路を例にして本発明を説明する。
【０１１６】
図８において、４６はバイアス電位発生回路である。バイアス電位発生回路４６はＰチャネル型ＭＯＳトランジスタ２,５,７とＮチャネル型ＭＯＳトランジスタ４,６,９と抵抗３とインバータ８,５８と制御回路１１と発振回路１４とレジスタ１５Ａとスイッチ５２,５７と復帰電位発生回路４７,５３とにより構成される。バイアス電位発生回路４６は、液晶駆動用のアンプ３１（１）〜３１（ｎ）内の定電流源のＰチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＰと定電流源のＮチャネル型ＭＯＳトランジスタ用ゲート電位であるバイアス電位ＶＩＡＳＮとを出力する機能を有する。３２（１）〜３２（ｎ）,３３（１）〜３３（ｎ）は配線容量を表す。
【０１１７】
復帰電位発生回路４７は、Ｐチャネル型ＭＯＳトランジスタ４８,４９とＮチャネル型ＭＯＳトランジスタ５１と抵抗５０とにより構成される。復帰電位発生回路４７は、動作時の定常状態において（ＶＩＡＳＰ ＝ ＶＰ）となる基準電位ＶＰを発生する機能を有する。
【０１１８】
復帰電位発生回路５３は、Ｐチャネル型ＭＯＳトランジスタ５４とＮチャネル型ＭＯＳトランジスタ５６，５５とスイッチ５９,６０とにより構成される。復帰電位発生回路５３は、動作時の定常状態において（ＶＩＡＳＮ ＝ ＶＮ）となる基準電位ＶＮを発生する機能を有する。
【０１１９】
次に、以上のように構成されたバイアス電位発生回路４６のパワーセーブ状態からの復帰動作を説明する。
【０１２０】
まず、動作状態では、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）であるため、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフしており、Ｎチャネル型ＭＯＳトランジスタ４はオンしている。また、スイッチ５２,５７は、制御回路１１の出力信号である高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるためにオフしている。
【０１２１】
このとき、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが発生する。同様に、Ｐチャネル型ＭＯＳトランジスタ５とＮチャネル型ＭＯＳトランジスタ６との働きによってバイアス電位ＶＩＡＳＮが発生する。これらバイアス電位ＶＩＡＳＰ, ＶＩＡＳＮは、液晶駆動用のアンプ３１（１）〜３１（ｎ）に供給される。
【０１２２】
復帰電位発生回路４７においては、高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるために、Ｎチャネル型ＭＯＳトランジスタ５１がオフし、Ｐチャネル型ＭＯＳトランジスタ４８がオンしている。これにより、復帰電位発生回路４７は復帰電位ＶＰとして電源電位を出力する。
【０１２３】
復帰電位発生回路５３においては、高速復帰信号ＲＴが非アクティブ状態（Ｌｏｗ）であるために、スイッチ５９がオフする。また、インバータ５８による反転動作により高速復帰信号ＮＲＴはアクティブ状態（Ｈｉｇｈ）になるため、スイッチ６０がオンし、Ｎチャネル型ＭＯＳトランジスタ５６がオンし、Ｐチャネル型ＭＯＳトランジスタ５４がオフする。そのため、復帰電位発生回路５３は復帰電位ＶＮとしてグランド電位を出力する。
【０１２４】
次に、パワーセーブ状態になると、パワーセーブ信号ＰＳが“アクティブ状態（Ｈｉｇｈ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオンし、Ｎチャネル型ＭＯＳトランジスタ４がオフする。これにより、バイアス電位ＶＩＡＳＰは“Ｈｉｇｈ”となり、Ｐチャネル型ＭＯＳトランジスタ５がオフし、バイアス電位ＶＩＡＳＮは“Ｌｏｗ”となる。このようにして、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮは待機電圧に移行するため、バイアス電位発生回路４６内の定常電流は０になり、パワーセーブ状態となる。
【０１２５】
続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号ＰＳが非アクティブ状態（Ｌｏｗ）になる。すると、Ｐチャネル型ＭＯＳトランジスタ７とＮチャネル型ＭＯＳトランジスタ９がオフし、Ｎチャネル型ＭＯＳトランジスタ４がオンする。これにより、Ｐチャネル型ＭＯＳトランジスタ２と抵抗３とＮチャネル型ＭＯＳトランジスタ４との働きによって、バイアス電位ＶＩＡＳＰが所定の電位に戻ろうとする。しかしながら、アンプ３１（１）〜３１（ｎ）の入力容量と配線容量３２（１）〜３２（ｎ）とを放電する必要があり時間がかかるため、このままでは、バイアス電位ＶＩＡＳＰが所定の電位に復帰するには時間がかかる。
【０１２６】
そこで、制御回路１１は、発振回路１４から供給されるクロック入力ＣＬＫと高速復帰元信号ＲＴ０とに基づいてパルス波形の高速復帰信号ＲＴをアクティブ状態（Ｈｉｇｈ）にする。制御回路１１は、高速復帰信号ＲＴのパルス幅（アクティブ期間）をレジスタ１５Ａの設定値に応じて設定する。これにより、レジスタ１５Ａの設定値を変動させることで、高速復帰信号ＲＴのパルス幅（アクティブ期間）を任意に設定することができる。
【０１２７】
アクティブ状態になった高速復帰信号ＲＴは、Ｐチャネル型ＭＯＳトランジスタ４８とＮチャネル型ＭＯＳトランジスタ５１とのゲート電位に供給されて、トランジスタ４８をオフにし、トランジスタ５１をオンにする。さらに、アクティブになった高速復帰信号ＲＴはスイッチ５９,５２,５７に供給されてスイッチ５９,５２,５７をオンにする。
【０１２８】
さらには、インバータ５８により反転処理されて非アクティブ状態（Ｌｏｗ）になった高速復帰信号ＮＲＴはＮチャネル型ＭＯＳトランジスタ５６のゲート電位とスイッチ６０とに供給されて、トランジスタ５６とスイッチ６０とをオフにする。これにより、復帰電位発生回路４７,５３では、復帰電位ＶＰ,ＶＮが生成される。
【０１２９】
このとき、スイッチ５２,５７が高速復帰信号ＲＴにより一定期間オンとなっているため、バイアス電位ＶＩＡＳＰは復帰電位ＶＰへ引っ張られることになる結果、バイアス電位ＶＩＡＳＰは所定の電位に高速に復帰される。同様に、バイアス電位ＶＩＡＳＮは復帰電位ＶＮへ引っ張られることになる結果、バイアス電位ＶＩＡＳＮは所定の電位に高速に復帰される。
【０１３０】
本実施形態は、復帰電位発生回路４７,５３により復帰電位発生部が構成され、スイッチ５２,５７により電位復帰部が構成され、レジスタ１５Ａにより駆動時間設定部が構成され、発振回路１４と制御回路１１とインバータ５８とにより駆動制御部が構成される。
【０１３１】
本実施形態では、バイアス電位ＶＩＡＳＰは、復帰電位発生回路４７と、スイッチ５２との動作によって所定の電位に復帰し、バイアス電位ＶＩＡＳＮは、復帰電位発生回路５３と、スイッチ５７との動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用の構成を設けているので、復帰に要する時間が短縮化される。
【０１３２】
バイアス電位発生回路４６は、高速復帰信号ＲＴのパルス幅を、レジスタ１５Ａの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ１５Ａの設定値を変動させることで、最適なパルス幅を選択することが出来る。その結果、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを高速復帰させるために必要なスイッチ５２,５７のオン時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたスイッチ５２,５７のオン時間を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位ＶＩＡＳＰ,ＶＩＡＳＮを、過不足なくしかも高速に復帰させることが出来る。
【０１３３】
なお、本実施形態でのスイッチ５２,５７,５９,６０はＮチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとを並列接続したＣＭＯＳ型トランスファゲートで構成されることが一般的であるが、同様の機能を有するものであれば、他の構成でも同様の効果が得られる。
【０１３４】
【発明の効果】
以上説明したように、本発明によれば、バイアス電位を過不足なく高速に復帰させることが出来る。
【０１３５】
また、クロックを外部から供給するための端子を削除することが出来る。
【０１３６】
また、復帰電流や復帰電圧を任意に設定出来るので、電源電圧等の条件が変わった場合に、電位復帰部の能力変化に合わせてバイアス電位を最適に高速復帰させることが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図２】本発明の第１の実施形態のバイアス電位発生回路の動作を示すタイミングチャート図である。
【図３】本発明の第２の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図４】本発明の第２の実施形態のバイアス電位発生回路の動作を示すタイミングチャート図である。
【図５】本発明の第３の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図６】本発明の第４の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図７】本発明の第５の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図８】本発明の第６の実施形態のバイアス電位発生回路の構成を示す回路図である。
【図９】従来のバイアス電位発生回路の構成を示す回路図である。
【符号の説明】
１,１７,１８,２２,２９,４６ バイアス電位発生回路
２,５,７,１２,２５,２６,４２ Ｐチャネル型ＭＯＳトランジスタ
１２（１）〜１２（ｋ） Ｐチャネル型ＭＯＳトランジスタ
２０（１）〜２０（ｐ） Ｐチャネル型ＭＯＳトランジスタ
４８,４９,５４ Ｐチャネル型ＭＯＳトランジスタ
３,２７,５０ 抵抗
４,６,９，１０,２８,４３,４４ Ｎチャネル型ＭＯＳトランジスタ
１０（１）〜１０（ｋ） Ｎチャネル型ＭＯＳトランジスタ
１９（１）〜１９（ｍ） Ｎチャネル型ＭＯＳトランジスタ
５１,５５,５６ Ｎチャネル型ＭＯＳトランジスタ
８,１３,１３（１）〜１３（ｋ）、５８ インバータ
１１,１６ 制御回路
１４ 発振回路
１５Ａ,１５Ｂ レジスタ
２３,４０ コンパレータ
２４,４１ 基準電位発生回路
３１（１）〜３１（ｎ） アンプ
３２（１）〜３２（ｎ）、３３（１）〜３３（ｎ） 配線容量
４７,５３ 復帰電位発生回路
５２,５７,５９,６０ スイッチ
ＲＴ０ 高速復帰元信号
ＲＴ、ＮＲＴ 高速復帰信号
ＲＴ（１）〜ＲＴ（ｋ）、ＮＲＴ（１）〜ＮＲＴ（ｋ） 高速復帰信号
ＣＬＫ クロック入力
ＰＳ パワーセーブ信号
ＶＢＰ,ＶＢＮ 基準電位
ＶＰ,ＶＮ 復帰電位
Claims (10)
- パワーセーブモードにおいて生成される待機電位と、動作モードにおいて生成されるバイアス電位とを択一的に出力ノードへ出力するバイアス電位発生回路であって、
前記バイアス電位の電位レベルを前もって定め、前記バイアス電位を前記出力ノードへ出力するバイアス電位出力部と、
前記待機電位の電位レベルを前もって定め、前記出力ノードへ出力する待機電位出力部と、
前記パワーセーブモードから前記動作モードへ移行したときから所定時間、待機電位の電位レベルとは異なるレベルの電位を前記出力ノードへ出力する電位復帰部と、
前記電位復帰部に接続され、前記所定時間を変化させる駆動制御部と、
を有する、ことを特徴とするバイアス電位発生回路。 - 請求項１に記載のバイアス電位発生回路において、
前記駆動制御部は、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものであり、
かつ前記駆動制御部は、前記バイパス波形信号生成用のクロック信号を発生させる発振回路を有するものである、ことを特徴とするバイアス電位発生回路。 - 請求項１または２に記載のバイアス電位発生回路において、
前記電位復帰部の駆動時間を任意に設定する駆動時間設定部をさらに有する、ことを特徴とするバイアス電位発生回路。 - 請求項３に記載のバイアス電位発生回路において、
前記駆動制御部は、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものであり、
前記駆動時間設定部は、前記パルス波形信号のパルス波形幅の設定値を出力するレジスタである、ことを特徴とするバイアス電位発生回路。 - パワーセーブモードにおいて生成される待機電位と、動作モードにおいて生成されるバイアス電位とを択一的に出力ノードへ出力するバイアス電位発生回路であって、
前記バイアス電位の電位レベルを前もって定め、前記バイアス電位を前記出力ノードへ出力するバイアス電位出力部と、
前記待機電位の電位レベルを前もって定め、前記出力ノードへ出力する待機電位出力部と、
前記パワーセーブモードから前記動作モードへ移行したときから所定時間、復帰電流を送ることにより、待機電位の電位レベルとは異なるレベルの電位を前記出力ノードへ出力する電位復帰部と、
前記電位復帰部において送られる前記復帰電流を任意に設定する電流設定部と、
を有する、ことを特徴とするバイアス電位発生回路。 - 請求項５に記載のバイアス電位発生回路において、
前記電位復帰部は、互いに並列接続されて前記復帰電流を発生させる複数のＭＯＳトランジスタであり、
前記電流設定部は、前記ＭＯＳトランジスタそれぞれに対して導通制御信号を個別に供給するものである、ことを特徴とするバイアス電位発生回路。 - パワーセーブモードにおいて生成される待機電位と、動作モードにおいて生成されるバイアス電位とを択一的に出力ノードへ出力するバイアス電位発生回路であって、
前記バイアス電位の電位レベルを前もって定め、前記バイアス電位を前記出力ノードへ出力するバイアス電位出力部と、
前記待機電位の電位レベルを前もって定め、前記出力ノードへ出力する待機電位出力部と、
前記パワーセーブモードから前記動作モードへ移行したときから所定時間、待機電位の 電位レベルとは異なるレベルの電位を前記出力ノードへ出力する電位復帰部と、
前記電位復帰部は、ゲート電位とドレイン電位とが短絡されることで閾値電圧を発生させるＭＯＳトランジスタを複数備えるとともにこれらＭＯＳトランジスタが直列に接続されたものであり、
前記ＭＯＳトランジスタの設置数を変動させることで前記バイアス電位の復帰動作で用いる復帰電位を任意に設定可能とする、ことを特徴とするバイアス電位発生回路。 - 請求項１または２に記載のバイアス電位発生回路において、
前記バイアス電位と同等電位をを有する基準電圧を発生させる基準電位発生部をさらに有し、
前記駆動制御部は、前記発生電位が前記基準電位に到達しない期間は前記電位復帰部を駆動させ、到達した時点で駆動を停止するものである、ことを特徴とするバイアス電位発生回路。 - 請求項１ないし４のいずれかに記載のバイアス電位発生回路において、
前記バイアス電位と同等の電位を有する復帰電位を発生させる復帰電位発生部をさらに有し、
かつ、前記電位復帰部は、前記バイアス電位の復帰動作時に前記発生電位を前記復帰電位に短絡させるものである、ことを特徴とするバイアス電位発生回路。 - 請求項７に記載のバイアス電位発生回路において、
前記電位復帰部に接続され、前記所定時間を変化させる駆動制御部をさらに備える、ことを特徴とするバイアス電位発生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002292325A JP3681063B2 (ja) | 2002-10-04 | 2002-10-04 | バイアス電位発生回路 |
| CNB031595898A CN1302453C (zh) | 2002-10-04 | 2003-09-29 | 偏置电位产生装置 |
| EP03022282A EP1408481A3 (en) | 2002-10-04 | 2003-10-01 | Bias potential generating apparatus |
| TW092127164A TW200405996A (en) | 2002-10-04 | 2003-10-01 | Bias potential generating apparatus |
| US10/677,336 US6930543B2 (en) | 2002-10-04 | 2003-10-03 | Bias potential generating apparatus |
| KR1020030069011A KR20040031643A (ko) | 2002-10-04 | 2003-10-04 | 바이어스 전위 발생 장치 및 액정 구동 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002292325A JP3681063B2 (ja) | 2002-10-04 | 2002-10-04 | バイアス電位発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004127077A JP2004127077A (ja) | 2004-04-22 |
| JP3681063B2 true JP3681063B2 (ja) | 2005-08-10 |
Family
ID=32025463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002292325A Expired - Fee Related JP3681063B2 (ja) | 2002-10-04 | 2002-10-04 | バイアス電位発生回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6930543B2 (ja) |
| EP (1) | EP1408481A3 (ja) |
| JP (1) | JP3681063B2 (ja) |
| KR (1) | KR20040031643A (ja) |
| CN (1) | CN1302453C (ja) |
| TW (1) | TW200405996A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6998904B2 (en) * | 2004-03-17 | 2006-02-14 | Texas Instruments Incorporated | Circuit and method for turn-on of an internal voltage rail |
| JP2007140005A (ja) * | 2005-11-17 | 2007-06-07 | Matsushita Electric Ind Co Ltd | バイアス電圧発生回路 |
| JP5137321B2 (ja) | 2006-04-20 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | 表示装置、ｌｃｄドライバ及び駆動方法 |
| JP6587002B2 (ja) * | 2018-01-26 | 2019-10-09 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置及び電子機器 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0752584B2 (ja) | 1987-12-28 | 1995-06-05 | 株式会社東芝 | Ｍｏｓ型充放電回路 |
| US4872002A (en) * | 1988-02-01 | 1989-10-03 | General Electric Company | Integrated matrix display circuitry |
| KR0164814B1 (ko) * | 1995-01-23 | 1999-02-01 | 김광호 | 반도체 메모리장치의 전압 구동회로 |
| US6023256A (en) * | 1996-05-15 | 2000-02-08 | Motorola, Inc. | Liquid crystal display driver system and method therefor |
| TW365007B (en) * | 1996-12-27 | 1999-07-21 | Matsushita Electric Ind Co Ltd | Driving method of semiconductor integrated circuit and the semiconductor integrated circuit |
| KR100269643B1 (ko) * | 1997-11-27 | 2000-10-16 | 김영환 | 전력소비 억제회로 |
| JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
| JP3147079B2 (ja) | 1998-04-14 | 2001-03-19 | 日本電気株式会社 | 半導体回路 |
| JPH11340812A (ja) * | 1998-05-22 | 1999-12-10 | Mitsubishi Electric Corp | 半導体装置 |
| JP4071378B2 (ja) * | 1998-11-17 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体回路装置 |
| JP2000200110A (ja) * | 1999-01-05 | 2000-07-18 | Mitsubishi Electric Corp | 電圧降下回路 |
| JP2001175227A (ja) * | 1999-12-17 | 2001-06-29 | Nec Corp | 液晶駆動回路 |
| KR20010073270A (ko) * | 2000-01-13 | 2001-08-01 | 윤종용 | 스위치 모드 전원 공급장치 |
| JP2001318658A (ja) * | 2000-03-02 | 2001-11-16 | Sharp Corp | 液晶表示装置 |
| JP2002064150A (ja) * | 2000-06-05 | 2002-02-28 | Mitsubishi Electric Corp | 半導体装置 |
| KR100542398B1 (ko) * | 2001-12-04 | 2006-01-10 | 주식회사 하이닉스반도체 | 전압 공급 회로 |
-
2002
- 2002-10-04 JP JP2002292325A patent/JP3681063B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-29 CN CNB031595898A patent/CN1302453C/zh not_active Expired - Fee Related
- 2003-10-01 TW TW092127164A patent/TW200405996A/zh unknown
- 2003-10-01 EP EP03022282A patent/EP1408481A3/en not_active Withdrawn
- 2003-10-03 US US10/677,336 patent/US6930543B2/en not_active Expired - Fee Related
- 2003-10-04 KR KR1020030069011A patent/KR20040031643A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040031643A (ko) | 2004-04-13 |
| US6930543B2 (en) | 2005-08-16 |
| TW200405996A (en) | 2004-04-16 |
| US20040104762A1 (en) | 2004-06-03 |
| CN1497297A (zh) | 2004-05-19 |
| CN1302453C (zh) | 2007-02-28 |
| JP2004127077A (ja) | 2004-04-22 |
| EP1408481A2 (en) | 2004-04-14 |
| EP1408481A3 (en) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11876510B2 (en) | Load driver | |
| US7005912B2 (en) | Simple step-up apparatus including level shift circuits capable of low breakdown voltage | |
| JP2004343396A (ja) | レベルシフト回路 | |
| JP2007140005A (ja) | バイアス電圧発生回路 | |
| US20130147564A1 (en) | Oscillator with frequency determined by relative magnitudes of current sources | |
| JP3681063B2 (ja) | バイアス電位発生回路 | |
| TW201633706A (zh) | 弛緩振盪器 | |
| US7545128B2 (en) | Regulator circuit | |
| JP7085911B2 (ja) | コンパレータ及び発振回路 | |
| JP2000013206A (ja) | クロックモニタ回路及び同期式半導体メモリ装置 | |
| US7619478B2 (en) | Operational amplifier having its compensator capacitance temporarily disabled | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| JP4283717B2 (ja) | 遅延補正回路 | |
| JPH08321768A (ja) | バッファ回路及びこれを用いた半導体集積回路 | |
| JPH08179272A (ja) | 液晶駆動用電源回路 | |
| JP2747102B2 (ja) | １／２バイアスｌｃｄコモン信号発生回路 | |
| JP2000112443A (ja) | 電源回路 | |
| JP2002111450A (ja) | 電圧制御型発振回路 | |
| JPH0895653A (ja) | バイアス源をスタンドバイに設定するための装置 | |
| JP2011151711A (ja) | オペアンプ回路 | |
| JP2004328064A (ja) | クロック回路 | |
| JP2000004161A (ja) | Ｄａ変換装置 | |
| JPH07221625A (ja) | バッファ回路 | |
| KR20050074755A (ko) | 저전력 릴렉세이션 오실레이터 회로 | |
| JPH0818420A (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |