JP2007140005A - バイアス電圧発生回路 - Google Patents

バイアス電圧発生回路 Download PDF

Info

Publication number
JP2007140005A
JP2007140005A JP2005332379A JP2005332379A JP2007140005A JP 2007140005 A JP2007140005 A JP 2007140005A JP 2005332379 A JP2005332379 A JP 2005332379A JP 2005332379 A JP2005332379 A JP 2005332379A JP 2007140005 A JP2007140005 A JP 2007140005A
Authority
JP
Japan
Prior art keywords
voltage
bias voltage
power
bias
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005332379A
Other languages
English (en)
Inventor
Munehiko Ogawa
宗彦 小川
Kazuyoshi Nishi
和義 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005332379A priority Critical patent/JP2007140005A/ja
Priority to US11/595,898 priority patent/US7414457B2/en
Priority to CN2006101451808A priority patent/CN1967647B/zh
Publication of JP2007140005A publication Critical patent/JP2007140005A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Electrical Variables (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】パワーセーブ後の復帰動作の高速化を図る。
【解決手段】複数のバイアス電圧と各バイアス電圧に設けた待機電圧を切換えて出力するバイアス電圧発生回路１０１において、各バイアス電圧に電圧復帰部４１を設け、パワーオン開始前に、電圧復帰部４１に蓄えた電荷を供給することで、バイアス電圧を所定の電圧に近づける。ここで、電圧復帰部４１と待機電圧発生部３０の駆動制御は、駆動制御部５１で行い、駆動制御期間はレジスタ６にて任意に設定することを可能な構成としている。
【選択図】図３

Description

本発明は、液晶パネル等を起動する駆動回路のバイアス電圧を発生するバイアス電圧発生回路において、パワーセーブ時にオフさせ、パワーセーブ状態から、動作状態に復帰させる時に、高速に復帰させるバイアス電圧発生回路に関する。
近年、液晶パネルの使用用途は、従来の大型機器から携帯機器にまで広がっている。その為に消費電力の低減が強く要望されている。低消費電力化に対応する為には、液晶駆動回路において非表示期間であるブランキング期間時に出力回路を停止状態にし、定常電流をゼロにするパワーセーブを行うのが効果的である。
消費電力の低減を図るためには、頻繁にパワーセーブを行うのがよりよいが、パワーセーブ後にすぐに駆動出力を行う必要がある。その為、パワーセーブ状態から動作状態へ高速に復帰させることが重要となる。
以下に、従来のバイアス電圧発生回路と駆動出力回路について図１を用いて説明する。図１は従来の液晶駆動用オペアンプのバイアス電圧発生回路とｎ出力の駆動出力回路を示した回路図である。ここでは、駆動出力数がｎ出力の場合を例にして説明する。
図１において、１００はバイアス電圧発生回路である。バイアス電圧発生回路１００は、ＰチャネルＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ３とＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２と、抵抗Ｒ１で構成された基準電圧発生部２０とグランド及び、バイアス電圧Ｖｂｉａｓｎ間に接続されたスイッチＳＷ１で構成された待機電圧発生部３０で構成される。バイアス電圧発生回路１００は、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）内の定電流源用ＮＭＯＳトランジスタのバイアス電圧Ｖｂｉａｓｎを出力する機能を有する。また、Ｃｌｎ（１）〜Ｃｌｎ（ｎ）は配線容量を示す。
次に、以上のように構成されたバイアス電圧発生回路１００の、パワ−オフ状態からの復帰動作を図２のタイミングチャートを用いて説明する。
まず、Ｔ１期間のパワーオン状態は、パワーセーブ信号ＰＳが非アクティブ状態”Ｈｉｇｈ”である為、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ３がオフし、ＮチャネルＭＯＳトランジスタＭＮ１はオンしている。
この時、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ１と、抵抗Ｒ１と、ＮチャネルＭＯＳトランジスタＭＮ１により基準電流Ｉｒｅｆ１が発生する。また、ＭＰ１とＭＰ２で構成されたカレントミラー回路にてＩｒｅｆ２を発生し、その基準電流Ｉｒｅｆ２と、ＰチャネルＭＯＳトランジスタＭＰ２とダイオード接続されたＮチャネルＭＯＳトランジスタＭＮ２とで、バイアス電圧Ｖｂｉａｓｎを発生する。このバイアス電圧Ｖｂｉａｓｎは、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と、配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に供給される。
また、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）がオンしている期間である。
次に、Ｔ２期間のパワーオン状態は、出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）がオフに切り替わるが、その他の制御はＴ１期間と同じ制御である。出力制御スイッチ
ＳＷ１０（１）〜ＳＷ１０（ｎ）をオフすると同時にパワーセーブ信号を非アクティブ”Ｌｏｗ”にすると液晶駆動用オペアンプの出力電圧に影響が出るので、オーバーラップ期間を設けている。
次に、Ｔ３期間のパワーオフ状態では、パワーセーブ信号ＰＳがアクティブ状態”Ｌｏｗ”である為、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ３がオンし、ＮチャネルＭＯＳトランジスタＭＮ１はオフとなる。つまり、基準電流Ｉｒｅｆ１が０になりパワーオフ状態となる。
また、待機電圧出力制御用スイッチＳＷ１はオンである為、バイアス電圧Ｖｂｉａｓｎは、”Ｌｏｗ”となる。
次に、Ｔ４期間のパワーオフ状態では、待機電圧出力制御用スイッチＳＷ１はオフし、出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）もオフしている。この期間で、バイアス電圧Ｖｂｉａｓｎが所定の電圧に復帰し、復帰動作が完了する。
次に、Ｔ５期間のパワーオン状態では、待機電圧出力制御用スイッチＳＷ１はオフし、出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）がオンするので、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の所定の電圧レベルを出力する。
特許第３６８１０６３号公報 特開２００４−２８０８０５号公報
従来のバイアス電圧発生回路では、ＰチャネルＭＯＳトランジスタＭＰ２とＮチャネルＭＯＳトランジスタＭＮ３とで発生した微小な基準電流Ｉｒｅｆ２を用いて、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に電荷を充電し所定の電圧に復帰していた。
近年、液晶パネルの大型化、高画質化に伴い、液晶駆動用オペアンプの数が増加している。つまり、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）のｎが増加したことにより、大きな容量値を微小な電流で充電することになり、所定の時間内にバイアス電圧が復帰しない課題があった。
この課題の解決手段としては、バイアス電圧発生回路の基準電流Ｉｒｅｆ２を増やす事で、所定の時間内にバイアス電圧を復帰することが主な解決手段であった。
しかし、この解決手段では、消費電力が大きく増加するので、低消費電力化を実現する上で問題となる。
本発明は、上記従来の問題点を解決するもので、基準電流Ｉｒｅｆ２を増やすことなく高速に復帰できる、バイアス電圧発生回路を提供することを目的とする。
前記従来の課題を解決するために、本発明の請求項１記載のバイアス電圧発生回路では、電荷蓄積素子及び、電荷蓄積素子をバイアス配線に接続、切断する為のスイッチで構成された電圧復帰部と、待機電圧発生部と電圧復帰部を制御する駆動制御部を有し、パワーオンからパワーオフに切り替える前及び、パワーオフからパワーオンに切り替える前に、高速復帰のための充放電を行う。
本構成によって、パワーオン開始前に、バイアス電圧を所定の電圧に近づけた状態から、バイアス電圧の復帰が開始できるので、バイアス電圧を高速に復帰させることができる。
本発明の請求項２記載のバイアス電圧発生回路では、電荷蓄積素子及び、電荷蓄積素子をバイアス配線に接続、切断する為のスイッチで構成された電圧復帰部と、待機電圧発生部と電圧復帰部を制御する駆動制御部と、駆動制御部が出力する制御信号を任意に変動できるレジスタを有し、パワーオンからパワーオフに切り替える前及び、パワーオフからパワーオンに切り替える前に、レジスタの設定に応じた期間、電圧復帰部の電荷蓄積素子へ、高速復帰のための充放電を行う。
本構成によって、レジスタの設定に応じ復帰開始時の電圧を任意に変更できるので、復帰時間が最短となる最適な復帰開始電圧に設定した上で、復帰が開始できるので、バイアス電圧を高速に復帰させることができる。
本発明の請求項３記載のバイアス電圧発生回路では、電荷蓄積素子及び、電荷蓄積素子をバイアス配線に接続、切断する為のスイッチ及び、バイアス電圧発生回路の出力負荷を、接続、切断する為のスイッチで構成された電圧復帰部と、待機電圧発生部と電圧復帰部を制御する駆動制御部を有し、パワーオンからパワーオフに切り替える前及び、パワーオフからパワーオンに切り替える前に、電圧復帰部の電荷蓄積素子へ、高速復帰のための充放電を行う。
本構成によって、高速復帰のための充電時に、バイアス電圧発生回路の出力負荷への充電が不要となり、電圧復帰部の電荷蓄積素子の容量値を大きくすることができるので、さらにバイアス電圧を所定の電圧に近づけた状態から、バイアス電圧の復帰が開始でき、バイアス電圧を高速に復帰させることができる。
本発明の請求項４記載のバイアス電圧発生回路では、電荷蓄積素子及び、電荷蓄積素子をバイアス配線に接続、切断する為のスイッチ及び、バイアス電圧発生回路の出力負荷を、接続、切断する為のスイッチで構成された電圧復帰部と、待機電圧発生部と電圧復帰部を制御する駆動制御部と、駆動制御部が出力する制御信号を任意に変動できるレジスタを有し、パワーオンからパワーオフに切り替える前及び、パワーオフからパワーオンに切り替える前に、電圧復帰部の電荷蓄積素子へ、高速復帰のための充放電を行う。
本構成によって、レジスタの設定に応じ復帰開始時の電圧を任意に変更できるので、パワーオン開始前に、復帰時間が最短となる最適な復帰開始電圧に設定した状態から復帰が開始でき、バイアス電圧を高速に復帰させることができる。
本発明の請求項５記載のバイアス電圧発生回路では、電荷蓄積素子及び、電荷蓄積素子をバイアス配線に接続、切断する為のスイッチ及び、電荷蓄積素子を充電する充電回路及び、充電回路のパワーオン期間を制御する充電時間制御部で構成された電圧復帰部と、待機電圧発生部と、電圧復帰部を制御する駆動制御部を有し、パワーオン期間に電圧復帰部の電荷蓄積素子へ充電し、パワーオフからパワーオンに切り替える前に放電する。
本構成によって、パワーオン期間中に、常に充電回路から電圧復帰部の電荷蓄積素子へ充電することができるので、電圧復帰部の電荷蓄積素子の容量値を大きくすることができ、さらにバイアス電圧を所定の電圧に近づけた状態から、バイアス電圧の復帰が開始できるので、バイアス電圧を高速に復帰させることができる。
本発明の請求項６記載のバイアス電圧発生回路では、電荷蓄積素子及び、電荷蓄積素子
をバイアス配線に接続、切断する為のスイッチ及び、電荷蓄積素子を充電する充電回路及び、充電回路のパワーオン期間を制御する充電時間制御部で構成された電圧復帰部と、待機電圧発生部と、電圧復帰部を制御する駆動制御部と駆動制御部が出力する制御信号を任意に変動できるレジスタを有し、パワーオン期間に電圧復帰部の電荷蓄積素子へ充電し、パワーオフからパワーオンに切り替える前に放電する。
本構成によって、レジスタの設定に応じ電圧復帰部の電荷蓄積素子への充放電期間を任意に変更できるので、復帰時間が最短となる最適な復帰開始電圧に設定した状態から復帰が開始でき、バイアス電圧を高速に復帰させることができる。
本発明の請求項７記載のバイアス電圧発生回路では、電荷蓄積素子及び、電荷蓄積素子をバイアス配線に接続、切断する為のスイッチ及び、電荷蓄積素子を充電する充電回路及び、充電回路のパワーオン期間を制御する充電時間制御部で構成された電圧復帰部と、待機電圧発生部と電圧復帰部を制御する駆動制御部と充電電圧セレクタを制御するレジスタを有し、パワーオン期間に電圧復帰部の電荷蓄積素子へ充電し、パワーオフからパワーオンに切り替える前に放電する。
本構成によって、レジスタの設定に応じ電圧復帰部の電荷蓄積素子への充電電圧を任意に変更できるので、復帰時間が最短となる最適な復帰開始電圧に設定した状態から復帰が開始でき、バイアス電圧を高速に復帰させることができる。
本発明の請求項８記載のバイアス電圧発生回路では、電圧の異なる２つのバイアス電圧を短絡する為のスイッチ及び、基準電圧発生部を切り離すスイッチからなる電圧復帰部と、待機電圧発生部と電圧復帰部を制御する駆動制御部を有し、パワーオフからパワーオンに切り替える前に、電圧の異なる2つのバイアス電圧を短絡する。
本構成によって、２つのバイアス電圧出力配線を短絡することができるので、パワーオン開始前に、バイアス電圧を所定の電圧に近づけた状態から復帰が開始でき、バイアス電圧を高速に復帰させることができる。
本発明の請求項９記載のバイアス電圧発生回路では、位の異なる２つのバイアス電圧を短絡する為のスイッチ及び、基準電圧発生部を切り離すスイッチからなる電圧復帰部と、待機電圧発生部と電圧復帰部を制御する駆動制御部と駆動制御部が出力する制御信号を任意に変動できるレジスタを有し、パワーオフからパワーオンに切り替える前に、電圧の異なる２つのバイアス電圧を短絡する。
本構成によって、レジスタの設定に応じ、電圧復帰部のスイッチの短絡期間と、待機電圧の出力期間を任意に変更できるので、復帰時間が最短となる最適な電圧に近づけた状態から、バイアス電圧を高速に復帰させることができる。
以上のように、本発明は、従来の回路に対し電圧復帰部と駆動制御部を設けたことにより、復帰開始時にすでに、所定のバイアス電圧まで近づけた状態から復帰が開始できるので、復帰時間の短縮に大きな効果をもたらす。
（第１の実施形態）
図３に本発明の第１の実施形態のバイアス電圧発生回路の回路図を示す。
本実施形態は、出力数がｎ出力である液晶駆動用のバイアス電圧発生回路を例に本発明を説明する。
図３において、１０１はバイアス電圧発生回路である。バイアス電圧発生回路１０１は、ＰチャネルＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ３とＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２と、抵抗Ｒ１で構成された基準電圧発生部２０とグランドとバイアス電圧Ｖｂｉａｓｎに接続されたスイッチＳＷ１で構成された待機電圧発生部３０と、電荷蓄積素子Ｃ１とスイッチＳＷ２で構成された電圧復帰部４１と、待機電圧発生部３０及び、電圧復帰部４１を制御する駆動制御部５１と、その駆動制御部５１を制御するレジスタ６で構成される。バイアス電圧発生回路１０１は、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）内の定電流源用ＮＭＯＳトランジスタのバイアス電圧Ｖｂｉａｓｎを出力する機能を有する。また、Ｃｌｎ（１）〜Ｃｌｎ（ｎ）は配線容量を示す。
駆動制御部５１は、クロック入力信号ＣＬＫとレジスタ６の設定値に応じて、バイアス電圧発生回路１０１の出力Ｖｂｉａｓｎに、待機電圧発生部３０から待機電圧を出力する期間と、電圧復帰部４１の電荷蓄積素子Ｃ１の充放電期間を制御する機能を有する。
次に、以上のように構成されたバイアス電圧発生回路１０１の、パワ−オフ状態からの復帰動作を図４のタイミングチャートを用いて説明する。
まず、Ｔ１期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１と復帰電圧出力制御用スイッチＳＷ２はオフし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオンしている。
パワーオン状態では、パワーセーブ信号ＰＳが非アクティブ状態”Ｈｉｇｈ”である為、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ３がオフし、ＮチャネルＭＯＳトランジスタＭＮ１はオンしている。
この時、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ１と、抵抗Ｒ１と、ＮチャネルＭＯＳトランジスタＭＮ１により基準電流Ｉｒｅｆ１が発生する。また、ＭＰ１とＭＰ２で構成されたカレントミラー回路にてＩｒｅｆ２を発生し、その基準電流Ｉｒｅｆ２と、ＰチャネルＭＯＳトランジスタＭＰ２とダイオード接続されたＮチャネルＭＯＳトランジスタＭＮ２で、バイアス電圧Ｖｂｉａｓｎを発生する。
このバイアス電圧Ｖｂｉａｓｎは、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と、配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に供給される。
次に、Ｔ２期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１はＴ１期間と同じくオフだが、復帰電圧出力制御用スイッチＳＷ２をオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）をオフする。
この期間では、復帰電圧制御用スイッチＳＷ２をオンし、電荷蓄積素子Ｃ１をバイアス電圧Ｖｂｉａｓｎに接続するので、電圧復帰部４１の電荷蓄積素子Ｃ１に電荷を充電する。また、電荷蓄積素子Ｃ１をバイアス電圧Ｖｂｉａｓｎに接続したことにより、バイアス電圧Ｖｂｉａｓｎの電圧が変動してしまうが、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフしているので、液晶駆動用オペアンプの出力電圧Ｖｏｕｔに影響はない。
次に、Ｔ３期間のパワーオフ状態では、待機電圧出力制御用スイッチＳＷ１はオンし、復帰電圧出力制御用スイッチＳＷ２と、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフする。
パワーオフ状態では、パワーセーブ信号ＰＳがアクティブ状態”Ｌｏｗ”である為、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ３と、ＮチャネルＭＯＳトランジスタＭＮ３がオンし、ＮチャネルＭＯＳトランジスタＭＮ１はオフとなる。つまり、基準電流Ｉｒｅｆ１は０になりパワーオフ状態となる。
また、待機電圧出力制御用スイッチＳＷ１はオンし、復帰電圧出力制御用スイッチＳＷ２はオフである為、バイアス電圧Ｖｂｉａｓｎは、”Ｌｏｗ”となる。
次に、Ｔ４期間のパワーオフ状態では、待機電圧出力制御用スイッチＳＷ１はオフし、復帰電圧出力制御用スイッチＳＷ２をオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフする。
この期間で、Ｔ２期間で電荷蓄積装置Ｃ１に充電した電荷を、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に放電し、パワーオン開始前にバイアス電圧Ｖｂｉａｓｎの電圧を所定の電圧に近づける。
次に、Ｔ５期間のパワーオン状態では、待機電圧出力制御用スイッチＳＷ１と、復帰電圧出力制御用スイッチＳＷ２と、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフする。
この期間で、バイアス電圧Ｖｂｉａｓｎが、Ｔ４期間で所定の電圧に近づけた電圧を復帰開始電圧とし、基準電圧発生回路の基準電流Ｉｒｅｆ２のみで所定の電圧まで復帰する。
次に、Ｔ６期間のパワーオン状態では、各制御信号は、Ｔ１期間と同じ制御になる。しかし、Ｔ６期間は、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜 Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）がオフからオンに切り変わった直後の期間であり、バイアス電圧Ｖｂｉａｓｎが所定の電圧に復帰完了しておく必要がある。
以上のように本実施形態1によるバイアス電圧発生回路１０１では、 、従来のような基準電圧発生部２０からの電流のみで復帰するバイアス電圧発生回路１０１に対し、復帰電圧を充放電できる電圧復帰部４１と、駆動制御部５１を設けたことにより、パワーオン開始時のバイアス電圧Ｖｂｉａｓｎを所定の電圧に近づけた状態から復帰を開始する事ができる。よって、液晶駆動用オペアンプのバイアス電圧Ｖｂｉａｓｎを高速に復帰できる。
また、待機電圧出力制御用スイッチＳＷ１のオン期間及び、オフ期間と、復帰電圧出力制御用スイッチＳＷ２のオン期間及び、オフ期間を制御することができるレジスタ６を設けたことで、パワーオン開始時のバイアス電圧Ｖｂｉａｓｎをレジスタの変更のみで可変できる。よって、温度や電源電圧等の変化により回路特性が悪化し、復帰時間に遅延が生じた場合でも、バイアス電圧Ｖｂｉａｓｎを高速に復帰させることができる。
（第２の実施形態）
図５に本発明の第２の実施形態のバイアス電圧発生回路の回路図を示す。
本実施形態は、出力数がｎ出力である液晶駆動用のバイアス電圧発生回路を例に本発明を説明する。
第２の実施形態は、第１の実施形態に対し、バイアス電圧発生回路１０２の出力Ｖｂｉａｓｎと基準電圧発生部２０の出力ＮＯＤＥ１の間に、駆動制御部５２によって制御する基準電圧制御スイッチＳＷ３を備えた場合のバイアス電圧発生回路１０２である。
図５において、１０２はバイアス電圧発生回路である。バイアス電圧発生回路１０２は、ＰチャネルＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ３とＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２と、抵抗Ｒ１で構成された基準電圧発生部２０とグランドとバイアス電圧Ｖｂｉａｓｎに接続されたスイッチＳＷ１で構成された待機電圧発生部３０と、電荷蓄積素子Ｃ１とスイッチＳＷ２と、基準電圧制御スイッチＳＷ３で構成された電圧復帰部４２と、待機電圧発生部及び、電圧復帰部４２と、基準電圧制御スイッチＳＷ３を制御する駆動制御部５２と、その駆動制御部５２を制御するレジスタ６で構成される。バイアス電圧発生回路１０２は、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）内の定電流源用ＮＭＯＳトランジスタのバイアス電圧Ｖｂｉａｓｎを出力する機能を有する。また、Ｃｌｎ（１）〜Ｃｌｎ（ｎ）は配線容量を示す。
駆動制御部５２は、クロック入力信号ＣＬＫとレジスタ６の設定値に応じて、バイアス電圧発生回路１０２の出力Ｖｂｉａｓｎに、待機電圧発生部３０から待機電圧を出力する期間と、電圧復帰部４２から復帰電圧を出力する期間と、基準電圧制御スイッチＳＷ３で基準電圧を切離す期間を制御する機能を有する。
次に、以上のように構成されたバイアス電圧発生回路１０２の、パワ−オフ状態からの復帰動作を図６のタイミングチャートを用いて説明する。
まず、Ｔ１期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１と復帰電圧出力制御用スイッチＳＷ２はオフし、基準電圧制御スイッチＳＷ３はオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオンしている。
パワーオン状態では、パワーセーブ信号ＰＳが非アクティブ状態”Ｈｉｇｈ”である為、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ３がオフし、ＮチャネルＭＯＳトランジスタＭＮ１はオンしている。
この時、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ１と、抵抗Ｒ１と、ＮチャネルＭＯＳトランジスタＭＮ１により基準電流Ｉｒｅｆ１が発生する。また、ＭＰ１とＭＰ２で構成されたカレントミラー回路にてＩｒｅｆ２を発生し、その基準電流Ｉｒｅｆ２と、ＰチャネルＭＯＳトランジスタＭＰ２とダイオード接続されたＮチャネルＭＯＳトランジスタＭＮ２で、バイアス電圧Ｖｂｉａｓｎを発生する。
このバイアス電圧Ｖｂｉａｓｎは、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と、配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に供給される。
次に、Ｔ２期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１をオフし、復帰電圧出力制御用スイッチＳＷ２をオンし、基準電圧制御スイッチＳＷ３をオフし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）をオンしている。
この期間では、復帰電圧制御用スイッチＳＷ２をオンし、電荷蓄積素子Ｃ１をバイアス電圧Ｖｂｉａｓｎに接続するので、電圧復帰部４２の電荷蓄積素子Ｃ１に電荷を充電する。
また、電荷蓄積素子Ｃ１をバイアス電圧Ｖｂｉａｓｎに接続したことにより、バイアス電圧Ｖｂｉａｓｎの電圧が変動してしまうが、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフしている
ので、液晶駆動用オペアンプの出力電圧Ｖｏｕｔに影響はない。
次に、Ｔ３期間のパワーオフ状態では、待機電圧出力制御用スイッチＳＷ１はオンし、復帰電圧出力制御用スイッチＳＷ２はオフし、基準電圧制御スイッチＳＷ３はオフし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフする。
パワーオフ状態では、パワーセーブ信号ＰＳがアクティブ状態”Ｌｏｗ”である為、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ３と、ＮチャネルＭＯＳトランジスタＭＮ３がオンし、ＮチャネルＭＯＳトランジスタＭＮ１はオフとなる。つまり、基準電流Ｉｒｅｆ１は０になりパワーオフ状態となる。
バイアス電圧Ｖｂｉａｓｎは、待機電圧出力制御用スイッチＳＷ１はオンし、復帰電圧出力制御用スイッチＳＷ２はオフである為、基準電圧制御スイッチＳＷ３はオフしているので、”Ｌｏｗ”となる。
次に、Ｔ４期間のパワーオフ状態では、待機電圧出力制御用スイッチＳＷ１はオフし、復帰電圧出力制御用スイッチＳＷ２をオンし、基準電圧制御スイッチＳＷ３はオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフする。
この期間で、Ｔ２期間で電荷蓄積装置Ｃ１に充電した電荷を、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に放電し、パワーオン開始前にバイアス電圧Ｖｂｉａｓｎの電圧を所定の電圧に近づける。
次に、Ｔ５期間のパワーオン状態では、待機電圧出力制御用スイッチＳＷ１はオフし、復帰電圧出力制御用スイッチＳＷ２をオフし、基準電圧制御スイッチＳＷ３はオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフする。
この期間で、バイアス電圧Ｖｂｉａｓｎが、Ｔ４期間で所定の電圧に近づけた電圧を復帰開始電圧とし、基準電圧発生回路の基準電流Ｉｒｅｆ２のみで所定の電圧まで復帰する。
次に、Ｔ６期間のパワーオン状態では、各制御信号は、Ｔ１期間と同じ制御になる。しかし、Ｔ６期間は、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）がオフからオンに切り変わった直後の期間であり、バイアス電圧Ｖｂｉａｓｎが所定の電圧に復帰完了しておく必要がある。
以上のように本実施の形態２によるバイアス電圧発生回路１０２では、従来のような基準電圧発生部２０からの電流のみで復帰するバイアス電圧発生回路１０２に対し、復帰電圧を充放電できる電圧復帰部４２と、駆動制御部５２を設けたことで、パワーオン開始時のバイアス電圧Ｖｂｉａｓｎを所定の電圧に近づけた状態から復帰を開始する事がでる。よって、液晶駆動用オペアンプのバイアス電圧Ｖｂｉａｓｎを高速に復帰できる。
また、電圧復帰部４２に基準電圧制御スイッチＳＷ３を設けたことで 、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）を切り離した状態で、電圧復帰部４２の電荷蓄積素子Ｃ１を充電することができるので、Ｔ２期間に液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）を充電する為に消費していた無駄な電力を削減することができる。
尚、荷蓄積素子Ｃ１への充電期間Ｔ２を実施の形態１と同じ時間として使用する場合、電圧復帰部４２に、基準電圧制御スイッチＳＷ３を設けたことで、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）を同時に充電する必要がなくなったので、電圧復帰部の電荷蓄積素子Ｃ１の容量値を大きくすることができる。つまり、復帰開始電圧をさらに、所定電圧に近づけることが可能となり、復帰時間をさらに早くすることが可能となる。
また、待機電圧出力制御用スイッチＳＷ１のオン期間及び、オフ期間と、復帰電圧出力制御用スイッチＳＷ２のオン期間及び、オフ期間を制御することができるレジスタ６を設けたことで、パワーオン開始時のバイアス電圧Ｖｂｉａｓｎをレジスタの変更のみで可変できる。よって、温度や電源電圧等の変化により回路特性が悪化し、復帰時間に遅延が生じた場合でも、バイアス電圧Ｖｂｉａｓｎを高速に復帰させることができる。
（第３の実施形態）
図７に本発明の第３の実施形態のバイアス電圧発生回路の回路図を示す。
本実施形態は、出力数がｎ出力である液晶駆動用のバイアス電圧発生回路を例に本発明を説明する。
図７において、１０３はバイアス電圧発生回路である。バイアス電圧発生回路１０３は、ＰチャネルＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ３とＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２と、抵抗Ｒ１で構成された基準電圧発生部２０とグランドとバイアス電圧Ｖｂｉａｓｎに接続されたスイッチＳＷ１で構成された待機電圧発生部３０と、電荷蓄積素子Ｃ１とスイッチＳＷ２と、電荷蓄積素子Ｃ１に充電する為の充電回路１１と、充電回路１１の充電時間を制御する充電時間制御部９と、その充電時間制御部を制御するレジスタ１０と、充電回路１１の出力電圧Ｖ１をセレクトする充電電圧セレクタ７と、その充電電圧セレクタを制御するレジスタ８で構成され電圧復帰部４３と、待機電圧発生部３０及び、電圧復帰部４３を制御する駆動制御部５３と、その駆動制御部５３を制御するレジスタ６で構成される。バイアス電圧発生回路１０３は、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）内の定電流源用ＮＭＯＳトランジスタのバイアス電圧Ｖｂｉａｓｎを出力する機能を有する。また、Ｃｌｎ（１）〜Ｃｌｎ（ｎ）は配線容量を示す。
駆動制御部５３は、クロック入力信号ＣＬＫとレジスタ６の設定値に応じて、バイアス電圧発生回路１０３の出力Ｖｂｉａｓｎに待機電圧発生部３０から、待機電圧を出力する期間と、電圧復帰部４３から、復帰電圧を出力する期間を制御する機能を有する。
充電時間制御部９は、充電回路１１用のパワーセーブ信号ＮＯＤＥ２の生成回路であり、レジスタ１０の設定値を変動する事で、充電回路１１用のパワーセーブ信号ＮＯＤＥ２のオン期間及び、オフ期間を変動できる。
充電電圧セレクタ７は、充電回路１１の出力電圧Ｖ１をセレクトする回路であり、レジスタ８の設定値を変動する事で、出力電圧Ｖ１を可変できる。
充電回路１１は、電荷蓄積素子Ｃ１に電荷を充電する回路であり、充電時間制御部９のレジスタ設定と、充電電圧セレクタ７のレジスタ設定で、充電期間と出力電圧Ｖ１が決定される。
また、本実施形態における電圧復帰部４３は、第１の実施形態や、第２の実施形態と異なり、基準電圧発生部２０で電荷蓄積素子Ｃ１を充電するのではなく、充電回路１１を用いて電荷蓄積素子Ｃ１を充電するので、パワーセーブ信号ＰＳが非アクティブな期間に復
帰電圧を充電できる。
次に、以上のように構成されたバイアス電圧発生回路１０３の、パワ−オフ状態からの復帰動作を図８のタイミングチャートを用いて説明する。
まず、Ｔ１期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１と復帰電圧出力制御用スイッチＳＷ２はオフし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオンしている。
パワーオン状態では、パワーセーブ信号ＰＳが非アクティブ状態”Ｈｉｇｈ”である為、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ３がオフし、ＮチャネルＭＯＳトランジスタＭＮ１はオンしている。
また、充電回路１１用のパワーセーブ信号ＮＯＤＥ２も非アクティブ状態”Ｈｉｇｈ”なので、充電回路１１が電荷蓄積素子Ｃ１を充電している。
但し、充電回路１１用のパワーセーブ信号ＮＯＤＥ２の非アクティブ期間は、レジスタ１０の設定値で任意に変更できる。
ここでは、パワーセーブ信号ＰＳと充電回路１１用のパワーセーブ信号ＮＯＤＥ２が同じ制御となるようにレジスタ１０を設定したこととする。
この時、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ１と、抵抗Ｒ１と、ＮチャネルＭＯＳトランジスタＭＮ１により基準電流Ｉｒｅｆ１が発生する。また、ＭＰ１とＭＰ２で構成されたカレントミラー回路にてＩｒｅｆ２を発生し、その基準電流Ｉｒｅｆ２と、ＰチャネルＭＯＳトランジスタＭＰ２とダイオード接続されたＮチャネルＭＯＳトランジスタＭＮ２で、バイアス電圧Ｖｂｉａｓｎを発生する。
このバイアス電圧Ｖｂｉａｓｎは、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と、配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に供給される。
次に、Ｔ２期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１と、復帰電圧出力制御用スイッチＳＷ２はオフし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオンしている。
この期間でも、充電回路１１用のパワーセーブ信号ＮＯＤＥ２も非アクティブ状態”Ｈｉｇｈ”なので、充電回路１１は、電荷蓄積素子Ｃ１を充電している。
次に、Ｔ３期間のパワーオフ状態では、待機電圧出力制御用スイッチＳＷ１はオンし、復帰電圧出力制御用スイッチＳＷ２はオフし、基準電圧制御スイッチＳＷ３はオフし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフする。
パワーオフ状態では、パワーセーブ信号ＰＳがアクティブ状態”Ｌｏｗ”である為、基準電圧発生部２０のＰチャネルＭＯＳトランジスタＭＰ３と、ＮチャネルＭＯＳトランジスタＭＮ３がオンし、ＮチャネルＭＯＳトランジスタＭＮ１はオフとなる。つまり、基準電流Ｉｒｅｆ１は０になりパワーオフ状態となる。
充電時間制御部９と、充電電圧セレクタ７も、パワーセーブ信号ＰＳがアクティブ状態”Ｌｏｗ”である為、充電回路１１用のパワーセーブ信号ＮＯＤＥ２はアクティブ状態”Ｌｏｗ”となり、パワーオフ状態となる。
次に、Ｔ４期間のパワーオフ状態では、待機電圧出力制御用スイッチＳＷ１はオフし、復帰電圧出力制御用スイッチＳＷ２をオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオフする。
基準電圧発生部２０と、充電時間制御部９と、充電回路１１と、充電電圧セレクタ７は、パワーセーブ信号ＰＳがアクティブ状態”Ｌｏｗ”である為、充電回路１１用のパワーセーブ信号ＮＯＤＥ２もアクティブ状態”Ｌｏｗ”となりパワーオフ状態となる。
この期間で、Ｔ２期間で電荷蓄積装置Ｃ１に充電した電荷を、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に放電し、パワーオン開始前にバイアス電圧Ｖｂｉａｓｎの電圧を所定の電圧に近づける。
次に、Ｔ５期間のパワーオン状態では、待機電圧出力制御用スイッチＳＷ１はオフし、復帰電圧出力制御用スイッチＳＷ２はオフし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオンする。
この期間で、バイアス電圧Ｖｂｉａｓｎが、Ｔ４期間で所定の電圧に近づけた電圧を復帰開始電圧とし、基準電圧発生回路の基準電流Ｉｒｅｆ２のみで所定の電圧まで復帰する。
また、復帰電圧出力制御用スイッチＳＷ２がオフし、充電回路１１用のパワーセーブ信号ＮＯＤＥ２も非アクティブ状態”Ｈｉｇｈ”なる為、充電回路１１が電荷蓄積素子Ｃ１への充電を開始している。
次に、Ｔ６期間のパワーオン状態では、各制御信号は、Ｔ１期間と同じ制御になる。しかし、Ｔ６期間は、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）がオフからオンに切り変わった直後の期間であり、バイアス電圧Ｖｂｉａｓｎが所定の電圧に復帰完了しておく必要がある。
以上のように本実施の形態３によるバイアス電圧発生回路１０３では、従来のような基準電圧発生部２０からの電流のみで復帰するバイアス電圧発生回路１０１、１０２に対し、復帰電圧を充放電できる電圧復帰部４３と、駆動制御部５３を設けたことで、パワーオン開始時のバイアス電圧Ｖｂｉａｓｎを所定の電圧に近づけた状態から復帰を開始する事ができる。よって、液晶駆動用オペアンプのバイアス電圧Ｖｂｉａｓｎを高速に復帰できる。
また、電圧復帰部４３に、充電回路１１を設けることにより、基準電圧発生部２０からの充電が不要となり、パワーオン期間中、常に電圧復帰部４３の電荷蓄積素子Ｃ１を充電することが可能となり、電荷蓄積素子Ｃ１の容量値を大きな値に設計することができる。
また、レジスタ１０を設ける事で、充電回路１１用のパワーセーブ信号ＮＯＤＥ２の非アクティブ期間を容易に変更でき、電荷蓄積素子Ｃ１の充電期間を任意に変更できる。さらに、レジスタ８を設ける事で、復帰電圧を電源の範囲で可変できるので、Ｔ５期間の復帰開始電圧をほぼバイアス電圧Ｖｂｉａｓｎに近づけることが可能となり、さらに復帰時間を早くすることができる。
また、待機電圧出力制御用スイッチＳＷ１のオン期間及び、オフ期間と、復帰電圧出力制御用スイッチＳＷ２のオン期間及び、オフ期間を制御することができるレジスタを設けたことで、パワーオン開始時のバイアス電圧Ｖｂｉａｓｎをレジスタの変更のみで可変で
きるので、温度や電源電圧等の変化による影響により回路特性が悪化し、復帰時間に遅延が生じた場合でも、バイアス電圧Ｖｂｉａｓｎを高速に復帰させることができる。
（第４の実施形態）
図９に本発明の第４の実施形態のバイアス電圧発生回路の回路図を示す。
本実施形態は、出力数がｎ出力である液晶駆動用のバイアス電圧発生回路を例に本発明を説明する。
図９において、１０４はバイアス電圧発生回路である。バイアス電圧発生回路１０４は、ＰチャネルＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ３とＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２と、抵抗Ｒ１で構成された基準電圧発生部２１とグランドとバイアス電圧Ｖｂｉａｓｎに接続されたスイッチＳＷ１で構成された待機電圧発生部３０と、バイアス電圧Ｖｂｉａｓｐとバイアス電圧Ｖｂｉａｓｎに接続されたＳＷ６及び、基準電圧制御スイッチＳＷ４とＳＷ５で構成された電圧復帰部４４と、基準電圧制御スイッチＳＷ５と待機電圧制御スイッチＳＷ１と電圧復帰制御スイッチＳＷ６を制御する駆動制御部５４で構成される。バイアス電圧発生回路１０４は、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）内の定電流源用ＮＭＯＳトランジスタのバイアス電圧Ｖｂｉａｓｎと、定電流源用ＰＭＯＳトランジスタのバイアス電圧Ｖｂｉａｓｐを出力する機能を有する。また、Ｃｌｎ（１）〜Ｃｌｎ（ｎ）は配線容量を示す。
次に、以上のように構成されたバイアス電圧発生回路１０４の、パワ−オフ状態からの復帰動作を図１０のタイミングチャートを用いて説明する。
まず、Ｔ１期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１と復帰電圧出力制御用スイッチＳＷ６はオフし、基準電圧制御スイッチＳＷ４とＳＷ５がオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオンしている。
パワーオン状態では、パワーセーブ信号ＰＳが非アクティブ状態”Ｈｉｇｈ”である為、基準電圧発生部２１のＰチャネルＭＯＳトランジスタＭＰ３がオフし、ＮチャネルＭＯＳトランジスタＭＮ１はオンしている。
この時、基準電圧発生部２１のＰチャネルＭＯＳトランジスタＭＰ１と、抵抗Ｒ１と、ＮチャネルＭＯＳトランジスタＭＮ１により基準電流Ｉｒｅｆ１が発生しバイアス電圧Ｖｂｉａｓｐが発生させる。また、ＭＰ１とＭＰ２で構成されたカレントミラー回路にてＩｒｅｆ２を発生し、その基準電流Ｉｒｅｆ２と、ＰチャネルＭＯＳトランジスタＭＰ２とダイオード接続されたＮチャネルＭＯＳトランジスタＭＮ２とで、バイアス電圧Ｖｂｉａｓｎを発生する。
このときこのバイアス電圧Ｖｂｉａｓｎ及び、バイアス電圧Ｖｂｉａｓｐは、基準電圧制御スイッチＳＷ４とＳＷ５がオンしているので所定の電圧を出力し、バイアス電圧Ｖｂｉａｓｎは、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と、配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に供給され、 バイアス電圧Ｖｂｉａｓｐは、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｐ（１）〜Ｃｌｐ（ｎ）に供給される。
次に、Ｔ２期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１と復帰電圧出力制御用スイッチＳＷ６はオフし、基準電圧制御スイッチＳＷ４とＳＷ５がオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）がオフする。
出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）をオフすると同時にパワーセーブ信号を非アクティブ”Ｌｏｗ”にすると液晶駆動用オペアンプの出力電圧に影響が出るので、オーバーラップ期間を設けている。
パワーオフ状態では、パワーセーブ信号ＰＳがアクティブ状態”Ｌｏｗ”である為、基準電圧発生部２１のＰチャネルＭＯＳトランジスタＭＰ３と、ＮチャネルＭＯＳトランジスタＭＮ３がオンし、ＮチャネルＭＯＳトランジスタＭＮ１はオフとなる。つまり、基準電流Ｉｒｅｆ１は０になりパワーオフ状態となる。
この時、基準電圧制御スイッチＳＷ５はオンしているので、バイアス電圧Ｖｂｉａｓｐは”Ｈｉｇｈ”となる。
また、基準電圧制御スイッチＳＷ４はオフし、待機電圧出力制御スイッチＳＷ１はオンしているので、バイアス電圧Ｖｂｉａｓｎは”Ｌｏｗ”となる。
次に、Ｔ４期間のパワーオフ状態では、基準電圧制御スイッチＳＷ４、ＳＷ５と、待機電圧出力制御用スイッチＳＷ１はオフし、出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）もオフしている。この期間で、電圧復帰スイッチＳＷ６をオンすることで、バイアス電圧Ｖｂｉａｓｐとバイアス電圧Ｖｂｉａｓｎは、バイアス電圧Ｖｂｉａｓｐの待機電圧と、バイアス電圧Ｖｂｉａｓｎの待機電圧の中間電圧VMとなる。つまり、パワーオン開始前に所定のバイアス電圧に近づけることができる。
（第５の実施形態）
図１１に本発明の第５の実施形態のバイアス電圧発生回路の回路図を示す。
本実施形態は、出力数がｎ出力である液晶駆動用のバイアス電圧発生回路を例に本発明を説明する。
第５の実施形態は、第４の実施形態に対し、基準電圧制御スイッチＳＷ５と待機電圧制御スイッチＳＷ１と電圧復帰制御スイッチＳＷ６を制御する駆動制御部５５に、それらのスイッチのオン期間及び、オフ期間を制御できるレジスタ１２を加えた場合のバイアス電圧発生回路１０５である。
図１１において、１０５はバイアス電圧発生回路である。バイアス電圧発生回路１０５は、ＰチャネルＭＯＳトランジスタＭＰ１、ＭＰ２、ＭＰ３とＮチャネルＭＯＳトランジスタＭＮ１、ＭＮ２と、抵抗Ｒ１で構成された基準電圧発生部２１と、グランドとバイアス電圧Ｖｂｉａｓｎに接続されたスイッチＳＷ１で構成された待機電圧発生部３０と、バイアス電圧Ｖｂｉａｓｐとバイアス電圧Ｖｂｉａｓｎに接続されたＳＷ６及び、基準電圧制御スイッチＳＷ４とＳＷ５で構成された電圧復帰部４４と、基準電圧制御スイッチＳＷ５と待機電圧制御スイッチＳＷ１と電圧復帰制御スイッチＳＷ６を制御する駆動制御部５５と駆動制御部５５を制御するレジスタ１２で構成される。
バイアス電圧発生回路１０５は、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）内の定電流源用ＮＭＯＳトランジスタのバイアス電圧Ｖｂｉａｓｎと定電流源用ＰＭＯＳトランジスタのバイアス電圧Ｖｂｉａｓｐを出力する機能を有する。また、Ｃｌｎ（１）〜Ｃｌｎ（ｎ）は配線容量を示す。
次に、以上のように構成されたバイアス電圧発生回路１０５の、パワ−オフ状態からの復帰動作を図１２のタイミングチャートを用いて説明する。
まず、Ｔ１期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１と復帰電圧出力制御用スイッチＳＷ６はオフし、基準電圧制御スイッチＳＷ４とＳＷ５がオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）はオンしている。
パワーオン状態では、パワーセーブ信号ＰＳが非アクティブ状態”Ｈｉｇｈ”である為、基準電圧発生部２１のＰチャネルＭＯＳトランジスタＭＰ３がオフし、ＮチャネルＭＯＳトランジスタＭＮ１はオンしている。
この時、基準電圧発生部２１のＰチャネルＭＯＳトランジスタＭＰ１と、抵抗Ｒ１と、ＮチャネルＭＯＳトランジスタＭＮ１により基準電流Ｉｒｅｆ１が発生しバイアス電圧Ｖｂｉａｓｐが発生させる。また、ＭＰ１とＭＰ２で構成されたカレントミラー回路にてＩｒｅｆ２を発生し、その基準電流Ｉｒｅｆ２と、ＰチャネルＭＯＳトランジスタＭＰ２とダイオード接続されたＮチャネルＭＯＳトランジスタＭＮ２とで、バイアス電圧Ｖｂｉａｓｎを発生する。
このときこのバイアス電圧Ｖｂｉａｓｎ及び、バイアス電圧Ｖｂｉａｓｐは、基準電圧制御スイッチＳＷ４とＳＷ５がオンしているので所定の電圧を出力し、バイアス電圧Ｖｂｉａｓｎは、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と、配線容量Ｃｌｎ（１）〜Ｃｌｎ（ｎ）に供給され、 バイアス電圧Ｖｂｉａｓｐは、液晶駆動用のオペアンプＡ１（１）〜Ａ１（ｎ）の入力容量と配線容量Ｃｌｐ（１）〜Ｃｌｐ（ｎ）に供給される。
次に、Ｔ２期間のパワーオン状態は、待機電圧出力制御用スイッチＳＷ１と復帰電圧出力制御用スイッチＳＷ６はオフし、基準電圧制御スイッチＳＷ４とＳＷ５がオンし、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）がオフする。
出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）をオフすると同時にパワーセーブ信号を非アクティブ”Ｌｏｗ”にすると液晶駆動用オペアンプの出力電圧に影響が出るので、オーバーラップ期間を設けている。
パワーオフ状態では、パワーセーブ信号ＰＳがアクティブ状態”Ｌｏｗ”である為、基準電圧発生部２１のＰチャネルＭＯＳトランジスタＭＰ３と、ＮチャネルＭＯＳトランジスタＭＮ３がオンし、ＮチャネルＭＯＳトランジスタＭＮ１はオフとなる。つまり、基準電流Ｉｒｅｆ１は０になりパワーオフ状態となる。
この時、基準電圧制御スイッチＳＷ５はオンしているので、バイアス電圧Ｖｂｉａｓｐは”Ｈｉｇｈ”となる。
また、基準電圧制御スイッチＳＷ４はオフし、待機電圧出力制御スイッチＳＷ１はオンしているので、バイアス電圧Ｖｂｉａｓｎは”Ｌｏｗ”となる。
次に、Ｔ４期間のパワーオフ状態では、基準電圧制御スイッチＳＷ４、ＳＷ５と、待機電圧出力制御用スイッチＳＷ１はオフし、出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）もオフしている。この期間で、電圧復帰スイッチＳＷ６をオンすることで、バイアス電圧Ｖｂｉａｓｐとバイアス電圧Ｖｂｉａｓｎは、バイアス電圧Ｖｂｉａｓｐの待機電圧と、バイアス電圧Ｖｂｉａｓｎの待機電圧の中間電圧VMとなる。つまり、パワーオン開始前に所定のバイアス電圧に近づけることができる。
また、レジスタ１２の設定に応じて、基準電圧制御スイッチＳＷ５と待機電圧制御スイッチＳＷ１と電圧復帰制御スイッチＳＷ６のオン期間及び、オフ期間を変動することができる。つまり、電荷蓄積素子Ｃ１の容量値が大きい場合であっても、パワーオン開始前に所定のバイアス電圧に近づけることができる。
次に、Ｔ５期間のパワーオン状態では、待機電圧出力制御用スイッチＳＷ１はオフし、復帰電圧出力制御用スイッチＳＷ６もオフし、基準電圧制御スイッチＳＷ４、ＳＷ５はオンする。また、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）もオフしている。
この期間でのバイアス電圧Ｖｂｉａｓｎ及び、バイアス電圧Ｖｂｉａｓｐは、Ｔ４期間で所定の電圧に近づけた電圧を復帰開始電圧とし、基準電圧発生回路の基準電流Ｉｒｅｆ２及び、Ｉｒｅｆ１のみで所定の電圧まで復帰する。
次に、Ｔ６期間のパワーオン状態では、各制御信号は、Ｔ１期間と同じ制御になる。しかし、Ｔ６期間は、液晶駆動用オペアンプの出力Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ）の出力制御スイッチＳＷ１０（１）〜ＳＷ１０（ｎ）がオフからオンに切り変わった直後の期間であり、バイアス電圧Ｖｂｉａｓｎ及び、バイアス電圧Ｖｂｉａｓｐが所定の電圧に復帰完了しておく必要がある。
以上のように本実施の形態５によるバイアス電圧発生回路１０５では、従来のような基準電圧発生部２１からの電流のみで復帰するバイアス電圧発生回路１０５と比較し、バイアス電圧Ｖｂｉａｓｎと、バイアス電圧Ｖｂｉａｓｐを短絡できる電圧復帰部４４と、駆動制御部５５を設けたことで、パワーオン開始時のバイアス電圧Ｖｂｉａｓｎ、バイアス電圧Ｖｂｉａｓｐを所定の電圧に近づけた状態から復帰を開始する事がでるので、液晶駆動用オペアンプのバイアス電圧Ｖｂｉａｓｎ 、バイアス電圧Ｖｂｉａｓｐを高速に復帰できる。
また、レジスタ１２を設けたことにより、電圧復帰部４４の電圧復帰制御スイッチＳＷ６をオンする期間、つまりバイアス電圧Ｖｂｉａｓｎとバイアス電圧Ｖｂｉａｓｎを短絡する期間を任意に変更できるので、電荷蓄積素子Ｃ１を大きな容量値にしたい場合、レジスタ１２の設定を変更するだけで、パワーオン開始時のバイアス電圧Ｖｂｉａｓｎ、バイアス電圧Ｖｂｉａｓｐを所定の電圧に近づけた状態から復帰を開始する事がでる。
以上のように、本発明のバイアス電圧発生回路は、バイアス電圧を高速に復帰ことができるので、パワーセーブ状態から、パワーオン状態に切り替えた時に、通常動作状態に遷移するまでの時間を短縮したい装置の基準電圧源に用いると効果的である。
従来技術におけるバイアス電圧発生回路の回路図 従来技術におけるバイアス電圧発生回路のタイミングチャート 本発明の第１の実施形態におけるバイアス電圧発生回路の回路図 本発明の第１の実施形態におけるバイアス電圧発生回路のタイミングチャート 本発明の第２の実施形態におけるバイアス電圧発生回路の回路図 本発明の第２の実施形態におけるバイアス電圧発生回路のタイミングチャート 本発明の第３の実施形態におけるバイアス電圧発生回路の回路図 本発明の第３の実施形態におけるバイアス電圧発生回路のタイミングチャート 本発明の第４の実施形態におけるバイアス電圧発生回路の回路図 本発明の第４の実施形態におけるバイアス電圧発生回路のタイミングチャート 本発明の第５の実施形態におけるバイアス電圧発生回路の回路図 本発明の第５の実施形態におけるバイアス電圧発生回路のタイミングチャート
符号の説明
１０１、１０２１０３、１０４ バイアス電圧発生回路
２０、２１ 基準電圧発生部
３０ 待機電圧発生部
４１、４２、４３、４４ 電圧復帰部
５１、５２、５３、５４、５５ 駆動制御部
６、８、１０ レジスタ
７ 充電意セレクタ
９充電時間制御部
１０ 充電回路
ＰＳ パワーセーブ信号
ＣＬＫ クロック入力
ＭＰ１、ＭＰ２、ＭＰ３ ＰチャネルＭＯＳトランジスタ
ＭＮ１、ＭＮ２ ＮチャネルＭＯＳトランジスタ
Ｉｒｅｆ１、Ｉｒｅｆ２ 基準電流
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ１０（１）〜ＳＷ１０（ｎ）
スイッチ
Ｒ１ 抵抗
Ｃ１ 電荷蓄積素子
Ｖ１ 電荷蓄積素子Ｃ１とＳＷ２を結線するノード
ＮＯＤＥ１ 第２の実施形態における基準電圧発生回路部２０の出力ノード
ＮＯＤＥ２ 第３の実施形態における充電時間制御部の出力ノード
Ｃｌｎ（１）〜Ｃｌｎ（ｎ）、Ｃｌｐ（１）〜Ｃｌｐ（ｎ） 配線容量
Ａ１（１）〜Ａ１（ｎ） アンプ
Ｖｉｎ（１）〜Ｖｉｎ（ｎ） アンプ入力
Ｖｏｕｔ（１）〜Ｖｏｕｔ（ｎ） アンプ出力
Ｖｂｉａｓｎ、Ｖｂｉｓａｐ バイアス電圧出力端子

Claims (9)

  1. 複数のバイアス電圧を発生させるバイアス電圧発生回路において、
    基準電圧を発生する第１の基準電圧発生部と、
    パワーオフ時に待機電圧を出力する第１の待機電圧発生部と、
    第１の電荷蓄積素子及び、前記第１の電荷蓄積素子をバイアス配線に接続、切断する為の第１のスイッチとで構成された第１の電圧復帰部と、
    前記第１の待機電圧発生部と前記第１の電圧復帰部とを制御する第１の駆動制御部を備え、
    パワーオンからパワーオフに切換える前に、前記第１のスイッチをオフからオンに切換えることで、前記第１の電圧復帰部にバイアス電圧を充電し、パワーオフからパワーオンに切換える前に、前記第１のスイッチをオフからオンに切換え、前記第１の電圧復帰部に充電した電荷を、前記バイアス電圧発生回路の出力負荷容量に放電することで、パワーオン開始前にバイアス電圧を所定の電圧に近づけた状態から、バイアス電圧の復帰を開始することを特徴とするバイアス電圧発生回路。
  2. 請求項１に記載のバイアス電圧発生回路において、
    前記第１の駆動制御部が出力する制御信号を任意に変動できる第１のレジスタをさらに備え、
    前記第１の電圧復帰部への充放電期間と、待機電圧の出力期間を任意に変更できることを特徴とするバイアス電圧発生回路。
  3. 請求項１または請求項２のバイアス電圧発生回路において、
    前記第１の電圧復帰部に、バイアス電圧発生回路の出力負荷容量を、接続、切断する第２のスイッチを設けた第２の電圧復帰部と、
    前記第１の駆動制御部に、前記第２のスイッチを制御できる機能を設けた第２の駆動制御部をさらに備え、
    パワーオンからパワーオフに切換える前に、前記第１のスイッチをオフからオンに切換えると同時に、前記第２のスイッチをオンからオフに切替えることで、バイアス電圧発生回路の出力負荷容量への充電が不要となり、前記第１の電荷蓄積素子を大きな容量値にする事ができ、パワーオン開始前にバイアス電圧をさらに所定の電圧に近づけた状態から、バイアス電圧の復帰を開始することを特徴とするバイアス電圧発生回路。
  4. 請求項３に記載のバイアス電圧発生回路において、
    前記第２の駆動制御部が出力する制御信号を任意に変動できる第２のレジスタをさらに備え、
    前記第２の電圧復帰部への充放電期間及び、前記第２のスイッチのオン、オフ期間と、前記第１の待機電圧の出力期間を任意に変更できることを特徴とするバイアス電圧発生回路。
  5. 請求項１または請求項２のバイアス電圧発生回路において、
    前記第１の電圧復帰部に、前記第１の電荷蓄積素子を充電する第１の充電回路及び、前記第１の充電回路のパワーオン期間を制御する第１の充電時間制御部を設けた第３の電圧復帰部と、
    前記第１の待機電圧発生部と前記第１の電圧復帰部とを制御する第３の駆動制御部をさらに備え、
    前記第３の電圧復帰部に、前記第１の充電回路と、前記第１の充電時間制御部を設けことで、パワーオン期間中、常に前記第１の電荷蓄積素子の充電できるので、前記第１の電荷蓄積素子を大きな容量値にする事ができ、パワーオン開始前にバイアス電圧をさらに所定の電圧に近づけた状態から、バイアス電圧の復帰を開始することを特徴とするバイアス電
    圧発生回路。
  6. 請求項５に記載のバイアス電圧発生回路において、
    前記第１の充電時間制御部が出力する制御信号を任意に変動できる第４のレジスタをさらに備え、
    前記第３の電圧復帰部への充放電期間を任意に変更できることを特徴とするバイアス電圧発生回路。
  7. 請求項５に記載のバイアス電圧発生回路において、
    前記第１の充電回路の出力電圧を変動できる第１の充電電圧セレクタと、
    前記第１の充電電圧セレクタを制御する第５のレジスタをさらに備え、
    前記第１の電荷蓄積素子へ充電する電荷量を任意に変更できることを特徴とするバイアス電圧発生回路。
  8. 複数のバイアス電圧を発生させるバイアス電圧発生回路において、
    基準電圧を発生する前記第１の基準電圧発生部と、パワーオフ時に待機電圧を出力する前記第１の待機電圧発生部と、
    電圧の異なる２つのバイアス電圧を短絡する為の第３のスイッチ及び、前記第１の基準電圧発生部を切り離す第４のスイッチと、第５のスイッチからなる第４の電圧復帰部と、
    前記第１の待機電圧発生部と前記第４の電圧復帰部を制御する第４の駆動制御部を備え、パワーオンからパワーオフに切換える前に、前記第４のスイッチと、前記第５のスイッチをオンからオフに切換え第１の基準電圧発生回路を切り離した状態で、前記第４の電圧復帰部の前記第３のスイッチをオフからオンに切換え、２つのバイアス電圧出力配線を短絡したことで、パワーオン開始前に、バイアス電圧を所定の電圧に近づけた状態から、バイアス電圧の復帰を開始することを特徴とするバイアス電圧発生回路。
  9. 請求項８に記載のバイアス電圧発生回路において、
    前記第４の駆動制御部が出力する制御信号を任意に変動できる第６のレジスタをさらに備え、
    前記第４の電圧復帰部の前記第３のスイッチの短絡期間と、前記第１の待機電圧の出力期間を任意に変更できることを特徴とするバイアス電圧発生回路。
JP2005332379A 2005-11-17 2005-11-17 バイアス電圧発生回路 Pending JP2007140005A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005332379A JP2007140005A (ja) 2005-11-17 2005-11-17 バイアス電圧発生回路
US11/595,898 US7414457B2 (en) 2005-11-17 2006-11-13 Bias voltage generating circuit
CN2006101451808A CN1967647B (zh) 2005-11-17 2006-11-17 偏置电压发生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005332379A JP2007140005A (ja) 2005-11-17 2005-11-17 バイアス電圧発生回路

Publications (1)

Publication Number Publication Date
JP2007140005A true JP2007140005A (ja) 2007-06-07

Family

ID=38040145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005332379A Pending JP2007140005A (ja) 2005-11-17 2005-11-17 バイアス電圧発生回路

Country Status (3)

Country Link
US (1) US7414457B2 (ja)
JP (1) JP2007140005A (ja)
CN (1) CN1967647B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157094A (ja) * 2007-12-26 2009-07-16 Nec Electronics Corp データ線駆動回路、ドライバｉｃ、表示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130904B2 (ja) * 2007-12-21 2013-01-30 富士通セミコンダクター株式会社 電子回路装置及び電子回路装置の制御方法
US8319548B2 (en) * 2009-02-18 2012-11-27 Freescale Semiconductor, Inc. Integrated circuit having low power mode voltage regulator
US20100283445A1 (en) * 2009-02-18 2010-11-11 Freescale Semiconductor, Inc. Integrated circuit having low power mode voltage regulator
US7825720B2 (en) * 2009-02-18 2010-11-02 Freescale Semiconductor, Inc. Circuit for a low power mode
US8400819B2 (en) * 2010-02-26 2013-03-19 Freescale Semiconductor, Inc. Integrated circuit having variable memory array power supply voltage
US8537625B2 (en) 2011-03-10 2013-09-17 Freescale Semiconductor, Inc. Memory voltage regulator with leakage current voltage control
US9035629B2 (en) 2011-04-29 2015-05-19 Freescale Semiconductor, Inc. Voltage regulator with different inverting gain stages
EP3057236B1 (en) * 2015-02-13 2019-09-04 Nxp B.V. Driver circuit for single wire protocol slave unit
CN108665839B (zh) * 2017-03-31 2021-04-23 奇景光电股份有限公司 源极驱动器与显示设备
JP6587002B2 (ja) * 2018-01-26 2019-10-09 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
US11231732B1 (en) * 2020-07-07 2022-01-25 Cirrus Logic, Inc. Pre-charge management for power-managed voltage references

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107335A (ja) * 1996-10-03 1998-04-24 Denso Corp 圧電アクチュエータ駆動回路
JPH10222130A (ja) * 1997-02-03 1998-08-21 Toshiba Corp 液晶表示装置
JPH11296245A (ja) * 1998-04-14 1999-10-29 Nec Corp 半導体回路
JP2003271105A (ja) * 2002-03-13 2003-09-25 Matsushita Electric Ind Co Ltd 液晶駆動装置
JP2003302951A (ja) * 2002-02-08 2003-10-24 Sharp Corp 表示装置ならびにその駆動回路および駆動方法
JP2004127077A (ja) * 2002-10-04 2004-04-22 Matsushita Electric Ind Co Ltd バイアス電位発生回路
JP2004280805A (ja) * 2003-02-25 2004-10-07 Matsushita Electric Ind Co Ltd 基準電圧発生回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340812A (ja) * 1998-05-22 1999-12-10 Mitsubishi Electric Corp 半導体装置
JP3993725B2 (ja) * 1999-12-16 2007-10-17 松下電器産業株式会社 液晶駆動回路，半導体集積回路及び液晶パネル
DE10110273C2 (de) * 2001-03-02 2003-04-24 Infineon Technologies Ag Spannungsgenerator mit Standby-Betriebsart
US20040212421A1 (en) * 2003-02-25 2004-10-28 Junichi Naka Standard voltage generation circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107335A (ja) * 1996-10-03 1998-04-24 Denso Corp 圧電アクチュエータ駆動回路
JPH10222130A (ja) * 1997-02-03 1998-08-21 Toshiba Corp 液晶表示装置
JPH11296245A (ja) * 1998-04-14 1999-10-29 Nec Corp 半導体回路
JP2003302951A (ja) * 2002-02-08 2003-10-24 Sharp Corp 表示装置ならびにその駆動回路および駆動方法
JP2003271105A (ja) * 2002-03-13 2003-09-25 Matsushita Electric Ind Co Ltd 液晶駆動装置
JP2004127077A (ja) * 2002-10-04 2004-04-22 Matsushita Electric Ind Co Ltd バイアス電位発生回路
JP2004280805A (ja) * 2003-02-25 2004-10-07 Matsushita Electric Ind Co Ltd 基準電圧発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157094A (ja) * 2007-12-26 2009-07-16 Nec Electronics Corp データ線駆動回路、ドライバｉｃ、表示装置

Also Published As

Publication number Publication date
CN1967647B (zh) 2010-08-11
US7414457B2 (en) 2008-08-19
US20070109038A1 (en) 2007-05-17
CN1967647A (zh) 2007-05-23

Similar Documents

Publication Publication Date Title
JP2007140005A (ja) バイアス電圧発生回路
JP3563066B2 (ja) 電源装置及びそれを備えた携帯機器
US9124264B2 (en) Load driver
US7274180B2 (en) Constant voltage outputting method and apparatus capable of changing output voltage rise time
US8098057B2 (en) Constant voltage circuit including supply unit having plural current sources
US7420552B2 (en) Driving voltage control device
US20060119421A1 (en) Regulator circuit
JP2007159288A (ja) ソフトスタート回路および電源装置
JP2014206825A (ja) バイアス回路
JP7281805B2 (ja) チャージポンプ制御回路及びバッテリ制御回路
US10680524B2 (en) Fast-charging voltage generator
US8143938B2 (en) Boost circuit and liquid crystal display device using boost circuit
JP2008099481A (ja) チャージポンプ回路
JP5068631B2 (ja) 定電圧回路
JP2005301997A (ja) 駆動電圧制御装置
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
JP3897942B2 (ja) 電圧供給回路
US20080001588A1 (en) Voltage regulator
JP3681063B2 (ja) バイアス電位発生回路
JP2011147247A (ja) ブートストラップ回路及び集積回路
US7847623B2 (en) Device and method for power switch monitoring
JP6530226B2 (ja) 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法
JP2007158584A (ja) 半導体集積回路
JP4724486B2 (ja) 駆動用電源回路
JP2004354518A (ja) 駆動電圧発生回路およびそれを用いる液晶駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080529

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100607

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110