JP3676091B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3676091B2 JP3676091B2 JP22588298A JP22588298A JP3676091B2 JP 3676091 B2 JP3676091 B2 JP 3676091B2 JP 22588298 A JP22588298 A JP 22588298A JP 22588298 A JP22588298 A JP 22588298A JP 3676091 B2 JP3676091 B2 JP 3676091B2
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor element
- semiconductor device
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置に係り、特に基板上に配設された半導体素子を封止するキャップを有する半導体装置に関する。
周知のように、半導体装置のパッケージ構造は、内設される半導体素子の特性及び実装される電子機器の要望に対応して種々のものが提案されている。
【0002】
また、近年では半導体装置に対し、機械的強度を含め高い信頼性が求められており、またこれと共にコスト低減の要求も強くなってきている。
よって、安価でかつ高い信頼性を実現することができる半導体装置が望まれている。
【0003】
【従来の技術】
図1(A)、(B)は、従来技術における半導体装置の断面図である。
図1(A)に示す従来の半導体素子は、セラミック基板等の多層基板10上に半導体素子12をフェースダウンで接合し、その周囲にスティフナーと呼ばれる金属などの枠14を半導体素子12と同程度の高さに設けた構成とされている。また、この多層基板10の上部には、キャップとなる金属等の板部16が接着材18により固定された構成とされていた。
【0004】
また、近年の半導体装置の作動周波数の高速化により、半導体素子12の周囲にコンデンサ、抵抗等の電子部品20を搭載する傾向になってきている。従って、キャップとなる板部16はこの電子部品20を避けて配設する必要があり、よって板部16に機械加工により凹部22を形成し、この凹部22内に電子部品20を配設することが行なわれていた。
【0005】
しかるに、図1(A)に示す構成では、上記のようにスティフナー14、金属板16、接着材18という3種の構成要素を要するために、部品点数が増大し、これに伴い製造工程が複雑化し、よって製品コストが上昇してしまうという問題点があった。また、金属板16を接着剤18に接着するに際し、厚さの制御が困難である接着材18を2枚も必要とする構成であったため、高さ制御が困難であるという問題点があった。
【0006】
そこで、上記の問題を改善するキャップ構造を有する半導体装置として、図1(B)に示すものが採用されてきた。
図1(B)に示す半導体装置は、底面に半田ボール等の実装用端子24が形成されたセラミック材等からなる基板10上に、半導体素子12が、その回路表面を基板側に向いたいわゆるフェースダウン状態で配置されている。また、半導体素子12の周囲にはキャパシター、抵抗等の電子部品20が配置されている。さらに、この半導体素子12及び電子部品20を覆うようキャップ28が配設されている。
【0007】
このキャップ28は金属板を例えば絞り加工により所定形状に成形したものであり、半導体素子12の背面は熱伝導性の高い接着材26を介してこのキャップ28と接合された構成となっている。このように、図1(B)の構成の半導体装置では、キャップ28が絞り加工により形成された一枚の金属板により構成されているため、部品点数の削減を図ることができ、かつ複数の接着材も不要となるため低コストで精度の高い半導体装置を実現することができる。
【0008】
ここで、キャップ28と基板10の接合構造に注目すると、従来ではキャップ28の外周部分に形成された外周縁28aが、接合材21を介して基板10と接合することにより、キャップ28は基板10に固定される構成とされていた。
【0009】
【発明が解決しようとする課題】
しかしながら、上述した図1(B)に示した半導体装置では、キャップ28が薄く、かつ基板との接合位置がキャップ28の外周縁28aとされ離間していたため、周囲からの機械的衝撃や過重等に対して弱いという問題点があった。
具体的には、図1(B)に示した半導体装置はキャップ28内に半導体素子12と共に電子部品20をも収納した構成であったため、外周縁28aの内側に形成される空間部が大きくなり、特に中央部分における剛性が低下してしまう。よって、上記の過重等が印加された場合、キャップ中央部に変形が発生しやすくなる。また、通常この中央部分は半導体素子12が配設される位置であるため、キャップ28に変形が発生した場合半導体素子12が破壊されやすいという問題があった。
【0010】
一方、近年の高密度化の進行とともに消費電力が増大し、放熱フィンを設置する場合が多くなっている。この放熱フィンは、通常キャップの上部、即ちキャップの半導体素子が対向する面と反対側の背面上に配設されるものである。しかるに、上記のようにキャップ28の強度が弱いと、重量の大なる放熱フィンを搭載した場合、この放熱フィンの重量によりキャップ28が変形してしまうおそれがある。
【0011】
尚、この放熱フィンは、従来では半導体装置に完全に固定される構成とされており、放熱フィンのみを取り外すことができない構成となっている。従って、半導体装置が故障等、不具合が発生した場合には、半導体装置は放熱フィンとともに取り外され、放熱フィンを再使用することが不可能であるという問題点もあった。
【0012】
本発明は上記の点に鑑みてなされたものであり、低コストを維持しつつ高い信頼性を実現することができる半導体装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するために本発明では、以下に述べる各手段を講じたことを特徴とする。
請求項1記載の発明では、基板と、前記基板上に配設された半導体素子と、前記基板上の前記半導体素子周辺に配設された複数の電子部品と、前記基板に配設されることにより、前記半導体素子を封止するキャップと、前記キャップに形成されており、前記基板と接合される接合部とを具備する半導体装置において、前記接合部を、前記半導体素子の近傍で前記半導体素子を取り囲む周辺に設け、前記キャップの前記接合部より端よりの外周部分は前記基板より離間し、前記複数の電子部品を覆うことを特徴とする。
【0014】
請求項1記載の発明によれば、キャップが基板と接合する位置を、半導体素子の近傍とすることにより、キャップの強度を向上させることができる。
【0016】
請求項2記載の発明では、前記キャップは、塑性加工及び切削加工のうちいずれかの方法により形成したものであることを特徴とする。
【0017】
請求項2記載の発明によれば、塑性加工あるいは切削加工によってキャップを形成することにより、キャップの加工性を向上させることができる。
【0018】
請求項3記載の発明では、前記キャップの背面に放熱フィンを配設したことを特徴とする。
請求項3記載の発明によれば、キャップの背面に放熱フィンを設けることにより、半導体素子より発した熱を放出することができる。
請求項4記載の発明では、前記キャップの前記半導体素子と対向する領域に開口部を形成すると共に、前記放熱フィンが前記開口部を介して前記半導体素子と接するよう配設し、前記キャップと前記放熱フィンとが協働して前記半導体素子を封止する構成としたことを特徴とする。
【0019】
請求項4記載の発明によれば、半導体素子上のキャップを開口し、半導体素子に接するように放熱フィンを配置し、放熱フィンとキャップとによって半導体素子を封止することにより、半導体装置の強度を維持しつつ、半導体素子の放熱効果をさらに向上させることができる。
請求項5記載の発明では、前記放熱フィンの外周縁部と、前記キャップの外周縁部とを挟持することにより固定する止め部材を設けたことを特徴とする。
【0020】
請求項5記載の発明によれば、止め部材によって放熱フィンとキャップとを固定することにより、半導体装置の強度を維持しつつ、放熱フィンの設置を容易にすることができる。
請求項6記載の発明では、前記放熱フィンの一部に、前記キャップと嵌合しこれを固定する凹部を形成したことを特徴とする。
【0021】
請求項7記載の発明では、前記凹部は、前記キャップを着脱可能に嵌合する構成であることを特徴とする。
請求項6及び7記載の発明によれば、放熱フィンとキャップを固定するための凹部を、放熱フィンに形成し、放熱フィンの脱着を随時可能とすることにより、半導体素子に不具合が発生した場合においても、再度放熱フィンを他の半導体素子において再使用することができる。
【0025】
【発明の実施の形態】
図2〜図8は本発明における実施例を示す図であり、以下各実施例について説明する。
[ 第1の実施例]
図2は本発明における第1の実施例を示す図である。
【0026】
図2に示す半導体装置100の構成は、セラミックあるいはガラス・エポキシ等の樹脂よりなる基板102の一方の面に、外部接続端子104が形成されており、その反対側の面に、半導体素子106がその回路の形成された面を基板102側に向けて、いわゆるフェースダウン状態で搭載されている。また半導体素子106は、その回路面内に形成されたバンプ107が、それと対面する基板102上の図示しない電極に接合されている。尚、半導体素子106と基板102との隙間は、バンプ107を保護する等のために、アンダーフィル樹脂111により覆われている。さらに、半導体素子106の裏面上には熱伝導率の高い接着材108が貼り付けてある。
【0027】
一方、半導体素子106の周辺には、コンデンサあるいは抵抗等を内部に含む電子部品110が配置されており、半導体素子106の裏面の接着材108に密着し、かつ電子部品110を覆うように、キャップ112が形成されている。また、半導体素子106と電子部品110との間隙の、半導体素子106を取り囲む周囲領域において、キャップ112は基板102表面に接合されている。即ち、図2の断面図ではキャップ112は、半導体素子106の近傍の基板102と2ヶ所において接する凹部(接合部)113を有するいわゆるW型の形状を有する。
【0028】
以上のように本実施例では、半導体素子106と電子部品110とが離間した間隙の、半導体素子106近傍の領域において、キャップ112が基板102と接し、キャップ112を支える構造を有する。従って従来のように、基板上のすべての半導体素子及び電子部品を覆うように、キャップと基板との接合部を基板の周辺部に有する図1(B)の断面図に見られる場合に対して、本実施例の構造では、図2の断面図の、基板とキャップの2ヶ所の接合部の間隔が近い。このことは、本実施例のキャップの構造が従来の例に対し、特に半導体素子106の上部の領域において、キャップの機械的強度が大であることを意味する。
【0029】
また半導体素子106上部のキャップ112の強度が大であることは、後の実施例において述べるように、半導体素子106上部のキャップ112上に、半導体素子106より発生した熱を放出するための放熱フィンを設置した場合でも、その重量に対して、機械的強度を増したキャップ112は絶えうるものである。以上のように、本実施例の構造を採ることにより、従来の例において問題であった、半導体素子106と電子部品110との間の領域において、キャップ112の強度不足によるキャップ112の変形や、これに伴って発生する半導体素子106等の破壊は起きることがない。
【0030】
[ 第2の実施例]
次に第2の実施例として、図3(A)及び(B)について説明する。
まず図3(A)は、第1の実施例のキャップ112の構造を有する半導体装置に、半導体素子106より発生する熱を効率よく外部へ放出するために放熱フィン120を設けた構造である。
【0031】
図3(A)の放熱フィン120は、放熱の効率を向上させるために、キャップ112の半導体素子106上の部分112−1及び部品110上の部分112−2において、キャップ112と接する構造とする必要がある。しかしながら、半導体素子106と部品110との高さが微妙に異なる場合がある。この場合に、キャップ112−1及び112−2の両部分を同一の高さに微調整し、図3(A)では板部122を挿入する場合を示している。尚、キャップ112−1と板部122、及び板部122と放熱フィン120、さらにキャップ112−2と板部122とは、それぞれ接着材により接合されている。
【0032】
従って本実施例では、放熱フィン122を設けることにより、半導体素子106が動作中に発生した熱は、上部の板部122を介して、放熱フィン122へ拡散して伝わり、さらに外部へ発散されることになる。
以上の本実施例のように、キャップ112上に放熱フィン120を搭載した状態においても、キャップ112の機械的強度は保持され、第1の実施例で述べたキャップの構造を採ることによる利点をさらに利用できることを示している。
【0033】
次に、上記実施例をさらに発展させた実施例について図3(B)を基に説明する。
図3(B) に示す構造は、図3(A)に示す実施例の構造の半導体装置に対し、半導体素子106上の部分のキャップ112を開口して開口部114を形成し、さらに開口部114を覆い、同時に半導体素子106と接するように放熱フィン122を配置し、キャップ112と放熱フィン122とによって半導体素子106を封止したものである。
【0034】
図3(B)の構造では、キャップ112の開口部114と半導体素子106とが基板102表面から同一の高さとなるように、必要に応じて半導体素子106の裏面上あるいは開口部114上には図示しない調整板が設置されている。
さらにキャップ112の周辺部112−2と開口部114との前記高さの相違に応じて放熱フィン122の一部片122−1が、半導体素子106及び開口部114と接するように、またさらに放熱フィン片122−1とキャップの周辺部112−2とが同一の前記高さとなって、放熱フィン122をキャップの周辺部112−2と放熱フィン片122−1とに接するように配置したものである。
【0035】
上記図3(B)の構造では、図3(A)における構造に対して、放熱フィン122とキャップ112−2とは、キャップ112−2の開口部114の周辺の領域において接合しており、放熱フィン122を含むキャップ112−2の強度は図3(A)の場合と比較して劣る事はない。さらに、半導体素子106上に、直接放熱フィン122が設置されることによって、半導体素子106にて発生した熱の放熱効果を図3(A)の実施例の場合に対してさらに向上させることができる。
【0036】
[ 第3の実施例]
次に第3の実施例として、図4に示す構造について説明する。
図4に示す構造は、キャップ112と放熱フィン124との接合の際に、接着材を使用せず、止め部材126を使用して固定するものである。
止め部材126により、キャップ112と放熱フィン124とを接合、固定する際に、止め部材126を嵌合させる部分である放熱フィン124の周辺部124−1に、図4のように、放熱フィンの羽部124−2を形成しないように、放熱フィン124を形成する。
【0037】
またこの際に、半導体素子106の上部の領域において、キャップ112−1と放熱フィン124との間に隙間が生じる場合には、必要に応じて板部127を挿入し、半導体素子106とキャップ112−1と放熱フィン124とを接しせしめることにより、半導体素子106において発生した熱を放熱フィンへ拡散させ、放出させることにより、放熱フィンの放熱効果を増大させることができる。
【0038】
本実施例の場合には、図3の場合の実施例に対して、キャップ112と放熱フィン124とを接合し、あるいはキャップ112と放熱フィン124との間隙に板部127を介在させて接合する場合に、接着材を使用して接着する工程を必要としない。このため、工程を簡略化でき、止め部材126を使用して簡単にキャップ112と放熱フィン124とを固定することができ、図3の実施例の効果に、さらに放熱フィンの脱着の容易性を付加することができる。
【0039】
以上のように放熱フィン124は、キャップ112との脱着が随時可能となるため、半導体素子の不良発生時においては、取り外し再使用することが可能であり、コストを低減する効果を有する。
[ 第4の実施例]
次に第4の実施例として、図5(A)、(B)に示す構造について説明する。
【0040】
図5(A)に示す構造は、前実施例における図4の場合において、放熱フィン124の構造の一部の、止め部材126によってキャップ112と放熱フィン124とを嵌合させる部分について、次のように変形させた場合の例である。
即ち、図5(A)の放熱フィン128に対し、その端部の止め部128−1の構造の拡大図を図5(B)に示す。
【0041】
図5(B)に示す放熱フィン128の止め部128−1は、キャップ112の端部112−2が嵌合されるように、図5(B)のような凹部128−2を有し、また、放熱フィン128の対角部の2ヶ所あるいは角部の4ヶ所に止め部128−1を形成し、放熱フィン128をキャップ112に対して回転させるようにして、キャップ112とを嵌合させ固定する構造である。
【0042】
この場合においても、前実施例と同様に、放熱フィン128とキャップ112との間の、半導体素子106上部の領域において、間隙を生じる場合には、板部129を必要に応じて挿入し、半導体素子106と放熱フィン128とを接しせしめることにより、放熱効果を失わないようにすることができるとともに、板部129の設置時は、放熱フィン128及び半導体素子106との接触においても、接着材を使用する必要はなく、工程が簡略化できる。
【0043】
以上のように、上記構造の放熱フィンを用いることにより、前実施例である図5における利点に対して、さらに、放熱フィン128とキャップ112とを固定する工程が簡略化され、止め部126を使用する点が省略される。またさらに放熱フィンの脱着が随時可能であって、脱着が極めて容易となるとともに、半導体素子の不良発生時においては、取り外し再使用することが可能であり、製造の際のコスト面において、及び使用する際の利便性において、利点が増大することになる。
【0044】
[ 第5の実施例]
第5の実施例を図6(A)、(B)に示す構造について説明する。
図6(A)に示す構造は、第1の実施例における図2に示す構造において、キャップ112の、基板との接合部113に対して、半導体素子106と反対側の領域の部分112−2を、さらに、その領域を広げ、その端部112−3が、基板102よりさらに外方に延在した形のものである。
【0045】
上記構造とした場合の利点は、図6(B)に示すように、半導体装置130を搬送するためのキャリア132中に、半導体装置130を、その底部の外部端子を破壊することなく格納することを可能とする点である。
図6(B)に示すキャリア132は、キャリア下部132−1及びキャリア上部132−2とよりなる。半導体装置130をキャリア下部132−1に格納する際は、図6(A)の半導体装置130のキャップ112−3を、キャリア下部132−1に形成したキャップ設置部132−3に配置する形で行う。その後、キャリア上部132−2を、キャリア下部132−1上に配置し、半導体装置130をキャリア132中に格納する。半導体装置130をキャリア132中に格納した状態においては、半導体装置130の全荷重はキャリア設置部132−3に加担され、半導体装置130中の基板102下部の外部端子104が、キャリア下部132−1の内部に接触することがなく、搬送中に半導体装置130は機械的損傷を負う等、破壊されることがない。
【0046】
また、これと同時に、キャップ112をW型としたことによるキャップ112の強度増大により、キャップ端部112−3に半導体装置130の全荷重が加担した場合でも、キャップ112は変形することがなく、半導体素子106に対して、キャップ112からの圧縮等の力作用を受けることがなく、半導体素子106が破壊される等の影響はない。
【0047】
以上のように、高い機械的強度を有するW型のキャップ112を有する半導体装置130は、そのキャップの構造を図6のように、その周囲を拡張することによって、キャリア132中に格納し、搬送することを可能とするという利点を付加することができる。
[ 第6の実施例]
次に第6の実施例について、図7(A)、(B)を基に説明する。
【0048】
本実施例では、図7(A)及び(B)に示すように、基板としてTABテープを使用した場合である。
図7(A)は、外形の断面を示し、図7(B)は、図7(A)中の破線部Aの拡大図である。
図7(A)において、TABテープ基板140上に半導体素子106が搭載され、半導体素子106は、その上面部、及びその周囲のTABテープ基板140上において、接着材141を介して、キャップ112により封止されている。
【0049】
TABテープ基板140の他方の面上には、外部接続端子144が形成されている。
さらに、同図(B)における破線部の拡大図を基に、その構成を説明すると、TABテープ基板140はポリイミド層140−1と銅箔部140−2とからなり、ポリイミド層140−1中には開口部142が形成され、開口部142に外部接続端子144が嵌合し形成されている。
【0050】
また、銅箔部140−2の一端部上にそのバンプ107を配置した半導体素子106が配置され、その上部を上述したように接着材141を介して、キャップ112により覆われている。
さらに、キャップ112の縁部112−6をTAB テープ基板140の外部へ延在させることによって、前実施例において述べたキャリア132中に半導体素子146を格納することが可能となる。
【0051】
本実施例のように、TABテープのような薄い基板140上においても、半導体素子106設置部以外の全領域において、キャップ112と接合させることにより、機械的強度を有するキャップによって、TAB テープ基板を支えるとともに、半導体装置146全体としての強度を保つことができる。また、汎用性が向上しつつあるTABテープを基板として使用することができ、本発明の有用性も拡大される。
【0052】
[ 第7の実施例]
最後に、第7の実施例について、図8(A)、(B)を基に説明する。
図8(A)に示す構造は、基板102上に、裏面を基板と接する状態いわゆるフェースアップで配置された2種の半導体素子106−1及び106−2を有し、半導体素子106−1及び106−2の周辺部の表面上の電極149と、基板102上の電極とが金等からなる配線150により接続された状態を示す。
【0053】
さらに半導体素子106−1及び106−2の表面上の、金線150の接続された電極の領域以外、即ち周辺部以外の領域106−1’及び106−2’において、キャップ112に形成された凹部154−1及び154−2中の接合部155−1及び155−2が、板部156−1及び156−2を介して接着材により、キャップ112が半導体素子106−1及び106−2と接着され、配置された状態を示す。
【0054】
本実施例のキャップの構造は、第1の実施例において形成したW型のキャップの形成方法とは異なり、半導体素子106−1及び106−2に配置された金線150との接触を避けるように、W型の形状の凹部154−1及び154−2が半導体素子そのものの表面において接する構造を有し、いわば、上述した第1から第6までの実施例におけるW型を変形した場合の例である。
【0055】
図8(A)中のキャップ112の下層の、半導体素子106−1及び106−2の周囲の空間には、図8(B)に示すように、樹脂152が充填され、封止された構造となっている。
以上のように、本実施例においては、第1の実施例から第6の実施例におけるキャップとは異なる使用形態を有し、本実施例のように、半導体素子上にキャップの接合部を設けることにより封止した例を示すものである。また第1の実施例から第6の実施例の場合においては、キャップ112と基板102との接合部を基板102上に設ける必要があったのに対し、本実施例では、キャップ112と基板102との接合部を半導体素子106−1あるいは106−2上に設けることにより、接合部に相当する面積を基板102上に要せず、基板の面積を節約することができ、製造コストを削減することになるとともに、キャップと基板との接合部を半導体素子の外側の周辺部に設ける場合よりも、キャップの強度を増すことができる。
【0056】
【発明の効果】
上述の如く本発明によれば、次に述べる効果を奏することができる。
請求項1記載の発明では、キャップの強度が増大することにより、半導体素子を保護することができ、半導体装置の信頼性が向上する。
また、キャップの強度が増大することにより、半導体素子を保護することができ、半導体装置の信頼性が向上する。また、電子部品を保護することができ、半導体装置の信頼性が向上する。
【0057】
請求項2記載の発明では、キャップの加工性を向上させることができ、半導体装置の製造コストを低減することができる。
【0058】
請求項3記載の発明では、キャップの強度が増大することにより、複数の半導体素子を保護することができるとともに、半導体素子の寿命を増大させ、半導体装置の信頼性が向上する。
請求項4記載の発明では、キャップの強度が増大することにより、複数の半導体素子を保護することができるとともに、半導体素子の寿命を増大させ、半導体装置の信頼性が向上する。
【0059】
請求項5記載の発明では、放熱フィンの設置が容易となり、放熱フィンの利便性が増大するとともに、半導体装置の信頼性が向上する。
請求項6記載の発明では、放熱フィンの設置が容易となり、放熱フィンの利便性が増大し、半導体装置の製造コストが低減する。
請求項7記載の発明では、放熱フィンを再利用することができるとともに、放熱フィンの脱着が随時可能となり、放熱フィンの利便性が増大し、半導体装置の製造コストが低減する。
【図面の簡単な説明】
【図1】(A)、(B)は従来の一例である半導体装置を示す図である。
【図2】本発明における第1の実施例である半導体装置を示す図である。
【図3】(A)、(B) は本発明における第2の実施例である半導体装置を示す図である。
【図4】本発明における第3の実施例である半導体装置示す図である。
【図5】本発明における第4の実施例である半導体装置を示す図である。
【図6】本発明における第5の実施例である半導体装置を示す図である。
【図7】本発明における第6の実施例である半導体装置を示す図である。
【図8】本発明における第7の実施例である半導体装置を示す図である。
【符号の説明】
10 基板
12 106、106−1、106−2 半導体素子
14 スティフナー
16 金属板
18 接着材
20 電子部品
21 接合材
22 凹部
24 外部端子
26 接着材
28 キャップ
28a 外周縁
100、130、146 半導体装置
102 基板
104 外部端子
106−1’ 領域
106−2’ 領域
107 バンプ
108 接着材
110 電子部品
111 アンダーフィル樹脂
112 キャップ
112−1〜6 キャップ周辺部
113 凹部(接合部)
114 開口部
120 放熱フィン
122、127 板部
122−1、124、128 放熱フィン
124−1 放熱フィン端部
124−2 放熱フィン羽部
126 止め部
128−1 放熱フィン端部
128−2 凹部
129 板部
132 キャリア
132−1 キャリア下部
132−2 キャリア上部
132−3 キャップ設置部
140 TABテープ基板
140−1 ポリイミド
140−2 銅箔
141 接着材
142 開口部
144 外部端子
149 電極
150 配線
152 樹脂
154−1、154−2 凹部
155−1、155−2 接合部
156−1、156−2 板部
Claims (7)
- 基板と、
前記基板上に配設された半導体素子と、
前記基板上の前記半導体素子周辺に配設された複数の電子部品と、
前記基板に配設されることにより、前記半導体素子を封止するキャップと、
前記キャップに形成されており、前記基板と接合される接合部とを具備する半導体装置において、
前記接合部を、前記半導体素子の近傍で前記半導体素子を取り囲む周辺に設け、前記キャップの前記接合部より端よりの外周部分は前記基板より離間し、前記複数の電子部品を覆うことを特徴とする半導体装置。 - 前記キャップは、塑性加工及び切削加工のうちいずれかの方法により形成したものであることを特徴とする請求項1記載の半導体装置。
- 前記キャップの背面に放熱フィンを配設したことを特徴とする請求項1または2記載の半導体装置。
- 前記キャップの前記半導体素子と対向する領域に開口部を形成すると共に、前記放熱フィンが前記開口部を介して前記半導体素子と接するよう配設し、
前記キャップと前記放熱フィンとが協働して前記半導体素子を封止する構成としたことを特徴とする請求項3記載の半導体装置。 - 前記放熱フィンの外周縁部と、前記キャップの外周縁部とを挟持することにより固定する止め部材を設けたことを特徴とする請求項3または4記載の半導体装置。
- 前記放熱フィンの一部に、前記キャップと嵌合しこれを固定する凹部を形成したことを特徴とする請求項3または4記載の半導体装置。
- 前記凹部は、前記キャップを着脱可能に嵌合する構成であることを特徴とする請求項6記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22588298A JP3676091B2 (ja) | 1998-08-10 | 1998-08-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22588298A JP3676091B2 (ja) | 1998-08-10 | 1998-08-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000058686A JP2000058686A (ja) | 2000-02-25 |
JP3676091B2 true JP3676091B2 (ja) | 2005-07-27 |
Family
ID=16836351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22588298A Expired - Fee Related JP3676091B2 (ja) | 1998-08-10 | 1998-08-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3676091B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4691455B2 (ja) * | 2006-02-28 | 2011-06-01 | 富士通株式会社 | 半導体装置 |
JP5309732B2 (ja) * | 2008-07-02 | 2013-10-09 | 日本精工株式会社 | 電動パワーステアリング装置 |
JP2012054597A (ja) * | 2011-11-07 | 2012-03-15 | Renesas Electronics Corp | 半導体装置 |
JP5813552B2 (ja) | 2012-03-29 | 2015-11-17 | 株式会社東芝 | 半導体パッケージおよびその製造方法 |
JP6060527B2 (ja) * | 2012-05-31 | 2017-01-18 | 株式会社ソシオネクスト | 半導体パッケージ |
WO2014045671A1 (ja) * | 2012-09-21 | 2014-03-27 | 株式会社村田製作所 | 電子機器 |
JP6199601B2 (ja) * | 2013-05-01 | 2017-09-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6578616B1 (ja) * | 2018-06-27 | 2019-09-25 | レノボ・シンガポール・プライベート・リミテッド | 電子機器 |
-
1998
- 1998-08-10 JP JP22588298A patent/JP3676091B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000058686A (ja) | 2000-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6195260B1 (en) | Flexible printed circuit board unit having electronic parts mounted thereon | |
KR100342455B1 (ko) | 반도체장치및그제조방법 | |
US6664643B2 (en) | Semiconductor device and method for manufacturing the same | |
US20030030134A1 (en) | Semiconductor device | |
US20020140085A1 (en) | Semiconductor package including passive elements and method of manufacture | |
US7388284B1 (en) | Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit | |
JP2000077563A (ja) | 半導体装置およびその製造方法 | |
JPH07221218A (ja) | 半導体装置 | |
JPH1098072A (ja) | 半導体装置及びその製造方法 | |
JP2007165420A (ja) | 半導体装置 | |
JP3676091B2 (ja) | 半導体装置 | |
JPH07202088A (ja) | 半導体装置 | |
JP2008085002A (ja) | 半導体装置およびその製造方法 | |
JP2007281201A (ja) | 半導体装置 | |
JP3460559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20090039483A1 (en) | Heat slug and semiconductor package | |
JP3374812B2 (ja) | 半導体装置 | |
JP4647673B2 (ja) | 放熱型多穿孔半導体パッケージ | |
JPH1117064A (ja) | 半導体パッケージ | |
JPH11214576A (ja) | 半導体チップ搭載用パッケージ | |
JP2001035886A (ja) | 半導体装置及びその製造方法 | |
JP2006245396A (ja) | 半導体装置及びその製造方法 | |
JP2685039B2 (ja) | 半導体装置 | |
JPH1056110A (ja) | 半導体用プラスチックパッケージと半導体装置 | |
US20230245948A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |