JP3674745B2 - オフセット電圧補正回路 - Google Patents
オフセット電圧補正回路 Download PDFInfo
- Publication number
- JP3674745B2 JP3674745B2 JP20003398A JP20003398A JP3674745B2 JP 3674745 B2 JP3674745 B2 JP 3674745B2 JP 20003398 A JP20003398 A JP 20003398A JP 20003398 A JP20003398 A JP 20003398A JP 3674745 B2 JP3674745 B2 JP 3674745B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- offset voltage
- baseband signal
- maximum value
- holding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、べースバンド信号のオフセット電圧補正回路に関し、特に無線通信機器や光通信機器において、直流付近にも大きな電力を有するべースバンド信号に対して、電源投入時やフェージング等により変動するＤＣ（直流）オフセット電圧を高速に除去する回路に関する。
【０００２】
無線通信機器や光通信機器においては、電源投入時等に受信べースバンド信号のオフセット電圧が変動し、ミキサ等の回路素子のバイアス電圧で決まるオフセット値まで上昇する。更に、ＡＧＣ増幅器で高利得増幅する場合、オフセット電圧がＡＧＣ増幅器の利得の変化によって変動する。
【０００３】
図６はオフセット電圧変動の様子を示す図である。同図において横軸は電源投入後の時間、縦軸は受信べースバンド信号の電圧を表している。図に示すように、電源投入時に略０Ｖのオフセット電圧が徐々に上昇し、時刻１０のあたりでは約１．５Ｖ程度にまで上昇する。
【０００４】
オフセット電圧を除去する手法として、オフセット電圧を固定値として該電圧を差し引く手法があるが、この手法ではオフセット電圧が変動する受信ベースバンド信号に対して、受信信号レベルが正しく判定されず、受信データエラーを生じる。オフセット電圧を高域通過フィルタを用いて除去する手法では、直流付近の低周波信号の波形を損なわないように遮断周波数の低い高域通過フィルタを用いなければならない。
【０００５】
しかし、遮断周波数の低い高域通過フィルタとするためにはコンデンサ容量を大きくする必要があり、そのようにすると受信ベースバンド信号の立ち上がり時間が増大し、受信べースバンド信号が固定値に到達するまでは受信信号を再生することができないという問題が生じる。
【０００６】
特にＣＤＭＡ通信方式の場合は、周波数帯域が拡散されるために直流付近の低周波信号にも大きな電力を含み、このような受信ベースバンド信号の低周波信号をカットせずに、オフセット電圧のみを除去するには、コンデンサを含む高域通過フィルタは不向きである。
【０００７】
【従来の技術】
そのため従来は、受信した過去のべースバンド信号のレベルを蓄積し、その平均値からオフセット電圧値を求め、該オフセット値を受信ベースバンド信号のレベルから差し引くことにより、オフセット電圧を除去していた。
【０００８】
図７は従来のオフセット電圧補正回路の構成を示す図である。受信ベースバンド信号のレベルはアナログディジタル（Ａ／Ｄ）変換器７−１によりディジタル信号に変換され、縦続接続されたｎ個のレジスタ７−２に入力される。ｎ個のレジスタ７−２には、過去に入力されたｎ個分のサンプル値が蓄積される。
【０００９】
各レジスタ７−２に蓄積されたサンプル値は、それぞれ加算器７−３により互いに合算され、各加算器７−３の加算値も互いに加算されて最終段の加算器７−３から、ｎ個のレジスタ７−２全てに蓄積されたサンプル値の合計値が出力される。
【００１０】
最終段の加算器７−３から出力される合計値を、割り算器７−４によりｎで割り、割り算器７−４はその商の値を出力する。したがって、割り算器７−４からは、レジスタ７−２に蓄積された過去ｎ個分のサンプル値の平均値が出力されることとなる。
【００１１】
割り算器７−４から出力される平均値は、オフセット電圧値である。すなわち、レジスタ７−２、加算器７−３及び割り算器７−４からなる回路は、受信ベースバンド信号レベルの移動平均を行う平均化回路を構成し、またその出力値は、オフセット電圧値となることからオフセット電圧検出回路として機能する。
【００１２】
そして、割り算器７−４から出力されるオフセット電圧値を、受信ベースバンド信号レベルから、減算器７−５により差し引くことにより、受信ベースバンド信号のオフセット電圧を除去することができる。
【００１３】
【発明が解決しようとする課題】
図７に示す平均化回路を用いた従来のオフセット電圧補正回路は、多くのレジスタ７−２と加算器７−３を必要とするため、回路規模が大きなものとなってしまう。また、移動平均を行う平均化回路は、順送りされる過去のデータに基づいて平均値を算出することになるため、フェージングやバースト信号受信等による急激なオフセット電圧の変化に対して高速に追従することができないといった問題がある。
【００１４】
本発明は、直流付近の低周波信号にも大きな電力を持つべースバンド信号の直流成分を、信号波形をほとんど損なうことなく高速に除去し、オフセット電圧が大きく変動した場合でも、データの読み取りが可能になるまでの遅延を減少させ、データの欠落を防ぐことができる回路規模の小さいオフセット電圧補正回路を提供する。
【００１５】
【課題を解決するための手段】
本発明のオフセット電圧補正回路は、（１）時間的に変動するオフセット電圧が重畳される受信べースバンド信号から、該オフセット電圧を除去する通信機器のオフセット電圧補正回路において、所定時間内の受信べースバンド信号のサンプル値の最大値及び最小値を、所定時間ごとに検出保持する最大値ホールド手段及び最小値ホールド手段と、前記最大値ホールド手段に保持された最大値と最小値ホールド手段に保持された最小値の中央値を、受信べースバンド信号から差し引いたレベル値の信号を出力する手段とを備えたものである。
【００１６】
また、（２）時間的に変動するオフセット電圧が重畳される受信べースバンド信号から、該オフセット電圧を除去する通信機器のオフセット電圧補正回路において、受信べースバンド信号から、前回までの受信べースバンド信号のサンプル値をもとに検出したオフセット電圧値を差し引いた所定時間内の信号のサンプル値の最大値及び最小値を、所定時間ごとに検出保持する最大値ホールド手段及び最小値ホールド手段と、前記最大値ホールド手段に保持された最大値と最小値ホールド手段に保持された最小値の中央値を、前回までの受信べースバンド信号のサンプル値をもとに検出したオフセット電圧値に加えて保持するオフセット電圧値保持手段と、受信べースバンド信号から、前記オフセット電圧値保持手段から出力されるオフセット電圧値を差し引く減算手段とを備えたものである。
【００１７】
また、（３）前記オフセット電圧値保持手段は、オフセット電圧値に所定のバイアス電圧値を与えておく手段を備えたものである。
【００１８】
また、（４）前記最大値ホールド手段は、新たに入力されたサンプル値と既に記憶保持されている前回までのサンプル値の最大値とを比較する手段と、新たに入力されたサンプル値が、既に記憶保持されている前回までのサンプル値の最大値より大きい場合に、新たに入力されたサンプル値を記憶保持し、そうではない場合には既に記憶保持されている最大値を保持する手段とを備え、前記最小値ホールド手段は、新たに入力されたサンプル値と既に記憶保持されている前回までのサンプル値の最小値とを比較する手段と、新たに入力されたサンプル値が、既に記憶保持されている前回までのサンプル値の最小値より小さい場合に、新たに入力されたサンプル値を記憶保持し、そうではない場合には既に記憶保持されている最小値を保持する手段とを備えたものである。
【００１９】
また、（５）前記最大値ホールド手段及び最小値ホールド手段は、最大値及び最小値を検出する前記所定時間の時間幅を、入力されるサンプル値のオフセット電圧の変動量に応じて変化させる構成を有するものである。
【００２０】
【発明の実施の形態】
図１は本発明の第１の実施の形態の基本構成を示す図である。１−１はアナログディジタル変換器、１−２は最大値ホールド手段、１−３は最小値ホールド手段、１−４は加算器、１−５は割り算器、１−６は減算器である。
【００２１】
べースバンド信号はアナログディジタル変換器１−１によりサンプリングされてディジタル信号に変換され、ディジタル化されたべースバンド信号は最大値ホールド手段１−２及び最小値ホールド手段１−３に入力される。
【００２２】
最大値ホールド手段１−２は、一定のサンプリング数ごとのべースバンド信号レベルの最大値を検出して記憶保持し、また最小値ホールド手段１−３は、同様に一定のサンプリング数ごとのべースバンド信号レベルの最小値を検出して記憶保持する。
【００２３】
最大値ホールド手段１−２及び最小値ホールド手段１−３は、それぞれ記憶保持したべースバンド信号レベルの最大値及び最小値を、或る一定のサンプリング数ごとに初期値に戻して更新する。
【００２４】
加算器１−４は、最大値ホールド手段１−２及び最小値ホールド手段１−３にそれぞれ記憶保持された最大値及び最小値を加算し、割り算器１−５は加算器１−４から出力される加算値を２で割って最大値と最小値の中心値を出力する。この中心値はオフセット電圧であり、最大値ホールド手段１−２、最小値ホールド手段１−３、加算器１−４及び割り算器１−５は、オフセット電圧検出回路１−１０を構成する。
【００２５】
減算器１−６は、アナログディジタル変換器１−１より出力されるべースバンド信号レベルから、割り算器１−５より出力される中心値を減算することによりオフセット電圧を除去する。
【００２６】
オフセット電圧検出回路１−１０は、べースバンド信号レベルの最大値及び最小値を記憶する２つのレジスタ並びに１つの加算器と１つの割算器とに構成されるので、図７に示した従来のオフセット電圧検出回路に比べて、回路規模が小さくすることができ、また消費電力も低いという利点がある。
【００２７】
図２は本発明の第１の実施の形態の回路構成を示す図である。２−１はアナログディジタル変換器、２−２１は第１の比較器、２−２２は第１のセレクタ、２−２３は第１のレジスタ、２−３１は第２の比較器、２−３２は第２のセレクタ、２−３３は第２のレジスタ、２−４は加算器、２−５１は割り算器、２−５２は第３のレジスタ、２−５３はオフセット電圧の変動量検知手段、２−６は減算器である。
【００２８】
図２において、第１の比較器２−２１、第１のセレクタ２−２２及び第１のレジスタ２−２３は、最大値ホールド手段２−２０を構成し、第２の比較器２−３１、第２のセレクタ２−３２及び第２のレジスタ２−３３は、最小値ホールド手段２−３０を構成する。そして、最大値ホールド手段２−２０、最小値ホールド手段２−３０、加算器２−４及び割り算器２−５１はオフセット検出回路２−１００を構成する。
【００２９】
アナログディジタル変換器２−１によりサンプリングされてディジタル信号に変換されたべースバンド信号は、第１の比較器２−２１、第１のセレクタ２−２２、第２の比較器２−３１及び第２のセレクタ２−３２に入力される。
【００３０】
第１の比較器２−２１及び第１のセレクタ２−２２には更に第１のレジスタ２−２３の記憶データが入力され、第１の比較器２−２１は、入力されるベースバンド信号のサンプル値と第１のレジスタ２−２３の記憶データとの大小を比較し、入力ベースバンド信号のサンプル値の方が第１のレジスタ２−２３の記憶データより大きい場合、第１のセレクタ２−２２が、入力ベースバンド信号のサンプル値を選択して出力するように第１のセレクタ２−２２を制御する。
【００３１】
一方、入力ベースバンド信号のサンプル値より第１のレジスタ２−２３の記憶データの方が大きい場合、第１のセレクタ２−２２が、第１のレジスタ２−２３から出力される記憶データを選択して出力するように第１のセレクタ２−２２を制御する。
【００３２】
第１のセレクタ２−２２から出力された入力ベースバンド信号のサンプル値又は第１のレジスタ２−２３の記憶データは、第１のレジスタ２−２３に記憶保持される。こうして、入力ベースバンド信号のサンプル値が第１のレジスタ２−２３の記憶データの値より大きいとき、第１のレジスタ２−２３の記憶データが更新される。
【００３３】
逆に入力ベースバンド信号のサンプル値が第１のレジスタ２−２３の記憶データの値より小さいときは、第１のレジスタ２−２３はこれまで記憶されていたデータをそのまま保持する。この動作によって第１のレジスタ２−２３には一定のサンプリング数ごとの入力ベースバンド信号の最大値が記憶保持される。
【００３４】
第２の比較器２−３１及び第２のセレクタ２−３２には第２のレジスタ２−３３の記憶データが入力され、第２の比較器２−３１は、入力ベースバンド信号のサンプル値と第２のレジスタ２−３３の記憶データとの大小を比較し、入力ベースバンド信号のサンプル値の方が第２のレジスタ２−３３の記憶データより小さい場合、第２のセレクタ２−３２が、入力ベースバンド信号のサンプル値を選択して出力するように第２のセレクタ２−３２を制御する。
【００３５】
一方、入力ベースバンド信号のサンプル値より第２のレジスタ２−３３の記憶データの方が小さい場合、第２のセレクタ２−３２が、第２のレジスタ２−３３から出力される記憶データを選択して出力するように第２のセレクタ２−３２を制御する。
【００３６】
第２のセレクタ２−３２から出力された入力ベースバンド信号のサンプル値又は第２のレジスタ２−３３の記憶データは、第２のレジスタ２−３３に記憶保持される。こうして、入力ベースバンド信号のサンプル値が第２のレジスタ２−３３の記憶データの値より小さいとき、第２のレジスタ２−３３の記憶データが更新される。
【００３７】
逆に入力ベースバンド信号のサンプル値が第２のレジスタ２−３３の記憶データの値より大きいときは、第２のレジスタ２−３３はこれまで記憶されていたデータをそのまま保持する。この動作によって第２のレジスタ２−３３には一定のサンプリング数ごとの入力ベースバンド信号の最小値が記憶保持される。
【００３８】
加算器２−４は、第１のレジスタ２−２３に記憶された最大値と第２のレジスタ２−３３に記憶された最小値とを加算し、割り算器２−５１は、加算器２−４から出力される加算値を２で割ってそれら最大値と最小値の中央値を出力する。この中央値は、或る所定のサンプル期間内の入力ベースバンド信号のオフセット電圧となる。
【００３９】
割り算器２−５１から出力される中央値は、第３のレジスタ２−５２に記憶保持され、減算器２−６は、アナログディジタル変換器２−１から出力される入力ベースバンド信号から、第３のレジスタ２−５２に記憶保持されている中央値を差し引き、入力ベースバンド信号からオフセット電圧を除去する。
【００４０】
オフセット電圧の変動量検知手段２−５３は、前回の検出期間で記憶保持された第３のレジスタ２−５２の出力値と、今回の検出期間で割り算器２−５１から出力される中央値との差をもとに、オフセット電圧の変動量の検知する。
【００４１】
この変動量検知手段２−５３で検知されたオフセット電圧の変動量は、最大値ホールド手段２−２０及び最小値ホールド手段２−３０に入力され、最大値ホールド手段２−２０及び最小値ホールド手段２−３０は、変動量検知手段２−５３から出力されるオフセット電圧の変動量に応じて、最大値及び最小値を検出する期間を変化させる。
【００４２】
最大値及び最小値を検出する期間は、タイマ又はサンプル数をカウントするカウンタ（図示省略）の設定値を変更し、該設定値に達したときに第１及び第２のレジスタを初期化することにより、最大値及び最小値を検出する期間を変更することができる。
【００４３】
なお、オフセット電圧の変動量が予め予測される場合は、変動量検知手段２−５３を用いることなく、タイマ又はサンプル数をカウントするカウンタ（図示省略）の設定値を外部から入力して変更するように構成することもできる。
【００４４】
第１及び第２のレジスタの初期化は、タイマ又はカウンタの値が所定の設定値に達したとき、その直後の受信ベースバンド信号のサンプル値又は固定値を第１及び第２のレジスタに格納して初期化することができる。
【００４５】
本発明の第１の実施の形態は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いても構成することができる。図３はＤＳＰを用いた本発明の第１の実施の形態の処理のフローチャートである。同図において、ｉｎｐｕｔはディジタル変換された入力ベースバンド信号のサンプル値、ｏｕｔｐｕｔはオフセット電圧を除去したベースバンド信号の出力値、ｎｓａｍｐｌｅは或る一定の値のサンプル数、ｍａｘは入力べースバンド信号の最大値、ｍｉｎはその最小値、ａｖｇはその中央値である。
【００４６】
先ずステップ３−１において初期値としてループ回数ｎに所定数のサンプル数ｎｓａｍｐｌｅを設定し、また中央値ａｖｇを０に設定する。次にステップ３−２において入力データ値ｉｎに入力ベースバンド信号のサンプル値ｉｎｐｕｔを入力し、また最大値ｍａｘ及び最小値ｍｉｎに入力データ値ｉｎを入力する。
【００４７】
ステップ３−３において入力データ値ｉｎから中央値ａｖｇを差し引いた値を出力値ｏｕｔｐｕｔに出力する。ステップ３−４において次の入力ベースバンド信号のサンプル値ｉｎｐｕｔを入力データ値ｉｎに入力する。
【００４８】
ステップ３−５において入力データ値ｉｎと最大値ｍａｘとを大小比較する。入力データ値ｉｎが最大値ｍａｘより大きいときは、ステップ３−６において最大値ｍａｘに入力データ値ｉｎを入力する。入力データ値ｉｎが最大値ｍａｘ以下のときはステップ３−７に移る。
【００４９】
ステップ３−７において入力データ値ｉｎと最小値ｍｉｎとを大小比較する。入力データ値ｉｎが最小値ｍｉｎより小さいときはステップ３−８において最小値ｍｉｎに入力データ値ｉｎを入力する。入力データ値ｉｎが最小値ｍｉｎ以上のときはステップ３−９に移る。
【００５０】
ステップ３−９においてループ回数ｎを１つ減少させる。ステップ３−１０においてループ回数ｎが０より大きいかどうかを判定し、大きいときはステップ３−３へ移り、以降ステップ３−３以下の処理を、ループ回数ｎが０となるまで繰り返す。
【００５１】
ループ回数ｎが０となると、ステップ３−１１において最大値ｍａｘと最小値ｍｉｎの和を２で割った値を中央値ａｖｇに入力し、ループ回数ｎにサンプル数ｎｓａｍｐｌｅを入力し、ステップ３−２へ移り、同様の処理を繰り返す。
【００５２】
このように、サンプル数ｎｓａｍｐｌｅの入力ベースバンド信号のサンプル値ｉｎｐｕｔの中から、ステップ３−５及びステップ３−６により最大値ｍａｘが記憶保持され、またステップ３−７及びステップ３−８により最小値ｍｉｎが記憶保持され、その中央値ａｖｇがステップ３−１１により算出され、ステップ３−３により、入力データ値ｉｎから中央値ａｖｇ（すなわち、オフセット電圧）を差し引いたベースバンド信号の出力値ｏｕｔｐｕｔが出力される。
【００５３】
図４は本発明の第２の実施の形態の回路構成を示す図である。同図において、４−１は減算器、４−２はアナログディジタル変換器、２−１００はオフセット検出回路、４−３は加算器、４−４は第３のレジスタ、４−５はディジタルアナログ（Ｄ／Ａ）変換器、４−６はループフィルタである。
【００５４】
この第２の実施の形態のオフセット検出回路２−１００は、図２に示した第１の実施の形態のオフセット検出回路と同一の構成とすることができるので、図２の同一の符号を付し、重複した説明は省略する。
【００５５】
第２の実施の形態において、オフセット検出回路２−１００には、減算器４−１により、受信ベースバンド信号から、前回までの受信ベースバンド信号のサンプル値をもとに検出したオフセット電圧を差し引いた信号が入力され、そのオフセット電圧を検出する。
【００５６】
オフセット検出回路２−１００の出力信号は加算器４−３に入力され、加算器４−３は、前回のサンプル期間におけるオフセット電圧を記憶保持する第３のレジスタ４−４の出力値と、今回のサンプル期間で検出したオフセット電圧の差分値とを加算する。
【００５７】
第３のレジスタ４−４は、加算器４−３から出力される新たなオフセット電圧を記憶保持し、加算器４−３及び第３のレジスタ４−４は、オフセット電圧保持手段を構成する。第３のレジスタ４−４に記憶保持されたオフセット電圧は、ディジタルアナログ変換器４−５によりアナログ信号に変換され、ループフィルタ４−６を介して減算器４−１に与えられる。
【００５８】
減算器４−１は、アナログ信号に変換されたオフセット電圧を受信ベースバンド信号から差し引き、オフセット電圧を除去した信号を出力する。減算器４−１から出力されるオフセット電圧を除去した信号は、アナログディジタル変換器４−２によりディジタル信号に変換され、オフセット電圧補正回路の出力信号として出力されるとともに、オフセット検出回路２−１００に入力され、再びそのオフセット電圧が検出される。
【００５９】
図４に示す本発明の第２の実施の形態は、オフセット電圧検出回路２−１００に入力される電圧が、受信ベースバンド信号からオフセット電圧を差し引いた後の電圧となるため、オフセット電圧検出回路２−１００は、前回のオフセット電圧との差分を検出することになる。
【００６０】
すなわち、オフセット電圧検出回路２−１００で検出されたオフセット電圧は、受信ベースバンド信号にフィードバックされ、オフセット電圧検出回路２−１００は、該フィードバックされた受信ベースバンド信号に対してオフセット電圧の検出を行う。
【００６１】
したがって、オフセット電圧が大きな値となっても、前回のオフセット電圧との差分値は、オフセット電圧の数値より小さな数値となるので、アナログディジタル変換器４−２及びオフセット電圧検出回路２−１００内の比較器、レジスタ等の回路で数値のオーバーフローが発生せず、その回路規模を小さくすることができる。
【００６２】
図５は本発明の第３の実施の形態の回路構成を示す図である。同図において図４に示した第２の実施の形態の回路構成と同一の構成要素には同一の符号を付し、重複した説明は省略する。５−１はオフセット電圧値にバイアス電圧値を加算する加算器、５−２はバイアス電圧値生成手段である。
【００６３】
図５に示す第３の実施の形態は、図４に示した第２の実施の形態のフィードバックによるオフセット電圧補正回路において、入力されるベースバンド信号のオフセット電圧値を、ある程度予測することができる場合、オフセット電圧値保持手段に所定のバイアス電圧値を加えておく手段をそなえたもので、図５に示すように、ディジタルアナログ変換器４−５から出力されるオフセット電圧値に、バイアス電圧値生成手段５−２から出力されるバイアス電圧値を加算器５−１により加えるようにしたものである。
【００６４】
ここで、バイアス電圧値生成手段５−２から出力されるバイアス電圧値を、予め予測されるオフセット電圧値と略等しく設定しておくことにより、減算器４−１から出力される受信ベースバンド信号のオフセット電圧は、初めから略０に近いものとなり、オフセット検出回路２−１００における検出動作が速やかに収束することとなる。
【００６５】
また、第３のレジスタ４−４及びディジタルアナログ変換器４−５は、実際のオフセット電圧値と、バイアス電圧値生成手段５−２に設定されたバイアス電圧値との差分の電圧変動分を処理するだけでよいので、第３のレジスタ４−４及びディジタルアナログ変換器４−５における数値のオーバーフローが生じにくくなり、その回路規模を小さくすることができる。
【００６６】
本発明の第２及び第３の実施の形態においても、第１の実施の形態と同様に、第３のレジスタ４−４の前回の検出による記憶保持データと、今回検出された中央値との差をもとにオフセット電圧の変動量を検知することができ、検知されるオフセット電圧の変動量が大きい場合には、最大値及び最小値を検出する所定時間の時間幅を短くしてサンプリングデータ数を少なくし、オフセット電圧の変動量が小さい場合には、該検出期間の時間幅を長くする。
【００６７】
このようにオフセット電圧の変動量に応じて、検出期間の時間幅を変化させることによって、移動通信のようなフェージング下での急激なオフセット電圧値の変動に対して、高速に且つ精度良くオフセット電圧の除去を行うことができ、また、オフセット電圧の変動が小さく安定している場合には、検出期間の時間幅を長くして、中央値を求める演算等の処理負担を軽減させることができる。
【００６８】
【発明の効果】
以上説明したように本発明によれば、コンデンサを含む高域通過フィルタを用いずに、受信ベースバンド信号の最大値及び最小値を記憶保持し、その中央値をオフセット電圧値とみなして、オフセット電圧を除去することにより、小さな回路規模で直流付近の低周波信号にも大きな電力を持つべースバンド信号の直流成分を、信号波形をほとんど損なうことなく高速に除去することができる。
【００６９】
また、高速にオフセット電圧を除去するため、オフセット電圧が大きく変動した場合でも、受信ベースバンド信号のデータ読み取りが可能になるまでの遅延を減少させることができる。そのため、プリアンブルが存在しないか、非常に短い通信システムにおいて、受信データの欠落を防ぐことができる利点がある。
【００７０】
また、検出したオフセット電圧をフィードバックした受信ベースバンド信号のオフセット電圧を検出することにより、オフセット電圧値が大きな値となっても、オフセット電圧検出回路内で数値のオーバーフローが発生せず、回路規模を小さくすることができる。
【００７１】
更に、検出したオフセット電圧を受信ベースバンド信号にフィードバックする際に、予測されるオフセット電圧をバイアス電圧として加えることにより、オフセット電圧値保持手段の回路規模を小さくするとともに、オフセット電圧検出動作の収束を速めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の基本構成を示す図である。
【図２】本発明の第１の実施の形態の回路構成を示す図である。
【図３】図３はＤＳＰを用いた本発明の第１の実施の形態の処理のフローチャートである。
【図４】本発明の第２の実施の形態の回路構成を示す図である。
【図５】本発明の第３の実施の形態の回路構成を示す図である。
【図６】オフセット電圧変動の様子を示す図である。
【図７】従来のオフセット電圧補正回路の構成を示す図である。
【符号の説明】
１−１ アナログディジタル変換器
１−２ 最大値ホールド手段
１−３ 最小値ホールド手段
１−４ 加算器
１−５ 割り算器
１−６ 減算器
【発明の属する技術分野】
本発明は、べースバンド信号のオフセット電圧補正回路に関し、特に無線通信機器や光通信機器において、直流付近にも大きな電力を有するべースバンド信号に対して、電源投入時やフェージング等により変動するＤＣ（直流）オフセット電圧を高速に除去する回路に関する。
【０００２】
無線通信機器や光通信機器においては、電源投入時等に受信べースバンド信号のオフセット電圧が変動し、ミキサ等の回路素子のバイアス電圧で決まるオフセット値まで上昇する。更に、ＡＧＣ増幅器で高利得増幅する場合、オフセット電圧がＡＧＣ増幅器の利得の変化によって変動する。
【０００３】
図６はオフセット電圧変動の様子を示す図である。同図において横軸は電源投入後の時間、縦軸は受信べースバンド信号の電圧を表している。図に示すように、電源投入時に略０Ｖのオフセット電圧が徐々に上昇し、時刻１０のあたりでは約１．５Ｖ程度にまで上昇する。
【０００４】
オフセット電圧を除去する手法として、オフセット電圧を固定値として該電圧を差し引く手法があるが、この手法ではオフセット電圧が変動する受信ベースバンド信号に対して、受信信号レベルが正しく判定されず、受信データエラーを生じる。オフセット電圧を高域通過フィルタを用いて除去する手法では、直流付近の低周波信号の波形を損なわないように遮断周波数の低い高域通過フィルタを用いなければならない。
【０００５】
しかし、遮断周波数の低い高域通過フィルタとするためにはコンデンサ容量を大きくする必要があり、そのようにすると受信ベースバンド信号の立ち上がり時間が増大し、受信べースバンド信号が固定値に到達するまでは受信信号を再生することができないという問題が生じる。
【０００６】
特にＣＤＭＡ通信方式の場合は、周波数帯域が拡散されるために直流付近の低周波信号にも大きな電力を含み、このような受信ベースバンド信号の低周波信号をカットせずに、オフセット電圧のみを除去するには、コンデンサを含む高域通過フィルタは不向きである。
【０００７】
【従来の技術】
そのため従来は、受信した過去のべースバンド信号のレベルを蓄積し、その平均値からオフセット電圧値を求め、該オフセット値を受信ベースバンド信号のレベルから差し引くことにより、オフセット電圧を除去していた。
【０００８】
図７は従来のオフセット電圧補正回路の構成を示す図である。受信ベースバンド信号のレベルはアナログディジタル（Ａ／Ｄ）変換器７−１によりディジタル信号に変換され、縦続接続されたｎ個のレジスタ７−２に入力される。ｎ個のレジスタ７−２には、過去に入力されたｎ個分のサンプル値が蓄積される。
【０００９】
各レジスタ７−２に蓄積されたサンプル値は、それぞれ加算器７−３により互いに合算され、各加算器７−３の加算値も互いに加算されて最終段の加算器７−３から、ｎ個のレジスタ７−２全てに蓄積されたサンプル値の合計値が出力される。
【００１０】
最終段の加算器７−３から出力される合計値を、割り算器７−４によりｎで割り、割り算器７−４はその商の値を出力する。したがって、割り算器７−４からは、レジスタ７−２に蓄積された過去ｎ個分のサンプル値の平均値が出力されることとなる。
【００１１】
割り算器７−４から出力される平均値は、オフセット電圧値である。すなわち、レジスタ７−２、加算器７−３及び割り算器７−４からなる回路は、受信ベースバンド信号レベルの移動平均を行う平均化回路を構成し、またその出力値は、オフセット電圧値となることからオフセット電圧検出回路として機能する。
【００１２】
そして、割り算器７−４から出力されるオフセット電圧値を、受信ベースバンド信号レベルから、減算器７−５により差し引くことにより、受信ベースバンド信号のオフセット電圧を除去することができる。
【００１３】
【発明が解決しようとする課題】
図７に示す平均化回路を用いた従来のオフセット電圧補正回路は、多くのレジスタ７−２と加算器７−３を必要とするため、回路規模が大きなものとなってしまう。また、移動平均を行う平均化回路は、順送りされる過去のデータに基づいて平均値を算出することになるため、フェージングやバースト信号受信等による急激なオフセット電圧の変化に対して高速に追従することができないといった問題がある。
【００１４】
本発明は、直流付近の低周波信号にも大きな電力を持つべースバンド信号の直流成分を、信号波形をほとんど損なうことなく高速に除去し、オフセット電圧が大きく変動した場合でも、データの読み取りが可能になるまでの遅延を減少させ、データの欠落を防ぐことができる回路規模の小さいオフセット電圧補正回路を提供する。
【００１５】
【課題を解決するための手段】
本発明のオフセット電圧補正回路は、（１）時間的に変動するオフセット電圧が重畳される受信べースバンド信号から、該オフセット電圧を除去する通信機器のオフセット電圧補正回路において、所定時間内の受信べースバンド信号のサンプル値の最大値及び最小値を、所定時間ごとに検出保持する最大値ホールド手段及び最小値ホールド手段と、前記最大値ホールド手段に保持された最大値と最小値ホールド手段に保持された最小値の中央値を、受信べースバンド信号から差し引いたレベル値の信号を出力する手段とを備えたものである。
【００１６】
また、（２）時間的に変動するオフセット電圧が重畳される受信べースバンド信号から、該オフセット電圧を除去する通信機器のオフセット電圧補正回路において、受信べースバンド信号から、前回までの受信べースバンド信号のサンプル値をもとに検出したオフセット電圧値を差し引いた所定時間内の信号のサンプル値の最大値及び最小値を、所定時間ごとに検出保持する最大値ホールド手段及び最小値ホールド手段と、前記最大値ホールド手段に保持された最大値と最小値ホールド手段に保持された最小値の中央値を、前回までの受信べースバンド信号のサンプル値をもとに検出したオフセット電圧値に加えて保持するオフセット電圧値保持手段と、受信べースバンド信号から、前記オフセット電圧値保持手段から出力されるオフセット電圧値を差し引く減算手段とを備えたものである。
【００１７】
また、（３）前記オフセット電圧値保持手段は、オフセット電圧値に所定のバイアス電圧値を与えておく手段を備えたものである。
【００１８】
また、（４）前記最大値ホールド手段は、新たに入力されたサンプル値と既に記憶保持されている前回までのサンプル値の最大値とを比較する手段と、新たに入力されたサンプル値が、既に記憶保持されている前回までのサンプル値の最大値より大きい場合に、新たに入力されたサンプル値を記憶保持し、そうではない場合には既に記憶保持されている最大値を保持する手段とを備え、前記最小値ホールド手段は、新たに入力されたサンプル値と既に記憶保持されている前回までのサンプル値の最小値とを比較する手段と、新たに入力されたサンプル値が、既に記憶保持されている前回までのサンプル値の最小値より小さい場合に、新たに入力されたサンプル値を記憶保持し、そうではない場合には既に記憶保持されている最小値を保持する手段とを備えたものである。
【００１９】
また、（５）前記最大値ホールド手段及び最小値ホールド手段は、最大値及び最小値を検出する前記所定時間の時間幅を、入力されるサンプル値のオフセット電圧の変動量に応じて変化させる構成を有するものである。
【００２０】
【発明の実施の形態】
図１は本発明の第１の実施の形態の基本構成を示す図である。１−１はアナログディジタル変換器、１−２は最大値ホールド手段、１−３は最小値ホールド手段、１−４は加算器、１−５は割り算器、１−６は減算器である。
【００２１】
べースバンド信号はアナログディジタル変換器１−１によりサンプリングされてディジタル信号に変換され、ディジタル化されたべースバンド信号は最大値ホールド手段１−２及び最小値ホールド手段１−３に入力される。
【００２２】
最大値ホールド手段１−２は、一定のサンプリング数ごとのべースバンド信号レベルの最大値を検出して記憶保持し、また最小値ホールド手段１−３は、同様に一定のサンプリング数ごとのべースバンド信号レベルの最小値を検出して記憶保持する。
【００２３】
最大値ホールド手段１−２及び最小値ホールド手段１−３は、それぞれ記憶保持したべースバンド信号レベルの最大値及び最小値を、或る一定のサンプリング数ごとに初期値に戻して更新する。
【００２４】
加算器１−４は、最大値ホールド手段１−２及び最小値ホールド手段１−３にそれぞれ記憶保持された最大値及び最小値を加算し、割り算器１−５は加算器１−４から出力される加算値を２で割って最大値と最小値の中心値を出力する。この中心値はオフセット電圧であり、最大値ホールド手段１−２、最小値ホールド手段１−３、加算器１−４及び割り算器１−５は、オフセット電圧検出回路１−１０を構成する。
【００２５】
減算器１−６は、アナログディジタル変換器１−１より出力されるべースバンド信号レベルから、割り算器１−５より出力される中心値を減算することによりオフセット電圧を除去する。
【００２６】
オフセット電圧検出回路１−１０は、べースバンド信号レベルの最大値及び最小値を記憶する２つのレジスタ並びに１つの加算器と１つの割算器とに構成されるので、図７に示した従来のオフセット電圧検出回路に比べて、回路規模が小さくすることができ、また消費電力も低いという利点がある。
【００２７】
図２は本発明の第１の実施の形態の回路構成を示す図である。２−１はアナログディジタル変換器、２−２１は第１の比較器、２−２２は第１のセレクタ、２−２３は第１のレジスタ、２−３１は第２の比較器、２−３２は第２のセレクタ、２−３３は第２のレジスタ、２−４は加算器、２−５１は割り算器、２−５２は第３のレジスタ、２−５３はオフセット電圧の変動量検知手段、２−６は減算器である。
【００２８】
図２において、第１の比較器２−２１、第１のセレクタ２−２２及び第１のレジスタ２−２３は、最大値ホールド手段２−２０を構成し、第２の比較器２−３１、第２のセレクタ２−３２及び第２のレジスタ２−３３は、最小値ホールド手段２−３０を構成する。そして、最大値ホールド手段２−２０、最小値ホールド手段２−３０、加算器２−４及び割り算器２−５１はオフセット検出回路２−１００を構成する。
【００２９】
アナログディジタル変換器２−１によりサンプリングされてディジタル信号に変換されたべースバンド信号は、第１の比較器２−２１、第１のセレクタ２−２２、第２の比較器２−３１及び第２のセレクタ２−３２に入力される。
【００３０】
第１の比較器２−２１及び第１のセレクタ２−２２には更に第１のレジスタ２−２３の記憶データが入力され、第１の比較器２−２１は、入力されるベースバンド信号のサンプル値と第１のレジスタ２−２３の記憶データとの大小を比較し、入力ベースバンド信号のサンプル値の方が第１のレジスタ２−２３の記憶データより大きい場合、第１のセレクタ２−２２が、入力ベースバンド信号のサンプル値を選択して出力するように第１のセレクタ２−２２を制御する。
【００３１】
一方、入力ベースバンド信号のサンプル値より第１のレジスタ２−２３の記憶データの方が大きい場合、第１のセレクタ２−２２が、第１のレジスタ２−２３から出力される記憶データを選択して出力するように第１のセレクタ２−２２を制御する。
【００３２】
第１のセレクタ２−２２から出力された入力ベースバンド信号のサンプル値又は第１のレジスタ２−２３の記憶データは、第１のレジスタ２−２３に記憶保持される。こうして、入力ベースバンド信号のサンプル値が第１のレジスタ２−２３の記憶データの値より大きいとき、第１のレジスタ２−２３の記憶データが更新される。
【００３３】
逆に入力ベースバンド信号のサンプル値が第１のレジスタ２−２３の記憶データの値より小さいときは、第１のレジスタ２−２３はこれまで記憶されていたデータをそのまま保持する。この動作によって第１のレジスタ２−２３には一定のサンプリング数ごとの入力ベースバンド信号の最大値が記憶保持される。
【００３４】
第２の比較器２−３１及び第２のセレクタ２−３２には第２のレジスタ２−３３の記憶データが入力され、第２の比較器２−３１は、入力ベースバンド信号のサンプル値と第２のレジスタ２−３３の記憶データとの大小を比較し、入力ベースバンド信号のサンプル値の方が第２のレジスタ２−３３の記憶データより小さい場合、第２のセレクタ２−３２が、入力ベースバンド信号のサンプル値を選択して出力するように第２のセレクタ２−３２を制御する。
【００３５】
一方、入力ベースバンド信号のサンプル値より第２のレジスタ２−３３の記憶データの方が小さい場合、第２のセレクタ２−３２が、第２のレジスタ２−３３から出力される記憶データを選択して出力するように第２のセレクタ２−３２を制御する。
【００３６】
第２のセレクタ２−３２から出力された入力ベースバンド信号のサンプル値又は第２のレジスタ２−３３の記憶データは、第２のレジスタ２−３３に記憶保持される。こうして、入力ベースバンド信号のサンプル値が第２のレジスタ２−３３の記憶データの値より小さいとき、第２のレジスタ２−３３の記憶データが更新される。
【００３７】
逆に入力ベースバンド信号のサンプル値が第２のレジスタ２−３３の記憶データの値より大きいときは、第２のレジスタ２−３３はこれまで記憶されていたデータをそのまま保持する。この動作によって第２のレジスタ２−３３には一定のサンプリング数ごとの入力ベースバンド信号の最小値が記憶保持される。
【００３８】
加算器２−４は、第１のレジスタ２−２３に記憶された最大値と第２のレジスタ２−３３に記憶された最小値とを加算し、割り算器２−５１は、加算器２−４から出力される加算値を２で割ってそれら最大値と最小値の中央値を出力する。この中央値は、或る所定のサンプル期間内の入力ベースバンド信号のオフセット電圧となる。
【００３９】
割り算器２−５１から出力される中央値は、第３のレジスタ２−５２に記憶保持され、減算器２−６は、アナログディジタル変換器２−１から出力される入力ベースバンド信号から、第３のレジスタ２−５２に記憶保持されている中央値を差し引き、入力ベースバンド信号からオフセット電圧を除去する。
【００４０】
オフセット電圧の変動量検知手段２−５３は、前回の検出期間で記憶保持された第３のレジスタ２−５２の出力値と、今回の検出期間で割り算器２−５１から出力される中央値との差をもとに、オフセット電圧の変動量の検知する。
【００４１】
この変動量検知手段２−５３で検知されたオフセット電圧の変動量は、最大値ホールド手段２−２０及び最小値ホールド手段２−３０に入力され、最大値ホールド手段２−２０及び最小値ホールド手段２−３０は、変動量検知手段２−５３から出力されるオフセット電圧の変動量に応じて、最大値及び最小値を検出する期間を変化させる。
【００４２】
最大値及び最小値を検出する期間は、タイマ又はサンプル数をカウントするカウンタ（図示省略）の設定値を変更し、該設定値に達したときに第１及び第２のレジスタを初期化することにより、最大値及び最小値を検出する期間を変更することができる。
【００４３】
なお、オフセット電圧の変動量が予め予測される場合は、変動量検知手段２−５３を用いることなく、タイマ又はサンプル数をカウントするカウンタ（図示省略）の設定値を外部から入力して変更するように構成することもできる。
【００４４】
第１及び第２のレジスタの初期化は、タイマ又はカウンタの値が所定の設定値に達したとき、その直後の受信ベースバンド信号のサンプル値又は固定値を第１及び第２のレジスタに格納して初期化することができる。
【００４５】
本発明の第１の実施の形態は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いても構成することができる。図３はＤＳＰを用いた本発明の第１の実施の形態の処理のフローチャートである。同図において、ｉｎｐｕｔはディジタル変換された入力ベースバンド信号のサンプル値、ｏｕｔｐｕｔはオフセット電圧を除去したベースバンド信号の出力値、ｎｓａｍｐｌｅは或る一定の値のサンプル数、ｍａｘは入力べースバンド信号の最大値、ｍｉｎはその最小値、ａｖｇはその中央値である。
【００４６】
先ずステップ３−１において初期値としてループ回数ｎに所定数のサンプル数ｎｓａｍｐｌｅを設定し、また中央値ａｖｇを０に設定する。次にステップ３−２において入力データ値ｉｎに入力ベースバンド信号のサンプル値ｉｎｐｕｔを入力し、また最大値ｍａｘ及び最小値ｍｉｎに入力データ値ｉｎを入力する。
【００４７】
ステップ３−３において入力データ値ｉｎから中央値ａｖｇを差し引いた値を出力値ｏｕｔｐｕｔに出力する。ステップ３−４において次の入力ベースバンド信号のサンプル値ｉｎｐｕｔを入力データ値ｉｎに入力する。
【００４８】
ステップ３−５において入力データ値ｉｎと最大値ｍａｘとを大小比較する。入力データ値ｉｎが最大値ｍａｘより大きいときは、ステップ３−６において最大値ｍａｘに入力データ値ｉｎを入力する。入力データ値ｉｎが最大値ｍａｘ以下のときはステップ３−７に移る。
【００４９】
ステップ３−７において入力データ値ｉｎと最小値ｍｉｎとを大小比較する。入力データ値ｉｎが最小値ｍｉｎより小さいときはステップ３−８において最小値ｍｉｎに入力データ値ｉｎを入力する。入力データ値ｉｎが最小値ｍｉｎ以上のときはステップ３−９に移る。
【００５０】
ステップ３−９においてループ回数ｎを１つ減少させる。ステップ３−１０においてループ回数ｎが０より大きいかどうかを判定し、大きいときはステップ３−３へ移り、以降ステップ３−３以下の処理を、ループ回数ｎが０となるまで繰り返す。
【００５１】
ループ回数ｎが０となると、ステップ３−１１において最大値ｍａｘと最小値ｍｉｎの和を２で割った値を中央値ａｖｇに入力し、ループ回数ｎにサンプル数ｎｓａｍｐｌｅを入力し、ステップ３−２へ移り、同様の処理を繰り返す。
【００５２】
このように、サンプル数ｎｓａｍｐｌｅの入力ベースバンド信号のサンプル値ｉｎｐｕｔの中から、ステップ３−５及びステップ３−６により最大値ｍａｘが記憶保持され、またステップ３−７及びステップ３−８により最小値ｍｉｎが記憶保持され、その中央値ａｖｇがステップ３−１１により算出され、ステップ３−３により、入力データ値ｉｎから中央値ａｖｇ（すなわち、オフセット電圧）を差し引いたベースバンド信号の出力値ｏｕｔｐｕｔが出力される。
【００５３】
図４は本発明の第２の実施の形態の回路構成を示す図である。同図において、４−１は減算器、４−２はアナログディジタル変換器、２−１００はオフセット検出回路、４−３は加算器、４−４は第３のレジスタ、４−５はディジタルアナログ（Ｄ／Ａ）変換器、４−６はループフィルタである。
【００５４】
この第２の実施の形態のオフセット検出回路２−１００は、図２に示した第１の実施の形態のオフセット検出回路と同一の構成とすることができるので、図２の同一の符号を付し、重複した説明は省略する。
【００５５】
第２の実施の形態において、オフセット検出回路２−１００には、減算器４−１により、受信ベースバンド信号から、前回までの受信ベースバンド信号のサンプル値をもとに検出したオフセット電圧を差し引いた信号が入力され、そのオフセット電圧を検出する。
【００５６】
オフセット検出回路２−１００の出力信号は加算器４−３に入力され、加算器４−３は、前回のサンプル期間におけるオフセット電圧を記憶保持する第３のレジスタ４−４の出力値と、今回のサンプル期間で検出したオフセット電圧の差分値とを加算する。
【００５７】
第３のレジスタ４−４は、加算器４−３から出力される新たなオフセット電圧を記憶保持し、加算器４−３及び第３のレジスタ４−４は、オフセット電圧保持手段を構成する。第３のレジスタ４−４に記憶保持されたオフセット電圧は、ディジタルアナログ変換器４−５によりアナログ信号に変換され、ループフィルタ４−６を介して減算器４−１に与えられる。
【００５８】
減算器４−１は、アナログ信号に変換されたオフセット電圧を受信ベースバンド信号から差し引き、オフセット電圧を除去した信号を出力する。減算器４−１から出力されるオフセット電圧を除去した信号は、アナログディジタル変換器４−２によりディジタル信号に変換され、オフセット電圧補正回路の出力信号として出力されるとともに、オフセット検出回路２−１００に入力され、再びそのオフセット電圧が検出される。
【００５９】
図４に示す本発明の第２の実施の形態は、オフセット電圧検出回路２−１００に入力される電圧が、受信ベースバンド信号からオフセット電圧を差し引いた後の電圧となるため、オフセット電圧検出回路２−１００は、前回のオフセット電圧との差分を検出することになる。
【００６０】
すなわち、オフセット電圧検出回路２−１００で検出されたオフセット電圧は、受信ベースバンド信号にフィードバックされ、オフセット電圧検出回路２−１００は、該フィードバックされた受信ベースバンド信号に対してオフセット電圧の検出を行う。
【００６１】
したがって、オフセット電圧が大きな値となっても、前回のオフセット電圧との差分値は、オフセット電圧の数値より小さな数値となるので、アナログディジタル変換器４−２及びオフセット電圧検出回路２−１００内の比較器、レジスタ等の回路で数値のオーバーフローが発生せず、その回路規模を小さくすることができる。
【００６２】
図５は本発明の第３の実施の形態の回路構成を示す図である。同図において図４に示した第２の実施の形態の回路構成と同一の構成要素には同一の符号を付し、重複した説明は省略する。５−１はオフセット電圧値にバイアス電圧値を加算する加算器、５−２はバイアス電圧値生成手段である。
【００６３】
図５に示す第３の実施の形態は、図４に示した第２の実施の形態のフィードバックによるオフセット電圧補正回路において、入力されるベースバンド信号のオフセット電圧値を、ある程度予測することができる場合、オフセット電圧値保持手段に所定のバイアス電圧値を加えておく手段をそなえたもので、図５に示すように、ディジタルアナログ変換器４−５から出力されるオフセット電圧値に、バイアス電圧値生成手段５−２から出力されるバイアス電圧値を加算器５−１により加えるようにしたものである。
【００６４】
ここで、バイアス電圧値生成手段５−２から出力されるバイアス電圧値を、予め予測されるオフセット電圧値と略等しく設定しておくことにより、減算器４−１から出力される受信ベースバンド信号のオフセット電圧は、初めから略０に近いものとなり、オフセット検出回路２−１００における検出動作が速やかに収束することとなる。
【００６５】
また、第３のレジスタ４−４及びディジタルアナログ変換器４−５は、実際のオフセット電圧値と、バイアス電圧値生成手段５−２に設定されたバイアス電圧値との差分の電圧変動分を処理するだけでよいので、第３のレジスタ４−４及びディジタルアナログ変換器４−５における数値のオーバーフローが生じにくくなり、その回路規模を小さくすることができる。
【００６６】
本発明の第２及び第３の実施の形態においても、第１の実施の形態と同様に、第３のレジスタ４−４の前回の検出による記憶保持データと、今回検出された中央値との差をもとにオフセット電圧の変動量を検知することができ、検知されるオフセット電圧の変動量が大きい場合には、最大値及び最小値を検出する所定時間の時間幅を短くしてサンプリングデータ数を少なくし、オフセット電圧の変動量が小さい場合には、該検出期間の時間幅を長くする。
【００６７】
このようにオフセット電圧の変動量に応じて、検出期間の時間幅を変化させることによって、移動通信のようなフェージング下での急激なオフセット電圧値の変動に対して、高速に且つ精度良くオフセット電圧の除去を行うことができ、また、オフセット電圧の変動が小さく安定している場合には、検出期間の時間幅を長くして、中央値を求める演算等の処理負担を軽減させることができる。
【００６８】
【発明の効果】
以上説明したように本発明によれば、コンデンサを含む高域通過フィルタを用いずに、受信ベースバンド信号の最大値及び最小値を記憶保持し、その中央値をオフセット電圧値とみなして、オフセット電圧を除去することにより、小さな回路規模で直流付近の低周波信号にも大きな電力を持つべースバンド信号の直流成分を、信号波形をほとんど損なうことなく高速に除去することができる。
【００６９】
また、高速にオフセット電圧を除去するため、オフセット電圧が大きく変動した場合でも、受信ベースバンド信号のデータ読み取りが可能になるまでの遅延を減少させることができる。そのため、プリアンブルが存在しないか、非常に短い通信システムにおいて、受信データの欠落を防ぐことができる利点がある。
【００７０】
また、検出したオフセット電圧をフィードバックした受信ベースバンド信号のオフセット電圧を検出することにより、オフセット電圧値が大きな値となっても、オフセット電圧検出回路内で数値のオーバーフローが発生せず、回路規模を小さくすることができる。
【００７１】
更に、検出したオフセット電圧を受信ベースバンド信号にフィードバックする際に、予測されるオフセット電圧をバイアス電圧として加えることにより、オフセット電圧値保持手段の回路規模を小さくするとともに、オフセット電圧検出動作の収束を速めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の基本構成を示す図である。
【図２】本発明の第１の実施の形態の回路構成を示す図である。
【図３】図３はＤＳＰを用いた本発明の第１の実施の形態の処理のフローチャートである。
【図４】本発明の第２の実施の形態の回路構成を示す図である。
【図５】本発明の第３の実施の形態の回路構成を示す図である。
【図６】オフセット電圧変動の様子を示す図である。
【図７】従来のオフセット電圧補正回路の構成を示す図である。
【符号の説明】
１−１ アナログディジタル変換器
１−２ 最大値ホールド手段
１−３ 最小値ホールド手段
１−４ 加算器
１−５ 割り算器
１−６ 減算器
Claims (5)
- 時間的に変動するオフセット電圧が重畳される受信ベースバンド信号から、該オフセット電圧を除去する通信機器のオフセット電圧補正回路において、
所定時間内の受信ベースバンド信号のサンプル値の最大値及び最小値を、所定時間ごとに検出保持する最大値ホールド手段及び最小値ホールド手段と、
前記最大値ホールド手段に保持された最大値と最小値ホールド手段に保持された最小値との間の中央値を、受信ベースバンド信号から差し引いたレベル値の信号を出力する手段と、
入力されるサンプル値のオフセット電圧の変動量を検知するオフセット電圧の変動量検知手段とを備え、
前記最大値ホールド手段及び最小値ホールド手段は、最大値及び最小値を検出する前記所定時間の時間幅を、入力されるサンプル値のオフセット電圧の変動量に応じて変化させることを特徴とするオフセット電圧補正回路。 - 時間的に変動するオフセット電圧が重畳される受信ベースバンド信号から、該オフセット電圧を除去する通信機器のオフセット電圧補正回路において、
受信ベースバンド信号から、前回までの受信ベースバンド信号のサンプル値をもとに検出したオフセット電圧値を差し引いた所定時間内の信号のサンプル値の最大値及び最小値を、所定時間ごとに検出保持する最大値ホールド手段及び最小値ホールド手段と、
前記最大値ホールド手段に保持された最大値と最小値ホールド手段に保持された最小値との間の中央値を、前回までの受信ベースバンド信号のサンプル値をもとに検出したオフセット電圧値に加えて保持するオフセット電圧値保持手段と、
受信ベースバンド信号から、前記オフセット電圧値保持手段から出力されるオフセット電圧値を差し引く減算手段と、
入力されるサンプル値のオフセット電圧の変動量を検知するオフセット電圧の変動量検知手段とを備え、
前記最大値ホールド手段及び最小値ホールド手段は、最大値及び最小値を検出する前記所定時間の時間幅を、入力されるサンプル値のオフセット電圧の変動量に応じて変化させることを特徴とするオフセット電圧補正回路。 - 前記オフセット電圧値保持手段は、オフセット電圧値に所定のバイアス電圧値を与えておく手段を備えたことを特徴とする請求項２記載のオフセット電圧補正回路。
- 前記最大値ホールド手段は、新たに入力されたサンプル値と既に記憶保持されている前回までのサンプル値の最大値とを比較する手段と、新たに入力されたサンプル値が、既に記憶保持されている前回までのサンプル値の最大値より大きい場合に、新たに入力されたサンプル値を記憶保持し、そうではない場合には既に記憶保持されている最大値を保持する手段とを備え、
前記最小値ホールド手段は、新たに入力されたサンプル値と既に記憶保持されている前回までのサンプル値の最小値とを比較する手段と、新たに入力されたサンプル値が、既に記憶保持されている前回までのサンプル値の最小値より小さい場合に、新たに入力されたサンプル値を記憶保持し、そうではない場合には既に記憶保持されている最小値を保持する手段とを備えたことを特徴とする請求項１乃至３いずれか１項記載のオフセット電圧補正回路。 - 時間的に変動するオフセット電圧が重畳される受信ベースバンド信号から、該オフセット電圧を除去する通信機器のオフセット電圧補正回路において、
受信ベースバンド信号のサンプル値の最大値及び最小値を、所定のサンプリングデータ数ごとに検出保持する最大値ホールド手段及び最小値ホールド手段と、
前記最大値ホールド手段に保持された最大値と最小値ホールド手段に保持された最小値との間の中央値を、受信ベースバンド信号から差し引いたレベル値の信号を出力する手段と、
入力されるサンプル値のオフセット電圧の変動量を検知するオフセット電圧の変動量検 知手段とを備え、
前記最大値ホールド手段及び最小値ホールド手段は、最大値及び最小値を検出する際の前記サンプリングデータ数を、入力されるサンプル値のオフセット電圧の変動量に応じて変化させることを特徴とするオフセット電圧補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20003398A JP3674745B2 (ja) | 1998-07-15 | 1998-07-15 | オフセット電圧補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20003398A JP3674745B2 (ja) | 1998-07-15 | 1998-07-15 | オフセット電圧補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031844A JP2000031844A (ja) | 2000-01-28 |
| JP3674745B2 true JP3674745B2 (ja) | 2005-07-20 |
Family
ID=16417712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20003398A Expired - Fee Related JP3674745B2 (ja) | 1998-07-15 | 1998-07-15 | オフセット電圧補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674745B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010013511A1 (ja) | 2008-07-31 | 2010-02-04 | アイコム株式会社 | Ｆｓｋ受信機 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4528148B2 (ja) * | 2005-02-02 | 2010-08-18 | 富士通セミコンダクター株式会社 | Ａ／ｄ変換器のｄｃオフセット校正回路 |
| JP4130831B2 (ja) * | 2005-10-07 | 2008-08-06 | 松下電器産業株式会社 | 動的ｄｃオフセット除去装置及び動的ｄｃオフセット除去方法 |
| JP2011014603A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-07-15 JP JP20003398A patent/JP3674745B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010013511A1 (ja) | 2008-07-31 | 2010-02-04 | アイコム株式会社 | Ｆｓｋ受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031844A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4072061B2 (ja) | 無線受信機用ｄｃオフセット補正方式 | |
| US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| US8890727B1 (en) | Analog-to-digital converter circuit, integrated circuit, electronic device and method therefor | |
| US7626526B2 (en) | Signal processing circuit comprising a sigma delta analog to digital converter | |
| US8843094B2 (en) | Method and system for blocker detecton and automatic gain control | |
| US7327294B2 (en) | Gain compensation based on a first gain factor and a second gain factor with time-varying compensation | |
| JP2008517511A (ja) | 信号受信機およびモバイル通信装置 | |
| KR20070068416A (ko) | 검출된 간섭 레벨에 대한 적응 필터 | |
| US7257178B2 (en) | Base band circuit of receiver and low cut-off frequency control method | |
| JP2011515975A (ja) | 自動フィルタ制御 | |
| JP3674745B2 (ja) | オフセット電圧補正回路 | |
| JPH1013482A (ja) | Ｄｃオフセット除去機能を備えた受信機及びこれを用いた無線通信システム | |
| US20170126241A1 (en) | Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically | |
| JP5724869B2 (ja) | 信号処理装置、信号処理方法及びプログラム | |
| US7313374B2 (en) | Low-latency DC compensation | |
| JPH11177358A (ja) | Ａｇｃ回路 | |
| JP2004194355A (ja) | 自動利得制御回路 | |
| CN111010188A (zh) | 一种连续时间sigma-delta模数转换器的电阻电容校准电路 | |
| US7447283B2 (en) | Method for automatic gain control, for instance in a telecommunication system, device and computer program product therefor | |
| US8831154B2 (en) | Radio receiver gain control | |
| JP2004304568A (ja) | 受信回路およびこれを用いた移動無線受信機 | |
| JP4927055B2 (ja) | Ｆｍ信号のノイズキャンセラ回路 | |
| JP4927054B2 (ja) | Ｆｍ信号のノイズキャンセラ回路 | |
| JP2003152540A (ja) | 信号レベル制御装置 | |
| JPH07176966A (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |