JP3672968B2 - ブースト回路 - Google Patents
ブースト回路 Download PDFInfo
- Publication number
- JP3672968B2 JP3672968B2 JP13029495A JP13029495A JP3672968B2 JP 3672968 B2 JP3672968 B2 JP 3672968B2 JP 13029495 A JP13029495 A JP 13029495A JP 13029495 A JP13029495 A JP 13029495A JP 3672968 B2 JP3672968 B2 JP 3672968B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- output
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
この発明はブースト回路に関し、特にＤＲＡＭの出力バッファに内蔵され、出力電圧を電源電圧よりも高いレベルで出力するようなブースト回路に関する。
【０００２】
【従来の技術】
図４は従来のＤＲＡＭの全体の構成を示すブロック図である。図４において、外部から入力されるロウアドレスストローブ信号／ＲＡＳは／ＲＡＳバッファ１に入力されて内部／ＲＡＳ信号が作られてアドレス制御回路４に与えられる。アドレス制御回路４は内部／ＲＡＳ信号に基づいて、外部から入力されたロウアドレス信号をアドレスバッファ７に取込み、アドレスバッファ７からＸアドレス信号がロウデコーダ１１に与えられ、メモリセル８のＸアドレスが指定される。ロウアドレスストローブ信号／ＲＡＳが取込まれてから、カラムアドレスストローブ信号／ＣＡＳが／ＣＡＳバッファ２に取込まれ、内部／ＣＡＳ信号に変換されて、アドレス制御回路４と書込制御回路５と読出制御回路６とに入力される。アドレス制御回路４は内部／ＣＡＳ信号に応じて、外部から入力されるカラムアドレス信号をアドレスバッファ７に取込む。アドレスバッファ７はカラムアドレス信号に基づいて、Ｙアドレス信号をカラムデコーダ９に与え、カラムデコーダ９はメモリセル８のＹアドレスを指定する。リード／ライトを区別するための書込イネーブル信号／ＷＥは、／ＷＥバッファ３に取込まれ、内部／ＷＥ信号が生成される。この／ＷＥ信号が“Ｌ”レベルになると、書込制御回路５が能動化され入力バッファ１４に入力されたデータが書込ドライバ１５を介してメモリセル８に書込まれる。読出時には、書込イネーブル信号／ＷＥが“Ｈ”レベルになり、読出制御回路６はプリアンプ１２と出力バッファ１３を活性化し、メモリセル８からデータが読出され、センスアンプ１０からプリアンプ１２および出力バッファ１３を介して出力される。
【０００３】
図５は図４に示した出力バッファを示す図である。図４に示したプリアンプ１２から読出データＲＤ，／ＲＤがＮＡＮＤゲート３１，３３の一方入力端に与えられ、他方入力端にはアウトプットイネーブル信号ＯＥが与えられる。読出時にはアウトプットイネーブル信号ＯＥが“Ｈ”レベルになってＮＡＮＤゲート３１が開かれ、その出力はインバータ３２で反転され、ブースト回路２０によって読出データがブーストされ、ｎチャネルトランジスタ３５を介して出力端子に出力される。読出データＲＤが与えられていないとき、ＮＡＮＤゲート３３の出力が“Ｌ”レベルになり、インバータ３４で反転され、ｎチャネルトランジスタ３６が導通して出力端子が“Ｌ”レベルになる。
【０００４】
図５においてブースト回路２０を設けているのは、出力バッファとしてｎチャネルトランジスタ３５，３６を用いているため、“Ｈ”レベルのデータがｎチャネルトランジスタ３５のしきい値電圧ＶTHによって差し引かれ、出力端子に出力される電圧はＶｃｃ−ＶTHのようにレベルが低くなり、またアクセスの遅延が起きるため、ブースト回路２０の出力をＶｃｃ＋αのレベルにしている。
【０００５】
図６は従来のブースト回路の一例を示す図である。図６において、６個のインバータ２１〜２６が直列接続され、インバータ２６の出力はコンデンサ２７を介して出力端子ＯＵＴに出力され、インバータ２２の出力と２３の入力との接続点と出力端子ＯＵＴとの間にはｎチャネルＭＯＳトランジスタ２８が接続され、そのゲートには電源電圧Ｖｃｃが与えられる。
【０００６】
図７は図６に示したブースト回路の動作を説明するためのタイムチャートであり、図８はブースト回路の入力信号にショートパルスが混入した場合のブースト回路の動作を説明するためのタイムチャートである。
【０００７】
図７（ａ）に示すように、入力信号ＩＮが“Ｌ”レベルから“Ｈ”レベルに立上がると、その入力信号ＩＮがインバータ２１，２２で順次反転され、インバータ２２の出力であるノードＮ１は図７（ｂ）に示すように、“Ｌ”レベルから“Ｈ”レベルに立上がる。この“Ｈ”レベル信号がｎチャネルトランジスタ２８を介して出力端子ＯＵＴに伝達される。このとき、出力端子ＯＵＴは図７（ｄ）に示すように、Ｖｃｃ−ＶTH（ＶTHはｎチャネルトランジスタ２８のしきい値電圧）のレベルまで充電される。また、ノードＮ１の“Ｈ”レベル信号はインバータ２３〜２６で順次遅延されながら伝達され、ノードＮ２が図７（ｃ）に示すように、“Ｌ”レベルから“Ｈ”レベルに立上がる。
【０００８】
ノードＮ２の“Ｈ”レベル信号により、コンデンサ２７の容量結合によって出力端子ＯＵＴにはＶｃｃ＋αのブーストレベルの電圧が出力される。このとき、ｎチャネルトランジスタ２８はそのゲートがＶｃｃレベルであり、ノードＮ１もＶｃｃレベルであり、出力端子ＯＵＴがブーストレベルであるためオフ状態となり、出力端子ＯＵＴのブーストレベルがノードＮ１に流れ込むことはない。
【０００９】
【発明が解決しようとする課題】
ところで、図８（ａ）に示すような入力信号ＩＮに“Ｌ”レベルに立下がるショートパルスが混入すると、図８（ｂ）に示すようにノードＮ１のレベルが下がり、そのときｎチャネルトランジスタ２８がオンするため、出力端子ＯＵＴのブーストレベルが低くなる。このときノードＮ２にはコンデンサ２７が接続されているため、ノードＮ２に到達したショートパルスの振幅レベルが減少し、出力端子ＯＵＴのレベルも低くなったままとなる。
【００１０】
次に、入力信号ＩＮにショートパルスが混入する原因について説明する。
図９はＤＲＡＭの全体の構成を示すブロック図である。図９においてＤＲＡＭは記憶容量が大きくなると、複数のメモリブロック４１〜４４で１つのＤＲＡＭが構成される。そして、読出データは各メモリブロック４１〜４４に対応するプリアンプから出力され、アドレスセレクタ４５によっていずれかの読出データが選択される。このとき、メモリブロック４１〜４４の配置の違いによりそれぞれプリアンプの出力に時間差を生じるため、読出データＲＤにショートパルスが混入することがある。また、アウトプットイネーブル信号ＯＥは外部ピンから与えられるため、読出データＲＤが変化する前に“Ｈ”レベルになることもあり、それが原因でショートパルスが混入し、ブーストレベルが低下して出力の“Ｈ”レベルが低くなってしまう。
【００１１】
それゆえに、この発明の主たる目的は、入力信号にショートパルスが混入しても、ブーストレベルの低下することがないようなブースト回路を提供することである。
【００１２】
【課題を解決するための手段】
請求項１に係る発明は出力電圧を電源電圧よりも高いレベルで出力するブースト回路であって、入力された信号を出力するバッファ手段と、バッファ手段の入力信号が低レベルから高レベルになったことに応じて出力端子を充電するためのトランジスタと、バッファ手段の出力信号が低レベルから高レベルになったことに応じて充電され、充電された電位を出力端子に重畳するためのコンデンサと、入力信号が低レベルから高レベルになった後、入力信号に高レベルから低レベルに立下がるパルス信号が混入したとき、出力端子が低レベルになるまでバッファ手段に高レベル信号が入力されるのを阻止する入力阻止手段とを備えて構成される。
【００１３】
ここで、入力阻止手段は、入力信号が低レベルから高レベルに立上がった後、入力信号に高レベルから低レベルに立下がるパルス信号が混入したときにラッチされ、出力端子のレベルが低レベルになったことに応答してラッチ状態を解除し、そのラッチ出力がバッファ手段に入力信号として与えられるラッチ手段を含む。
【００１４】
請求項２に係る発明では、請求項１のラッチ手段は、セット入力端に入力信号が与えられるＲＳフリップフロップと、出力端子のレベルが低レベルになるまで入力信号によるＲＳフリップフロップのリセットを禁止するためのゲート回路を含む。
【００１５】
【作用】
この発明に係るブースト回路は、バッファ手段の入力信号が低レベルから高レベルになったことに応じてトランジスタによって出力端子を充電し、バッファ手段の出力信号が低レベルから高レベルになったことに応じてコンデンサを充電して出力端子に重畳し、入力信号が低レベルから高レベルになった後、入力信号に高レベルから低レベルに立下がるパルス信号が混入したとき、出力端子が低レベルになるまでバッファ手段に高レベル信号が入力されるのを阻止することにより、その後ブーストをし直して出力電圧を電源電圧よりも高いレベルで出力する。
【００１６】
【実施例】
図１はこの発明の一実施例のブースト回路を示す回路図である。この実施例のブースト回路は、前述の図６の従来例と同様にして、４個のインバータ２３〜２６が直列接続され、インバータ２６の出力ノードＮ２にコンデンサ２７の一端が接続され、インバータ２３の入力端とコンデンサ２７の他端との間にはｎチャネルトランジスタ２８が接続される。ｎチャネルトランジスタ２８のゲートには電源電圧Ｖｃｃが与えられる。
【００１７】
さらに、インバータ２３の入力側には、ＮＡＮＤゲート５１，５２によって構成されたＲＳフリップフロップが設けられる。ＮＡＮＤゲート５２の一方入力端であるセット入力端には入力信号ＩＮが与えられ、ＮＡＮＤゲート５１の一方入力端であるリセット入力端にはＮＡＮＤゲート５４の出力信号が与えられる。ＮＡＮＤゲート５４の一方入力端には入力信号ＩＮが与えられ、他方入力端には出力端子ＯＵＴのレベルがインバータ５３で反転されて与えられる。
【００１８】
図２は図１に示したブースト回路の動作を説明するためのタイムチャートである。次に、図２を参照しながら図１に示したブースト回路の動作について説明する。入力信号ＩＮが図２（ａ）に示すように“Ｈ”レベルに立上がると、ＮＡＮＤゲート５２の出力であるノードＮ３は図２（ｄ）に示すように“Ｌ”レベルに立下がり、ＮＡＮＤゲート５１の出力であるノードＮ１が図２（ｂ）に示すように“Ｈ”レベルに立上がる。このとき、出力端子ＯＵＴは図２（ｇ）に示すように“Ｌ”レベルになっているため、ｎチャネルトランジスタ２８によって出力端子がＶｃｃ−ＶTHのレベルに充電される。また、ノードＮ１の“Ｈ”レベル信号はインバータ２３〜２６によってノードＮ２に伝達され、その電位によってコンデンサ２７が図２（ｃ）に示すように充電される。このコンデンサ２７の充電電圧が出力端子ＯＵＴに加算され、図２（ｇ）に示すようにＶｃｃ＋αのブーストされたレベルが出力端子ＯＵＴから出力される。
【００１９】
次に、入力信号ＩＮに図２（ａ）に示すような“Ｌ”レベルのショートパルスが混入したとすると、図２（ｄ），（ｆ）に示すように、ノードＮ３とＮ５が“Ｈ”レベルになる。このため、ノードＮ１は図２（ｂ）に示すように“Ｌ”レベルに立下がって、ＲＳフリップフロップがラッチされる。このとき、出力端子ＯＵＴはＶｃｃ＋αになっているため、インバータ５３の出力であるノードＮ４は図２（ｅ）に示すように“Ｌ”レベルになり、ＮＡＮＤゲート５４が閉じられる。このため、入力信号ＩＮがショートパルス混入後に立上がってもＲＳフリップフロップのラッチは解除されない。
【００２０】
一方、ノードＮ１が“Ｌ”レベルになったことによって、出力端子ＯＵＴに充電されていた電圧が放電される。そして、出力端子ＯＵＴの電位が“Ｌ”レベルになると、インバータ５３の出力が“Ｈ”レベルになってＮＡＮＤゲート５４が開かれ、ノードＮ５が“Ｌ”レベルになり、ノードＮ１が“Ｈ”レベルになって、再び出力端子ＯＵＴがＶｃｃ−ＶTHまで充電され、その後インバータ２３〜２６を伝達した“Ｈ”レベル信号によってコンデンサ２７が充電され、出力端子ＯＵＴからブーストレベルが出力される。
【００２１】
したがって、この実施例によれば、図２（ａ）に示すように、入力信号が“Ｈ”レベルに立上がった後、“Ｌ”レベルに立下がるショートパルスが入力信号に混入したとしても、出力端子ＯＵＴには図２（ｇ）に示すようにショートパルスの影響で“Ｌ”レベルまで低下するが、その後再びＶｃｃ＋αの電位までブーストできる。
【００２２】
図３はこの発明の他の実施例を示す図である。前述の図１に示した実施例において、ＮＡＮＤゲート５１，５２によるラッチ動作を速くするためには、ノードＮ１ができる限り速く“Ｌ”レベルになりやすいレシオにする必要がある。図１に示した実施例では、ＮＡＮＤゲート５１の出力はＮＡＮＤゲート５２の一方入力端とインバータ２３の入力とｎチャネルトランジスタ２８に接続されているため負荷が大きくなり、ショートパルスが入力信号ＩＮに混入したとき、ノードＮ１が“Ｌ”レベルに立下がるのが遅くなってしまう。そこで、図３に示した実施例では、ＮＡＮＤゲート５１の出力とインバータ２３との間にさらに２個のインバータ５５，５６を挿入し、ノードＮ１の負荷を軽くして“Ｌ”レベルになりやすくできる。
【００２３】
【発明の効果】
以上のように、この発明によれば、バッファ回路に入力される入力信号が低レベルから高レベルになったことに応じてトランジスタを導通させて出力端子を充電し、バッファ回路の出力信号が低レベルから高レベルになったことに応じてコンデンサを充電して出力端子に重畳し、入力信号にパルス信号が混入したとき、出力端子が低レベルになるまでバッファ回路に高レベル信号が入力されるのを阻止するようにしたので、一旦出力端子を低レベルにした後、ブーストレベルまで上昇できる。
【図面の簡単な説明】
【図１】 この発明の一実施例のブースト回路の回路図である。
【図２】 図１に示したブースト回路の動作を説明するためのタイムチャートである。
【図３】 図１に示した実施例の改良例を示す図である。
【図４】 従来のＤＲＡＭの概略ブロック図である。
【図５】 図４に示した出力バッファの一例を示す図である。
【図６】 従来のブースト回路の一例を示す回路図である。
【図７】 図６に示したブースト回路の動作を説明するためのタイムチャートである。
【図８】 入力信号にショートパルスが混入したときのブースト回路の動作を説明するためのタイムチャートである。
【図９】 入力信号にショートパルスが混入したする理由を説明するための図である。
【符号の説明】
２３〜２６，５３，５５，５６ インバータ、２７ コンデンサ、２８ ｎチャネルトランジスタ、５１，５２，５４ ＮＡＮＤゲート。
【産業上の利用分野】
この発明はブースト回路に関し、特にＤＲＡＭの出力バッファに内蔵され、出力電圧を電源電圧よりも高いレベルで出力するようなブースト回路に関する。
【０００２】
【従来の技術】
図４は従来のＤＲＡＭの全体の構成を示すブロック図である。図４において、外部から入力されるロウアドレスストローブ信号／ＲＡＳは／ＲＡＳバッファ１に入力されて内部／ＲＡＳ信号が作られてアドレス制御回路４に与えられる。アドレス制御回路４は内部／ＲＡＳ信号に基づいて、外部から入力されたロウアドレス信号をアドレスバッファ７に取込み、アドレスバッファ７からＸアドレス信号がロウデコーダ１１に与えられ、メモリセル８のＸアドレスが指定される。ロウアドレスストローブ信号／ＲＡＳが取込まれてから、カラムアドレスストローブ信号／ＣＡＳが／ＣＡＳバッファ２に取込まれ、内部／ＣＡＳ信号に変換されて、アドレス制御回路４と書込制御回路５と読出制御回路６とに入力される。アドレス制御回路４は内部／ＣＡＳ信号に応じて、外部から入力されるカラムアドレス信号をアドレスバッファ７に取込む。アドレスバッファ７はカラムアドレス信号に基づいて、Ｙアドレス信号をカラムデコーダ９に与え、カラムデコーダ９はメモリセル８のＹアドレスを指定する。リード／ライトを区別するための書込イネーブル信号／ＷＥは、／ＷＥバッファ３に取込まれ、内部／ＷＥ信号が生成される。この／ＷＥ信号が“Ｌ”レベルになると、書込制御回路５が能動化され入力バッファ１４に入力されたデータが書込ドライバ１５を介してメモリセル８に書込まれる。読出時には、書込イネーブル信号／ＷＥが“Ｈ”レベルになり、読出制御回路６はプリアンプ１２と出力バッファ１３を活性化し、メモリセル８からデータが読出され、センスアンプ１０からプリアンプ１２および出力バッファ１３を介して出力される。
【０００３】
図５は図４に示した出力バッファを示す図である。図４に示したプリアンプ１２から読出データＲＤ，／ＲＤがＮＡＮＤゲート３１，３３の一方入力端に与えられ、他方入力端にはアウトプットイネーブル信号ＯＥが与えられる。読出時にはアウトプットイネーブル信号ＯＥが“Ｈ”レベルになってＮＡＮＤゲート３１が開かれ、その出力はインバータ３２で反転され、ブースト回路２０によって読出データがブーストされ、ｎチャネルトランジスタ３５を介して出力端子に出力される。読出データＲＤが与えられていないとき、ＮＡＮＤゲート３３の出力が“Ｌ”レベルになり、インバータ３４で反転され、ｎチャネルトランジスタ３６が導通して出力端子が“Ｌ”レベルになる。
【０００４】
図５においてブースト回路２０を設けているのは、出力バッファとしてｎチャネルトランジスタ３５，３６を用いているため、“Ｈ”レベルのデータがｎチャネルトランジスタ３５のしきい値電圧ＶTHによって差し引かれ、出力端子に出力される電圧はＶｃｃ−ＶTHのようにレベルが低くなり、またアクセスの遅延が起きるため、ブースト回路２０の出力をＶｃｃ＋αのレベルにしている。
【０００５】
図６は従来のブースト回路の一例を示す図である。図６において、６個のインバータ２１〜２６が直列接続され、インバータ２６の出力はコンデンサ２７を介して出力端子ＯＵＴに出力され、インバータ２２の出力と２３の入力との接続点と出力端子ＯＵＴとの間にはｎチャネルＭＯＳトランジスタ２８が接続され、そのゲートには電源電圧Ｖｃｃが与えられる。
【０００６】
図７は図６に示したブースト回路の動作を説明するためのタイムチャートであり、図８はブースト回路の入力信号にショートパルスが混入した場合のブースト回路の動作を説明するためのタイムチャートである。
【０００７】
図７（ａ）に示すように、入力信号ＩＮが“Ｌ”レベルから“Ｈ”レベルに立上がると、その入力信号ＩＮがインバータ２１，２２で順次反転され、インバータ２２の出力であるノードＮ１は図７（ｂ）に示すように、“Ｌ”レベルから“Ｈ”レベルに立上がる。この“Ｈ”レベル信号がｎチャネルトランジスタ２８を介して出力端子ＯＵＴに伝達される。このとき、出力端子ＯＵＴは図７（ｄ）に示すように、Ｖｃｃ−ＶTH（ＶTHはｎチャネルトランジスタ２８のしきい値電圧）のレベルまで充電される。また、ノードＮ１の“Ｈ”レベル信号はインバータ２３〜２６で順次遅延されながら伝達され、ノードＮ２が図７（ｃ）に示すように、“Ｌ”レベルから“Ｈ”レベルに立上がる。
【０００８】
ノードＮ２の“Ｈ”レベル信号により、コンデンサ２７の容量結合によって出力端子ＯＵＴにはＶｃｃ＋αのブーストレベルの電圧が出力される。このとき、ｎチャネルトランジスタ２８はそのゲートがＶｃｃレベルであり、ノードＮ１もＶｃｃレベルであり、出力端子ＯＵＴがブーストレベルであるためオフ状態となり、出力端子ＯＵＴのブーストレベルがノードＮ１に流れ込むことはない。
【０００９】
【発明が解決しようとする課題】
ところで、図８（ａ）に示すような入力信号ＩＮに“Ｌ”レベルに立下がるショートパルスが混入すると、図８（ｂ）に示すようにノードＮ１のレベルが下がり、そのときｎチャネルトランジスタ２８がオンするため、出力端子ＯＵＴのブーストレベルが低くなる。このときノードＮ２にはコンデンサ２７が接続されているため、ノードＮ２に到達したショートパルスの振幅レベルが減少し、出力端子ＯＵＴのレベルも低くなったままとなる。
【００１０】
次に、入力信号ＩＮにショートパルスが混入する原因について説明する。
図９はＤＲＡＭの全体の構成を示すブロック図である。図９においてＤＲＡＭは記憶容量が大きくなると、複数のメモリブロック４１〜４４で１つのＤＲＡＭが構成される。そして、読出データは各メモリブロック４１〜４４に対応するプリアンプから出力され、アドレスセレクタ４５によっていずれかの読出データが選択される。このとき、メモリブロック４１〜４４の配置の違いによりそれぞれプリアンプの出力に時間差を生じるため、読出データＲＤにショートパルスが混入することがある。また、アウトプットイネーブル信号ＯＥは外部ピンから与えられるため、読出データＲＤが変化する前に“Ｈ”レベルになることもあり、それが原因でショートパルスが混入し、ブーストレベルが低下して出力の“Ｈ”レベルが低くなってしまう。
【００１１】
それゆえに、この発明の主たる目的は、入力信号にショートパルスが混入しても、ブーストレベルの低下することがないようなブースト回路を提供することである。
【００１２】
【課題を解決するための手段】
請求項１に係る発明は出力電圧を電源電圧よりも高いレベルで出力するブースト回路であって、入力された信号を出力するバッファ手段と、バッファ手段の入力信号が低レベルから高レベルになったことに応じて出力端子を充電するためのトランジスタと、バッファ手段の出力信号が低レベルから高レベルになったことに応じて充電され、充電された電位を出力端子に重畳するためのコンデンサと、入力信号が低レベルから高レベルになった後、入力信号に高レベルから低レベルに立下がるパルス信号が混入したとき、出力端子が低レベルになるまでバッファ手段に高レベル信号が入力されるのを阻止する入力阻止手段とを備えて構成される。
【００１３】
ここで、入力阻止手段は、入力信号が低レベルから高レベルに立上がった後、入力信号に高レベルから低レベルに立下がるパルス信号が混入したときにラッチされ、出力端子のレベルが低レベルになったことに応答してラッチ状態を解除し、そのラッチ出力がバッファ手段に入力信号として与えられるラッチ手段を含む。
【００１４】
請求項２に係る発明では、請求項１のラッチ手段は、セット入力端に入力信号が与えられるＲＳフリップフロップと、出力端子のレベルが低レベルになるまで入力信号によるＲＳフリップフロップのリセットを禁止するためのゲート回路を含む。
【００１５】
【作用】
この発明に係るブースト回路は、バッファ手段の入力信号が低レベルから高レベルになったことに応じてトランジスタによって出力端子を充電し、バッファ手段の出力信号が低レベルから高レベルになったことに応じてコンデンサを充電して出力端子に重畳し、入力信号が低レベルから高レベルになった後、入力信号に高レベルから低レベルに立下がるパルス信号が混入したとき、出力端子が低レベルになるまでバッファ手段に高レベル信号が入力されるのを阻止することにより、その後ブーストをし直して出力電圧を電源電圧よりも高いレベルで出力する。
【００１６】
【実施例】
図１はこの発明の一実施例のブースト回路を示す回路図である。この実施例のブースト回路は、前述の図６の従来例と同様にして、４個のインバータ２３〜２６が直列接続され、インバータ２６の出力ノードＮ２にコンデンサ２７の一端が接続され、インバータ２３の入力端とコンデンサ２７の他端との間にはｎチャネルトランジスタ２８が接続される。ｎチャネルトランジスタ２８のゲートには電源電圧Ｖｃｃが与えられる。
【００１７】
さらに、インバータ２３の入力側には、ＮＡＮＤゲート５１，５２によって構成されたＲＳフリップフロップが設けられる。ＮＡＮＤゲート５２の一方入力端であるセット入力端には入力信号ＩＮが与えられ、ＮＡＮＤゲート５１の一方入力端であるリセット入力端にはＮＡＮＤゲート５４の出力信号が与えられる。ＮＡＮＤゲート５４の一方入力端には入力信号ＩＮが与えられ、他方入力端には出力端子ＯＵＴのレベルがインバータ５３で反転されて与えられる。
【００１８】
図２は図１に示したブースト回路の動作を説明するためのタイムチャートである。次に、図２を参照しながら図１に示したブースト回路の動作について説明する。入力信号ＩＮが図２（ａ）に示すように“Ｈ”レベルに立上がると、ＮＡＮＤゲート５２の出力であるノードＮ３は図２（ｄ）に示すように“Ｌ”レベルに立下がり、ＮＡＮＤゲート５１の出力であるノードＮ１が図２（ｂ）に示すように“Ｈ”レベルに立上がる。このとき、出力端子ＯＵＴは図２（ｇ）に示すように“Ｌ”レベルになっているため、ｎチャネルトランジスタ２８によって出力端子がＶｃｃ−ＶTHのレベルに充電される。また、ノードＮ１の“Ｈ”レベル信号はインバータ２３〜２６によってノードＮ２に伝達され、その電位によってコンデンサ２７が図２（ｃ）に示すように充電される。このコンデンサ２７の充電電圧が出力端子ＯＵＴに加算され、図２（ｇ）に示すようにＶｃｃ＋αのブーストされたレベルが出力端子ＯＵＴから出力される。
【００１９】
次に、入力信号ＩＮに図２（ａ）に示すような“Ｌ”レベルのショートパルスが混入したとすると、図２（ｄ），（ｆ）に示すように、ノードＮ３とＮ５が“Ｈ”レベルになる。このため、ノードＮ１は図２（ｂ）に示すように“Ｌ”レベルに立下がって、ＲＳフリップフロップがラッチされる。このとき、出力端子ＯＵＴはＶｃｃ＋αになっているため、インバータ５３の出力であるノードＮ４は図２（ｅ）に示すように“Ｌ”レベルになり、ＮＡＮＤゲート５４が閉じられる。このため、入力信号ＩＮがショートパルス混入後に立上がってもＲＳフリップフロップのラッチは解除されない。
【００２０】
一方、ノードＮ１が“Ｌ”レベルになったことによって、出力端子ＯＵＴに充電されていた電圧が放電される。そして、出力端子ＯＵＴの電位が“Ｌ”レベルになると、インバータ５３の出力が“Ｈ”レベルになってＮＡＮＤゲート５４が開かれ、ノードＮ５が“Ｌ”レベルになり、ノードＮ１が“Ｈ”レベルになって、再び出力端子ＯＵＴがＶｃｃ−ＶTHまで充電され、その後インバータ２３〜２６を伝達した“Ｈ”レベル信号によってコンデンサ２７が充電され、出力端子ＯＵＴからブーストレベルが出力される。
【００２１】
したがって、この実施例によれば、図２（ａ）に示すように、入力信号が“Ｈ”レベルに立上がった後、“Ｌ”レベルに立下がるショートパルスが入力信号に混入したとしても、出力端子ＯＵＴには図２（ｇ）に示すようにショートパルスの影響で“Ｌ”レベルまで低下するが、その後再びＶｃｃ＋αの電位までブーストできる。
【００２２】
図３はこの発明の他の実施例を示す図である。前述の図１に示した実施例において、ＮＡＮＤゲート５１，５２によるラッチ動作を速くするためには、ノードＮ１ができる限り速く“Ｌ”レベルになりやすいレシオにする必要がある。図１に示した実施例では、ＮＡＮＤゲート５１の出力はＮＡＮＤゲート５２の一方入力端とインバータ２３の入力とｎチャネルトランジスタ２８に接続されているため負荷が大きくなり、ショートパルスが入力信号ＩＮに混入したとき、ノードＮ１が“Ｌ”レベルに立下がるのが遅くなってしまう。そこで、図３に示した実施例では、ＮＡＮＤゲート５１の出力とインバータ２３との間にさらに２個のインバータ５５，５６を挿入し、ノードＮ１の負荷を軽くして“Ｌ”レベルになりやすくできる。
【００２３】
【発明の効果】
以上のように、この発明によれば、バッファ回路に入力される入力信号が低レベルから高レベルになったことに応じてトランジスタを導通させて出力端子を充電し、バッファ回路の出力信号が低レベルから高レベルになったことに応じてコンデンサを充電して出力端子に重畳し、入力信号にパルス信号が混入したとき、出力端子が低レベルになるまでバッファ回路に高レベル信号が入力されるのを阻止するようにしたので、一旦出力端子を低レベルにした後、ブーストレベルまで上昇できる。
【図面の簡単な説明】
【図１】 この発明の一実施例のブースト回路の回路図である。
【図２】 図１に示したブースト回路の動作を説明するためのタイムチャートである。
【図３】 図１に示した実施例の改良例を示す図である。
【図４】 従来のＤＲＡＭの概略ブロック図である。
【図５】 図４に示した出力バッファの一例を示す図である。
【図６】 従来のブースト回路の一例を示す回路図である。
【図７】 図６に示したブースト回路の動作を説明するためのタイムチャートである。
【図８】 入力信号にショートパルスが混入したときのブースト回路の動作を説明するためのタイムチャートである。
【図９】 入力信号にショートパルスが混入したする理由を説明するための図である。
【符号の説明】
２３〜２６，５３，５５，５６ インバータ、２７ コンデンサ、２８ ｎチャネルトランジスタ、５１，５２，５４ ＮＡＮＤゲート。
Claims (2)
- 出力電圧を電源電圧よりも高いレベルで出力するブースト回路であって、
入力された信号を出力するバッファ手段、
前記バッファ手段の入力信号が低レベルから高レベルになったことに応じて出力端子を充電するためのトランジスタ、
前記バッファ手段の出力信号が低レベルから高レベルになったことに応じて充電され、充電された電位を前記出力端子に重畳するためのコンデンサ、および
前記入力信号が低レベルから高レベルになった後、前記入力信号に高レベルから低レベルに立下がるパルス信号が混入したとき、前記出力端子が低レベルになるまで前記バッファ手段に高レベル信号が入力されるのを阻止する入力阻止手段を備え、
前記入力阻止手段は、前記入力信号が低レベルから高レベルに立上がった後、前記入力信号に高レベルから低レベルに立下がるパルス信号が混入したときにラッチされ、前記出力端子のレベルが低レベルになったことに応じてラッチ状態が解除され、そのラッチ出力が前記バッファ手段に入力信号として与えられるラッチ手段を含む、ブースト回路。 - 前記ラッチ手段は、
そのセット入力端に前記入力信号が与えられるＲＳフリップフロップ、および
前記出力端子のレベルが低レベルになるまで前記入力信号による前記ＲＳフリップフロップのリセットを禁止するためのゲート回路を含む、請求項１のブースト回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13029495A JP3672968B2 (ja) | 1995-05-29 | 1995-05-29 | ブースト回路 |
| US08/597,371 US5708373A (en) | 1995-05-29 | 1996-02-08 | Boost circuit |
| DE19611961A DE19611961C2 (de) | 1995-05-29 | 1996-03-26 | Verstärkerschaltung |
| KR1019960017996A KR0173832B1 (ko) | 1995-05-29 | 1996-05-27 | 부스트 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13029495A JP3672968B2 (ja) | 1995-05-29 | 1995-05-29 | ブースト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08329676A JPH08329676A (ja) | 1996-12-13 |
| JP3672968B2 true JP3672968B2 (ja) | 2005-07-20 |
Family
ID=15030879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13029495A Expired - Fee Related JP3672968B2 (ja) | 1995-05-29 | 1995-05-29 | ブースト回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5708373A (ja) |
| JP (1) | JP3672968B2 (ja) |
| KR (1) | KR0173832B1 (ja) |
| DE (1) | DE19611961C2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3601901B2 (ja) * | 1996-03-26 | 2004-12-15 | 株式会社 沖マイクロデザイン | 昇圧回路 |
| JP4960544B2 (ja) * | 2000-07-06 | 2012-06-27 | エルピーダメモリ株式会社 | 半導体記憶装置及びその制御方法 |
| US6430093B1 (en) * | 2001-05-24 | 2002-08-06 | Ramtron International Corporation | CMOS boosting circuit utilizing ferroelectric capacitors |
| KR100618695B1 (ko) * | 2004-03-18 | 2006-09-12 | 주식회사 하이닉스반도체 | 메모리 장치의 비트라인 선택신호 발생 장치 |
| TWI306251B (en) * | 2004-06-18 | 2009-02-11 | Tian Holdings Llc | System of sampleing interface for pick-up head |
| TWI303821B (en) * | 2004-06-30 | 2008-12-01 | Tian Holdings Llc | System and circuit for the sampling interface of pick-up head |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH082016B2 (ja) * | 1989-06-20 | 1996-01-10 | 日本電気株式会社 | 昇圧回路 |
| JP3059737B2 (ja) * | 1989-12-25 | 2000-07-04 | シャープ株式会社 | 半導体記憶装置 |
| US5153467A (en) * | 1991-06-12 | 1992-10-06 | Etron Technology, Inc. | Bootstrap circuit for word line driver in semiconductor memory |
| KR950000496B1 (ko) * | 1992-01-30 | 1995-01-24 | 삼성전자 주식회사 | 반도체 메모리 장치의 데이타 출력회로 |
| US5248907A (en) * | 1992-02-18 | 1993-09-28 | Samsung Semiconductor, Inc. | Output buffer with controlled output level |
-
1995
- 1995-05-29 JP JP13029495A patent/JP3672968B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-08 US US08/597,371 patent/US5708373A/en not_active Expired - Fee Related
- 1996-03-26 DE DE19611961A patent/DE19611961C2/de not_active Expired - Fee Related
- 1996-05-27 KR KR1019960017996A patent/KR0173832B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE19611961C2 (de) | 2002-01-24 |
| KR960043528A (ko) | 1996-12-23 |
| US5708373A (en) | 1998-01-13 |
| KR0173832B1 (ko) | 1999-04-01 |
| DE19611961A1 (de) | 1996-12-12 |
| JPH08329676A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379261A (en) | Method and circuit for improved timing and noise margin in a DRAM | |
| JPH0256757B2 (ja) | ||
| JPS61267993A (ja) | 半導体メモリ | |
| US6154405A (en) | Semiconductor memory device having a dummy cell resetting the bit lines to a reset potential that is based on data read in a previous read data | |
| GB2341706A (en) | Synchronous semiconductor memory device with a clock generating circuit | |
| JP3672968B2 (ja) | ブースト回路 | |
| US6909644B2 (en) | Semiconductor memory device | |
| US5886553A (en) | Semiconductor device having a latch circuit for latching data externally input | |
| US6385108B2 (en) | Voltage differential sensing circuit and methods of using same | |
| JPS6376192A (ja) | 半導体記憶装置 | |
| US5894434A (en) | MOS static memory array | |
| EP0809249B1 (en) | Input circuit for semiconductor memory device | |
| JP3109986B2 (ja) | 信号遷移検出回路 | |
| JPH04265598A (ja) | 半導体メモリ装置 | |
| JP2000195275A (ja) | 半導体メモリ装置 | |
| JP3048777B2 (ja) | 半導体集積回路 | |
| JP2826238B2 (ja) | 半導体メモリ | |
| JP3369706B2 (ja) | 半導体記憶装置 | |
| JP3131266B2 (ja) | Ｎｖ−ｄｒａｍ装置 | |
| JP2634686B2 (ja) | 半導体記憶装置 | |
| JP2914311B2 (ja) | 半導体集積回路 | |
| JP3106617B2 (ja) | デコーダ回路 | |
| KR100431304B1 (ko) | 판독 특성을 개선한 스태틱 랜덤 엑세스 메모리 | |
| JPS60247896A (ja) | 半導体装置 | |
| JP3060509B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |