JP3670573B2 - Ｄｃ−ｄｃコンバータ回路 - Google Patents
Ｄｃ−ｄｃコンバータ回路 Download PDFInfo
- Publication number
- JP3670573B2 JP3670573B2 JP2000361737A JP2000361737A JP3670573B2 JP 3670573 B2 JP3670573 B2 JP 3670573B2 JP 2000361737 A JP2000361737 A JP 2000361737A JP 2000361737 A JP2000361737 A JP 2000361737A JP 3670573 B2 JP3670573 B2 JP 3670573B2
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- current
- circuit
- time
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング損失を低減するようにしたＤＣ−ＤＣコンバータ回路に関するものである。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータ回路として、半導体スイッチング素子のオンオフを用いたスイッチモードコンバータが知られている。このスイッチモードコンバータは、スイッチング周波数が高くなるとスイッチング損失が増大するため、共振用リアクトルおよび共振用コンデンサからなる共振回路を備え、電圧共振を利用してゼロ電圧でスイッチングを行う方式や、電流共振を利用してゼロ電流でスイッチングを行う方式などを採用することにより、スイッチング損失を低減するようにしている。
【０００３】
図３１はゼロ電流スイッチング方式のＤＣ−ＤＣコンバータ回路の動作を説明するタイミングチャートである。一般に、ゼロ電流スイッチング方式のＤＣ−ＤＣコンバータ回路では、ダイオードにより共振電流ｉ＜０のときに半導体スイッチング素子に電流が流れないように構成されている。そこで、半導体スイッチング素子のオン時間をＴ１００とし、共振電流ｉ≧０の時間をＴ１１０とすると、半導体スイッチング素子のオン時間は、Ｔ１００＞Ｔ１１０の一定値に設定されている。そして、出力電圧は、スイッチング周波数、すなわちオンオフ周期Ｔ２００を変化させることにより制御している。
【０００４】
【発明が解決しようとする課題】
このような共振を利用したＤＣ−ＤＣコンバータ回路における共振周波数は、共振回路のインダクタンスおよびキャパシタンスによって決められるが、動作環境の変化や経年劣化などによるインダクタンスやキャパシタンスなどのパラメータ変化や、それらに起因する入力電圧や出力電流などの変化が生じると、共振電流ｉ＝０になるタイミング、すなわち共振電流ｉ≧０の時間Ｔ１１０が変化してしまう。
【０００５】
ここで、上記従来技術のように半導体スイッチング素子のオン時間Ｔ１００が一定値の場合には、共振電流ｉ＝０になるタイミングが遅れると、半導体スイッチング素子に流れる電流がゼロでないときに当該スイッチング素子がオフすることとなり、その分スイッチング損失が増大してしまうこととなる。
【０００６】
本発明は、上記問題を解決するもので、半導体スイッチング素子のオフタイミングを制御することで、確実にゼロ電流スイッチングを行わせるようにしたＤＣ−ＤＣコンバータ回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に直列に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、前記ＤＣ−ＤＣコンバータ回路は、入力電圧を降圧して出力する降圧形コンバータ回路であり、当該回路の電気信号を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記検出手段は、上記電気信号として入力電圧および出力電流を検出するものであり、上記駆動制御手段は、検出された上記入力電圧および上記出力電流に基づき上記スイッチング手段に共振電流が流れている時間を算出し、上記スイッチング手段のオン時点から当該算出された時間が経過すると上記スイッチング手段をオンからオフに切り替えるものであって、当該駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期が予め格納された記憶手段を備え、所定時間毎に下記式に基づき上記時間を算出するものであることを特徴とする。
Ｔｏ＝Ｔｎ・ ( １＋Ｚｎ・Ｉｏ／Ｖｉ ) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電流が流れている時間
Ｔｎ：共振用リアクトルに流れる共振電流の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉｏ：出力電流
Ｖｉ：入力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【０００８】
この構成によれば、検出された入力電圧および出力電流に基づきスイッチング手段に共振電流が流れている時間が算出され、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段がオンからオフに切り替えられる。これによって、入力電圧または出力電流の変化によりスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングが行われ、スイッチング損失の増大が防止される。
【０００９】
また、予め格納されている上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期を用いて、所定時間毎に上記式によりスイッチング手段に共振電流が流れている時間が算出される。これによって、上記時間の算出が、精度良く、かつ容易に行われることとなる。
【００１０】
本発明の請求項２にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に直列に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、当該回路の電気信号を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記検出手段は、上記電気信号として上記共振用リアクトルに流れる共振電流を検出するものであり、上記駆動制御手段は、検出された上記共振電流に基づいて、上記スイッチング手段をオンからオフに切り替えるものであって、当該駆動制御手段は、上記共振電流が低下して所定値以下になった時点から、共振電流が確実にゼロ以下になる所定時間後に上記スイッチング手段をオンからオフに切り替えるものであることを特徴とする。
【００１１】
この構成によれば、共振電流が低下して所定値以下になった時点から、共振電流が確実にゼロ以下になる所定時間後にスイッチング手段がオンからオフに切り替えられる。ここで、例えば共振電流のピーク値が増大し、スイッチング手段に共振電流が流れている時間が標準状態より長くなる場合には、共振電流が所定値以下になる時点も、標準状態より遅くなる。従って、その場合でも、共振電流が所定値以下になる時点から所定時間後には、スイッチング手段に共振電流が流れていない状態となる。このように、動作環境などの変化により共振電流が変化した場合でも、確実にゼロ電流スイッチングが行われ、スイッチング損失の増大が防止される。
【００１２】
この場合において、上記所定値は、予め設定された一定の値であるとすると、簡易な構成で回路が実現されることとなる。
【００１３】
一方、上記所定値が、上記スイッチング手段のオン時点から所定時間後における上記共振電流の電流値であるとしたり、上記共振電流のピーク値に応じて設定されるものであるとすると、所定値が一定の値でなく共振電流の変化を反映した値になるので、動作環境などの変化に対して、より確実にゼロ電流スイッチングが行われることとなる。
【００１４】
また、上記検出手段は、上記電気信号として、さらに出力電流および上記共振用コンデンサに流れる容量電流を検出するもので、上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記容量電流が所定値以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであるとしてもよい。
【００１５】
この構成によれば、さらに出力電流および共振用コンデンサに流れる容量電流が検出され、スイッチング手段のオン時点から共振電流が出力電流以上になる時点までの経過時間がカウントされ、容量電流が所定値、例えばゼロ以下になった時点から上記カウントした経過時間後にスイッチング手段がオンからオフに切り替えられる。この場合において、出力電流が異常に増大した場合でも、共振によって生じる容量電流は確実にゼロに戻るので、容量電流が所定値以下になった時点を起算時点とすることで、より確実にゼロ電流スイッチングが行われることとなる。
【００１６】
また、上記検出手段は、上記電気信号として、さらに出力電流を検出するもので、上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記共振電流が低下して上記出力電流以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであるとしてもよい。
【００１７】
この構成によれば、さらに出力電流が検出され、スイッチング手段のオン時点から共振電流が出力電流以上になる時点までの経過時間がカウントされ、共振電流が低下して出力電流以下になった時点から上記経過時間後にスイッチング手段がオンからオフに切り替えられる。ここで、動作環境などの変化により共振電流が変化すると、その変化に応じて出力電流や上記経過時間も変化することになるが、その場合でも、スイッチング手段のオン時点から共振電流が出力電流以上になる時点までの時間と、共振電流が低下して出力電流以下になった時点からゼロになる時点までの時間とは、ほぼ一致すると考えられる。従って、動作環境などの変化により共振電流が変化した場合でも、確実にゼロ電流スイッチングが行われ、スイッチング損失の増大が防止される。
【００１８】
本発明の請求項８にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に直列に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、前記ＤＣ−ＤＣコンバータ回路は、入力電圧を昇圧して出力する昇圧形コンバータ回路であり、当該回路の電気信号を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記検出手段は、上記電気信号として出力電圧および入力電流を検出するものであり、上記駆動制御手段は、検出された上記出力電圧および上記入力電流に基づき上記スイッチング手段に共振電流が流れている時間を算出し、上記スイッチング手段のオン時点から当該算出された時間が経過すると上記スイッチング手段をオンからオフに切り替えるものであって、当該駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期が予め格納された記憶手段を備え、所定時間毎に下記式に基づき上記時間を算出するものであることを特徴とする。
Ｔｏ＝Ｔｎ・ ( １＋Ｚｎ・Ｉ in ／Ｖｏ ) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電流が流れている時間
Ｔｎ：共振用リアクトルに流れる共振電流の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉ in ：入力電流
Ｖｏ：出力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【００１９】
この構成によれば、検出された出力電圧および入力電流に基づきスイッチング手段に共振電流が流れている時間が算出され、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段がオンからオフに切り替えられる。これによって、出力電圧または入力電流の変化によりスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングが行われ、スイッチング損失の増大が防止される。
【００２０】
また、予め格納されている上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期を用いて、所定時間毎に上記式によりスイッチング手段に共振電流が流れている時間が算出される。これによって、上記時間の算出が、精度良く、かつ容易に行われることとなる。
【００２１】
【発明の実施の形態】
（第１実施形態）
図１は本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。この回路は、コンバータ回路部１と、駆動回路２と、制御回路３とを備えている。
【００２２】
コンバータ回路部１は、入力端子４，５間に印加される直流入力電圧Ｖｉより低い直流出力電圧Ｖｏを生成して出力端子６，７間に接続される負荷８に印加するもので、公知の全波形ゼロ電流スイッチング方式の降圧形コンバータを構成している。
【００２３】
すなわち、このコンバータ回路部１は、入力電圧Ｖｉをチョッピングするトランジスタ（スイッチング手段）Ｑ１と、このトランジスタＱ１と逆並列に接続され、電流を逆方向に流すためのダイオードＤ１と、トランジスタＱ１に直列に接続された共振用リアクトルＬ１と、共振用コンデンサＣ１と、リアクトルＬ２およびコンデンサＣ２からなり、出力電圧Ｖｏの脈動を抑制するための低域通過フィルタと、トランジスタＱ１がオフしたときにリアクトルＬ２に蓄積されたエネルギーを放出するための還流用ダイオードＤ２とから構成されている。
【００２４】
リアクトルＬ２およびコンデンサＣ２の接続点と出力端子６との間に介設された電流検出回路９は、例えばホール素子または低抵抗からなり、出力電流Ｉｏを検出するもので、出力電流Ｉｏに比例する検出値を制御回路３に送出する。
【００２５】
駆動回路２は、制御回路３からの制御信号に従ってトランジスタＱ１をオンオフさせるものである。
【００２６】
制御回路３は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路２にパルス信号からなる制御信号を送出してトランジスタＱ１のオンオフを制御するもので、以下の機能（イ）〜（ハ）を有する。
【００２７】
（イ）入力電圧Ｖｉ、出力電圧Ｖｏ、出力電流Ｉｏを検出する機能。
【００２８】
（ロ）トランジスタＱ１をオンにした後、ｉ＜０、すなわち共振電流ｉが反転してダイオードＤ１に流れている間に、トランジスタＱ１をオンからオフに切り替えるゼロ電流スイッチングを行う機能。トランジスタＱ１をオンからオフに切り替えるタイミングについては後述する。
【００２９】
（ハ）検出した出力電圧Ｖｏが予め設定された値に一致するように、トランジスタＱ１のスイッチング周波数を制御する機能。
【００３０】
次に、図１、図２を用いて、制御回路３によりトランジスタＱ１をオンからオフに切り替えるタイミングについて説明する。図２(ａ)(ｂ)(ｃ)は共振用リアクトルＬ１に流れる共振電流ｉの電流波形図である。
【００３１】
共振用リアクトルＬ１に流れる共振電流ｉとして、図２(ａ)に示すような波形の電流ｉが流れるが、この電流ｉは、下記式（１）で表わされる。
ｉ＝Ｉｏ＋Ｉｐ・sinωｔ …（１）
ここで、ωは共振用リアクトルＬ１および共振用コンデンサＣ１からなる共振回路の共振角周波数、Ｉｐは共振電流ｉの交流成分の振幅である。この共振角周波数ωは、下記式（２）で表わされる。
１／ω＝√(Ｌｒ・Ｃｒ) …（２）
但し、共振用リアクトルＬ１のインダクタンスをＬｒ、共振用コンデンサＣ１のキャパシタンスをＣｒとする。
【００３２】
図２(ａ)において、Ｔｏはｉ≧０の時間、Ｔ１はｉ＝０からｉ＝Ｉｏになるまでの時間、Ｔｎは共振電流ｉの周期である。ここで、同図より、
Ｉｐ・sin(ωＴ１)＝Ｉｏ …（３）
であるので、
Ｔ１＝sin-1(Ｉｏ／Ｉｐ)／ω …（４）
が得られる。また、
Ｉｐ＝Ｖｉ／Ｚｎ …（５）
である。ここで、Ｚｎは特性インピーダンスで、下記式（６）で表わされる。
Ｚｎ＝√(Ｌｒ／Ｃｒ) …（６）
従って、上記式（４）は、
Ｔ１＝sin-1(Ｉｏ・Ｚｎ／Ｖｉ)／ω…（７）
と表わせる。
【００３３】
また、図２(ａ)から分かるように、
Ｔｏ＝Ｔｎ／２＋２・Ｔ１ …（８）
が成立する。
【００３４】
ここで、Ｉｏ＝０のときは、図２(ｂ)に示すように、Ｔ１＝０で、Ｔｏ＝Ｔｎ／２となる。また、Ｉｏ＝Ｉｐのときは、図２(ｃ)に示すように、Ｔｏ＝Ｔｎになる。
【００３５】
従って、上記式（８）より、Ｉｏ＝０のときはＴ１＝０で、Ｉｏ＝ＩｐのときはＴ１＝Ｔｎ／４になる。すなわち、Ｉｏが０からＩｐに変化すると、Ｔ１は０からＴｎ／４に変化する。このＴ１の変化を直線変化、すなわちＩｏの１次関数で近似すると、上記式（７）より、
Ｔ１＝(Ｉｏ・Ｚｎ／Ｖｉ)・Ｔｎ／４…（９）
が得られる。この式（９）を上記式（８）に代入すると、
Ｔｏ＝Ｔｎ／２ ＋Ｔｎ・Ｉｏ・Ｚｎ／(２・Ｖｉ) …（１０）
が得られる。
【００３６】
コンバータ回路部１において、共振用リアクトルＬ１のインダクタンスＬｒおよび共振用コンデンサＣ１のキャパシタンスＣｒは既知であり、各値Ｌｒ，Ｃｒが決まると、周期Ｔｎおよび特性インピーダンスＺｎが決まる。そこで、制御回路３のメモリに、周期Ｔｎおよび特性インピーダンスＺｎの各値を予め格納しておく。
【００３７】
そして、制御回路３は、メモリに格納されている各値Ｔｎ，Ｚｎと、検出した入力電圧Ｖｉおよび出力電流Ｉｏとを用いて、上記式（１０）に従って、時間Ｔｏを算出し、トランジスタＱ１のオン時点から時間Ｔｏが経過した時点で、トランジスタＱ１をオンからオフに切り替える。
【００３８】
なお、上記時間Ｔｏの算出は、所定時間（例えば数msec）ごとに行うようにすればよい。
【００３９】
このように、第１実施形態によれば、入力電圧Ｖｉおよび出力電流Ｉｏを検出し、上記式（１０）に従って時間Ｔｏを算出し、トランジスタＱ１のオン時点から時間Ｔｏが経過した時点でトランジスタＱ１をオンからオフに切り替えるようにしているので、動作環境の変化などにより、入力電圧Ｖｉおよび出力電流Ｉｏが変化することによって、ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【００４０】
（第２実施形態）
図３は本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図、図４は共振電流ｉの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１と同一物には同一符号を付している。
【００４１】
図３において、共振用リアクトルＬ１に直列に接続された電流検出回路１０は、例えばカレントトランスからなり、共振用リアクトルＬ１に流れる共振電流ｉを検出するもので、共振電流ｉに比例する検出値を比較回路１１に送出する。
【００４２】
比較回路１１は、電流検出回路１０により検出される共振電流ｉと、電流閾値生成回路１２で生成される閾値Ｉ１（Ｉ１＞０）とを比較して、共振電流ｉが低下してｉ≦Ｉ１になると、その旨の検出信号を遅延回路１３に送出するものである。
【００４３】
制御回路３０は、出力電圧Ｖｏと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖｏが一定値に維持されるようなスイッチング周波数で駆動回路２にオン信号Ｓonを送出するものである。また、制御回路３０は、クロック同期信号を遅延回路１３に送出する。
【００４４】
遅延回路１３は、制御回路３０から送られてくるクロック同期信号に基づき、比較回路１１による検出信号の出力時点からの経過時間をカウントし、所定時間Ｔ２が経過すると、駆動回路２にオフ信号Ｓoffを送出するものである。
【００４５】
この所定時間Ｔ２は、共振電流ｉが所定値Ｉ１以下になった時点から確実にｉ＜０になるまでの時間に予め設定されている。
【００４６】
駆動回路２は、制御回路３０からオン信号Ｓonが入力されるとトランジスタＱ１をオンにし、遅延回路１３からオフ信号Ｓoffが入力されるとトランジスタＱ１をオンからオフに切り替える。
【００４７】
この構成により、図４に示すように、共振電流ｉが低下してｉ≦Ｉ１になった時点から所定時間Ｔ２が経過すると、トランジスタＱ１がオフにされる。
【００４８】
このように、第２実施形態によれば、共振用リアクトルＬ１に流れる共振電流ｉがｉ≦Ｉ１になった時点から確実にｉ＜０になるまでの所定時間Ｔ２を予め設定しておき、共振電流ｉ（瞬時値）を検出し、共振電流ｉがｉ≦Ｉ１になった時点から所定時間Ｔ２の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１や共振用コンデンサＣ１の各値Ｌｒ，Ｃｒが変化することによって、共振電流ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。従って、スイッチング損失の増大を未然に防止することができる。
【００４９】
（第３実施形態）
図５は本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図、図６は共振電流ｉの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１と同一物には同一符号を付す。
【００５０】
図５において、制御回路３０は、トランジスタＱ１のオン時点から計時のためのクロック同期信号を遅延回路２１，２２に送出するものである。遅延回路２１は、電流検出回路１０により検出される共振電流ｉを取り込むとともに、制御回路３０から送られてくるクロック同期信号に基づきトランジスタＱ１のオン時点からの経過時間をカウントし、所定時間Ｔ１１が経過した時点での共振電流ｉを保持回路２３に送出するものである。
【００５１】
保持回路２３は、遅延回路２１から送られてくる共振電流ｉを閾値Ｉ２として保持して比較回路２４に送出するものである。比較回路２４は、電流検出回路１０により検出される共振電流ｉを取り込み、共振電流ｉと保持回路２３から送られる閾値Ｉ２とを比較して、共振電流ｉが低下してｉ≦Ｉ２になると、その旨の検出信号を遅延回路２２に送出するものである。
【００５２】
遅延回路２２は、制御回路３０から送られてくるクロック同期信号に基づき比較回路２４による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ１２（＞Ｔ１１）が経過した時点でオフ信号Ｓoffを駆動回路２に送出するものである。また、遅延回路２２は、オフ信号Ｓoffの出力後に、保持回路２３で保持されている閾値Ｉ２をリセットする。
【００５３】
この構成により、図６に示すように、トランジスタＱ１のオン時点から所定時間Ｔ１１が経過した時点での共振電流ｉが閾値Ｉ２とされ、共振電流ｉが低下してｉ≦Ｉ２になった時点から所定時間Ｔ１２（＞Ｔ１１）が経過すると、トランジスタＱ１がオンからオフに切り替えられる。
【００５４】
図７は、第３実施形態の、より具体的な回路構成例を示す回路ブロック図、図８は図７の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図７及び図８では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図７ではコンバータ回路部１の図示を省略し、図３と同一物には同一符号を付している。
【００５５】
図７において、スイッチ３１，３２は、例えばトランジスタからなり、スイッチ３１は通常オン状態で、スイッチ３２は通常オフ状態になっている。
【００５６】
電圧周波数変換（Ｖ／Ｆ）回路３３は、出力電圧Ｖｏと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するものである。制御回路３００は、このスイッチング周波数で決まるタイミングで、オン信号Ｓonを駆動回路２に送出するものである（図８の(１)）。また、制御回路３００は、オン信号Ｓonを送出した時点から計時のためのクロック同期信号を第１遅延回路３４に送出する。
【００５７】
オン信号ＳonによりトランジスタＱ１がオンになると、共振電流ｉが比較回路３５に取り込まれる（図８の(２)）。第１遅延回路３４は、トランジスタＱ１のオン時点から経過時間をカウントし、所定時間Ｔ１１が経過すると、スイッチ３１をオフにし、比較回路３５は、スイッチ３１がオフにされた時点の共振電流ｉの瞬時値を閾値Ｉ２として保持する（図８の(３)）。そして、比較回路３５は、変化する共振電流ｉと閾値Ｉ２とを比較し、ｉ≧Ｉ２の間、オン（ハイレベル）信号を出力する（図８の(４)）。
【００５８】
第２遅延回路３６は、比較回路３５からの出力信号を所定時間Ｔ１２だけ遅延して出力する（図８の(５)）。なお、Ｔ１２＞Ｔ１１に設定されている。
【００５９】
この第２遅延回路３６からの出力信号は、第３遅延回路３７によりさらに所定時間Ｔ１３だけ遅延されるとともに（図８の(６)）、インバータゲート回路３８により反転される（図８の(７)）。
【００６０】
アンドゲート回路３９は、これらの信号の論理積を合成してパルス信号を生成し（図８の(８)）、制御回路３００および第４遅延回路４０に送出する。
【００６１】
制御回路３００は、アンドゲート回路３９からパルス信号が入力されると、駆動回路２にオフ信号Ｓoffを送出する（図８の(１)）。第４遅延回路４０は、アンドゲート回路３９から入力されるパルス信号を所定時間Ｔ１４だけ遅延してスイッチ３２に出力し（図８の(９)）、このパルス信号によってスイッチ３２がオンにされて比較回路３５に保持されていた閾値Ｉ２がリセットされる。
【００６２】
従って、図８に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点から所定時間Ｔ１２後、ｉ≦Ｉ２になった時点から所定時間Ｔ１２後になる。ここで、Ｔ１２は、Ｔ１２＞Ｔ１１であって、オフ信号Ｓoffがｉ＜０の間に出力されるような値に設定されているので、確実にゼロ電流スイッチングが行われることとなる。
【００６３】
また、共振電流ｉの１周期ごとに、比較回路３５に保持されている閾値Ｉ２がリセットされる。従って、図８の(２)，(３)において、例えば左側の共振電流ｉより右側の共振電流ｉが増大している場合には、スイッチ３１がオフにされた時点の共振電流ｉの各瞬時値Ｉ２１，Ｉ２２はＩ２１＜Ｉ２２となり、左側の共振電流ｉより右側の共振電流ｉにおける閾値Ｉ２のレベルが増大することとなる。
【００６４】
ここで、左側の共振電流ｉの波形において、トランジスタＱ１のオン時点から瞬時値Ｉ２１になるまでの時間と、瞬時値Ｉ２１からｉ＝０になるまでの時間とは、ほぼ同一の値になる。また、右側の共振電流ｉの波形において、トランジスタＱ１のオン時点から瞬時値Ｉ２２になるまでの時間と、瞬時値Ｉ２２からｉ＝０になるまでの時間とは、やはり、ほぼ同一の値になる。
【００６５】
従って、トランジスタＱ１のオン時点から所定時間Ｔ１１が経過した時点での共振電流ｉの瞬時値を閾値とすることで、閾値のレベルに関係なく、共振電流ｉが閾値以下になった時点から所定時間Ｔ１１が経過した時点で、共振電流ｉ≒０になるということが言える。
【００６６】
このように、第３実施形態によれば、トランジスタＱ１のオン時点から所定時間Ｔ１１が経過した時点の共振電流ｉの瞬時値を閾値とし、共振電流ｉが閾値以下になった時点から所定時間Ｔ１２（＞Ｔ１１）の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００６７】
特に、共振電流ｉの大きさや波形が変化すると、所定時間Ｔ１１が経過した時点の瞬時値が変化するため、閾値は共振電流ｉの変化に応じて変化することになるが、その変化した閾値からｉ＝０になる時点までに要する時間は殆ど変化しないので、動作環境の変化や経年劣化などにより共振電流ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【００６８】
（第４実施形態）
図９は本発明に係るＤＣ−ＤＣコンバータ回路の第４実施形態を示す回路ブロック図、図１０は共振電流ｉの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図３と同一物には同一符号を付す。
【００６９】
図９において、制御回路３０は、トランジスタＱ１のオン時点から計時のためのクロック同期信号を遅延回路４１に送出するものである。保持回路４２は、電流検出回路１０により検出される共振電流ｉのピーク値を保持するもので、分圧回路４３は、保持回路４２で保持されているピーク値の所定比（＜１）を閾値として比較回路４４に送出するものである。
【００７０】
比較回路４４は、電流検出回路１０により検出される共振電流ｉと分圧回路４３から送られる閾値とを比較して、共振電流ｉが低下して閾値以下になると、その旨の検出信号を遅延回路４１に送出するものである。
【００７１】
遅延回路４１は、制御回路３０から送られてくるクロック同期信号に基づき比較回路４４による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ２１が経過した時点でオフ信号Ｓoffを駆動回路２に送出するものである。
【００７２】
この構成により、図１０に示すように、共振電流ｉ（図中、太実線）のピーク値ｉｐ（図中、細実線）が保持され、このピーク値ｉｐの所定比（＜１）が閾値ｉth（図中、細実線）とされ、共振電流ｉが低下してｉ≦ｉthになった時点から所定時間Ｔ２１が経過すると、トランジスタＱ１がオフにされる。
【００７３】
なお、保持回路４２は、例えばコンデンサで構成され、図１０に示すようにピーク値ｉｐは漸減しているので、保持回路４２が保持するピーク値を１周期ごとにリセットする必要はない。
【００７４】
図１１は、第４実施形態の、より具体的な回路構成例を示す回路ブロック図、図１２は図１１の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである（なお、図１１及び図１２では、上記 ( １ ) 〜 ( ８ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１１ではコンバータ回路部１の図示を省略し、図９と同一物には同一符号を付している。
【００７５】
電圧周波数変換（Ｖ／Ｆ）回路５１は、出力電圧Ｖｏと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するものである。制御回路３００は、このスイッチング周波数で決まるタイミングで、オン信号Ｓonを駆動回路２に送出するものである（図１２の(１)）。
【００７６】
オン信号ＳonによりトランジスタＱ１がオンになると、共振電流ｉが、比較回路５２に取り込まれるとともに（図１２の(２)）、抵抗Ｒ４１，Ｒ４２の直列回路にコンデンサＣ４１が並列に接続されてなる回路に入力される。抵抗Ｒ４１，Ｒ４２の接続点は比較回路５２に接続されており、共振電流ｉによりコンデンサＣ４１が充電されるとともに、その充電電圧の抵抗Ｒ４１，Ｒ４２による分圧値が閾値として比較回路５２に入力される（図１２の(３)）。
【００７７】
ここで、図１２の(２)，(３)に示すｉｐ，ｉthの関係は、抵抗Ｒ４１，Ｒ４２の抵抗値をＲ41，Ｒ42とすると、
ｉth＝ｉｐ・Ｒ42／(Ｒ41＋Ｒ42)
と表わされる。コンデンサＣ４１は保持回路４２を構成し、抵抗Ｒ４１，Ｒ４２は分圧回路４３を構成している。
【００７８】
比較回路５２は、変化する共振電流ｉと閾値ｉthとを比較し、ｉ≧ｉthの間、オン（ハイレベル）信号を出力する（図１２の(４)）。
【００７９】
第５遅延回路５３は、比較回路５２からの出力信号を所定時間Ｔ２１だけ遅延して出力する（図１２の(５)）。この第５遅延回路５３からの出力信号は、第６遅延回路５４により所定時間Ｔ２２だけ遅延されるとともに（図１２の(６)）、インバータゲート回路５５により反転される（図１２の(７)）。
【００８０】
アンドゲート回路５６は、これらの信号の論理積を合成してパルス信号を生成し（図１２の(８)）、制御回路３００に出力する。
【００８１】
制御回路３００は、アンドゲート回路５６からパルス信号が入力されると、駆動回路２にオフ信号Ｓoffを出力し、これによってトランジスタＱ１はオフになる（図１２の(１)）。
【００８２】
従って、図１２に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点から所定時間Ｔ２１後、すなわちｉ≦ｉthになった時点から所定時間Ｔ２１後になる。ここで、Ｔ２１はオフ信号Ｓoffがｉ＜０の間に出力されるように設定されているので、確実にゼロ電流スイッチングが行われる。
【００８３】
このように、第４実施形態によれば、共振電流ｉのピーク値ｉｐの所定比ｉthを閾値とし、共振電流ｉが閾値以下になった時点から所定時間Ｔ２１の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００８４】
また、動作環境の変化や経年劣化などにより、共振電流ｉの大きさや波形が変化すると、その変化に応じて閾値ｉthが変化することになるので、動作環境などの変化によりｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【００８５】
（第５実施形態）
図１３は本発明に係るＤＣ−ＤＣコンバータ回路の第５実施形態を示す回路ブロック図、図１４は共振電流ｉの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１、図３と同一物には同一符号を付す。
【００８６】
図１３において、共振用コンデンサＣ１に直列に接続された電流検出回路６０は、例えばカレントトランスからなり、共振用コンデンサＣ１に流れる容量電流ｉｃを検出するもので、容量電流ｉｃに比例する検出値を後述する比較回路６４に送出する。
【００８７】
比較回路６１は、電流検出回路１０により検出される共振電流ｉと電流検出回路９により検出される出力電流Ｉｏとを比較して、共振電流ｉが増大してｉ≧Ｉｏになると、その旨の検出信号を遅延回路１３に送出するものである。
【００８８】
制御回路３０は、出力電圧Ｖｏと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖｏが一定値に維持されるようなスイッチング周波数で駆動回路２にオン信号Ｓonを送出するものである。また、制御回路３０は、クロック同期信号を計時回路６２に送出する。
【００８９】
計時回路６２は、制御回路３０から送られてくるクロック同期信号に基づき、トランジスタＱ１のオン時点から、比較回路６１による検出信号の出力時点までの経過時間Ｔ３１をカウントし、その時間Ｔ３１を遅延回路６３に送出するものである。
【００９０】
比較回路６４は、電流検出回路６０により検出される容量電流ｉｃと閾値生成回路６５で生成される閾値（本実施形態ではゼロ、すなわちアースレベル）とを比較して、一旦増大した容量電流ｉｃが低下して閾値に一致すると、その旨の検出信号を遅延回路６３に送出するものである。
【００９１】
遅延回路６３は、比較回路６４による検出信号の出力時点からの経過時間をカウントし、計時回路６２から送出されている時間Ｔ３１に一致すると、駆動回路２にオフ信号Ｓoffを出力する。
【００９２】
駆動回路２は、制御回路３０からオン信号Ｓonが入力されるとトランジスタＱ１をオンにし、遅延回路６３からオフ信号Ｓoffが入力されるとトランジスタＱ１をオンからオフに切り替える。
【００９３】
この構成により、図１４に示すように、トランジスタＱ１のオン時点から共振電流ｉがｉ＝Ｉｏになるまでの時間Ｔ３１がカウントされるとともに、容量電流ｉｃが検出される。そして、容量電流ｉｃがゼロになった時点から時間Ｔ３１が経過すると、トランジスタＱ１がオンからオフに切り替えられる。
【００９４】
このように、第５実施形態によれば、トランジスタＱ１のオン時点から共振電流ｉが出力電流Ｉｏに一致する時点までの時間Ｔ３１をカウントし、共振用コンデンサＣ１に流れる容量電流ｉｃを検出し、容量電流ｉｃがゼロになった時点から時間Ｔ３１の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１や共振用コンデンサＣ１の各値Ｌｒ，Ｃｒが変化し、共振電流ｉの波形や大きさが変化してｉ＝０になる位置が変化した場合でも、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００９５】
特に、出力電流Ｉｏが異常に増大した場合でも、共振用コンデンサＣ１に流れる容量電流ｉｃは確実にゼロになるため、容量電流ｉｃがゼロになった時点を起算時点とすることで、より確実にゼロ電流スイッチングを行うことができる。
【００９６】
（第６実施形態）
図１５は本発明に係るＤＣ−ＤＣコンバータ回路の第６実施形態を示す回路ブロック図、図１６は図１５の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである（なお、図１５及び図１６では、上記 ( １ ) 〜 ( ８ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１５ではコンバータ回路部１の図示を省略している。
【００９７】
電圧周波数変換（Ｖ／Ｆ）回路７１は、出力電圧Ｖｏと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するものである。制御回路３００は、このスイッチング周波数で決まるタイミングで、オン信号Ｓonを駆動回路２に送出するもので、このオン信号ＳonによってトランジスタＱ１がオンにされる（図１６の(１)）。
【００９８】
オン信号ＳonによりトランジスタＱ１がオンになると、共振電流ｉおよび出力電流Ｉｏが比較回路７２に入力される（図１６の(２)，(３)）。
【００９９】
比較回路７２は、共振電流ｉと出力電流Ｉｏとを比較し、ｉ≧Ｉｏのときにオン（ハイレベル）信号を出力する（図１６の(４)）。
【０１００】
第７遅延回路７３は、比較回路７２からの出力信号を所定時間Ｔ４１だけ遅延して出力する（図１６の(５)）。この第７遅延回路７３からの出力信号は、第８遅延回路７４により所定時間Ｔ４２だけ遅延されるとともに（図１６の(６)）、インバータゲート回路７５により反転される（図１６の(７)）。
【０１０１】
アンドゲート回路７６は、これらの信号の論理積を合成してパルス信号を生成し（図１６の(８)）、制御回路３００に出力する。
【０１０２】
制御回路３００は、アンドゲート回路７６からパルス信号が入力されると、駆動回路２にオフ信号Ｓoffを出力し、これによってトランジスタＱ１はオフになる（図１６の(１)）。
【０１０３】
従って、図１６に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点から所定時間Ｔ４１後、すなわちｉ≦Ｉｏになった時点から所定時間Ｔ４１後になる。
【０１０４】
ここで、Ｔ４１はオフ信号Ｓoffがｉ＜０の間に出力されるように設定されている。すなわち、図１６に示すように、ｉ≦Ｉｏになった時点からｉ＝０になる時点までの経過時間をＴ４３とすると、Ｔ４１＞Ｔ４３（本実施形態では、例えばＴ４１＝Ｔｎ／４、Ｔｎは共振電流ｉの周期）に設定されている。これによって、確実にゼロ電流スイッチングが行われることとなる。
【０１０５】
このように、第６実施形態によれば、共振電流ｉが出力電流Ｉｏ以下になった時点から所定時間Ｔ４１の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１０６】
また、動作環境の変化や経年劣化などにより、共振電流ｉの大きさや波形が変化して出力電流Ｉｏが変化すると、その変化に応じて閾値が変化することになるので、動作環境などの変化によりｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【０１０７】
なお、上記各実施形態では、コンバータ回路部１として、全波形ゼロ電流スイッチング方式の降圧形コンバータを用いて説明しているが、これに限られず、例えば半波形ゼロ電流スイッチング方式や昇圧形コンバータなどを含む一般のゼロ電流スイッチング方式コンバータに適用することができる。
【０１０８】
そこで、以下に、全波形ゼロ電流スイッチング方式の昇圧形コンバータの具体的な形態例について、第７〜第１０実施形態として説明する。
【０１０９】
（第７実施形態）
図１７は本発明に係るＤＣ−ＤＣコンバータ回路の第７実施形態を示す回路ブロック図である。この回路は、コンバータ回路部１０１と、駆動回路１０２と、制御回路１０３とを備えている。
【０１１０】
コンバータ回路部１０１は、入力端子１０４，１０５間に印加される直流入力電圧Ｖｉより高い直流出力電圧Ｖｏを生成して出力端子１０６，１０７間に接続される負荷１０８に印加するもので、公知の全波形ゼロ電流スイッチング方式の昇圧形コンバータを構成している。
【０１１１】
すなわち、このコンバータ回路部１０１は、入力電圧Ｖｉをチョッピングするトランジスタ（スイッチング手段）Ｑ１１と、このトランジスタＱ１１と逆並列に接続され、電流を逆方向に流すためのダイオードＤ１１と、トランジスタＱ１１に直列に接続された共振用リアクトルＬ１１と、共振用コンデンサＣ１１と、トランジスタＱ１１がオンのときにエネルギーを蓄積するためのリアクトルＬ１２と、出力電圧Ｖｏを平滑するためのコンデンサＣ１２と、出力側から入力側への電流の逆流を阻止するためのダイオードＤ１２とから構成されている。
【０１１２】
入力端子１０４とリアクトルＬ１２との間に介設された電流検出回路１０９は、例えばホール素子または低抵抗からなり、入力電流Ｉinを検出するもので、入力電流Ｉinに比例する検出値を制御回路１０３に送出する。
【０１１３】
駆動回路１０２は、制御回路１０３からの制御信号に従ってトランジスタＱ１１をオンオフさせるものである。
【０１１４】
制御回路１０３は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路１０２にパルス信号からなる制御信号を送出してトランジスタＱ１１のオンオフを制御するもので、以下の機能（ニ）〜（ヘ）を有する。
【０１１５】
（ニ）入力電圧Ｖｉ、入力電流Ｉin、出力電圧Ｖｏを検出する機能。
【０１１６】
（ホ）トランジスタＱ１１をオンにした後、ｉ＜０、すなわち共振電流ｉが反転してダイオードＤ１１に流れている間に、トランジスタＱ１１をオンからオフに切り替えるゼロ電流スイッチングを行う機能。トランジスタＱ１１をオンからオフに切り替えるタイミングについては後述する。
【０１１７】
（ヘ）検出した出力電圧Ｖｏが予め設定された値に一致するように、トランジスタＱ１１のスイッチング周波数を制御する機能。
【０１１８】
次に、図１７、図１８を用いて、制御回路１０３によるトランジスタＱ１１のオンからオフへの切替タイミングについて説明する。図１８(ａ)(ｂ)(ｃ)は共振用リアクトルＬ１１に流れる共振電流ｉの電流波形図である。
【０１１９】
共振用リアクトルＬ１１に流れる共振電流ｉとして、図１８(ａ)に示すような波形の電流ｉが流れるが、この電流ｉは、
ｉ＝Ｉin＋Ｉｑ・sinωｔ …（11）
と表わされる。ここで、ωは共振用リアクトルＬ１１および共振用コンデンサＣ１１からなる共振回路の共振角周波数、Ｉｑは共振電流ｉの交流成分の振幅である。
【０１２０】
この共振角周波数ωは、
１／ω＝√(Ｌｒ・Ｃｒ) …（12）
と表わされる。但し、共振用リアクトルＬ１１のインダクタンスをＬｒ、共振用コンデンサＣ１１のキャパシタンスをＣｒとする。
【０１２１】
図１８(ａ)において、Ｔｏはｉ≧０の時間、Ｔ５１はｉ＝０からｉ＝Ｉinになるまでの時間、Ｔｎは共振電流ｉの周期である。ここで、同図より、
Ｉｑ・sin(ωＴ５１)＝Ｉin …（13）
であるので、
Ｔ５１＝sin-1(Ｉin／Ｉｑ)／ω …（14）
が得られる。また、
Ｉｑ＝Ｖｏ／Ｚｎ …（15）
である。ここで、Ｚｎは特性インピーダンスで、
Ｚｎ＝√(Ｌｒ／Ｃｒ) …（16）
と表わされる。従って、上記式（14）は、
Ｔ５１＝sin-1(Ｉin・Ｚｎ／Ｖｏ)／ω…（17）
と表わせる。
【０１２２】
また、図１８(ａ)から分かるように、
Ｔｏ＝Ｔｎ／２＋２・Ｔ５１ …（18）
が成立する。
【０１２３】
ここで、Ｉin＝０のときは、図１８(ｂ)に示すように、Ｔ５１＝０で、Ｔｏ＝Ｔｎ／２となる。また、Ｉin＝Ｉｑのときは、図１８(ｃ)に示すように、Ｔｏ＝Ｔｎになる。
【０１２４】
従って、上記式（18）より、Ｉin＝０のときはＴ５１＝０で、Ｉin＝ＩｑのときはＴ５１＝Ｔｎ／４になる。すなわち、Ｉinが０からＩｑに変化すると、Ｔ５１は０からＴｎ／４に変化する。このＴ５１の変化を直線変化、すなわちＩinの１次関数で近似すると、上記式（17）より、
Ｔ５１＝(Ｉin・Ｚｎ／Ｖｏ)・Ｔｎ／４…（19）
が得られる。この式（19）を上記式（18）に代入すると、
Ｔｏ＝Ｔｎ・(１＋Ｉin・Ｚｎ／Ｖｏ)／２…（20）
が得られる。
【０１２５】
コンバータ回路部１０１において、共振用リアクトルＬ１１のインダクタンスＬｒおよび共振用コンデンサＣ１１のキャパシタンスＣｒは既知であり、各値Ｌｒ，Ｃｒが決まると、周期Ｔｎおよび特性インピーダンスＺｎが決まる。そこで、制御回路１０３のメモリに、周期Ｔｎおよび特性インピーダンスＺｎの各値を予め格納しておく。
【０１２６】
そして、制御回路１０３は、メモリに格納されている各値Ｔｎ，Ｚｎと、検出した出力電圧Ｖｏおよび入力電流Ｉinとを用いて、上記式（20）に従って、時間Ｔｏを算出し、トランジスタＱ１１のオン時点から時間Ｔｏが経過した時点で、トランジスタＱ１１をオンからオフに切り替える。
【０１２７】
なお、上記時間Ｔｏの算出は、所定時間（例えば数msec）ごとに行うようにすればよい。
【０１２８】
このように、第７実施形態によれば、出力電圧Ｖｏおよび入力電流Ｉinを検出し、上記式（20）に従って時間Ｔｏを算出し、トランジスタＱ１１のオン時点から時間Ｔｏが経過した時点でトランジスタＱ１１をオンからオフに切り替えるようにしているので、コンバータ回路部１０１の回路構成が決まると共振回路のインダクタンスＬｒおよびキャパシタンスＣｒが一定値に決まることから、動作環境の変化などにより、出力電圧Ｖｏおよび入力電流Ｉinが変化することによってｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【０１２９】
（第８実施形態）
図１９は本発明に係るＤＣ−ＤＣコンバータ回路の第８実施形態を示す回路ブロック図、図２０は共振電流ｉの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付している。
【０１３０】
図１９において、共振用リアクトルＬ１１に直列に接続された電流検出回路１１０は、例えばカレントトランスからなり、共振用リアクトルＬ１１に流れる共振電流ｉを検出するもので、共振電流ｉに比例する検出値を比較回路１１１に送出する。
【０１３１】
比較回路１１１は、電流検出回路１１０により検出される共振電流ｉと、電流閾値生成回路１１２で生成される閾値Ｉ３１（Ｉ３１＞０）とを比較して、共振電流ｉが低下してｉ≦Ｉ３１になると、その旨の検出信号を遅延回路１１３に送出するものである。
【０１３２】
制御回路１３０は、出力電圧Ｖｏと設定値生成回路１１４で生成される設定値とを比較して、出力電圧Ｖｏが一定値に維持されるようなスイッチング周波数で駆動回路１０２にオン信号Ｓonを送出するものである。また、制御回路１３０は、クロック同期信号を遅延回路１１３に送出する。
【０１３３】
遅延回路１１３は、制御回路１３０から送られてくるクロック同期信号に基づき、比較回路１１１による検出信号の出力時点からの経過時間をカウントし、所定時間Ｔ６１が経過すると、駆動回路１０２にオフ信号Ｓoffを送出するものである。
【０１３４】
この所定時間Ｔ６１は、共振電流ｉが所定値Ｉ３１以下になった時点から確実にｉ＜０になるまでの時間に予め設定されている。
【０１３５】
駆動回路１０２は、制御回路１３０からオン信号Ｓonが入力されるとトランジスタＱ１１をオンにし、遅延回路１１３からオフ信号Ｓoffが入力されるとトランジスタＱ１１をオンからオフに切り替える。
【０１３６】
このような構成により、図２０に示すように、共振電流ｉが低下してｉ≦Ｉ３１になった時点から所定時間Ｔ６１が経過すると、トランジスタＱ１１がオフにされる。
【０１３７】
図２１は、第８実施形態の、より具体的な回路構成例を示す回路ブロック図、図２２は図２１の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図２１及び図２２では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２１ではコンバータ回路部１０１の図示を省略し、図１９と同一物には同一符号を付している。
【０１３８】
図２１において、電圧周波数変換（Ｖ／Ｆ）回路１３１は、出力電圧Ｖｏと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１３２に送出する（図２２の(１)）。合成回路１３２は、このタイミング信号に基づき、オン信号Ｓonを駆動回路１０２に送出するものである（図２２の(９)）。
【０１３９】
オン信号ＳonによりトランジスタＱ１１がオンになると、共振電流ｉが比較回路１１１に取り込まれる（図２２の(２)）。一方、電流閾値生成回路１１２で生成される閾値Ｉ３１が比較回路１１１に取り込まれる（図２２の(３)）。
【０１４０】
そして、比較回路１１１は、変化する共振電流ｉと閾値Ｉ３１とを比較し、ｉ≧Ｉ３１の間、オン（ハイレベル）信号を出力する（図２２の(４)）。遅延回路１３３は、比較回路１１１からの出力信号を所定時間Ｔ６１だけ遅延して出力する（図２２の(５)）。この遅延回路１３３からの出力信号は、遅延回路１３４によりさらに所定時間Ｔ６２だけ遅延されるとともに（図２２の(６)）、インバータゲート回路１３５により反転される（図２２の(７)）。
【０１４１】
アンドゲート回路１３６は、これらの信号の論理積を合成してパルス信号を生成し（図２２の(８)）、合成回路１３２に送出する。
【０１４２】
合成回路１３２は、アンドゲート回路１３６からパルス信号が入力されると、駆動回路１０２にオフ信号Ｓoffを送出する（図２２の(９)）。
【０１４３】
本実施形態では、閾値Ｉ３１は、例えば負荷１０８（図１９）に流れる負荷電流としている。
【０１４４】
また、図２２に示すように、共振電流ｉがピーク値から低下してｉ≦Ｉ３１になった時点からｉ＝０になるまでの時間をＴ６０とすると、Ｔ６１＞Ｔ６０に設定されており、本実施形態では、例えばＴ６１＝Ｔｎ／４に設定され、これによって、確実にゼロ電流スイッチングが行われることとなる。
【０１４５】
このように、第８実施形態によれば、共振用リアクトルＬ１に流れる共振電流ｉがｉ≦Ｉ３１になった時点から確実にｉ＜０になるまでの所定時間Ｔ６１を予め設定しておき、共振電流ｉ（瞬時値）を検出し、共振電流ｉがｉ≦Ｉ３１になった時点から所定時間Ｔ６１の経過後にトランジスタＱ１１をオンからオフに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１や共振用コンデンサＣ１の各値Ｌｒ，Ｃｒが変化することによって、共振電流ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。従って、スイッチング損失の増大を未然に防止することができる。
【０１４６】
（第９実施形態）
図２３は本発明に係るＤＣ−ＤＣコンバータ回路の第９実施形態を示す回路ブロック図、図２４は共振電流ｉの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付す。
【０１４７】
図２３において、制御回路１４０は、トランジスタＱ１１のオン時点から計時のためのクロック同期信号を遅延回路１４１，１４２に送出するものである。遅延回路１４１は、電流検出回路１１０により検出される共振電流ｉを取り込むとともに、制御回路１４０から送られてくるクロック同期信号に基づきトランジスタＱ１１のオン時点からの経過時間をカウントし、所定時間Ｔ７１が経過した時点での共振電流ｉを保持回路１４３に送出するものである。
【０１４８】
保持回路１４３は、遅延回路１４１から送られてくる共振電流ｉを閾値Ｉ３２として保持して比較回路１４４に送出するものである。比較回路１４４は、電流検出回路１１０により検出される共振電流ｉを取り込み、共振電流ｉと保持回路１４３から送られる閾値Ｉ３２とを比較して、共振電流ｉが低下してｉ≦Ｉ３２になると、その旨の検出信号を遅延回路１４２に送出するものである。
【０１４９】
遅延回路１４２は、制御回路１４０から送られてくるクロック同期信号に基づき比較回路１４４による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ７２（＞Ｔ７１）が経過した時点でオフ信号Ｓoffを駆動回路１０２に送出するものである。また、遅延回路１４２は、オフ信号Ｓoffの出力後に、保持回路１４３で保持されている閾値Ｉ３２をリセットする。
【０１５０】
この構成により、図２４に示すように、トランジスタＱ１１のオン時点から所定時間Ｔ７１が経過した時点での共振電流ｉが閾値Ｉ３２とされ、共振電流ｉが低下してｉ≦Ｉ３２になった時点から所定時間Ｔ７２（＞Ｔ７１）が経過すると、トランジスタＱ１１がオンからオフに切り替えられる。
【０１５１】
図２５は、第９実施形態の、より具体的な回路構成例を示す回路ブロック図、図２６は図２５の各部( １ ) 〜 ( ９ )，( １ )’の信号を示すタイミングチャートである（なお、図２５及び図２６では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２５ではコンバータ回路部１０１の図示を省略し、図２３と同一物には同一符号を付している。
【０１５２】
図２５において、スイッチ１５１，１５２は、例えばトランジスタからなるもので、スイッチ１５１は通常オン状態で、スイッチ１５２は通常オフ状態になっている。
【０１５３】
電圧周波数変換（Ｖ／Ｆ）回路１５３は、出力電圧Ｖｏと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１５４に送出する（図２６の(１)）。
【０１５４】
合成回路１５４は、このタイミング信号に基づき、オン信号Ｓonを駆動回路１０２に送出するものである（図２６の(１)’）。また、合成回路１５４は、オン信号Ｓonを送出した時点から計時のためのクロック同期信号を遅延回路１５５に送出する。
【０１５５】
オン信号ＳonによりトランジスタＱ１１がオンになると、共振電流ｉが比較回路１４４に取り込まれる（図２６の(２)）。遅延回路１５５は、トランジスタＱ１１のオン時点から経過時間をカウントし、所定時間Ｔ７１が経過すると、スイッチ１５１をオフにし、比較回路１４４は、スイッチ１５１がオフにされた時点の共振電流ｉの瞬時値を閾値Ｉ４１として保持する（図２６の(３)）。そして、比較回路１４４は、変化する共振電流ｉと閾値Ｉ４１とを比較し、ｉ≧Ｉ４１の間だけ、オン（ハイレベル）信号を出力する（図２６の(４)）。
【０１５６】
遅延回路１５６は、比較回路１４４からの出力信号を所定時間Ｔ７２だけ遅延して出力する（図２６の(５)）。なお、Ｔ７２＞Ｔ７１に設定されている。
【０１５７】
この遅延回路１５６からの出力信号は、遅延回路１５７によりさらに所定時間Ｔ７３だけ遅延されるとともに（図２６の(６)）、インバータゲート回路１５８により反転される（図２６の(７)）。
【０１５８】
アンドゲート回路１５９は、これらの信号の論理積を合成してパルス信号を生成し（図２６の(８)）、合成回路１５４および遅延回路１６０に送出する。
【０１５９】
合成回路１５４は、アンドゲート回路１５９からパルス信号が入力されると、駆動回路１０２にオフ信号Ｓoffを送出する（図２６の(１)’）。遅延回路１６０は、アンドゲート回路１５９から入力されるパルス信号を所定時間Ｔ７４だけ遅延してスイッチ１５２に出力し（図２６の(９)）、このパルス信号によりスイッチ１５２がオンにされて、比較回路１４４に保持されていた閾値Ｉ４１がリセットされる。
【０１６０】
従って、図２６に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（ｉ≦Ｉ４１になった時点）から所定時間Ｔ７２後になる。ここで、Ｔ７２は、Ｔ７２＞Ｔ７１であって、オフ信号Ｓoffがｉ＜０の間に出力されるような値に設定されているので、確実にゼロ電流スイッチングが行われることとなる。
【０１６１】
また、共振電流ｉの１周期ごとに、比較回路１４４に保持されている閾値がリセットされる。従って、図２６の(２)，(３)において、例えば左側の共振電流ｉより右側の共振電流ｉが増大している場合には、スイッチ１５１がオフにされた時点の共振電流ｉの各瞬時値Ｉ４１，Ｉ４２はＩ４１＜Ｉ４２となり、左側の共振電流ｉより右側の共振電流ｉにおける閾値のレベルが増大することとなる。
【０１６２】
ここで、左側の共振電流ｉの波形において、トランジスタＱ１１のオン時点から瞬時値Ｉ４１になるまでの時間と、瞬時値Ｉ４１からｉ＝０になるまでの時間とは、ほぼ同一の値になる。また、右側の共振電流ｉの波形において、トランジスタＱ１のオン時点から瞬時値Ｉ４２になるまでの時間と、瞬時値Ｉ４２からｉ＝０になるまでの時間とは、やはり、ほぼ同一の値になる。
【０１６３】
従って、トランジスタＱ１１のオン時点から所定時間Ｔ７１が経過した時点での共振電流ｉの瞬時値を閾値とすることで、閾値のレベルに関係なく、共振電流ｉが閾値以下になった時点から所定時間Ｔ７１が経過した時点で、共振電流ｉ≒０になるということが言える。
【０１６４】
このように、第９実施形態によれば、トランジスタＱ１１のオン時点から所定時間Ｔ７１が経過した時点の共振電流ｉの瞬時値を閾値とし、共振電流ｉが閾値以下になった時点から所定時間Ｔ７２（＞Ｔ７１）の経過後にトランジスタＱ１１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１６５】
特に、共振電流ｉの大きさや波形が変化すると、所定時間Ｔ７１が経過した時点の瞬時値が変化するため、閾値は共振電流ｉの変化に応じて変化することになるが、その変化した閾値からｉ＝０になる時点までに要する時間は殆ど変化しないので、動作環境の変化や経年劣化などにより共振電流ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【０１６６】
（第１０実施形態）
図２７は本発明に係るＤＣ−ＤＣコンバータ回路の第１０実施形態を示す回路ブロック図、図２８は共振電流ｉの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付す。
【０１６７】
図２７において、制御回路１７０は、トランジスタＱ１１のオン時点から計時のためのクロック同期信号を遅延回路１７１に送出するものである。保持回路１７２は、電流検出回路１１０により検出される共振電流ｉのピーク値を保持するもので、分圧回路１７３は、保持回路１７２で保持されているピーク値の所定比（＜１）を閾値として比較回路１７４に送出するものである。
【０１６８】
比較回路１７４は、電流検出回路１１０により検出される共振電流ｉと分圧回路１７３から送られる閾値とを比較して、共振電流ｉが低下して閾値以下になると、その旨の検出信号を遅延回路１７１に送出するものである。
【０１６９】
遅延回路１７１は、制御回路１７０から送られてくるクロック同期信号に基づき比較回路１７４による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ８１が経過した時点でオフ信号Ｓoffを駆動回路１０２に送出するものである。
【０１７０】
この構成により、図２８に示すように、共振電流ｉ（図中、太実線）のピーク値ｉｐ（図中、細実線）が保持され、このピーク値ｉｐの所定比（＜１）が閾値ｉth（図中、細実線）とされ、共振電流ｉが低下してｉ≦ｉthになった時点から所定時間Ｔ８１が経過すると、トランジスタＱ１１がオフにされる。
【０１７１】
なお、保持回路１７２は、例えばコンデンサで構成され、図２８に示すようにピーク値ｉｐは漸減しているので、保持回路１７２が保持するピーク値を１周期ごとにリセットする必要はない。
【０１７２】
図２９は、第１０実施形態の、より具体的な回路構成例を示す回路ブロック図、図３０は図２９の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図２９及び図３０では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２９ではコンバータ回路部１０１の図示を省略し、図２７と同一物には同一符号を付している。
【０１７３】
電圧周波数変換（Ｖ／Ｆ）回路１８１は、出力電圧Ｖｏと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１８２に送出する（図３０の(１)）。合成回路１８２は、このタイミング信号に基づき、オン信号Ｓonを駆動回路１０２に送出するものである（図３０の(９)）。
【０１７４】
オン信号ＳonによりトランジスタＱ１１がオンになると、共振電流ｉが、比較回路１７４に取り込まれるとともに（図３０の(２)）、抵抗Ｒ５１，Ｒ５２からなる分圧回路１７３とコンデンサＣ５１からなる保持回路１７２とが並列に接続されてなる回路に入力される。抵抗Ｒ５１，Ｒ５２の接続点は比較回路１７４に接続されており、共振電流ｉによりコンデンサＣ５１が充電されるとともに、その充電電圧の抵抗Ｒ５１，Ｒ５２による分圧値が閾値として比較回路１７４に入力される（図３０の(３)）。
【０１７５】
ここで、図３０の(２)，(３)に示すｉｐ，ｉthの関係は、抵抗Ｒ５１，Ｒ５２の抵抗値をＲ51，Ｒ52とすると、
ｉth＝ｉｐ・Ｒ52／(Ｒ51＋Ｒ52)
と表わされる。
【０１７６】
比較回路１７４は、変化する共振電流ｉと閾値ｉthとを比較し、ｉ≧ｉthの間、オン（ハイレベル）信号を出力する（図３０の(４)）。
【０１７７】
遅延回路１８３は、比較回路１７４からの出力信号を所定時間Ｔ８１だけ遅延して出力する（図３０の(５)）。この遅延回路１８３からの出力信号は、遅延回路１８４により所定時間Ｔ８２だけ遅延されるとともに（図３０の(６)）、インバータゲート回路１８５により反転される（図３０の(７)）。
【０１７８】
アンドゲート回路１８６は、これらの信号の論理積を合成してパルス信号を生成し（図３０の(８)）、合成回路１８２に出力する。
【０１７９】
合成回路１８２は、アンドゲート回路１８６からパルス信号が入力されると、駆動回路１０２にオフ信号Ｓoffを出力し、これによってトランジスタＱ１１はオフになる（図３０の(９)）。
【０１８０】
従って、図３０に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点から所定時間Ｔ８１後、すなわちｉ≦ｉthになった時点から所定時間Ｔ８１後になる。ここで、Ｔ８１はオフ信号Ｓoffがｉ＜０の間に出力されるように設定されているので、確実にゼロ電流スイッチングが行われる。
【０１８１】
このように、第１０実施形態によれば、共振電流ｉのピーク値ｉｐの所定比ｉthを閾値とし、共振電流ｉが閾値ｉth以下になった時点から所定時間Ｔ８１の経過後にトランジスタＱ１１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１８２】
また、動作環境の変化や経年劣化などにより、共振電流ｉの大きさや波形が変化すると、その変化に応じて閾値ｉthが変化することになるので、動作環境などの変化によりｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【０１８３】
なお、上記第７〜第１０実施形態では、コンバータ回路部１０１として全波形ゼロ電流スイッチング方式の昇圧形コンバータを用いて説明しているが、半波形ゼロ電流スイッチング方式の昇圧形コンバータにも適用できることはいうまでもない。
【０１８４】
【発明の効果】
本発明の請求項１にかかるＤＣ−ＤＣコンバータ回路によれば、降圧形コンバータ回路において、入力電圧および出力電流に基づき、所定の算出式にて精度良く、かつ容易に、スイッチング手段に共振電流が流れている時間を算出し、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段がオンからオフに切り替えるようにするので、入力電圧または出力電流の変化によりスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１８５】
請求項２にかかるＤＣ−ＤＣコンバータ回路によれば、検出手段は、電気信号として共振用リアクトルに流れる共振電流を検出と、駆動制御手段は、上記共振電流が低下して所定値以下になった時点から所定時間後に上記スイッチング手段をオンからオフに切り替えるので、動作環境の変化や経時劣化などにより共振回路を構成するリアクトルやコンデンサのパラメータが変化して、共振電流のピーク値や波形が変化し、そのためスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１８６】
この場合において、上記所定値は、予め設定された一定の値であるとすると、簡易な構成で回路を実現することができる。一方、上記所定値が、上記スイッチング手段のオン時点から所定時間後における上記共振電流の電流値であるとしたり、上記共振電流のピーク値に応じて設定されるものであるとすると、所定値が一定の値でなく共振電流の変化を反映した値になるので、動作環境などの変化に対して、より確実にゼロ電流スイッチングを行うことができる。
【０１８７】
また、上記検出手段は、上記電気信号として、さらに出力電流および上記共振用コンデンサに流れる容量電流を検出するもので、上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記容量電流が所定値以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであるとすることにより、出力電流が異常に増大した場合でも、共振によって生じる容量電流は確実に所定値以下に戻るので、容量電流が所定値以下になった時点を起算時点とすることで、より確実にゼロ電流スイッチングを行うことができる。
【０１８８】
また、上記検出手段は、上記電気信号として、さらに出力電流を検出するもので、上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記共振電流が低下して上記出力電流以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであるとすると、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１８９】
請求項８にかかるＤＣ−ＤＣコンバータ回路によれば、昇圧形コンバータ回路において、出力電圧および入力電流に基づき、所定の算出式にて精度良く、かつ容易に、スイッチング手段に共振電流が流れている時間を算出し、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段がオンからオフに切り替えるようにするので、出力電圧または入力電流の変化によりスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【図面の簡単な説明】
【図１】 本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。
【図２】 (ａ)(ｂ)(ｃ)は共振用リアクトルに流れる共振電流の電流波形図である。
【図３】 本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図である。
【図４】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図５】 本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図である。
【図６】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図７】 第３実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図８】 図７の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである。
【図９】 本発明に係るＤＣ−ＤＣコンバータ回路の第４実施形態を示す回路ブロック図である。
【図１０】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図１１】 第４実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図１２】 図１１の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである。
【図１３】 本発明に係るＤＣ−ＤＣコンバータ回路の第５実施形態を示す回路ブロック図である。
【図１４】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図１５】 本発明に係るＤＣ−ＤＣコンバータ回路の第６実施形態を示す回路ブロック図である。
【図１６】 図１５の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである。
【図１７】 本発明に係るＤＣ−ＤＣコンバータ回路の第７実施形態を示す回路ブロック図である。
【図１８】 (ａ)(ｂ)(ｃ)は共振用リアクトルに流れる共振電流の電流波形図である。
【図１９】 本発明に係るＤＣ−ＤＣコンバータ回路の第８実施形態を示す回路ブロック図である。
【図２０】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２１】 第８実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２２】 図２１の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである。
【図２３】 本発明に係るＤＣ−ＤＣコンバータ回路の第９実施形態を示す回路ブロック図である。
【図２４】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２５】 第９実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２６】 図２５の各部( １ )’，( １ ) 〜 ( ９ )の信号を示すタイミングチャートである。
【図２７】 本発明に係るＤＣ−ＤＣコンバータ回路の第１０実施形態を示す回路ブロック図である。
【図２８】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２９】 第１０実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図３０】 図２９の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである。
【図３１】 ゼロ電流スイッチング方式のＤＣ−ＤＣコンバータ回路の動作を説明するタイミングチャートである。
【符号の説明】
１，１０１ コンバータ回路部
２，１０２ 駆動回路（駆動手段）
３，３０，１０３，１３０，１４０，１７０ 制御回路（検出手段、駆動制御手段、記憶手段）
Ｑ１，Ｑ１１ トランジスタ（スイッチング手段）
Ｌ１，Ｌ１１ 共振用リアクトル
Ｃ１，Ｃ１１ 共振用コンデンサ
【発明の属する技術分野】
本発明は、スイッチング損失を低減するようにしたＤＣ−ＤＣコンバータ回路に関するものである。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータ回路として、半導体スイッチング素子のオンオフを用いたスイッチモードコンバータが知られている。このスイッチモードコンバータは、スイッチング周波数が高くなるとスイッチング損失が増大するため、共振用リアクトルおよび共振用コンデンサからなる共振回路を備え、電圧共振を利用してゼロ電圧でスイッチングを行う方式や、電流共振を利用してゼロ電流でスイッチングを行う方式などを採用することにより、スイッチング損失を低減するようにしている。
【０００３】
図３１はゼロ電流スイッチング方式のＤＣ−ＤＣコンバータ回路の動作を説明するタイミングチャートである。一般に、ゼロ電流スイッチング方式のＤＣ−ＤＣコンバータ回路では、ダイオードにより共振電流ｉ＜０のときに半導体スイッチング素子に電流が流れないように構成されている。そこで、半導体スイッチング素子のオン時間をＴ１００とし、共振電流ｉ≧０の時間をＴ１１０とすると、半導体スイッチング素子のオン時間は、Ｔ１００＞Ｔ１１０の一定値に設定されている。そして、出力電圧は、スイッチング周波数、すなわちオンオフ周期Ｔ２００を変化させることにより制御している。
【０００４】
【発明が解決しようとする課題】
このような共振を利用したＤＣ−ＤＣコンバータ回路における共振周波数は、共振回路のインダクタンスおよびキャパシタンスによって決められるが、動作環境の変化や経年劣化などによるインダクタンスやキャパシタンスなどのパラメータ変化や、それらに起因する入力電圧や出力電流などの変化が生じると、共振電流ｉ＝０になるタイミング、すなわち共振電流ｉ≧０の時間Ｔ１１０が変化してしまう。
【０００５】
ここで、上記従来技術のように半導体スイッチング素子のオン時間Ｔ１００が一定値の場合には、共振電流ｉ＝０になるタイミングが遅れると、半導体スイッチング素子に流れる電流がゼロでないときに当該スイッチング素子がオフすることとなり、その分スイッチング損失が増大してしまうこととなる。
【０００６】
本発明は、上記問題を解決するもので、半導体スイッチング素子のオフタイミングを制御することで、確実にゼロ電流スイッチングを行わせるようにしたＤＣ−ＤＣコンバータ回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に直列に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、前記ＤＣ−ＤＣコンバータ回路は、入力電圧を降圧して出力する降圧形コンバータ回路であり、当該回路の電気信号を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記検出手段は、上記電気信号として入力電圧および出力電流を検出するものであり、上記駆動制御手段は、検出された上記入力電圧および上記出力電流に基づき上記スイッチング手段に共振電流が流れている時間を算出し、上記スイッチング手段のオン時点から当該算出された時間が経過すると上記スイッチング手段をオンからオフに切り替えるものであって、当該駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期が予め格納された記憶手段を備え、所定時間毎に下記式に基づき上記時間を算出するものであることを特徴とする。
Ｔｏ＝Ｔｎ・ ( １＋Ｚｎ・Ｉｏ／Ｖｉ ) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電流が流れている時間
Ｔｎ：共振用リアクトルに流れる共振電流の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉｏ：出力電流
Ｖｉ：入力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【０００８】
この構成によれば、検出された入力電圧および出力電流に基づきスイッチング手段に共振電流が流れている時間が算出され、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段がオンからオフに切り替えられる。これによって、入力電圧または出力電流の変化によりスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングが行われ、スイッチング損失の増大が防止される。
【０００９】
また、予め格納されている上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期を用いて、所定時間毎に上記式によりスイッチング手段に共振電流が流れている時間が算出される。これによって、上記時間の算出が、精度良く、かつ容易に行われることとなる。
【００１０】
本発明の請求項２にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に直列に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、当該回路の電気信号を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記検出手段は、上記電気信号として上記共振用リアクトルに流れる共振電流を検出するものであり、上記駆動制御手段は、検出された上記共振電流に基づいて、上記スイッチング手段をオンからオフに切り替えるものであって、当該駆動制御手段は、上記共振電流が低下して所定値以下になった時点から、共振電流が確実にゼロ以下になる所定時間後に上記スイッチング手段をオンからオフに切り替えるものであることを特徴とする。
【００１１】
この構成によれば、共振電流が低下して所定値以下になった時点から、共振電流が確実にゼロ以下になる所定時間後にスイッチング手段がオンからオフに切り替えられる。ここで、例えば共振電流のピーク値が増大し、スイッチング手段に共振電流が流れている時間が標準状態より長くなる場合には、共振電流が所定値以下になる時点も、標準状態より遅くなる。従って、その場合でも、共振電流が所定値以下になる時点から所定時間後には、スイッチング手段に共振電流が流れていない状態となる。このように、動作環境などの変化により共振電流が変化した場合でも、確実にゼロ電流スイッチングが行われ、スイッチング損失の増大が防止される。
【００１２】
この場合において、上記所定値は、予め設定された一定の値であるとすると、簡易な構成で回路が実現されることとなる。
【００１３】
一方、上記所定値が、上記スイッチング手段のオン時点から所定時間後における上記共振電流の電流値であるとしたり、上記共振電流のピーク値に応じて設定されるものであるとすると、所定値が一定の値でなく共振電流の変化を反映した値になるので、動作環境などの変化に対して、より確実にゼロ電流スイッチングが行われることとなる。
【００１４】
また、上記検出手段は、上記電気信号として、さらに出力電流および上記共振用コンデンサに流れる容量電流を検出するもので、上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記容量電流が所定値以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであるとしてもよい。
【００１５】
この構成によれば、さらに出力電流および共振用コンデンサに流れる容量電流が検出され、スイッチング手段のオン時点から共振電流が出力電流以上になる時点までの経過時間がカウントされ、容量電流が所定値、例えばゼロ以下になった時点から上記カウントした経過時間後にスイッチング手段がオンからオフに切り替えられる。この場合において、出力電流が異常に増大した場合でも、共振によって生じる容量電流は確実にゼロに戻るので、容量電流が所定値以下になった時点を起算時点とすることで、より確実にゼロ電流スイッチングが行われることとなる。
【００１６】
また、上記検出手段は、上記電気信号として、さらに出力電流を検出するもので、上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記共振電流が低下して上記出力電流以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであるとしてもよい。
【００１７】
この構成によれば、さらに出力電流が検出され、スイッチング手段のオン時点から共振電流が出力電流以上になる時点までの経過時間がカウントされ、共振電流が低下して出力電流以下になった時点から上記経過時間後にスイッチング手段がオンからオフに切り替えられる。ここで、動作環境などの変化により共振電流が変化すると、その変化に応じて出力電流や上記経過時間も変化することになるが、その場合でも、スイッチング手段のオン時点から共振電流が出力電流以上になる時点までの時間と、共振電流が低下して出力電流以下になった時点からゼロになる時点までの時間とは、ほぼ一致すると考えられる。従って、動作環境などの変化により共振電流が変化した場合でも、確実にゼロ電流スイッチングが行われ、スイッチング損失の増大が防止される。
【００１８】
本発明の請求項８にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に直列に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、前記ＤＣ−ＤＣコンバータ回路は、入力電圧を昇圧して出力する昇圧形コンバータ回路であり、当該回路の電気信号を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記検出手段は、上記電気信号として出力電圧および入力電流を検出するものであり、上記駆動制御手段は、検出された上記出力電圧および上記入力電流に基づき上記スイッチング手段に共振電流が流れている時間を算出し、上記スイッチング手段のオン時点から当該算出された時間が経過すると上記スイッチング手段をオンからオフに切り替えるものであって、当該駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期が予め格納された記憶手段を備え、所定時間毎に下記式に基づき上記時間を算出するものであることを特徴とする。
Ｔｏ＝Ｔｎ・ ( １＋Ｚｎ・Ｉ in ／Ｖｏ ) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電流が流れている時間
Ｔｎ：共振用リアクトルに流れる共振電流の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉ in ：入力電流
Ｖｏ：出力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【００１９】
この構成によれば、検出された出力電圧および入力電流に基づきスイッチング手段に共振電流が流れている時間が算出され、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段がオンからオフに切り替えられる。これによって、出力電圧または入力電流の変化によりスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングが行われ、スイッチング損失の増大が防止される。
【００２０】
また、予め格納されている上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期を用いて、所定時間毎に上記式によりスイッチング手段に共振電流が流れている時間が算出される。これによって、上記時間の算出が、精度良く、かつ容易に行われることとなる。
【００２１】
【発明の実施の形態】
（第１実施形態）
図１は本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。この回路は、コンバータ回路部１と、駆動回路２と、制御回路３とを備えている。
【００２２】
コンバータ回路部１は、入力端子４，５間に印加される直流入力電圧Ｖｉより低い直流出力電圧Ｖｏを生成して出力端子６，７間に接続される負荷８に印加するもので、公知の全波形ゼロ電流スイッチング方式の降圧形コンバータを構成している。
【００２３】
すなわち、このコンバータ回路部１は、入力電圧Ｖｉをチョッピングするトランジスタ（スイッチング手段）Ｑ１と、このトランジスタＱ１と逆並列に接続され、電流を逆方向に流すためのダイオードＤ１と、トランジスタＱ１に直列に接続された共振用リアクトルＬ１と、共振用コンデンサＣ１と、リアクトルＬ２およびコンデンサＣ２からなり、出力電圧Ｖｏの脈動を抑制するための低域通過フィルタと、トランジスタＱ１がオフしたときにリアクトルＬ２に蓄積されたエネルギーを放出するための還流用ダイオードＤ２とから構成されている。
【００２４】
リアクトルＬ２およびコンデンサＣ２の接続点と出力端子６との間に介設された電流検出回路９は、例えばホール素子または低抵抗からなり、出力電流Ｉｏを検出するもので、出力電流Ｉｏに比例する検出値を制御回路３に送出する。
【００２５】
駆動回路２は、制御回路３からの制御信号に従ってトランジスタＱ１をオンオフさせるものである。
【００２６】
制御回路３は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路２にパルス信号からなる制御信号を送出してトランジスタＱ１のオンオフを制御するもので、以下の機能（イ）〜（ハ）を有する。
【００２７】
（イ）入力電圧Ｖｉ、出力電圧Ｖｏ、出力電流Ｉｏを検出する機能。
【００２８】
（ロ）トランジスタＱ１をオンにした後、ｉ＜０、すなわち共振電流ｉが反転してダイオードＤ１に流れている間に、トランジスタＱ１をオンからオフに切り替えるゼロ電流スイッチングを行う機能。トランジスタＱ１をオンからオフに切り替えるタイミングについては後述する。
【００２９】
（ハ）検出した出力電圧Ｖｏが予め設定された値に一致するように、トランジスタＱ１のスイッチング周波数を制御する機能。
【００３０】
次に、図１、図２を用いて、制御回路３によりトランジスタＱ１をオンからオフに切り替えるタイミングについて説明する。図２(ａ)(ｂ)(ｃ)は共振用リアクトルＬ１に流れる共振電流ｉの電流波形図である。
【００３１】
共振用リアクトルＬ１に流れる共振電流ｉとして、図２(ａ)に示すような波形の電流ｉが流れるが、この電流ｉは、下記式（１）で表わされる。
ｉ＝Ｉｏ＋Ｉｐ・sinωｔ …（１）
ここで、ωは共振用リアクトルＬ１および共振用コンデンサＣ１からなる共振回路の共振角周波数、Ｉｐは共振電流ｉの交流成分の振幅である。この共振角周波数ωは、下記式（２）で表わされる。
１／ω＝√(Ｌｒ・Ｃｒ) …（２）
但し、共振用リアクトルＬ１のインダクタンスをＬｒ、共振用コンデンサＣ１のキャパシタンスをＣｒとする。
【００３２】
図２(ａ)において、Ｔｏはｉ≧０の時間、Ｔ１はｉ＝０からｉ＝Ｉｏになるまでの時間、Ｔｎは共振電流ｉの周期である。ここで、同図より、
Ｉｐ・sin(ωＴ１)＝Ｉｏ …（３）
であるので、
Ｔ１＝sin-1(Ｉｏ／Ｉｐ)／ω …（４）
が得られる。また、
Ｉｐ＝Ｖｉ／Ｚｎ …（５）
である。ここで、Ｚｎは特性インピーダンスで、下記式（６）で表わされる。
Ｚｎ＝√(Ｌｒ／Ｃｒ) …（６）
従って、上記式（４）は、
Ｔ１＝sin-1(Ｉｏ・Ｚｎ／Ｖｉ)／ω…（７）
と表わせる。
【００３３】
また、図２(ａ)から分かるように、
Ｔｏ＝Ｔｎ／２＋２・Ｔ１ …（８）
が成立する。
【００３４】
ここで、Ｉｏ＝０のときは、図２(ｂ)に示すように、Ｔ１＝０で、Ｔｏ＝Ｔｎ／２となる。また、Ｉｏ＝Ｉｐのときは、図２(ｃ)に示すように、Ｔｏ＝Ｔｎになる。
【００３５】
従って、上記式（８）より、Ｉｏ＝０のときはＴ１＝０で、Ｉｏ＝ＩｐのときはＴ１＝Ｔｎ／４になる。すなわち、Ｉｏが０からＩｐに変化すると、Ｔ１は０からＴｎ／４に変化する。このＴ１の変化を直線変化、すなわちＩｏの１次関数で近似すると、上記式（７）より、
Ｔ１＝(Ｉｏ・Ｚｎ／Ｖｉ)・Ｔｎ／４…（９）
が得られる。この式（９）を上記式（８）に代入すると、
Ｔｏ＝Ｔｎ／２ ＋Ｔｎ・Ｉｏ・Ｚｎ／(２・Ｖｉ) …（１０）
が得られる。
【００３６】
コンバータ回路部１において、共振用リアクトルＬ１のインダクタンスＬｒおよび共振用コンデンサＣ１のキャパシタンスＣｒは既知であり、各値Ｌｒ，Ｃｒが決まると、周期Ｔｎおよび特性インピーダンスＺｎが決まる。そこで、制御回路３のメモリに、周期Ｔｎおよび特性インピーダンスＺｎの各値を予め格納しておく。
【００３７】
そして、制御回路３は、メモリに格納されている各値Ｔｎ，Ｚｎと、検出した入力電圧Ｖｉおよび出力電流Ｉｏとを用いて、上記式（１０）に従って、時間Ｔｏを算出し、トランジスタＱ１のオン時点から時間Ｔｏが経過した時点で、トランジスタＱ１をオンからオフに切り替える。
【００３８】
なお、上記時間Ｔｏの算出は、所定時間（例えば数msec）ごとに行うようにすればよい。
【００３９】
このように、第１実施形態によれば、入力電圧Ｖｉおよび出力電流Ｉｏを検出し、上記式（１０）に従って時間Ｔｏを算出し、トランジスタＱ１のオン時点から時間Ｔｏが経過した時点でトランジスタＱ１をオンからオフに切り替えるようにしているので、動作環境の変化などにより、入力電圧Ｖｉおよび出力電流Ｉｏが変化することによって、ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【００４０】
（第２実施形態）
図３は本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図、図４は共振電流ｉの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１と同一物には同一符号を付している。
【００４１】
図３において、共振用リアクトルＬ１に直列に接続された電流検出回路１０は、例えばカレントトランスからなり、共振用リアクトルＬ１に流れる共振電流ｉを検出するもので、共振電流ｉに比例する検出値を比較回路１１に送出する。
【００４２】
比較回路１１は、電流検出回路１０により検出される共振電流ｉと、電流閾値生成回路１２で生成される閾値Ｉ１（Ｉ１＞０）とを比較して、共振電流ｉが低下してｉ≦Ｉ１になると、その旨の検出信号を遅延回路１３に送出するものである。
【００４３】
制御回路３０は、出力電圧Ｖｏと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖｏが一定値に維持されるようなスイッチング周波数で駆動回路２にオン信号Ｓonを送出するものである。また、制御回路３０は、クロック同期信号を遅延回路１３に送出する。
【００４４】
遅延回路１３は、制御回路３０から送られてくるクロック同期信号に基づき、比較回路１１による検出信号の出力時点からの経過時間をカウントし、所定時間Ｔ２が経過すると、駆動回路２にオフ信号Ｓoffを送出するものである。
【００４５】
この所定時間Ｔ２は、共振電流ｉが所定値Ｉ１以下になった時点から確実にｉ＜０になるまでの時間に予め設定されている。
【００４６】
駆動回路２は、制御回路３０からオン信号Ｓonが入力されるとトランジスタＱ１をオンにし、遅延回路１３からオフ信号Ｓoffが入力されるとトランジスタＱ１をオンからオフに切り替える。
【００４７】
この構成により、図４に示すように、共振電流ｉが低下してｉ≦Ｉ１になった時点から所定時間Ｔ２が経過すると、トランジスタＱ１がオフにされる。
【００４８】
このように、第２実施形態によれば、共振用リアクトルＬ１に流れる共振電流ｉがｉ≦Ｉ１になった時点から確実にｉ＜０になるまでの所定時間Ｔ２を予め設定しておき、共振電流ｉ（瞬時値）を検出し、共振電流ｉがｉ≦Ｉ１になった時点から所定時間Ｔ２の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１や共振用コンデンサＣ１の各値Ｌｒ，Ｃｒが変化することによって、共振電流ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。従って、スイッチング損失の増大を未然に防止することができる。
【００４９】
（第３実施形態）
図５は本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図、図６は共振電流ｉの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１と同一物には同一符号を付す。
【００５０】
図５において、制御回路３０は、トランジスタＱ１のオン時点から計時のためのクロック同期信号を遅延回路２１，２２に送出するものである。遅延回路２１は、電流検出回路１０により検出される共振電流ｉを取り込むとともに、制御回路３０から送られてくるクロック同期信号に基づきトランジスタＱ１のオン時点からの経過時間をカウントし、所定時間Ｔ１１が経過した時点での共振電流ｉを保持回路２３に送出するものである。
【００５１】
保持回路２３は、遅延回路２１から送られてくる共振電流ｉを閾値Ｉ２として保持して比較回路２４に送出するものである。比較回路２４は、電流検出回路１０により検出される共振電流ｉを取り込み、共振電流ｉと保持回路２３から送られる閾値Ｉ２とを比較して、共振電流ｉが低下してｉ≦Ｉ２になると、その旨の検出信号を遅延回路２２に送出するものである。
【００５２】
遅延回路２２は、制御回路３０から送られてくるクロック同期信号に基づき比較回路２４による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ１２（＞Ｔ１１）が経過した時点でオフ信号Ｓoffを駆動回路２に送出するものである。また、遅延回路２２は、オフ信号Ｓoffの出力後に、保持回路２３で保持されている閾値Ｉ２をリセットする。
【００５３】
この構成により、図６に示すように、トランジスタＱ１のオン時点から所定時間Ｔ１１が経過した時点での共振電流ｉが閾値Ｉ２とされ、共振電流ｉが低下してｉ≦Ｉ２になった時点から所定時間Ｔ１２（＞Ｔ１１）が経過すると、トランジスタＱ１がオンからオフに切り替えられる。
【００５４】
図７は、第３実施形態の、より具体的な回路構成例を示す回路ブロック図、図８は図７の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図７及び図８では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図７ではコンバータ回路部１の図示を省略し、図３と同一物には同一符号を付している。
【００５５】
図７において、スイッチ３１，３２は、例えばトランジスタからなり、スイッチ３１は通常オン状態で、スイッチ３２は通常オフ状態になっている。
【００５６】
電圧周波数変換（Ｖ／Ｆ）回路３３は、出力電圧Ｖｏと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するものである。制御回路３００は、このスイッチング周波数で決まるタイミングで、オン信号Ｓonを駆動回路２に送出するものである（図８の(１)）。また、制御回路３００は、オン信号Ｓonを送出した時点から計時のためのクロック同期信号を第１遅延回路３４に送出する。
【００５７】
オン信号ＳonによりトランジスタＱ１がオンになると、共振電流ｉが比較回路３５に取り込まれる（図８の(２)）。第１遅延回路３４は、トランジスタＱ１のオン時点から経過時間をカウントし、所定時間Ｔ１１が経過すると、スイッチ３１をオフにし、比較回路３５は、スイッチ３１がオフにされた時点の共振電流ｉの瞬時値を閾値Ｉ２として保持する（図８の(３)）。そして、比較回路３５は、変化する共振電流ｉと閾値Ｉ２とを比較し、ｉ≧Ｉ２の間、オン（ハイレベル）信号を出力する（図８の(４)）。
【００５８】
第２遅延回路３６は、比較回路３５からの出力信号を所定時間Ｔ１２だけ遅延して出力する（図８の(５)）。なお、Ｔ１２＞Ｔ１１に設定されている。
【００５９】
この第２遅延回路３６からの出力信号は、第３遅延回路３７によりさらに所定時間Ｔ１３だけ遅延されるとともに（図８の(６)）、インバータゲート回路３８により反転される（図８の(７)）。
【００６０】
アンドゲート回路３９は、これらの信号の論理積を合成してパルス信号を生成し（図８の(８)）、制御回路３００および第４遅延回路４０に送出する。
【００６１】
制御回路３００は、アンドゲート回路３９からパルス信号が入力されると、駆動回路２にオフ信号Ｓoffを送出する（図８の(１)）。第４遅延回路４０は、アンドゲート回路３９から入力されるパルス信号を所定時間Ｔ１４だけ遅延してスイッチ３２に出力し（図８の(９)）、このパルス信号によってスイッチ３２がオンにされて比較回路３５に保持されていた閾値Ｉ２がリセットされる。
【００６２】
従って、図８に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点から所定時間Ｔ１２後、ｉ≦Ｉ２になった時点から所定時間Ｔ１２後になる。ここで、Ｔ１２は、Ｔ１２＞Ｔ１１であって、オフ信号Ｓoffがｉ＜０の間に出力されるような値に設定されているので、確実にゼロ電流スイッチングが行われることとなる。
【００６３】
また、共振電流ｉの１周期ごとに、比較回路３５に保持されている閾値Ｉ２がリセットされる。従って、図８の(２)，(３)において、例えば左側の共振電流ｉより右側の共振電流ｉが増大している場合には、スイッチ３１がオフにされた時点の共振電流ｉの各瞬時値Ｉ２１，Ｉ２２はＩ２１＜Ｉ２２となり、左側の共振電流ｉより右側の共振電流ｉにおける閾値Ｉ２のレベルが増大することとなる。
【００６４】
ここで、左側の共振電流ｉの波形において、トランジスタＱ１のオン時点から瞬時値Ｉ２１になるまでの時間と、瞬時値Ｉ２１からｉ＝０になるまでの時間とは、ほぼ同一の値になる。また、右側の共振電流ｉの波形において、トランジスタＱ１のオン時点から瞬時値Ｉ２２になるまでの時間と、瞬時値Ｉ２２からｉ＝０になるまでの時間とは、やはり、ほぼ同一の値になる。
【００６５】
従って、トランジスタＱ１のオン時点から所定時間Ｔ１１が経過した時点での共振電流ｉの瞬時値を閾値とすることで、閾値のレベルに関係なく、共振電流ｉが閾値以下になった時点から所定時間Ｔ１１が経過した時点で、共振電流ｉ≒０になるということが言える。
【００６６】
このように、第３実施形態によれば、トランジスタＱ１のオン時点から所定時間Ｔ１１が経過した時点の共振電流ｉの瞬時値を閾値とし、共振電流ｉが閾値以下になった時点から所定時間Ｔ１２（＞Ｔ１１）の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００６７】
特に、共振電流ｉの大きさや波形が変化すると、所定時間Ｔ１１が経過した時点の瞬時値が変化するため、閾値は共振電流ｉの変化に応じて変化することになるが、その変化した閾値からｉ＝０になる時点までに要する時間は殆ど変化しないので、動作環境の変化や経年劣化などにより共振電流ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【００６８】
（第４実施形態）
図９は本発明に係るＤＣ−ＤＣコンバータ回路の第４実施形態を示す回路ブロック図、図１０は共振電流ｉの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図３と同一物には同一符号を付す。
【００６９】
図９において、制御回路３０は、トランジスタＱ１のオン時点から計時のためのクロック同期信号を遅延回路４１に送出するものである。保持回路４２は、電流検出回路１０により検出される共振電流ｉのピーク値を保持するもので、分圧回路４３は、保持回路４２で保持されているピーク値の所定比（＜１）を閾値として比較回路４４に送出するものである。
【００７０】
比較回路４４は、電流検出回路１０により検出される共振電流ｉと分圧回路４３から送られる閾値とを比較して、共振電流ｉが低下して閾値以下になると、その旨の検出信号を遅延回路４１に送出するものである。
【００７１】
遅延回路４１は、制御回路３０から送られてくるクロック同期信号に基づき比較回路４４による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ２１が経過した時点でオフ信号Ｓoffを駆動回路２に送出するものである。
【００７２】
この構成により、図１０に示すように、共振電流ｉ（図中、太実線）のピーク値ｉｐ（図中、細実線）が保持され、このピーク値ｉｐの所定比（＜１）が閾値ｉth（図中、細実線）とされ、共振電流ｉが低下してｉ≦ｉthになった時点から所定時間Ｔ２１が経過すると、トランジスタＱ１がオフにされる。
【００７３】
なお、保持回路４２は、例えばコンデンサで構成され、図１０に示すようにピーク値ｉｐは漸減しているので、保持回路４２が保持するピーク値を１周期ごとにリセットする必要はない。
【００７４】
図１１は、第４実施形態の、より具体的な回路構成例を示す回路ブロック図、図１２は図１１の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである（なお、図１１及び図１２では、上記 ( １ ) 〜 ( ８ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１１ではコンバータ回路部１の図示を省略し、図９と同一物には同一符号を付している。
【００７５】
電圧周波数変換（Ｖ／Ｆ）回路５１は、出力電圧Ｖｏと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するものである。制御回路３００は、このスイッチング周波数で決まるタイミングで、オン信号Ｓonを駆動回路２に送出するものである（図１２の(１)）。
【００７６】
オン信号ＳonによりトランジスタＱ１がオンになると、共振電流ｉが、比較回路５２に取り込まれるとともに（図１２の(２)）、抵抗Ｒ４１，Ｒ４２の直列回路にコンデンサＣ４１が並列に接続されてなる回路に入力される。抵抗Ｒ４１，Ｒ４２の接続点は比較回路５２に接続されており、共振電流ｉによりコンデンサＣ４１が充電されるとともに、その充電電圧の抵抗Ｒ４１，Ｒ４２による分圧値が閾値として比較回路５２に入力される（図１２の(３)）。
【００７７】
ここで、図１２の(２)，(３)に示すｉｐ，ｉthの関係は、抵抗Ｒ４１，Ｒ４２の抵抗値をＲ41，Ｒ42とすると、
ｉth＝ｉｐ・Ｒ42／(Ｒ41＋Ｒ42)
と表わされる。コンデンサＣ４１は保持回路４２を構成し、抵抗Ｒ４１，Ｒ４２は分圧回路４３を構成している。
【００７８】
比較回路５２は、変化する共振電流ｉと閾値ｉthとを比較し、ｉ≧ｉthの間、オン（ハイレベル）信号を出力する（図１２の(４)）。
【００７９】
第５遅延回路５３は、比較回路５２からの出力信号を所定時間Ｔ２１だけ遅延して出力する（図１２の(５)）。この第５遅延回路５３からの出力信号は、第６遅延回路５４により所定時間Ｔ２２だけ遅延されるとともに（図１２の(６)）、インバータゲート回路５５により反転される（図１２の(７)）。
【００８０】
アンドゲート回路５６は、これらの信号の論理積を合成してパルス信号を生成し（図１２の(８)）、制御回路３００に出力する。
【００８１】
制御回路３００は、アンドゲート回路５６からパルス信号が入力されると、駆動回路２にオフ信号Ｓoffを出力し、これによってトランジスタＱ１はオフになる（図１２の(１)）。
【００８２】
従って、図１２に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点から所定時間Ｔ２１後、すなわちｉ≦ｉthになった時点から所定時間Ｔ２１後になる。ここで、Ｔ２１はオフ信号Ｓoffがｉ＜０の間に出力されるように設定されているので、確実にゼロ電流スイッチングが行われる。
【００８３】
このように、第４実施形態によれば、共振電流ｉのピーク値ｉｐの所定比ｉthを閾値とし、共振電流ｉが閾値以下になった時点から所定時間Ｔ２１の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００８４】
また、動作環境の変化や経年劣化などにより、共振電流ｉの大きさや波形が変化すると、その変化に応じて閾値ｉthが変化することになるので、動作環境などの変化によりｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【００８５】
（第５実施形態）
図１３は本発明に係るＤＣ−ＤＣコンバータ回路の第５実施形態を示す回路ブロック図、図１４は共振電流ｉの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１、図３と同一物には同一符号を付す。
【００８６】
図１３において、共振用コンデンサＣ１に直列に接続された電流検出回路６０は、例えばカレントトランスからなり、共振用コンデンサＣ１に流れる容量電流ｉｃを検出するもので、容量電流ｉｃに比例する検出値を後述する比較回路６４に送出する。
【００８７】
比較回路６１は、電流検出回路１０により検出される共振電流ｉと電流検出回路９により検出される出力電流Ｉｏとを比較して、共振電流ｉが増大してｉ≧Ｉｏになると、その旨の検出信号を遅延回路１３に送出するものである。
【００８８】
制御回路３０は、出力電圧Ｖｏと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖｏが一定値に維持されるようなスイッチング周波数で駆動回路２にオン信号Ｓonを送出するものである。また、制御回路３０は、クロック同期信号を計時回路６２に送出する。
【００８９】
計時回路６２は、制御回路３０から送られてくるクロック同期信号に基づき、トランジスタＱ１のオン時点から、比較回路６１による検出信号の出力時点までの経過時間Ｔ３１をカウントし、その時間Ｔ３１を遅延回路６３に送出するものである。
【００９０】
比較回路６４は、電流検出回路６０により検出される容量電流ｉｃと閾値生成回路６５で生成される閾値（本実施形態ではゼロ、すなわちアースレベル）とを比較して、一旦増大した容量電流ｉｃが低下して閾値に一致すると、その旨の検出信号を遅延回路６３に送出するものである。
【００９１】
遅延回路６３は、比較回路６４による検出信号の出力時点からの経過時間をカウントし、計時回路６２から送出されている時間Ｔ３１に一致すると、駆動回路２にオフ信号Ｓoffを出力する。
【００９２】
駆動回路２は、制御回路３０からオン信号Ｓonが入力されるとトランジスタＱ１をオンにし、遅延回路６３からオフ信号Ｓoffが入力されるとトランジスタＱ１をオンからオフに切り替える。
【００９３】
この構成により、図１４に示すように、トランジスタＱ１のオン時点から共振電流ｉがｉ＝Ｉｏになるまでの時間Ｔ３１がカウントされるとともに、容量電流ｉｃが検出される。そして、容量電流ｉｃがゼロになった時点から時間Ｔ３１が経過すると、トランジスタＱ１がオンからオフに切り替えられる。
【００９４】
このように、第５実施形態によれば、トランジスタＱ１のオン時点から共振電流ｉが出力電流Ｉｏに一致する時点までの時間Ｔ３１をカウントし、共振用コンデンサＣ１に流れる容量電流ｉｃを検出し、容量電流ｉｃがゼロになった時点から時間Ｔ３１の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１や共振用コンデンサＣ１の各値Ｌｒ，Ｃｒが変化し、共振電流ｉの波形や大きさが変化してｉ＝０になる位置が変化した場合でも、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００９５】
特に、出力電流Ｉｏが異常に増大した場合でも、共振用コンデンサＣ１に流れる容量電流ｉｃは確実にゼロになるため、容量電流ｉｃがゼロになった時点を起算時点とすることで、より確実にゼロ電流スイッチングを行うことができる。
【００９６】
（第６実施形態）
図１５は本発明に係るＤＣ−ＤＣコンバータ回路の第６実施形態を示す回路ブロック図、図１６は図１５の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである（なお、図１５及び図１６では、上記 ( １ ) 〜 ( ８ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１５ではコンバータ回路部１の図示を省略している。
【００９７】
電圧周波数変換（Ｖ／Ｆ）回路７１は、出力電圧Ｖｏと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するものである。制御回路３００は、このスイッチング周波数で決まるタイミングで、オン信号Ｓonを駆動回路２に送出するもので、このオン信号ＳonによってトランジスタＱ１がオンにされる（図１６の(１)）。
【００９８】
オン信号ＳonによりトランジスタＱ１がオンになると、共振電流ｉおよび出力電流Ｉｏが比較回路７２に入力される（図１６の(２)，(３)）。
【００９９】
比較回路７２は、共振電流ｉと出力電流Ｉｏとを比較し、ｉ≧Ｉｏのときにオン（ハイレベル）信号を出力する（図１６の(４)）。
【０１００】
第７遅延回路７３は、比較回路７２からの出力信号を所定時間Ｔ４１だけ遅延して出力する（図１６の(５)）。この第７遅延回路７３からの出力信号は、第８遅延回路７４により所定時間Ｔ４２だけ遅延されるとともに（図１６の(６)）、インバータゲート回路７５により反転される（図１６の(７)）。
【０１０１】
アンドゲート回路７６は、これらの信号の論理積を合成してパルス信号を生成し（図１６の(８)）、制御回路３００に出力する。
【０１０２】
制御回路３００は、アンドゲート回路７６からパルス信号が入力されると、駆動回路２にオフ信号Ｓoffを出力し、これによってトランジスタＱ１はオフになる（図１６の(１)）。
【０１０３】
従って、図１６に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点から所定時間Ｔ４１後、すなわちｉ≦Ｉｏになった時点から所定時間Ｔ４１後になる。
【０１０４】
ここで、Ｔ４１はオフ信号Ｓoffがｉ＜０の間に出力されるように設定されている。すなわち、図１６に示すように、ｉ≦Ｉｏになった時点からｉ＝０になる時点までの経過時間をＴ４３とすると、Ｔ４１＞Ｔ４３（本実施形態では、例えばＴ４１＝Ｔｎ／４、Ｔｎは共振電流ｉの周期）に設定されている。これによって、確実にゼロ電流スイッチングが行われることとなる。
【０１０５】
このように、第６実施形態によれば、共振電流ｉが出力電流Ｉｏ以下になった時点から所定時間Ｔ４１の経過後にトランジスタＱ１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１０６】
また、動作環境の変化や経年劣化などにより、共振電流ｉの大きさや波形が変化して出力電流Ｉｏが変化すると、その変化に応じて閾値が変化することになるので、動作環境などの変化によりｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【０１０７】
なお、上記各実施形態では、コンバータ回路部１として、全波形ゼロ電流スイッチング方式の降圧形コンバータを用いて説明しているが、これに限られず、例えば半波形ゼロ電流スイッチング方式や昇圧形コンバータなどを含む一般のゼロ電流スイッチング方式コンバータに適用することができる。
【０１０８】
そこで、以下に、全波形ゼロ電流スイッチング方式の昇圧形コンバータの具体的な形態例について、第７〜第１０実施形態として説明する。
【０１０９】
（第７実施形態）
図１７は本発明に係るＤＣ−ＤＣコンバータ回路の第７実施形態を示す回路ブロック図である。この回路は、コンバータ回路部１０１と、駆動回路１０２と、制御回路１０３とを備えている。
【０１１０】
コンバータ回路部１０１は、入力端子１０４，１０５間に印加される直流入力電圧Ｖｉより高い直流出力電圧Ｖｏを生成して出力端子１０６，１０７間に接続される負荷１０８に印加するもので、公知の全波形ゼロ電流スイッチング方式の昇圧形コンバータを構成している。
【０１１１】
すなわち、このコンバータ回路部１０１は、入力電圧Ｖｉをチョッピングするトランジスタ（スイッチング手段）Ｑ１１と、このトランジスタＱ１１と逆並列に接続され、電流を逆方向に流すためのダイオードＤ１１と、トランジスタＱ１１に直列に接続された共振用リアクトルＬ１１と、共振用コンデンサＣ１１と、トランジスタＱ１１がオンのときにエネルギーを蓄積するためのリアクトルＬ１２と、出力電圧Ｖｏを平滑するためのコンデンサＣ１２と、出力側から入力側への電流の逆流を阻止するためのダイオードＤ１２とから構成されている。
【０１１２】
入力端子１０４とリアクトルＬ１２との間に介設された電流検出回路１０９は、例えばホール素子または低抵抗からなり、入力電流Ｉinを検出するもので、入力電流Ｉinに比例する検出値を制御回路１０３に送出する。
【０１１３】
駆動回路１０２は、制御回路１０３からの制御信号に従ってトランジスタＱ１１をオンオフさせるものである。
【０１１４】
制御回路１０３は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路１０２にパルス信号からなる制御信号を送出してトランジスタＱ１１のオンオフを制御するもので、以下の機能（ニ）〜（ヘ）を有する。
【０１１５】
（ニ）入力電圧Ｖｉ、入力電流Ｉin、出力電圧Ｖｏを検出する機能。
【０１１６】
（ホ）トランジスタＱ１１をオンにした後、ｉ＜０、すなわち共振電流ｉが反転してダイオードＤ１１に流れている間に、トランジスタＱ１１をオンからオフに切り替えるゼロ電流スイッチングを行う機能。トランジスタＱ１１をオンからオフに切り替えるタイミングについては後述する。
【０１１７】
（ヘ）検出した出力電圧Ｖｏが予め設定された値に一致するように、トランジスタＱ１１のスイッチング周波数を制御する機能。
【０１１８】
次に、図１７、図１８を用いて、制御回路１０３によるトランジスタＱ１１のオンからオフへの切替タイミングについて説明する。図１８(ａ)(ｂ)(ｃ)は共振用リアクトルＬ１１に流れる共振電流ｉの電流波形図である。
【０１１９】
共振用リアクトルＬ１１に流れる共振電流ｉとして、図１８(ａ)に示すような波形の電流ｉが流れるが、この電流ｉは、
ｉ＝Ｉin＋Ｉｑ・sinωｔ …（11）
と表わされる。ここで、ωは共振用リアクトルＬ１１および共振用コンデンサＣ１１からなる共振回路の共振角周波数、Ｉｑは共振電流ｉの交流成分の振幅である。
【０１２０】
この共振角周波数ωは、
１／ω＝√(Ｌｒ・Ｃｒ) …（12）
と表わされる。但し、共振用リアクトルＬ１１のインダクタンスをＬｒ、共振用コンデンサＣ１１のキャパシタンスをＣｒとする。
【０１２１】
図１８(ａ)において、Ｔｏはｉ≧０の時間、Ｔ５１はｉ＝０からｉ＝Ｉinになるまでの時間、Ｔｎは共振電流ｉの周期である。ここで、同図より、
Ｉｑ・sin(ωＴ５１)＝Ｉin …（13）
であるので、
Ｔ５１＝sin-1(Ｉin／Ｉｑ)／ω …（14）
が得られる。また、
Ｉｑ＝Ｖｏ／Ｚｎ …（15）
である。ここで、Ｚｎは特性インピーダンスで、
Ｚｎ＝√(Ｌｒ／Ｃｒ) …（16）
と表わされる。従って、上記式（14）は、
Ｔ５１＝sin-1(Ｉin・Ｚｎ／Ｖｏ)／ω…（17）
と表わせる。
【０１２２】
また、図１８(ａ)から分かるように、
Ｔｏ＝Ｔｎ／２＋２・Ｔ５１ …（18）
が成立する。
【０１２３】
ここで、Ｉin＝０のときは、図１８(ｂ)に示すように、Ｔ５１＝０で、Ｔｏ＝Ｔｎ／２となる。また、Ｉin＝Ｉｑのときは、図１８(ｃ)に示すように、Ｔｏ＝Ｔｎになる。
【０１２４】
従って、上記式（18）より、Ｉin＝０のときはＴ５１＝０で、Ｉin＝ＩｑのときはＴ５１＝Ｔｎ／４になる。すなわち、Ｉinが０からＩｑに変化すると、Ｔ５１は０からＴｎ／４に変化する。このＴ５１の変化を直線変化、すなわちＩinの１次関数で近似すると、上記式（17）より、
Ｔ５１＝(Ｉin・Ｚｎ／Ｖｏ)・Ｔｎ／４…（19）
が得られる。この式（19）を上記式（18）に代入すると、
Ｔｏ＝Ｔｎ・(１＋Ｉin・Ｚｎ／Ｖｏ)／２…（20）
が得られる。
【０１２５】
コンバータ回路部１０１において、共振用リアクトルＬ１１のインダクタンスＬｒおよび共振用コンデンサＣ１１のキャパシタンスＣｒは既知であり、各値Ｌｒ，Ｃｒが決まると、周期Ｔｎおよび特性インピーダンスＺｎが決まる。そこで、制御回路１０３のメモリに、周期Ｔｎおよび特性インピーダンスＺｎの各値を予め格納しておく。
【０１２６】
そして、制御回路１０３は、メモリに格納されている各値Ｔｎ，Ｚｎと、検出した出力電圧Ｖｏおよび入力電流Ｉinとを用いて、上記式（20）に従って、時間Ｔｏを算出し、トランジスタＱ１１のオン時点から時間Ｔｏが経過した時点で、トランジスタＱ１１をオンからオフに切り替える。
【０１２７】
なお、上記時間Ｔｏの算出は、所定時間（例えば数msec）ごとに行うようにすればよい。
【０１２８】
このように、第７実施形態によれば、出力電圧Ｖｏおよび入力電流Ｉinを検出し、上記式（20）に従って時間Ｔｏを算出し、トランジスタＱ１１のオン時点から時間Ｔｏが経過した時点でトランジスタＱ１１をオンからオフに切り替えるようにしているので、コンバータ回路部１０１の回路構成が決まると共振回路のインダクタンスＬｒおよびキャパシタンスＣｒが一定値に決まることから、動作環境の変化などにより、出力電圧Ｖｏおよび入力電流Ｉinが変化することによってｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【０１２９】
（第８実施形態）
図１９は本発明に係るＤＣ−ＤＣコンバータ回路の第８実施形態を示す回路ブロック図、図２０は共振電流ｉの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付している。
【０１３０】
図１９において、共振用リアクトルＬ１１に直列に接続された電流検出回路１１０は、例えばカレントトランスからなり、共振用リアクトルＬ１１に流れる共振電流ｉを検出するもので、共振電流ｉに比例する検出値を比較回路１１１に送出する。
【０１３１】
比較回路１１１は、電流検出回路１１０により検出される共振電流ｉと、電流閾値生成回路１１２で生成される閾値Ｉ３１（Ｉ３１＞０）とを比較して、共振電流ｉが低下してｉ≦Ｉ３１になると、その旨の検出信号を遅延回路１１３に送出するものである。
【０１３２】
制御回路１３０は、出力電圧Ｖｏと設定値生成回路１１４で生成される設定値とを比較して、出力電圧Ｖｏが一定値に維持されるようなスイッチング周波数で駆動回路１０２にオン信号Ｓonを送出するものである。また、制御回路１３０は、クロック同期信号を遅延回路１１３に送出する。
【０１３３】
遅延回路１１３は、制御回路１３０から送られてくるクロック同期信号に基づき、比較回路１１１による検出信号の出力時点からの経過時間をカウントし、所定時間Ｔ６１が経過すると、駆動回路１０２にオフ信号Ｓoffを送出するものである。
【０１３４】
この所定時間Ｔ６１は、共振電流ｉが所定値Ｉ３１以下になった時点から確実にｉ＜０になるまでの時間に予め設定されている。
【０１３５】
駆動回路１０２は、制御回路１３０からオン信号Ｓonが入力されるとトランジスタＱ１１をオンにし、遅延回路１１３からオフ信号Ｓoffが入力されるとトランジスタＱ１１をオンからオフに切り替える。
【０１３６】
このような構成により、図２０に示すように、共振電流ｉが低下してｉ≦Ｉ３１になった時点から所定時間Ｔ６１が経過すると、トランジスタＱ１１がオフにされる。
【０１３７】
図２１は、第８実施形態の、より具体的な回路構成例を示す回路ブロック図、図２２は図２１の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図２１及び図２２では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２１ではコンバータ回路部１０１の図示を省略し、図１９と同一物には同一符号を付している。
【０１３８】
図２１において、電圧周波数変換（Ｖ／Ｆ）回路１３１は、出力電圧Ｖｏと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１３２に送出する（図２２の(１)）。合成回路１３２は、このタイミング信号に基づき、オン信号Ｓonを駆動回路１０２に送出するものである（図２２の(９)）。
【０１３９】
オン信号ＳonによりトランジスタＱ１１がオンになると、共振電流ｉが比較回路１１１に取り込まれる（図２２の(２)）。一方、電流閾値生成回路１１２で生成される閾値Ｉ３１が比較回路１１１に取り込まれる（図２２の(３)）。
【０１４０】
そして、比較回路１１１は、変化する共振電流ｉと閾値Ｉ３１とを比較し、ｉ≧Ｉ３１の間、オン（ハイレベル）信号を出力する（図２２の(４)）。遅延回路１３３は、比較回路１１１からの出力信号を所定時間Ｔ６１だけ遅延して出力する（図２２の(５)）。この遅延回路１３３からの出力信号は、遅延回路１３４によりさらに所定時間Ｔ６２だけ遅延されるとともに（図２２の(６)）、インバータゲート回路１３５により反転される（図２２の(７)）。
【０１４１】
アンドゲート回路１３６は、これらの信号の論理積を合成してパルス信号を生成し（図２２の(８)）、合成回路１３２に送出する。
【０１４２】
合成回路１３２は、アンドゲート回路１３６からパルス信号が入力されると、駆動回路１０２にオフ信号Ｓoffを送出する（図２２の(９)）。
【０１４３】
本実施形態では、閾値Ｉ３１は、例えば負荷１０８（図１９）に流れる負荷電流としている。
【０１４４】
また、図２２に示すように、共振電流ｉがピーク値から低下してｉ≦Ｉ３１になった時点からｉ＝０になるまでの時間をＴ６０とすると、Ｔ６１＞Ｔ６０に設定されており、本実施形態では、例えばＴ６１＝Ｔｎ／４に設定され、これによって、確実にゼロ電流スイッチングが行われることとなる。
【０１４５】
このように、第８実施形態によれば、共振用リアクトルＬ１に流れる共振電流ｉがｉ≦Ｉ３１になった時点から確実にｉ＜０になるまでの所定時間Ｔ６１を予め設定しておき、共振電流ｉ（瞬時値）を検出し、共振電流ｉがｉ≦Ｉ３１になった時点から所定時間Ｔ６１の経過後にトランジスタＱ１１をオンからオフに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１や共振用コンデンサＣ１の各値Ｌｒ，Ｃｒが変化することによって、共振電流ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。従って、スイッチング損失の増大を未然に防止することができる。
【０１４６】
（第９実施形態）
図２３は本発明に係るＤＣ−ＤＣコンバータ回路の第９実施形態を示す回路ブロック図、図２４は共振電流ｉの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付す。
【０１４７】
図２３において、制御回路１４０は、トランジスタＱ１１のオン時点から計時のためのクロック同期信号を遅延回路１４１，１４２に送出するものである。遅延回路１４１は、電流検出回路１１０により検出される共振電流ｉを取り込むとともに、制御回路１４０から送られてくるクロック同期信号に基づきトランジスタＱ１１のオン時点からの経過時間をカウントし、所定時間Ｔ７１が経過した時点での共振電流ｉを保持回路１４３に送出するものである。
【０１４８】
保持回路１４３は、遅延回路１４１から送られてくる共振電流ｉを閾値Ｉ３２として保持して比較回路１４４に送出するものである。比較回路１４４は、電流検出回路１１０により検出される共振電流ｉを取り込み、共振電流ｉと保持回路１４３から送られる閾値Ｉ３２とを比較して、共振電流ｉが低下してｉ≦Ｉ３２になると、その旨の検出信号を遅延回路１４２に送出するものである。
【０１４９】
遅延回路１４２は、制御回路１４０から送られてくるクロック同期信号に基づき比較回路１４４による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ７２（＞Ｔ７１）が経過した時点でオフ信号Ｓoffを駆動回路１０２に送出するものである。また、遅延回路１４２は、オフ信号Ｓoffの出力後に、保持回路１４３で保持されている閾値Ｉ３２をリセットする。
【０１５０】
この構成により、図２４に示すように、トランジスタＱ１１のオン時点から所定時間Ｔ７１が経過した時点での共振電流ｉが閾値Ｉ３２とされ、共振電流ｉが低下してｉ≦Ｉ３２になった時点から所定時間Ｔ７２（＞Ｔ７１）が経過すると、トランジスタＱ１１がオンからオフに切り替えられる。
【０１５１】
図２５は、第９実施形態の、より具体的な回路構成例を示す回路ブロック図、図２６は図２５の各部( １ ) 〜 ( ９ )，( １ )’の信号を示すタイミングチャートである（なお、図２５及び図２６では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２５ではコンバータ回路部１０１の図示を省略し、図２３と同一物には同一符号を付している。
【０１５２】
図２５において、スイッチ１５１，１５２は、例えばトランジスタからなるもので、スイッチ１５１は通常オン状態で、スイッチ１５２は通常オフ状態になっている。
【０１５３】
電圧周波数変換（Ｖ／Ｆ）回路１５３は、出力電圧Ｖｏと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１５４に送出する（図２６の(１)）。
【０１５４】
合成回路１５４は、このタイミング信号に基づき、オン信号Ｓonを駆動回路１０２に送出するものである（図２６の(１)’）。また、合成回路１５４は、オン信号Ｓonを送出した時点から計時のためのクロック同期信号を遅延回路１５５に送出する。
【０１５５】
オン信号ＳonによりトランジスタＱ１１がオンになると、共振電流ｉが比較回路１４４に取り込まれる（図２６の(２)）。遅延回路１５５は、トランジスタＱ１１のオン時点から経過時間をカウントし、所定時間Ｔ７１が経過すると、スイッチ１５１をオフにし、比較回路１４４は、スイッチ１５１がオフにされた時点の共振電流ｉの瞬時値を閾値Ｉ４１として保持する（図２６の(３)）。そして、比較回路１４４は、変化する共振電流ｉと閾値Ｉ４１とを比較し、ｉ≧Ｉ４１の間だけ、オン（ハイレベル）信号を出力する（図２６の(４)）。
【０１５６】
遅延回路１５６は、比較回路１４４からの出力信号を所定時間Ｔ７２だけ遅延して出力する（図２６の(５)）。なお、Ｔ７２＞Ｔ７１に設定されている。
【０１５７】
この遅延回路１５６からの出力信号は、遅延回路１５７によりさらに所定時間Ｔ７３だけ遅延されるとともに（図２６の(６)）、インバータゲート回路１５８により反転される（図２６の(７)）。
【０１５８】
アンドゲート回路１５９は、これらの信号の論理積を合成してパルス信号を生成し（図２６の(８)）、合成回路１５４および遅延回路１６０に送出する。
【０１５９】
合成回路１５４は、アンドゲート回路１５９からパルス信号が入力されると、駆動回路１０２にオフ信号Ｓoffを送出する（図２６の(１)’）。遅延回路１６０は、アンドゲート回路１５９から入力されるパルス信号を所定時間Ｔ７４だけ遅延してスイッチ１５２に出力し（図２６の(９)）、このパルス信号によりスイッチ１５２がオンにされて、比較回路１４４に保持されていた閾値Ｉ４１がリセットされる。
【０１６０】
従って、図２６に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（ｉ≦Ｉ４１になった時点）から所定時間Ｔ７２後になる。ここで、Ｔ７２は、Ｔ７２＞Ｔ７１であって、オフ信号Ｓoffがｉ＜０の間に出力されるような値に設定されているので、確実にゼロ電流スイッチングが行われることとなる。
【０１６１】
また、共振電流ｉの１周期ごとに、比較回路１４４に保持されている閾値がリセットされる。従って、図２６の(２)，(３)において、例えば左側の共振電流ｉより右側の共振電流ｉが増大している場合には、スイッチ１５１がオフにされた時点の共振電流ｉの各瞬時値Ｉ４１，Ｉ４２はＩ４１＜Ｉ４２となり、左側の共振電流ｉより右側の共振電流ｉにおける閾値のレベルが増大することとなる。
【０１６２】
ここで、左側の共振電流ｉの波形において、トランジスタＱ１１のオン時点から瞬時値Ｉ４１になるまでの時間と、瞬時値Ｉ４１からｉ＝０になるまでの時間とは、ほぼ同一の値になる。また、右側の共振電流ｉの波形において、トランジスタＱ１のオン時点から瞬時値Ｉ４２になるまでの時間と、瞬時値Ｉ４２からｉ＝０になるまでの時間とは、やはり、ほぼ同一の値になる。
【０１６３】
従って、トランジスタＱ１１のオン時点から所定時間Ｔ７１が経過した時点での共振電流ｉの瞬時値を閾値とすることで、閾値のレベルに関係なく、共振電流ｉが閾値以下になった時点から所定時間Ｔ７１が経過した時点で、共振電流ｉ≒０になるということが言える。
【０１６４】
このように、第９実施形態によれば、トランジスタＱ１１のオン時点から所定時間Ｔ７１が経過した時点の共振電流ｉの瞬時値を閾値とし、共振電流ｉが閾値以下になった時点から所定時間Ｔ７２（＞Ｔ７１）の経過後にトランジスタＱ１１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１６５】
特に、共振電流ｉの大きさや波形が変化すると、所定時間Ｔ７１が経過した時点の瞬時値が変化するため、閾値は共振電流ｉの変化に応じて変化することになるが、その変化した閾値からｉ＝０になる時点までに要する時間は殆ど変化しないので、動作環境の変化や経年劣化などにより共振電流ｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【０１６６】
（第１０実施形態）
図２７は本発明に係るＤＣ−ＤＣコンバータ回路の第１０実施形態を示す回路ブロック図、図２８は共振電流ｉの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付す。
【０１６７】
図２７において、制御回路１７０は、トランジスタＱ１１のオン時点から計時のためのクロック同期信号を遅延回路１７１に送出するものである。保持回路１７２は、電流検出回路１１０により検出される共振電流ｉのピーク値を保持するもので、分圧回路１７３は、保持回路１７２で保持されているピーク値の所定比（＜１）を閾値として比較回路１７４に送出するものである。
【０１６８】
比較回路１７４は、電流検出回路１１０により検出される共振電流ｉと分圧回路１７３から送られる閾値とを比較して、共振電流ｉが低下して閾値以下になると、その旨の検出信号を遅延回路１７１に送出するものである。
【０１６９】
遅延回路１７１は、制御回路１７０から送られてくるクロック同期信号に基づき比較回路１７４による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ８１が経過した時点でオフ信号Ｓoffを駆動回路１０２に送出するものである。
【０１７０】
この構成により、図２８に示すように、共振電流ｉ（図中、太実線）のピーク値ｉｐ（図中、細実線）が保持され、このピーク値ｉｐの所定比（＜１）が閾値ｉth（図中、細実線）とされ、共振電流ｉが低下してｉ≦ｉthになった時点から所定時間Ｔ８１が経過すると、トランジスタＱ１１がオフにされる。
【０１７１】
なお、保持回路１７２は、例えばコンデンサで構成され、図２８に示すようにピーク値ｉｐは漸減しているので、保持回路１７２が保持するピーク値を１周期ごとにリセットする必要はない。
【０１７２】
図２９は、第１０実施形態の、より具体的な回路構成例を示す回路ブロック図、図３０は図２９の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図２９及び図３０では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２９ではコンバータ回路部１０１の図示を省略し、図２７と同一物には同一符号を付している。
【０１７３】
電圧周波数変換（Ｖ／Ｆ）回路１８１は、出力電圧Ｖｏと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１８２に送出する（図３０の(１)）。合成回路１８２は、このタイミング信号に基づき、オン信号Ｓonを駆動回路１０２に送出するものである（図３０の(９)）。
【０１７４】
オン信号ＳonによりトランジスタＱ１１がオンになると、共振電流ｉが、比較回路１７４に取り込まれるとともに（図３０の(２)）、抵抗Ｒ５１，Ｒ５２からなる分圧回路１７３とコンデンサＣ５１からなる保持回路１７２とが並列に接続されてなる回路に入力される。抵抗Ｒ５１，Ｒ５２の接続点は比較回路１７４に接続されており、共振電流ｉによりコンデンサＣ５１が充電されるとともに、その充電電圧の抵抗Ｒ５１，Ｒ５２による分圧値が閾値として比較回路１７４に入力される（図３０の(３)）。
【０１７５】
ここで、図３０の(２)，(３)に示すｉｐ，ｉthの関係は、抵抗Ｒ５１，Ｒ５２の抵抗値をＲ51，Ｒ52とすると、
ｉth＝ｉｐ・Ｒ52／(Ｒ51＋Ｒ52)
と表わされる。
【０１７６】
比較回路１７４は、変化する共振電流ｉと閾値ｉthとを比較し、ｉ≧ｉthの間、オン（ハイレベル）信号を出力する（図３０の(４)）。
【０１７７】
遅延回路１８３は、比較回路１７４からの出力信号を所定時間Ｔ８１だけ遅延して出力する（図３０の(５)）。この遅延回路１８３からの出力信号は、遅延回路１８４により所定時間Ｔ８２だけ遅延されるとともに（図３０の(６)）、インバータゲート回路１８５により反転される（図３０の(７)）。
【０１７８】
アンドゲート回路１８６は、これらの信号の論理積を合成してパルス信号を生成し（図３０の(８)）、合成回路１８２に出力する。
【０１７９】
合成回路１８２は、アンドゲート回路１８６からパルス信号が入力されると、駆動回路１０２にオフ信号Ｓoffを出力し、これによってトランジスタＱ１１はオフになる（図３０の(９)）。
【０１８０】
従って、図３０に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点から所定時間Ｔ８１後、すなわちｉ≦ｉthになった時点から所定時間Ｔ８１後になる。ここで、Ｔ８１はオフ信号Ｓoffがｉ＜０の間に出力されるように設定されているので、確実にゼロ電流スイッチングが行われる。
【０１８１】
このように、第１０実施形態によれば、共振電流ｉのピーク値ｉｐの所定比ｉthを閾値とし、共振電流ｉが閾値ｉth以下になった時点から所定時間Ｔ８１の経過後にトランジスタＱ１１をオンからオフに切り替えるようにしているので、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１８２】
また、動作環境の変化や経年劣化などにより、共振電流ｉの大きさや波形が変化すると、その変化に応じて閾値ｉthが変化することになるので、動作環境などの変化によりｉ＝０になるタイミングが変化した場合でも、確実にゼロ電流スイッチングを行うことができる。
【０１８３】
なお、上記第７〜第１０実施形態では、コンバータ回路部１０１として全波形ゼロ電流スイッチング方式の昇圧形コンバータを用いて説明しているが、半波形ゼロ電流スイッチング方式の昇圧形コンバータにも適用できることはいうまでもない。
【０１８４】
【発明の効果】
本発明の請求項１にかかるＤＣ−ＤＣコンバータ回路によれば、降圧形コンバータ回路において、入力電圧および出力電流に基づき、所定の算出式にて精度良く、かつ容易に、スイッチング手段に共振電流が流れている時間を算出し、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段がオンからオフに切り替えるようにするので、入力電圧または出力電流の変化によりスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１８５】
請求項２にかかるＤＣ−ＤＣコンバータ回路によれば、検出手段は、電気信号として共振用リアクトルに流れる共振電流を検出と、駆動制御手段は、上記共振電流が低下して所定値以下になった時点から所定時間後に上記スイッチング手段をオンからオフに切り替えるので、動作環境の変化や経時劣化などにより共振回路を構成するリアクトルやコンデンサのパラメータが変化して、共振電流のピーク値や波形が変化し、そのためスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１８６】
この場合において、上記所定値は、予め設定された一定の値であるとすると、簡易な構成で回路を実現することができる。一方、上記所定値が、上記スイッチング手段のオン時点から所定時間後における上記共振電流の電流値であるとしたり、上記共振電流のピーク値に応じて設定されるものであるとすると、所定値が一定の値でなく共振電流の変化を反映した値になるので、動作環境などの変化に対して、より確実にゼロ電流スイッチングを行うことができる。
【０１８７】
また、上記検出手段は、上記電気信号として、さらに出力電流および上記共振用コンデンサに流れる容量電流を検出するもので、上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記容量電流が所定値以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであるとすることにより、出力電流が異常に増大した場合でも、共振によって生じる容量電流は確実に所定値以下に戻るので、容量電流が所定値以下になった時点を起算時点とすることで、より確実にゼロ電流スイッチングを行うことができる。
【０１８８】
また、上記検出手段は、上記電気信号として、さらに出力電流を検出するもので、上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記共振電流が低下して上記出力電流以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであるとすると、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１８９】
請求項８にかかるＤＣ−ＤＣコンバータ回路によれば、昇圧形コンバータ回路において、出力電圧および入力電流に基づき、所定の算出式にて精度良く、かつ容易に、スイッチング手段に共振電流が流れている時間を算出し、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段がオンからオフに切り替えるようにするので、出力電圧または入力電流の変化によりスイッチング手段に共振電流が流れている時間が変化した場合でも、確実にゼロ電流スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【図面の簡単な説明】
【図１】 本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。
【図２】 (ａ)(ｂ)(ｃ)は共振用リアクトルに流れる共振電流の電流波形図である。
【図３】 本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図である。
【図４】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図５】 本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図である。
【図６】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図７】 第３実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図８】 図７の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである。
【図９】 本発明に係るＤＣ−ＤＣコンバータ回路の第４実施形態を示す回路ブロック図である。
【図１０】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図１１】 第４実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図１２】 図１１の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである。
【図１３】 本発明に係るＤＣ−ＤＣコンバータ回路の第５実施形態を示す回路ブロック図である。
【図１４】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図１５】 本発明に係るＤＣ−ＤＣコンバータ回路の第６実施形態を示す回路ブロック図である。
【図１６】 図１５の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである。
【図１７】 本発明に係るＤＣ−ＤＣコンバータ回路の第７実施形態を示す回路ブロック図である。
【図１８】 (ａ)(ｂ)(ｃ)は共振用リアクトルに流れる共振電流の電流波形図である。
【図１９】 本発明に係るＤＣ−ＤＣコンバータ回路の第８実施形態を示す回路ブロック図である。
【図２０】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２１】 第８実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２２】 図２１の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである。
【図２３】 本発明に係るＤＣ−ＤＣコンバータ回路の第９実施形態を示す回路ブロック図である。
【図２４】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２５】 第９実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２６】 図２５の各部( １ )’，( １ ) 〜 ( ９ )の信号を示すタイミングチャートである。
【図２７】 本発明に係るＤＣ−ＤＣコンバータ回路の第１０実施形態を示す回路ブロック図である。
【図２８】 共振電流の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２９】 第１０実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図３０】 図２９の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである。
【図３１】 ゼロ電流スイッチング方式のＤＣ−ＤＣコンバータ回路の動作を説明するタイミングチャートである。
【符号の説明】
１，１０１ コンバータ回路部
２，１０２ 駆動回路（駆動手段）
３，３０，１０３，１３０，１４０，１７０ 制御回路（検出手段、駆動制御手段、記憶手段）
Ｑ１，Ｑ１１ トランジスタ（スイッチング手段）
Ｌ１，Ｌ１１ 共振用リアクトル
Ｃ１，Ｃ１１ 共振用コンデンサ
Claims (8)
- 入力電圧をオンオフするスイッチング手段と、このスイッチング手段に直列に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、
前記ＤＣ−ＤＣコンバータ回路は、入力電圧を降圧して出力する降圧形コンバータ回路であり、
当該回路の電気信号を検出する検出手段と、
上記駆動手段の動作を制御する駆動制御手段とを備え、
上記検出手段は、上記電気信号として入力電圧および出力電流を検出するものであり、
上記駆動制御手段は、検出された上記入力電圧および上記出力電流に基づき上記スイッチング手段に共振電流が流れている時間を算出し、上記スイッチング手段のオン時点から当該算出された時間が経過すると上記スイッチング手段をオンからオフに切り替えるものであって、
当該駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期が予め格納された記憶手段を備え、所定時間毎に下記式に基づき上記時間を算出するものであることを特徴とするＤＣ−ＤＣコンバータ回路。
Ｔｏ＝Ｔｎ・ ( １＋Ｚｎ・Ｉｏ／Ｖｉ ) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電流が流れている時間
Ｔｎ：共振用リアクトルに流れる共振電流の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉｏ：出力電流
Ｖｉ：入力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。 - 入力電圧をオンオフするスイッチング手段と、このスイッチング手段に直列に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、
当該回路の電気信号を検出する検出手段と、
上記駆動手段の動作を制御する駆動制御手段とを備え、
上記検出手段は、上記電気信号として上記共振用リアクトルに流れる共振電流を検出するものであり、
上記駆動制御手段は、検出された上記共振電流に基づいて、上記スイッチング手段をオンからオフに切り替えるものであって、
当該駆動制御手段は、上記共振電流が低下して所定値以下になった時点から、共振電流が確実にゼロ以下になる所定時間後に上記スイッチング手段をオンからオフに切り替えるものであることを特徴とするＤＣ−ＤＣコンバータ回路。 - 請求項２記載のＤＣ−ＤＣコンバータ回路において、上記所定値は、予め設定された一定の値であることを特徴とするＤＣ−ＤＣコンバータ回路。
- 請求項２記載のＤＣ−ＤＣコンバータ回路において、上記所定値は、上記スイッチング手段のオン時点から所定時間後における上記共振電流の電流値であることを特徴とするＤＣ−ＤＣコンバータ回路。
- 請求項２記載のＤＣ−ＤＣコンバータ回路において、上記所定値は、上記共振電流のピーク値に応じて設定されるものであることを特徴とするＤＣ−ＤＣコンバータ回路。
- 請求項２記載のＤＣ−ＤＣコンバータ回路において、
上記検出手段は、上記電気信号として、さらに出力電流および上記共振用コンデンサに流れる容量電流を検出するもので、
上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記容量電流が所定値以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであることを特徴とするＤＣ−ＤＣコンバータ回路。 - 請求項２記載のＤＣ−ＤＣコンバータ回路において、
上記検出手段は、上記電気信号として、さらに出力電流を検出するもので、
上記駆動制御手段は、上記スイッチング手段のオン時点から上記共振電流が上記出力電流以上になる時点までの経過時間をカウントし、上記共振電流が低下して上記出力電流以下になった時点から上記経過時間後に上記スイッチング手段をオンからオフに切り替えるものであることを特徴とするＤＣ−ＤＣコンバータ回路。 - 入力電圧をオンオフするスイッチング手段と、このスイッチング手段に直列に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、
前記ＤＣ−ＤＣコンバータ回路は、入力電圧を昇圧して出力する昇圧形コンバータ回路であり、
当該回路の電気信号を検出する検出手段と、
上記駆動手段の動作を制御する駆動制御手段とを備え、
上記検出手段は、上記電気信号として出力電圧および入力電流を検出するものであり、
上記駆動制御手段は、検出された上記出力電圧および上記入力電流に基づき上記スイッチング手段に共振電流が流れている時間を算出し、上記スイッチング手段のオン時点から当該算出された時間が経過すると上記スイッチング手段をオンからオフに切り替えるものであって、
当該駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用リアクトルに流れる共振電流の周期が予め格納された記憶手段を備え、所定時間毎に下記式に基づき上記時間を算出するものであることを特徴とするＤＣ−ＤＣコンバータ回路。
Ｔｏ＝Ｔｎ・ ( １＋Ｚｎ・Ｉ in ／Ｖｏ ) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電流が流れている時間
Ｔｎ：共振用リアクトルに流れる共振電流の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉ in ：入力電流
Ｖｏ：出力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361737A JP3670573B2 (ja) | 2000-06-01 | 2000-11-28 | Ｄｃ−ｄｃコンバータ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-164471 | 2000-06-01 | ||
| JP2000164471 | 2000-06-01 | ||
| JP2000361737A JP3670573B2 (ja) | 2000-06-01 | 2000-11-28 | Ｄｃ−ｄｃコンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002058240A JP2002058240A (ja) | 2002-02-22 |
| JP3670573B2 true JP3670573B2 (ja) | 2005-07-13 |
Family
ID=26593160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000361737A Expired - Fee Related JP3670573B2 (ja) | 2000-06-01 | 2000-11-28 | Ｄｃ−ｄｃコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3670573B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295636A (ja) * | 2004-03-31 | 2005-10-20 | Furukawa Electric Co Ltd:The | スイッチング電源回路及びｄｃ−ｄｃコンバータ |
| JP4636249B2 (ja) * | 2005-07-19 | 2011-02-23 | ミツミ電機株式会社 | 電流共振型ｄｃ／ｄｃコンバータおよびそのゼロ電流スイッチング実現方法 |
| JP4830467B2 (ja) * | 2005-11-29 | 2011-12-07 | ミツミ電機株式会社 | 共振形コンバータ |
| WO2013001785A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | Ｄｃ－ｄｃ変換器 |
| KR102335419B1 (ko) * | 2014-12-18 | 2021-12-06 | 주식회사 엘엑스세미콘 | 전원 회로 |
| KR102335422B1 (ko) * | 2014-12-30 | 2021-12-06 | 주식회사 엘엑스세미콘 | 전원 회로 |
| KR102335448B1 (ko) * | 2014-12-30 | 2021-12-06 | 주식회사 엘엑스세미콘 | 전원 회로 |
| CN111130357B (zh) * | 2019-12-31 | 2021-05-14 | 杭州茂力半导体技术有限公司 | 谐振变换器及其控制电路和控制方法 |
| JP7334752B2 (ja) | 2021-02-26 | 2023-08-29 | 株式会社村田製作所 | 電圧変換器 |
-
2000
- 2000-11-28 JP JP2000361737A patent/JP3670573B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002058240A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11418119B2 (en) | Wide switching frequency range switched mode power supply control topology | |
| US8476887B2 (en) | DC to DC converter with pseudo constant switching frequency | |
| KR101670994B1 (ko) | 역률 보상 회로 및 역률 보상 회로의 구동 방법 | |
| US9570980B2 (en) | System and method for switched power supply current sampling | |
| US8669748B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
| US10075070B2 (en) | Step-down DC/DC converter | |
| US7391195B2 (en) | Self-oscillating boost DC-DC converters with current feedback and digital control algorithm | |
| US8570021B2 (en) | DC/DC converter having a delay generator circuit positioned between a comparator and a pulse generator and a DC/DC converter control method | |
| JP6329190B2 (ja) | スイッチング電源装置 | |
| JP3670573B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| US8994353B2 (en) | Power converter with a pulse-width limiter that limits a drive signal pulse width according to the input voltage | |
| CN111010028A (zh) | 一种dcdc转换器、电源管理芯片及适配器 | |
| JP3611789B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| US11081960B2 (en) | Timer for power converter controller | |
| US9106135B2 (en) | Voltage boosting/lowering circuit and voltage boosting/lowering circuit control method | |
| JP2004282352A (ja) | 鋸波発生回路 | |
| JP5957373B2 (ja) | 充放電装置 | |
| CN111262467A (zh) | 通过占空比控制来降低总谐波失真的功率逆变器 | |
| CN211670778U (zh) | Dcdc转换器、电源管理芯片及适配器 | |
| JP6500146B2 (ja) | 過電流保護回路 | |
| EP4243261A1 (en) | Module for controlling a switching buck-boost converter with overcurrent detection and method for controlling a switching buck-boost converter | |
| US11463003B2 (en) | Power supply control device to discharge an output voltage at a time of enable instantaneous interruption | |
| US20080258699A1 (en) | Converter Circuit with Improved Efficiency | |
| CN112019056B (zh) | 具有自适应地触发的模数转换器的开关电源转换器 | |
| US20220069720A1 (en) | Bidirectional Power Converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |