JP2002058240A - Dc−dcコンバータ回路 - Google Patents
Dc−dcコンバータ回路Info
- Publication number
- JP2002058240A JP2002058240A JP2000361737A JP2000361737A JP2002058240A JP 2002058240 A JP2002058240 A JP 2002058240A JP 2000361737 A JP2000361737 A JP 2000361737A JP 2000361737 A JP2000361737 A JP 2000361737A JP 2002058240 A JP2002058240 A JP 2002058240A
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- time
- current
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
制御することで、確実にゼロ電流スイッチングを行わせ
る。 【解決手段】 コンバータ回路部1の共振用リアクトル
L1のインダクタンスLrおよび共振用コンデンサC1
のキャパシタンスCrは既知で、各値Lr,Crが決ま
ると共振電流の周期Tnおよび特性インピーダンスZn
が決まるので、制御回路3のメモリに、各値Tn,Zn
を予め格納しておく。制御回路3は、メモリの各値T
n,Znと検出した入力電圧Viおよび出力電流Ioと
を用いて、下記式に従って時間Toを算出し、トランジ
スタQ1のオン時点から時間Toが経過した時点で、ト
ランジスタQ1をオンからオフに切り替える。 To=Tn/2+Tn・Io・Zn/(2・Vi)
Description
を低減するようにしたDC−DCコンバータ回路に関す
るものである。
て、半導体スイッチング素子のオンオフを用いたスイッ
チモードコンバータが知られている。このスイッチモー
ドコンバータは、スイッチング周波数が高くなるとスイ
ッチング損失が増大するため、共振用リアクトルおよび
共振用コンデンサからなる共振回路を備え、電圧共振を
利用してゼロ電圧でスイッチングを行う方式や、電流共
振を利用してゼロ電流でスイッチングを行う方式などを
採用することにより、スイッチング損失を低減するよう
にしている。
−DCコンバータ回路の動作を説明するタイミングチャ
ートである。一般に、ゼロ電流スイッチング方式のDC
−DCコンバータ回路では、ダイオードにより共振電流
i<0のときに半導体スイッチング素子に電流が流れな
いように構成されている。そこで、半導体スイッチング
素子のオン時間をT100とし、共振電流i≧0の時間
をT110とすると、半導体スイッチング素子のオン時
間は、T100>T110の一定値に設定されている。
そして、出力電圧は、スイッチング周波数、すなわちオ
ンオフ周期T200を変化させることにより制御してい
る。
したDC−DCコンバータ回路における共振周波数は、
共振回路のインダクタンスおよびキャパシタンスによっ
て決められるが、動作環境の変化や経年劣化などによる
インダクタンスやキャパシタンスなどのパラメータ変化
や、それらに起因する入力電圧や出力電流などの変化が
生じると、共振電流i=0になるタイミング、すなわち
共振電流i≧0の時間T110が変化してしまう。
ッチング素子のオン時間T100が一定値の場合には、
共振電流i=0になるタイミングが遅れると、半導体ス
イッチング素子に流れる電流がゼロでないときに当該ス
イッチング素子がオフすることとなり、その分スイッチ
ング損失が増大してしまうこととなる。
導体スイッチング素子のオフタイミングを制御すること
で、確実にゼロ電流スイッチングを行わせるようにした
DC−DCコンバータ回路を提供することを目的とす
る。
ンオフするスイッチング手段と、このスイッチング手段
に直列に接続された共振用リアクトルおよびこの共振用
リアクトルと共振する共振用コンデンサからなる共振回
路と、上記スイッチング手段をオンオフさせる駆動手段
とを備えたスイッチング方式のDC−DCコンバータ回
路において、当該回路の電気信号を検出する検出手段
と、上記駆動手段の動作を制御する駆動制御手段とを備
え、上記駆動制御手段は、上記スイッチング手段に共振
電流が流れていないときに当該スイッチング手段をオン
からオフに切り替えるべく、検出された上記電気信号に
基づき上記スイッチング手段のオフタイミングを制御す
るものである。
チング手段がオンオフされると、直流入力電圧がチョッ
ピングされて、共振用リアクトルおよび共振用コンデン
サからなる共振回路による共振によりスイッチング手段
に共振電流が流れる。このとき、回路の電気信号が検出
され、この検出された電気信号に基づきスイッチング手
段のオフタイミングが制御され、スイッチング手段に電
流が流れていないときに当該スイッチング手段がオンか
らオフに切り替えられる。これによって確実にゼロ電流
スイッチングが行われ、スイッチング損失の増大が防止
される。
コンバータ回路であり、上記検出手段は、上記電気信号
として入力電圧および出力電流を検出するもので、上記
駆動制御手段は、検出された上記入力電圧および上記出
力電流に基づき上記スイッチング手段に共振電流が流れ
ている時間を算出し、上記スイッチング手段のオン時点
から当該算出された時間が経過すると上記スイッチング
手段をオンからオフに切り替えるものであるとしてもよ
い。
よび出力電流に基づきスイッチング手段に共振電流が流
れている時間が算出され、スイッチング手段のオン時点
から当該算出された時間が経過するとスイッチング手段
がオンからオフに切り替えられる。これによって、入力
電圧または出力電流の変化によりスイッチング手段に共
振電流が流れている時間が変化した場合でも、確実にゼ
ロ電流スイッチングが行われ、スイッチング損失の増大
が防止される。
アクトルのインダクタンス、上記共振用コンデンサのキ
ャパシタンスおよび上記共振用リアクトルに流れる共振
電流の周期が予め格納された記憶手段を備え、下記式に
基づき上記時間を算出するものであるとしてもよい。 To=Tn・(1+Zn・Io/Vi)/2 Zn=√(Lr/Cr) ここで、To:算出される時間 Tn:共振用リアクトルに流れる共振電流の周期 Zn:共振回路の特性インピーダンス Io:出力電流 Vi:入力電圧 Lr:共振用リアクトルのインダクタンス Cr:共振用コンデンサのキャパシタンス である。
記共振用リアクトルのインダクタンス、上記共振用コン
デンサのキャパシタンスおよび上記共振用リアクトルに
流れる共振電流の周期を用いて、上記式によりスイッチ
ング手段に共振電流が流れている時間が算出される。こ
れによって、上記時間の算出が、精度良く、かつ容易に
行われることとなる。
て上記共振用リアクトルに流れる共振電流を検出するも
ので、上記駆動制御手段は、検出された上記共振電流を
用いて上記スイッチング手段に共振電流が流れなくなる
時点を求め、当該求めた時点になると、上記スイッチン
グ手段をオンからオフに切り替えるものであるとしても
よい。
れる共振電流が検出され、検出された共振電流を用いて
スイッチング手段に共振電流が流れなくなる時点が求め
られ、当該求められた時点になると、スイッチング手段
がオンからオフに切り替えられる。
などにより共振回路を構成するリアクトルやコンデンサ
のパラメータが変化して、共振電流のピーク値や波形が
変化し、そのためスイッチング手段に共振電流が流れて
いる時間が変化した場合でも、共振電流を検出して上記
時点を求めているので、確実にゼロ電流スイッチングが
行われ、スイッチング損失の増大が防止される。
が低下して所定値以下になった時点から所定時間後に上
記スイッチング手段をオンからオフに切り替えるもので
あるとしてもよい。
定値以下になった時点から所定時間後にスイッチング手
段がオンからオフに切り替えられる。ここで、例えば共
振電流のピーク値が増大し、スイッチング手段に共振電
流が流れている時間が標準状態より長くなる場合には、
共振電流が所定値以下になる時点も、標準状態より遅く
なる。従って、その場合でも、共振電流が所定値以下に
なる時点から所定時間後には、スイッチング手段に共振
電流が流れていない状態となる。このように、動作環境
などの変化により共振電流が変化した場合でも、確実に
ゼロ電流スイッチングが行われ、スイッチング損失の増
大が防止される。
定された一定の値であるとすると、簡易な構成で回路が
実現されることとなる。
段のオン時点から所定時間後における上記共振電流の電
流値であるとしたり、上記共振電流のピーク値に応じて
設定されるものであるとすると、所定値が一定の値でな
く共振電流の変化を反映した値になるので、動作環境な
どの変化に対して、より確実にゼロ電流スイッチングが
行われることとなる。
て、さらに出力電流および上記共振用コンデンサに流れ
る容量電流を検出するもので、上記駆動制御手段は、上
記スイッチング手段のオン時点から上記共振電流が上記
出力電流以上になる時点までの経過時間をカウントし、
上記容量電流が所定値以下になった時点から上記経過時
間後に上記スイッチング手段をオンからオフに切り替え
るものであるとしてもよい。
共振用コンデンサに流れる容量電流が検出され、スイッ
チング手段のオン時点から共振電流が出力電流以上にな
る時点までの経過時間がカウントされ、容量電流が所定
値、例えばゼロ以下になった時点から上記カウントした
経過時間後にスイッチング手段がオンからオフに切り替
えられる。この場合において、出力電流が異常に増大し
た場合でも、共振によって生じる容量電流は確実にゼロ
に戻るので、容量電流が所定値以下になった時点を起算
時点とすることで、より確実にゼロ電流スイッチングが
行われることとなる。
て、さらに出力電流を検出するもので、上記駆動制御手
段は、上記スイッチング手段のオン時点から上記共振電
流が上記出力電流以上になる時点までの経過時間をカウ
ントし、上記共振電流が低下して上記出力電流以下にな
った時点から上記経過時間後に上記スイッチング手段を
オンからオフに切り替えるものであるとしてもよい。
され、スイッチング手段のオン時点から共振電流が出力
電流以上になる時点までの経過時間がカウントされ、共
振電流が低下して出力電流以下になった時点から上記経
過時間後にスイッチング手段がオンからオフに切り替え
られる。ここで、動作環境などの変化により共振電流が
変化すると、その変化に応じて出力電流や上記経過時間
も変化することになるが、その場合でも、スイッチング
手段のオン時点から共振電流が出力電流以上になる時点
までの時間と、共振電流が低下して出力電流以下になっ
た時点からゼロになる時点までの時間とは、ほぼ一致す
ると考えられる。従って、動作環境などの変化により共
振電流が変化した場合でも、確実にゼロ電流スイッチン
グが行われ、スイッチング損失の増大が防止される。
コンバータ回路であり、上記検出手段は、上記電気信号
として出力電圧および入力電流を検出するもので、上記
駆動制御手段は、検出された上記出力電圧および上記入
力電流に基づき上記スイッチング手段に共振電流が流れ
ている時間を算出し、上記スイッチング手段のオン時点
から当該算出された時間が経過すると上記スイッチング
手段をオンからオフに切り替えるものであるとしてもよ
い。
よび入力電流に基づきスイッチング手段に共振電流が流
れている時間が算出され、スイッチング手段のオン時点
から当該算出された時間が経過するとスイッチング手段
がオンからオフに切り替えられる。これによって、出力
電圧または入力電流の変化によりスイッチング手段に共
振電流が流れている時間が変化した場合でも、確実にゼ
ロ電流スイッチングが行われ、スイッチング損失の増大
が防止される。
アクトルのインダクタンス、上記共振用コンデンサのキ
ャパシタンスおよび上記共振用リアクトルに流れる共振
電流の周期が予め格納された記憶手段を備え、下記式に
基づき上記時間を算出するものであるとしてもよい。 To=Tn・(1+Zn・Iin/Vo)/2 Zn=√(Lr/Cr) ここで、To:共振電流が流れている時間 Tn:共振用リアクトルに流れる共振電流の周期 Zn:共振回路の特性インピーダンス Iin:入力電流 Vo:出力電圧 Lr:共振用リアクトルのインダクタンス Cr:共振用コンデンサのキャパシタンス である。
記共振用リアクトルのインダクタンス、上記共振用コン
デンサのキャパシタンスおよび上記共振用リアクトルに
流れる共振電流の周期を用いて、上記式によりスイッチ
ング手段に共振電流が流れている時間が算出される。こ
れによって、上記時間の算出が、精度良く、かつ容易に
行われることとなる。
係るDC−DCコンバータ回路の第1実施形態を示す回
路ブロック図である。この回路は、コンバータ回路部1
と、駆動回路2と、制御回路3とを備えている。
に印加される直流入力電圧Viより低い直流出力電圧V
oを生成して出力端子6,7間に接続される負荷8に印
加するもので、公知の全波形ゼロ電流スイッチング方式
の降圧形コンバータを構成している。
力電圧Viをチョッピングするトランジスタ(スイッチ
ング手段)Q1と、このトランジスタQ1と逆並列に接
続され、電流を逆方向に流すためのダイオードD1と、
トランジスタQ1に直列に接続された共振用リアクトル
L1と、共振用コンデンサC1と、リアクトルL2およ
びコンデンサC2からなり、出力電圧Voの脈動を抑制
するための低域通過フィルタと、トランジスタQ1がオ
フしたときにリアクトルL2に蓄積されたエネルギーを
放出するための還流用ダイオードD2とから構成されて
いる。
続点と出力端子6との間に介設された電流検出回路9
は、例えばホール素子または低抵抗からなり、出力電流
Ioを検出するもので、出力電流Ioに比例する検出値
を制御回路3に送出する。
に従ってトランジスタQ1をオンオフさせるものであ
る。
換器などからなり、駆動回路2にパルス信号からなる制
御信号を送出してトランジスタQ1のオンオフを制御す
るもので、以下の機能〜を有する。
Ioを検出する機能。
0、すなわち共振電流iが反転してダイオードD1に流
れている間に、トランジスタQ1をオンからオフに切り
替えるゼロ電流スイッチングを行う機能。トランジスタ
Q1をオンからオフに切り替えるタイミングについては
後述する。
値に一致するように、トランジスタQ1のスイッチング
周波数を制御する機能。
よりトランジスタQ1をオンからオフに切り替えるタイ
ミングについて説明する。図2(a)(b)(c)は共振用リ
アクトルL1に流れる共振電流iの電流波形図である。
として、図2(a)に示すような波形の電流iが流れる
が、この電流iは、下記式(1)で表わされる。 i=Io+Ip・sinωt …(1) ここで、ωは共振用リアクトルL1および共振用コンデ
ンサC1からなる共振回路の共振角周波数、Ipは共振
電流iの交流成分の振幅である。この共振角周波数ω
は、下記式(2)で表わされる。 1/ω=√(Lr・Cr) …(2) 但し、共振用リアクトルL1のインダクタンスをLr、
共振用コンデンサC1のキャパシタンスをCrとする。
T1はi=0からi=Ioになるまでの時間、Tnは共
振電流iの周期である。ここで、同図より、 Ip・sin(ωT1)=Io …(3) であるので、 T1=sin-1(Io/Ip)/ω …(4) が得られる。また、 Ip=Vi/Zn …(5) である。ここで、Znは特性インピーダンスで、下記式
(6)で表わされる。 Zn=√(Lr/Cr) …(6) 従って、上記式(4)は、 T1=sin-1(Io・Zn/Vi)/ω…(7) と表わせる。
すように、T1=0で、To=Tn/2となる。また、
Io=Ipのときは、図2(c)に示すように、To=T
nになる。
きはT1=0で、Io=IpのときはT1=Tn/4に
なる。すなわち、Ioが0からIpに変化すると、T1
は0からTn/4に変化する。このT1の変化を直線変
化、すなわちIoの1次関数で近似すると、上記式
(7)より、 T1=(Io・Zn/Vi)・Tn/4…(9) が得られる。この式(9)を上記式(8)に代入する
と、 To=Tn/2 +Tn・Io・Zn/(2・Vi) …(10) が得られる。
クトルL1のインダクタンスLrおよび共振用コンデン
サC1のキャパシタンスCrは既知であり、各値Lr,
Crが決まると、周期Tnおよび特性インピーダンスZ
nが決まる。そこで、制御回路3のメモリに、周期Tn
および特性インピーダンスZnの各値を予め格納してお
く。
ている各値Tn,Znと、検出した入力電圧Viおよび
出力電流Ioとを用いて、上記式(10)に従って、時
間Toを算出し、トランジスタQ1のオン時点から時間
Toが経過した時点で、トランジスタQ1をオンからオ
フに切り替える。
(例えば数msec)ごとに行うようにすればよい。
電圧Viおよび出力電流Ioを検出し、上記式(10)
に従って時間Toを算出し、トランジスタQ1のオン時
点から時間Toが経過した時点でトランジスタQ1をオ
ンからオフに切り替えるようにしているので、動作環境
の変化などにより、入力電圧Viおよび出力電流Ioが
変化することによって、i=0になるタイミングが変化
した場合でも、確実にゼロ電流スイッチングを行うこと
ができる。
−DCコンバータ回路の第2実施形態を示す回路ブロッ
ク図、図4は共振電流iの波形図およびトランジスタQ
1のオンオフを示すタイミングチャートである。なお、
図1と同一物には同一符号を付している。
列に接続された電流検出回路10は、例えばカレントト
ランスからなり、共振用リアクトルL1に流れる共振電
流iを検出するもので、共振電流iに比例する検出値を
比較回路11に送出する。
検出される共振電流iと、電流閾値生成回路12で生成
される閾値I1(I1>0)とを比較して、共振電流i
が低下してi≦I1になると、その旨の検出信号を遅延
回路13に送出するものである。
成回路14で生成される設定値とを比較して、出力電圧
Voが一定値に維持されるようなスイッチング周波数で
駆動回路2にオン信号Sonを送出するものである。ま
た、制御回路30は、クロック同期信号を遅延回路13
に送出する。
てくるクロック同期信号に基づき、比較回路11による
検出信号の出力時点からの経過時間をカウントし、所定
時間T2が経過すると、駆動回路2にオフ信号Soffを
送出するものである。
I1以下になった時点から確実にi<0になるまでの時
間に予め設定されている。
Sonが入力されるとトランジスタQ1をオンにし、遅延
回路13からオフ信号Soffが入力されるとトランジス
タQ1をオンからオフに切り替える。
電流iが低下してi≦I1になった時点から所定時間T
2が経過すると、トランジスタQ1がオフにされる。
用リアクトルL1に流れる共振電流iがi≦I1になっ
た時点から確実にi<0になるまでの所定時間T2を予
め設定しておき、共振電流i(瞬時値)を検出し、共振
電流iがi≦I1になった時点から所定時間T2の経過
後にトランジスタQ1をオンからオフに切り替えるよう
にしているので、動作環境の変化や経年劣化により、共
振用リアクトルL1や共振用コンデンサC1の各値L
r,Crが変化することによって、共振電流i=0にな
るタイミングが変化した場合でも、確実にゼロ電流スイ
ッチングを行うことができる。従って、スイッチング損
失の増大を未然に防止することができる。
−DCコンバータ回路の第3実施形態を示す回路ブロッ
ク図、図6は共振電流iの波形図およびトランジスタQ
1のオンオフを示すタイミングチャートである。なお、
図1と同一物には同一符号を付す。
スタQ1のオン時点から計時のためのクロック同期信号
を遅延回路21,22に送出するものである。遅延回路
21は、電流検出回路10により検出される共振電流i
を取り込むとともに、制御回路30から送られてくるク
ロック同期信号に基づきトランジスタQ1のオン時点か
らの経過時間をカウントし、所定時間T11が経過した
時点での共振電流iを保持回路23に送出するものであ
る。
てくる共振電流iを閾値I2として保持して比較回路2
4に送出するものである。比較回路24は、電流検出回
路10により検出される共振電流iを取り込み、共振電
流iと保持回路23から送られる閾値I2とを比較し
て、共振電流iが低下してi≦I2になると、その旨の
検出信号を遅延回路22に送出するものである。
てくるクロック同期信号に基づき比較回路24による検
出信号の送出時点からの経過時間をカウントし、所定時
間T12(>T11)が経過した時点でオフ信号Soff
を駆動回路2に送出するものである。また、遅延回路2
2は、オフ信号Soffの出力後に、保持回路23で保持
されている閾値I2をリセットする。
ンジスタQ1のオン時点から所定時間T11が経過した
時点での共振電流iが閾値I2とされ、共振電流iが低
下してi≦I2になった時点から所定時間T12(>T
11)が経過すると、トランジスタQ1がオンからオフ
に切り替えられる。
路構成例を示す回路ブロック図、図8は図7の各部〜
の信号を示すタイミングチャートである。なお、図7
ではコンバータ回路部1の図示を省略し、図3と同一物
には同一符号を付している。
えばトランジスタからなり、スイッチ31は通常オン状
態で、スイッチ32は通常オフ状態になっている。
力電圧Voと設定値との電圧差V1に基づきスイッチン
グ周波数を設定するものである。制御回路300は、こ
のスイッチング周波数で決まるタイミングで、オン信号
Sonを駆動回路2に送出するものである(図8の)。
また、制御回路300は、オン信号Sonを送出した時点
から計時のためのクロック同期信号を第1遅延回路34
に送出する。
ンになると、共振電流iが比較回路35に取り込まれる
(図8の)。第1遅延回路34は、トランジスタQ1
のオン時点から経過時間をカウントし、所定時間T11
が経過すると、スイッチ31をオフにし、比較回路35
は、スイッチ31がオフにされた時点の共振電流iの瞬
時値を閾値I2として保持する(図8の)。そして、
比較回路35は、変化する共振電流iと閾値I2とを比
較し、i≧I2の間、オン(ハイレベル)信号を出力す
る(図8の)。
出力信号を所定時間T12だけ遅延して出力する(図8
の)。なお、T12>T11に設定されている。
第3遅延回路37によりさらに所定時間T13だけ遅延
されるとともに(図8の)、インバータゲート回路3
8により反転される(図8の)。
論理積を合成してパルス信号を生成し(図8の)、制
御回路300および第4遅延回路40に送出する。
からパルス信号が入力されると、駆動回路2にオフ信号
Soffを送出する(図8の)。第4遅延回路40は、
アンドゲート回路39から入力されるパルス信号を所定
時間T14だけ遅延してスイッチ32に出力し(図8の
)、このパルス信号によってスイッチ32がオンにさ
れて比較回路35に保持されていた閾値I2がリセット
される。
fは、の立ち下がり時点に同期して出力されるが、こ
の時点は、の立ち下がり時点から所定時間T12後、
i≦I2になった時点から所定時間T12後になる。こ
こで、T12は、T12>T11であって、オフ信号S
offがi<0の間に出力されるような値に設定されてい
るので、確実にゼロ電流スイッチングが行われることと
なる。
路35に保持されている閾値I2がリセットされる。従
って、図8の,において、例えば左側の共振電流i
より右側の共振電流iが増大している場合には、スイッ
チ31がオフにされた時点の共振電流iの各瞬時値I2
1,I22はI21<I22となり、左側の共振電流i
より右側の共振電流iにおける閾値I2のレベルが増大
することとなる。
て、トランジスタQ1のオン時点から瞬時値I21にな
るまでの時間と、瞬時値I21からi=0になるまでの
時間とは、ほぼ同一の値になる。また、右側の共振電流
iの波形において、トランジスタQ1のオン時点から瞬
時値I22になるまでの時間と、瞬時値I22からi=
0になるまでの時間とは、やはり、ほぼ同一の値にな
る。
所定時間T11が経過した時点での共振電流iの瞬時値
を閾値とすることで、閾値のレベルに関係なく、共振電
流iが閾値以下になった時点から所定時間T11が経過
した時点で、共振電流i≒0になるということが言え
る。
ンジスタQ1のオン時点から所定時間T11が経過した
時点の共振電流iの瞬時値を閾値とし、共振電流iが閾
値以下になった時点から所定時間T12(>T11)の
経過後にトランジスタQ1をオンからオフに切り替える
ようにしているので、確実にゼロ電流スイッチングを行
うことができ、スイッチング損失の増大を未然に防止す
ることができる。
ると、所定時間T11が経過した時点の瞬時値が変化す
るため、閾値は共振電流iの変化に応じて変化すること
になるが、その変化した閾値からi=0になる時点まで
に要する時間は殆ど変化しないので、動作環境の変化や
経年劣化などにより共振電流i=0になるタイミングが
変化した場合でも、確実にゼロ電流スイッチングを行う
ことができる。
−DCコンバータ回路の第4実施形態を示す回路ブロッ
ク図、図10は共振電流iの波形図およびトランジスタ
Q1のオンオフを示すタイミングチャートである。な
お、図3と同一物には同一符号を付す。
スタQ1のオン時点から計時のためのクロック同期信号
を遅延回路41に送出するものである。保持回路42
は、電流検出回路10により検出される共振電流iのピ
ーク値を保持するもので、分圧回路43は、保持回路4
2で保持されているピーク値の所定比(<1)を閾値と
して比較回路44に送出するものである。
検出される共振電流iと分圧回路43から送られる閾値
とを比較して、共振電流iが低下して閾値以下になる
と、その旨の検出信号を遅延回路41に送出するもので
ある。
てくるクロック同期信号に基づき比較回路44による検
出信号の送出時点からの経過時間をカウントし、所定時
間T21が経過した時点でオフ信号Soffを駆動回路2
に送出するものである。
振電流i(図中、太実線)のピーク値ip(図中、細実
線)が保持され、このピーク値ipの所定比(<1)が
閾値ith(図中、細実線)とされ、共振電流iが低下し
てi≦ithになった時点から所定時間T21が経過する
と、トランジスタQ1がオフにされる。
で構成され、図10に示すようにピーク値ipは漸減し
ているので、保持回路42が保持するピーク値を1周期
ごとにリセットする必要はない。
回路構成例を示す回路ブロック図、図12は図11の各
部〜の信号を示すタイミングチャートである。な
お、図11ではコンバータ回路部1の図示を省略し、図
9と同一物には同一符号を付している。
力電圧Voと設定値との電圧差V1に基づきスイッチン
グ周波数を設定するものである。制御回路300は、こ
のスイッチング周波数で決まるタイミングで、オン信号
Sonを駆動回路2に送出するものである(図12の
)。
ンになると、共振電流iが、比較回路52に取り込まれ
るとともに(図12の)、抵抗R41,R42の直列
回路にコンデンサC41が並列に接続されてなる回路に
入力される。抵抗R41,R42の接続点は比較回路5
2に接続されており、共振電流iによりコンデンサC4
1が充電されるとともに、その充電電圧の抵抗R41,
R42による分圧値が閾値として比較回路52に入力さ
れる(図12の)。
の関係は、抵抗R41,R42の抵抗値をR41,R42と
すると、 ith=ip・R42/(R41+R42) と表わされる。コンデンサC41は保持回路42を構成
し、抵抗R41,R42は分圧回路43を構成してい
る。
値ithとを比較し、i≧ithの間、オン(ハイレベル)
信号を出力する(図12の)。
出力信号を所定時間T21だけ遅延して出力する(図1
2の)。この第5遅延回路53からの出力信号は、第
6遅延回路54により所定時間T22だけ遅延されると
ともに(図12の)、インバータゲート回路55によ
り反転される(図12の)。
論理積を合成してパルス信号を生成し(図12の)、
制御回路300に出力する。
からパルス信号が入力されると、駆動回路2にオフ信号
Soffを出力し、これによってトランジスタQ1はオフ
になる(図12の)。
offは、の立ち下がり時点に同期して出力されるが、
この時点は、の立ち下がり時点から所定時間T21
後、すなわちi≦ithになった時点から所定時間T21
後になる。ここで、T21はオフ信号Soffがi<0の
間に出力されるように設定されているので、確実にゼロ
電流スイッチングが行われる。
電流iのピーク値ipの所定比ithを閾値とし、共振電
流iが閾値以下になった時点から所定時間T21の経過
後にトランジスタQ1をオンからオフに切り替えるよう
にしているので、確実にゼロ電流スイッチングを行うこ
とができ、スイッチング損失の増大を未然に防止するこ
とができる。
り、共振電流iの大きさや波形が変化すると、その変化
に応じて閾値ithが変化することになるので、動作環境
などの変化によりi=0になるタイミングが変化した場
合でも、確実にゼロ電流スイッチングを行うことができ
る。
C−DCコンバータ回路の第5実施形態を示す回路ブロ
ック図、図14は共振電流iの波形図およびトランジス
タQ1のオンオフを示すタイミングチャートである。な
お、図1、図3と同一物には同一符号を付す。
直列に接続された電流検出回路60は、例えばカレント
トランスからなり、共振用コンデンサC1に流れる容量
電流icを検出するもので、容量電流icに比例する検
出値を後述する比較回路64に送出する。
検出される共振電流iと電流検出回路9により検出され
る出力電流Ioとを比較して、共振電流iが増大してi
≧Ioになると、その旨の検出信号を遅延回路13に送
出するものである。
成回路14で生成される設定値とを比較して、出力電圧
Voが一定値に維持されるようなスイッチング周波数で
駆動回路2にオン信号Sonを送出するものである。ま
た、制御回路30は、クロック同期信号を計時回路62
に送出する。
てくるクロック同期信号に基づき、トランジスタQ1の
オン時点から、比較回路61による検出信号の出力時点
までの経過時間T31をカウントし、その時間T31を
遅延回路63に送出するものである。
検出される容量電流icと閾値生成回路65で生成され
る閾値(本実施形態ではゼロ、すなわちアースレベル)
とを比較して、一旦増大した容量電流icが低下して閾
値に一致すると、その旨の検出信号を遅延回路63に送
出するものである。
信号の出力時点からの経過時間をカウントし、計時回路
62から送出されている時間T31に一致すると、駆動
回路2にオフ信号Soffを出力する。
Sonが入力されるとトランジスタQ1をオンにし、遅延
回路63からオフ信号Soffが入力されるとトランジス
タQ1をオンからオフに切り替える。
ランジスタQ1のオン時点から共振電流iがi=Ioに
なるまでの時間T31がカウントされるとともに、容量
電流icが検出される。そして、容量電流icがゼロに
なった時点から時間T31が経過すると、トランジスタ
Q1がオンからオフに切り替えられる。
ンジスタQ1のオン時点から共振電流iが出力電流Io
に一致する時点までの時間T31をカウントし、共振用
コンデンサC1に流れる容量電流icを検出し、容量電
流icがゼロになった時点から時間T31の経過後にト
ランジスタQ1をオンからオフに切り替えるようにして
いるので、動作環境の変化や経年劣化により、共振用リ
アクトルL1や共振用コンデンサC1の各値Lr,Cr
が変化し、共振電流iの波形や大きさが変化してi=0
になる位置が変化した場合でも、確実にゼロ電流スイッ
チングを行うことができ、スイッチング損失の増大を未
然に防止することができる。
でも、共振用コンデンサC1に流れる容量電流icは確
実にゼロになるため、容量電流icがゼロになった時点
を起算時点とすることで、より確実にゼロ電流スイッチ
ングを行うことができる。
C−DCコンバータ回路の第6実施形態を示す回路ブロ
ック図、図16は図15の各部〜の信号を示すタイ
ミングチャートである。なお、図15ではコンバータ回
路部1の図示を省略している。
力電圧Voと設定値との電圧差V1に基づきスイッチン
グ周波数を設定するものである。制御回路300は、こ
のスイッチング周波数で決まるタイミングで、オン信号
Sonを駆動回路2に送出するもので、このオン信号Son
によってトランジスタQ1がオンにされる(図16の
)。
ンになると、共振電流iおよび出力電流Ioが比較回路
72に入力される(図16の,)。
oとを比較し、i≧Ioのときにオン(ハイレベル)信
号を出力する(図16の)。
出力信号を所定時間T41だけ遅延して出力する(図1
6の)。この第7遅延回路73からの出力信号は、第
8遅延回路74により所定時間T42だけ遅延されると
ともに(図16の)、インバータゲート回路75によ
り反転される(図16の)。
論理積を合成してパルス信号を生成し(図16の)、
制御回路300に出力する。
からパルス信号が入力されると、駆動回路2にオフ信号
Soffを出力し、これによってトランジスタQ1はオフ
になる(図16の)。
offは、の立ち下がり時点に同期して出力されるが、
この時点は、の立ち下がり時点から所定時間T41
後、すなわちi≦Ioになった時点から所定時間T41
後になる。
の間に出力されるように設定されている。すなわち、図
16に示すように、i≦Ioになった時点からi=0に
なる時点までの経過時間をT43とすると、T41>T
43(本実施形態では、例えばT41=Tn/4、Tn
は共振電流iの周期)に設定されている。これによっ
て、確実にゼロ電流スイッチングが行われることとな
る。
電流iが出力電流Io以下になった時点から所定時間T
41の経過後にトランジスタQ1をオンからオフに切り
替えるようにしているので、確実にゼロ電流スイッチン
グを行うことができ、スイッチング損失の増大を未然に
防止することができる。
り、共振電流iの大きさや波形が変化して出力電流Io
が変化すると、その変化に応じて閾値が変化することに
なるので、動作環境などの変化によりi=0になるタイ
ミングが変化した場合でも、確実にゼロ電流スイッチン
グを行うことができる。
路部1として、全波形ゼロ電流スイッチング方式の降圧
形コンバータを用いて説明しているが、これに限られ
ず、例えば半波形ゼロ電流スイッチング方式や昇圧形コ
ンバータなどを含む一般のゼロ電流スイッチング方式コ
ンバータに適用することができる。
ング方式の昇圧形コンバータの具体的な形態例につい
て、第7〜第10実施形態として説明する。
C−DCコンバータ回路の第7実施形態を示す回路ブロ
ック図である。この回路は、コンバータ回路部101
と、駆動回路102と、制御回路103とを備えてい
る。
4,105間に印加される直流入力電圧Viより高い直
流出力電圧Voを生成して出力端子106,107間に
接続される負荷108に印加するもので、公知の全波形
ゼロ電流スイッチング方式の昇圧形コンバータを構成し
ている。
は、入力電圧Viをチョッピングするトランジスタ(ス
イッチング手段)Q11と、このトランジスタQ11と
逆並列に接続され、電流を逆方向に流すためのダイオー
ドD11と、トランジスタQ11に直列に接続された共
振用リアクトルL11と、共振用コンデンサC11と、
トランジスタQ11がオンのときにエネルギーを蓄積す
るためのリアクトルL12と、出力電圧Voを平滑する
ためのコンデンサC12と、出力側から入力側への電流
の逆流を阻止するためのダイオードD12とから構成さ
れている。
に介設された電流検出回路109は、例えばホール素子
または低抵抗からなり、入力電流Iinを検出するもの
で、入力電流Iinに比例する検出値を制御回路103に
送出する。
制御信号に従ってトランジスタQ11をオンオフさせる
ものである。
D変換器などからなり、駆動回路102にパルス信号か
らなる制御信号を送出してトランジスタQ11のオンオ
フを制御するもので、以下の機能〜を有する。
Voを検出する機能。
<0、すなわち共振電流iが反転してダイオードD11
に流れている間に、トランジスタQ11をオンからオフ
に切り替えるゼロ電流スイッチングを行う機能。トラン
ジスタQ11をオンからオフに切り替えるタイミングに
ついては後述する。
値に一致するように、トランジスタQ11のスイッチン
グ周波数を制御する機能。
103によるトランジスタQ11のオンからオフへの切
替タイミングについて説明する。図18(a)(b)(c)は
共振用リアクトルL11に流れる共振電流iの電流波形
図である。
iとして、図18(a)に示すような波形の電流iが流れ
るが、この電流iは、 i=Iin+Iq・sinωt …(11) と表わされる。ここで、ωは共振用リアクトルL11お
よび共振用コンデンサC11からなる共振回路の共振角
周波数、Iqは共振電流iの交流成分の振幅である。
クタンスをLr、共振用コンデンサC11のキャパシタ
ンスをCrとする。
間、T51はi=0からi=Iinになるまでの時間、T
nは共振電流iの周期である。ここで、同図より、 Iq・sin(ωT51)=Iin …(13) であるので、 T51=sin-1(Iin/Iq)/ω …(14) が得られる。また、 Iq=Vo/Zn …(15) である。ここで、Znは特性インピーダンスで、 Zn=√(Lr/Cr) …(16) と表わされる。従って、上記式(14)は、 T51=sin-1(Iin・Zn/Vo)/ω…(17) と表わせる。
示すように、T51=0で、To=Tn/2となる。ま
た、Iin=Iqのときは、図18(c)に示すように、T
o=Tnになる。
きはT51=0で、Iin=IqのときはT51=Tn/
4になる。すなわち、Iinが0からIqに変化すると、
T51は0からTn/4に変化する。このT51の変化
を直線変化、すなわちIinの1次関数で近似すると、上
記式(17)より、 T51=(Iin・Zn/Vo)・Tn/4…(19) が得られる。この式(19)を上記式(18)に代入する
と、 To=Tn・(1+Iin・Zn/Vo)/2…(20) が得られる。
リアクトルL11のインダクタンスLrおよび共振用コ
ンデンサC11のキャパシタンスCrは既知であり、各
値Lr,Crが決まると、周期Tnおよび特性インピー
ダンスZnが決まる。そこで、制御回路103のメモリ
に、周期Tnおよび特性インピーダンスZnの各値を予
め格納しておく。
されている各値Tn,Znと、検出した出力電圧Voお
よび入力電流Iinとを用いて、上記式(20)に従って、
時間Toを算出し、トランジスタQ11のオン時点から
時間Toが経過した時点で、トランジスタQ11をオン
からオフに切り替える。
(例えば数msec)ごとに行うようにすればよい。
電圧Voおよび入力電流Iinを検出し、上記式(20)に
従って時間Toを算出し、トランジスタQ11のオン時
点から時間Toが経過した時点でトランジスタQ11を
オンからオフに切り替えるようにしているので、コンバ
ータ回路部101の回路構成が決まると共振回路のイン
ダクタンスLrおよびキャパシタンスCrが一定値に決
まることから、動作環境の変化などにより、出力電圧V
oおよび入力電流Iinが変化することによってi=0に
なるタイミングが変化した場合でも、確実にゼロ電流ス
イッチングを行うことができる。
C−DCコンバータ回路の第8実施形態を示す回路ブロ
ック図、図20は共振電流iの波形図およびトランジス
タQ11のオンオフを示すタイミングチャートである。
なお、図17と同一物には同一符号を付している。
に直列に接続された電流検出回路110は、例えばカレ
ントトランスからなり、共振用リアクトルL11に流れ
る共振電流iを検出するもので、共振電流iに比例する
検出値を比較回路111に送出する。
より検出される共振電流iと、電流閾値生成回路112
で生成される閾値I31(I31>0)とを比較して、
共振電流iが低下してi≦I31になると、その旨の検
出信号を遅延回路113に送出するものである。
生成回路114で生成される設定値とを比較して、出力
電圧Voが一定値に維持されるようなスイッチング周波
数で駆動回路102にオン信号Sonを送出するものであ
る。また、制御回路130は、クロック同期信号を遅延
回路113に送出する。
られてくるクロック同期信号に基づき、比較回路111
による検出信号の出力時点からの経過時間をカウント
し、所定時間T61が経過すると、駆動回路102にオ
フ信号Soffを送出するものである。
値I31以下になった時点から確実にi<0になるまで
の時間に予め設定されている。
ン信号Sonが入力されるとトランジスタQ11をオンに
し、遅延回路113からオフ信号Soffが入力されると
トランジスタQ11をオンからオフに切り替える。
に、共振電流iが低下してi≦I31になった時点から
所定時間T61が経過すると、トランジスタQ11がオ
フにされる。
回路構成例を示す回路ブロック図、図22は図21の各
部〜の信号を示すタイミングチャートである。な
お、図21ではコンバータ回路部101の図示を省略
し、図19と同一物には同一符号を付している。
F)回路131は、出力電圧Voと設定値との電圧差V
2に基づきスイッチング周波数を設定するもので、この
スイッチング周波数で決まるタイミング信号を合成回路
132に送出する(図22の)。合成回路132は、
このタイミング信号に基づき、オン信号Sonを駆動回路
102に送出するものである(図22の)。
オンになると、共振電流iが比較回路111に取り込ま
れる(図22の)。一方、電流閾値生成回路112で
生成される閾値I31が比較回路111に取り込まれる
(図22の)。
電流iと閾値I31とを比較し、i≧I31の間、オン
(ハイレベル)信号を出力する(図22の)。遅延回
路133は、比較回路111からの出力信号を所定時間
T61だけ遅延して出力する(図22の)。この遅延
回路133からの出力信号は、遅延回路134によりさ
らに所定時間T62だけ遅延されるとともに(図22の
)、インバータゲート回路135により反転される
(図22の)。
の論理積を合成してパルス信号を生成し(図22の
)、合成回路132に送出する。
6からパルス信号が入力されると、駆動回路102にオ
フ信号Soffを送出する(図22の)。
荷108(図19)に流れる負荷電流としている。
ピーク値から低下してi≦I31になった時点からi=
0になるまでの時間をT60とすると、T61>T60
に設定されており、本実施形態では、例えばT61=T
n/4に設定され、これによって、確実にゼロ電流スイ
ッチングが行われることとなる。
用リアクトルL1に流れる共振電流iがi≦I31にな
った時点から確実にi<0になるまでの所定時間T61
を予め設定しておき、共振電流i(瞬時値)を検出し、
共振電流iがi≦I31になった時点から所定時間T6
1の経過後にトランジスタQ11をオンからオフに切り
替えるようにしているので、動作環境の変化や経年劣化
により、共振用リアクトルL1や共振用コンデンサC1
の各値Lr,Crが変化することによって、共振電流i
=0になるタイミングが変化した場合でも、確実にゼロ
電流スイッチングを行うことができる。従って、スイッ
チング損失の増大を未然に防止することができる。
C−DCコンバータ回路の第9実施形態を示す回路ブロ
ック図、図24は共振電流iの波形図およびトランジス
タQ11のオンオフを示すタイミングチャートである。
なお、図17と同一物には同一符号を付す。
ンジスタQ11のオン時点から計時のためのクロック同
期信号を遅延回路141,142に送出するものであ
る。遅延回路141は、電流検出回路110により検出
される共振電流iを取り込むとともに、制御回路140
から送られてくるクロック同期信号に基づきトランジス
タQ11のオン時点からの経過時間をカウントし、所定
時間T71が経過した時点での共振電流iを保持回路1
43に送出するものである。
られてくる共振電流iを閾値I32として保持して比較
回路144に送出するものである。比較回路144は、
電流検出回路110により検出される共振電流iを取り
込み、共振電流iと保持回路143から送られる閾値I
32とを比較して、共振電流iが低下してi≦I32に
なると、その旨の検出信号を遅延回路142に送出する
ものである。
られてくるクロック同期信号に基づき比較回路144に
よる検出信号の送出時点からの経過時間をカウントし、
所定時間T72(>T71)が経過した時点でオフ信号
Soffを駆動回路102に送出するものである。また、
遅延回路142は、オフ信号Soffの出力後に、保持回
路143で保持されている閾値I32をリセットする。
ランジスタQ11のオン時点から所定時間T71が経過
した時点での共振電流iが閾値I32とされ、共振電流
iが低下してi≦I32になった時点から所定時間T7
2(>T71)が経過すると、トランジスタQ11がオ
ンからオフに切り替えられる。
回路構成例を示す回路ブロック図、図26は図25の各
部〜,’の信号を示すタイミングチャートであ
る。なお、図25ではコンバータ回路部101の図示を
省略し、図23と同一物には同一符号を付している。
は、例えばトランジスタからなるもので、スイッチ15
1は通常オン状態で、スイッチ152は通常オフ状態に
なっている。
出力電圧Voと設定値との電圧差V2に基づきスイッチ
ング周波数を設定するもので、このスイッチング周波数
で決まるタイミング信号を合成回路154に送出する
(図26の)。
基づき、オン信号Sonを駆動回路102に送出するもの
である(図26の’)。また、合成回路154は、オ
ン信号Sonを送出した時点から計時のためのクロック同
期信号を遅延回路155に送出する。
オンになると、共振電流iが比較回路144に取り込ま
れる(図26の)。遅延回路155は、トランジスタ
Q11のオン時点から経過時間をカウントし、所定時間
T71が経過すると、スイッチ151をオフにし、比較
回路144は、スイッチ151がオフにされた時点の共
振電流iの瞬時値を閾値I41として保持する(図26
の)。そして、比較回路144は、変化する共振電流
iと閾値I41とを比較し、i≧I41の間だけ、オン
(ハイレベル)信号を出力する(図26の)。
出力信号を所定時間T72だけ遅延して出力する(図2
6の)。なお、T72>T71に設定されている。
延回路157によりさらに所定時間T73だけ遅延され
るとともに(図26の)、インバータゲート回路15
8により反転される(図26の)。
の論理積を合成してパルス信号を生成し(図26の
)、合成回路154および遅延回路160に送出す
る。
9からパルス信号が入力されると、駆動回路102にオ
フ信号Soffを送出する(図26の’)。遅延回路1
60は、アンドゲート回路159から入力されるパルス
信号を所定時間T74だけ遅延してスイッチ152に出
力し(図26の)、このパルス信号によりスイッチ1
52がオンにされて、比較回路144に保持されていた
閾値I41がリセットされる。
offは、の立ち下がり時点に同期して出力されるが、
この時点は、の立ち下がり時点(i≦I41になった
時点)から所定時間T72後になる。ここで、T72
は、T72>T71であって、オフ信号Soffがi<0
の間に出力されるような値に設定されているので、確実
にゼロ電流スイッチングが行われることとなる。
路144に保持されている閾値がリセットされる。従っ
て、図26の,において、例えば左側の共振電流i
より右側の共振電流iが増大している場合には、スイッ
チ151がオフにされた時点の共振電流iの各瞬時値I
41,I42はI41<I42となり、左側の共振電流
iより右側の共振電流iにおける閾値のレベルが増大す
ることとなる。
て、トランジスタQ11のオン時点から瞬時値I41に
なるまでの時間と、瞬時値I41からi=0になるまで
の時間とは、ほぼ同一の値になる。また、右側の共振電
流iの波形において、トランジスタQ1のオン時点から
瞬時値I42になるまでの時間と、瞬時値I42からi
=0になるまでの時間とは、やはり、ほぼ同一の値にな
る。
ら所定時間T71が経過した時点での共振電流iの瞬時
値を閾値とすることで、閾値のレベルに関係なく、共振
電流iが閾値以下になった時点から所定時間T71が経
過した時点で、共振電流i≒0になるということが言え
る。
ンジスタQ11のオン時点から所定時間T71が経過し
た時点の共振電流iの瞬時値を閾値とし、共振電流iが
閾値以下になった時点から所定時間T72(>T71)
の経過後にトランジスタQ11をオンからオフに切り替
えるようにしているので、確実にゼロ電流スイッチング
を行うことができ、スイッチング損失の増大を未然に防
止することができる。
ると、所定時間T71が経過した時点の瞬時値が変化す
るため、閾値は共振電流iの変化に応じて変化すること
になるが、その変化した閾値からi=0になる時点まで
に要する時間は殆ど変化しないので、動作環境の変化や
経年劣化などにより共振電流i=0になるタイミングが
変化した場合でも、確実にゼロ電流スイッチングを行う
ことができる。
DC−DCコンバータ回路の第10実施形態を示す回路
ブロック図、図28は共振電流iの波形図およびトラン
ジスタQ11のオンオフを示すタイミングチャートであ
る。なお、図17と同一物には同一符号を付す。
ンジスタQ11のオン時点から計時のためのクロック同
期信号を遅延回路171に送出するものである。保持回
路172は、電流検出回路110により検出される共振
電流iのピーク値を保持するもので、分圧回路173
は、保持回路172で保持されているピーク値の所定比
(<1)を閾値として比較回路174に送出するもので
ある。
より検出される共振電流iと分圧回路173から送られ
る閾値とを比較して、共振電流iが低下して閾値以下に
なると、その旨の検出信号を遅延回路171に送出する
ものである。
られてくるクロック同期信号に基づき比較回路174に
よる検出信号の送出時点からの経過時間をカウントし、
所定時間T81が経過した時点でオフ信号Soffを駆動
回路102に送出するものである。
振電流i(図中、太実線)のピーク値ip(図中、細実
線)が保持され、このピーク値ipの所定比(<1)が
閾値ith(図中、細実線)とされ、共振電流iが低下し
てi≦ithになった時点から所定時間T81が経過する
と、トランジスタQ11がオフにされる。
サで構成され、図28に示すようにピーク値ipは漸減
しているので、保持回路172が保持するピーク値を1
周期ごとにリセットする必要はない。
な回路構成例を示す回路ブロック図、図30は図29の
各部〜の信号を示すタイミングチャートである。な
お、図29ではコンバータ回路部101の図示を省略
し、図27と同一物には同一符号を付している。
出力電圧Voと設定値との電圧差V2に基づきスイッチ
ング周波数を設定するもので、このスイッチング周波数
で決まるタイミング信号を合成回路182に送出する
(図30の)。合成回路182は、このタイミング信
号に基づき、オン信号Sonを駆動回路102に送出する
ものである(図30の)。
オンになると、共振電流iが、比較回路174に取り込
まれるとともに(図30の)、抵抗R51,R52か
らなる分圧回路173とコンデンサC51からなる保持
回路172とが並列に接続されてなる回路に入力され
る。抵抗R51,R52の接続点は比較回路174に接
続されており、共振電流iによりコンデンサC51が充
電されるとともに、その充電電圧の抵抗R51,R52
による分圧値が閾値として比較回路174に入力される
(図30の)。
の関係は、抵抗R51,R52の抵抗値をR51,R52と
すると、 ith=ip・R52/(R51+R52) と表わされる。
閾値ithとを比較し、i≧ithの間、オン(ハイレベ
ル)信号を出力する(図30の)。
出力信号を所定時間T81だけ遅延して出力する(図3
0の)。この遅延回路183からの出力信号は、遅延
回路184により所定時間T82だけ遅延されるととも
に(図30の)、インバータゲート回路185により
反転される(図30の)。
の論理積を合成してパルス信号を生成し(図30の
)、合成回路182に出力する。
6からパルス信号が入力されると、駆動回路102にオ
フ信号Soffを出力し、これによってトランジスタQ1
1はオフになる(図30の)。
offは、の立ち下がり時点に同期して出力されるが、
この時点は、の立ち下がり時点から所定時間T81
後、すなわちi≦ithになった時点から所定時間T81
後になる。ここで、T81はオフ信号Soffがi<0の
間に出力されるように設定されているので、確実にゼロ
電流スイッチングが行われる。
振電流iのピーク値ipの所定比ithを閾値とし、共振
電流iが閾値ith以下になった時点から所定時間T81
の経過後にトランジスタQ11をオンからオフに切り替
えるようにしているので、確実にゼロ電流スイッチング
を行うことができ、スイッチング損失の増大を未然に防
止することができる。
り、共振電流iの大きさや波形が変化すると、その変化
に応じて閾値ithが変化することになるので、動作環境
などの変化によりi=0になるタイミングが変化した場
合でも、確実にゼロ電流スイッチングを行うことができ
る。
ンバータ回路部101として全波形ゼロ電流スイッチン
グ方式の昇圧形コンバータを用いて説明しているが、半
波形ゼロ電流スイッチング方式の昇圧形コンバータにも
適用できることはいうまでもない。
回路の電気信号を検出し、この検出された電気信号に基
づきスイッチング手段のオフタイミングを制御すること
で、スイッチング手段に電流が流れていないときに当該
スイッチング手段をオンからオフに切り替えるようにし
ているので、確実にゼロ電流スイッチングを行うことが
でき、スイッチング損失の増大を防止することができ
る。
力電圧および出力電流に基づきスイッチング手段に共振
電流が流れている時間を算出し、スイッチング手段のオ
ン時点から当該算出された時間が経過するとスイッチン
グ手段がオンからオフに切り替えるようにすると、入力
電圧または出力電流の変化によりスイッチング手段に共
振電流が流れている時間が変化した場合でも、確実にゼ
ロ電流スイッチングを行うことができ、スイッチング損
失の増大を防止することができる。
アクトルのインダクタンス、上記共振用コンデンサのキ
ャパシタンスおよび上記共振用リアクトルに流れる共振
電流の周期が予め格納された記憶手段を備え、下記式に
基づき上記時間を算出するものであるとすることによ
り、スイッチング手段に共振電流が流れている時間の算
出を精度良く、かつ容易に行うことができる。 To=Tn・(1+Zn・Io/Vi)/2 Zn=√(Lr/Cr) ここで、To:算出される時間 Tn:共振用リアクトルに流れる共振電流の周期 Zn:共振回路の特性インピーダンス Io:出力電流 Vi:入力電圧 Lr:共振用リアクトルのインダクタンス Cr:共振用コンデンサのキャパシタンス である。
て上記共振用リアクトルに流れる共振電流を検出するも
ので、上記駆動制御手段は、検出された上記共振電流を
用いて上記スイッチング手段に共振電流が流れなくなる
時点を求め、当該求めた時点になると、上記スイッチン
グ手段をオンからオフに切り替えるようにすると、動作
環境の変化や経時劣化などにより共振回路を構成するリ
アクトルやコンデンサのパラメータが変化して、共振電
流のピーク値や波形が変化し、そのためスイッチング手
段に共振電流が流れている時間が変化した場合でも、確
実にゼロ電流スイッチングを行うことができ、スイッチ
ング損失の増大を防止することができる。
が低下して所定値以下になった時点から所定時間後に上
記スイッチング手段をオンからオフに切り替えるように
すると、動作環境などの変化により共振電流が変化した
場合でも、確実にゼロ電流スイッチングを行うことがで
き、スイッチング損失の増大を防止することができる。
定された一定の値であるとすると、簡易な構成で回路を
実現することができる。一方、上記所定値が、上記スイ
ッチング手段のオン時点から所定時間後における上記共
振電流の電流値であるとしたり、上記共振電流のピーク
値に応じて設定されるものであるとすると、所定値が一
定の値でなく共振電流の変化を反映した値になるので、
動作環境などの変化に対して、より確実にゼロ電流スイ
ッチングを行うことができる。
て、さらに出力電流および上記共振用コンデンサに流れ
る容量電流を検出するもので、上記駆動制御手段は、上
記スイッチング手段のオン時点から上記共振電流が上記
出力電流以上になる時点までの経過時間をカウントし、
上記容量電流が所定値以下になった時点から上記経過時
間後に上記スイッチング手段をオンからオフに切り替え
るものであるとすることにより、出力電流が異常に増大
した場合でも、共振によって生じる容量電流は確実に所
定値以下に戻るので、容量電流が所定値以下になった時
点を起算時点とすることで、より確実にゼロ電流スイッ
チングを行うことができる。
て、さらに出力電流を検出するもので、上記駆動制御手
段は、上記スイッチング手段のオン時点から上記共振電
流が上記出力電流以上になる時点までの経過時間をカウ
ントし、上記共振電流が低下して上記出力電流以下にな
った時点から上記経過時間後に上記スイッチング手段を
オンからオフに切り替えるものであるとすると、確実に
ゼロ電流スイッチングを行うことができ、スイッチング
損失の増大を防止することができる。
力電圧および入力電流に基づきスイッチング手段に共振
電流が流れている時間を算出し、スイッチング手段のオ
ン時点から当該算出された時間が経過するとスイッチン
グ手段がオンからオフに切り替えるようにすると、出力
電圧または入力電流の変化によりスイッチング手段に共
振電流が流れている時間が変化した場合でも、確実にゼ
ロ電流スイッチングを行うことができ、スイッチング損
失の増大を防止することができる。
アクトルのインダクタンス、上記共振用コンデンサのキ
ャパシタンスおよび上記共振用リアクトルに流れる共振
電流の周期が予め格納された記憶手段を備え、下記式に
基づき上記時間を算出するものであるとすることによ
り、スイッチング手段に共振電流が流れている時間の算
出を精度良く、かつ容易に行うことができる。 To=Tn・(1+Zn・Iin/Vo)/2 Zn=√(Lr/Cr) ここで、To:算出される時間 Tn:共振用リアクトルに流れる共振電流の周期 Zn:共振回路の特性インピーダンス Iin:入力電流 Vo:出力電圧 Lr:共振用リアクトルのインダクタンス Cr:共振用コンデンサのキャパシタンス である。
実施形態を示す回路ブロック図である。
電流の電流波形図である。
実施形態を示す回路ブロック図である。
フを示すタイミングチャートである。
実施形態を示す回路ブロック図である。
フを示すタイミングチャートである。
す回路ブロック図である。
ートである。
実施形態を示す回路ブロック図である。
オフを示すタイミングチャートである。
示す回路ブロック図である。
チャートである。
5実施形態を示す回路ブロック図である。
オフを示すタイミングチャートである。
6実施形態を示す回路ブロック図である。
チャートである。
7実施形態を示す回路ブロック図である。
振電流の電流波形図である。
8実施形態を示す回路ブロック図である。
オフを示すタイミングチャートである。
示す回路ブロック図である。
チャートである。
9実施形態を示す回路ブロック図である。
オフを示すタイミングチャートである。
示す回路ブロック図である。
ミングチャートである。
10実施形態を示す回路ブロック図である。
オフを示すタイミングチャートである。
を示す回路ブロック図である。
チャートである。
バータ回路の動作を説明するタイミングチャートであ
る。
(検出手段、駆動制御手段、記憶手段) Q1,Q11 トランジスタ(スイッチング手段) L1,L11 共振用リアクトル C1,C11 共振用コンデンサ
Claims (12)
- 【請求項1】 入力電圧をオンオフするスイッチング手
段と、このスイッチング手段に直列に接続された共振用
リアクトルおよびこの共振用リアクトルと共振する共振
用コンデンサからなる共振回路と、上記スイッチング手
段をオンオフさせる駆動手段とを備えたスイッチング方
式のDC−DCコンバータ回路において、 当該回路の電気信号を検出する検出手段と、 上記駆動手段の動作を制御する駆動制御手段とを備え、 上記駆動制御手段は、上記スイッチング手段に共振電流
が流れていないときに当該スイッチング手段をオンから
オフに切り替えるべく、検出された上記電気信号に基づ
き上記スイッチング手段のオフタイミングを制御するも
のであることを特徴とするDC−DCコンバータ回路。 - 【請求項2】 請求項1記載のDC−DCコンバータ回
路において、当該回路は入力電圧を降圧して出力する降
圧形コンバータ回路であり、上記検出手段は、上記電気
信号として入力電圧および出力電流を検出するもので、
上記駆動制御手段は、検出された上記入力電圧および上
記出力電流に基づき上記スイッチング手段に共振電流が
流れている時間を算出し、上記スイッチング手段のオン
時点から当該算出された時間が経過すると上記スイッチ
ング手段をオンからオフに切り替えるものであることを
特徴とするDC−DCコンバータ回路。 - 【請求項3】 請求項2記載のDC−DCコンバータ回
路において、上記駆動制御手段は、上記共振用リアクト
ルのインダクタンス、上記共振用コンデンサのキャパシ
タンスおよび上記共振用リアクトルに流れる共振電流の
周期が予め格納された記憶手段を備え、下記式に基づき
上記時間を算出するものであることを特徴とするDC−
DCコンバータ回路。 To=Tn・(1+Zn・Io/Vi)/2 Zn=√(Lr/Cr) ここで、To:共振電流が流れている時間 Tn:共振用リアクトルに流れる共振電流の周期 Zn:共振回路の特性インピーダンス Io:出力電流 Vi:入力電圧 Lr:共振用リアクトルのインダクタンス Cr:共振用コンデンサのキャパシタンス である。 - 【請求項4】 請求項1記載のDC−DCコンバータ回
路において、 上記検出手段は、上記電気信号として上記共振用リアク
トルに流れる共振電流を検出するもので、 上記駆動制御手段は、検出された上記共振電流を用いて
上記スイッチング手段に共振電流が流れなくなる時点を
求め、当該求めた時点になると、上記スイッチング手段
をオンからオフに切り替えるものであることを特徴とす
るDC−DCコンバータ回路。 - 【請求項5】 請求項4記載のDC−DCコンバータ回
路において、上記駆動制御手段は、上記共振電流が低下
して所定値以下になった時点から所定時間後に上記スイ
ッチング手段をオンからオフに切り替えるものであるこ
とを特徴とするDC−DCコンバータ回路。 - 【請求項6】 請求項5記載のDC−DCコンバータ回
路において、上記所定値は、予め設定された一定の値で
あることを特徴とするDC−DCコンバータ回路。 - 【請求項7】 請求項5記載のDC−DCコンバータ回
路において、上記所定値は、上記スイッチング手段のオ
ン時点から所定時間後における上記共振電流の電流値で
あることを特徴とするDC−DCコンバータ回路。 - 【請求項8】 請求項5記載のDC−DCコンバータ回
路において、上記所定値は、上記共振電流のピーク値に
応じて設定されるものであることを特徴とするDC−D
Cコンバータ回路。 - 【請求項9】 請求項4記載のDC−DCコンバータ回
路において、 上記検出手段は、上記電気信号として、さらに出力電流
および上記共振用コンデンサに流れる容量電流を検出す
るもので、 上記駆動制御手段は、上記スイッチング手段のオン時点
から上記共振電流が上記出力電流以上になる時点までの
経過時間をカウントし、上記容量電流が所定値以下にな
った時点から上記経過時間後に上記スイッチング手段を
オンからオフに切り替えるものであることを特徴とする
DC−DCコンバータ回路。 - 【請求項10】 請求項4記載のDC−DCコンバータ
回路において、 上記検出手段は、上記電気信号として、さらに出力電流
を検出するもので、 上記駆動制御手段は、上記スイッチング手段のオン時点
から上記共振電流が上記出力電流以上になる時点までの
経過時間をカウントし、上記共振電流が低下して上記出
力電流以下になった時点から上記経過時間後に上記スイ
ッチング手段をオンからオフに切り替えるものであるこ
とを特徴とするDC−DCコンバータ回路。 - 【請求項11】 請求項1記載のDC−DCコンバータ
回路において、当該回路は入力電圧を昇圧して出力する
昇圧形コンバータ回路であり、上記検出手段は、上記電
気信号として出力電圧および入力電流を検出するもの
で、上記駆動制御手段は、検出された上記出力電圧およ
び上記入力電流に基づき上記スイッチング手段に共振電
流が流れている時間を算出し、上記スイッチング手段の
オン時点から当該算出された時間が経過すると上記スイ
ッチング手段をオンからオフに切り替えるものであるこ
とを特徴とするDC−DCコンバータ回路。 - 【請求項12】 請求項11記載のDC−DCコンバー
タ回路において、上記駆動制御手段は、上記共振用リア
クトルのインダクタンス、上記共振用コンデンサのキャ
パシタンスおよび上記共振用リアクトルに流れる共振電
流の周期が予め格納された記憶手段を備え、下記式に基
づき上記時間を算出するものであることを特徴とするD
C−DCコンバータ回路。 To=Tn・(1+Zn・Iin/Vo)/2 Zn=√(Lr/Cr) ここで、To:共振電流が流れている時間 Tn:共振用リアクトルに流れる共振電流の周期 Zn:共振回路の特性インピーダンス Iin:入力電流 Vo:出力電圧 Lr:共振用リアクトルのインダクタンス Cr:共振用コンデンサのキャパシタンス である。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000361737A JP3670573B2 (ja) | 2000-06-01 | 2000-11-28 | Dc−dcコンバータ回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000164471 | 2000-06-01 | ||
JP2000-164471 | 2000-06-01 | ||
JP2000361737A JP3670573B2 (ja) | 2000-06-01 | 2000-11-28 | Dc−dcコンバータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002058240A true JP2002058240A (ja) | 2002-02-22 |
JP3670573B2 JP3670573B2 (ja) | 2005-07-13 |
Family
ID=26593160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000361737A Expired - Fee Related JP3670573B2 (ja) | 2000-06-01 | 2000-11-28 | Dc−dcコンバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3670573B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005295636A (ja) * | 2004-03-31 | 2005-10-20 | Furukawa Electric Co Ltd:The | スイッチング電源回路及びdc−dcコンバータ |
JP2007028827A (ja) * | 2005-07-19 | 2007-02-01 | Mitsumi Electric Co Ltd | 電流共振型dc/dcコンバータおよびそのゼロ電流スイッチング実現方法 |
JP2007151324A (ja) * | 2005-11-29 | 2007-06-14 | Mitsumi Electric Co Ltd | 共振形コンバータ |
WO2013001785A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | Dc-dc変換器 |
KR20160074195A (ko) * | 2014-12-18 | 2016-06-28 | 주식회사 실리콘웍스 | 전원 회로 |
KR20160082038A (ko) * | 2014-12-30 | 2016-07-08 | 주식회사 실리콘웍스 | 전원 회로 |
KR20160082039A (ko) * | 2014-12-30 | 2016-07-08 | 주식회사 실리콘웍스 | 전원 회로 |
CN111130357A (zh) * | 2019-12-31 | 2020-05-08 | 杭州茂力半导体技术有限公司 | 谐振变换器及其控制电路和控制方法 |
JP2022131739A (ja) * | 2021-02-26 | 2022-09-07 | 株式会社村田製作所 | 電圧変換器 |
-
2000
- 2000-11-28 JP JP2000361737A patent/JP3670573B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005295636A (ja) * | 2004-03-31 | 2005-10-20 | Furukawa Electric Co Ltd:The | スイッチング電源回路及びdc−dcコンバータ |
JP2007028827A (ja) * | 2005-07-19 | 2007-02-01 | Mitsumi Electric Co Ltd | 電流共振型dc/dcコンバータおよびそのゼロ電流スイッチング実現方法 |
JP4636249B2 (ja) * | 2005-07-19 | 2011-02-23 | ミツミ電機株式会社 | 電流共振型dc/dcコンバータおよびそのゼロ電流スイッチング実現方法 |
JP2007151324A (ja) * | 2005-11-29 | 2007-06-14 | Mitsumi Electric Co Ltd | 共振形コンバータ |
WO2013001785A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | Dc-dc変換器 |
KR102335419B1 (ko) * | 2014-12-18 | 2021-12-06 | 주식회사 엘엑스세미콘 | 전원 회로 |
KR20160074195A (ko) * | 2014-12-18 | 2016-06-28 | 주식회사 실리콘웍스 | 전원 회로 |
KR20160082038A (ko) * | 2014-12-30 | 2016-07-08 | 주식회사 실리콘웍스 | 전원 회로 |
KR102335422B1 (ko) | 2014-12-30 | 2021-12-06 | 주식회사 엘엑스세미콘 | 전원 회로 |
KR20160082039A (ko) * | 2014-12-30 | 2016-07-08 | 주식회사 실리콘웍스 | 전원 회로 |
KR102335448B1 (ko) * | 2014-12-30 | 2021-12-06 | 주식회사 엘엑스세미콘 | 전원 회로 |
CN111130357A (zh) * | 2019-12-31 | 2020-05-08 | 杭州茂力半导体技术有限公司 | 谐振变换器及其控制电路和控制方法 |
JP2022131739A (ja) * | 2021-02-26 | 2022-09-07 | 株式会社村田製作所 | 電圧変換器 |
US11705809B2 (en) | 2021-02-26 | 2023-07-18 | Murata Manufacturing Co., Ltd. | Voltage converter |
JP7334752B2 (ja) | 2021-02-26 | 2023-08-29 | 株式会社村田製作所 | 電圧変換器 |
Also Published As
Publication number | Publication date |
---|---|
JP3670573B2 (ja) | 2005-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11418119B2 (en) | Wide switching frequency range switched mode power supply control topology | |
US8456143B2 (en) | DC-DC converter and semiconductor integrated circuit for controlling power source | |
KR101670994B1 (ko) | 역률 보상 회로 및 역률 보상 회로의 구동 방법 | |
US6960904B2 (en) | Switching power supply controller and switching power supply | |
US8716995B2 (en) | Control circuit for switching power supply | |
US9444332B2 (en) | System and method for controlling a power supply during discontinuous conduction mode | |
US20150084606A1 (en) | Dc/dc converter | |
US7816899B2 (en) | Power conversion device | |
US10326365B2 (en) | Method and system for increasing efficiency and controlling slew rate in DC-DC converters | |
JP5405891B2 (ja) | 電源装置、制御回路、電源装置の制御方法 | |
US20060091871A1 (en) | Integrated zvs synchronous buck dc-dc converter with adaptive control | |
US20180205316A1 (en) | Comparator circuit, power supply control ic, and switching power supply device | |
JPH1189222A (ja) | 電圧変換回路 | |
TW201238219A (en) | Switching controller with valley-lock switching and limited maximum frequency for quasi-resonant power converters | |
TW201721351A (zh) | 用於減少dc-dc轉換器中的瞬變的方法和系統 | |
JP6718308B2 (ja) | 同期整流型のdc/dcコンバータおよびそのコントローラ、制御方法ならびに電子機器 | |
US20080084239A1 (en) | Regulated charge pump circuit | |
JPH11235022A (ja) | 同期整流回路 | |
US9979271B2 (en) | Power converter with zero-voltage switching control | |
US20170264853A1 (en) | Switching power supply device | |
CN110365233B (zh) | 无桥pfc转换器的方法、封装ic及*** | |
US7135843B2 (en) | Switching power supply device | |
JP2002058240A (ja) | Dc−dcコンバータ回路 | |
JP2013198216A (ja) | スイッチング電源装置およびその制御回路 | |
JP6248680B2 (ja) | 同期整流コンバータおよび同期整流コンバータの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |