JP3662461B2 - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP3662461B2
JP3662461B2 JP2000004034A JP2000004034A JP3662461B2 JP 3662461 B2 JP3662461 B2 JP 3662461B2 JP 2000004034 A JP2000004034 A JP 2000004034A JP 2000004034 A JP2000004034 A JP 2000004034A JP 3662461 B2 JP3662461 B2 JP 3662461B2
Authority
JP
Japan
Prior art keywords
bonding
wire
semiconductor chip
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000004034A
Other languages
English (en)
Other versions
JP2000307057A5 (ja
JP2000307057A (ja
Inventor
祐司 矢野
厚也 並井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000004034A priority Critical patent/JP3662461B2/ja
Priority to TW89101562A priority patent/TW444308B/zh
Priority to KR10-2000-0006756A priority patent/KR100379608B1/ko
Publication of JP2000307057A publication Critical patent/JP2000307057A/ja
Priority to US10/162,864 priority patent/US20020158325A1/en
Priority to US11/028,861 priority patent/US7276437B2/en
Publication of JP2000307057A5 publication Critical patent/JP2000307057A5/ja
Application granted granted Critical
Publication of JP3662461B2 publication Critical patent/JP3662461B2/ja
Priority to US11/802,969 priority patent/US7528011B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/14—Handles
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B53/00—Golf clubs
    • A63B53/08—Golf clubs with special arrangements for obtaining a variable impact
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B60/00—Details or accessories of golf clubs, bats, rackets or the like
    • A63B60/06—Handles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B2102/00—Application of clubs, bats, rackets or the like to the sporting activity ; particular sports involving the use of balls and clubs, bats, rackets, or the like
    • A63B2102/32—Golf
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/4942—Ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、複数個の半導体チップを積層させたスタックドパッケージに用いられる半導体装置、およびその製造方法に関するものである。
【０００２】
【従来の技術】
携帯機器をはじめ、電子機器に求められる小型化、軽量化、高機能化の要求に応えるものの一つとして、複数個の半導体チップを積層させるスタックドパッケージがある。
【０００３】
このスタックドパッケージの組み立ての際、半導体チップと基板との間の電気的接合を行うワイヤボンディング方法には、金線を用いるボールボンディング（ネイルヘッドボンディング）法、あるいはアルミ線を用いるウェッジボンディング法が用いられている。
【０００４】
ウェッジボンディング法は、ワイヤ方向に方向性があるため放射状にループを形成するためには、ボンディングヘッドまたは基板を回転させる必要がある。また、ウェッジボンディング法では、上層の半導体チップが小さい場合、ワイヤに屈曲などのクセを持たせることが困難であるため、基板上のボンディングパッドを最下層の半導体チップの端から離れた位置に設ける必要がある。その結果、パッケージのサイズが大きくなる。なお、ウェッジボンディング法では、半導体チップ上のボンディングパッドにワイヤをファースト・ボンディングし、基板上のボンディングパッドにセカンド・ボンディングするフォワード法が一般的である。
【０００５】
そこで、パッケージを小型化するために、ワイヤの接続の順を逆に、すなわち、ファースト・ボンディングを基板上のボンディングパッドに行い、積層された上層の半導体チップのボンディングパッドにセカンド・ボンディングを行うリバース法が用いられている（公開特許公報「特開平１０−１１６８４９号公報（公開日：平成１０年（１９９８）５月６日）」）。リバース法では、ワイヤを肩を張ったような形にすることができるので、基板上のボンディングパッドを最下層の半導体チップの端の近くに配置できる。その結果、パッケージを小型化できる。
【０００６】
しかし、ウェッジボンディング法のリバース法は、上層の半導体チップの大きさが下層の半導体チップと同程度の場合には効果的であるが、上層の半導体チップが下層の半導体チップより小さい場合にはワイヤが長くなる。その上、ウェッジボンディングに使用されるアルミ線は押しつぶされて接続されることから、ワイヤのループ形状を変えるためにファースト・ボンディング後にワイヤを上下に振ると接続部が弱くなる。ゆえに、ウェッジボンディング法のリバース法では、ワイヤを直角に近い角度で曲げることが困難であり、肩が丸みのある大きな円弧状になるため、小型化が困難である。
【０００７】
一方、ボールボンディング法は、ワイヤ方向に方向性がないため、基板等の回転が不要であり、ループ形成の速度が速く、量産性に優れている。また、ワイヤ方向を自由に設定することができるので、基板上のボンディングパッドの配置に自由度が大きい。さらに、同一ボンディングパッドにセカンド・ボンディングすることが可能である。
【０００８】
すなわち、ボールボンディング法は、図９（ａ）に示すように、ワイヤに屈曲などのクセを持たせることが容易であり、基板上のボンディングパッドを最下層の半導体チップの端に近い位置の配置できるため、小型化に適したボンディング方法である。
【０００９】
【発明が解決しようとする課題】
ここで、上記ボールボンディング法において、半導体チップと基板とをボンディングする方法としては、半導体チップ上のボンディングパッドにワイヤをファースト・ボンディングし、基板上のボンディングパッドにセカンド・ボンディングするフォワード法が一般的である。
【００１０】
しかし、図９（ａ）に示すように、フォワード法によるボンディングでは、通常、フラット長Ｌａはワイヤ長Ｌｂの半分程度の長さにしかならない。そのため、半導体チップ１よりも上方の半導体チップ２，３と基板４とのボンディングにフォワード法を用いると、下層のワイヤとのクリアランスを保つためには、下層のセカント・ボンディング位置との距離を十分にとる必要がある。その結果、最下層の半導体チップ１の端から基板４上のボンディングパッドまでの距離Ｌｃが大きくなり、パッケージが大きくなってしまう。
【００１１】
この点、図９（ｂ）に示すように、上層の半導体チップ２，３の端を下層の半導体チップ１の端に近づければ、フラット長Ｌａが短くなるので、ワイヤ長Ｌｂも短くでき、距離Ｌｃも小さくできるため、パッケージを小型化することができる。しかし、基板４の反対側ではボンディングパッドが遠ざかるため、反対側の距離Ｌｃが逆に大きくなってしまう。また、距離Ｌｃを小さくするために、上層の半導体チップ２，３を大きくすると、チップの歩留りが悪くなるため、この方法も採用できない。
【００１２】
さらに、ファースト・ボンディングの際、ワイヤに肩状の屈曲をもたせるために、キャピラリは基板のボンディングパッド側とは逆の方向に動く必要がある。このとき、キャピラリと上層の半導体チップ端との接触（図１０（ａ））や、ワイヤと上層の半導体チップ端との接触（図１０（ｂ））の危険があるため、下層部の半導体チップのボンディングパッドと上層部の半導体チップ端との間には、十分な距離が必要となる。
【００１３】
以上のように、従来の上記フォワード法によるワイヤボンディング方法では、多層半導体装置のワイヤボンディングに際して、積層される半導体チップの組み合わせの制約が大きくなるという問題が生ずる。
【００１４】
本発明は、上記の問題点を解決するためになされたもので、その目的は、パッケージを小型化するとともに、ワイヤ間のクリアランスを十分に確保でき、かつ積層される半導体チップの組み合わせの制約を小さくすることができる半導体装置、およびその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、上記の課題を解決するために、基板上に半導体チップが積層された半導体装置の製造工程において、基板および半導体チップをボールボンディング法によるワイヤボンディングにより接続する工程中に、基板および半導体チップからなる複数層のうちの異なる二層を、該二層のうちの下層上のボンディングパッドにワイヤをファースト・ボンディングした後、該二層のうちの上層上のボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程を含むことを特徴としている。
【００１６】
また、本発明の半導体装置は、上記の課題を解決するために、基板および該基板上に積層された半導体チップがボールボンディング法によるワイヤボンディングによって接続されてなる半導体装置であって、基板および半導体チップからなる複数層のうちの異なる二層は、該二層のうちの下層上のボンディングパッドがワイヤでファースト・ボンディングされた後、該二層のうちの上層上のボンディングパッドがワイヤでセカンド・ボンディングされて接続されていることを特徴としている。
【００１７】
上記の方法および構成により、基板および半導体チップからなる複数層のうちの異なる二層のワイヤボンディングを下層上のボンディングパッドから上層上のボンディングパッドへワイヤを形成するリバース法で行うことによって、リバース法とはワイヤの形成方向（順序）が逆であるフォワード法よりも、ワイヤ長が長くてもワイヤ高を低く抑えて安定したボンディングが可能となる。また、ファースト・ボンディングの部位からワイヤがほぼ垂直に立ち上がることから、ワイヤ間のクリアランスが確保し易い。また、ワイヤに肩状の屈曲をもたせるために、ファースト・ボンディング時にキャピラリが半導体チップとは逆の方向に動く必要があるが、この方向には半導体チップ（上層）がないので基板（下層）上のボンディングパッドを詰めて配置することができる。
【００１８】
また、半導体チップへセカンド・ボンディングする際、キャピラリが隣接する上層の半導体チップの方向に流されることなく垂直に移動するため、セカンド・ボンディングする半導体チップのボンディングパッドと隣接する上層の半導体チップのエッジとの間のクリアランスを小さくでき、積層する半導体チップの組み合わせへの制約を小さくすることができる。
【００１９】
したがって、積層された半導体チップと基板との接続の際に、ボールボンディング法においてリバース法を用いることにより、パッケージを小型化するとともに、ワイヤ間のクリアランスを十分に確保でき、かつ、積層される半導体チップの組み合わせの制約を小さくすることができる。
【００２０】
本発明の半導体装置の製造方法は、上記の課題を解決するために、さらに、上記の基板および半導体チップからなる複数層のうちの異なる二層を、該二層のうちの上層上のボンディングパッドにワイヤをファースト・ボンディングした後、該二層のうちの下層上のボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程を含むことを特徴としている。
【００２１】
また、本発明の半導体装置は、上記の課題を解決するために、さらに、上記の基板および半導体チップからなる複数層のうちの異なる二層は、該二層のうちの上層上のボンディングパッドがワイヤでファースト・ボンディングされた後、該二層のうちの下層上のボンディングパッドがワイヤでセカンド・ボンディングされて接続されていることを特徴としている。
【００２２】
上記の方法および構成により、さらに、基板および半導体チップからなる複数層のうちの異なる二層のワイヤボンディングを上層上のボンディングパッドから下層上のボンディングパッドへワイヤを形成するフォワード法で形成されたワイヤの上方に、上記リバース法によるワイヤを形成することができる。
【００２３】
よって、フォワード法で形成された下方のワイヤとリバース法で形成された上方のワイヤとの間に、クリアランスを容易に確保することができる。すなわち、リバース法で形成されたワイヤが下層からほぼ垂直に立ち上がる形状となるのに対して、フォワード法で形成されたワイヤは下層から半導体チップ寄りに傾いて立ち上がる形状となる。
【００２４】
したがって、フォワード法で形成されたワイヤの上方に、リバース法によってワイヤを形成すると、上方（リバース法）のワイヤを導くキャピラリを、下方（フォワード法）のワイヤの傾き分だけ、半導体チップ寄りに動かすことができる。すなわち、基板上のファースト・ボンディングの位置を半導体チップ寄りに寄せることができるので、パッケージを小型化することが可能となる（図３の距離Ｄ分）。
【００２５】
また、フォワード法では、基板にバンプを形成する必要がないため、その分の製造時間を短縮できるとともに、ワイヤ材の消費量を抑えることができる。
【００２６】
本発明の半導体装置の製造方法は、上記の課題を解決するために、さらに、上記基板とそのすぐ上の上記半導体チップとを、該半導体チップ上のボンディングパッドにワイヤをファースト・ボンディングした後、該基板上のボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程と、該基板とその他の上記半導体チップとを、該基板上のボンディングパッドにワイヤをファースト・ボンディングした後、該半導体チップ上のボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程とを含むことを特徴としている。
【００２７】
また、本発明の半導体装置は、上記の課題を解決するために、さらに、上記の基板とそのすぐ上の上記半導体チップとは、該半導体チップ上のボンディングパッドがワイヤでファースト・ボンディングされた後、該基板上のボンディングパッドがワイヤでセカンド・ボンディングされて接続されており、該基板とその他の上記半導体チップとは、該基板上のボンディングパッドがワイヤでファースト・ボンディングされた後、該半導体チップ上のボンディングパッドがワイヤでセカンド・ボンディングされて接続されていることを特徴としている。
【００２８】
上記の方法および構成により、さらに、基板とすぐ上の半導体チップとを接続するワイヤをフォワード法によって形成し、その上方に、基板とその他の半導体チップとを接続するワイヤをリバース法によって形成することができる。よって、上方（リバース法）のワイヤを導くキャピラリを、下方（フォワード法）のワイヤの傾き分だけ、半導体チップ寄りに動かすことができる。
【００２９】
したがって、基板上のファースト・ボンディングの位置を半導体チップ寄りに寄せることができるので、パッケージを小型化することが可能となる（図３の距離Ｄ分）。また、フォワード法では、基板にバンプを形成する必要がないため、その分の製造時間を短縮できるとともに、ワイヤ材の消費量を抑えることができる。
【００３０】
本発明の半導体装置の製造方法は、上記の課題を解決するために、さらに、上記の基板および半導体チップからなる複数層のうちの異なる三層を、その中間層のボンディングパッドを共通にしてワイヤボンディングにより接続する際に、該三層のうちの最下層上のボンディングパッドにワイヤをファースト・ボンディングした後、該中間層上のボンディングパッドにワイヤをセカンド・ボンディングして該最下層と該中間層とを接続する工程と、該三層のうちの最上層上のボンディングパッドにワイヤをファースト・ボンディングした後、該中間層上のボンディングパッドにワイヤをセカンド・ボンディングして該最上層と該中間層とを接続する工程とを含むことを特徴としている。
【００３１】
また、本発明の半導体装置は、上記の課題を解決するために、さらに、上記の基板および半導体チップからなる複数層のうちの異なる三層は、該三層のうちの最下層上のボンディングパッドがワイヤでファースト・ボンディングされた後、該中間層上のボンディングパッドがワイヤでセカンド・ボンディングされて該最下層と該中間層とが接続され、該三層のうちの最上層上のボンディングパッドがワイヤでファースト・ボンディングされた後、該中間層上のボンディングパッドがワイヤでセカンド・ボンディングされて該最上層と該中間層とが接続されて、該中間層のボンディングパッドを共通にしてワイヤボンディングにより接続されていることを特徴としている。
【００３２】
なお、上記の方法および構成を、「第一の方法および構成」とする。
【００３３】
本発明の半導体装置の製造方法は、上記の課題を解決するために、さらに、上記の基板および半導体チップからなる複数層のうちの異なる三層を、その中間層のボンディングパッドを共通にしてワイヤボンディングにより接続する際に、該三層のうちの最上層上のボンディングパッドにワイヤをファースト・ボンディングした後、該中間層上のボンディングパッドにワイヤをセカンド・ボンディングして該最上層と該中間層とを接続する工程と、該三層のうちの中間層上のボンディングパッドにワイヤをファースト・ボンディングした後、該最下層上のボンディングパッドにワイヤをセカンド・ボンディングして該中間層と該最下層とを接続する工程とを含むことを特徴としている。
【００３４】
また、本発明の半導体装置は、上記の課題を解決するために、さらに、上記の基板および半導体チップからなる複数層のうちの異なる三層は、該三層のうちの最上層上のボンディングパッドがワイヤでファースト・ボンディングされた後、該中間層上のボンディングパッドがワイヤでセカンド・ボンディングされて該最上層と該中間層とが接続され、該三層のうちの中間層上のボンディングパッドがワイヤでファースト・ボンディングされた後、該最下層上のボンディングパッドがワイヤでセカンド・ボンディングされて該中間層と該最下層とが接続されて、該中間層のボンディングパッドを共通にしてワイヤボンディングにより接続されていることを特徴としている。
【００３５】
なお、上記の方法および構成を、「第二の方法および構成」とする。
【００３６】
本発明の半導体装置の製造方法は、上記の課題を解決するために、さらに、上記の基板および半導体チップからなる複数層のうちの異なる三層を、その中間層のボンディングパッドを共通にしてワイヤボンディングにより接続する際に、該三層のうちの最下層上のボンディングパッドにワイヤをファースト・ボンディングした後、該中間層上のボンディングパッドにワイヤをセカンド・ボンディングして該最下層と該中間層とを接続する工程と、該三層のうちの中間層上のボンディングパッドにワイヤをファースト・ボンディングした後、該最上層上のボンディングパッドにワイヤをセカンド・ボンディングして該中間層と該最上層とを接続する工程とを含むことを特徴としている。
【００３７】
また、本発明の半導体装置は、上記の課題を解決するために、さらに、上記の基板および半導体チップからなる複数層のうちの異なる三層は、該三層のうちの最下層上のボンディングパッドがワイヤでファースト・ボンディングされた後、該中間層上のボンディングパッドがワイヤでセカンド・ボンディングされて該最下層と該中間層とが接続され、該三層のうちの中間層上のボンディングパッドがワイヤでファースト・ボンディングされた後、該最上層上のボンディングパッドがワイヤでセカンド・ボンディングされて該中間層と該最上層とが接続されて、該中間層のボンディングパッドを共通にしてワイヤボンディングにより接続されていることを特徴としている。
【００３８】
なお、上記の方法および構成を、「第三の方法および構成」とする。
【００３９】
上記の第一から第三の方法および構成によれば、さらに、半導体チップおよび基板からなる複数層のうちの異なる三層を中間層のボンディングパッドを共通にして接続することによって、基板上のボンディングパッドの数を３つから２つに削減できるため、パッケージを小型化することができる。また、上記三層のうちの最上層と中間層とを接続するワイヤが最下層と最上層とを直接接続するワイヤよりも短いため、製造時間を短縮できるとともに、ワイヤ材の消費量を抑制でき、さらに、樹脂封止時のワイヤの変形を防止することができる。加えて、ワイヤの上方にさらにワイヤを形成する必要がないため、上下のワイヤが接触する危険性もない。
【００４０】
特に、上記第三の方法および構成によれば、最上層と中間層とを接続するワイヤを形成する際、キャピラリは最上層のボンディングパッド側とは逆の方向に動くが、最下層と中間層とを接続するワイヤの中間層のボンディングパッドからの立ち上がりが緩やかであるため、中間層と最下層とを接続するワイヤとキャピラリもしくはワイヤとが接触する可能性が少ない。よって、第三の方法および構成は、第一・第二の方法および構成に比べても、積層される半導体チップの組み合せの制約が小さい。
【００４１】
本発明の半導体装置の製造方法は、上記の課題を解決するために、さらに、上記半導体チップ上のボンディングパッドにバンプを形成する工程を含むことを特徴としている。
【００４２】
また、本発明の半導体装置は、上記の課題を解決するために、さらに、上記半導体チップのボンディングパッドにバンプが形成されていることを特徴としている。
【００４３】
上記の方法および構成により、さらに、半導体チップのボンディングパッドにセカンド・ボンディングする際に、あらかじめボールボンディング法に用いるワイヤ材でバンプを形成しておくことによって、セカンド・ボンディングによる半導体チップのボンディングパッドヘのダメージを軽減することができる。
【００４４】
すなわち、本発明の半導体装置の製造方法は、上記第一の方法に加えて、上記中間層上のボンディングパッドにバンプを形成する工程と、上記セカンド・ボンディングを該バンプ上に行う工程とを含んでいてもよい。
【００４５】
また、本発明の半導体装置は、上記第一の構成に加えて、上記中間層上のボンディングパッドには、上記セカンド・ボンディングが行われるバンプが形成されていてもよい。
【００４６】
また、本発明の半導体装置の製造方法は、上記第二の方法に加えて、上記中間層上のボンディングパッドにバンプを形成する工程と、上記最上層と該中間層とを接続するワイヤの上記セカンド・ボンディングを該バンプ上に行う工程と、該中間層と上記最下層とを接続するワイヤの上記ファースト・ボンディングを該バンプ上に行う工程とを含んでいてもよい。
【００４７】
また、本発明の半導体装置は、上記第二の構成に加えて、上記中間層上のボンディングパッドには、上記最上層と該中間層とを接続するワイヤの上記セカンド・ボンディング、および、該中間層と上記最下層とを接続するワイヤの上記ファースト・ボンディングが行われるバンプが形成されていてもよい。
【００４８】
また、本発明の半導体装置の製造方法は、上記第三の方法に加えて、上記中間層上のボンディングパッドにバンプを形成する工程と、上記最下層と該中間層とを接続するワイヤの上記セカンド・ボンディングを該バンプ上に行う工程と、該中間層と上記最上層とを接続するワイヤの上記ファースト・ボンディングを該バンプ上に行う工程とを含んでいてもよい。
【００４９】
また、本発明の半導体装置は、上記第三の構成に加えて、上記中間層上のボンディングパッドには、上記最下層と該中間層とを接続するワイヤの上記セカンド・ボンディング、および、該中間層と上記最上層とを接続するワイヤの上記ファースト・ボンディングが行われるバンプが形成されていてもよい。
【００５０】
本発明の半導体装置の製造方法は、上記の課題を解決するために、さらに、上記の下層あるいは最下層が上記基板であることを特徴としている。
【００５１】
また、本発明の半導体装置は、上記の課題を解決するために、さらに、上記の下層あるいは最下層が上記基板であることを特徴としている。
【００５２】
上記の方法および構成により、さらに、基板と半導体チップとを接続する際に、ボールボンディング法およびリバース法を用いることにより、パッケージを小型化するとともに、ワイヤ間のクリアランスを十分に確保でき、かつ、積層される半導体チップの組み合わせの制約を小さくすることができる。
【００５３】
したがって、積層されている半導体チップのボンディングパッドの数だけボンディングパッドが設けられる基板を下層とする場合には、特に好適に用いることができる。
【００５４】
本発明の半導体装置は、上記の課題を解決するために、さらに、上記の基板および半導体チップの各層は、ボンディングパッドの配置を上下に隣接する層と揃えて積層されていることを特徴としている。
【００５５】
上記の構成により、さらに、基板および半導体チップのボンディングパッドが上下に隣接する層と揃っているため、異なる三層以上の層を中間層のボンディングパッドを共通にして接続することができる。
【００５６】
したがって、基板上のボンディングパッドの数を削減できるため、パッケージを小型化できる。また、例えば三層のうちの最上層と中間層とを接続するワイヤが最下層と最上層とを直接接続するワイヤよりも短いため、製造時間を短縮できるとともに、ワイヤ材の消費量を抑制でき、さらに、樹脂封止時のワイヤ流れにも有効である。
【００５７】
本発明の半導体装置は、上記の課題を解決するために、さらに、チップ・サイズ・パッケージ構造を有することを特徴としている。
【００５８】
上記の構成により、さらに、半導体装置を半導体チップと同程度の大きさにまで小型化することができるという効果を得ることができる。
【００５９】
【発明の実施の形態】
本発明の一実施の形態について図１から図８に基づいて説明すれば、以下のとおりである。
【００６０】
図１に示すように、本実施の形態に係る半導体装置は、第１層の半導体チップ１と、第２層の半導体チップ２と、第３層の半導体チップ３とが、この順に基板４上に積層され、それぞれのボンディングパッド同士がボールボンディング法を用いて接続された三層構造の多層半導体装置である。
【００６１】
具体的には、キャピラリ（ボンディングキャピラリ）に通された金のワイヤ６の先端を溶融してボールを形成し、このボールを半導体チップ１，２，３および基板４のボンディングパッド上に加熱圧着することによって接続されている。なお、ワイヤボンディングの接続は下層から順に行う。また、ワイヤは金線に限定されず、銅線などを使用することができる。
【００６２】
図１では、半導体チップ１，２，３と基板４との接続はすべてリバース法で行われている。すなわち、第一に、金のワイヤをキャピラリに通し、ワイヤ先端をトーチで溶融して金ボールを形成し、半導体チップ１のボンディングパッドに金ボールを圧着し、金ボールの付け根でワイヤを切断して、金バンプ５′を形成する。第二に、同様にワイヤを溶融して形成した金ボール５を基板４のボンディングパッドに圧着してファースト・ボンディングを行う。第三に、半導体チップ１のボンディングパッドへ金線を導き、ボンディングパッド上の金バンプ５′にセカンド・ボンディングを行うことによって、半導体チップ１と基板４とを接続するワイヤ６を形成する。つづいて、半導体チップ１と同様の手順で、半導体チップ２と基板４とを接続するワイヤ６を形成し、最後に同様の手順で、半導体チップ３と基板４とを接続するワイヤ６を形成する。
【００６３】
リバース法は、ワイヤ長Ｌｂが長くなってもフォワード法よりもワイヤ高Ｌｈを低く抑えて安定したボンディングができるとともに、ファースト・ボンディング部からほぼ垂直にワイヤ６が立ち上がることから、ワイヤ６同士の間のクリアランスが確保し易い。また、ワイヤ６に肩状の屈曲をもたせるために、ファースト・ボンディング時に、キャピラリが半導体チップ１，２，３とは逆の方向に動く必要があるが、この方向には半導体チップがないので基板４上のボンディングパッドを詰めて配置することができる。
【００６４】
また、半導体チップ１，２へセカンド・ボンディングする際、キャピラリが隣接する上層の半導体チップ２，３の方向に流されることなく垂直に移動するため、半導体チップ１，２のボンディングパッドと隣接する上層の半導体チップ２，３のエッジとの間のクリアランスを小さくでき、積層する半導体チップの組み合わせへの制約を小さくすることができる。
【００６５】
図１では、半導体チップ１，２，３上のボンディングパッドにセカンド・ボンディングする際に、ボールボンディング法に用いる金線のボール部で金バンプ５′が形成されている。金バンプ５′は押しつぶしても押しつぶさなくてもどちらでもよい。また、半導体チップ１，２，３のボンディングパッドにバンプを形成しなくてもよい。
【００６６】
ここで、ファースト・ボンディングの時には、キャピラリ（治具）に保持されたワイヤの先端が溶融されて金ボール５が形成されているため、金ボール５を圧着するキャピラリによる圧力が金ボール５で吸収される結果、ボンディングパッドに圧力がかからず、半導体チップ１，２，３のボンディングパッドはダメージを受けない。これに対して、セカンド・ボンディングの時には、ワイヤの先端に金ボール５のようなボール部が形成されていないので、キャピラリの圧力がかかり半導体チップ１，２，３のボンディングパッドはダメージを受ける。この点について、セカンド・ボンディングする半導体チップ１，２，３のボンディングパッド上に金線のボール部で金バンプ５′をあらかじめ形成しておくことにより、セカンド・ボンディングによる半導体チップ１，２，３のボンディングパッドヘのダメージを軽減することができる。なお、基板４には半導体素子が形成されていないので、基板４上に金バンプ５′を形成する必要はない。
【００６７】
また、図２に示すように、本実施の形態に係る半導体装置は、第１層の半導体チップ１と基板４とをフォワード法によりボンディングし、残りの第２層および第３層の半導体チップ２，３と基板４とをリバース法でボンディングすることもできる。
【００６８】
すなわち、第一に、半導体チップ１のボンディングパッド上に金ボール５でファースト・ボンディングを行った後、基板４のボンディングパッドへ金線を導き、セカンド・ボンディングを行うことによって、半導体チップ１と基板４とを接続するワイヤ７を形成している。第二に、二層目の半導体チップ２のボンディングパッド上に金バンプ５′を形成する。第三に、基板４のボンディングパッド上に金ボール５でファースト・ボンディングを行った後、半導体チップ２のボンディングパッドへ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、半導体チップ２と基板４とを接続するワイヤ６を形成している。つづいて、二層目と同様の手順で、三層目の半導体チップ３と基板４とを接続するワイヤ６を形成する。
【００６９】
なお、半導体チップ２・３のボンディングパッド上に金バンプ５′・５′をそれぞれ形成した後、ワイヤ７を形成し、その後半導体チップ２と基板４とを接続するワイヤ６、半導体チップ３と基板４とを接続するワイヤ６を順に形成することもできる。すなわち、セカンド・ボンディングを行う複数のボンディングパッド上に金バンプ５′をあらかじめ形成しておき、ワイヤのボンディングを連続して行うことも可能である。ただし、この方法では、セカンド・ボンディング時にワイヤ６と金バンプ５′との位置合わせを改めて行う必要があるため、１本のワイヤ６ごとに金バンプ５′を形成する上記の方法の方が有利である。
【００７０】
このように、第１層の半導体チップ１の接続をフォワード法によるワイヤ７で、２層目以上の半導体チップ２，３の接続をリバース法によるワイヤ６でそれぞれ行うことにより、第１層のワイヤ７と第２層のワイヤ６との間のクリアランスが容易に確保できるとともに、図１の形（すべてリバース法）よりもパッケージを小型化することができる。
【００７１】
具体的には、図３に示すように、基板４と半導体チップ１との間を接続するワイヤを比較すれば、リバース法で形成されたワイヤ６が基板４からほぼ垂直に立ち上がる形状となるのに対して、フォワード法で形成されたワイヤ７は基板４から半導体チップ１寄りに傾いて立ち上がる形状となる。そして、基板４と半導体チップ２との間を接続するワイヤを形成する時、ワイヤを導くキャピラリが基板４と半導体チップ１との間を接続するワイヤ６あるいは７に触れないように動かなければならない。したがって、基板４と半導体チップ１との間をワイヤ７（フォワード法）によって接続した場合には、基板４と半導体チップ２との間を接続するワイヤを導くキャピラリの先端は軌跡Ｔｆを通ることになる。一方、基板４と半導体チップ１との間をワイヤ６（リバース法）によって接続した場合には、基板４と半導体チップ２との間を接続するワイヤを導くキャピラリの先端は軌跡Ｔｒを通ることになる。このように、フォワード法で形成されたワイヤの上方に、リバース法によってワイヤを形成すると、上方（リバース法）のワイヤを導くキャピラリを、下方（フォワード法）のワイヤの傾き分だけ、半導体チップ寄りに動かすことができる。加えて、基板４上のボンディングパッドの位置を距離Ｄだけ半導体チップ１，２寄りに詰めて配置することができる。
【００７２】
また、すべての接続をリバース法によるワイヤ６で行う方法（図１）と比較して、第１層のワイヤ７の基板４上でのセカンド・ボンディング時に金バンプを形成する必要がないため、その分の製造時間を短縮できるとともに、金線の消費を抑えることができる。
【００７３】
よって、積層される半導体チップの組み合わせで、第１層の半導体チップ１のボンディングパッドと第２層の半導体チップ２のエッジとの間のクリアランスが十分ある場合は、第１層の半導体チップ１の接続をフォワード法によるワイヤ７で行い、２層目以上の半導体チップ２，３の接続をリバース法によるワイヤ６で行うことがより望ましい。
【００７４】
さらに、例えば容量の異なるフラッシュメモリチップのように、同じ端子配置の半導体チップを積層する場合には、半導体チップおよび基板をボンディングパッドを揃えて積層し、中間の半導体チップのボンディングパッドを共通にして接続することができる。
【００７５】
具体的には、図６に示すように、第１層および第２層の半導体チップ１，２および基板４をボンディングパッドを揃えて積層し、半導体チップ１上のボンディングパッド（中間層上のボンディングパッド）８を共通にして、半導体チップ１，２間のワイヤボンディングと半導体チップ１と基板４との間のワイヤボンディングを行っている。
【００７６】
この場合、図４（ａ）に示すように、基板４と半導体チップ１との間をリバース法で接続し、半導体チップ１と半導体チップ２との間をフォワード法で接続する。その後、第３層の半導体チップ３と基板４とをリバース法で接続する。
【００７７】
詳細には、第一に、第１層の半導体チップ１のボンディングパッド上に金バンプ５′を形成する。第二に、基板４上のボンディングパッドに金ボール５でファースト・ボンディングを行った後、半導体チップ１のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、基板４と半導体チップ１とを接続するワイヤ６′を形成する。第三に、第２層の半導体チップ２上のボンディングパッドに金ボール５でファースト・ボンディングを行った後、半導体チップ１のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、半導体チップ１と半導体チップ２とを接続するワイヤ７′を形成する。最後に、第３層の半導体チップ３のボンディングパッド上に金バンプ５′を形成し、基板４上のボンディングパッドに金ボール５でファースト・ボンディングを行った後、半導体チップ３のボンディングパッド上の金バンプ５′へ金線を導き、セカンド・ボンディングを行うことによって、半導体チップ３と基板４とを接続するワイヤ６を形成する。なお、ワイヤ６′とワイヤ７′との形成順序は逆でもよい。
【００７８】
このように、ボンディングパッドを揃えて積層し、半導体チップ１，２および基板４を半導体チップ１のボンディングパッドを共通にして接続することにより、基板４上のボンディングパッドの数が３つから２つに削減できるため、パッケージを小型化することができる。また、半導体チップ１，２間を接続するワイヤ７′は、半導体チップ２と基板４とを直接接続するワイヤよりも短いため、製造時間を短縮できるとともに、金線の消費量を抑制でき、さらに、樹脂封止時の樹脂によるワイヤの変形（ワイヤ流れ）を防止できる点でも効果的である。
【００７９】
また、図４（ｂ）に示すように、第２層および第３層の半導体チップ２，３が同じ端子配置を有する場合、半導体チップ１と基板４との間をフォワード法で接続し、半導体チップ２と基板４との間をリバース法で接続し、半導体チップ３と半導体チップ２とをフォワード法で接続する。
【００８０】
詳細には、第一に、第１層の半導体チップ１のボンディングパッド上に金ボール５でファースト・ボンディングを行った後、基板４上のボンディングパッドへ金線を導き、セカンド・ボンディングを行うことによって、半導体チップ１と基板４とを接続するワイヤ７を形成する。第二に、第２層の半導体チップ２のボンディングパッド上に金バンプ５′を形成する。第三に、基板４上のボンディングパッドに金ボール５でファースト・ボンディングを行った後、半導体チップ２のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、基板４と半導体チップ２とを接続するワイヤ６′を形成する。最後に、第３層の半導体チップ３のボンディングパッドに金ボール５でファースト・ボンディングを行った後、半導体チップ２のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、半導体チップ２と半導体チップ３とを接続するワイヤ７′を形成する。なお、ワイヤ６′とワイヤ７′との形成順序は逆でもよい。
【００８１】
このように、ボンディングパッドを揃えて積層し、半導体チップ２，３および基板４を半導体チップ２のボンディングパッドを共通にして接続することにより、基板４上のボンディングパッドの数が３つから２つに削減できるため、パッケージを小型化することができる。また、半導体チップ２，３間を接続するワイヤ７′が半導体チップ３と基板４とを直接接続するワイヤよりも短いため、製造時間を短縮できるとともに、金線の消費量を抑制でき、さらに、樹脂封止時の樹脂によるワイヤの変形（ワイヤ流れ）を防止する点でも効果的である。
【００８２】
この場合、半導体チップ１と基板４との間をフォワード法で接続するため、リバース法で接続する構成（図４（ａ））と比べ、最下層の半導体チップ１の端から基板４上のボンディングパッドまでの距離Ｌｃ２が距離Ｌｃ１よりも短くなり、パッケージをさらに小型化することができる。
【００８３】
図５（ａ）〜（ｃ）に示すように、半導体チップ１，２，３が容量の異なるフラッシュメモリチップもしくはＳＲＡＭ（static random access momory ）等で統一されている場合、半導体チップ３と半導体チップ２とをワイヤで接続し、半導体チップ２と半導体チップ１とをワイヤで接続し、半導体チップ１と基板４とをワイヤで接続することが可能となる。
【００８４】
図５（ａ）は、第一に、半導体チップ２のボンディングパッド上に金バンプ５′を形成する。第二に、半導体チップ３のボンディングパッド上に金ボール５でファースト・ボンディングを行った後、半導体チップ２のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′にセカンド・ボンディングを行うことによって、半導体チップ３と半導体チップ２とを接続するワイヤ７′を形成する。第三に、半導体チップ１のボンディングパッド上に金バンプ５′を形成する。第四に、半導体チップ２のボンディングパッド上に形成された金バンプ５′上に金ボール５でファースト・ボンディングを行った後、半導体チップ１のボンディングパッド上の金バンプ５′へ金線を導き、金パンブ５′上にセカンド・ボンディングを行うことによって、半導体チップ２と半導体チップ１とを接続するワイヤ７′を形成する。第五に、半導体チップ１のボンディングパッド上に形成された金パンブ５′上に金ボール５でファースト・ボンディングを行った後、基板４のボンディングパッドへ金線を導き、セカンド・ボンディングを行うことによって、半導体チップ１と基板４とを接続するワイヤ７を形成する。
【００８５】
このように、半導体チップ１，２のボンディングパッドを共通にして接続することにより、基板４上のボンディングパッドが１つになり、パッケージをさらに小型化することができる。また、半導体チップ１，２間および半導体チップ２，３間を接続するワイヤ７，７′は、半導体チップ２と基板４および半導体チップ３と基板４とを直接接続するワイヤよりも短いため、製造時間を短縮できるとともに、金線の消費量を抑制でき、さらに、樹脂封止時の樹脂によるワイヤの変形（ワイヤ流れ）を防止する点でも効果的である。また、ワイヤの上方にさらにワイヤを形成する必要がないため、上下のワイヤが接触する危険性がない。
【００８６】
ただし、半導体チップ２と半導体チップ１とを接続するワイヤ７′を形成する際、キャピラリは半導体チップ１のボンディングパッド側とは逆の方向に動くため、半導体チップ３と半導体チップ２とを接続するワイヤ７′とキャピラリもしくはワイヤとが接触する可能性がある。半導体チップ１と基板４とを接続するワイヤ７′を形成する際にも同様なことが言える。これらの接触を回避するには、半導体チップ３のボンディングパッドと半導体チップ２のボンディングパッド間の距離、半導体チップ２のボンディングパッドと半導体チップ１のボンディングパッド間の距離を十分に取り、半導体チップ２および半導体チップ１のポンディングパッドからのワイヤ７′の立ち上がりを緩やかにする必要がある。そのため、積層される半導体チップの組み合せの制約が大きくなる。
【００８７】
図５（ｂ）は、第一に、半導体チップ２のボンディングパッド上に金バンプ５′を形成する。第二に、半導体チップ３のボンディングパッド上に金ボール５でファースト・ボンディングを行った後、半導体チップ２のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、半導体チップ３と半導体チップ２とを接続するワイヤ７′を形成する。第三に、半導体チップ１のボンディングパッド上に金バンプ５′を形成する。第四に、基板４のボンディングパッド上に金ボール５でファースト・ボンディングを行った後、半導体チップ１のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、基板４と半導体チップ１とを接続するワイヤ６を形成する。第五に、半導体チップ２のボンディングパッド上に形成された金バンプ５′上に金ボール５でファースト・ボンディングを行った後、半導体チップ１のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、半導体チップ２と半導体チップ１とを接続するワイヤ７′を形成する。なお、半導体チップ２と半導体チップ１とを接続するワイヤ７′と、半導体チップ１と基板４とを接続するワイヤ６との形成順序は逆でもよい。
【００８８】
このように、半導体チップ１，２のボンディングパッドを共通にして接続することにより、基板４上のボンディングパッドが１つになり、パッケージをさらに小型化することができる。また、半導体チップ１，２間および半導体チップ２，３間を接続するワイヤ７′は、半導体チップ２と基板４および半導体チップ３と基板４とを直接接続するワイヤよりも短いため、製造時間を短縮できるとともに、金線の消費量を抑制でき、さらに、樹脂封止時の樹脂によるワイヤの変形（ワイヤ流れ）を防止する点でも効果的である。また、ワイヤの上方にさらにワイヤを形成する必要がないため、上下のワイヤが接触する危険性がない。
【００８９】
ただし、半導体チップ２と半導体チップ１とを接続するワイヤ７′を形成する際、キャピラリは半導体チップ１のボンディングパッド側とは逆の方向に動くため、半導体チップ３と半導体チップ２とを接続するワイヤ７′とキャピラリもしくはワイヤとが接触する可能性がある。これらの接触を回避するには、半導体チップ３のボンディングパッドと半導体チップ２のボンディングパッドとの間の距離を十分に取り、半導体チップ２のボンディングパッドからのワイヤ７′の立ち上がりを緩やかにする必要がある。そのため、積層される半導体チップの組み合せの制約が大きくなる。
【００９０】
図５（ｃ）は、第一に、半導体チップ２のボンディングパッド上に金パンブ５′を形成する。第二に、半導体チップ３のボンディングパッド上に金ボール５でファースト・ボンディングを行った後、半導体チップ２のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、半導体チップ３と半導体チップ２とを接続するワイヤ７′を形成する。第三に、半導体チップ１のボンディングパッド上に金パンブ５′を形成する。第四に、基板４のボンディングパッド上に金ボール５でファースト・ボンディングを行った後、半導体チップ１のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、半導体チップ１と基板４とを接続するワイヤ６を形成する。第五に、半導体チップ１のボンディングパッド上に形成された金パンブ５′上に金ボール５でファースト・ボンディングを行った後、半導体チップ２のボンディングパッド上の金バンプ５′へ金線を導き、金バンプ５′上にセカンド・ボンディングを行うことによって、半導体チップ２と半導体チップ１とを接続するワイヤ６′を形成する。
【００９１】
このように、半導体チップ１，２のボンディングパッドを共通にして接続することにより、基板４上のボンディングパッドが１つになり、パッケージをさらに小型化することができる。また、半導体チップ１，２間および半導体チップ２，３間を接続するワイヤ６′，７′は、半導体チップ２と基板４および半導体チップ３と基板４とを直接接続するワイヤよりも短いため、製造時間を短縮できるとともに、金線の消費量を抑制でき、さらに、樹脂封止時の樹脂によるワイヤの変形（ワイヤ流れ）を防止する点でも効果的である。また、ワイヤの上方にさらにワイヤを形成する必要がないため、上下のワイヤが接触する危険性がない。
【００９２】
この場合、半導体チップ２と半導体チップ１とを接続するワイヤ６′を形成する際、キャピラリは半導体チップ２のボンディングパッド側とは逆の方向に動くが、半導体チップ１のボンディングパッドからのワイヤ６の立ち上がりが緩やかであるため、半導体チップ１と基板４とを接続するワイヤ６とキャピラリもしくはワイヤとが接触する可能性が少ない。よって、図５（ａ），（ｂ）に比べ、積層される半導体チップの組み合せの制約は小さい。
【００９３】
上記のように、中間層のボンディングパッドを共通にして接続する構造は、同じ端子配置の半導体チップ間の接続に適用すると、より効果的である。例えば、端子配置が同じで容量の異なるフラッシュメモリチップ（半導体チップ１，２がフラッシュメモリ、半導体チップ３がＳＲＡＭである多層半導体装置）に適用すると、第１層および第２層の半導体チップ間の接続を図６のようにワイヤボンディングできる。
【００９４】
ここで、例えば図７（ａ）および図７（ｂ）に示すように、本実施の形態に係る半導体装置（図１，図２，図４（ａ）（ｂ），図５（ａ）（ｂ）（ｃ））は、基板４の下に半田ボールがアレー状に配設されたボールグリッドアレー９を形成し、封止樹脂１０によってモールドして、パッケージ化することができる。なお、図７（ａ）および図７（ｂ）は、それぞれ図４（ａ）および図４（ｂ）に示した半導体装置を例である。
【００９５】
このように、上記半導体装置の構造は、特に、ＣＳＰ（chip size package ）のようなほぼチップサイズにまで小型化された半導体装置で、より効果的となる。
【００９６】
また、積層する半導体チップの組み合わせによっては、例えば細長い半導体チップがあるため、それを最下層に置くとそのボンディングパッドが上層の半導体チップで隠される場合がある。すなわち、この場合、図８に示すように、半導体装置は第２層の半導体チップ２′が第１層の半導体チップ１からはみ出す部分（オーバーハング部分）を有する構造になる。
【００９７】
この点、本実施の形態に係る半導体装置のボンディング方法は、オーバーハング部分上のボンディングパッドにもボンディングが可能であるため、オーバーハング部分が生じるような半導体チップの組み合わせも採用することができる。
【００９８】
以上のように、本実施の形態に係る半導体装置およびその製造方法によれば、パッケージを小型化するとともに、ワイヤ間のクリアランスを十分に確保でき、かつ積層される半導体チップの組み合わせの制約を小さくすることができる。
【００９９】
なお、本実施の形態は本発明の範囲を限定するものではなく、本発明の範囲内で種々の変更が可能である。特に、本実施の形態では、基板上に半導体チップが三層積層された半導体装置について説明したが、それ以上に積層された場合にも本発明を適用できることはいうまでもない。
【０１００】
また、以上のように、本実施の形態に係る半導体装置のワイヤボンディング方法は、ボールボンディング法を用いて二層以上積層された半導体チップ（多層半導体チップ）と基板とをワイヤボンディングするに際し、半導体チップと基板とをワイヤボンディングする方法としてリバース法、すなわち基板上のボンディングパッドにワイヤをファースト・ボンディングし、半導体チップ上のボンディングパッドにセカンド・ボンディングすることもできる。
【０１０１】
上記の半導体装置のワイヤボンディング方法は、三層積層された半導体チップと基板とをワイヤボンディングするに際し、第１層の半導体チップと基板とをフォワード法により、第２層、第３層の半導体チップと基板とをリバース法により接続することもできる。
【０１０２】
上記の半導体装置のワイヤボンディング方法は、リバース法を用いた半導体チップのボンディングパッド上に金バンプを形成し、セカンド・ボンディングしてもよい。
【０１０３】
上記の半導体装置のワイヤボンディング方法は、半導体チップのボンディングパッド上に金バンプを形成し、その金バンプ上にリバース法によるセカンド・ボンディングと、フォワード法によるセカンド・ボンディングとを行うこともできる。
【０１０４】
上記の半導体装置のワイヤボンディング方法は、基板上に半導体チップが積層された半導体装置の製造方法において、基板および半導体チップをワイヤボンディングにより接続する工程中に、基板および半導体チップからなる複数層のうち、すべてのワイヤボンディングは最下層の基板にファースト・ボンディングした後、半導体チップのボンディングパッドにセカンドボンディングして、接続することもできる。
【０１０５】
上記の半導体装置のワイヤボンディング方法は、基板上に半導体チップが積層された半導体装置の製造方法において、基板および半導体チップをワイヤボンディングにより接続する工程中に、基板および半導体チップからなる複数層のうち、最下層の基板とそのすぐ上の半導体チップとの接続は、半導体チップにファースト・ボンディングした後、基板にセカンド・ボンディングし、基板と他の半導体チップとの接続は、基板にファースト・ボンディングした後、半導体チップにセカンド・ボンディングして、接続することもできる。
【０１０６】
さらに、本実施の形態に係る半導体装置は、ボールボンディング法を用いて多層半導体チップと基板とをワイヤボンディングするに際し、すべての半導体チップと基板とをリバース法を用いてボンディングされた構造であってもよい。
【０１０７】
上記半導体装置は、ボールボンディング法を用いて三層の半導体チップと基板とをワイヤボンディングするに際し、第１層の半導体チップと基板とをフォワード法により、第２層、第３層の半導体チップと基板とをリバース法によりボンディングされた構造を有していてもよい。
【０１０８】
上記半導体装置は、ボールボンディング法を用いて三層の半導体チップと基板とをワイヤボンディングするに際し、第２層の半導体チップと第１層の半導体チップとをフォワード法を用いてボンディング、基板と第１層の半導体チップとをリバース法を用いてボンディング、基板と第３層の半導体チップとをリバース法を用いてボンディングされた構造を有していてもよい。
【０１０９】
上記半導体装置は、ボールボンディング法を用いて三層の半導体チップと基板とをワイヤボンディングするに際し、第１層の半導体チップと基板とをフォワード法を用いてボンディング、基板と第２層の半導体チップとをリバース法を用いてボンディング、第３層の半導体チップと第２層の半導体チップとをフォワード法を用いてボンディングされた構造を有していてもよい。
【０１１０】
上記半導体装置は、チップ・サイズ・パッケージ（ＣＳＰ）構造を有していてもよい。
【０１１１】
上記半導体装置は、上層の半導体チップが下層の半導体チップよりはみ出した構造（オーバーハング部分）を有していてもよい。
【０１１２】
上記半導体装置は、多層半導体チップを積層するに際し、同じ端子配置の半導体チップが上下に隣接して積層された半導体チップの組を有する構造であってもよい。
【０１１３】
また、上記半導体装置の製造方法は、上記基板とそのすぐ上の上記半導体チップとを、該基板上のボンディングパッドにワイヤをファースト・ボンディングした後、該半導体チップ上のボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程と、該基板とその他の上記半導体チップとを、該基板上のボンディングパッドにワイヤをファースト・ボンディングした後、該半導体チップ上のボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程とを含んでいてもよい。
【０１１４】
また、上記半導体装置の製造方法は、上記バンプを上記ボンディングパッドに押しつぶす工程を含んでいてもよい。
【０１１５】
また、上記半導体装置は、上記の基板とそのすぐ上の上記半導体チップとは、該基板上のボンディングパッドがワイヤでファースト・ボンディングされた後、該半導体チップ上のボンディングパッドがワイヤでセカンド・ボンディングされて接続されており、該基板とその他の上記半導体チップとは、該基板上のボンディングパッドがワイヤでファースト・ボンディングされた後、該半導体チップ上のボンディングパッドがワイヤでセカンド・ボンディングされて接続されている構成であってもよい。
【０１１６】
また、上記半導体装置は、上記バンプが上記ボンディングパッド上に押しつぶされている構成であってもよい。
【０１１７】
【発明の効果】
本発明の半導体装置の製造方法は、以上のように、基板上に半導体チップが積層された半導体装置の製造工程において、基板および半導体チップをボールボンディング法によるワイヤボンディングにより接続する工程中に、基板および半導体チップからなる複数層のうちの異なる二層を、該二層のうちの下層上のボンディングパッドにワイヤをファースト・ボンディングした後、該二層のうちの上層上のボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程を含んでいる方法である。
【０１１８】
また、本発明の半導体装置は、以上のように、基板および該基板上に積層された半導体チップがボールボンディング法によるワイヤボンディングによって接続されてなる半導体装置であって、基板および半導体チップからなる複数層のうちの異なる二層は、該二層のうちの下層上のボンディングパッドがワイヤでファースト・ボンディングされた後、該二層のうちの上層上のボンディングパッドがワイヤでセカンド・ボンディングされて接続されている構成である。
【０１１９】
それゆえ、基板および半導体チップからなる複数層のうちの異なる二層のワイヤボンディングを下層上のボンディングパッドから上層上のボンディングパッドへワイヤを形成するリバース法で行うことによって、リバース法とはワイヤの形成方向（順序）が逆であるフォワード法よりも、ワイヤ長が長くてもワイヤ高を低く抑えて安定したボンディングが可能となる。また、ファースト・ボンディングの部位からワイヤがほぼ垂直に立ち上がることから、ワイヤ間のクリアランスが確保し易い。また、ワイヤに肩状の屈曲をもたせるために、ファースト・ボンディング時にキャピラリが半導体チップとは逆の方向に動く必要があるが、この方向には半導体チップ（上層）がないので基板（下層）上のボンディングパッドを詰めて配置することができる。
【０１２０】
また、半導体チップへセカンド・ボンディングする際、キャピラリが隣接する上層の半導体チップの方向に流されることなく垂直に移動するため、セカンド・ボンディングする半導体チップのボンディングパッドと隣接する上層の半導体チップのエッジとの間のクリアランスを小さくでき、積層する半導体チップの組み合わせへの制約を小さくすることができる。
【０１２１】
したがって、積層された半導体チップと基板との接続の際に、ボールボンディング法およびリバース法を用いることにより、パッケージを小型化するとともに、ワイヤ間のクリアランスを十分に確保でき、かつ、積層される半導体チップの組み合わせの制約を小さくすることができるという効果を奏する。
【０１２２】
本発明の半導体装置の製造方法は、以上のように、さらに、上記の基板および半導体チップからなる複数層のうちの異なる三層を、その中間層のボンディングパッドを共通にしてワイヤボンディングにより接続する方法である。
【０１２３】
また、本発明の半導体装置は、以上のように、さらに、上記の基板および半導体チップからなる複数層のうちの異なる三層は、該三層のうちの中間層のボンディングパッドを共通にしてワイヤボンディングにより接続されている構成である。
【０１２４】
それゆえ、さらに、半導体チップおよび基板からなる複数層のうちの異なる三層を中間層のボンディングパッドを共通にして接続することによって、基板上のボンディングパッドの数を３つから２つに削減できるため、パッケージを小型化することができるという効果を奏する。また、上記三層のうちの最上層と中間層とを接続するワイヤが最下層と最上層とを直接接続するワイヤよりも短いため、製造時間を短縮できるとともに、ワイヤ材の消費量を抑制でき、さらに、樹脂封止時のワイヤの変形を防止することができるという効果を奏する。加えて、ワイヤの上方にさらにワイヤを形成する必要がないため、上下のワイヤが接触する危険性がないという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の構成の概略を示す説明図である。
【図２】本発明の一実施の形態に係る半導体装置の他の構成の概略を示す説明図である。
【図３】図２に示した半導体装置の説明図である。
【図４】同図（ａ），（ｂ）は、それぞれ本発明の一実施の形態に係る半導体装置のさらに他の構成の概略を示す説明図である。
【図５】同図（ａ），（ｂ），（ｃ）は、それぞれ本発明の一実施の形態に係る半導体装置のさらに他の構成の概略を示す説明図である。
【図６】図４（ａ），（ｂ）および図５（ａ），（ｂ），（ｃ）に示した半導体装置の説明図である。
【図７】同図（ａ），（ｂ）は、それぞれ図４（ａ），（ｂ）に示した半導体装置をチップ・サイズ・パッケージに構成した場合の説明図である。
【図８】図１に示した半導体装置の説明図である。
【図９】同図（ａ），（ｂ）は、従来の半導体装置の構成の概略を示す説明図である。
【図１０】従来の半導体装置の製造工程上の制約を示す説明図であり、同図（ａ）はキャピラリと上層の半導体チップ端との接触、同図（ｂ）はワイヤと上層の半導体チップ端との接触を示す。
【符号の説明】
１，２，３ 半導体チップ
４ 基板
５′ 金バンプ（バンプ）
６，６′，７，７′ ワイヤ
８ ボンディングパッド（中間層上のボンディングパッド）

Claims (22)

  1. 基板上に複数の半導体チップが積層された半導体装置の製造工程において、前記基板および前記複数の半導体チップの何れかの層間をボールボンディング法によるワイヤボンディングにより接続する工程中に、
    最上層の半導体チップ以外の二層を、該二層のうちの下層のボンディングパッドにワイヤをファースト・ボンディングした後、前記二層のうちの上層のボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記下層と前記上層よりも上に積層された半導体チップとを、該下層のボンディングパッドにワイヤをファースト・ボンディングした後、前記上層よりも上に積層された半導体チップのボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記下層と最上層の半導体チップとを、該下層のボンディングパッドにワイヤをファースト・ボンディングした後、前記最上層の半導体チップのボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記下層および前記上層に挟まれた半導体チップと前記下層とを、該下層のボンディングパッドにワイヤをファースト・ボンディングした後、前記挟まれた半導体チップのボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程を含むことを特徴とする請求項１から３の何れか１項に記載の半導体装置の製造方法。
  5. 前記下層および前記上層に挟まれた半導体チップと前記下層とを、該挟まれた半導体チップのボンディングパッドにワイヤをファースト・ボンディングした後、前記下層のボンディングパッドにワイヤをセカンド・ボンディングして、接続する工程を含むことを特徴とする請求項１から３の何れか１項に記載の半導体装置の製造方法。
  6. 基板上に複数の半導体チップが積層された半導体装置の製造工程において、前記基板および前記複数の半導体チップの何れかの三層を、中間層のボンディングパッドを共通にしてボールボンディング法によるワイヤボンディングにより接続する際に、
    前記三層のうちの下層のボンディングパッドにワイヤをファースト・ボンディングした後、前記中間層のボンディングパッドにワイヤをセカンド・ボンディングして前記下層と該中間層とを接続する工程と、
    前記三層のうちの上層のボンディングパッドにワイヤをファースト・ボンディングした後、前記中間層のボンディングパッドにワイヤをセカンド・ボンディングして前記上層と該中間層とを接続する工程とを含むことを特徴とする半導体装置の製造方法。
  7. 基板上に複数の半導体チップが積層された半導体装置の製造工程において、前記基板および前記複数の半導体チップの何れかの三層を、中間層のボンディングパッドを共通にしてボールボンディング法によるワイヤボンディングにより接続する際に、
    前記三層のうちの下層のボンディングパッドにワイヤをファースト・ボンディングした後、前記中間層のボンディングパッドにワイヤをセカンド・ボンディングして前記下層と該中間層とを接続する工程と、
    前記三層のうちの中間層のボンディングパッドにワイヤをファースト・ボンディングした後、前記上層のボンディングパッドにワイヤをセカンド・ボンディングして前記中間層と該上層とを接続する工程とを含むことを特徴とする半導体装置の製造方法。
  8. 前記複数の半導体チップの少なくとも一つの半導体チップが該半導体チップより下に位置する半導体チップよりもはみ出す部分を有することを特徴とする請求項１から５の何れか１項に記載の半導体装置の製造方法。
  9. 前記はみ出す部分にボンディングパッドを有することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記半導体チップ上のボンディングパッドにバンプを形成する工程を含むことを特徴とする請求項１から９の何れか１項に記載の半導体装置の製造方法。
  11. 前記下層が前記基板であることを特徴とする請求項１から１０の何れか１項に記載の半導体装置の製造方法。
  12. 基板上に複数の半導体チップが積層され、該基板および該複数の半導体チップの何れかの層間がボールボンディング法によるワイヤボンディングによって接続されてなる半導体装置であって、
    最上層の半導体チップ以外の二層は、該二層のうちの下層のボンディングパッドがワイヤでファースト・ボンディングされた後、前記二層のうちの上層のボンディングパッドがワイヤでセカンド・ボンディングされて接続されていることを特徴とする半導体装置。
  13. 前記下層と前記上層よりも上に積層された半導体チップとは、該下層のボンディングパッドがワイヤでファースト・ボンディングされた後、前記上層よりも上に積層された半導体チップのボンディングパッドがワイヤでセカンド・ボンディングされて接続されていることを特徴とする請求項１２に記載の半導体装置。
  14. 前記下層と最上層の半導体チップとは、該下層のボンディングパッドがワイヤでファースト・ボンディングされた後、前記最上層のボンディングパッドがワイヤでセカンド・ボンディングされて接続されていることを特徴とする請求項１２または１３に記載の半導体装置。
  15. 前記下層および前記上層に挟まれた半導体チップと前記下層とは、該下層のボンディングパッドがワイヤでファースト・ボンディングされた後、前記挟まれた半導体チップのボンディングパッドがワイヤでセカンド・ボンディングされて接続されていることを特徴とする請求項１２から１４の何れか１項に記載の半導体装置。
  16. 前記下層および前記上層に挟まれた半導体チップと前記下層とは、該挟まれた半導体チップのボンディングパッドがワイヤでファースト・ボンディングされた後、前記下層のボンディングパッドがワイヤでセカンド・ボンディングされて接続されていることを特徴とする請求項１２から１４の何れか１項に記載の半導体装置。
  17. 基板上に複数の半導体チップが積層され、該基板および該複数の半導体チップの何れかの層間がボールボンディング法によるワイヤボンディングによって接続されてなる半導体装置であって、
    前記基板および前記複数の半導体チップの何れかの三層は、
    該三層のうちの下層のボンディングパッドがワイヤでファースト・ボンディングされた後、中間層のボンディングパッドがワイヤでセカンド・ボンディングされて前記下層と該中間層とが接続され、
    前記三層のうちの上層のボンディングパッドがワイヤでファースト・ボンディングされた後、前記中間層のボンディングパッドがワイヤでセカンド・ボンディングされて前記上層と前記中間層とが接続されて、
    該中間層のボンディングパッドを共通にしてワイヤボンディングにより接続されていることを特徴とする半導体装置。
  18. 基板上に複数の半導体チップが積層され、該基板および該複数の半導体チップの何れかの層間がボールボンディング法によるワイヤボンディングによって接続されてなる半導体装置であって、
    前記基板および前記複数の半導体チップの何れかの三層は、
    該三層のうちの下層のボンディングパッドがワイヤでファースト・ボンディングされた後、中間層のボンディングパッドにワイヤがセカンド・ボンディングされて前記下層と該中間層とが接続され、
    前記三層のうちの中間層のボンディングパッドがワイヤでファースト・ボンディングされた後、前記上層のボンディングパッドがワイヤでセカンド・ボンディングされて前記中間層と該上層とが接続されて、
    該中間層のボンディングパッドを共通にしてワイヤボンディングにより接続されていることを特徴とする半導体装置。
  19. 前記複数の半導体チップの少なくとも一つの半導体チップが該半導体チップより下に位置する半導体チップよりもはみ出す部分を有していることを特徴とする請求項１２から１６の何れか１項に記載の半導体装置。
  20. 前記はみ出す部分にボンディングパッドを有することを特徴とする請求項１９に記載の半導体装置。
  21. 前記半導体チップのボンディングパッドにバンプが形成されていることを特徴とする請求項１２から２０の何れか１項に記載の半導体装置。
  22. 前記下層が前記基板であることを特徴とする請求項１２から２１の何れか１項に記載の半導体装置。
JP2000004034A 1999-02-17 2000-01-12 半導体装置、およびその製造方法 Expired - Fee Related JP3662461B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000004034A JP3662461B2 (ja) 1999-02-17 2000-01-12 半導体装置、およびその製造方法
TW89101562A TW444308B (en) 1999-02-17 2000-01-29 Semiconductor device and manufacturing method thereof
KR10-2000-0006756A KR100379608B1 (ko) 1999-02-17 2000-02-14 반도체장치 및 그의 제조방법
US10/162,864 US20020158325A1 (en) 1999-02-17 2002-06-06 Semiconductor device and manufacturing method thereof
US11/028,861 US7276437B2 (en) 1999-02-17 2005-01-05 Semiconductor device and manufacturing method thereof
US11/802,969 US7528011B2 (en) 1999-02-17 2007-05-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-38909 1999-02-17
JP3890999 1999-02-17
JP2000004034A JP3662461B2 (ja) 1999-02-17 2000-01-12 半導体装置、およびその製造方法

Publications (3)

Publication Number Publication Date
JP2000307057A JP2000307057A (ja) 2000-11-02
JP2000307057A5 JP2000307057A5 (ja) 2005-04-14
JP3662461B2 true JP3662461B2 (ja) 2005-06-22

Family

ID=26378208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000004034A Expired - Fee Related JP3662461B2 (ja) 1999-02-17 2000-01-12 半導体装置、およびその製造方法

Country Status (4)

Country Link
US (3) US20020158325A1 (ja)
JP (1) JP3662461B2 (ja)
KR (1) KR100379608B1 (ja)
TW (1) TW444308B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150046161A (ko) 2013-04-15 2015-04-29 가부시키가이샤 신가와 반도체 장치의 제조 방법

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP3631120B2 (ja) 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP4633971B2 (ja) 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
KR20030075860A (ko) 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
EP1639213B1 (en) * 2003-05-19 2009-07-29 James Hardie International Finance B.V. Building structure
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
TWI263286B (en) * 2004-02-06 2006-10-01 Siliconware Precision Industries Co Ltd Wire bonding method and semiconductor package using the method
KR100604840B1 (ko) * 2004-03-11 2006-07-28 삼성전자주식회사 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
JP2005268497A (ja) * 2004-03-18 2005-09-29 Denso Corp 半導体装置及び半導体装置の製造方法
US7009305B2 (en) * 2004-06-30 2006-03-07 Agere Systems Inc. Methods and apparatus for integrated circuit ball bonding using stacked ball bumps
TWI304238B (en) * 2004-09-07 2008-12-11 Advanced Semiconductor Eng Wire-bonding method for connecting wire-bond pads and chip and the structure formed thereby
US8519517B2 (en) * 2004-11-13 2013-08-27 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers and method of manufacturing thereof
JP2006210802A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
JP2007019415A (ja) 2005-07-11 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
US7605476B2 (en) 2005-09-27 2009-10-20 Stmicroelectronics S.R.L. Stacked die semiconductor package
JP2007134486A (ja) * 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
JP4527105B2 (ja) * 2006-12-26 2010-08-18 シャープ株式会社 半導体装置
US20080191367A1 (en) * 2007-02-08 2008-08-14 Stats Chippac, Ltd. Semiconductor package wire bonding
US20080272487A1 (en) * 2007-05-04 2008-11-06 Il Kwon Shim System for implementing hard-metal wire bonds
JP2009021499A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 積層型半導体装置
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
EP2133915A1 (de) * 2008-06-09 2009-12-16 Micronas GmbH Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung
CN101615587A (zh) * 2008-06-27 2009-12-30 桑迪士克股份有限公司 半导体装置中的导线层叠式缝线接合
JP5205173B2 (ja) * 2008-08-08 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US7894230B2 (en) * 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
JP5411553B2 (ja) * 2009-03-31 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
JP5062283B2 (ja) 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
JP5497392B2 (ja) 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
US8791582B2 (en) * 2010-07-28 2014-07-29 Freescale Semiconductor, Inc. Integrated circuit package with voltage distributor
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
WO2012071325A1 (en) 2010-11-24 2012-05-31 Tessera, Inc. Lead structures with vertical offsets
US9373666B2 (en) 2011-02-25 2016-06-21 The Regents Of The University Of Michigan System and method of forming semiconductor devices
JP5266371B2 (ja) * 2011-08-04 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2011244022A (ja) * 2011-09-09 2011-12-01 Renesas Electronics Corp 半導体装置の製造方法
KR20130042210A (ko) 2011-10-18 2013-04-26 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
JP6196092B2 (ja) * 2013-07-30 2017-09-13 ルネサスエレクトロニクス株式会社 半導体装置
US9196567B1 (en) * 2015-01-14 2015-11-24 Macronix International Co., Ltd. Pad structure
US11373974B2 (en) 2016-07-01 2022-06-28 Intel Corporation Electronic device packages and methods for maximizing electrical current to dies and minimizing bond finger size
CN111933605A (zh) * 2020-08-10 2020-11-13 紫光宏茂微电子(上海)有限公司 芯片焊接结构及焊接方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731166A (en) 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5239447A (en) 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5111989A (en) * 1991-09-26 1992-05-12 Kulicke And Soffa Investments, Inc. Method of making low profile fine wire interconnections
WO1993023982A1 (en) * 1992-05-11 1993-11-25 Nchip, Inc. Stacked devices for multichip modules
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5328079A (en) * 1993-03-19 1994-07-12 National Semiconductor Corporation Method of and arrangement for bond wire connecting together certain integrated circuit components
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
JP2707979B2 (ja) 1994-09-16 1998-02-04 日本電気株式会社 ハイブリッドｉｃ及びその製造方法
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
JPH09186289A (ja) * 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JPH10116849A (ja) 1996-10-08 1998-05-06 Sumitomo Metal Mining Co Ltd ワイヤボンディング法、これを用いた組み立て方法、および組み立てられたｍｃｍ
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
US6215193B1 (en) * 1999-04-21 2001-04-10 Advanced Semiconductor Engineering, Inc. Multichip modules and manufacturing method therefor
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
KR100594229B1 (ko) * 2003-09-19 2006-07-03 삼성전자주식회사 반도체 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150046161A (ko) 2013-04-15 2015-04-29 가부시키가이샤 신가와 반도체 장치의 제조 방법
US9379086B2 (en) 2013-04-15 2016-06-28 Shinkawa Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR100379608B1 (ko) 2003-04-10
US7276437B2 (en) 2007-10-02
TW444308B (en) 2001-07-01
US20070232054A1 (en) 2007-10-04
KR20000058032A (ko) 2000-09-25
US20020158325A1 (en) 2002-10-31
JP2000307057A (ja) 2000-11-02
US7528011B2 (en) 2009-05-05
US20050148175A1 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
JP3662461B2 (ja) 半導体装置、およびその製造方法
JP3865055B2 (ja) 半導体装置の製造方法
US8134240B2 (en) Semiconductor device and manufacturing method for the same
US7355274B2 (en) Semiconductor package, manufacturing method thereof and IC chip
KR101963314B1 (ko) 반도체 패키지 및 이의 제조 방법
US9754927B2 (en) Method for fabricating multi-chip stack structure
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US20140015117A1 (en) Very extremely thin semiconductor package
JP2009540606A (ja) スタックダイパッケージ
US20050054186A1 (en) Wire bonding method, semiconductor chip, and semiconductor package
JP4538830B2 (ja) 半導体装置
US20140339290A1 (en) Wire bonding method and semiconductor package manufactured using the same
JP3869562B2 (ja) 半導体装置の製造方法
US10886253B2 (en) Semiconductor package
JP3888438B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
JP3625714B2 (ja) 半導体装置
US20230119348A1 (en) Semiconductor package and method of manufacturing the same
JP4476247B2 (ja) 半導体装置の製造方法
JP2001085599A (ja) 半導体装置
JP2007173871A (ja) ボールバンプの製造方法およびその製造装置
JPH0669411A (ja) 半導体装置
JP2008258279A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3662461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees