JP3659065B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3659065B2 JP3659065B2 JP15170499A JP15170499A JP3659065B2 JP 3659065 B2 JP3659065 B2 JP 3659065B2 JP 15170499 A JP15170499 A JP 15170499A JP 15170499 A JP15170499 A JP 15170499A JP 3659065 B2 JP3659065 B2 JP 3659065B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- correction data
- memory
- unit
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 claims description 213
- 230000015654 memory Effects 0.000 claims description 99
- 238000004364 calculation method Methods 0.000 claims description 66
- 230000006870 function Effects 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 125000002015 acyclic group Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/10—Intensity circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示画面上の輝度、色度の均一性を改善することのできる画像表示装置に関するものである。
【０００２】
【従来の技術】
近年、従来のＣＲＴ方式の直視テレビに加え、ＣＲＴプロジェクター、液晶プロジェクター、プラズマディスプレイ等の様々な表示デバイスが表示画面の大型化に伴い、市場に参入している。これらの画像表示装置において、用途に応じて高度の輝度、色度の画面均一性が求められている。ここでは、液晶プロジェクターを例に説明する。表示領域の大型化に伴い、装置を構成する光源、光学系および画像表示素子である液晶の特性のばらつきが原因となる画面上の輝度ムラ、色ムラの均一性不良が問題となっており、前記要因の重ね合わせによる均一性不良を補正する回路を画像表示装置に組み込むことが必要となってきており、例えば特開昭61-243495がその一例としてあげられる。
【０００３】
以下にその従来例を説明する。
【０００４】
従来例の構成を図４に示す。まず画像表示装置に一定レベルの映像信号を入力し、スクリーンにこの映像を表示する。次に表示画面を適当に分割した領域毎にその輝度レベルを撮像カメラで測定し、目標としている輝度レベルとの直流差分データを輝度補正データとしてメモリー６４に記録する。補正データが記録されたメモリー６４は画像表示装置の輝度補正回路に組み込まれる。この補正データの読み出しは、入力信号の水平、垂直同期信号から輝度測定時に分割された表示領域に対応するメモリーのアドレスを算出することにより行われ、この補正データをＤ−Ａ変換回路６２でアナログ値に変換し、このアナログ補正値を加算回路６１を用いて入力映像信号に加算した映像信号で画像表示装置の例えば液晶を駆動することにより表示画面上の均一性不良を補正している。
【０００５】
【発明が解決しようとする課題】
しかしながら、補正データの基となる輝度測定がある一定の輝度レベルで行われているため、低輝度（黒レベル近辺）の映像信号入力から高輝度（白レベル近辺）の映像信号入力までの全領域に渡り輝度および色ムラが補正されているとはかならずしも言えない。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明の第一の画像表示装置は、入力映像信号のガンマカーブを補正し、表示画像の階調補正を行う第一のルックアップテーブルメモリーと、入力映像信号の階調毎に画面上の均一性補正データを発生する第二のルックアップテーブルメモリーと、画面位置に対応した均一性補正データを発生する位置情報発生部と、前記第二のルックアップテーブルメモリーと前記位置情報発生部からの階調および位置による均一性補正データを合成する補正データ作成部と、前記第一のルックアップテーブルメモリーから読み出された階調補正後の映像信号を前記補正データ作成部より出力される均一性補正データにより補正を行う演算処理回路を備え、表示画像の均一性補正を全階調にわたり行うものである。
【０００７】
また前記課題を解決するために、本発明の第二の画像表示装置は、表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記第一のメモリーからの出力と前記第二のメモリーからの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成するものである。
【０００８】
また前記課題を解決するために、本発明の第三の画像表示装置は、表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記メモリーに入力するアドレスを発生するタイミング発生回路と、前記第一のメモリーからの出力を平滑化するローパスフィルターと、前記ローパスフィルターの出力と前記第二のメモリーからの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成するものである。
【０００９】
また前記課題を解決するために、本発明の第四の画像表示装置は、映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成し、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、水平及び垂直位置設定部により構成するものである。
【００１０】
また前記課題を解決するために、本発明の第五の画像表示装置は、前記第二のルックアップテーブルメモリーの後段に、均一性補正データを補間演算部及び加算演算部により構成される補正量補間演算部を設けるものである。
【００１１】
また前記課題を解決するために、本発明の第六の画像表示装置は、映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成し、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、複数の水平及び垂直位置設定部、水平及び垂直位置設定切替手段により構成し、均一性補正を行う水平位置設定を垂直アドレスタイミング、垂直位置設定を水平アドレスタイミングで切り替えるものである。
【００１２】
本発明によれば、入力映像信号の階調毎に画像表示位置に応じた均一性の補正が可能であり、映像信号の階調補正と同時に、低輝度（黒レベル近辺）の映像信号入力から高輝度（白レベル近辺）の映像信号入力までの全領域に渡り輝度および色ムラの無い画像表示を可能にする。
【００１３】
また均一性補正データの位置情報を発生する位置情報発生部をメモリーとローパスフィルターを組み合わせて構成することによりメモリー容量の削減を可能とし、コストダウンとなる。さらに階調補正後の映像信号と補正データの演算を行う演算処理回路を乗算器と加算器を組み合わせて構成することにより、補正の精度の向上を可能とする。
【００１４】
また均一性補正データの位置情報を発生する位置情報発生部を関数演算回路により行うことにより、メモリー削減を可能としコストダウンとなると共に、均一性補正位置を設定する補正位置設定部により、補正位置の簡単な設定による均一性調整を可能とするものである。
【００１５】
また前記第二のルックアップテーブルメモリーの後段での補間演算により、メモリの削減を行うと共に、階調方向の均一性補正調整を簡単に行うことを可能とする。
【００１６】
さらに第六の画像表示装置の構成により、複数点の均一性補正を可能とするものである。
【００１７】
【発明の実施の形態】
第１の発明は、入力映像信号のガンマカーブを補正し、表示画像の階調補正を行う第一のルックアップテーブルメモリーと、入力映像信号の階調毎に画面上の均一性補正データを発生する第二のルックアップテーブルメモリーと、画面位置に対応した均一性補正データを発生する位置情報発生部と、前記第二のルックアップテーブルメモリーと前記位置情報発生部からの階調および位置による均一性補正データを合成する補正データ作成部と、前記第一のルックアップテーブルメモリーから読み出された階調補正後の映像信号を前記補正データ作成部より出力される均一性補正データにより補正を行う演算処理回路を備え、表示画像の均一性補正を全階調にわたり行うことを特徴とする画像表示装置であり、本発明は上記した構成により、入力映像信号の階調毎に画像表示位置に応じた均一性の補正が可能であり、映像信号の階調補正と同時に、低輝度（黒レベル近辺）の映像信号入力から高輝度（白レベル近辺）の映像信号入力までの全領域に渡り輝度および色ムラの無い画像表示を可能にするという作用を有する。
【００１８】
第２の発明は、表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記メモリーに入力するアドレスを発生するタイミング発生回路と、前記第一のメモリーからの出力と前記第二のメモリーからの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置であり、本発明は上記した構成により、メモリー容量の削減を可能とし、高精度と低価格を両立することを可能とするような作用を有する。
【００１９】
第３の発明は、表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記メモリーに入力するアドレスを発生するタイミング発生回路と、前記第一のメモリーからの出力を平滑化するローパスフィルターと、前記ローパスフィルターの出力と前記第二のメモリーからの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置であり、本発明は上記した構成により、メモリー容量の削減を可能とし、安価に構成することを可能とするような作用を有する。
【００２０】
第４の発明は、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、水平及び垂直位置設定部により構成し、映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置であり、メモリー容量の削減によるコスト低減、補正位置の簡単な設定による均一性調整を可能とするものである。
【００２１】
第５の発明は、前記第二のルックアップテーブルメモリーの後段に、均一性補正データを補間演算部及び加算演算部により構成される補正量補間演算部を設けることを特徴とする請求項１記載の画像表示装置であり、補間演算によるメモリの削減を行うと共に、階調方向の均一性補正調整を簡単に行う方法を示すものである。
【００２２】
第６の発明は、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、複数の水平及び垂直位置設定部、水平及び垂直位置設定切替手段により構成し、映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置であり、均一性補正を行う水平位置設定を垂直アドレスタイミング、垂直位置設定を水平アドレスタイミングでそれぞれ切り替えることにより複数点の均一性補正を可能とするものである。
【００２３】
以下、本発明の実施の形態について、図面を用いて説明する。
【００２４】
（実施の形態１）
図１は第一の実施の形態における画像表示装置の構成を示すブロック図である。図１において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号は同期分離回路８に入力され、水平同期信号と垂直同期信号に分離して出力される。水平同期信号はさらに位相同期回路９に入力され、入力映像信号の水平同期信号に位相同期した水平同期クロックを発生させる。
【００２５】
位置情報発生部１０はタイミング発生回路１１とメモリー１２から構成されるが、前記水平同期信号、垂直同期信号、水平同期クロックをタイミング発生回路１１に入力することにより表示領域を碁盤目状に分割したブロックに対応したアドレスを発生させる。メモリー１２には表示領域を水平、垂直に碁盤目状に分割した各々の領域に対応するＲ、Ｇ、Ｂの補正データがあらかじめ格納されている。
【００２６】
従って前記タイミング発生回路１１からこの分割領域に対応するアドレスをメモリー１２に入力することにより上記各分割領域に対応するＲ、Ｇ、Ｂの補正データがそれぞれ読み出される。読み出された補正データは補正データ作成部６に入力される。
【００２７】
また前記信号処理回路２から出力されるＲ、Ｇ、Ｂの映像信号はＡ−Ｄ変換回路３によりデジタル化され階調補正用の第一のルックアップテーブルメモリー４と均一性補正用の第二のルックアップテーブルメモリー５に各々入力される。第一のルックアップテーブルメモリー４には、あらかじめ色彩色差計でＲ、Ｇ、Ｂのガンマカーブ、色度を取り込みこのデータから階調補正データ演算処理することにより、入力映像信号に対して伝送ガンマカーブや表示デバイスのガンマカーブを補正し、所望の階調表現を可能とするようなデータを格納しておく。これにより、階調補正された映像信号が演算処理回路７に出力される。また第二のルックアップテーブル５には、あらかじ色彩色差計でＲ、Ｇ、Ｂの階調毎の表示画面上の均一性ムラのデータをとりこみ、これらのデータから均一性ムラを階調毎に逆補正するようなデータを算出し格納しておく。これにより、入力映像信号のレベルに応じた均一性補正データを発生し、このデータが前記補正データ作成部６に入力される。
【００２８】
補正データ作成部６では、前記タイミング発生回路１１とメモリー１２から構成される位置情報発生部１０から出力される表示画面上の場所の均一性ムラに対応した補正データと、前記第二のルックアップテーブルメモリー５から出力される映像信号のレベルによる均一性ムラに対応した補正データの合成を第一の乗算器１９を用いることにより行い、入力信号のレベルに応じて表示画面の分割領域毎の補正量を制御することにより、画素毎のガンマカーブのばらつきによる均一性ムラを大幅に低減することが可能となる。上記では補正データ作成部６は乗算器を用いているが、加算器でもよい。
【００２９】
このように演算処理された補正データは演算処理回路７に入力され、映像信号と乗算を第二の乗算器１８で行うことにより、前記第一のルックアップメモリー４で階調補正された映像信号の均一性補正を行い、この出力信号は映像信号出力端子２０から出力される。この出力される映像信号は、階調補正と階調に対応した表示画面上の均一性の補正の両方がなされたものとなる。上記では演算処理回路７に乗算器を用いているが、加算器を用いてもよい。
【００３０】
（実施の形態２）
図２は第二の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００３１】
図２において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。
【００３２】
位置情報発生部１０は、タイミング発生回路１１、水平方向の補正データを格納する第一のメモリー１３、垂直方向の補正データを格納する第二のメモリー１４、演算部１６から構成される。
【００３３】
前記垂直同期信号、水平同期信号、水平同期信号に同期した水平同期クロックをタイミング発生回路１１に入力することにより表示領域を水平、垂直に碁盤目状に分割したブロックに対応したアドレスを発生させる。
【００３４】
従って前記タイミング発生回路１１からこの分割領域に対応するアドレスを水平方向の補正データ第一のメモリー１３と第二のメモリー１４に入力することにより上記各分割領域に対応するＲ、Ｇ、Ｂの補正データがそれぞれ読み出される。さらに第一のメモリー１３で読み出された水平方向の補正データと前記第二のメモリー１４から読み出された垂直方向の補正データはおのおの前記演算部１６に入力され水平方向の補正データと垂直方向の補正データは第三の乗算器１７で乗算され補正データ作成部６に出力される。上記では演算部１６に乗算器を用いているが、加算器を用いてもよい。
【００３５】
均一性の補正には解像度に応じて、充分なデータ量が求められメモリーの量が増大しコストアップにつながるという問題がある。水平方向の補正データと垂直方向の補正データを別々のメモリーから読み出し、演算することにより、メモリー量の削減が可能となり、性能を保ったままコストダウンが可能となる。
【００３６】
また前記信号処理回路２から出力されるＲ、Ｇ、Ｂの映像信号はデジタル化され階調補正用の第一のルックアップテーブルメモリー４と均一性補正用の第二のルックアップテーブルメモリー５に各々入力される。第一のルックアップテーブルにより階調補正された映像信号が演算処理回路７に出力される。また第二のルックアップテーブル５には、あらかじ色彩色差計でＲ、Ｇ、Ｂの階調毎の表示画面上の均一性ムラのデータをとりこみ、これらのデータから均一性ムラを階調毎に逆補正するようなデータを算出し格納しておく。これにより、入力映像信号のレベルに応じた均一性補正データを発生し、このデータが前記補正データ作成部６に入力される。
【００３７】
補正データ作成部６では、位置情報発生部１０から出力される表示画面上の場所の均一性ムラに対応した補正データと、前記第二のルックアップテーブルメモリー５から出力される映像信号のレベルによる均一性ムラに対応した補正データの合成を第一の乗算器１９を用いることにより行い、入力信号のレベルに応じて表示画面の分割領域毎の補正量を制御することにより、画素毎のガンマカーブのばらつきによる均一性ムラを大幅に低減することが可能となる。上記では補正データ作成部は乗算器を用いているが、加算器でもよい。
【００３８】
このように演算処理された補正データは演算処理回路７に入力され、映像信号と乗算を第二の乗算器１８で行うことにより、前記第一のルックアップメモリー４で階調補正された映像信号の均一性補正を行い、この出力信号は映像信号出力端子２０から出力される。この出力される映像信号は、階調補正と階調に対応した表示画面上の均一性の補正の両方がなされたものとなる。上記では演算処理回路７に乗算器を用いているが、加算器を用いてもよい。
【００３９】
（実施の形態３）
図３は第三の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００４０】
図３において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。
【００４１】
位置情報発生部１０は、タイミング発生回路１１、水平方向の補正データを格納する第一のメモリー１３、ローパスフィルター１５、垂直方向の補正データを格納する第二のメモリー１４、演算部１６から構成される。
【００４２】
前記垂直同期信号、水平同期信号、水平同期信号に同期した水平同期クロックをタイミング発生回路１１に入力することにより表示領域を水平、垂直に碁盤目状に分割したブロックに対応したアドレスを発生させる。
【００４３】
従って前記タイミング発生回路１１からこの分割領域に対応するアドレスを水平方向の補正データ第一のメモリー１３と第二のメモリー１４に入力することにより上記各分割領域に対応するＲ、Ｇ、Ｂの補正データがそれぞれ読み出される。さらに第一のメモリー１３で読み出された水平方向の補正データはローパスフィルター１５に入力され、演算部１６に入力される。また前記第二のメモリー１４から読み出された垂直方向の補正データも前記演算部１６に入力され水平方向の補正データと垂直方向の補正データは第三の乗算器１７で乗算され補正データ作成部６に出力される。上記では演算部１６に乗算器を用いているが、加算器を用いてもよい。
【００４４】
均一性の補正には解像度に応じて、充分なデータ量が求められメモリーの量が増大しコストアップにつながるという問題がある。しかし水平方向だけでも簡単なローパスフィルターを挿入しまた垂直方向の補正データと水平方向の補正データを別々のメモリーから読み出し、演算することにより、メモリー量の削減が可能となり、コストダウンが可能となる。
【００４５】
また前記信号処理回路２から出力されるＲ、Ｇ、Ｂの映像信号はデジタル化され階調補正用の第一のルックアップテーブルメモリー４と均一性補正用の第二のルックアップテーブルメモリー５に各々入力される。第一のルックアップテーブルにより階調補正された映像信号が演算処理回路７に出力される。また第二のルックアップテーブル５には、あらかじ色彩色差計でＲ、Ｇ、Ｂの階調毎の表示画面上の均一性ムラのデータをとりこみ、これらのデータから均一性ムラを階調毎に逆補正するようなデータを算出し格納しておく。これにより、入力映像信号のレベルに応じた均一性補正データを発生し、このデータが前記補正データ作成部６に入力される。
【００４６】
補正データ作成部６では、位置情報発生部１０から出力される表示画面上の場所の均一性ムラに対応した補正データと、前記第二のルックアップテーブルメモリー５から出力される映像信号のレベルによる均一性ムラに対応した補正データの合成を第一の乗算器１９を用いることにより行い、入力信号のレベルに応じて表示画面の分割領域毎の補正量を制御することにより、画素毎のガンマカーブのばらつきによる均一性ムラを大幅に低減することが可能となる。上記では補正データ作成部は乗算器を用いているが、加算器でもよい。
【００４７】
このように演算処理された補正データは演算処理回路７に入力され、映像信号と乗算を第二の乗算器１８で行うことにより、前記第一のルックアップメモリー４で階調補正された映像信号の均一性補正を行い、この出力信号は映像信号出力端子２０から出力される。この出力される映像信号は、階調補正と階調に対応した表示画面上の均一性の補正との両方がなされたものとなる。上記では演算処理回路７に乗算器を用いているが、加算器を用いてもよい。
【００４８】
（実施の形態４）
図５は第四の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００４９】
図５において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。
【００５０】
補正位置設定部２７は補正位置設定入力２６、ＣＰＵ２５、水平位置設定部２３，垂直位置設定部２４より構成される。次にその動作を説明する。図６ａ）のように画像左上方に色むらがある場合、タッチパネル等の補正位置設定入力手段によりその位置を入力する。ＣＰＵ２５はその位置情報２に基づき、水平及び垂直位置設定部２３・２４に位置情報を２値化して書き込む。図６ａ）の場合、水平位置設定部２３へは２値データ”００”、垂直位置設定部２４へは２値データ”０１”が書き込まれ保持される。
【００５１】
位置情報発生部１０は、タイミング発生回路１１、関数演算回路２１・２２、演算部１６により構成される。前記垂直同期信号、水平同期信号、水平同期信号に同期した水平同期クロックをタイミング発生回路１１に入力することにより表示領域を水平、垂直に碁盤目状に分割したブロックに対応したアドレスを発生させる。関数演算回路２１・２２へは水平及び垂直アドレス信号、及び前記水平及び垂直位置設定部２３・２４に保持された２値化データが入力され、水平及び垂直方向の均一性補正データが演算出力される。
【００５２】
関数演算部は図６ｂ）に示すように、比較回路２８、複数の乗算回路で構成される演算回路２９、加算回路３０、出力制御回路３１により構成され、以下その動作を説明する。アドレス信号の下位ビットは複数の乗算回路で構成される演算回路２９に入力され、その結果が加算回路３０で加算される。加算回路の出力はΣａｎ・Ｘ（Ｘ：アドレス信号の下位ビットの値）となり、係数ａｎを選択することにより好みの補正波形を位置の関数で表すことができる。
【００５３】
またアドレス下位ビットにより演算を行うため水平及び垂直方向に周期変化する波形となる。また比較回路２８へはアドレス信号の上位２ビットと位置設定データ２ビットが入力されている。この比較回路２８は入力２系統の値が一致した場合にＡ＝Ｂ信号が出力され、出力制御回路３１より演算回路２９の演算結果が出力される。関数演算回路２１の場合水平方向の図６ａ）５２の期間で演算結果が出力され、関数演算回路２２の場合垂直方向の図６ａ）５０の期間で演算結果が出力される。なお比較回路２８の入力は２ビットで説明したが３ビット以上としても良い。
【００５４】
以上の処理により、関数演算回路２１・２２から水平及び垂直方向の補正データがそれぞれ出力され、演算部１６に入力される。水平方向の補正データと垂直方向の補正データは第三の乗算器１７で乗算され補正データ作成部６に出力される。上記では演算部１６に乗算器１７を用いているが、加算器を用いてもよい。演算部１６の位置情報出力を用いて均一性補正を行う処理については、実施の形態１と同様であり、映像信号出力端子２０から出力される映像信号は、階調補正と階調に対応した表示画面上の均一性補正が実現される。
【００５５】
（実施の形態５）
図７は第五の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００５６】
図７において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。位置情報発生部１０の動作は実施の形態１の場合と同等であり、水平及び垂直方向の位置情報がデータとして出力され、補正データ作成部６に入力される。
【００５７】
また前記信号処理回路２から出力されるＲ、Ｇ、Ｂ映像信号はＡ／Ｄ変換回路３により量子化され階調補正用の第一のルックアップテーブル４と均一性補正用の第二のルックアップテーブル５に入力される。第一のルックアップテーブル４は実施の形態１と同様の方法により、所望の階調表現を可能とするような階調補正データを格納し、階調補正された映像信号データを演算処理回路７に出力する。
【００５８】
第二のルックアップテーブル５の後段には、補間演算部３３、加算回路部３４により構成される補正量補間演算部３２を配置する。
【００５９】
次に第二のルックアップテーブル５に格納するデータを作成するため以下の操作を行なう。映像信号入力端子１よりＲＧＢ各信号入力レベルが等しい（いわゆる全白信号）を入力し、Ａ／Ｄ変換回路３によりデジタル化され階調補正用の第一のルックアップテーブル４と均一性補正用の第二のルックアップテーブル５に入力する。第一のルックアップテーブル４は前記の階調補正された映像信号データを演算処理回路７に出力する。第二のルックアップテーブル５へは映像信号の上位ビットを入力する。
【００６０】
また補間演算部３３に信号下位ビットを入力するが、この信号下位ビットがゼロとなるよう映像信号レベルを調整して入力するものとし、前記補間演算部３３の出力が出ないようにしておく。予め第二のルックアップテーブル５へは均一性補正量のないデータを格納しておくと、補正データ作成部６に入力される均一性補正データがなく、演算処理回路７からは第一のルックアップテーブル４の格納データが出力され、映像出力端子２０からは均一性補正を行なわれていない映像が出力される。次に第二のルックアップテーブル５への格納データを変化させ、均一性が改善される補正量を求める。以上の処理を映像信号入力のいくつかの信号レベルについて行なうと、図８ａ）のような階調と補正量の関係が求まり、第二のルックアップテーブル５の格納データとする。
【００６１】
次に補間演算部３３に信号下位ビットを入力し、補間演算を行なう。補間演算は図８ａ）で求めた２階調の補正量を１次関数近似により直線補間する方法、非巡回型フィルタを構成して３階調以上の補正量から演算する方法のいずれかを用いる。補間演算部３３の出力と第二のルックアップテーブル５の格納データは加算回路３４で加算され、その結果図８ｂ）のような補間された補正データが出力され、補正データ作成部６に入力される。
【００６２】
以降の動作は実施の形態１と同様であり、階調補正、階調に対応した表示画面上の均一性の両方が実現される。
【００６３】
（実施の形態６）
図９は第六の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００６４】
図９において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。
【００６５】
補正位置設定部２７は補正位置設定入力部２６、ＣＰＵ２３、水平位置設定部２３、垂直位置設定部２４、設定切替回路３５・３６により構成され、水平位置設定部２３には複数ｈの水平位置を設定することが可能であり、垂直位置設定部２４には複数ｋの垂直位置を設定することが可能である。
【００６６】
次に、図１０のように画像上複数の部分に色むらがあり補正を必要とする場合の動作を説明する。補正位置設定入力部２６は画像の位置に対応したタッチパネル等の手段とし、補正を行なう位置に関する情報をＣＰＵ２５に入力し、ＣＰＵ２５は画像の水平及び垂直位置アドレスに対応した複数の位置データを水平及び垂直位置設定部２３・２４に入力し保持する。設定切替回路３５へは垂直アドレスの上位ビットが入力されており、アドレス信号のタイミングにより水平位置設定１からｈを順次選択出力するものである。
【００６７】
図１０の場合を例に取ると、水平期間５２の部分の水平位置設定を垂直期間５０のタイミングで、また水平期間５３の部分の水平位置設定を垂直期間５１のタイミングで出力出来るよう、ＣＰＵ２５は水平位置設定部２３への設定を行なう。同様に垂直期間５０の部分の垂直位置設定を水平期間５２のタイミングで、また垂直期間５３の部分の垂直位置設定を水平期間５１のタイミングで出力出来るよう、ＣＰＵ２５は垂直位置設定部２４への設定を行なう。
【００６８】
以上の処理を行なうことにより、設定切替回路３５・３６より補正位置情報が関数演算部２１・２２へそれぞれ送られる。関数演算部以降の動作は実施の形態４と同様であり、図１０に示す複数の色むら領域の均一性補正を行なうことができる。
【００６９】
【発明の効果】
以上詳細に説明したように、本発明により以下の効果を奏することができる。
１）低輝度（黒レベル近辺）の映像信号入力から高輝度（白レベル近辺）の映像信号入力までの全領域に渡り輝度および色ムラが補正され、入力映像信号の全階調に対して表示画面上に均一性ムラの無い表示を可能とする。
【００７０】
さらに、以下の効果を奏する。
２）メモリー容量の削減する回路構成によりコスト削減を可能としている。
３）補正位置・階調毎の補正量の設定を簡単な方法で実現可能である。
４）画像内の複数の均一性補正を可能とする。
【図面の簡単な説明】
【図１】本発明の第一の実施形態における画像表示装置の構成を示すブロック図
【図２】本発明の第二の実施形態における画像表示装置の構成を示すブロック図
【図３】本発明の第三の実施形態における画像表示装置の構成を示すブロック図
【図４】従来の画像表示装置の構成を示すブロック図
【図５】本発明の第四の実施形態における画像表示装置の構成を示すブロック図
【図６】本発明の第四の実施形態における動作説明図
【図７】本発明の第五の実施形態における画像表示装置の構成を示すブロック図
【図８】本発明の第五の実施形態における動作説明図
【図９】本発明の第六の実施形態における画像表示装置の構成を示すブロック図
【図１０】本発明の第六の実施形態における動作説明図
【符号の説明】
１ 映像信号入力端子
２ 信号処理回路
３ Ａ−Ｄ変換回路
４ 第一のルックアップテーブルメモリー
５ 第二のルックアップテーブルメモリー
６ 補正データ作成部
７ 演算処理回路
８ 同期分離回路
９ 位相同期回路
１０ 位置情報発生部
１１ タイミング発生回路
１２ メモリー
１３ 第一のメモリー
１４ 第二のメモリー
１５ ローパスフィルター
１６ 演算部
１７ 第三の乗算器
１８ 第二の乗算器
１９ 第一の乗算器
２０ 映像信号出力端子
２１・２２ 関数演算部
２３ 水平位置設定部
２４ 垂直位置設定部
２５ ＣＰＵ
２６ 補正位置設定入力
２７ 補正位置設定部
２８ 比較回路
２９ 乗算回路
３０ 加算回路
３１ 出力制御回路
３２ 補正量補間演算部
３３ 補間演算部
３４ 加算回路
３５・３６ 設定切替回路
【発明の属する技術分野】
本発明は、表示画面上の輝度、色度の均一性を改善することのできる画像表示装置に関するものである。
【０００２】
【従来の技術】
近年、従来のＣＲＴ方式の直視テレビに加え、ＣＲＴプロジェクター、液晶プロジェクター、プラズマディスプレイ等の様々な表示デバイスが表示画面の大型化に伴い、市場に参入している。これらの画像表示装置において、用途に応じて高度の輝度、色度の画面均一性が求められている。ここでは、液晶プロジェクターを例に説明する。表示領域の大型化に伴い、装置を構成する光源、光学系および画像表示素子である液晶の特性のばらつきが原因となる画面上の輝度ムラ、色ムラの均一性不良が問題となっており、前記要因の重ね合わせによる均一性不良を補正する回路を画像表示装置に組み込むことが必要となってきており、例えば特開昭61-243495がその一例としてあげられる。
【０００３】
以下にその従来例を説明する。
【０００４】
従来例の構成を図４に示す。まず画像表示装置に一定レベルの映像信号を入力し、スクリーンにこの映像を表示する。次に表示画面を適当に分割した領域毎にその輝度レベルを撮像カメラで測定し、目標としている輝度レベルとの直流差分データを輝度補正データとしてメモリー６４に記録する。補正データが記録されたメモリー６４は画像表示装置の輝度補正回路に組み込まれる。この補正データの読み出しは、入力信号の水平、垂直同期信号から輝度測定時に分割された表示領域に対応するメモリーのアドレスを算出することにより行われ、この補正データをＤ−Ａ変換回路６２でアナログ値に変換し、このアナログ補正値を加算回路６１を用いて入力映像信号に加算した映像信号で画像表示装置の例えば液晶を駆動することにより表示画面上の均一性不良を補正している。
【０００５】
【発明が解決しようとする課題】
しかしながら、補正データの基となる輝度測定がある一定の輝度レベルで行われているため、低輝度（黒レベル近辺）の映像信号入力から高輝度（白レベル近辺）の映像信号入力までの全領域に渡り輝度および色ムラが補正されているとはかならずしも言えない。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明の第一の画像表示装置は、入力映像信号のガンマカーブを補正し、表示画像の階調補正を行う第一のルックアップテーブルメモリーと、入力映像信号の階調毎に画面上の均一性補正データを発生する第二のルックアップテーブルメモリーと、画面位置に対応した均一性補正データを発生する位置情報発生部と、前記第二のルックアップテーブルメモリーと前記位置情報発生部からの階調および位置による均一性補正データを合成する補正データ作成部と、前記第一のルックアップテーブルメモリーから読み出された階調補正後の映像信号を前記補正データ作成部より出力される均一性補正データにより補正を行う演算処理回路を備え、表示画像の均一性補正を全階調にわたり行うものである。
【０００７】
また前記課題を解決するために、本発明の第二の画像表示装置は、表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記第一のメモリーからの出力と前記第二のメモリーからの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成するものである。
【０００８】
また前記課題を解決するために、本発明の第三の画像表示装置は、表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記メモリーに入力するアドレスを発生するタイミング発生回路と、前記第一のメモリーからの出力を平滑化するローパスフィルターと、前記ローパスフィルターの出力と前記第二のメモリーからの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成するものである。
【０００９】
また前記課題を解決するために、本発明の第四の画像表示装置は、映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成し、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、水平及び垂直位置設定部により構成するものである。
【００１０】
また前記課題を解決するために、本発明の第五の画像表示装置は、前記第二のルックアップテーブルメモリーの後段に、均一性補正データを補間演算部及び加算演算部により構成される補正量補間演算部を設けるものである。
【００１１】
また前記課題を解決するために、本発明の第六の画像表示装置は、映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成し、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、複数の水平及び垂直位置設定部、水平及び垂直位置設定切替手段により構成し、均一性補正を行う水平位置設定を垂直アドレスタイミング、垂直位置設定を水平アドレスタイミングで切り替えるものである。
【００１２】
本発明によれば、入力映像信号の階調毎に画像表示位置に応じた均一性の補正が可能であり、映像信号の階調補正と同時に、低輝度（黒レベル近辺）の映像信号入力から高輝度（白レベル近辺）の映像信号入力までの全領域に渡り輝度および色ムラの無い画像表示を可能にする。
【００１３】
また均一性補正データの位置情報を発生する位置情報発生部をメモリーとローパスフィルターを組み合わせて構成することによりメモリー容量の削減を可能とし、コストダウンとなる。さらに階調補正後の映像信号と補正データの演算を行う演算処理回路を乗算器と加算器を組み合わせて構成することにより、補正の精度の向上を可能とする。
【００１４】
また均一性補正データの位置情報を発生する位置情報発生部を関数演算回路により行うことにより、メモリー削減を可能としコストダウンとなると共に、均一性補正位置を設定する補正位置設定部により、補正位置の簡単な設定による均一性調整を可能とするものである。
【００１５】
また前記第二のルックアップテーブルメモリーの後段での補間演算により、メモリの削減を行うと共に、階調方向の均一性補正調整を簡単に行うことを可能とする。
【００１６】
さらに第六の画像表示装置の構成により、複数点の均一性補正を可能とするものである。
【００１７】
【発明の実施の形態】
第１の発明は、入力映像信号のガンマカーブを補正し、表示画像の階調補正を行う第一のルックアップテーブルメモリーと、入力映像信号の階調毎に画面上の均一性補正データを発生する第二のルックアップテーブルメモリーと、画面位置に対応した均一性補正データを発生する位置情報発生部と、前記第二のルックアップテーブルメモリーと前記位置情報発生部からの階調および位置による均一性補正データを合成する補正データ作成部と、前記第一のルックアップテーブルメモリーから読み出された階調補正後の映像信号を前記補正データ作成部より出力される均一性補正データにより補正を行う演算処理回路を備え、表示画像の均一性補正を全階調にわたり行うことを特徴とする画像表示装置であり、本発明は上記した構成により、入力映像信号の階調毎に画像表示位置に応じた均一性の補正が可能であり、映像信号の階調補正と同時に、低輝度（黒レベル近辺）の映像信号入力から高輝度（白レベル近辺）の映像信号入力までの全領域に渡り輝度および色ムラの無い画像表示を可能にするという作用を有する。
【００１８】
第２の発明は、表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記メモリーに入力するアドレスを発生するタイミング発生回路と、前記第一のメモリーからの出力と前記第二のメモリーからの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置であり、本発明は上記した構成により、メモリー容量の削減を可能とし、高精度と低価格を両立することを可能とするような作用を有する。
【００１９】
第３の発明は、表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記メモリーに入力するアドレスを発生するタイミング発生回路と、前記第一のメモリーからの出力を平滑化するローパスフィルターと、前記ローパスフィルターの出力と前記第二のメモリーからの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置であり、本発明は上記した構成により、メモリー容量の削減を可能とし、安価に構成することを可能とするような作用を有する。
【００２０】
第４の発明は、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、水平及び垂直位置設定部により構成し、映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置であり、メモリー容量の削減によるコスト低減、補正位置の簡単な設定による均一性調整を可能とするものである。
【００２１】
第５の発明は、前記第二のルックアップテーブルメモリーの後段に、均一性補正データを補間演算部及び加算演算部により構成される補正量補間演算部を設けることを特徴とする請求項１記載の画像表示装置であり、補間演算によるメモリの削減を行うと共に、階調方向の均一性補正調整を簡単に行う方法を示すものである。
【００２２】
第６の発明は、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、複数の水平及び垂直位置設定部、水平及び垂直位置設定切替手段により構成し、映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置であり、均一性補正を行う水平位置設定を垂直アドレスタイミング、垂直位置設定を水平アドレスタイミングでそれぞれ切り替えることにより複数点の均一性補正を可能とするものである。
【００２３】
以下、本発明の実施の形態について、図面を用いて説明する。
【００２４】
（実施の形態１）
図１は第一の実施の形態における画像表示装置の構成を示すブロック図である。図１において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号は同期分離回路８に入力され、水平同期信号と垂直同期信号に分離して出力される。水平同期信号はさらに位相同期回路９に入力され、入力映像信号の水平同期信号に位相同期した水平同期クロックを発生させる。
【００２５】
位置情報発生部１０はタイミング発生回路１１とメモリー１２から構成されるが、前記水平同期信号、垂直同期信号、水平同期クロックをタイミング発生回路１１に入力することにより表示領域を碁盤目状に分割したブロックに対応したアドレスを発生させる。メモリー１２には表示領域を水平、垂直に碁盤目状に分割した各々の領域に対応するＲ、Ｇ、Ｂの補正データがあらかじめ格納されている。
【００２６】
従って前記タイミング発生回路１１からこの分割領域に対応するアドレスをメモリー１２に入力することにより上記各分割領域に対応するＲ、Ｇ、Ｂの補正データがそれぞれ読み出される。読み出された補正データは補正データ作成部６に入力される。
【００２７】
また前記信号処理回路２から出力されるＲ、Ｇ、Ｂの映像信号はＡ−Ｄ変換回路３によりデジタル化され階調補正用の第一のルックアップテーブルメモリー４と均一性補正用の第二のルックアップテーブルメモリー５に各々入力される。第一のルックアップテーブルメモリー４には、あらかじめ色彩色差計でＲ、Ｇ、Ｂのガンマカーブ、色度を取り込みこのデータから階調補正データ演算処理することにより、入力映像信号に対して伝送ガンマカーブや表示デバイスのガンマカーブを補正し、所望の階調表現を可能とするようなデータを格納しておく。これにより、階調補正された映像信号が演算処理回路７に出力される。また第二のルックアップテーブル５には、あらかじ色彩色差計でＲ、Ｇ、Ｂの階調毎の表示画面上の均一性ムラのデータをとりこみ、これらのデータから均一性ムラを階調毎に逆補正するようなデータを算出し格納しておく。これにより、入力映像信号のレベルに応じた均一性補正データを発生し、このデータが前記補正データ作成部６に入力される。
【００２８】
補正データ作成部６では、前記タイミング発生回路１１とメモリー１２から構成される位置情報発生部１０から出力される表示画面上の場所の均一性ムラに対応した補正データと、前記第二のルックアップテーブルメモリー５から出力される映像信号のレベルによる均一性ムラに対応した補正データの合成を第一の乗算器１９を用いることにより行い、入力信号のレベルに応じて表示画面の分割領域毎の補正量を制御することにより、画素毎のガンマカーブのばらつきによる均一性ムラを大幅に低減することが可能となる。上記では補正データ作成部６は乗算器を用いているが、加算器でもよい。
【００２９】
このように演算処理された補正データは演算処理回路７に入力され、映像信号と乗算を第二の乗算器１８で行うことにより、前記第一のルックアップメモリー４で階調補正された映像信号の均一性補正を行い、この出力信号は映像信号出力端子２０から出力される。この出力される映像信号は、階調補正と階調に対応した表示画面上の均一性の補正の両方がなされたものとなる。上記では演算処理回路７に乗算器を用いているが、加算器を用いてもよい。
【００３０】
（実施の形態２）
図２は第二の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００３１】
図２において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。
【００３２】
位置情報発生部１０は、タイミング発生回路１１、水平方向の補正データを格納する第一のメモリー１３、垂直方向の補正データを格納する第二のメモリー１４、演算部１６から構成される。
【００３３】
前記垂直同期信号、水平同期信号、水平同期信号に同期した水平同期クロックをタイミング発生回路１１に入力することにより表示領域を水平、垂直に碁盤目状に分割したブロックに対応したアドレスを発生させる。
【００３４】
従って前記タイミング発生回路１１からこの分割領域に対応するアドレスを水平方向の補正データ第一のメモリー１３と第二のメモリー１４に入力することにより上記各分割領域に対応するＲ、Ｇ、Ｂの補正データがそれぞれ読み出される。さらに第一のメモリー１３で読み出された水平方向の補正データと前記第二のメモリー１４から読み出された垂直方向の補正データはおのおの前記演算部１６に入力され水平方向の補正データと垂直方向の補正データは第三の乗算器１７で乗算され補正データ作成部６に出力される。上記では演算部１６に乗算器を用いているが、加算器を用いてもよい。
【００３５】
均一性の補正には解像度に応じて、充分なデータ量が求められメモリーの量が増大しコストアップにつながるという問題がある。水平方向の補正データと垂直方向の補正データを別々のメモリーから読み出し、演算することにより、メモリー量の削減が可能となり、性能を保ったままコストダウンが可能となる。
【００３６】
また前記信号処理回路２から出力されるＲ、Ｇ、Ｂの映像信号はデジタル化され階調補正用の第一のルックアップテーブルメモリー４と均一性補正用の第二のルックアップテーブルメモリー５に各々入力される。第一のルックアップテーブルにより階調補正された映像信号が演算処理回路７に出力される。また第二のルックアップテーブル５には、あらかじ色彩色差計でＲ、Ｇ、Ｂの階調毎の表示画面上の均一性ムラのデータをとりこみ、これらのデータから均一性ムラを階調毎に逆補正するようなデータを算出し格納しておく。これにより、入力映像信号のレベルに応じた均一性補正データを発生し、このデータが前記補正データ作成部６に入力される。
【００３７】
補正データ作成部６では、位置情報発生部１０から出力される表示画面上の場所の均一性ムラに対応した補正データと、前記第二のルックアップテーブルメモリー５から出力される映像信号のレベルによる均一性ムラに対応した補正データの合成を第一の乗算器１９を用いることにより行い、入力信号のレベルに応じて表示画面の分割領域毎の補正量を制御することにより、画素毎のガンマカーブのばらつきによる均一性ムラを大幅に低減することが可能となる。上記では補正データ作成部は乗算器を用いているが、加算器でもよい。
【００３８】
このように演算処理された補正データは演算処理回路７に入力され、映像信号と乗算を第二の乗算器１８で行うことにより、前記第一のルックアップメモリー４で階調補正された映像信号の均一性補正を行い、この出力信号は映像信号出力端子２０から出力される。この出力される映像信号は、階調補正と階調に対応した表示画面上の均一性の補正の両方がなされたものとなる。上記では演算処理回路７に乗算器を用いているが、加算器を用いてもよい。
【００３９】
（実施の形態３）
図３は第三の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００４０】
図３において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。
【００４１】
位置情報発生部１０は、タイミング発生回路１１、水平方向の補正データを格納する第一のメモリー１３、ローパスフィルター１５、垂直方向の補正データを格納する第二のメモリー１４、演算部１６から構成される。
【００４２】
前記垂直同期信号、水平同期信号、水平同期信号に同期した水平同期クロックをタイミング発生回路１１に入力することにより表示領域を水平、垂直に碁盤目状に分割したブロックに対応したアドレスを発生させる。
【００４３】
従って前記タイミング発生回路１１からこの分割領域に対応するアドレスを水平方向の補正データ第一のメモリー１３と第二のメモリー１４に入力することにより上記各分割領域に対応するＲ、Ｇ、Ｂの補正データがそれぞれ読み出される。さらに第一のメモリー１３で読み出された水平方向の補正データはローパスフィルター１５に入力され、演算部１６に入力される。また前記第二のメモリー１４から読み出された垂直方向の補正データも前記演算部１６に入力され水平方向の補正データと垂直方向の補正データは第三の乗算器１７で乗算され補正データ作成部６に出力される。上記では演算部１６に乗算器を用いているが、加算器を用いてもよい。
【００４４】
均一性の補正には解像度に応じて、充分なデータ量が求められメモリーの量が増大しコストアップにつながるという問題がある。しかし水平方向だけでも簡単なローパスフィルターを挿入しまた垂直方向の補正データと水平方向の補正データを別々のメモリーから読み出し、演算することにより、メモリー量の削減が可能となり、コストダウンが可能となる。
【００４５】
また前記信号処理回路２から出力されるＲ、Ｇ、Ｂの映像信号はデジタル化され階調補正用の第一のルックアップテーブルメモリー４と均一性補正用の第二のルックアップテーブルメモリー５に各々入力される。第一のルックアップテーブルにより階調補正された映像信号が演算処理回路７に出力される。また第二のルックアップテーブル５には、あらかじ色彩色差計でＲ、Ｇ、Ｂの階調毎の表示画面上の均一性ムラのデータをとりこみ、これらのデータから均一性ムラを階調毎に逆補正するようなデータを算出し格納しておく。これにより、入力映像信号のレベルに応じた均一性補正データを発生し、このデータが前記補正データ作成部６に入力される。
【００４６】
補正データ作成部６では、位置情報発生部１０から出力される表示画面上の場所の均一性ムラに対応した補正データと、前記第二のルックアップテーブルメモリー５から出力される映像信号のレベルによる均一性ムラに対応した補正データの合成を第一の乗算器１９を用いることにより行い、入力信号のレベルに応じて表示画面の分割領域毎の補正量を制御することにより、画素毎のガンマカーブのばらつきによる均一性ムラを大幅に低減することが可能となる。上記では補正データ作成部は乗算器を用いているが、加算器でもよい。
【００４７】
このように演算処理された補正データは演算処理回路７に入力され、映像信号と乗算を第二の乗算器１８で行うことにより、前記第一のルックアップメモリー４で階調補正された映像信号の均一性補正を行い、この出力信号は映像信号出力端子２０から出力される。この出力される映像信号は、階調補正と階調に対応した表示画面上の均一性の補正との両方がなされたものとなる。上記では演算処理回路７に乗算器を用いているが、加算器を用いてもよい。
【００４８】
（実施の形態４）
図５は第四の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００４９】
図５において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。
【００５０】
補正位置設定部２７は補正位置設定入力２６、ＣＰＵ２５、水平位置設定部２３，垂直位置設定部２４より構成される。次にその動作を説明する。図６ａ）のように画像左上方に色むらがある場合、タッチパネル等の補正位置設定入力手段によりその位置を入力する。ＣＰＵ２５はその位置情報２に基づき、水平及び垂直位置設定部２３・２４に位置情報を２値化して書き込む。図６ａ）の場合、水平位置設定部２３へは２値データ”００”、垂直位置設定部２４へは２値データ”０１”が書き込まれ保持される。
【００５１】
位置情報発生部１０は、タイミング発生回路１１、関数演算回路２１・２２、演算部１６により構成される。前記垂直同期信号、水平同期信号、水平同期信号に同期した水平同期クロックをタイミング発生回路１１に入力することにより表示領域を水平、垂直に碁盤目状に分割したブロックに対応したアドレスを発生させる。関数演算回路２１・２２へは水平及び垂直アドレス信号、及び前記水平及び垂直位置設定部２３・２４に保持された２値化データが入力され、水平及び垂直方向の均一性補正データが演算出力される。
【００５２】
関数演算部は図６ｂ）に示すように、比較回路２８、複数の乗算回路で構成される演算回路２９、加算回路３０、出力制御回路３１により構成され、以下その動作を説明する。アドレス信号の下位ビットは複数の乗算回路で構成される演算回路２９に入力され、その結果が加算回路３０で加算される。加算回路の出力はΣａｎ・Ｘ（Ｘ：アドレス信号の下位ビットの値）となり、係数ａｎを選択することにより好みの補正波形を位置の関数で表すことができる。
【００５３】
またアドレス下位ビットにより演算を行うため水平及び垂直方向に周期変化する波形となる。また比較回路２８へはアドレス信号の上位２ビットと位置設定データ２ビットが入力されている。この比較回路２８は入力２系統の値が一致した場合にＡ＝Ｂ信号が出力され、出力制御回路３１より演算回路２９の演算結果が出力される。関数演算回路２１の場合水平方向の図６ａ）５２の期間で演算結果が出力され、関数演算回路２２の場合垂直方向の図６ａ）５０の期間で演算結果が出力される。なお比較回路２８の入力は２ビットで説明したが３ビット以上としても良い。
【００５４】
以上の処理により、関数演算回路２１・２２から水平及び垂直方向の補正データがそれぞれ出力され、演算部１６に入力される。水平方向の補正データと垂直方向の補正データは第三の乗算器１７で乗算され補正データ作成部６に出力される。上記では演算部１６に乗算器１７を用いているが、加算器を用いてもよい。演算部１６の位置情報出力を用いて均一性補正を行う処理については、実施の形態１と同様であり、映像信号出力端子２０から出力される映像信号は、階調補正と階調に対応した表示画面上の均一性補正が実現される。
【００５５】
（実施の形態５）
図７は第五の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００５６】
図７において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。位置情報発生部１０の動作は実施の形態１の場合と同等であり、水平及び垂直方向の位置情報がデータとして出力され、補正データ作成部６に入力される。
【００５７】
また前記信号処理回路２から出力されるＲ、Ｇ、Ｂ映像信号はＡ／Ｄ変換回路３により量子化され階調補正用の第一のルックアップテーブル４と均一性補正用の第二のルックアップテーブル５に入力される。第一のルックアップテーブル４は実施の形態１と同様の方法により、所望の階調表現を可能とするような階調補正データを格納し、階調補正された映像信号データを演算処理回路７に出力する。
【００５８】
第二のルックアップテーブル５の後段には、補間演算部３３、加算回路部３４により構成される補正量補間演算部３２を配置する。
【００５９】
次に第二のルックアップテーブル５に格納するデータを作成するため以下の操作を行なう。映像信号入力端子１よりＲＧＢ各信号入力レベルが等しい（いわゆる全白信号）を入力し、Ａ／Ｄ変換回路３によりデジタル化され階調補正用の第一のルックアップテーブル４と均一性補正用の第二のルックアップテーブル５に入力する。第一のルックアップテーブル４は前記の階調補正された映像信号データを演算処理回路７に出力する。第二のルックアップテーブル５へは映像信号の上位ビットを入力する。
【００６０】
また補間演算部３３に信号下位ビットを入力するが、この信号下位ビットがゼロとなるよう映像信号レベルを調整して入力するものとし、前記補間演算部３３の出力が出ないようにしておく。予め第二のルックアップテーブル５へは均一性補正量のないデータを格納しておくと、補正データ作成部６に入力される均一性補正データがなく、演算処理回路７からは第一のルックアップテーブル４の格納データが出力され、映像出力端子２０からは均一性補正を行なわれていない映像が出力される。次に第二のルックアップテーブル５への格納データを変化させ、均一性が改善される補正量を求める。以上の処理を映像信号入力のいくつかの信号レベルについて行なうと、図８ａ）のような階調と補正量の関係が求まり、第二のルックアップテーブル５の格納データとする。
【００６１】
次に補間演算部３３に信号下位ビットを入力し、補間演算を行なう。補間演算は図８ａ）で求めた２階調の補正量を１次関数近似により直線補間する方法、非巡回型フィルタを構成して３階調以上の補正量から演算する方法のいずれかを用いる。補間演算部３３の出力と第二のルックアップテーブル５の格納データは加算回路３４で加算され、その結果図８ｂ）のような補間された補正データが出力され、補正データ作成部６に入力される。
【００６２】
以降の動作は実施の形態１と同様であり、階調補正、階調に対応した表示画面上の均一性の両方が実現される。
【００６３】
（実施の形態６）
図９は第六の実施の形態における画像表示装置の構成を示すブロック図である。なお第一の実施の形態を示す図１と同一要素については同一符号を付し、同一の動作をするものとする。
【００６４】
図９において映像入力端子１より入力された映像信号は信号処理回路２によってＲ、Ｇ、Ｂの原色映像信号に変換される。一方入力映像信号から水平同期信号、垂直同期信号と取り出し、水平同期信号に位相同期した水平同期クロックを発生させる。
【００６５】
補正位置設定部２７は補正位置設定入力部２６、ＣＰＵ２３、水平位置設定部２３、垂直位置設定部２４、設定切替回路３５・３６により構成され、水平位置設定部２３には複数ｈの水平位置を設定することが可能であり、垂直位置設定部２４には複数ｋの垂直位置を設定することが可能である。
【００６６】
次に、図１０のように画像上複数の部分に色むらがあり補正を必要とする場合の動作を説明する。補正位置設定入力部２６は画像の位置に対応したタッチパネル等の手段とし、補正を行なう位置に関する情報をＣＰＵ２５に入力し、ＣＰＵ２５は画像の水平及び垂直位置アドレスに対応した複数の位置データを水平及び垂直位置設定部２３・２４に入力し保持する。設定切替回路３５へは垂直アドレスの上位ビットが入力されており、アドレス信号のタイミングにより水平位置設定１からｈを順次選択出力するものである。
【００６７】
図１０の場合を例に取ると、水平期間５２の部分の水平位置設定を垂直期間５０のタイミングで、また水平期間５３の部分の水平位置設定を垂直期間５１のタイミングで出力出来るよう、ＣＰＵ２５は水平位置設定部２３への設定を行なう。同様に垂直期間５０の部分の垂直位置設定を水平期間５２のタイミングで、また垂直期間５３の部分の垂直位置設定を水平期間５１のタイミングで出力出来るよう、ＣＰＵ２５は垂直位置設定部２４への設定を行なう。
【００６８】
以上の処理を行なうことにより、設定切替回路３５・３６より補正位置情報が関数演算部２１・２２へそれぞれ送られる。関数演算部以降の動作は実施の形態４と同様であり、図１０に示す複数の色むら領域の均一性補正を行なうことができる。
【００６９】
【発明の効果】
以上詳細に説明したように、本発明により以下の効果を奏することができる。
１）低輝度（黒レベル近辺）の映像信号入力から高輝度（白レベル近辺）の映像信号入力までの全領域に渡り輝度および色ムラが補正され、入力映像信号の全階調に対して表示画面上に均一性ムラの無い表示を可能とする。
【００７０】
さらに、以下の効果を奏する。
２）メモリー容量の削減する回路構成によりコスト削減を可能としている。
３）補正位置・階調毎の補正量の設定を簡単な方法で実現可能である。
４）画像内の複数の均一性補正を可能とする。
【図面の簡単な説明】
【図１】本発明の第一の実施形態における画像表示装置の構成を示すブロック図
【図２】本発明の第二の実施形態における画像表示装置の構成を示すブロック図
【図３】本発明の第三の実施形態における画像表示装置の構成を示すブロック図
【図４】従来の画像表示装置の構成を示すブロック図
【図５】本発明の第四の実施形態における画像表示装置の構成を示すブロック図
【図６】本発明の第四の実施形態における動作説明図
【図７】本発明の第五の実施形態における画像表示装置の構成を示すブロック図
【図８】本発明の第五の実施形態における動作説明図
【図９】本発明の第六の実施形態における画像表示装置の構成を示すブロック図
【図１０】本発明の第六の実施形態における動作説明図
【符号の説明】
１ 映像信号入力端子
２ 信号処理回路
３ Ａ−Ｄ変換回路
４ 第一のルックアップテーブルメモリー
５ 第二のルックアップテーブルメモリー
６ 補正データ作成部
７ 演算処理回路
８ 同期分離回路
９ 位相同期回路
１０ 位置情報発生部
１１ タイミング発生回路
１２ メモリー
１３ 第一のメモリー
１４ 第二のメモリー
１５ ローパスフィルター
１６ 演算部
１７ 第三の乗算器
１８ 第二の乗算器
１９ 第一の乗算器
２０ 映像信号出力端子
２１・２２ 関数演算部
２３ 水平位置設定部
２４ 垂直位置設定部
２５ ＣＰＵ
２６ 補正位置設定入力
２７ 補正位置設定部
２８ 比較回路
２９ 乗算回路
３０ 加算回路
３１ 出力制御回路
３２ 補正量補間演算部
３３ 補間演算部
３４ 加算回路
３５・３６ 設定切替回路
Claims (6)
- 入力映像信号のガンマカーブを補正し、表示画像の階調補正を行う第一のルックアップテーブルメモリーと、入力映像信号の階調毎に画面上の均一性補正データを発生する第二のルックアップテーブルメモリーと、画面位置に対応した均一性補正データを発生する位置情報発生部と、前記第二のルックアップテーブルメモリーと前記位置情報発生部からの階調および位置による均一性補正データを合成する補正データ作成部と、前記第一のルックアップテーブルメモリーから読み出された階調補正後の映像信号を前記補正データ作成部より出力される均一性補正データにより補正を行う演算処理回路を備え、表示画像の均一性補正を全階調にわたり行うことを特徴とする画像表示装置。
- 表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記メモリーに入力するアドレスを発生するタイミング発生回路と、前記第一のメモリーの出力と前記第二のメモリーの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置。
- 表示映像の水平方向の均一性補正データを保持する第一のメモリーと、垂直方向の均一性補正データを保持する第二のメモリーと、前記メモリーに入力するアドレスを発生するタイミング発生回路と、前記第一のメモリーからの出力を平滑化するローパスフィルターと、前記ローパスフィルターの出力と前記第二のメモリーの出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成することを特徴とする請求項１記載の画像表示装置。
- 映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成し、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、水平及び垂直位置設定部により構成することを特徴とする請求項１記載の画像表示装置。
- 前記第二のルックアップテーブルメモリーの後段に、均一性補正データを補間演算部及び加算演算部により構成される補正量補間演算部を設けることを特徴とする請求項１記載の画像表示装置。
- 映像の水平及び垂直位置に相当するアドレスを発生するタイミング発生回路、前記水平及び垂直アドレス信号と前記水平及び垂直位置設定部の設定値を演算する関数演算部、前記関数演算部の出力から均一性補正データの位置情報を算出する演算部により位置情報発生部を構成し、均一性補正位置を設定する補正位置設定部を補正位置設定入力手段、ＣＰＵ、複数の水平及び垂直位置設定部、水平及び垂直位置設定切替手段により構成し、均一性補正を行う水平位置設定を垂直アドレスタイミング、垂直位置設定を水平アドレスタイミングで切り替えることを特徴とする請求項１記載の画像表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15170499A JP3659065B2 (ja) | 1999-01-29 | 1999-05-31 | 画像表示装置 |
| DE60009395T DE60009395T2 (de) | 1999-01-29 | 2000-01-27 | Bildanzeige |
| CN00800098.0A CN1129889C (zh) | 1999-01-29 | 2000-01-27 | 图象显示装置 |
| CA002326333A CA2326333C (en) | 1999-01-29 | 2000-01-27 | Image display device |
| PCT/JP2000/000432 WO2000045367A1 (fr) | 1999-01-29 | 2000-01-27 | Dispositif d'affichage d'images |
| US09/646,632 US6570611B1 (en) | 1999-01-29 | 2000-01-27 | Image display |
| EP00901947A EP1067507B1 (en) | 1999-01-29 | 2000-01-27 | Image display |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-21907 | 1999-01-29 | ||
| JP2190799 | 1999-01-29 | ||
| JP15170499A JP3659065B2 (ja) | 1999-01-29 | 1999-05-31 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000284773A JP2000284773A (ja) | 2000-10-13 |
| JP3659065B2 true JP3659065B2 (ja) | 2005-06-15 |
Family
ID=26359046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15170499A Expired - Fee Related JP3659065B2 (ja) | 1999-01-29 | 1999-05-31 | 画像表示装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6570611B1 (ja) |
| EP (1) | EP1067507B1 (ja) |
| JP (1) | JP3659065B2 (ja) |
| CN (1) | CN1129889C (ja) |
| CA (1) | CA2326333C (ja) |
| DE (1) | DE60009395T2 (ja) |
| WO (1) | WO2000045367A1 (ja) |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001209358A (ja) * | 2000-01-26 | 2001-08-03 | Seiko Epson Corp | 表示画像のムラ補正 |
| US6633343B2 (en) * | 2000-03-14 | 2003-10-14 | Matsushita Electric Industrial Co., Ltd. | Dynamic gamma correction apparatus |
| US7298352B2 (en) * | 2000-06-28 | 2007-11-20 | Lg.Philips Lcd Co., Ltd. | Apparatus and method for correcting gamma voltage and video data in liquid crystal display |
| JP2002158946A (ja) * | 2000-11-20 | 2002-05-31 | Seiko Epson Corp | プロジェクタおよび画像歪補正方法 |
| JP3473600B2 (ja) * | 2000-12-01 | 2003-12-08 | セイコーエプソン株式会社 | 液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器 |
| JP3879714B2 (ja) * | 2000-12-01 | 2007-02-14 | セイコーエプソン株式会社 | 液晶表示装置、画像データ補正回路、および電子機器 |
| JP2002297111A (ja) * | 2001-03-30 | 2002-10-11 | Minolta Co Ltd | 液晶表示装置 |
| TW508560B (en) * | 2001-04-03 | 2002-11-01 | Chunghwa Picture Tubes Ltd | Method for performing different anti-compensation processes by segments on image gray levels inputted to plasma flat display |
| JP3719411B2 (ja) * | 2001-05-31 | 2005-11-24 | セイコーエプソン株式会社 | 画像表示システム、プロジェクタ、プログラム、情報記憶媒体および画像処理方法 |
| JP3606270B2 (ja) * | 2001-07-09 | 2005-01-05 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、画像処理回路、電子機器、および補正データ生成方法 |
| WO2003010747A1 (fr) * | 2001-07-27 | 2003-02-06 | Sony Corporation | Appareil de traitement non lineaire, appareil d'affichage d'images |
| TWI221268B (en) * | 2001-09-07 | 2004-09-21 | Semiconductor Energy Lab | Light emitting device and method of driving the same |
| KR20030032245A (ko) * | 2001-10-17 | 2003-04-26 | 비오이 하이디스 테크놀로지 주식회사 | 티에프티 엘씨디의 데이타 보상 방법 및 그 회로 |
| KR100442597B1 (ko) * | 2001-10-31 | 2004-08-02 | 삼성전자주식회사 | 자동이득제어 기능을 가지는 카메라를 구비한 이동통신단말기에서 디스플레이 밝기 제어를 위한 주변 밝기판정방법과 그를 이용한 디스플레이 밝기 제어방법 |
| US7466296B2 (en) * | 2001-12-31 | 2008-12-16 | Himax Technologies Limited | Apparatus and method for gamma correction in a liquid crystal display |
| US7038721B2 (en) * | 2002-02-15 | 2006-05-02 | Koninklijke Philips Electronics N.V. | Gamma correction circuit |
| US6911781B2 (en) | 2002-04-23 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and production system of the same |
| KR100555303B1 (ko) * | 2002-12-11 | 2006-03-03 | 엘지.필립스 엘시디 주식회사 | 감마 전압 생성 장치 및 방법 |
| JP3754965B2 (ja) * | 2003-02-28 | 2006-03-15 | キヤノン株式会社 | 映像表示装置 |
| JP3968584B2 (ja) * | 2003-10-02 | 2007-08-29 | 船井電機株式会社 | パネル表示テレビジョン |
| JP4100383B2 (ja) * | 2003-10-31 | 2008-06-11 | セイコーエプソン株式会社 | 画像信号処理装置、画像信号処理方法、電気光学装置および電子機器 |
| JP4103886B2 (ja) * | 2003-12-10 | 2008-06-18 | セイコーエプソン株式会社 | 画像信号の補正方法、補正回路、電気光学装置および電子機器 |
| JP2005277573A (ja) * | 2004-03-23 | 2005-10-06 | Pioneer Electronic Corp | 画質補償装置、画質補償方法及び画質補償用プログラム並びに情報記録媒体 |
| CN1318890C (zh) * | 2004-06-04 | 2007-05-30 | 友达光电股份有限公司 | 液晶显示器的动态画面信号灰阶处理装置及其方法 |
| JP2006259663A (ja) * | 2004-06-30 | 2006-09-28 | Canon Inc | 画像処理方法、画像表示装置、映像受信表示装置および画像処理装置 |
| US7196644B1 (en) * | 2004-07-01 | 2007-03-27 | Seagate Technology Llc | Decoupling of analog input and digital output |
| US8285041B2 (en) * | 2004-09-14 | 2012-10-09 | Olympus Corporation | Image processing apparatus, image recording apparatus, and image processing method |
| JP5127121B2 (ja) * | 2004-09-14 | 2013-01-23 | キヤノン株式会社 | 表示装置及び表示方法 |
| US20060092329A1 (en) * | 2004-10-29 | 2006-05-04 | Canon Kabushiki Kaisha | Image display apparatus and correction apparatus thereof |
| US20060100046A1 (en) * | 2004-11-08 | 2006-05-11 | Canon Kabushiki Kaisha | Image forming apparatus |
| JP4501847B2 (ja) * | 2005-02-23 | 2010-07-14 | セイコーエプソン株式会社 | 画像表示装置、画像表示装置の補正値作成方法、及び画像表示装置の補正値作成プログラム、及びこのプログラムが記録された記録媒体 |
| JP4760098B2 (ja) * | 2005-03-31 | 2011-08-31 | セイコーエプソン株式会社 | 画像表示装置の補正値作成方法、画像表示装置の補正値作成プログラム、画像表示装置、及び補正処理装置 |
| JP2006345436A (ja) | 2005-06-10 | 2006-12-21 | Fuji Xerox Co Ltd | 画像処理装置及び画像処理システム |
| JP2007081611A (ja) * | 2005-09-13 | 2007-03-29 | Seiko Epson Corp | 表示画面補正パラメータ設定方法 |
| JP4770619B2 (ja) * | 2005-09-29 | 2011-09-14 | ソニー株式会社 | 表示画像補正装置、画像表示装置、表示画像補正方法 |
| JP4490899B2 (ja) * | 2005-10-19 | 2010-06-30 | 株式会社ナナオ | 調整方法及び表示装置 |
| US7911498B2 (en) * | 2005-12-12 | 2011-03-22 | Novatek Microelectronics Corp. | Compensation device for non-uniform regions in flat panel display and method thereof |
| JP4542988B2 (ja) * | 2005-12-21 | 2010-09-15 | 株式会社ナナオ | 補正方法及び表示装置 |
| JP5180436B2 (ja) * | 2006-01-10 | 2013-04-10 | 株式会社ジャパンディスプレイイースト | ディスプレイ装置 |
| KR20070118371A (ko) * | 2006-06-12 | 2007-12-17 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
| US8098336B2 (en) * | 2006-10-24 | 2012-01-17 | Sony Corporation | System and method for using partial interpolation to undertake 3D gamma adjustment of microdisplay having dynamic iris control |
| US7856605B2 (en) | 2006-10-26 | 2010-12-21 | Apple Inc. | Method, system, and graphical user interface for positioning an insertion marker in a touch screen display |
| US8570278B2 (en) | 2006-10-26 | 2013-10-29 | Apple Inc. | Portable multifunction device, method, and graphical user interface for adjusting an insertion point marker |
| JP4369953B2 (ja) | 2006-12-06 | 2009-11-25 | 株式会社 日立ディスプレイズ | 画像補正方法及び画像表示装置 |
| JP4870609B2 (ja) * | 2007-04-17 | 2012-02-08 | 株式会社ナナオ | 調整方法、調整システム、表示装置、調整用装置及びコンピュータプログラム |
| JP4789874B2 (ja) * | 2007-06-18 | 2011-10-12 | 株式会社ナナオ | 補正方法、表示装置及びコンピュータプログラム |
| US8201109B2 (en) | 2008-03-04 | 2012-06-12 | Apple Inc. | Methods and graphical user interfaces for editing on a portable multifunction device |
| US8650507B2 (en) * | 2008-03-04 | 2014-02-11 | Apple Inc. | Selecting of text using gestures |
| US8370736B2 (en) | 2009-03-16 | 2013-02-05 | Apple Inc. | Methods and graphical user interfaces for editing on a multifunction device with a touch screen display |
| JP4809453B2 (ja) * | 2009-04-15 | 2011-11-09 | 株式会社ナナオ | 表示装置、表示システム及び補正方法 |
| JP5279625B2 (ja) * | 2009-06-11 | 2013-09-04 | 東京特殊電線株式会社 | 表示画像補正方法および画像表示装置 |
| CN102835097A (zh) * | 2010-02-04 | 2012-12-19 | 诺基亚公司 | 用户输入 |
| US8612874B2 (en) | 2010-12-23 | 2013-12-17 | Microsoft Corporation | Presenting an application change through a tile |
| US20120304132A1 (en) | 2011-05-27 | 2012-11-29 | Chaitanya Dev Sareen | Switching back to a previously-interacted-with application |
| US9104307B2 (en) | 2011-05-27 | 2015-08-11 | Microsoft Technology Licensing, Llc | Multi-application environment |
| US9158445B2 (en) | 2011-05-27 | 2015-10-13 | Microsoft Technology Licensing, Llc | Managing an immersive interface in a multi-application immersive environment |
| US9104440B2 (en) | 2011-05-27 | 2015-08-11 | Microsoft Technology Licensing, Llc | Multi-application environment |
| US9658766B2 (en) | 2011-05-27 | 2017-05-23 | Microsoft Technology Licensing, Llc | Edge gesture |
| US8661339B2 (en) | 2011-05-31 | 2014-02-25 | Apple Inc. | Devices, methods, and graphical user interfaces for document manipulation |
| US8933952B2 (en) | 2011-09-10 | 2015-01-13 | Microsoft Corporation | Pre-rendering new content for an application-selectable user interface |
| US9146670B2 (en) | 2011-09-10 | 2015-09-29 | Microsoft Technology Licensing, Llc | Progressively indicating new content in an application-selectable user interface |
| CN107492331B (zh) * | 2016-06-13 | 2020-11-13 | 威强电工业电脑股份有限公司 | 建立均匀化补偿对应表的方法 |
| US10097739B2 (en) * | 2016-09-16 | 2018-10-09 | Kabushiki Kaisha Toshiba | Processing device for performing gamma correction |
| US11379113B2 (en) | 2019-06-01 | 2022-07-05 | Apple Inc. | Techniques for selecting text |
| CN110570802B (zh) * | 2019-09-18 | 2023-02-28 | 晟合微电子(肇庆)有限公司 | 数字伽马校正***及包括该校正***的显示驱动芯片 |
| CN111402163A (zh) * | 2020-03-17 | 2020-07-10 | 武汉精立电子技术有限公司 | 一种gamma校正***及方法 |
| CN112614473B (zh) * | 2020-12-08 | 2022-06-24 | 北京集创北方科技股份有限公司 | 一种数据处理方法及***、存储介质及终端 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526051A (en) * | 1993-10-27 | 1996-06-11 | Texas Instruments Incorporated | Digital television system |
| AU2546897A (en) * | 1996-03-25 | 1997-10-17 | Rainbow Displays, Inc. | Tiled, flat-panel displays with color-correction capability |
| JP3202613B2 (ja) | 1996-09-06 | 2001-08-27 | エヌイーシービューテクノロジー株式会社 | 色むら補正装置 |
| US6166781A (en) * | 1996-10-04 | 2000-12-26 | Samsung Electronics Co., Ltd. | Non-linear characteristic correction apparatus and method therefor |
| JPH10313418A (ja) * | 1997-03-12 | 1998-11-24 | Seiko Epson Corp | デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器 |
| JP4230549B2 (ja) | 1997-10-03 | 2009-02-25 | ソニー株式会社 | 非線形補正回路及びそれを用いた画像表示装置 |
| US6310650B1 (en) * | 1998-09-23 | 2001-10-30 | Honeywell International Inc. | Method and apparatus for calibrating a tiled display |
-
1999
- 1999-05-31 JP JP15170499A patent/JP3659065B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-27 EP EP00901947A patent/EP1067507B1/en not_active Expired - Lifetime
- 2000-01-27 CA CA002326333A patent/CA2326333C/en not_active Expired - Fee Related
- 2000-01-27 DE DE60009395T patent/DE60009395T2/de not_active Expired - Fee Related
- 2000-01-27 US US09/646,632 patent/US6570611B1/en not_active Expired - Lifetime
- 2000-01-27 WO PCT/JP2000/000432 patent/WO2000045367A1/ja active IP Right Grant
- 2000-01-27 CN CN00800098.0A patent/CN1129889C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1067507B1 (en) | 2004-03-31 |
| JP2000284773A (ja) | 2000-10-13 |
| DE60009395T2 (de) | 2005-03-17 |
| US6570611B1 (en) | 2003-05-27 |
| DE60009395D1 (de) | 2004-05-06 |
| EP1067507A1 (en) | 2001-01-10 |
| CN1293807A (zh) | 2001-05-02 |
| CN1129889C (zh) | 2003-12-03 |
| CA2326333A1 (en) | 2000-08-03 |
| CA2326333C (en) | 2003-04-29 |
| WO2000045367A1 (fr) | 2000-08-03 |
| EP1067507A4 (en) | 2002-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3659065B2 (ja) | 画像表示装置 | |
| JP3719317B2 (ja) | 補間方法、補間回路、画像表示装置 | |
| KR100554580B1 (ko) | 화상 처리 장치, 화상 처리 방법, 화상 표시 장치, 및이동 전자 기기 | |
| US20080158246A1 (en) | Digital color management method and system | |
| US20120001959A1 (en) | Electro-optical device, image processing circuit, and electronic device | |
| US20070153021A1 (en) | Data converting circuit and display apparatus using the same | |
| JPH07182513A (ja) | リアルタイム画像表示パレット・マッピングのためのシステムおよび方法 | |
| US20080043145A1 (en) | Image Processing Apparatus, Image Processing Method, and Image Display Apparatus | |
| JPH10313418A (ja) | デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器 | |
| JP3287007B2 (ja) | マルチスクリーンディスプレイ | |
| JP3309738B2 (ja) | 画像表示装置 | |
| JP2002108298A (ja) | デジタル信号処理回路およびその処理方法、並びに表示装置、液晶表示装置および液晶プロジェクタ | |
| JPH08223519A (ja) | 投写型画像表示装置 | |
| JPH09212131A (ja) | 画像処理装置 | |
| JP2000125225A (ja) | 輝度補正装置 | |
| JPH10341451A (ja) | 輝度むら補正装置 | |
| JPH09146496A (ja) | 色むら及び輝度むら補正回路付プロジェクタ | |
| JPH1026959A (ja) | Ｌｅｄ表示装置 | |
| JPH10313416A (ja) | デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器 | |
| JP2004120366A (ja) | 画像処理装置、および画像処理方法 | |
| JP2976877B2 (ja) | キーストン歪み補正装置 | |
| JPH10313417A (ja) | デジタルガンマ補正回路並びにそれを用いた液晶表示装置及び電子機器 | |
| JP3675298B2 (ja) | 表示装置 | |
| JP2000231368A (ja) | 画像表示方法および画像表示装置 | |
| JP2000221931A (ja) | 画像表示方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050307 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |