JP3655069B2 - 樹脂封止型半導体装置とその製造方法 - Google Patents

樹脂封止型半導体装置とその製造方法 Download PDF

Info

Publication number
JP3655069B2
JP3655069B2 JP29448497A JP29448497A JP3655069B2 JP 3655069 B2 JP3655069 B2 JP 3655069B2 JP 29448497 A JP29448497 A JP 29448497A JP 29448497 A JP29448497 A JP 29448497A JP 3655069 B2 JP3655069 B2 JP 3655069B2
Authority
JP
Japan
Prior art keywords
leads
semiconductor element
resin
exposed
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29448497A
Other languages
English (en)
Other versions
JPH11135682A (ja
Inventor
憲隆 安在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP29448497A priority Critical patent/JP3655069B2/ja
Priority to US09/071,864 priority patent/US6323551B1/en
Priority to KR10-1998-0017396A priority patent/KR100526667B1/ko
Publication of JPH11135682A publication Critical patent/JPH11135682A/ja
Application granted granted Critical
Publication of JP3655069B2 publication Critical patent/JP3655069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子及び外部接続用のリードを樹脂でモールドした樹脂封止型半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
ＩＣ（集積回路）カードやメモリカードの発達に伴い、これらのカードに組み込まれる半導体装置には、薄型かつ小型のものが要求されるようになっている。薄型かつ小型の半導体装置の例として、ＣＰＳ（チップサイズパッケージ）と呼ばれる構造があり、その公知例としては、特開平９−１７９１０号公報に記載されたものがある。この公報には、リードフレームを半導体素子に固定し、半導体素子の電極とリードフレームを電気的に接続し、リードフレームの一部を除いて樹脂封止し、樹脂封止されていないリードフレーム表面に外部端子を設けた構造が開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の樹脂封止型半導体装置では、次のような課題があった。
リードのピッチが狭くなると、このリードの上に形成することができる半田バンプのサイズが小さくなって、半田の量が少なくなる。このため、プリント基板に接続したときに半田による応力の緩和が十分でなく、プリント基板との間を接続する半田バンプに亀裂を生じやすい。これは、厳しい温度環境で使用された場合に、モールド樹脂による封止部とプリント基板の熱膨張率の相違によって半田バンプに繰り返し応力が直接加わり、この半田バンプに脆性破壊が発生することによって生ずるものである。
また、半田バンプは複数のリード上に一列縦隊に形成されており、各半田バンプ間の距離が短い。このため、リードのピッチが狭くなると、プリント基板等に実装するときに、溶解した半田バンプ同士が接触して、隣接するリードの間が短絡するおそれがあった。
【０００４】
更に、このような半導体装置を使用した製品の製造段階において、リフロー装置で約３００℃に加熱して半田付けが行われた後、常温に冷却される時に封止部とプリント基板の収縮率の相違による応力が発生し、特に冷却過程で脆くなった半田バンプに亀裂を生ずることがある。このような亀裂は、製造直後の検査では発見しにくく、欠陥を含んだ製品が良品として出荷されるおそれがあった。
本発明は、前記従来技術が持っていた課題を解決し、プリント基板等へ確実な接続が可能な樹脂封止型半導体装置とその製造方法を提供するものである。
【０００５】
【課題を解決するための手段】
前記課題を解決するため、本発明のうちの第１の発明は、半導体基板の回路形成面に回路のパターン及び該回路を電気的に外部に接続するための複数の電極が形成された半導体素子と、外部に電気的かつ機械的に接続するための露出部を有する帯状の金属片で形成され、平面上に一定の間隔で平行に配置されて前記半導体素子の各電極にそれぞれ電気的に接続された複数のリードと、前記複数のリードの露出部を残し、該複数のリードの露出部以外の表面、並びに前記半導体素子の全体または回路形成面を覆うように樹脂でモールド形成された封止部とを備えた樹脂封止型半導体装置において、前記複数のリードの露出部を、長辺が平行に配置される長方形を有するように形成している。更に、前記複数のリードの露出部の全面に、所定の高さを有する半田バンプを設けている。
第２の発明は、樹脂封止型半導体装置において、表面に複数の電極が形成された半導体素子と、前記半導体素子の前記表面上に配置され、前記電極と接続された複数の内部リードと、前記複数の内部リードをこの内部リードの延在方向に長い形状で露出させて前記半導体素子表面を封止する封止樹脂と、前記露出している前記内部リード表面に形成された楕円形状の外部端子とを備えている。
【０００６】
第３の発明は、第２の発明の外部端子を、前記内部リードの露出した領域のほぼ全面を覆うような構造にしている。
第４の発明は、樹脂封止型半導体装置において、表面に複数の電極が形成された半導体素子と、前記半導体素子の前記表面上に配置され、前記電極と接続された複数の内部リードと、前記複数の内部リードの一部をこの内部リードの延在方向に長い形状で露出させて前記半導体素子表面を封止する封止樹脂と、前記露出している前記内部リード表面に形成された外部電極であって、互いに隣り合う前記外部電極は、前記内部リードの先端から異なる距離に配置される前記外部電極とを備えている。
第５の発明は、第１の発明の樹脂封止型半導体装置を、半田バンプ形成用の球形の半田、または前記複数の長方形の露出部の表面に、半田付け用のフラックスを塗布する第１の工程と、前記平行に配置された複数のリードの長方形のそれぞれの露出部に、前記球形の半田を１個ずつジグザグに搭載する第２の工程と、前記半田を加熱して溶解し、該溶解した半田によって前記長方形の露出部の表面全体を覆う前記半田バンプを形成する第３の工程とを、順次施すことによって製造するようにしている。
【０００７】
第６の発明は、樹脂封止型半導体装置の製造方法において、表面に複数の電極が形成された半導体素子表面に複数の内部リードを配置し、これらの電極と内部リードとを接続する工程と、前記内部リードの一部をこの内部リードの延在方向に長い形状で露出させて前記半導体素子を封止樹脂によって封止する工程と、前記内部リードの露出した領域に外部電極を隣接する前記外部電極とは互い違いに形成する工程と、前記外部電極を溶解して、前記内部リードの露出した領域に沿って楕円形状にする工程とを、順次施すようにしている。
本発明によれば、以上のように樹脂封止型半導体装置を構成したので、この樹脂封止型半導体装置は次のような工程で製造される。
まず、球形の半田の表面、または封止部から露出して平行に配置されたリードの露出部の表面に半田付け用のフラックスを塗布する。次に、この平行する長方形の露出部に球形の半田を１個ずつジグザグに搭載する。そして、搭載した半田を加熱する。これにより、半田が溶解して長方形の露出部の表面全体を覆い、半田バンプが形成される。
【０００８】
【発明の実施の形態】
図１（ａ），（ｂ）は、本発明の実施形態を示す樹脂封止型半導体装置の構造図であり、同図（ａ）は外観を示す斜視図、及び同図（ｂ）は同図（ａ）における断面Ｘ−Ｘを示す図である。
この半導体装置は、半導体基板上に回路のパターンが形成された回路形成面１１ａを有する半導体素子１１を備えており、この回路形成面１１ａの中央部には回路を外部に接続するための複数の電極１１ｂが形成されている。回路形成面１１ａの周辺部には、例えばポリイミドをベースとし、その両面に熱可塑性樹脂をコーティングした一定の厚さの絶縁性の接着テープ１２が設けられている。そして、この接着テープ１２を介して、例えば１．２７ｍｍのピッチで平行して配置された幅０．４２ｍｍ程度の複数の帯状のリード１３の一方の面が半導体素子１１の回路形成面１１ａに接着されている。
リード１３は、半導体装置をプリント基板等に実装して、電気的かつ機械的に接続するための引出し線であり、例えばＦｅ−Ｎｉ合金等を材料とする厚さ０．１ｍｍ程度の金属板でできている。リード１３は、従来のフラットパッケージ等のピンのように半導体素子の外部に長く突き出したものではなく、半導体装置自体の寸法を小型化するために、回路形成面２１ａの平面内にほぼ収まるような長さに切断されている。
【０００９】
リード１３の内側の一端には、半田付け用のめっき（例えば、銀めっき）が施されており、このめっきと半導体素子１１の電極１１ｂとの間が、金線等のワイヤ１４によって電気的に接続されている。また、半導体素子１１の周辺部に位置するリード１３の他方の面には、例えば幅０．４２ｍｍ、長さ０．８６ｍｍ程度の長方形の部分が、外部接続用の露出部１３ａとして残されている。そして、リード１３の露出部１３ａ以外の部分と、半導体素子１１の回路形成面１１ａ及び側面１１ｃと、複数のワイヤ１４とが，例えばエポキシ等のモールド樹脂を材料とする封止部１５によって封止されている。一方、半導体素子１１の回路形成面１１ａとは反対側の裏面１１ｄは，放熱効果を高めるためにモールド樹脂による封止は行われておらず、むき出しの状態となっている。
更に、リード１３の露出部１３ａの表面全体には、回路形成面１１ａ上にモールドされた封止部１５の高さよりも一定の寸法だけ高くなるように、楕円形状の半田バンプ１６が形成されている。例えば、封止部１５の高さが０．１５ｍｍ程度であれば、半田バンプ１６の高さは０．３〜０．５ｍｍ程度に形成されている。
【００１０】
このような半導体装置は、例えば次の（１）〜（７）の工程によって製造される。
（１） 工程１
まず、Ｆｅ−Ｎｉ合金等を材料とする厚さ０．１ｍｍ程度の金属板を打ち抜いて、枠部とこの枠部から内側に延びる櫛形の複数のリード１３を有するリードフレームを製作する。リードフレームが有するリード１３の幅、長さ、ピッチ、及び個数は、図１の樹脂封止型半導体装置における複数のリード１３と同じように形成されている。即ち、リードフレームの枠部を切り落としたときに、このリードフレーム内のリード１３が、最終的に半導体装置のリード１３として残るような形状となっている。そして、このリードフレームのリード１３の先端部分に、半田付け用の銀メッキを施す。
（２） 工程２
リードフレームのリード１３の裏面に、接着テープ１２を貼り付け、更に、この接着テープ１２に半導体素子１１の回路形成面１１ａを約４００℃で熱圧着する。リード１３と半導体素子１１を接着した後、ワイヤボンディング装置によって、リード１３の先端の銀メッキ部分と半導体素子１１の電極１１ｂとの間をワイヤ１４で接続する。
【００１１】
（３） 工程３
半導体素子１１の取付けが終了したリードフレームを、モールド用の下金型の所定の位置にマウントする。下金型は、半導体素子１１の回路形成面１１ａより若干広く、ほぼこれと同様の形状の凹部を有している。そして、凹部の深さは、半導体素子１１と接着テープ１２の厚さを合わせた寸法に丁度一致するようになっている。これにより、半導体素子１１の裏面１１ｄが下金型の凹部の底に密着し、リードフレームの枠部が、この下金型の台部に密着するようにマウントされる。
次に、下金型の所定の位置に、これと対になる上金型をかぶせる。上金型は、リードフレームの表面から飛び出しているワイヤ１４を保護するモールドを形成するために、所定の深さで、かつ下金型の凹部よりも開口部の小さい凹部を有している。
リードフレームを上下の金型にマウントした後、注入口から液状のエポキシ等のモールド樹脂を注入する。
（４） 工程４
モールド樹脂が硬化した後、封止部１５でモールドされた半導体素子１１を取り出し、リードフレームの不要部分を切り落とす。
【００１２】
（５） 工程５
各リード１３の露出部１３ａに、半田付け用のフラックスを塗布する。
（６） 工程６
各リード１３の露出部１３ａの上に、直径０．５〜０．６ｍｍ程度の球形の半田（例えば、半田ボール）１７を１個ずつ、これらの隣り合う半田ボール１７が接触せずに相互に遠方に位置するようにジグザグに搭載する。
図２は、工程６においてリード１３上に搭載された半田ボール１７の状態を示す平面図である。
（７） 工程７
半田ボール１７が搭載された半導体装置を加熱炉に入れ、例えば２４０℃で加熱して、搭載した半田ボール１７を溶解させる。
これにより、溶解した半田がリード１３の露出部１３ａの表面全体に広がり、この半田の表面張力によって楕円形状の半田バンプ１６が形成され、図１（ａ）に示すような樹脂封止型半導体装置が完成する。
【００１３】
以上のような工程によって完成した半導体装置は、例えばプリント基板に実装され、半田バンプ１６を介して外部の回路に接続される。そして、外部から与えられる信号は、リード１３及びワイヤ１４を通して半導体素子１１へ導かれる。また、半導体素子１１の出力信号は、ワイヤ１４、リード１３及び半田バンプ１６を通して外部の回路に出力される。
また、このような半導体装置のプリント基板への実装は、次のような手順で行われる。
プリント基板の部品搭載面のフットプリント上に、例えばスクリーン印刷等により、半田付け用のフラックスを塗布する。そして、フットプリントの上に半田バンプ１６が接触するように、半導体素子１１の裏面１１ｄを上にして半導体装置を搭載する。半導体装置の搭載後、プリント基板をリフロー装置に入れて約３００℃に加熱し、半田バンプ１６を溶解して半田付けを行う。
【００１４】
以上のように、本実施形態の樹脂封止型半導体装置とその製造方法では、次の（ｉ）〜（iii)のような利点がある。
（ｉ） リード１３の露出面１３ａは長方形に形成されているので、半田バンプ１６を形成するときに半田ボール１７をジグザグに搭載することができる。これにより、隣接する半田ボール１７の接触によるリード１３間の短絡のおそれがなくなり、リード１３のピッチを狭くすることができ、半導体装置の小形化が可能になる。
（ii） 半田ボール１７をジグザグに搭載するので、比較的大きな半田ボール１７を搭載しても隣同士の半田が接触することがなく、比較的多量の半田による半田バンプ１６を形成することができる。これにより、プリント基板等へ搭載したときに半田バンプ１６にかかる応力が分散され、この半田バンプ１６に亀裂を生ずるおそれがなくなる。
（iii) 半導体素子１１の裏面１１ｄには、モールド封止が施されておらず、むき出しの状態になっているので、放熱性が良い。
【００１５】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｈ）のようなものがある。
（ａ） 図１の樹脂封止型半導体装置は、８個のリード１３を有しているが、リード１３の数はこれに限定されず、半導体素子１１に形成された回路に対応して必要な数のリード１３を設ければ良い。また、リード１３の設置箇所も、図１に示すように２辺に限定せず、半導体素子１１の回路形成面１１ａの周囲の４辺に設けるようにしても良い。
（ｂ） 接着テープ１２を用いずに、所定の厚みを有する絶縁性の接着剤を用いてリード１３を接続しても良い。
（ｃ） 電極１１ｂとリード１３との間をワイヤ１４で接続しているが、ワイヤ１４に代えて導電性の接着剤等を用いて接続しても良い。
（ｄ） （１）〜（７）の工程は、図１の樹脂封止型半導体装置の構造をより具体的に説明するための一例であり、この製造工程で示した方法に限定されるものではない。例えば、金属板を打ち抜いてリードフレームを製作するのではなく、最初から個別のリード１３を製作し、紙テープ等の上に所定の間隔で配置する方法等を用いることもできる。
【００１６】
（ｅ） 接着テープ１２、リード１３及びワイヤ１４等の材料は、上記説明の材料に限定されず、製造方法やコストを考慮して適切なものを選択すれば良い。
（ｆ） 半導体素子１１の裏面１１ｄにはモールドを施していないが、電気的に絶縁が必要な場合には、モールドを施しても良い。この場合、モールド樹脂の種類や厚さによって、放熱性が若干悪くなる場合がある。
（ｇ） （５）の工程５で、各リード１３の露出部１３ａに半田付け用のフラックスを塗布しているが、半田ボール１７にフラックスを塗布するようにしても良い。
（ｈ） 図１の樹脂封止型半導体装置では、封止部１５がリード１３の露出面１３ａよりも高くなっているが、このような形状には限定されない。例えば、リード１３の内側の一端を半導体素子１１側に折り曲げて、その折り曲げた箇所でワイヤ１４を接続することにより、封止部１５の表面とリード１３の露出面１３ａが同一の高さになるように形成しても良い。
【００１７】
【発明の効果】
以上詳細に説明したように、第１から第４の発明によれば、複数のリードの露出部が長方形に形成され、この露出部の全面に所定の厚さの半田バンプが設けられているので、例えばプリント基板等へ搭載したときに、樹脂封止型半導体装置を電気的かつ機械的に確実に接続することができる。第５及び第６の発明は、平行に配置されたリードの長方形の露出部に、半田バンプ形成用の球形の半田を１個ずつジグザグに搭載し、これを溶解して長方形の露出部の表面全体を覆う半田バンプを形成するようにしている。これによって、隣接するリードの間隔を狭くしても短絡せずに半田バンプ形成することができ、樹脂封止型半導体装置の小形化が可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す樹脂封止型半導体装置の構造図である。
【図２】工程６においてリード１３上に搭載された半田ボール１７の状態を示す平面図である。
【符号の説明】
１１ 半導体素子
１３ リード
１５ 封止部
１６ 半田バンプ
１７ 半田ボール

Claims (6)

  1. 半導体基板の回路形成面に回路のパターン及び該回路を電気的に外部に接続するための複数の電極が形成された半導体素子と、外部に電気的かつ機械的に接続するための露出部を有する帯状の金属片で形成され、平面上に一定の間隔で平行に配置されて前記半導体素子の各電極にそれぞれ電気的に接続された複数のリードと、前記複数のリードの露出部を残し、該複数のリードの露出部以外の表面、並びに前記半導体素子の全体または回路形成面を覆うように樹脂でモールド形成された封止部とを備えた樹脂封止型半導体装置において、前記複数のリードの露出部は、長辺が平行に配置される長方形を有し、前記複数のリードの露出部の全面に、所定の高さを有する半田バンプを設けたことを特徴とする樹脂封止型半導体装置。
  2. 表面に複数の電極が形成された半導体素子と、前記半導体素子の前記表面上に配置され、前記電極と接続された複数の内部リードと、前記複数の内部リードをこの内部リードの延在方向に長い形状で露出させて前記半導体素子表面を封止する封止樹脂と、前記露出している前記内部リード表面に形成された楕円形状の外部端子とを、備えたことを特徴とする樹脂封止型半導体装置。
  3. 前記外部端子は、前記内部リードの露出した領域のほぼ全面を覆っていることを特徴とする請求項２記載の樹脂封止型半導体装置。
  4. 表面に複数の電極が形成された半導体素子と、前記半導体素子の前記表面上に配置され、前記電極と接続された複数の内部リードと、前記複数の内部リードの一部をこの内部リードの延在方向に長い形状で露出させて前記半導体素子表面を封止する封止樹脂と、前記露出している前記内部リード表面に形成された、前記内部リードと電気的に接続された外部電極であって、互いに隣り合う前記外部電極は、前記内部リードの先端から異なる距離に配置される前記外部電極とを、備えたことを特徴とする樹脂封止型半導体装置。
  5. 半導体基板の回路形成面に回路のパターン及び該回路を電気的に外部に接続するための複数の電極が形成された半導体素子と、外部に電気的かつ機械的に接続するための長方形の露出部を有する帯状の金属片で形成され、平面上に一定の間隔で平行に配置されて前記半導体素子の各電極にそれぞれ電気的に接続された複数のリードと、前記複数のリードの露出部を残し、該複数のリードの露出部以外の表面、並びに前記半導体素子の全体または回路形成面を覆うように樹脂でモールド形成された封止部とを備えた樹脂封止型半導体装置において、半田バンプ形成用の球形の半田、または前記複数の長方形の露出部の表面に、半田付け用のフラックスを塗布する第１の工程と、前記平行に配置された複数のリードの長方形のそれぞれの露出部に、前記球形の半田を１個ずつジグザグに搭載する第２の工程と、前記半田を加熱して溶解し、該溶解した半田によって前記長方形の露出部の表面全体を覆う前記半田バンプを形成する第３の工程とを、順次施すことを特徴とする樹脂封止型半導体装置の製造方法。
  6. 表面に複数の電極が形成された半導体素子表面に複数の内部リードを配置し、これらの電極と内部リードとを接続する工程と、前記内部リードの一部をこの内部リードの延在方向に長い形状で露出させて前記半導体素子を封止樹脂によって封止する工程と、前記内部リードの露出した領域に前記内部リードと電気的に接続するように外部電極を隣接する前記外部電極とは互い違いに形成する工程と、前記外部電極を溶解して、前記内部リードの露出した領域に沿って楕円形状にする工程とを、順次施すことを特徴とする樹脂封止型半導体装置の製造方法。
JP29448497A 1997-10-27 1997-10-27 樹脂封止型半導体装置とその製造方法 Expired - Fee Related JP3655069B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP29448497A JP3655069B2 (ja) 1997-10-27 1997-10-27 樹脂封止型半導体装置とその製造方法
US09/071,864 US6323551B1 (en) 1997-10-27 1998-05-04 Resin sealed-type semiconductor device and method of manufacturing the same
KR10-1998-0017396A KR100526667B1 (ko) 1997-10-27 1998-05-14 수지밀봉형반도체장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29448497A JP3655069B2 (ja) 1997-10-27 1997-10-27 樹脂封止型半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH11135682A JPH11135682A (ja) 1999-05-21
JP3655069B2 true JP3655069B2 (ja) 2005-06-02

Family

ID=17808369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29448497A Expired - Fee Related JP3655069B2 (ja) 1997-10-27 1997-10-27 樹脂封止型半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US6323551B1 (ja)
JP (1) JP3655069B2 (ja)
KR (1) KR100526667B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156435A (ja) 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
DE10152694A1 (de) * 2001-10-19 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
EP1630865A1 (en) * 2004-08-17 2006-03-01 Optimum Care International Tech. Inc. Adhesion of a Chip on a leadframe
KR100871707B1 (ko) * 2007-03-30 2008-12-05 삼성전자주식회사 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
US9064881B2 (en) * 2010-11-11 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting flip-chip package using pre-applied fillet
KR102515126B1 (ko) * 2021-05-06 2023-03-29 주식회사 지니틱스 카메라 모듈의 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JPH0888311A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 半導体装置とその製造方法
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
JP3670371B2 (ja) * 1995-12-20 2005-07-13 株式会社日立製作所 半導体装置およびその製造方法
KR100187715B1 (ko) * 1996-08-19 1999-06-01 윤종용 리드 프레임을 이용한 칩 스케일 패키지 제조 방법

Also Published As

Publication number Publication date
KR100526667B1 (ko) 2005-12-21
KR19990036493A (ko) 1999-05-25
JPH11135682A (ja) 1999-05-21
US6323551B1 (en) 2001-11-27

Similar Documents

Publication Publication Date Title
JP3793628B2 (ja) 樹脂封止型半導体装置
US7160759B2 (en) Semiconductor device and method of manufacturing the same
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US20050189627A1 (en) Method of surface mounting a semiconductor device
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
JPH06302653A (ja) 半導体装置
JP3655069B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
JP2000188366A (ja) 半導体装置
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP4038021B2 (ja) 半導体装置の製造方法
WO1997001865A1 (en) Semiconductor device and method of manufacturing the same
JP3234614B2 (ja) 半導体装置及びその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3508683B2 (ja) 半導体装置及びその製造方法
JP2000150707A (ja) 樹脂封止型半導体装置およびその製造方法
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JP3908395B2 (ja) 半導体装置製造用の基板、およびそれを用いた半導体装置の製造方法
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050302

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080311

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees