KR100871707B1 - 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 - Google Patents
깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 Download PDFInfo
- Publication number
- KR100871707B1 KR100871707B1 KR1020070031931A KR20070031931A KR100871707B1 KR 100871707 B1 KR100871707 B1 KR 100871707B1 KR 1020070031931 A KR1020070031931 A KR 1020070031931A KR 20070031931 A KR20070031931 A KR 20070031931A KR 100871707 B1 KR100871707 B1 KR 100871707B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- molding
- level package
- semiconductor chip
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 230000007547 defect Effects 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 81
- 238000000465 moulding Methods 0.000 claims abstract description 75
- 239000011347 resin Substances 0.000 claims abstract description 59
- 229920005989 resin Polymers 0.000 claims abstract description 59
- 238000005538 encapsulation Methods 0.000 claims abstract description 37
- 229910000679 solder Inorganic materials 0.000 claims abstract description 27
- 238000005520 cutting process Methods 0.000 claims description 45
- 238000005336 cracking Methods 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 19
- 239000007788 liquid Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 10
- 239000003112 inhibitor Substances 0.000 claims description 8
- 230000002940 repellent Effects 0.000 claims description 5
- 239000005871 repellent Substances 0.000 claims description 5
- 238000007598 dipping method Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims 3
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 230000003449 preventive effect Effects 0.000 claims 1
- 238000003698 laser cutting Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
깨짐(chipping) 및 솔더접합 신뢰도를 개선할 수 있는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 웨이퍼를 제1 선폭으로 두께 방향을 따라 완전히 절단하되 반도체 칩이 웨이퍼에 붙어있도록 일부분을 절단하지 않고, 그 상태에서 1회의 몰딩공정으로 반도체 칩의 6면을 봉지수지로 몰딩하고, 제1 선폭보다 가는 제2 선폭으로 웨이퍼에서 반도체 칩을 분리하는 것을 특징으로 하는 웨이퍼 레벨 패키지 및 그 제조방법을 제공한다.
웨이퍼 레벨 패키지, 봉지수지, 깨짐, 솔더접합 신뢰도.
Description
도 1은 복수개의 반도체 칩이 형성된 웨이퍼의 사시도이다.
도 2 내지 도 5는 본 발명의 바람직한 실시예에 따라 상기 웨이퍼에 소잉(sawing)을 진행하는 방법을 설명하기 위한 부분평면도들이다.
도 6은 소잉이 진행된 웨이퍼를 제1 실시예에 따라 봉지수지로 몰딩시키는 방법을 설명하기 위한 측면도이다.
도 7 및 도 8은 상기 웨이퍼에 봉지수지로 몰딩이 완료된 것을 보여주는 단면도들이다.
도 9는 몰딩이 완료된 웨이퍼에서 반도체 칩을 분리하는 것을 보여주는 단면도이다.
도 10 내지 도 13은 본 발명의 제1 실시예에 따라 제조된 웨이퍼 레벨 패키지를 보여주는 사시도들이다.
도 14 내지 도 17은 본 발명의 제2 실시예에 따라 웨이퍼 레벨 패키지를 제조하는 공정들을 보여주는 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 웨이퍼 레벨 패키지, 102: 웨이퍼,
104: 반도체 칩, 106: 스크라이브 레인,
108: 제1 선폭의 절단 자국, 110: 연결부,
111: 코팅 방지제, 112: 봉지수지,
114: 제2 선폭의 절단자국, 120: 베드(bath),
122: 액상 봉지수지.
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩의 외부 6면에 봉지수지로 이루어진 몰딩부가 형성된 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것이다.
전자 제품의 소형화 추세가 진전됨에 따라 전자 제품에 사용되는 반도체 패키지의 발전 방향도 이에 부응하여 변화되고 있다. 최근 소형화에 초점을 맞추어 개발이 활발하게 이루어지는 반도체 패키지는 플립 칩 패키지(flip chip package), 웨이퍼 레벨 패키지(wafer level package) 및 웨이퍼 레벨 스택 패키지(wafer level stack package) 등이 있다.
이중에서 상기 웨이퍼 레벨 패키지는 반도체 칩 크기의 1.2배 이하로 반도체 패키지를 만드는 것으로, 칩 스케일 패키지(CSP: Chip Scale Package)라 불리기도 한다. 그러나 웨이퍼의 재질인 실리콘이 외부로 노출된 반도체 패키지는 취급 및 사용 도중에 깨짐(chipping)과 같은 결함이 쉽게 발생하기 때문에 실제로 사용에 다소 문제가 있다. 또한 웨이퍼 레벨 패키지를 반도체 모듈과 같은 전자부품에 붙여 사용할 경우에도 깨짐 결함이 빈번히 발생한다. 그리고 웨이퍼 레벨 패키지는 모듈 보드에 탑재될 때, 솔더접합 신뢰도(SJR: Solder Joint Reliability)가 떨어지는 문제가 아직 해결 과제로 남아있다.
한편, 이러한 깨짐 및 솔더접합 신뢰도 문제를 개선하기 위하여, 웨이퍼 레벨 패키지에서 반도체 칩 표면에 얇은 두께로 봉지수지를 감싸는 기술이 개발되었다. 이에 대한 특허가 미국특허번호 US 6,420,244호(Date of Patent: Jul.16, 2002, inventor: Chun-chi Lee)에 "Method of making wafer level chip scale package"이라는 제목으로 Advanced Semiconductor Engineering, Inc에 의해 공개된 바 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 단 한번의 몰딩 공정으로 반도체 칩의 6면 전체에 봉지수지를 감싸서 깨짐을 방지하고 솔더접합 신뢰도를 개선할 수 있는 웨이퍼 레벨 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 단 한번의 몰딩 공정으로 반도체 칩의 6면 전체에 봉지수지를 감싸서 깨짐을 방지하고 솔더접합 신뢰도를 개선할 수 있는 웨이퍼 레벨 패키지의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 깨짐을 억제하는 몰딩부 를 갖는 웨이퍼 레벨 패키지는, 반도체 칩과, 상기 반도체 칩 표면에 형성된 돌출된 형태의 연결부와, 상기 연결부를 노출시키고 상기 반도체 칩의 6면을 감싸는 깨짐을 억제하는 몰딩부(molding portion) 및 상기 몰딩부에 측면에 부분적으로 형성된 실리콘(silicon) 노출부를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 연결부는 솔더볼(solder ball) 및 솔더범프(solder bump) 중에서 선택된 하나인 것이 적합하고, 상기 실리콘 노출부는, 상기 반도체 칩 측면의 중앙 영역에 존재하거나, 가장자리에 존재할 수 있다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 실리콘 노출부의 개수는 1, 2, 4개 중에 하나일 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법은, 복수개의 반도체 칩이 형성된 웨이퍼를 준비하는 단계와, 상기 웨이퍼를 제1 선폭으로 두께 방향을 따라 완전히 절단하되 반도체 칩이 웨이퍼에 붙어있도록 일부분을 절단하지 않는 단계와, 상기 반도체 칩이 상기 웨이퍼에 그대로 붙어있는 상태에서 몰딩을 수행하는 단계와, 상기 몰딩이 수행된 웨이퍼를 상기 제1 선폭보다 가는 제2 선폭으로 완전히 절단하는 단계를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 칩은, 연결부가 표면에 형성된 것이 적합하고, 상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은 반도체 칩 주변의 스크라이브 레인에서 1곳 혹은 2곳 혹은 4곳이 될 수 있다.
또한, 상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은, 반도 체 칩의 중앙부이거나 가장자리일 수 있다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 몰딩을 수행하는 단계는, 1회의 몰딩공정으로 상기 반도체 칩의 6면을 봉지수지가 감싸도록 진행하는 것이 적합하다.
상기 연결부는 상부가 노출된 상태에서 상기 반도체 칩이 상기 웨이퍼에 그대로 붙어있는 상태로 몰딩을 수행하는 방법은, 액상의 봉지수지가 담겨있는 베드(bath)를 준비하는 단계와, 상기 베드에 웨이퍼를 침지(dipping)시켜 상기 제1 라인으로 절단된 슬릿을 통하여 웨이퍼의 6면에 봉지수지를 코팅하는 단계와, 상기 베드로부터 웨이퍼를 꺼내어 상기 봉지수지를 경화시키는 단계를 포함한다.
이때, 상기 웨이퍼를 상기 베드에 침지시키는 정도는, 상기 연결부의 높이의 10 ~ 80%로 상기 봉지수지가 코팅(coating)되도록 침지시키는 것이 적합하며, 상기 액상의 봉지수지가 담겨있는 베드는, 일정한 깊이로 상기 웨이퍼를 침지시키기 위해 봉지수지에 진동(vibration)을 가할 수 있는 것이 적합하다.
또한 상기 연결부는 상부에 액상의 봉지수지에 대한 코팅 방지제(coating repellent)가 형성된 경우의 상기 반도체 칩이 상기 웨이퍼에 그대로 붙어있는 상태로 몰딩을 수행하는 방법은, 상기 웨이퍼 위에 봉지수지를 스핀(spin) 코팅시키는 단계와, 상기 웨이퍼 위에 코팅된 봉지수지를 경화시키는 단계와, 상기 연결부 위에 있는 코팅 방지제를 제거하는 단계를 포함하는 것이 적합하다.
본 발명에 따르면, 웨이퍼 소잉 공정에서 반도체 칩을 절단하는 방법을 변경하여 단 1회의 몰딩공정으로 반도체 칩의 6면에 봉지수지를 형성함으로써, 깨짐 불 량을 억제하고, 솔더접합 신뢰도를 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 1은 복수개의 반도체 칩이 형성된 웨이퍼의 사시도이고, 도 2 내지 도 5는 본 발명의 바람직한 실시예에 따라 상기 웨이퍼에 소잉(sawing)을 진행하는 방법을 설명하기 위한 부분평면도들이다.
도 1을 참조하면, 일반적으로 단위 웨이퍼(102)에는 수십 ~ 수천개의 반도체 칩(104)들이 집적회로 제조공정을 통하여 만들어진다. 상기 웨이퍼(102)에서 단위 반도체 칩(104)들은 스크라이브 레인(scribe lane)을 절단함으로써 낱개로 분리되며, 이러한 절단공정을 소잉 공정(sawing process)이라 한다. 본 발명의 바람직한 실시예에 의한 반도체 칩(104)은, 집적회로가 형성된 활성영역(active area) 표면에 연결부(도6의 110), 예컨대 솔더볼 또한 솔더범프가 돌출된 형상으로 미리 만들어진 것이 적합하다.
도 2를 참조하면, 일반적인 소잉 공정에서 반도체 칩(104)을 분리하는 방법은, 다이아몬드 재질의 블레이드(blade)를 사용하여 스크라이브 레인(106)을 절단하여 달성된다. 그러나 본 발명에서는 일반적인 소잉 공정에서 실시하는 절단 방법을 사용하지 않는다. 본 발명에 따라서 반도체 칩(104)을 절단하는 방법은, 웨 이퍼(102)를 레이저(laser) 이용하여 두께 방향으로 완전히 절단하되 반도체 칩(104)이 웨이퍼(102)에 붙어 있도록 일정부분을 절단하지 않는 특징을 갖는다.
도 2 내지 도 5는 도 1의 A 부분에 대한 부분 평면도이다. 도 2에 도시된 제1 선폭의 절단 자국(108A)은 반도체 칩(104)의 중앙부 4곳만을 절단하지 않는다. 따라서 웨이퍼(102)에 포함된 각각의 반도체 칩(104)은 상기 제1 선폭의 절단자국(108A) 때문에 웨이퍼(102)에 그대로 붙어있게 된다. 여기서, 제1 선폭은 상기 소잉공정에서 레이저 절단에 의하여 스크라이브 레인(106)이 잘려지는 폭을 말한다. 이러한 제1 선폭은 스크라이브 레인(106)의 대부분을 절단할 수 있도록 가급적 큰 것이 유리하다.
도 3 내지 도 5를 참조하면, 상기 도 2의 제1 선폭의 절단 자국(108A)을 형성하는 방식은 여러 가지로 변형이 가능하다. 도 3의 경우는 반도체 칩(104) 가장자리 4곳만을 절단하지 않은 형태로 제1 선폭의 절단자국(108B)을 형성한 것이며, 도 4의 경우는 반도체 칩(102) 중앙부 2곳만을 절단하지 않은 형태로 제1 선폭의 절단자국(108C)을 형성한 것이며, 도 5의 경우는, 반도체 칩(102)의 스크라이브 레인(106) 중에서 오직 한 곳만을 절단하지 않은 형태로 제1 선폭의 절단자국(108D)을 형성한 것이다.
이렇게 웨이퍼(102)를 절단하면서 반도체 칩(104)이 웨이퍼에 붙어있도록 소잉을 진행하는 방식은, 본 발명의 특징인 1회의 몰딩공정으로 반도체 칩(104)의 외부 6면을 봉지수지로 감싸는 기술에 주요한 열쇠를 제공하며, 상기 소잉공정에서의 절단 방식은 상술한 실시예 외에도 여러 가지 다른 방식으로 변형이 가능하다. 본 발명에서는 제1 선폭의 절단자국(108) 중에서 웨이퍼(102)와 붙어 있는 곳이 1, 2 및 4개를 예시적으로 설명하였으나, 그 개수 역시 변형이 가능하다. 또한 제1 선폭의 절단자국(108)이 웨이퍼(102)에 붙어 있는 위치가 반도체 칩(104)의 모서리와 중앙부를 중심으로 설명하였으나 이 역시 다양한 방식을 변형이 가능하다. 또한 레이저 절단 방식으로 웨이퍼(102)에 제1 선폭의 절단자국(108)을 형성하는 것을 예시적으로 설명하였으나, 레이저 절단방식 외에 다이아몬드 블레이드를 사용한 절단방식 혹은 지금까지 알려진 다른 절단방식을 사용해도 무방하다.
도 6은 소잉이 진행된 웨이퍼를 제1 실시예에 따라 봉지수지로 몰딩시키는 방법을 설명하기 위한 측면도이다.
도 6을 참조하면, 도 2 내지 도 5와 같이 소잉이 진행된 웨이퍼(102)는 반도체 칩(104)이 웨이퍼(102)에 그대로 붙어 있는 상태로 몰딩된다. 상기 웨이퍼(102)에 있는 개별 반도체 칩(104) 위에는 도면과 같이 솔더볼 혹은 솔더범프와 같은 연결부(110)가 형성되어 있다. 먼저 액체 상태의 봉지수지(122), 예컨대 액상 에폭시(epoxy)가 담겨있는 베드(bath, 120)를 준비한다. 그 상태에서 상기 연결부(110)가 위로 향한 채, 상기 웨이퍼(102)를 봉지수지(122)가 있는 베드(120)에 침지시킨다. 이때 제1 선폭의 절단자국(108)을 통하여 액체 상태의 봉지수지(122)는 웨이퍼(104)의 밑면, 측면, 상부면까지 6면을 감싸게 된다. 한편, 상기 웨이퍼(102)를 액체 상태의 봉지수지(122)에 침지시킬 때, 연결부(110)의 상부는 절연체인 봉지수지(122)로 덮이지 않는 것이 필요하다. 이를 위하여 상기 액상의 봉지수지(122)가 담겨있는 베드(120)는, 일정한 깊이로 상기 웨이퍼(104)를 침지시키기 위해 봉지수지(122)에 진동(vibration)을 가할 수 있는 수단이 설치될 수도 있다.
도 7 및 도 8은 상기 웨이퍼에 봉지수지로 몰딩이 완료된 것을 보여주는 단면도들이다.
도 7 및 도 8을 참조하면, 도 6의 몰딩공정으로 인해 제1 선폭의 절단자국(108)을 통하여 액체 상태의 봉지수지(122)가 웨이퍼(102)에 포함된 개별 반도체 칩(104)의 밑면, 측면 및 상면까지 균일하게 감싸게 된다. 이 상태에서 상기 액상의 봉지수지(122)를 경화시켜 몰딩부(112)를 형성한다.
한편, 상기 반도체 칩(104)의 상면에 형성된 몰딩부(112)의 높이(H1)는 상기 연결부(110) 높이(H2)의 10 ~80% 범위인 것이 적합하다. 그 이유는, 반도체 칩(104) 상면에 형성된 몰딩부(112)의 높이가 10% 이하인 경우, 웨이퍼 레벨 패키지를 인쇄회로기판에 실장할 때, 솔더접합 신뢰도가 떨어질 수 있다. 그리고 반도체 칩(104) 상면에 형성된 몰딩부(112)의 높이가 80% 이상인 경우는, 웨이퍼 레벨 패키지를 인쇄회로기판에 실장할 때 웨이퍼 레벨 패키지와 인쇄회로기판의 전기적 연결에 신뢰성이 떨어질 수 있다.
도 9는 몰딩이 완료된 웨이퍼에서 반도체 칩을 분리하는 것을 보여주는 단면도이다.
도 9를 참조하면, 상기 봉지수지(122)로 몰딩 후 경화가 진행된 웨이퍼(102)에 2차 레이저(Laser) 절단 공정이 진행된다. 이때 2차 레이저 공정에서 사용되는 제2 선폭은 상기 제1 선폭보다 작은 것이 필요하다. 가령 레이저 절단공정에서 1차 선폭이 80㎛이고, 2차 선폭이 20㎛일 경우, 반도체 칩(104)의 측면에는 좌우 30 ㎛의 몰딩부(112)가 형성되어 외부의 충격으로부터 반도체 칩(104)을 물리적으로 보호하게 된다. 그러므로 레이저 절단공정의 제1 선폭은 가급적 스크라이브 레인의 폭 범위 내에서 크게 만들고, 제2 선폭은 가급적 가늘게 만들수록 반도체 칩(104)의 측면에 형성되는 몰딩부(112)의 두께는 두꺼워질 수 있다.
한편, 상기 2차 레이저 절단공정은 제1 선폭의 절단자국 내에 스며들은 봉지수지(112)를 절단함과 동시에 웨이퍼(104)의 재질인 실리콘도 일부 절단하게 된다. 즉, 상술한 도 2 내지 도 5에서 반도체 칩(104)이 웨이퍼(102)에 붙어있도록 절단되지 않은 부분이 이때 함께 절단된다. 따라서 본 발명에 의한 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지에서, 상기 반도체 칩 측면에 존재하는 몰딩부(112)의 두께는, 웨이퍼에 형성된 스크라이브 레인(scribe lane) 폭의 1/2을 초과할 수 없다.
도 10 내지 도 13은 본 발명의 제1 실시예에 따라 제조된 웨이퍼 레벨 패키지를 보여주는 사시도들이다.
도 10 내지 도 13을 참조하면, 본 발명에 바람직한 실시예에 의한 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지(100A, 100B, 100C, 100D)는, 반도체 칩(도2의 104)과, 상기 반도체 칩 표면에 형성된 돌출된 형태의 연결부(110)와, 상기 연결부(110)를 노출시키고 상기 반도체 칩의 6면을 감싸는 깨짐을 억제하는 몰딩부(112) 및 상기 몰딩부에 측면에 부분적으로 형성된 실리콘 노출부(116A, 116B, 116C, 116D)로 이루어진다. 이때 상기 연결부(110)는 솔더볼 혹은 솔더범프일 수 있다.
또한 상기 봉지수지로 이루어진 몰딩부(112)는, 반도체 칩의 측면에서는 웨이퍼에 형성된 스크라이브 레인 폭의 1/2 이하의 두께로 형성되고, 반도체 칩의 상면에서는 연결부(110) 높이의 10 ~ 80% 범위로 형성되는 것이 적합하다.
한편, 도 10의 실리콘 노출부(116A)는 소잉 공정에서 도 2와 같이 웨이퍼를 절단하고, 몰딩 공정 및 2차 절단 공정(도9)을 진행하였을 때의 구조로서 실리콘 노출부(116A)가 반도체 칩의 중앙부에서 4곳이 형성되는 구조이다. 이러한 구조는 웨이퍼 레벨 패키지(100A)의 모서리 부분이 외부에 충격에 약한 점을 고려할 때에 깨짐 불량의 발생을 효과적으로 억제할 수 있는 구조이다. 또한 상기 반도체 칩의 상면에 형성된 몰딩부(112)는 웨이퍼 레벨 패키지(100A)가 인쇄회로기판에 탑재되었을 때 연결부(110)를 지지하기 때문에 연결부에 대한 솔더접합 신뢰도(SJR)를 개선할 수 있다.
도 11의 실리콘 노출부(116B)는 소잉 공정에서 도 3과 같이 웨이퍼를 절단하고, 몰딩 공정 및 2차 절단 공정(도9)을 진행하였을 때의 구조로서 실리콘 노출부(116B)가 반도체 칩의 모서리에서 4곳이 형성되는 구조이다. 도 12의 실리콘 노출부(116C)는 소잉 공정에서 도 4와 같이 웨이퍼를 절단하고, 몰딩 공정 및 2차 절단 공정(도9)을 진행하였을 때의 구조로서 실리콘 노출부(116C)가 반도체 칩의 중앙부에서 2곳이 형성되는 구조이다. 마지막으로 도 13의 실리콘 노출부(116D)는 소잉 공정에서 도 5와 같이 웨이퍼를 절단하고, 몰딩 공정 및 2차 절단 공정(도9)을 진행하였을 때의 구조로서 실리콘 노출부(116D)가 반도체 칩의 측면에서 오직 한 곳만 형성되는 구조이다.
도 14 내지 도 17은 본 발명의 제2 실시예에 따라 웨이퍼 레벨 패키지를 제조하는 공정들을 보여주는 단면도들이다.
도 14를 참조하면, 위에서 설명된 제1 실시예에 의한 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법은, 침지(dipping) 방식으로 봉지수지를 감싸서 몰딩부를 형성하였으나, 본 발명의 제2 실시예에 의한 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법은, 스핀 코팅(spin coating) 방식으로 몰딩부를 형성하는 것이다.
상세히 설명하면, 먼저 복수개의 반도체 칩이 형성된 웨이퍼(202)를 준비한다. 이때 상기 반도체 칩(204)에는 솔더볼 혹은 솔더범프로 이루어진 복수개의 연결부(210)가 형성되어 있고, 상기 연결부 상부에는 봉지수지에 대한 코팅 방지제(coating repellent, 211)가 별도로 형성되어 있다. 상기 코팅 방지제(211)가 연결부(210) 상부에 형성된 정도는 연결부(210) 높이의 1/2 이하의 범위로 형성되는 것이 웨이퍼 레벨 패키지의 솔더접합 신뢰도를 개선하는데 유리하고, 웨이퍼 레벨 패키지가 인쇄회로기판에 탑재될 때 전기적 연결 상태가 악화되는 것을 막을 수 있다.
도 15 및 도 16을 참조하면, 이어서 상술한 도 2 내재 도 5와 같은 방식으로 상기 웨이퍼(202)에 제1 선폭의 절단자국(208)을 형성한다. 따라서 반도체 칩(204)은 소잉 공정이 끝난 후에도 웨이퍼(202)에 그대로 붙어있게 된다. 그 후, 웨이퍼(202)를 스핀 코터(spin coater) 설비로 옮겨서 봉지수지(212), 예컨대 액체 상태의 에폭시와 같은 수지(resin)를 사용하여 스핀 코팅을 진행한다. 이때, 웨이 퍼(202)의 밑면에도 봉지수지(212)가 코팅되도록 웨이퍼(202)를 스핀 척(spin chuck) 위에 밀착시키지 말고 약간의 거리로 이격시키는 것이 필요하다. 따라서 액상의 봉지수지(212)는 반도체 칩(204)의 상면 및 밑면과 함께, 상기 제1 선폭의 절단자국(208)을 통하여 반도체 칩(204)의 측면도 채우게 된다.
도 17을 참조하면, 상기 액상의 봉지수지를 경화시켜 몰딩부(212)를 형성한 후, 상기 연결부(210) 상부에 있는 코팅 방지제(211)를 제거한다. 상기 코팅 방지제(211)의 제거는, 봉지수지(212) 및 코팅 방지제(211)가 갖는 습식 식각선택비를 이용하여 습식식각으로 제거할 수 있다. 그러나 상기 코팅 방지제(211)를 제거하는 방식으로 습식식각 외에 연마(polishing)과 같은 다른 제거 방식으로 변경이 가능하다.
상기 웨이퍼(202)에 대하여 제2 선폭을 갖는 레이저(214)를 이용하여 2차 절단공정을 진행한다. 상기 2차 절단공정에서 스크라이브 레인 내에서 웨이퍼(202)가 절단되는 폭인 제2 선폭은, 상기 도 2 내지 도 5의 1차 절단공정의 제1 선폭보다 작은 것이 적합하며, 이에 대한 개념은 상술한 제1 실시예의 개념과 동일하기 때문에 중복을 피하여 설명을 생략한다. 마지막으로 본 발명의 제2 실시예에 따라 제조된 웨이퍼 레벨 패키지의 구조는 상술한 제1 실시예와 동일한 구조를 갖는다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째 웨이퍼 소잉 공정에서 반도체 칩을 절단하는 방법을 변경하여 단 1회의 몰딩공정으로 반도체 칩의 6면에 봉지수지를 형성하기 때문에 단순화된 공정으로 웨이퍼 레벨 패키지에 봉지수지를 형성할 수 있다. 둘째 반도체 칩의 6면 전표면에 형성된 봉지수지로 말미암아 깨짐 불량을 억제할 수 있다. 셋째, 반도체 칩에서 연결부가 형성되는 상부 표면에 봉지수지를 형성하기 때문에 연결부에서의 솔더접합 신뢰도를 개선할 수 있다.
Claims (25)
- 반도체 칩;상기 반도체 칩 표면에 형성된 돌출된 형태의 연결부;상기 연결부를 노출시키고 상기 반도체 칩의 6면을 감싸는 깨짐을 억제하는 몰딩부(molding portion); 및상기 반도체 칩의 측면에 상기 몰딩부에 의해 감싸지지 않는 실리콘(silicon) 노출부를 구비하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 연결부는,솔더볼(solder ball) 및 솔더범프(solder bump) 중에서 선택된 하나인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부는,상기 반도체 칩 측면의 중앙 영역에 존재하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부는,상기 반도체 칩 측면의 모서리 영역에 존재하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 반도체 칩 측면에 존재하는 몰딩부의 두께는,웨이퍼에 형성된 스크라이브 레인(scribe lane) 폭의 1/2 이하인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부의 개수는 1개인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부의 개수는 2개인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 제1항에 있어서,상기 실리콘 노출부의 개수는 4개인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지.
- 복수개의 반도체 칩이 형성된 웨이퍼를 준비하는 단계;상기 웨이퍼를 제1 선폭으로 두께 방향을 따라 완전히 절단하되 반도체 칩이 웨이퍼에 붙어있도록 일부분을 절단하지 않는 단계;상기 반도체 칩이 상기 웨이퍼에 그대로 붙어있는 상태에서 몰딩을 수행하는 단계;상기 몰딩이 수행된 웨이퍼를 상기 제1 선폭보다 가는 제2 선폭으로 완전히 절단하는 단계를 구비하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 반도체 칩은,연결부가 표면에 형성된 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은 반도체 칩 주변의 스크라이브 레인에서 1곳인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은 반도체 칩 주변의 스크라이브 레인에서 2곳인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은 반도체 칩 주변의 스크라이브 레인에서 4곳인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은,반도체 칩의 중앙부인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭으로 웨이퍼를 절단할 때 절단되지 않는 일부분은,반도체 칩의 모서리인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 제1 선폭 및 제2 선폭으로 상기 웨이퍼를 절단하는 방법은,레이저(LASER)를 사용하여 절단하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제9항에 있어서,상기 몰딩을 수행하는 단계는,1회의 몰딩공정으로 상기 반도체 칩의 6면을 봉지수지가 감싸도록 진행하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제10항에 있어서,상기 연결부는 솔더볼 및 솔더범프 중에서 선택된 하나인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제10항에 있어서,상기 연결부는 상부가 노출된 것을 특징으로 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제19항에 있어서,상기 반도체 칩이 상기 웨이퍼에 그대로 붙어있는 상태로 몰딩을 수행하는 방법은,액상의 봉지수지가 담겨있는 베드(bath)를 준비하는 단계;상기 베드에 웨이퍼를 침지(dipping)시켜 상기 제1 라인으로 절단된 슬릿을 통하여 웨이퍼의 6면에 봉지수지를 코팅하는 단계; 및상기 베드로부터 웨이퍼를 꺼내어 상기 봉지수지를 경화시키는 단계를 구비하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제20항에 있어서,상기 웨이퍼를 상기 베드에 침지시키는 정도는,상기 연결부의 높이의 10~80%로 상기 봉지수지가 코팅(coating)되도록 침지시키는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제20항에 있어서,상기 액상의 봉지수지가 담겨있는 베드는,일정한 깊이로 상기 웨이퍼를 침지시키기 위해 봉지수지에 진동(vibration)을 가할 수 있는 베드인 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제10항에 있어서,상기 연결부는 상부에 액상의 봉지수지에 대한 코팅 방지제(coating repellent)가 형성된 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제23항에 있어서,상기 코팅 방지제는 상기 연결부 높이의 1/2 이하로 형성된 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
- 제23항에 있어서,상기 반도체 칩이 상기 웨이퍼에 그대로 붙어있는 상태로 몰딩을 수행하는 방법은,상기 웨이퍼 위에 봉지수지를 스핀(spin) 코팅시키는 단계;상기 웨이퍼 위에 코팅된 봉지수지를 경화시키는 단계; 및상기 연결부 위에 있는 코팅 방지제를 제거하는 단계를 구비하는 것을 특징으로 하는 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070031931A KR100871707B1 (ko) | 2007-03-30 | 2007-03-30 | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 |
| US12/076,903 US8026601B2 (en) | 2007-03-30 | 2008-03-25 | Encapsulated wafer level package with protection against damage and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070031931A KR100871707B1 (ko) | 2007-03-30 | 2007-03-30 | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080088990A KR20080088990A (ko) | 2008-10-06 |
| KR100871707B1 true KR100871707B1 (ko) | 2008-12-05 |
Family
ID=39792863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070031931A KR100871707B1 (ko) | 2007-03-30 | 2007-03-30 | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8026601B2 (ko) |
| KR (1) | KR100871707B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI540644B (zh) * | 2011-07-01 | 2016-07-01 | 漢高智慧財產控股公司 | 斥性材料於半導體總成中保護製造區域之用途 |
| KR102341732B1 (ko) | 2015-01-30 | 2021-12-23 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
| CN108140619B (zh) | 2015-11-16 | 2021-08-06 | 惠普发展公司，有限责任合伙企业 | 电路封装 |
| US10522505B2 (en) * | 2017-04-06 | 2019-12-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
| KR102123419B1 (ko) * | 2018-10-29 | 2020-06-17 | 한국기계연구원 | 소자 간격 제어가 가능한 시트 및 이를 이용한 소자 간격 제어방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050022558A (ko) * | 2003-08-20 | 2005-03-08 | 삼성전자주식회사 | Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824569A (en) * | 1992-07-15 | 1998-10-20 | Micron Technology, Inc. | Semiconductor device having ball-bonded pads |
| JPH06268101A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板 |
| KR100246333B1 (ko) * | 1997-03-14 | 2000-03-15 | 김영환 | 비 지 에이 패키지 및 그 제조방법 |
| JP3655069B2 (ja) * | 1997-10-27 | 2005-06-02 | 沖電気工業株式会社 | 樹脂封止型半導体装置とその製造方法 |
| JPH11312749A (ja) * | 1998-02-25 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
| KR100315030B1 (ko) * | 1998-12-29 | 2002-04-24 | 박종섭 | 반도체패키지의제조방법 |
| US6780668B1 (en) * | 1999-07-16 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
| JP2001102486A (ja) * | 1999-07-28 | 2001-04-13 | Seiko Epson Corp | 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器 |
| DE19940564C2 (de) * | 1999-08-26 | 2002-03-21 | Infineon Technologies Ag | Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls |
| TW451436B (en) | 2000-02-21 | 2001-08-21 | Advanced Semiconductor Eng | Manufacturing method for wafer-scale semiconductor packaging structure |
| JP3405456B2 (ja) * | 2000-09-11 | 2003-05-12 | 沖電気工業株式会社 | 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法 |
| KR20020091327A (ko) | 2001-05-31 | 2002-12-06 | 삼성전자 주식회사 | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 |
| SG102639A1 (en) * | 2001-10-08 | 2004-03-26 | Micron Technology Inc | Apparatus and method for packing circuits |
| US6929981B2 (en) * | 2002-09-06 | 2005-08-16 | Advanpack Solutions Pte, Ltd. | Package design and method of manufacture for chip grid array |
| TWI255538B (en) * | 2003-06-09 | 2006-05-21 | Siliconware Precision Industries Co Ltd | Semiconductor package having conductive bumps on chip and method for fabricating the same |
| US7122906B2 (en) * | 2004-01-29 | 2006-10-17 | Micron Technology, Inc. | Die-wafer package and method of fabricating same |
| TWI240399B (en) * | 2004-04-06 | 2005-09-21 | Advanced Semiconductor Eng | Chip package structure and process for fabricating the same |
| CN102306635B (zh) * | 2004-11-16 | 2015-09-09 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| US7729581B2 (en) * | 2006-05-05 | 2010-06-01 | Reflex Photonics Inc. | Optically-enabled integrated circuit package |
| JP5028988B2 (ja) * | 2006-12-13 | 2012-09-19 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US8013350B2 (en) * | 2007-02-05 | 2011-09-06 | Panasonic Corporation | Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device |
| US20100072600A1 (en) * | 2008-09-22 | 2010-03-25 | Texas Instrument Incorporated | Fine-pitch oblong solder connections for stacking multi-chip packages |
-
2007
- 2007-03-30 KR KR1020070031931A patent/KR100871707B1/ko active IP Right Grant
-
2008
- 2008-03-25 US US12/076,903 patent/US8026601B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050022558A (ko) * | 2003-08-20 | 2005-03-08 | 삼성전자주식회사 | Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8026601B2 (en) | 2011-09-27 |
| KR20080088990A (ko) | 2008-10-06 |
| US20080237896A1 (en) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100665777B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3497722B2 (ja) | 半導体装置及びその製造方法及びその搬送トレイ | |
| TWI418013B (zh) | 晶圓級半導體封裝及其製造方法 | |
| JP5175803B2 (ja) | 半導体装置の製造方法 | |
| US8053337B2 (en) | Method of manufacturing semiconductor device | |
| KR20050120280A (ko) | 웨이퍼 레벨 칩 스택 패키지 제조 방법 | |
| KR20140147648A (ko) | 집적 회로의 패키징에서의 정렬 | |
| US20110183466A1 (en) | Packaging method involving rearrangement of dice | |
| KR20020091327A (ko) | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 | |
| KR100871707B1 (ko) | 깨짐을 억제하는 몰딩부를 갖는 웨이퍼 레벨 패키지 및 그제조방법 | |
| KR102164047B1 (ko) | 반도체 패키지의 제조방법 | |
| US10224243B2 (en) | Method of fabricating electronic package | |
| KR20130132161A (ko) | 반도체 패키지 및 그 제조 방법 | |
| US11855023B2 (en) | Wafer level fan out semiconductor device and manufacturing method thereof | |
| US20190244861A1 (en) | Method for Singulating Packaged Integrated Circuits and Resulting Structures | |
| US7795718B2 (en) | Warpage resistant semiconductor package and method for manufacturing the same | |
| CN112310060A (zh) | 半导体封装结构 | |
| JP2003124392A (ja) | 半導体装置及びその製造方法 | |
| US20100283129A1 (en) | Semiconductor device and method for fabricating the same | |
| US6656765B1 (en) | Fabricating very thin chip size semiconductor packages | |
| US8742575B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100867521B1 (ko) | 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법 | |
| US20140159232A1 (en) | Apparatus and Method for Three Dimensional Integrated Circuits | |
| US11164755B1 (en) | Electronic package and method for fabricating the same | |
| US7595255B2 (en) | Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 12 |