JP3649082B2 - 演算増幅器の測定回路及びその測定方法 - Google Patents
演算増幅器の測定回路及びその測定方法 Download PDFInfo
- Publication number
- JP3649082B2 JP3649082B2 JP2000123480A JP2000123480A JP3649082B2 JP 3649082 B2 JP3649082 B2 JP 3649082B2 JP 2000123480 A JP2000123480 A JP 2000123480A JP 2000123480 A JP2000123480 A JP 2000123480A JP 3649082 B2 JP3649082 B2 JP 3649082B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- amplifier
- circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、演算増幅器の測定回路及びその測定方法に関するものである。
【０００２】
【従来の技術】
この種の演算増幅器の測定回路としては、図７に示すようにＩＣ１０内の演算増幅器１１の増幅率を測定するために用いられるものがあった（特開平１１−２３６６４号公報参照）。ＩＣ１０の出力端子Ｔ１，Ｔ２，Ｔ４は、それぞれ、演算増幅器１１の反転入力端子、出力端子、非反転入力端子に接続されている。電圧入力端Ｔ３と出力端子Ｔ１（すなわち、演算増幅器１１の反転入力端子）との間に抵抗Ｒ１を接続すると共に、出力端子Ｔ１，Ｔ２間（すなわち、演算増幅器１１の反転入力端子と出力端子との間）に抵抗Ｒ２を接続することにより増幅回路が構成されており、演算増幅器１１の非反転入力端子はＩＣ１０内部のバイアス回路１２によって電圧Ｖ３にバイアスされている。ここで、電圧入力端Ｔ３に印加される入力電圧をＶ１とすると、出力電圧Ｖ２は次式で表される。
【０００３】
【０００４】
【発明が解決しようとする課題】
ところで、ＩＣ１０の製造上のばらつきを考慮すると、ＩＣ１０内の演算増幅器１１の増幅率が仕様値を満たしているか否かを検査して、不良品を選別する必要がある。そのため上述の回路では、演算増幅器１１の非反転入力端子の電圧Ｖ３を取り出すための出力端子Ｔ４をＩＣ１０に設けており、測定回路１が電圧Ｖ１，Ｖ３の測定値から上述の式（１）を用いて出力電圧Ｖ２を求め、出力電圧Ｖ２の実測値と演算値とを比較することによって、増幅率が仕様値を満たしているか否かを判定し、演算増幅器１１の良否を判定していた。しかしながら、演算増幅器１１の入出力電圧を全て取り出すため、入出力の端子Ｔ１，Ｔ２以外に電圧Ｖ３を取り出すための端子Ｔ４をＩＣ１０に設けると、ＩＣ１０のピン数が多くなり、さらにワイヤボンディング用のパッドの数が増えるために、チップサイズが大きくなるから、ＩＣ１０が大きくなるという問題があった。従って、ＩＣ１０の小型化を図るためには、不要な端子を極力省く必要があるが、電圧Ｖ３を取り出すための端子Ｔ４を無くすと、演算増幅器１１の非反転入力端子に印加される電圧Ｖ３が検出できなくなるため、入力電圧が何倍に増幅されたかを測定できなくなるという問題がある。
【０００５】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、演算増幅器の一方の入力電圧と出力電圧とを測定するだけで増幅率の測定が行える演算増幅器の測定回路及びその測定方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明では、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、演算増幅器をバッファとして動作させる状態と増幅器として動作する状態とに切り替える切替手段と、切替手段が演算増幅器をバッファとして動作させた状態で電圧測定手段が測定した出力電圧の測定値、及び、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とを備えて成ることを特徴とし、切替手段が演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を電圧測定手段が測定することにより、非反転入力端子に印加された電圧を検出することができ、増幅率測定手段では、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧と、非反転入力端子に印加された電圧とから増幅率を測定できるから、演算増幅器の全ての端子の電圧を検出することなく増幅率を測定できる測定回路を実現できる。したがって、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をＩＣ化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンを図ることができる。
【０００７】
請求項２の発明では、請求項１の発明において、演算増幅器の反転入力端子と入力電圧が印加される電圧入力端との間に接続された第１のインピーダンス要素と、反転入力端子と演算増幅器の出力端子との間に接続された第２のインピーダンス要素との抵抗比で増幅率が決定され、前記第１又は第２のインピーダンス要素の内、少なくとも一方のインピーダンス要素を、抵抗器及びスイッチの直列回路を複数個並列接続して構成し、外部からの信号に応じて各スイッチのオン／オフを切り換えるセレクタを設けたことを特徴とし、セレクタを用いて第１又は第２のインピーダンス要素の抵抗値を変化させることによって、増幅回路の増幅率を複数に切り替えることができ、増幅率を複数に切り替えた状態で増幅率をそれぞれ測定することができるから、増幅率の測定精度を高めることができる。
【０００８】
請求項３の発明では、請求項１の発明において、増幅回路の出力電圧を保持すると共に、保持した出力電圧を入力電圧として増幅回路に印加するサンプル・ホールド回路を設けたことを特徴とし、サンプル・ホールド回路は、増幅回路の出力電圧を保持し、保持した電圧を入力電圧として増幅回路に印加しているので、サンプル・ホールド回路の出力を制御することにより、増幅率の測定を自動で行うことができる。
【０００９】
請求項４の発明では、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の増幅率を測定する演算増幅器の測定方法であって、演算増幅器をバッファとして動作させた状態で、増幅回路の出力電圧を測定すると共に、演算増幅器を増幅器として動作させた状態で、増幅回路の入出力電圧を測定し、演算増幅器がバッファとして動作する状態で測定した出力電圧と、演算増幅器が増幅器として動作する状態で測定した入出力電圧とから増幅回路の増幅率を測定することを特徴とし、演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を測定することにより、非反転入力端子に印加された電圧を検出することができ、この電圧と演算増幅器が増幅器として動作する状態で測定した入出力電圧とを用いて演算増幅器の増幅率を測定できるから、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をＩＣ化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンを図ることができる。
【００１０】
【発明の実施の形態】
本発明の実施の形態を図面を参照して説明する。
【００１１】
（実施形態１）
本発明の実施形態１を図１及び図２を参照して説明する。本実施形態の測定回路１は、ＩＣ１０内に設けた演算増幅器１１の増幅率を測定するために用いられるものであり、演算増幅器１１をバッファとして動作する状態と増幅器として動作する状態に切り替える切替部（切替手段）３と、演算増幅器１１の入出力電圧を測定すると共に、増幅回路の増幅率を測定して演算増幅器１１の良否を判定する増幅率測定部２とを備えている。ここに、増幅率測定部２から、増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、切替部３が演算増幅器１１をバッファとして動作させた状態で測定した出力電圧の測定値、及び、切替部３が演算増幅器１１を増幅器として動作させた状態で測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とが構成される。
【００１２】
ＩＣ１０の出力端子Ｔ１，Ｔ２は、それぞれ、演算増幅器１１の反転入力端子、出力端子に接続されている。ここで、電圧入力端Ｔ３と出力端子Ｔ１（すなわち、演算増幅器１１の反転入力端子）との間に抵抗Ｒ１を接続すると共に、出力端子Ｔ１，Ｔ２間（すなわち、演算増幅器１１の反転入力端子と出力端子との間）に抵抗Ｒ２を接続することによって、演算増幅器１１と外付けの回路部品たる抵抗Ｒ１，Ｒ２とで増幅回路を構成しており、演算増幅器１１の非反転入力端子はＩＣ１０内部のバイアス回路１２によって電圧Ｖ３にバイアスされている。尚、この増幅回路の出力電圧Ｖ２は従来例で説明したように式（１）で表される。
【００１３】
また、抵抗Ｒ２と並列に、ＭＯＳ型電界効果トランジスタ（以下ＭＯＳＦＥＴと略す）Ｑ１のドレイン・ソース間が接続してあり、ＭＯＳＦＥＴＱ１のゲートには切替部３の出力電圧Ｖ４が印加される。ここで、電圧Ｖ４の電圧レベルがＨレベルになると、ＭＯＳＦＥＴＱ１のドレイン・ソース間が導通し、演算増幅器１１の反転入力端子と出力端子との間が短絡状態となる。
【００１４】
以下に測定回路１の動作を図２のフローチャートを参照して簡単に説明する。先ず、切替部３が出力電圧Ｖ４の電圧レベルをＨレベル（High）とし（ステップＳ１１）、ＭＯＳＦＥＴＱ１のドレイン・ソース間を導通させて、演算増幅器１１の反転入力端子と出力端子との間を短絡状態とすると共に、電圧入力端子Ｔ３を開放状態として、演算増幅器１１をバッファとして動作させる。この時、演算増幅器１１の増幅率は略１倍となり、出力電圧Ｖ２は非反転入力端子の電圧Ｖ３と略等しくなるので、増幅率測定部２ではこの時の出力電圧Ｖ２を測定することにより、非反転入力端子に印加された電圧Ｖ３を測定することができる（ステップＳ１２）。そして、増幅率測定部２はステップＳ１１で求めた電圧Ｖ３と、電圧入力端Ｔ３に印加する試験電圧Ｖ１とから、上述の式（１）を用いて出力電圧を演算し（ステップＳ１３）、その演算結果Ｖ２’を内部のメモリに記憶させる（ステップＳ１４）。
【００１５】
次に、切替部３は出力電圧Ｖ４の電圧レベルをＬレベル（Low）とし（ステップＳ１５）、ＭＯＳＦＥＴＱ１のドレイン・ソース間を非導通状態として、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路を構成し、増幅率測定部２が電圧入力端Ｔ３に試験電圧Ｖ１を印加して、出力電圧Ｖ２を測定する（ステップＳ１６）。そして、増幅率測定部２では、出力電圧Ｖ２の測定値と内部メモリに記憶させた演算結果Ｖ２’とを比較することにより、演算増幅器１１の良否を判定する（ステップＳ１７）。
【００１６】
このように、本実施形態の測定回路１では、先ず演算増幅器１１をバッファとして動作させ、この時の出力電圧Ｖ２を測定することによって、非反転入力端子に印加された電圧Ｖ３を測定しているので、ＩＣ１０に演算増幅器１１の３つの端子の電圧を全て出力するための端子を設ける必要が無く、ＩＣ１０の端子ピンやボンディングパッドの数を減らして、ＩＣ１０の小型化を図ることができる。また、測定回路１では、演算増幅器１１をバッファとして動作させ、電圧Ｖ３を測定した後、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路を構成させて、出力電圧Ｖ２を測定しており、入力電圧Ｖ１と電圧Ｖ３とから演算した出力電圧の演算結果と測定値とを比較することによって、演算増幅器１１の良否を確実に判定することができる。尚、本実施形態の測定回路１では、入力電圧Ｖ１と電圧Ｖ３とから演算した出力電圧Ｖ２の演算結果と測定値とを比較することにより、演算増幅器１１の良否を判定しているが、結果的に電圧Ｖ１〜Ｖ３の測定値から増幅回路の増幅率を求め、この測定値を設計値と比較することにより、演算増幅器１１の良否を判定している。
【００１７】
また、演算増幅率１１の増幅率は既知であるから、測定回路１が、出力電圧Ｖ２の実測値と、入力電圧Ｖ１を既知の増幅率で増幅した電圧との差を比較するようにすれば、両者の差電圧が０に近いほど良品であると判定することができ、一般に電圧を測定する測定器では測定レンジが大きいほど測定誤差が悪化するため、測定レンジを小さくすることによって差電圧の測定誤差を小さくでき、良否の判定を確実に行うことができる。
【００１８】
（実施形態２）
本発明の実施形態２を図３を参照して説明する。本実施形態では、実施形態１の演算増幅器の測定回路１において、ＩＣ１０の出力端子Ｔ１，Ｔ２間（すなわち、演算増幅器１１の反転入力端子と出力端子との間）にＰチャネルＭＯＳＦＥＴＱ１と、抵抗Ｒ２及びＮチャネルＭＯＳＦＥＴＱ２の直列回路とをそれぞれ接続しており、ＭＯＳＦＥＴＱ１，Ｑ２のベースにはそれぞれ電圧Ｖ４を印加している。尚、ＭＯＳＦＥＴＱ１，Ｑ２以外の構成は実施形態１と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００１９】
以下にこの測定回路１の動作を簡単に説明する。先ず、切替部３が出力電圧Ｖ４の電圧レベルをＬレベルとし、ＭＯＳＦＥＴＱ１のドレイン・ソース間を導通させて、演算増幅器１１の反転入力端子と出力端子との間を短絡状態とすると共に、ＭＯＳＦＥＴＱ２のドレイン・ソース間を非導通状態とし、さらに電圧入力端子Ｔ３を開放状態とし、演算増幅器１１をバッファとして動作させる。この時、演算増幅器１１の増幅率は略１倍となり、出力電圧Ｖ２は非反転入力端子の電圧Ｖ３と略等しくなるので、増幅率測定部２ではこの時の出力電圧Ｖ２を測定することにより、非反転入力端子に印加された電圧Ｖ３を測定することができる。そして、増幅率測定部２は電圧Ｖ３の測定値と、電圧入力端Ｔ３に印加する試験電圧Ｖ１とから、上述の式（１）を用いて出力電圧を演算し、その演算結果Ｖ２’を内部のメモリに記憶させる。
【００２０】
次に、切替部３は出力電圧Ｖ４の電圧レベルをＨレベルとし、ＭＯＳＦＥＴＱ１のドレイン・ソース間を非導通状態とすると共に、ＭＯＳＦＥＴＱ２のドレイン・ソース間を導通状態として、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路を構成した後、増幅率測定部２が電圧入力端Ｔ３に試験電圧Ｖ１を印加して、出力電圧Ｖ２を測定する。そして、増幅率測定部２では、出力電圧Ｖ２の測定値と内部メモリに記憶させた演算結果Ｖ２’とを比較することにより、演算増幅器１１の良否を判定する。
【００２１】
このように、本実施形態の測定回路１では、先ず演算増幅器１１をバッファとして動作させ、この時の出力電圧Ｖ２を測定することによって、非反転入力端子に印加された電圧Ｖ３を測定しているので、ＩＣ１０に演算増幅器１１の３つの端子の電圧を全て出力するための端子を設ける必要が無く、不要な端子を省くことによってＩＣ１０の小型化を図ることができる。また、測定回路１では、演算増幅器１１をバッファとして動作させ、電圧Ｖ３を測定した後、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路を構成させて、出力電圧Ｖ２を測定しており、入力電圧Ｖ１と電圧Ｖ３とから演算した出力電圧の演算結果と測定値とを比較することによって（すなわち、電圧Ｖ１〜Ｖ３の測定値から求めた増幅率と増幅率の設計値とを比較することによって）、演算増幅器１１の良否を確実に判定することができる。
【００２２】
ところで、本実施形態の測定回路１では、演算増幅器１１と抵抗Ｒ１，Ｒ２とを増幅回路として動作させた場合の増幅率を一定としているが、増幅回路の増幅率を複数に切り換えても良く、増幅回路の増幅率を複数に切り換えて出力電圧Ｖ２を検出することにより、電圧Ｖ１〜Ｖ３から求める増幅率の検出精度を高めることができる。すなわち、図４に示すように、ＩＣ１０の出力端子Ｔ１，Ｔ２間（すなわち、演算増幅器１１の反転入力端子と出力端子との間）に、抵抗及びＭＯＳＦＥＴの直列回路を複数並列接続するとともに、各ＭＯＳＦＥＴＱ２…のゲートにセレクタ４の出力端子を接続し、セレクタ４が、切替部３の出力信号に応じて各ＭＯＳＦＥＴＱ１…の内の何れか１つのみを導通状態とし、出力端子Ｔ１，Ｔ２間に抵抗Ｒ２…の内の何れかを接続させることによって、演算増幅器１１により構成される増幅回路の増幅率を複数に切り換えている。尚、出力端子Ｔ１，Ｔ２間には図示しないＭＯＳＦＥＴのドレイン・ソース間が接続されており、このＭＯＳＦＥＴをセレクタ４がオンさせることによって、演算増幅器１１をバッファとして動作させることができる。
【００２３】
この測定回路１では、セレクタ４を用いて増幅回路の増幅率を複数に切り換えることができるので、先ず演算増幅器１１をバッファとして動作させて、非反転入力端子の電圧Ｖ３を測定した後、増幅率の設定を複数に切り換え、各設定毎に電圧Ｖ１，Ｖ２を測定し、電圧Ｖ１，Ｖ３から求めた出力電圧の演算結果と、出力電圧Ｖ２の実測値とを比較しているので、さらに高い精度で演算増幅器１１の良否を判定できる。
【００２４】
（実施形態３）
本発明の実施形態３を図５及び図６を参照して説明する。本実施形態では、実施形態２で説明した図３の測定回路１において、演算増幅器１１の出力電圧をラッチし、ラッチした電圧をＮチャネルＭＯＳＦＥＴＱ３を介して電圧入力端子Ｔ３に印加するサンプルホールド回路５を設けている。ここで、ＭＯＳＦＥＴＱ３のゲートには電圧Ｖ４が印加されている。尚、サンプルホールド回路５及びＭＯＳＦＥＴＱ３以外の構成は上述した図３の回路と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００２５】
以下にこの測定回路１の動作を図６の波形図を参照して簡単に説明する。尚、図６中の斜線部は信号の状態が不定であることを示している。
【００２６】
先ず、時刻ｔ１において切替部３が出力電圧Ｖ４の電圧レベルをＬレベルとすると、ＭＯＳＦＥＴＱ１のドレイン・ソース間が導通して、演算増幅器１１の反転入力端子と出力端子との間が短絡状態になると共に、ＭＯＳＦＥＴＱ２のドレイン・ソース間が非導通状態となる。またＭＯＳＦＥＴＱ３のドレイン・ソース間が非導通状態となり、電圧入力端子Ｔ３が開放状態となるので、演算増幅器１１はバッファとして動作する。この時、演算増幅器１１の増幅率は略１倍となり、出力電圧Ｖ２は非反転入力端子の電圧Ｖ３と略等しくなるので、増幅率測定部２ではこの時の出力電圧Ｖ２を測定することにより、非反転入力端子に印加された電圧Ｖ３を測定することができる。またサンプルホールド回路５は、電圧Ｖ４の電圧レベルがＬレベルの期間に入力電圧をサンプリングしており、この期間の演算増幅器１１の出力電圧Ｖ２（すなわち電圧Ｖ３）をサンプリングする。
【００２７】
次に時刻ｔ２において切替部３が出力電圧Ｖ４の電圧レベルをＬレベルからＨレベルに切り換えると、ＭＯＳＦＥＴＱ１のドレイン・ソース間が非導通状態になると共に、ＭＯＳＦＥＴＱ２，Ｑ３のドレイン・ソース間が導通状態となり、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路が構成される。また、サンプルホールド回路５は電圧Ｖ４の電圧レベルがＨレベルになるとホールド状態となり、電圧Ｖ４の電圧レベルがＬレベルの期間の出力電圧Ｖ２（すなわち電圧Ｖ３）を保持するので、この電圧Ｖ３がＭＯＳＦＥＴＱ３を介して電圧入力端Ｔ３に印加される。そして、電圧Ｖ４の電圧レベルがＬレベルとなっている時刻ｔ３において、増幅率測定部２は電圧入力端に印加される電圧Ｖ１と出力電圧Ｖ２とを測定し、入力電圧Ｖ１と電圧Ｖ３の値から式（１）を用いて出力電圧を演算し、その演算結果と出力電圧Ｖ２の実測値とを比較することにより（すなわち、電圧Ｖ１〜Ｖ３の測定値から求めた増幅率と増幅率の設計値とを比較することにより）、演算増幅器１１の良否を判定する。このように、本実施形態ではサンプル・ホールド回路５が、増幅回路の出力電圧を保持し、保持した電圧を入力電圧として増幅回路に印加させているので、サンプル・ホールド回路５の出力を制御することにより、増幅率の測定を自動で行える。尚、演算増幅器１１の出力電圧Ｖ２は式（１）で表されるので、入力電圧Ｖ１として電圧Ｖ３が入力されると、出力電圧Ｖ２は電圧Ｖ３となる。
【００２８】
【発明の効果】
上述のように、請求項１の発明は、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、演算増幅器をバッファとして動作させる状態と増幅器として動作する状態とに切り替える切替手段と、切替手段が演算増幅器をバッファとして動作させた状態で電圧測定手段が測定した出力電圧の測定値、及び、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とを備えて成ることを特徴とし、切替手段が演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を電圧測定手段が測定することにより、非反転入力端子に印加された電圧を検出することができ、増幅率測定手段では、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧と、非反転入力端子に印加された電圧とから増幅率を測定できるから、演算増幅器の全ての端子の電圧を検出することなく増幅率を測定できる測定回路を実現できるという効果がある。したがって、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をＩＣ化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンが図れるという効果もある。
【００２９】
請求項２の発明は、請求項１の発明において、演算増幅器の反転入力端子と入力電圧が印加される電圧入力端との間に接続された第１のインピーダンス要素と、反転入力端子と演算増幅器の出力端子との間に接続された第２のインピーダンス要素との抵抗比で増幅率が決定され、前記第１又は第２のインピーダンス要素の内、少なくとも一方のインピーダンス要素を、抵抗器及びスイッチの直列回路を複数個並列接続して構成し、外部からの信号に応じて各スイッチのオン／オフを切り換えるセレクタを設けたことを特徴とし、セレクタを用いて第１又は第２のインピーダンス要素の抵抗値を変化させることによって、増幅回路の増幅率を複数に切り替えることができ、増幅率を複数に切り替えた状態で増幅率をそれぞれ測定することができるから、増幅率の測定精度を高めることができるという効果がある。
【００３０】
請求項３の発明は、請求項１の発明において、増幅回路の出力電圧を保持すると共に、保持した出力電圧を入力電圧として増幅回路に印加するサンプル・ホールド回路を設けたことを特徴とし、サンプル・ホールド回路は、増幅回路の出力電圧を保持し、保持した電圧を入力電圧として増幅回路に印加しているので、サンプル・ホールド回路の出力を制御することにより、増幅率の測定を自動で行えるという効果がある。
【００３１】
請求項４の発明は、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の増幅率を測定する演算増幅器の測定方法であって、演算増幅器をバッファとして動作させた状態で、増幅回路の出力電圧を測定すると共に、演算増幅器を増幅器として動作させた状態で、増幅回路の入出力電圧を測定し、演算増幅器がバッファとして動作する状態で測定した出力電圧と、演算増幅器が増幅器として動作する状態で測定した入出力電圧とから増幅回路の増幅率を測定することを特徴とし、演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を測定することにより、非反転入力端子に印加された電圧を検出することができ、この電圧と演算増幅器が増幅器として動作する状態で測定した入出力電圧とを用いて演算増幅器の増幅率を測定できるから、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をＩＣ化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンを図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１の演算増幅器の測定回路を示す概略の回路図である。
【図２】同上の動作を説明するフローチャートである。
【図３】実施形態２の演算増幅器の測定回路を示す概略の回路図である。
【図４】同上の別の演算増幅器の測定回路を示す概略の回路図である。
【図５】実施形態３の演算増幅器の測定回路を示す概略の回路図である。
【図６】同上の各部の波形図である。
【図７】従来の演算増幅器の測定回路を示す概略の回路図である。
【符号の説明】
２ 増幅率測定部
３ 切替部
１１ 演算増幅器
ＭＯＳＦＥＴ Ｑ１
Ｒ１，Ｒ２ 抵抗
Ｔ１，Ｔ２ 出力端子
Ｔ３ 電圧入力端
Ｖ１〜Ｖ３ 電圧
【発明の属する技術分野】
本発明は、演算増幅器の測定回路及びその測定方法に関するものである。
【０００２】
【従来の技術】
この種の演算増幅器の測定回路としては、図７に示すようにＩＣ１０内の演算増幅器１１の増幅率を測定するために用いられるものがあった（特開平１１−２３６６４号公報参照）。ＩＣ１０の出力端子Ｔ１，Ｔ２，Ｔ４は、それぞれ、演算増幅器１１の反転入力端子、出力端子、非反転入力端子に接続されている。電圧入力端Ｔ３と出力端子Ｔ１（すなわち、演算増幅器１１の反転入力端子）との間に抵抗Ｒ１を接続すると共に、出力端子Ｔ１，Ｔ２間（すなわち、演算増幅器１１の反転入力端子と出力端子との間）に抵抗Ｒ２を接続することにより増幅回路が構成されており、演算増幅器１１の非反転入力端子はＩＣ１０内部のバイアス回路１２によって電圧Ｖ３にバイアスされている。ここで、電圧入力端Ｔ３に印加される入力電圧をＶ１とすると、出力電圧Ｖ２は次式で表される。
【０００３】
【発明が解決しようとする課題】
ところで、ＩＣ１０の製造上のばらつきを考慮すると、ＩＣ１０内の演算増幅器１１の増幅率が仕様値を満たしているか否かを検査して、不良品を選別する必要がある。そのため上述の回路では、演算増幅器１１の非反転入力端子の電圧Ｖ３を取り出すための出力端子Ｔ４をＩＣ１０に設けており、測定回路１が電圧Ｖ１，Ｖ３の測定値から上述の式（１）を用いて出力電圧Ｖ２を求め、出力電圧Ｖ２の実測値と演算値とを比較することによって、増幅率が仕様値を満たしているか否かを判定し、演算増幅器１１の良否を判定していた。しかしながら、演算増幅器１１の入出力電圧を全て取り出すため、入出力の端子Ｔ１，Ｔ２以外に電圧Ｖ３を取り出すための端子Ｔ４をＩＣ１０に設けると、ＩＣ１０のピン数が多くなり、さらにワイヤボンディング用のパッドの数が増えるために、チップサイズが大きくなるから、ＩＣ１０が大きくなるという問題があった。従って、ＩＣ１０の小型化を図るためには、不要な端子を極力省く必要があるが、電圧Ｖ３を取り出すための端子Ｔ４を無くすと、演算増幅器１１の非反転入力端子に印加される電圧Ｖ３が検出できなくなるため、入力電圧が何倍に増幅されたかを測定できなくなるという問題がある。
【０００５】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、演算増幅器の一方の入力電圧と出力電圧とを測定するだけで増幅率の測定が行える演算増幅器の測定回路及びその測定方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明では、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、演算増幅器をバッファとして動作させる状態と増幅器として動作する状態とに切り替える切替手段と、切替手段が演算増幅器をバッファとして動作させた状態で電圧測定手段が測定した出力電圧の測定値、及び、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とを備えて成ることを特徴とし、切替手段が演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を電圧測定手段が測定することにより、非反転入力端子に印加された電圧を検出することができ、増幅率測定手段では、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧と、非反転入力端子に印加された電圧とから増幅率を測定できるから、演算増幅器の全ての端子の電圧を検出することなく増幅率を測定できる測定回路を実現できる。したがって、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をＩＣ化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンを図ることができる。
【０００７】
請求項２の発明では、請求項１の発明において、演算増幅器の反転入力端子と入力電圧が印加される電圧入力端との間に接続された第１のインピーダンス要素と、反転入力端子と演算増幅器の出力端子との間に接続された第２のインピーダンス要素との抵抗比で増幅率が決定され、前記第１又は第２のインピーダンス要素の内、少なくとも一方のインピーダンス要素を、抵抗器及びスイッチの直列回路を複数個並列接続して構成し、外部からの信号に応じて各スイッチのオン／オフを切り換えるセレクタを設けたことを特徴とし、セレクタを用いて第１又は第２のインピーダンス要素の抵抗値を変化させることによって、増幅回路の増幅率を複数に切り替えることができ、増幅率を複数に切り替えた状態で増幅率をそれぞれ測定することができるから、増幅率の測定精度を高めることができる。
【０００８】
請求項３の発明では、請求項１の発明において、増幅回路の出力電圧を保持すると共に、保持した出力電圧を入力電圧として増幅回路に印加するサンプル・ホールド回路を設けたことを特徴とし、サンプル・ホールド回路は、増幅回路の出力電圧を保持し、保持した電圧を入力電圧として増幅回路に印加しているので、サンプル・ホールド回路の出力を制御することにより、増幅率の測定を自動で行うことができる。
【０００９】
請求項４の発明では、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の増幅率を測定する演算増幅器の測定方法であって、演算増幅器をバッファとして動作させた状態で、増幅回路の出力電圧を測定すると共に、演算増幅器を増幅器として動作させた状態で、増幅回路の入出力電圧を測定し、演算増幅器がバッファとして動作する状態で測定した出力電圧と、演算増幅器が増幅器として動作する状態で測定した入出力電圧とから増幅回路の増幅率を測定することを特徴とし、演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を測定することにより、非反転入力端子に印加された電圧を検出することができ、この電圧と演算増幅器が増幅器として動作する状態で測定した入出力電圧とを用いて演算増幅器の増幅率を測定できるから、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をＩＣ化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンを図ることができる。
【００１０】
【発明の実施の形態】
本発明の実施の形態を図面を参照して説明する。
【００１１】
（実施形態１）
本発明の実施形態１を図１及び図２を参照して説明する。本実施形態の測定回路１は、ＩＣ１０内に設けた演算増幅器１１の増幅率を測定するために用いられるものであり、演算増幅器１１をバッファとして動作する状態と増幅器として動作する状態に切り替える切替部（切替手段）３と、演算増幅器１１の入出力電圧を測定すると共に、増幅回路の増幅率を測定して演算増幅器１１の良否を判定する増幅率測定部２とを備えている。ここに、増幅率測定部２から、増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、切替部３が演算増幅器１１をバッファとして動作させた状態で測定した出力電圧の測定値、及び、切替部３が演算増幅器１１を増幅器として動作させた状態で測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とが構成される。
【００１２】
ＩＣ１０の出力端子Ｔ１，Ｔ２は、それぞれ、演算増幅器１１の反転入力端子、出力端子に接続されている。ここで、電圧入力端Ｔ３と出力端子Ｔ１（すなわち、演算増幅器１１の反転入力端子）との間に抵抗Ｒ１を接続すると共に、出力端子Ｔ１，Ｔ２間（すなわち、演算増幅器１１の反転入力端子と出力端子との間）に抵抗Ｒ２を接続することによって、演算増幅器１１と外付けの回路部品たる抵抗Ｒ１，Ｒ２とで増幅回路を構成しており、演算増幅器１１の非反転入力端子はＩＣ１０内部のバイアス回路１２によって電圧Ｖ３にバイアスされている。尚、この増幅回路の出力電圧Ｖ２は従来例で説明したように式（１）で表される。
【００１３】
また、抵抗Ｒ２と並列に、ＭＯＳ型電界効果トランジスタ（以下ＭＯＳＦＥＴと略す）Ｑ１のドレイン・ソース間が接続してあり、ＭＯＳＦＥＴＱ１のゲートには切替部３の出力電圧Ｖ４が印加される。ここで、電圧Ｖ４の電圧レベルがＨレベルになると、ＭＯＳＦＥＴＱ１のドレイン・ソース間が導通し、演算増幅器１１の反転入力端子と出力端子との間が短絡状態となる。
【００１４】
以下に測定回路１の動作を図２のフローチャートを参照して簡単に説明する。先ず、切替部３が出力電圧Ｖ４の電圧レベルをＨレベル（High）とし（ステップＳ１１）、ＭＯＳＦＥＴＱ１のドレイン・ソース間を導通させて、演算増幅器１１の反転入力端子と出力端子との間を短絡状態とすると共に、電圧入力端子Ｔ３を開放状態として、演算増幅器１１をバッファとして動作させる。この時、演算増幅器１１の増幅率は略１倍となり、出力電圧Ｖ２は非反転入力端子の電圧Ｖ３と略等しくなるので、増幅率測定部２ではこの時の出力電圧Ｖ２を測定することにより、非反転入力端子に印加された電圧Ｖ３を測定することができる（ステップＳ１２）。そして、増幅率測定部２はステップＳ１１で求めた電圧Ｖ３と、電圧入力端Ｔ３に印加する試験電圧Ｖ１とから、上述の式（１）を用いて出力電圧を演算し（ステップＳ１３）、その演算結果Ｖ２’を内部のメモリに記憶させる（ステップＳ１４）。
【００１５】
次に、切替部３は出力電圧Ｖ４の電圧レベルをＬレベル（Low）とし（ステップＳ１５）、ＭＯＳＦＥＴＱ１のドレイン・ソース間を非導通状態として、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路を構成し、増幅率測定部２が電圧入力端Ｔ３に試験電圧Ｖ１を印加して、出力電圧Ｖ２を測定する（ステップＳ１６）。そして、増幅率測定部２では、出力電圧Ｖ２の測定値と内部メモリに記憶させた演算結果Ｖ２’とを比較することにより、演算増幅器１１の良否を判定する（ステップＳ１７）。
【００１６】
このように、本実施形態の測定回路１では、先ず演算増幅器１１をバッファとして動作させ、この時の出力電圧Ｖ２を測定することによって、非反転入力端子に印加された電圧Ｖ３を測定しているので、ＩＣ１０に演算増幅器１１の３つの端子の電圧を全て出力するための端子を設ける必要が無く、ＩＣ１０の端子ピンやボンディングパッドの数を減らして、ＩＣ１０の小型化を図ることができる。また、測定回路１では、演算増幅器１１をバッファとして動作させ、電圧Ｖ３を測定した後、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路を構成させて、出力電圧Ｖ２を測定しており、入力電圧Ｖ１と電圧Ｖ３とから演算した出力電圧の演算結果と測定値とを比較することによって、演算増幅器１１の良否を確実に判定することができる。尚、本実施形態の測定回路１では、入力電圧Ｖ１と電圧Ｖ３とから演算した出力電圧Ｖ２の演算結果と測定値とを比較することにより、演算増幅器１１の良否を判定しているが、結果的に電圧Ｖ１〜Ｖ３の測定値から増幅回路の増幅率を求め、この測定値を設計値と比較することにより、演算増幅器１１の良否を判定している。
【００１７】
また、演算増幅率１１の増幅率は既知であるから、測定回路１が、出力電圧Ｖ２の実測値と、入力電圧Ｖ１を既知の増幅率で増幅した電圧との差を比較するようにすれば、両者の差電圧が０に近いほど良品であると判定することができ、一般に電圧を測定する測定器では測定レンジが大きいほど測定誤差が悪化するため、測定レンジを小さくすることによって差電圧の測定誤差を小さくでき、良否の判定を確実に行うことができる。
【００１８】
（実施形態２）
本発明の実施形態２を図３を参照して説明する。本実施形態では、実施形態１の演算増幅器の測定回路１において、ＩＣ１０の出力端子Ｔ１，Ｔ２間（すなわち、演算増幅器１１の反転入力端子と出力端子との間）にＰチャネルＭＯＳＦＥＴＱ１と、抵抗Ｒ２及びＮチャネルＭＯＳＦＥＴＱ２の直列回路とをそれぞれ接続しており、ＭＯＳＦＥＴＱ１，Ｑ２のベースにはそれぞれ電圧Ｖ４を印加している。尚、ＭＯＳＦＥＴＱ１，Ｑ２以外の構成は実施形態１と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００１９】
以下にこの測定回路１の動作を簡単に説明する。先ず、切替部３が出力電圧Ｖ４の電圧レベルをＬレベルとし、ＭＯＳＦＥＴＱ１のドレイン・ソース間を導通させて、演算増幅器１１の反転入力端子と出力端子との間を短絡状態とすると共に、ＭＯＳＦＥＴＱ２のドレイン・ソース間を非導通状態とし、さらに電圧入力端子Ｔ３を開放状態とし、演算増幅器１１をバッファとして動作させる。この時、演算増幅器１１の増幅率は略１倍となり、出力電圧Ｖ２は非反転入力端子の電圧Ｖ３と略等しくなるので、増幅率測定部２ではこの時の出力電圧Ｖ２を測定することにより、非反転入力端子に印加された電圧Ｖ３を測定することができる。そして、増幅率測定部２は電圧Ｖ３の測定値と、電圧入力端Ｔ３に印加する試験電圧Ｖ１とから、上述の式（１）を用いて出力電圧を演算し、その演算結果Ｖ２’を内部のメモリに記憶させる。
【００２０】
次に、切替部３は出力電圧Ｖ４の電圧レベルをＨレベルとし、ＭＯＳＦＥＴＱ１のドレイン・ソース間を非導通状態とすると共に、ＭＯＳＦＥＴＱ２のドレイン・ソース間を導通状態として、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路を構成した後、増幅率測定部２が電圧入力端Ｔ３に試験電圧Ｖ１を印加して、出力電圧Ｖ２を測定する。そして、増幅率測定部２では、出力電圧Ｖ２の測定値と内部メモリに記憶させた演算結果Ｖ２’とを比較することにより、演算増幅器１１の良否を判定する。
【００２１】
このように、本実施形態の測定回路１では、先ず演算増幅器１１をバッファとして動作させ、この時の出力電圧Ｖ２を測定することによって、非反転入力端子に印加された電圧Ｖ３を測定しているので、ＩＣ１０に演算増幅器１１の３つの端子の電圧を全て出力するための端子を設ける必要が無く、不要な端子を省くことによってＩＣ１０の小型化を図ることができる。また、測定回路１では、演算増幅器１１をバッファとして動作させ、電圧Ｖ３を測定した後、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路を構成させて、出力電圧Ｖ２を測定しており、入力電圧Ｖ１と電圧Ｖ３とから演算した出力電圧の演算結果と測定値とを比較することによって（すなわち、電圧Ｖ１〜Ｖ３の測定値から求めた増幅率と増幅率の設計値とを比較することによって）、演算増幅器１１の良否を確実に判定することができる。
【００２２】
ところで、本実施形態の測定回路１では、演算増幅器１１と抵抗Ｒ１，Ｒ２とを増幅回路として動作させた場合の増幅率を一定としているが、増幅回路の増幅率を複数に切り換えても良く、増幅回路の増幅率を複数に切り換えて出力電圧Ｖ２を検出することにより、電圧Ｖ１〜Ｖ３から求める増幅率の検出精度を高めることができる。すなわち、図４に示すように、ＩＣ１０の出力端子Ｔ１，Ｔ２間（すなわち、演算増幅器１１の反転入力端子と出力端子との間）に、抵抗及びＭＯＳＦＥＴの直列回路を複数並列接続するとともに、各ＭＯＳＦＥＴＱ２…のゲートにセレクタ４の出力端子を接続し、セレクタ４が、切替部３の出力信号に応じて各ＭＯＳＦＥＴＱ１…の内の何れか１つのみを導通状態とし、出力端子Ｔ１，Ｔ２間に抵抗Ｒ２…の内の何れかを接続させることによって、演算増幅器１１により構成される増幅回路の増幅率を複数に切り換えている。尚、出力端子Ｔ１，Ｔ２間には図示しないＭＯＳＦＥＴのドレイン・ソース間が接続されており、このＭＯＳＦＥＴをセレクタ４がオンさせることによって、演算増幅器１１をバッファとして動作させることができる。
【００２３】
この測定回路１では、セレクタ４を用いて増幅回路の増幅率を複数に切り換えることができるので、先ず演算増幅器１１をバッファとして動作させて、非反転入力端子の電圧Ｖ３を測定した後、増幅率の設定を複数に切り換え、各設定毎に電圧Ｖ１，Ｖ２を測定し、電圧Ｖ１，Ｖ３から求めた出力電圧の演算結果と、出力電圧Ｖ２の実測値とを比較しているので、さらに高い精度で演算増幅器１１の良否を判定できる。
【００２４】
（実施形態３）
本発明の実施形態３を図５及び図６を参照して説明する。本実施形態では、実施形態２で説明した図３の測定回路１において、演算増幅器１１の出力電圧をラッチし、ラッチした電圧をＮチャネルＭＯＳＦＥＴＱ３を介して電圧入力端子Ｔ３に印加するサンプルホールド回路５を設けている。ここで、ＭＯＳＦＥＴＱ３のゲートには電圧Ｖ４が印加されている。尚、サンプルホールド回路５及びＭＯＳＦＥＴＱ３以外の構成は上述した図３の回路と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【００２５】
以下にこの測定回路１の動作を図６の波形図を参照して簡単に説明する。尚、図６中の斜線部は信号の状態が不定であることを示している。
【００２６】
先ず、時刻ｔ１において切替部３が出力電圧Ｖ４の電圧レベルをＬレベルとすると、ＭＯＳＦＥＴＱ１のドレイン・ソース間が導通して、演算増幅器１１の反転入力端子と出力端子との間が短絡状態になると共に、ＭＯＳＦＥＴＱ２のドレイン・ソース間が非導通状態となる。またＭＯＳＦＥＴＱ３のドレイン・ソース間が非導通状態となり、電圧入力端子Ｔ３が開放状態となるので、演算増幅器１１はバッファとして動作する。この時、演算増幅器１１の増幅率は略１倍となり、出力電圧Ｖ２は非反転入力端子の電圧Ｖ３と略等しくなるので、増幅率測定部２ではこの時の出力電圧Ｖ２を測定することにより、非反転入力端子に印加された電圧Ｖ３を測定することができる。またサンプルホールド回路５は、電圧Ｖ４の電圧レベルがＬレベルの期間に入力電圧をサンプリングしており、この期間の演算増幅器１１の出力電圧Ｖ２（すなわち電圧Ｖ３）をサンプリングする。
【００２７】
次に時刻ｔ２において切替部３が出力電圧Ｖ４の電圧レベルをＬレベルからＨレベルに切り換えると、ＭＯＳＦＥＴＱ１のドレイン・ソース間が非導通状態になると共に、ＭＯＳＦＥＴＱ２，Ｑ３のドレイン・ソース間が導通状態となり、演算増幅器１１と抵抗Ｒ１，Ｒ２とで増幅回路が構成される。また、サンプルホールド回路５は電圧Ｖ４の電圧レベルがＨレベルになるとホールド状態となり、電圧Ｖ４の電圧レベルがＬレベルの期間の出力電圧Ｖ２（すなわち電圧Ｖ３）を保持するので、この電圧Ｖ３がＭＯＳＦＥＴＱ３を介して電圧入力端Ｔ３に印加される。そして、電圧Ｖ４の電圧レベルがＬレベルとなっている時刻ｔ３において、増幅率測定部２は電圧入力端に印加される電圧Ｖ１と出力電圧Ｖ２とを測定し、入力電圧Ｖ１と電圧Ｖ３の値から式（１）を用いて出力電圧を演算し、その演算結果と出力電圧Ｖ２の実測値とを比較することにより（すなわち、電圧Ｖ１〜Ｖ３の測定値から求めた増幅率と増幅率の設計値とを比較することにより）、演算増幅器１１の良否を判定する。このように、本実施形態ではサンプル・ホールド回路５が、増幅回路の出力電圧を保持し、保持した電圧を入力電圧として増幅回路に印加させているので、サンプル・ホールド回路５の出力を制御することにより、増幅率の測定を自動で行える。尚、演算増幅器１１の出力電圧Ｖ２は式（１）で表されるので、入力電圧Ｖ１として電圧Ｖ３が入力されると、出力電圧Ｖ２は電圧Ｖ３となる。
【００２８】
【発明の効果】
上述のように、請求項１の発明は、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、演算増幅器をバッファとして動作させる状態と増幅器として動作する状態とに切り替える切替手段と、切替手段が演算増幅器をバッファとして動作させた状態で電圧測定手段が測定した出力電圧の測定値、及び、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とを備えて成ることを特徴とし、切替手段が演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を電圧測定手段が測定することにより、非反転入力端子に印加された電圧を検出することができ、増幅率測定手段では、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧と、非反転入力端子に印加された電圧とから増幅率を測定できるから、演算増幅器の全ての端子の電圧を検出することなく増幅率を測定できる測定回路を実現できるという効果がある。したがって、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をＩＣ化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンが図れるという効果もある。
【００２９】
請求項２の発明は、請求項１の発明において、演算増幅器の反転入力端子と入力電圧が印加される電圧入力端との間に接続された第１のインピーダンス要素と、反転入力端子と演算増幅器の出力端子との間に接続された第２のインピーダンス要素との抵抗比で増幅率が決定され、前記第１又は第２のインピーダンス要素の内、少なくとも一方のインピーダンス要素を、抵抗器及びスイッチの直列回路を複数個並列接続して構成し、外部からの信号に応じて各スイッチのオン／オフを切り換えるセレクタを設けたことを特徴とし、セレクタを用いて第１又は第２のインピーダンス要素の抵抗値を変化させることによって、増幅回路の増幅率を複数に切り替えることができ、増幅率を複数に切り替えた状態で増幅率をそれぞれ測定することができるから、増幅率の測定精度を高めることができるという効果がある。
【００３０】
請求項３の発明は、請求項１の発明において、増幅回路の出力電圧を保持すると共に、保持した出力電圧を入力電圧として増幅回路に印加するサンプル・ホールド回路を設けたことを特徴とし、サンプル・ホールド回路は、増幅回路の出力電圧を保持し、保持した電圧を入力電圧として増幅回路に印加しているので、サンプル・ホールド回路の出力を制御することにより、増幅率の測定を自動で行えるという効果がある。
【００３１】
請求項４の発明は、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の増幅率を測定する演算増幅器の測定方法であって、演算増幅器をバッファとして動作させた状態で、増幅回路の出力電圧を測定すると共に、演算増幅器を増幅器として動作させた状態で、増幅回路の入出力電圧を測定し、演算増幅器がバッファとして動作する状態で測定した出力電圧と、演算増幅器が増幅器として動作する状態で測定した入出力電圧とから増幅回路の増幅率を測定することを特徴とし、演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を測定することにより、非反転入力端子に印加された電圧を検出することができ、この電圧と演算増幅器が増幅器として動作する状態で測定した入出力電圧とを用いて演算増幅器の増幅率を測定できるから、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をＩＣ化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンを図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１の演算増幅器の測定回路を示す概略の回路図である。
【図２】同上の動作を説明するフローチャートである。
【図３】実施形態２の演算増幅器の測定回路を示す概略の回路図である。
【図４】同上の別の演算増幅器の測定回路を示す概略の回路図である。
【図５】実施形態３の演算増幅器の測定回路を示す概略の回路図である。
【図６】同上の各部の波形図である。
【図７】従来の演算増幅器の測定回路を示す概略の回路図である。
【符号の説明】
２ 増幅率測定部
３ 切替部
１１ 演算増幅器
ＭＯＳＦＥＴ Ｑ１
Ｒ１，Ｒ２ 抵抗
Ｔ１，Ｔ２ 出力端子
Ｔ３ 電圧入力端
Ｖ１〜Ｖ３ 電圧
Claims (4)
- 演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、演算増幅器をバッファとして動作させる状態と増幅器として動作する状態とに切り替える切替手段と、切替手段が演算増幅器をバッファとして動作させた状態で電圧測定手段が測定した出力電圧の測定値、及び、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とを備えて成ることを特徴とする演算増幅器の測定回路。
- 演算増幅器の反転入力端子と入力電圧が印加される電圧入力端との間に接続された第１のインピーダンス要素と、反転入力端子と演算増幅器の出力端子との間に接続された第２のインピーダンス要素との抵抗比で増幅率が決定され、前記第１又は第２のインピーダンス要素の内、少なくとも一方のインピーダンス要素を、抵抗器及びスイッチの直列回路を複数個並列接続して構成し、外部からの信号に応じて各スイッチのオン／オフを切り換えるセレクタを設けたことを特徴とする請求項１記載の演算増幅器の測定回路。
- 増幅回路の出力電圧を保持すると共に、保持した出力電圧を入力電圧として増幅回路に印加するサンプル・ホールド回路を設けたことを特徴とする請求項１記載の演算増幅器の測定回路。
- 演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の増幅率を測定する演算増幅器の測定方法であって、演算増幅器をバッファとして動作させた状態で、増幅回路の出力電圧を測定すると共に、演算増幅器を増幅器として動作させた状態で、増幅回路の入出力電圧を測定し、演算増幅器がバッファとして動作する状態で測定した出力電圧と、演算増幅器が増幅器として動作する状態で測定した入出力電圧とから増幅回路の増幅率を測定することを特徴とする演算増幅器の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123480A JP3649082B2 (ja) | 2000-04-25 | 2000-04-25 | 演算増幅器の測定回路及びその測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123480A JP3649082B2 (ja) | 2000-04-25 | 2000-04-25 | 演算増幅器の測定回路及びその測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001305173A JP2001305173A (ja) | 2001-10-31 |
| JP3649082B2 true JP3649082B2 (ja) | 2005-05-18 |
Family
ID=18633777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123480A Expired - Fee Related JP3649082B2 (ja) | 2000-04-25 | 2000-04-25 | 演算増幅器の測定回路及びその測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3649082B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100386641C (zh) * | 2004-07-20 | 2008-05-07 | 华为技术有限公司 | 一种放大器增益压缩点输出功率测试方法 |
| JP4774879B2 (ja) * | 2005-09-14 | 2011-09-14 | 富士電機株式会社 | 電源制御集積回路装置の試験方法および試験回路 |
| JP6033529B2 (ja) * | 2011-05-30 | 2016-11-30 | 株式会社東海理化電機製作所 | 検出装置および電流センサ |
| US9628203B2 (en) * | 2014-03-04 | 2017-04-18 | Qualcomm Incorporated | Analog built-in self test transceiver |
-
2000
- 2000-04-25 JP JP2000123480A patent/JP3649082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001305173A (ja) | 2001-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7050920B2 (en) | Semiconductor device having a test circuit for testing an output circuit | |
| CN102955125B (zh) | 集成电路 | |
| US6331783B1 (en) | Circuit and method for improved test and calibration in automated test equipment | |
| JP2008543208A (ja) | 負荷電流決定回路及び方法 | |
| KR100529615B1 (ko) | 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 | |
| JP3649082B2 (ja) | 演算増幅器の測定回路及びその測定方法 | |
| JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
| US20070030013A1 (en) | Noise measurement semiconductor apparatus | |
| US20070139034A1 (en) | Semiconductor Device and Testing Method Thereof, and Resistance Measurement Apparatus | |
| JP3882690B2 (ja) | 電子ボリュームおよび電子ボリュームのテスト方法 | |
| US7772875B2 (en) | Input/output circuit for evaluating delay | |
| KR100370932B1 (ko) | 반도체 장치 | |
| JP2014142303A (ja) | 半導体装置および半導体試験システム | |
| JP4909192B2 (ja) | コンデンサ容量測定装置 | |
| JP3845603B2 (ja) | 半導体集積回路のテスト回路 | |
| JP2001242214A (ja) | 半導体の特性測定回路 | |
| JP4480880B2 (ja) | 半導体回路 | |
| JP3382907B2 (ja) | 半導体テスト回路及びテスト装置 | |
| JP3174895B2 (ja) | 信号選択回路のテスト方法 | |
| JP2021150441A (ja) | 検査システム | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JP3251210B2 (ja) | 半導体集積回路装置 | |
| CN117544121A (zh) | 差分放大器和仪表放大器的修调校准方法 | |
| JPH0855489A (ja) | 半導体記憶装置 | |
| JP2009300300A (ja) | 回路検査方法および検査回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |