JP3649082B2 - 演算増幅器の測定回路及びその測定方法 - Google Patents
演算増幅器の測定回路及びその測定方法 Download PDFInfo
- Publication number
- JP3649082B2 JP3649082B2 JP2000123480A JP2000123480A JP3649082B2 JP 3649082 B2 JP3649082 B2 JP 3649082B2 JP 2000123480 A JP2000123480 A JP 2000123480A JP 2000123480 A JP2000123480 A JP 2000123480A JP 3649082 B2 JP3649082 B2 JP 3649082B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- amplifier
- circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、演算増幅器の測定回路及びその測定方法に関するものである。
【0002】
【従来の技術】
この種の演算増幅器の測定回路としては、図7に示すようにIC10内の演算増幅器11の増幅率を測定するために用いられるものがあった(特開平11−23664号公報参照)。IC10の出力端子T1,T2,T4は、それぞれ、演算増幅器11の反転入力端子、出力端子、非反転入力端子に接続されている。電圧入力端T3と出力端子T1(すなわち、演算増幅器11の反転入力端子)との間に抵抗R1を接続すると共に、出力端子T1,T2間(すなわち、演算増幅器11の反転入力端子と出力端子との間)に抵抗R2を接続することにより増幅回路が構成されており、演算増幅器11の非反転入力端子はIC10内部のバイアス回路12によって電圧V3にバイアスされている。ここで、電圧入力端T3に印加される入力電圧をV1とすると、出力電圧V2は次式で表される。
【0003】
【0004】
【発明が解決しようとする課題】
ところで、IC10の製造上のばらつきを考慮すると、IC10内の演算増幅器11の増幅率が仕様値を満たしているか否かを検査して、不良品を選別する必要がある。そのため上述の回路では、演算増幅器11の非反転入力端子の電圧V3を取り出すための出力端子T4をIC10に設けており、測定回路1が電圧V1,V3の測定値から上述の式(1)を用いて出力電圧V2を求め、出力電圧V2の実測値と演算値とを比較することによって、増幅率が仕様値を満たしているか否かを判定し、演算増幅器11の良否を判定していた。しかしながら、演算増幅器11の入出力電圧を全て取り出すため、入出力の端子T1,T2以外に電圧V3を取り出すための端子T4をIC10に設けると、IC10のピン数が多くなり、さらにワイヤボンディング用のパッドの数が増えるために、チップサイズが大きくなるから、IC10が大きくなるという問題があった。従って、IC10の小型化を図るためには、不要な端子を極力省く必要があるが、電圧V3を取り出すための端子T4を無くすと、演算増幅器11の非反転入力端子に印加される電圧V3が検出できなくなるため、入力電圧が何倍に増幅されたかを測定できなくなるという問題がある。
【0005】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、演算増幅器の一方の入力電圧と出力電圧とを測定するだけで増幅率の測定が行える演算増幅器の測定回路及びその測定方法を提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために、請求項1の発明では、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、演算増幅器をバッファとして動作させる状態と増幅器として動作する状態とに切り替える切替手段と、切替手段が演算増幅器をバッファとして動作させた状態で電圧測定手段が測定した出力電圧の測定値、及び、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とを備えて成ることを特徴とし、切替手段が演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を電圧測定手段が測定することにより、非反転入力端子に印加された電圧を検出することができ、増幅率測定手段では、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧と、非反転入力端子に印加された電圧とから増幅率を測定できるから、演算増幅器の全ての端子の電圧を検出することなく増幅率を測定できる測定回路を実現できる。したがって、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をIC化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンを図ることができる。
【0007】
請求項2の発明では、請求項1の発明において、演算増幅器の反転入力端子と入力電圧が印加される電圧入力端との間に接続された第1のインピーダンス要素と、反転入力端子と演算増幅器の出力端子との間に接続された第2のインピーダンス要素との抵抗比で増幅率が決定され、前記第1又は第2のインピーダンス要素の内、少なくとも一方のインピーダンス要素を、抵抗器及びスイッチの直列回路を複数個並列接続して構成し、外部からの信号に応じて各スイッチのオン/オフを切り換えるセレクタを設けたことを特徴とし、セレクタを用いて第1又は第2のインピーダンス要素の抵抗値を変化させることによって、増幅回路の増幅率を複数に切り替えることができ、増幅率を複数に切り替えた状態で増幅率をそれぞれ測定することができるから、増幅率の測定精度を高めることができる。
【0008】
請求項3の発明では、請求項1の発明において、増幅回路の出力電圧を保持すると共に、保持した出力電圧を入力電圧として増幅回路に印加するサンプル・ホールド回路を設けたことを特徴とし、サンプル・ホールド回路は、増幅回路の出力電圧を保持し、保持した電圧を入力電圧として増幅回路に印加しているので、サンプル・ホールド回路の出力を制御することにより、増幅率の測定を自動で行うことができる。
【0009】
請求項4の発明では、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の増幅率を測定する演算増幅器の測定方法であって、演算増幅器をバッファとして動作させた状態で、増幅回路の出力電圧を測定すると共に、演算増幅器を増幅器として動作させた状態で、増幅回路の入出力電圧を測定し、演算増幅器がバッファとして動作する状態で測定した出力電圧と、演算増幅器が増幅器として動作する状態で測定した入出力電圧とから増幅回路の増幅率を測定することを特徴とし、演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を測定することにより、非反転入力端子に印加された電圧を検出することができ、この電圧と演算増幅器が増幅器として動作する状態で測定した入出力電圧とを用いて演算増幅器の増幅率を測定できるから、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をIC化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンを図ることができる。
【0010】
【発明の実施の形態】
本発明の実施の形態を図面を参照して説明する。
【0011】
(実施形態1)
本発明の実施形態1を図1及び図2を参照して説明する。本実施形態の測定回路1は、IC10内に設けた演算増幅器11の増幅率を測定するために用いられるものであり、演算増幅器11をバッファとして動作する状態と増幅器として動作する状態に切り替える切替部(切替手段)3と、演算増幅器11の入出力電圧を測定すると共に、増幅回路の増幅率を測定して演算増幅器11の良否を判定する増幅率測定部2とを備えている。ここに、増幅率測定部2から、増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、切替部3が演算増幅器11をバッファとして動作させた状態で測定した出力電圧の測定値、及び、切替部3が演算増幅器11を増幅器として動作させた状態で測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とが構成される。
【0012】
IC10の出力端子T1,T2は、それぞれ、演算増幅器11の反転入力端子、出力端子に接続されている。ここで、電圧入力端T3と出力端子T1(すなわち、演算増幅器11の反転入力端子)との間に抵抗R1を接続すると共に、出力端子T1,T2間(すなわち、演算増幅器11の反転入力端子と出力端子との間)に抵抗R2を接続することによって、演算増幅器11と外付けの回路部品たる抵抗R1,R2とで増幅回路を構成しており、演算増幅器11の非反転入力端子はIC10内部のバイアス回路12によって電圧V3にバイアスされている。尚、この増幅回路の出力電圧V2は従来例で説明したように式(1)で表される。
【0013】
また、抵抗R2と並列に、MOS型電界効果トランジスタ(以下MOSFETと略す)Q1のドレイン・ソース間が接続してあり、MOSFETQ1のゲートには切替部3の出力電圧V4が印加される。ここで、電圧V4の電圧レベルがHレベルになると、MOSFETQ1のドレイン・ソース間が導通し、演算増幅器11の反転入力端子と出力端子との間が短絡状態となる。
【0014】
以下に測定回路1の動作を図2のフローチャートを参照して簡単に説明する。先ず、切替部3が出力電圧V4の電圧レベルをHレベル(High)とし(ステップS11)、MOSFETQ1のドレイン・ソース間を導通させて、演算増幅器11の反転入力端子と出力端子との間を短絡状態とすると共に、電圧入力端子T3を開放状態として、演算増幅器11をバッファとして動作させる。この時、演算増幅器11の増幅率は略1倍となり、出力電圧V2は非反転入力端子の電圧V3と略等しくなるので、増幅率測定部2ではこの時の出力電圧V2を測定することにより、非反転入力端子に印加された電圧V3を測定することができる(ステップS12)。そして、増幅率測定部2はステップS11で求めた電圧V3と、電圧入力端T3に印加する試験電圧V1とから、上述の式(1)を用いて出力電圧を演算し(ステップS13)、その演算結果V2’を内部のメモリに記憶させる(ステップS14)。
【0015】
次に、切替部3は出力電圧V4の電圧レベルをLレベル(Low)とし(ステップS15)、MOSFETQ1のドレイン・ソース間を非導通状態として、演算増幅器11と抵抗R1,R2とで増幅回路を構成し、増幅率測定部2が電圧入力端T3に試験電圧V1を印加して、出力電圧V2を測定する(ステップS16)。そして、増幅率測定部2では、出力電圧V2の測定値と内部メモリに記憶させた演算結果V2’とを比較することにより、演算増幅器11の良否を判定する(ステップS17)。
【0016】
このように、本実施形態の測定回路1では、先ず演算増幅器11をバッファとして動作させ、この時の出力電圧V2を測定することによって、非反転入力端子に印加された電圧V3を測定しているので、IC10に演算増幅器11の3つの端子の電圧を全て出力するための端子を設ける必要が無く、IC10の端子ピンやボンディングパッドの数を減らして、IC10の小型化を図ることができる。また、測定回路1では、演算増幅器11をバッファとして動作させ、電圧V3を測定した後、演算増幅器11と抵抗R1,R2とで増幅回路を構成させて、出力電圧V2を測定しており、入力電圧V1と電圧V3とから演算した出力電圧の演算結果と測定値とを比較することによって、演算増幅器11の良否を確実に判定することができる。尚、本実施形態の測定回路1では、入力電圧V1と電圧V3とから演算した出力電圧V2の演算結果と測定値とを比較することにより、演算増幅器11の良否を判定しているが、結果的に電圧V1〜V3の測定値から増幅回路の増幅率を求め、この測定値を設計値と比較することにより、演算増幅器11の良否を判定している。
【0017】
また、演算増幅率11の増幅率は既知であるから、測定回路1が、出力電圧V2の実測値と、入力電圧V1を既知の増幅率で増幅した電圧との差を比較するようにすれば、両者の差電圧が0に近いほど良品であると判定することができ、一般に電圧を測定する測定器では測定レンジが大きいほど測定誤差が悪化するため、測定レンジを小さくすることによって差電圧の測定誤差を小さくでき、良否の判定を確実に行うことができる。
【0018】
(実施形態2)
本発明の実施形態2を図3を参照して説明する。本実施形態では、実施形態1の演算増幅器の測定回路1において、IC10の出力端子T1,T2間(すなわち、演算増幅器11の反転入力端子と出力端子との間)にPチャネルMOSFETQ1と、抵抗R2及びNチャネルMOSFETQ2の直列回路とをそれぞれ接続しており、MOSFETQ1,Q2のベースにはそれぞれ電圧V4を印加している。尚、MOSFETQ1,Q2以外の構成は実施形態1と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【0019】
以下にこの測定回路1の動作を簡単に説明する。先ず、切替部3が出力電圧V4の電圧レベルをLレベルとし、MOSFETQ1のドレイン・ソース間を導通させて、演算増幅器11の反転入力端子と出力端子との間を短絡状態とすると共に、MOSFETQ2のドレイン・ソース間を非導通状態とし、さらに電圧入力端子T3を開放状態とし、演算増幅器11をバッファとして動作させる。この時、演算増幅器11の増幅率は略1倍となり、出力電圧V2は非反転入力端子の電圧V3と略等しくなるので、増幅率測定部2ではこの時の出力電圧V2を測定することにより、非反転入力端子に印加された電圧V3を測定することができる。そして、増幅率測定部2は電圧V3の測定値と、電圧入力端T3に印加する試験電圧V1とから、上述の式(1)を用いて出力電圧を演算し、その演算結果V2’を内部のメモリに記憶させる。
【0020】
次に、切替部3は出力電圧V4の電圧レベルをHレベルとし、MOSFETQ1のドレイン・ソース間を非導通状態とすると共に、MOSFETQ2のドレイン・ソース間を導通状態として、演算増幅器11と抵抗R1,R2とで増幅回路を構成した後、増幅率測定部2が電圧入力端T3に試験電圧V1を印加して、出力電圧V2を測定する。そして、増幅率測定部2では、出力電圧V2の測定値と内部メモリに記憶させた演算結果V2’とを比較することにより、演算増幅器11の良否を判定する。
【0021】
このように、本実施形態の測定回路1では、先ず演算増幅器11をバッファとして動作させ、この時の出力電圧V2を測定することによって、非反転入力端子に印加された電圧V3を測定しているので、IC10に演算増幅器11の3つの端子の電圧を全て出力するための端子を設ける必要が無く、不要な端子を省くことによってIC10の小型化を図ることができる。また、測定回路1では、演算増幅器11をバッファとして動作させ、電圧V3を測定した後、演算増幅器11と抵抗R1,R2とで増幅回路を構成させて、出力電圧V2を測定しており、入力電圧V1と電圧V3とから演算した出力電圧の演算結果と測定値とを比較することによって(すなわち、電圧V1〜V3の測定値から求めた増幅率と増幅率の設計値とを比較することによって)、演算増幅器11の良否を確実に判定することができる。
【0022】
ところで、本実施形態の測定回路1では、演算増幅器11と抵抗R1,R2とを増幅回路として動作させた場合の増幅率を一定としているが、増幅回路の増幅率を複数に切り換えても良く、増幅回路の増幅率を複数に切り換えて出力電圧V2を検出することにより、電圧V1〜V3から求める増幅率の検出精度を高めることができる。すなわち、図4に示すように、IC10の出力端子T1,T2間(すなわち、演算増幅器11の反転入力端子と出力端子との間)に、抵抗及びMOSFETの直列回路を複数並列接続するとともに、各MOSFETQ2…のゲートにセレクタ4の出力端子を接続し、セレクタ4が、切替部3の出力信号に応じて各MOSFETQ1…の内の何れか1つのみを導通状態とし、出力端子T1,T2間に抵抗R2…の内の何れかを接続させることによって、演算増幅器11により構成される増幅回路の増幅率を複数に切り換えている。尚、出力端子T1,T2間には図示しないMOSFETのドレイン・ソース間が接続されており、このMOSFETをセレクタ4がオンさせることによって、演算増幅器11をバッファとして動作させることができる。
【0023】
この測定回路1では、セレクタ4を用いて増幅回路の増幅率を複数に切り換えることができるので、先ず演算増幅器11をバッファとして動作させて、非反転入力端子の電圧V3を測定した後、増幅率の設定を複数に切り換え、各設定毎に電圧V1,V2を測定し、電圧V1,V3から求めた出力電圧の演算結果と、出力電圧V2の実測値とを比較しているので、さらに高い精度で演算増幅器11の良否を判定できる。
【0024】
(実施形態3)
本発明の実施形態3を図5及び図6を参照して説明する。本実施形態では、実施形態2で説明した図3の測定回路1において、演算増幅器11の出力電圧をラッチし、ラッチした電圧をNチャネルMOSFETQ3を介して電圧入力端子T3に印加するサンプルホールド回路5を設けている。ここで、MOSFETQ3のゲートには電圧V4が印加されている。尚、サンプルホールド回路5及びMOSFETQ3以外の構成は上述した図3の回路と同様であるので、同一の構成要素には同一の符号を付して、その説明を省略する。
【0025】
以下にこの測定回路1の動作を図6の波形図を参照して簡単に説明する。尚、図6中の斜線部は信号の状態が不定であることを示している。
【0026】
先ず、時刻t1において切替部3が出力電圧V4の電圧レベルをLレベルとすると、MOSFETQ1のドレイン・ソース間が導通して、演算増幅器11の反転入力端子と出力端子との間が短絡状態になると共に、MOSFETQ2のドレイン・ソース間が非導通状態となる。またMOSFETQ3のドレイン・ソース間が非導通状態となり、電圧入力端子T3が開放状態となるので、演算増幅器11はバッファとして動作する。この時、演算増幅器11の増幅率は略1倍となり、出力電圧V2は非反転入力端子の電圧V3と略等しくなるので、増幅率測定部2ではこの時の出力電圧V2を測定することにより、非反転入力端子に印加された電圧V3を測定することができる。またサンプルホールド回路5は、電圧V4の電圧レベルがLレベルの期間に入力電圧をサンプリングしており、この期間の演算増幅器11の出力電圧V2(すなわち電圧V3)をサンプリングする。
【0027】
次に時刻t2において切替部3が出力電圧V4の電圧レベルをLレベルからHレベルに切り換えると、MOSFETQ1のドレイン・ソース間が非導通状態になると共に、MOSFETQ2,Q3のドレイン・ソース間が導通状態となり、演算増幅器11と抵抗R1,R2とで増幅回路が構成される。また、サンプルホールド回路5は電圧V4の電圧レベルがHレベルになるとホールド状態となり、電圧V4の電圧レベルがLレベルの期間の出力電圧V2(すなわち電圧V3)を保持するので、この電圧V3がMOSFETQ3を介して電圧入力端T3に印加される。そして、電圧V4の電圧レベルがLレベルとなっている時刻t3において、増幅率測定部2は電圧入力端に印加される電圧V1と出力電圧V2とを測定し、入力電圧V1と電圧V3の値から式(1)を用いて出力電圧を演算し、その演算結果と出力電圧V2の実測値とを比較することにより(すなわち、電圧V1〜V3の測定値から求めた増幅率と増幅率の設計値とを比較することにより)、演算増幅器11の良否を判定する。このように、本実施形態ではサンプル・ホールド回路5が、増幅回路の出力電圧を保持し、保持した電圧を入力電圧として増幅回路に印加させているので、サンプル・ホールド回路5の出力を制御することにより、増幅率の測定を自動で行える。尚、演算増幅器11の出力電圧V2は式(1)で表されるので、入力電圧V1として電圧V3が入力されると、出力電圧V2は電圧V3となる。
【0028】
【発明の効果】
上述のように、請求項1の発明は、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、演算増幅器をバッファとして動作させる状態と増幅器として動作する状態とに切り替える切替手段と、切替手段が演算増幅器をバッファとして動作させた状態で電圧測定手段が測定した出力電圧の測定値、及び、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とを備えて成ることを特徴とし、切替手段が演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を電圧測定手段が測定することにより、非反転入力端子に印加された電圧を検出することができ、増幅率測定手段では、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧と、非反転入力端子に印加された電圧とから増幅率を測定できるから、演算増幅器の全ての端子の電圧を検出することなく増幅率を測定できる測定回路を実現できるという効果がある。したがって、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をIC化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンが図れるという効果もある。
【0029】
請求項2の発明は、請求項1の発明において、演算増幅器の反転入力端子と入力電圧が印加される電圧入力端との間に接続された第1のインピーダンス要素と、反転入力端子と演算増幅器の出力端子との間に接続された第2のインピーダンス要素との抵抗比で増幅率が決定され、前記第1又は第2のインピーダンス要素の内、少なくとも一方のインピーダンス要素を、抵抗器及びスイッチの直列回路を複数個並列接続して構成し、外部からの信号に応じて各スイッチのオン/オフを切り換えるセレクタを設けたことを特徴とし、セレクタを用いて第1又は第2のインピーダンス要素の抵抗値を変化させることによって、増幅回路の増幅率を複数に切り替えることができ、増幅率を複数に切り替えた状態で増幅率をそれぞれ測定することができるから、増幅率の測定精度を高めることができるという効果がある。
【0030】
請求項3の発明は、請求項1の発明において、増幅回路の出力電圧を保持すると共に、保持した出力電圧を入力電圧として増幅回路に印加するサンプル・ホールド回路を設けたことを特徴とし、サンプル・ホールド回路は、増幅回路の出力電圧を保持し、保持した電圧を入力電圧として増幅回路に印加しているので、サンプル・ホールド回路の出力を制御することにより、増幅率の測定を自動で行えるという効果がある。
【0031】
請求項4の発明は、演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の増幅率を測定する演算増幅器の測定方法であって、演算増幅器をバッファとして動作させた状態で、増幅回路の出力電圧を測定すると共に、演算増幅器を増幅器として動作させた状態で、増幅回路の入出力電圧を測定し、演算増幅器がバッファとして動作する状態で測定した出力電圧と、演算増幅器が増幅器として動作する状態で測定した入出力電圧とから増幅回路の増幅率を測定することを特徴とし、演算増幅器をバッファとして動作させると、演算増幅器の非反転入力端子に印加された電圧が出力電圧として出力されるので、この時の出力電圧を測定することにより、非反転入力端子に印加された電圧を検出することができ、この電圧と演算増幅器が増幅器として動作する状態で測定した入出力電圧とを用いて演算増幅器の増幅率を測定できるから、演算増幅器の全ての端子の電圧を出力するための端子を設ける必要がなく、演算増幅器をIC化する際に端子ピンの数やボンディングパッドの数を減らして小型化を図ると共に、コストダウンを図ることができるという効果がある。
【図面の簡単な説明】
【図1】実施形態1の演算増幅器の測定回路を示す概略の回路図である。
【図2】同上の動作を説明するフローチャートである。
【図3】実施形態2の演算増幅器の測定回路を示す概略の回路図である。
【図4】同上の別の演算増幅器の測定回路を示す概略の回路図である。
【図5】実施形態3の演算増幅器の測定回路を示す概略の回路図である。
【図6】同上の各部の波形図である。
【図7】従来の演算増幅器の測定回路を示す概略の回路図である。
【符号の説明】
2 増幅率測定部
3 切替部
11 演算増幅器
MOSFET Q1
R1,R2 抵抗
T1,T2 出力端子
T3 電圧入力端
V1〜V3 電圧
Claims (4)
- 演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の入力電圧と出力電圧とをそれぞれ測定する電圧測定手段と、演算増幅器をバッファとして動作させる状態と増幅器として動作する状態とに切り替える切替手段と、切替手段が演算増幅器をバッファとして動作させた状態で電圧測定手段が測定した出力電圧の測定値、及び、切替手段が演算増幅器を増幅器として動作させた状態で電圧測定手段が測定した入出力電圧の測定値から増幅回路の増幅率を測定する増幅率測定手段とを備えて成ることを特徴とする演算増幅器の測定回路。
- 演算増幅器の反転入力端子と入力電圧が印加される電圧入力端との間に接続された第1のインピーダンス要素と、反転入力端子と演算増幅器の出力端子との間に接続された第2のインピーダンス要素との抵抗比で増幅率が決定され、前記第1又は第2のインピーダンス要素の内、少なくとも一方のインピーダンス要素を、抵抗器及びスイッチの直列回路を複数個並列接続して構成し、外部からの信号に応じて各スイッチのオン/オフを切り換えるセレクタを設けたことを特徴とする請求項1記載の演算増幅器の測定回路。
- 増幅回路の出力電圧を保持すると共に、保持した出力電圧を入力電圧として増幅回路に印加するサンプル・ホールド回路を設けたことを特徴とする請求項1記載の演算増幅器の測定回路。
- 演算増幅器の反転入力端子と出力端子とに外付けの回路部品を接続して構成される増幅回路の増幅率を測定する演算増幅器の測定方法であって、演算増幅器をバッファとして動作させた状態で、増幅回路の出力電圧を測定すると共に、演算増幅器を増幅器として動作させた状態で、増幅回路の入出力電圧を測定し、演算増幅器がバッファとして動作する状態で測定した出力電圧と、演算増幅器が増幅器として動作する状態で測定した入出力電圧とから増幅回路の増幅率を測定することを特徴とする演算増幅器の測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000123480A JP3649082B2 (ja) | 2000-04-25 | 2000-04-25 | 演算増幅器の測定回路及びその測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000123480A JP3649082B2 (ja) | 2000-04-25 | 2000-04-25 | 演算増幅器の測定回路及びその測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001305173A JP2001305173A (ja) | 2001-10-31 |
JP3649082B2 true JP3649082B2 (ja) | 2005-05-18 |
Family
ID=18633777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000123480A Expired - Fee Related JP3649082B2 (ja) | 2000-04-25 | 2000-04-25 | 演算増幅器の測定回路及びその測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3649082B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100386641C (zh) * | 2004-07-20 | 2008-05-07 | 华为技术有限公司 | 一种放大器增益压缩点输出功率测试方法 |
JP4774879B2 (ja) * | 2005-09-14 | 2011-09-14 | 富士電機株式会社 | 電源制御集積回路装置の試験方法および試験回路 |
JP6033529B2 (ja) * | 2011-05-30 | 2016-11-30 | 株式会社東海理化電機製作所 | 検出装置および電流センサ |
US9628203B2 (en) * | 2014-03-04 | 2017-04-18 | Qualcomm Incorporated | Analog built-in self test transceiver |
-
2000
- 2000-04-25 JP JP2000123480A patent/JP3649082B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001305173A (ja) | 2001-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7050920B2 (en) | Semiconductor device having a test circuit for testing an output circuit | |
CN102955125B (zh) | 集成电路 | |
US6331783B1 (en) | Circuit and method for improved test and calibration in automated test equipment | |
JP2008543208A (ja) | 負荷電流決定回路及び方法 | |
KR100529615B1 (ko) | 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 | |
JP3649082B2 (ja) | 演算増幅器の測定回路及びその測定方法 | |
JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
US20070030013A1 (en) | Noise measurement semiconductor apparatus | |
US20070139034A1 (en) | Semiconductor Device and Testing Method Thereof, and Resistance Measurement Apparatus | |
JP3882690B2 (ja) | 電子ボリュームおよび電子ボリュームのテスト方法 | |
US7772875B2 (en) | Input/output circuit for evaluating delay | |
KR100370932B1 (ko) | 반도체 장치 | |
JP2014142303A (ja) | 半導体装置および半導体試験システム | |
JP4909192B2 (ja) | コンデンサ容量測定装置 | |
JP3845603B2 (ja) | 半導体集積回路のテスト回路 | |
JP2001242214A (ja) | 半導体の特性測定回路 | |
JP4480880B2 (ja) | 半導体回路 | |
JP3382907B2 (ja) | 半導体テスト回路及びテスト装置 | |
JP3174895B2 (ja) | 信号選択回路のテスト方法 | |
JP2021150441A (ja) | 検査システム | |
JP2000147071A (ja) | アナログ回路の特性検査装置 | |
JP3251210B2 (ja) | 半導体集積回路装置 | |
CN117544121A (zh) | 差分放大器和仪表放大器的修调校准方法 | |
JPH0855489A (ja) | 半導体記憶装置 | |
JP2009300300A (ja) | 回路検査方法および検査回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |