CN102955125B - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN102955125B
CN102955125B CN201210310501.0A CN201210310501A CN102955125B CN 102955125 B CN102955125 B CN 102955125B CN 201210310501 A CN201210310501 A CN 201210310501A CN 102955125 B CN102955125 B CN 102955125B
Authority
CN
China
Prior art keywords
integrated circuit
switching device
pair
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210310501.0A
Other languages
English (en)
Other versions
CN102955125A (zh
Inventor
M·贝尔库特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102955125A publication Critical patent/CN102955125A/zh
Application granted granted Critical
Publication of CN102955125B publication Critical patent/CN102955125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

公开了一种集成电路，该集成电路包括在正电源端子与负电源端子之间串联布置的第一对(11，12)开关器件。该集成电路在操作模式与测试模式之间可切换，在操作模式中驱动第一对(11，12)开关器件以将正电源端子或者负电源端子耦合到输出端子，在测试模式中驱动集成电路上的电流源以使所需电流在第一对(11，12)开关器件中的第一开关器件(12)中流动。

Description

集成电路
技术领域
本发明涉及一种包括在正电源端子与负电源端子之间串联布置的第一对开关器件的集成电路和一种测试这样的集成电路的方法。
背景技术
D类放大器常用作消费者、汽车和移动应用中的扬声器驱动器。D类放大器的关键部分是输出级，在图1中示出了输出级的典型示例。它由交替地将输出节点Vout连接到负(-VSUP)或者正(VSUP)电源轨的两个大的功率晶体管1和2组成。
低侧功率晶体管2的栅极由栅极驱动器3控制，该栅极驱动器将栅极充电至最大电压VGLon以接通它或者将栅极短接到源极以关断它。高侧功率晶体管1的栅极驱动器4是互补的。栅极驱动器由开关控制逻辑电路5控制。
在图1中也示出了由参考晶体管6、7和比较器8、9形成的过电流检测电路。过电流检测一般在功率放大器中用来保护它们免受过载的影响并且使它们耐受短路。通过将功率晶体管1和2的漏极-源极电压与用参考电流源10生成的恒定参考电流IREF偏置的小得多的参考晶体管6和7的漏极-源极电压相比较来完成过电流检测。仅在对应的功率晶体管1、2接通时，比较器8、9的输出才有效。在这一情况下，参考晶体管6、7和功率晶体管1、2具有相等栅极和源极电压。如果功率晶体管的宽度与长度纵横比比参考晶体管的宽度与长度纵横比大N倍，则用于功率晶体管的过电流阈值等于N*IREF。
也在开关模式电源控制器设备中使用与这一输出级相似的电路。
大量生产包括这种输出级的集成电路，并且为了确保每个产品的质量，工业上在晶片上(即在锯切和封装之前)测试它们。用包括可编程信号生成器和电源生成器、电压计和电流计以及数字接口的专用测试设备(称为测试器)完成工业测试。用精确布置于所谓的探针卡上的针状探针接触各个集成电路以确切匹配受测试的集成电路的键合焊盘的位置。
D类输出级中的功率晶体管覆盖大量芯片区域并且针对栅极泄漏和接通电阻被彻底测试。对于接通电阻测试，接通待测试的功率晶体管并且在施加大电流之时测量漏极-源极电压。优选地，电流等于或者接近过电流阈值。这使测量代表现实应用并且允许测试过电流检测电路。然而，针状探针可以处理的最大电流通常小于功率晶体管的过电流阈值。通过将功率晶体管拆分成可以以M乘以更小电流来依次测试的M个更小区段来解决这一问题。通过使用可以使用继电器开关的外部电阻器阵列来控制测量电流。
在典型情况下，功率晶体管具有一次一个地接通的8个区段。通过闭合继电器来逐步增加电流直至触发过电流检测。外部电流由称为受控电压-电流源计(CVI)的仪器供应和测量。借助如下模拟复用器测量漏极-源极电压，该复用器将功率晶体管的漏极和源极连接到测试管脚或者焊盘。在称为处置器(handler)的如下电路板上组装电阻器和继电器，该电路板也包含探针卡并且充当在受测试的器件(DUT)与测试器之间的接口。
工业测试的成本是总产品价格的一大部分并且与测试的总时间成正比例。为了加速测试时间，并行地测试DUT是有利的。优选地，用单个探针卡接触多个DUT以支持器件的并行测试。然而，处置器上的空间的量是有限的。在一些情况下，这意味着为了完成接通电阻测量而需要的外部硬件实际是可以并行测试的器件数目的限制因素。
另一问题涉及测量速度和准确性。通过随后闭合继电器来减少外部电阻的过程相对缓慢并且具有有限分辨率。
发明内容
根据本发明的第一方面，提供一种集成电路，该集成电路包括在正电源端子与负电源端子之间串联布置的第一对开关器件，其中该集成电路在操作模式与测试模式之间可切换，在操作模式中，驱动第一对开关器件以将正电源端子或者负电源端子耦合到输出端子，在测试模式中，驱动集成电路上的电流源以使所需电流在第一对开关器件中的第一开关器件中流动。
通过使用集成电流源而不是使用外部可切换电阻器，本发明克服上文阐述的问题，这是因为可以消除处置器上的所有外部部件。另外，避免了使用继电器，由此加速测试过程。
通常，电流源是第一对开关器件中的第二开关器件。因此，可以使用互补功率晶体管作为电流源以使所需电流在第一对开关器件中的第一开关器件中流动。
备选地，电流源是集成电路上的第二对开关器件之一。在这一情况下，将提供连接第一对开关器件和第二对开关器件的输出端子的外部连接，使得电流路径存在于二者之间。这具有的优点是，也加压于与输出端子的连接并且对其进行测试。
在另一实施例中，电流源是多个开关器件，每个开关器件形成集成电路上的多对开关器件之一。这具有的优点是，在测试期间在电流源中的功率耗散分布于更大区域之上，这减少温度增加。
通常，第一对开关器件是一对互补MOSFET晶体管。
集成电路还可以包括：过电流检测电路，适于当在操作模式中时检测在第一对开关器件中的第一开关器件中流动的过量电流并且当在测试模式中时驱动电流源以引起所需电流流动。“过量电流”意味着超过过电流限制或者阈值的电流。可以通过使用过电流检测电路作为反馈回路中的误差放大器将电流调节成所需电流。通过将所需电流调节至恰好低于并且随后恰好高于过电流阈值的水平，测试过电流检测的功能而无需测试程序中的序列以通过开关电阻器组来确定这一水平。
过电流检测电路优选地包括：跨导放大器，配置成当在测试模式中时用代表在输出端子的电压与参考电压之间的差值的信号驱动电流源；以及电压偏移电路，可控制成将偏移电压与差值相加或者从差值减去偏移电压。
跨导放大器和电压偏移电路通常被配置成当在操作模式中时进入高阻抗状态。
集成电路通常还包括：驱动器电路，用于当在操作模式中时驱动第一对开关器件中的第二开关器件，其中驱动器电路被配置成当在测试模式中时进入高阻抗状态。
集成电路还可以包括：模拟复用器，用于测量跨第一对开关器件中的第一开关器件和/或第二开关器件的电压。可以将接通电阻计算为测量的电压(例如，在开关器件为MOSFET时的漏极-源极电压)与电源电流之比。
第一对开关器件通常形成D类音频放大器的部分或者开关模式电源控制器的部分。
根据本发明的第二方面，提供一种测试根据本发明的第一方面的集成电路的方法，该方法包括：将集成电路切换到测试模式；驱动集成电路上的电流源以使所需电流在第一对开关器件中的第一开关器件中流动；以及根据预定测试协议分析输出信号。
在一个实施例中，所需电流超过过电流限制，并且输出信号是指示过量电流在第一对开关器件中的第一开关器件中流动的过电流检测信号。
在另一实施例中，输出信号是跨第一对开关器件中的第一开关器件的电压。这实现支持根据代表跨第一对开关器件中的第一开关器件的电压的输出信号和向第一对开关器件中的第一开关器件供应的电流计算接通电阻。
附图说明
现在将参照以下附图具体描述本发明的示例，其中：
图1示出了现有技术的D类输出级；
图2示出了本发明的一个实施例；
图3示出了图2的实施例的增强；并且
图4示出了具有可控偏移的运算跨导放大器。
具体实施方式
在图2中，PMOS功率晶体管11与NMOS功率晶体管12串联耦合在正(VSUP)电源轨与负(-VSUP)电源轨之间。PMOS功率晶体管11和NMOS功率晶体管12形成D类放大器的输出级的部分并且在集成电路上。集成电路在操作模式与测试模式之间可切换。在操作模式中，PMOS功率晶体管11和NMOS功率晶体管12由驱动器电路(未示出)驱动以产生如下输出信号，该输出信号是输入信号的放大版本。
在测试模式中，PMOS功率晶体管11由也在集成电路上的电压源13偏置以充当用于在NMOS功率晶体管12的接通电阻测量中使用的电流源。电流的路径在图2中由箭头示出，并且它从CVI 14流向PMOS功率晶体管11的源极、经过PMOS功率晶体管11并且流入NMOS功率晶体管12中。电流由CVI测量，并且使用模拟复用器15来测量NMOS功率晶体管12的漏极-源极电压，该复用器在测试管脚16处产生输出信号。因此，可以通过将测量的电压除以测量的电流来确定NMOS功率晶体管12的接通电阻。
存在可以生成适当控制电压Vctrl以驱动PMOS功率晶体管11的栅极的各种方式。一种特别有利的方式是使用如图3中所示的与NMOS功率晶体管12集成的过电流检测电路。
过电流检测电路包括具有如下宽度与长度纵横比的NMOS参考晶体管17和与参考晶体管17串联的参考电流源18，该宽度与长度纵横比是NMOS功率晶体管12的宽度与长度纵横比的N分之一。选择参考电流IREF为NMOS功率晶体管12的过电流限制或者阈值的N分之一，使得在流过NMOS功率晶体管12的电流达到过电流限制时NMOS功率晶体管12和NMOS参考晶体管17二者的漏极-源极电压二者将相同。线性放大器19放大在Vout(NMOS功率晶体管12的漏极电压)与VREF(NMOS参考晶体管17的漏极电压)之间的电压差。来自线性放大器19的输出耦合到比较器20，该比较器在Vout超过VREF时被触发并且使驱动器电路关断以保护NMOS功率晶体管12免受损坏。
在线性放大器19的输出处的放大的电压差也用来驱动运算跨导放大器(OTA)21，该OTA控制PMOS功率晶体管11的栅极电压。偏移电路22向OTA21的输入施加小偏移电压VOFFSET。可以切换VOFFSET的极性。因此，根据VOFFSET的符号将经过PMOS功率晶体管11的电流设置为恰好低于或者恰好高于过电流阈值N*IREF。以这一方式，可以测试过电流检测电路的功能。
通过向过电流检测电路添加OTA 21和偏移电路22而形成的反馈回路的稳定性由如下主极点确保，该主极点由OTA 21和PMOS功率晶体管11的非常大的输入电容形成。
显然，互补回路可以用来测量PMOS功率晶体管11的接通电阻和过电流阈值水平。在这一情况下，使用NMOS功率晶体管12作为电流源。
当在如图3中所示的测试模式中时，将PMOS功率晶体管11的栅极-驱动器电路置于高阻抗模式。另一方面，在操作模式期间，将OTA 21置于高阻抗模式。
在图4中示出了用于具有可控偏移电压的OTA的非常简单的电路；这因此组合图3中所示的OTA 21和偏移电路22的功能。在这一电路中，长尾对由晶体管23、24形成，这些晶体管具有由晶体管25、26形成的电流镜作为它们的负载。在晶体管23、24的源极之间提供一组三个电阻器27、28、29。在晶体管23、24的两个源极电路之间共享电阻器29。长尾对中的电流由尾电流源30提供，该尾电流源由相应的晶体管31、32耦合到电阻器29的任一侧。向晶体管31、32供应输入信号offset及其反信号。因此，当晶体管31接通时，晶体管32关断并且反之亦然。这保证晶体管23、24的源极电压将总是相互略微偏移。因此，根据数字输入信号offset的值，输入参考偏移电压是正或者负ITAIL×RA。这一电路是图3中所示的测量回路所需要的仅有附加硬件。所有其它元件已经在图1的电路中可用。通过将尾电流ITAIL减少至零来使OTA21进入高阻抗模式。对于互补控制回路，相同的电路可以使用于互补布置中。在测试时，已经发现切换(toggle)输入信号偏移引起向NMOS功率晶体管12供应的电流的少量变化，该变化足以在比较器20的输出处触发ocl信号。
作为图3中所示配置的备选，用来向NMOS功率晶体管12供应电流的PMOS功率晶体管不必在相同支路中。如果多于一个D类半桥(即，成对NMOS和PMOS功率晶体管)在相同芯片上，则可以使用其它半桥之一的PMOS功率晶体管作为电流源。在这一情况下，必须提供将两个半桥的输出连接的外部连接，使得在二者之间的电流路径是可能的。这具有的优点是，加压于到输出的连接并且对其进行测试。
另一备选是将所有可用D类输出级的PMOS功率晶体管一起用作单个电流源。这具有的优点是，在测试期间在PMOS功率晶体管中的耗散分布于更大区域之上，这减少温度增加。
在D类音频放大器和DC-DC转换器中发现这一个类型的半桥，并且本发明可以应用于两个类型的电路中。
本领域技术人员在实现要求保护的本发明时可以从对附图、公开内容和所附权利要求的研读中理解和实现对公开的实施例的其它变化。在权利要求中，词语“包括”未排除其它元件或者步骤，并且不定冠词“一个/一种”未排除多个/多种。单个处理器或者其它单元可以实现在权利要求中记载的若干项的功能。在互不相同的从属权利要求中记载某些措施这仅有的事实并不指示不能有利地使用这些措施的组合。权利要求中的任何附图标记不应解释为限制范围。

Claims (14)

1.一种集成电路，包括在正电源端子与负电源端子之间串联布置的第一对(11，12)开关器件，其中所述集成电路在操作模式与测试模式之间可切换，在所述操作模式中，驱动所述第一对(11，12)开关器件以将所述正电源端子或者所述负电源端子耦合到输出端子，在所述测试模式中，驱动所述集成电路上的电流源以使所需电流在所述第一对(11，12)开关器件中的第一开关器件(12)中流动。
2.根据权利要求1所述的集成电路，其中所述电流源是所述第一对开关器件中的第二开关器件(11)。
3.根据权利要求1所述的集成电路，其中所述电流源是所述集成电路上的第二对开关器件中的一个开关器件。
4.根据权利要求1所述的集成电路，其中所述电流源是多个开关器件，所述多个开关器件中的每个开关器件形成所述集成电路上的多对开关器件之一。
5.根据任一前述权利要求所述的集成电路，其中所述第一对(11，12)开关器件是一对互补MOSFET晶体管。
6.根据权利要求1-4中任一项所述的集成电路，还包括：过电流检测电路，适于当在所述操作模式中时检测在所述第一对开关器件中的所述第一开关器件中流动的过量电流并且当在所述测试模式中时驱动所述电流源以引起所述所需电流流动。
7.根据权利要求6所述的集成电路，其中所述过电流检测电路包括：跨导放大器(21)，配置成当在所述测试模式中时用代表在所述输出端子的电压与参考电压之间的差值的信号驱动所述电流源；以及电压偏移电路(22)，可控制成将偏移电压与所述差值相加或者从所述差值减去所述偏移电压。
8.根据权利要求7所述的集成电路，其中所述跨导放大器(21)和电压偏移电路(22)被配置成当在所述操作模式中时进入高阻抗状态。
9.根据权利要求1-4中任一项所述的集成电路，还包括：驱动器电路，用于当在所述操作模式中时驱动所述第一对开关器件中的第二开关器件(11)，其中所述驱动器电路被配置成当在所述测试模式中时进入高阻抗状态。
10.根据权利要求1-4中任一项所述的集成电路，还包括：模拟复用器(15)，用于测量跨所述第一对开关器件中的所述第一开关器件和/或第二开关器件的电压。
11.根据权利要求1-4中任一项所述的集成电路，其中所述第一对(11，12)开关器件形成D类音频放大器的部分或者开关模式电源控制器的部分。
12.一种测试根据任一前述权利要求所述的集成电路的方法，所述方法包括：将所述集成电路切换到所述测试模式；驱动所述集成电路上的所述电流源以使所述所需电流在所述第一对开关器件中的所述第一开关器件(12)中流动；以及根据预定测试协议分析输出信号。
13.根据权利要求12所述的方法，其中所述所需电流超过过电流限制并且所述输出信号是指示过量电流在所述第一对开关器件中的所述第一开关器件(12)中流动的过电流检测信号。
14.根据权利要求12所述的方法，其中所述输出信号是跨所述第一对开关器件中的所述第一开关器件(12)的电压。
CN201210310501.0A 2011-08-25 2012-08-23 集成电路 Active CN102955125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11178768.5A EP2562932B1 (en) 2011-08-25 2011-08-25 Integrated circuit
EP11178768.5 2011-08-25

Publications (2)

Publication Number Publication Date
CN102955125A CN102955125A (zh) 2013-03-06
CN102955125B true CN102955125B (zh) 2015-09-02

Family

ID=44735832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210310501.0A Active CN102955125B (zh) 2011-08-25 2012-08-23 集成电路

Country Status (3)

Country Link
US (1) US20130049779A1 (zh)
EP (1) EP2562932B1 (zh)
CN (1) CN102955125B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6143492B2 (ja) 2013-02-26 2017-06-07 エスアイアイ・セミコンダクタ株式会社 充放電制御回路、充放電制御装置及びバッテリ装置
US20140266290A1 (en) * 2013-03-14 2014-09-18 Bhavin Odedara Process detection circuit
JP6301188B2 (ja) * 2014-05-14 2018-03-28 エイブリック株式会社 充放電制御回路およびバッテリ装置
JP2015220771A (ja) * 2014-05-14 2015-12-07 セイコーインスツル株式会社 充放電制御回路およびバッテリ装置
ITUB20156907A1 (it) * 2015-12-07 2017-06-07 St Microelectronics Srl Amplificatore audio in classe d comprendente un circuito per leggere una corrente erogata dall'amplificatore al carico e relativo procedimento di lettura
JP6820171B2 (ja) * 2016-09-15 2021-01-27 ローム株式会社 Ｄ級アンプ回路、その制御方法、オーディオ出力装置、電子機器
EP3425795B1 (en) 2017-07-03 2021-09-01 Infineon Technologies Austria AG Class d audio amplifier with overload protection circuit
CN109901051A (zh) * 2019-03-01 2019-06-18 马鞍山创久科技股份有限公司 一种芯片动态电流测试***

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889011B2 (en) * 2008-06-30 2011-02-15 Texas Instruments Incorporated Output short circuit and load detection

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313657B1 (en) * 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
JP2000310672A (ja) * 1999-04-28 2000-11-07 Fujitsu Ltd 半導体装置
US6933743B2 (en) * 2003-11-20 2005-08-23 International Business Machines Corporation Dual mode analog differential and CMOS logic circuit
US7400191B2 (en) * 2006-04-07 2008-07-15 Manuel De Jesus Rodriguez Switching power amplifier
US8217673B2 (en) * 2009-09-02 2012-07-10 Freescale Semiconductor, Inc. Method and circuit for testing integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889011B2 (en) * 2008-06-30 2011-02-15 Texas Instruments Incorporated Output short circuit and load detection

Also Published As

Publication number Publication date
US20130049779A1 (en) 2013-02-28
CN102955125A (zh) 2013-03-06
EP2562932B1 (en) 2014-11-19
EP2562932A1 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
CN102955125B (zh) 集成电路
CN101796424B (zh) 具有减小的电流泄漏的半导体器件测试***
TWI264074B (en) Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate
CN101473237A (zh) 具有测试结构的半导体器件以及半导体器件测试方法
US20070080697A1 (en) Semiconductor device tester pin contact resistance measurement
US8779796B2 (en) Method and apparatus for device parameter measurement
US11567121B2 (en) Integrated circuit with embedded testing circuitry
KR101972629B1 (ko) 자기 센서
US10006958B2 (en) Semiconductor device and method of inspecting a semiconductor device
JP2009074850A (ja) 半導体集積回路の検査方法及び半導体集積回路
KR100370932B1 (ko) 반도체 장치
US7772875B2 (en) Input/output circuit for evaluating delay
JP2006214976A (ja) 半導体装置の検査方法および検査装置並びに半導体装置
JP3649082B2 (ja) 演算増幅器の測定回路及びその測定方法
US9470719B2 (en) Testing semiconductor devices
JP4674005B2 (ja) 電源装置、及び試験装置
TW201621333A (zh) 用於裝置的測試器、操作開關電路的方法、以及測試裝置的方法
KR100231649B1 (ko) 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법
US8330483B2 (en) Semiconductor device to detect abnormal leakage current caused by a defect
TW201433801A (zh) 調試電路及具有該調試電路之主機板
JP4909192B2 (ja) コンデンサ容量測定装置
JP4034242B2 (ja) オープン検査回路を備えた半導体装置及び該検査回路を用いたオープン検査方法
KR100608436B1 (ko) 듀얼포트 릴레이를 이용한 소자의 누설전류 측정 방법 및장치
JP2655824B2 (ja) インピーダンス測定方法およびインピーダンス測定装置
Laknaur et al. Design of a window comparator with adaptive error threshold for online testing applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant