JP3645833B2 - イメージセンサのスタックパッケージ構造 - Google Patents
イメージセンサのスタックパッケージ構造 Download PDFInfo
- Publication number
- JP3645833B2 JP3645833B2 JP2001153598A JP2001153598A JP3645833B2 JP 3645833 B2 JP3645833 B2 JP 3645833B2 JP 2001153598 A JP2001153598 A JP 2001153598A JP 2001153598 A JP2001153598 A JP 2001153598A JP 3645833 B2 JP3645833 B2 JP 3645833B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- image sensor
- package structure
- signal
- stack package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はイメージセンサのスタックパッケージ構造に係り、特に、そのうち異なる機能を有する集積回路及びイメージセンシングチップがパッケージボデー中にパッケージされて、パッケージ基板の数を減少でき、及び異なる機能を有する集積回路及びイメージセンシングチップを一体にパッケージした構造に関する。
【０００２】
【従来の技術】
一般にセンサは信号の検出に用いられ、それは光学或いはオーディオ信号とされうる。本発明のセンサはイメージ信号を受け取り、及びイメージ信号をプリント基板に伝送する電気信号に変換する。
【０００３】
一般にイメージセンサはイメージ信号を受け取りイメージ信号ををプリント基板に伝送する電気信号に変換する。イメージセンサはそれから電気的に他の集積回路に連結されて必要な機能を有する。例えば、イメージセンサはイメージセンサの発生した信号を処理するディジタル信号プロセッサに電気的に連接される。さらに、イメージセンサはまた、マイクロコントローラ、中央処理装置、或いはその他の回路に連結されて、必要な機能を有する。
【０００４】
しかし、伝統的なイメージセンサはパッケージされ、イメージセンサに対応する集積回路はイメージセンサとは別にパッケージされる必要がある。そして、パッケージされたイメージセンサ及び各種の信号処理ユニットは電気的にプリント基板に連結される。その後、イメージセンサが電気的に信号処理ユニットに、複数の配線によりそれぞれ連結される。ゆえに、個別に各信号処理ユニットとイメージセンサをパッケージするためには、複数の基板とパッケージボデーを使用する必要があり、このため製造コストが増した。さらに、プリント基板の必要エリアは各信号処理ユニットをプリント基板上に取り付ける時に信号処理ユニットより大きくなければならず、このため製品を小型化、薄型化、及び軽量化することができなかった。
【０００５】
上述の問題を解決するため、本発明ではイメージセンサのスタックパッケージ構造を提供して従来のイメージセンサによりもたらされる欠点を解決する。
【０００６】
【発明が解決しようとする課題】
ゆえに、本発明の主要な目的は、イメージセンサのスタックパッケージ構造を提供し、パッケージ素子の数とパッケージコストを減少することにある。
【０００７】
本発明の別の目的は、イメージセンサのスタックパッケージ構造を提供し、製造プロセスを簡素化及び容易とすることにある。
【０００８】
本発明のさらに別の目的は、イメージセンサのスタックパッケージ構造を提供し、イメージセンシング製品のエリアを減少することにある。
【０００９】
本発明のさらにまた別の目的は、イメージセンサのスタックパッケージ構造を提供し、イメージセンシング製品のパッケージコスト及び試験コストを減少することにある。
【００１０】
【課題を解決するための手段】
請求項１の発明は、イメージセンサをプリント基板に電気的に連結するスタックパッケージ構造において、
第１表面と該第１表面の反対に位置する第２表面を具え、該第１表面に信号入力端子が形成され、第２表面にプリント基板と電気的に連結される信号出力端子が形成された、第１基板と、
上表面と該上表面の反対に位置する下表面を具え、該下表面が第１基板の第１表面に接着され、第１基板との間にキャビティーを形成する、第２基板と、
該第１基板の第１表面上に取り付けられてキャビティー内に位置し、第１基板の第１表面の信号入力端子に電気的に連結された、集積回路と、
該第２基板の上表面に配置されて第１基板上の信号入力端子と電気的に連結された、イメージセンシングチップと、
透明層であり、イメージセンシングチップを被覆し、該イメージセンシングチップが該透明層を介してイメージ信号を受け取り、第１基板上の信号入力端子に伝送する電気信号に変換する、上記透明層と、
を具えたことを特徴とする、イメージセンサのスタックパッケージ構造としている。
請求項２の発明は、前記集積回路が信号処理ユニットとされたことを特徴とする、請求項１に記載のイメージセンサのスタックパッケージ構造としている。
請求項３の発明は、前記第２基板の上表面の周囲に投射構造が配置され、透明層が投射構造の上に配置されたことを特徴とする、請求項１に記載のイメージセンサのスタックパッケージ構造としている。
請求項４の発明は、前記透明層が透明樹脂とされたことを特徴とする、請求項１に記載のイメージセンサのスタックパッケージ構造としている。
【００１１】
【発明の実施の形態】
本発明によると、プリント基板に電気的に連結するためのイメージセンサのスタックパッケージ構造は、第１基板と、第２基板と、集積回路と、イメージセンシングチップと、透明層とを具えている。該第１基板は信号入力端子が形成された第１表面を有する。第１基板の第２表面にはプリント基板に電気的に連結される信号出力端子が形成されている。第２基板は上表面と該上表面と反対の下表面を有する。該第２基板の該下表面が第１基板の第１表面に接合され、第１基板と第２基板の間にキャビティーが形成される。該集積回路は第１基板の第１表面に取り付けられ、キャビティー内に配置され、該集積回路は第１基板の第１表面の信号入力端子に電気的に連結される。該イメージセンシングチップは第２基板の上表面に配置される。該透明層はイメージセンシングチップの上方を被覆し、イメージセンシングチップが該透明層を介してイメージ信号を受け取り、第１基板に伝送される電気信号に変換する。
【００１２】
こうして、イメージセンシング製品のイメージセンシングチップと集積回路が一体にパッケージされる。
【００１３】
【実施例】
図１に示されるように、本発明のイメージセンサのスタックパッケージ構造は、第１基板１０と、第２基板２２と、集積回路３０と、イメージセンシングチップ３４と、投射構造３８と、透明層４０とを具えている。
【００１４】
該第１基板１０は第１表面１２と該第１表面１２の反対に位置する第２表面１４とを具えている。第１基板１０の第１表面１２に信号入力端子１６が形成されている。第１基板１０の第２表面１４には信号出力端子１８が形成され、該信号出力端子１８はＢＧＡ形式に配置された金属ボールとされて、第１基板１０からの信号をプリント基板２０に伝送する。
【００１５】
第２基板２２は上表面２４と上表面２４の反対に位置する下表面２６を具えている。第２基板２２の下表面２６は第１基板１０の第１表面１２に接着され、これにより第１基板１０と第２基板２２の間にキャビティー２８が形成される。
【００１６】
集積回路３０は信号処理ユニットとされ、例えばディジタル信号プロセッサ、マイクロプロセッサ、ＣＰＵ或いはそれらに類似のものとされる。該集積回路３０は第１基板１０の第１表面１２に配置されキャビティー２８内に位置する。集積回路３０はワイヤボンディングにより第１基板１０の第１表面１２に形成された信号入力端子１６に複数のワイヤ３２を介して電気的に連結される。これにより集積回路３０が第１基板１０に電気的に連結される。もし集積回路３０がディジタル信号プロセッサとされるなら、イメージセンシングチップ３４からの信号は前もって処理されてからプリント基板２０に伝送される。
【００１７】
イメージセンシングチップ３４は第２基板２２の上表面２４に配置されて第１基板１０の第１表面１２に形成された信号入力端子１６に電気的に連結される。これによりイメージセンシングチップ３４からの信号が第１基板１０に伝送される。
【００１８】
該投射構造３８はフレームとされ第１基板１０の第１表面１２に取り付けられて集積回路３０とイメージセンシングチップ３４を包囲する。
【００１９】
該透明層４０は透明ガラスとされ、投射構造３８を被覆して集積回路３０とイメージセンシングチップ３４をシールする。イメージセンシングチップ３４は透明層４０を介してイメージ信号を受け取り、該イメージ信号を第１基板１０に伝送する電気信号に変換する。
【００２０】
図２は本発明のイメージセンサのスタックパッケージ構造の第２実施例の断面図である。第２基板２２の上表面２４に信号入力端子４２が形成されている。第２基板２２の下表面２６は第１基板１０の第１表面１２に固定される。こうして、キャビティー２８が第１基板１０と第２基板２２の間に形成される。集積回路３０が第１表面１２に配置されキャビティー２８内に位置する。そして、集積回路３０は第１基板１０の第１表面１２に形成された信号入力端子４２にワイヤボンディングされたワイヤ３２を介して電気的に連結される。
【００２１】
イメージセンシングチップ３４が第２基板２２の上表面２４に配置され、該イメージセンシングチップ３４は第２基板２２の上表面２４に形成された信号入力端子４２に電気的に連結される。
【００２２】
投射構造３８が第１基板１０の第１表面１２に固定されて集積回路３０とイメージセンシングチップ３４を包囲する。
【００２３】
透明層４０は透明ガラスとされ、投射構造３８の上に位置して集積回路３０とイメージセンシングチップ３４をシールする。該イメージセンシングチップ３４は透明層４０を介してイメージ信号を受け取り、それを第１基板１０に伝送する電気信号に変換する。
【００２４】
図３は本発明のイメージセンサのスタックパッケージ構造の第３実施例の断面図である。この実施例では透明層４０が透明樹脂とされ、それが第２基板２２の上表面２４を被覆し、ゆえに、集積回路３０とイメージセンシングチップ３４が透明層４０によりシールされる。それから、イメージセンシングチップ３４が透明層４０を介してイメージ信号を受け取り、それを第１基板１０に伝送する電気信号に変換する。
【００２５】
図４は本発明のイメージセンサのスタックパッケージ構造の第４実施例の断面図である。この実施例では支持柱４６を具え、該支持柱４６が第２基板２２の上表面２４に固定されている。逆Ｕ形の透明層４０が射出或いは加圧モールディングにより形成される。こうしてイメージセンシングチップ３４及び集積回路３０が透明層４０に被覆され、イメージ信号が透明層４０を介してイメージセンシングチップ３４に受け取られる。
【００２６】
該逆Ｕ形の透明層４０は厚く形成され、これによりイメージセンサのスタックパッケージ構造が良好な透過品質を提供する。
【００２７】
【発明の効果】
以上により、本発明は以下のような優れた点を有する。
１．イメージセンシングチップと集積回路が一体にパッケージされているため、基板形成材料を減らすことができ、ゆえにイメージセンシング製品の製造コストを削減できる。
２．イメージセンシングチップと集積回路が一体にパッケージされているため、イメージセンシング製品の区域を減少できる。
３．イメージセンシングチップと集積回路が一体にパッケージされているため、ただ一つのパッケージボデーしかない。ゆえにただ一つの試験設備しか使用する必要がなく、試験コストも減少できる。
４．イメージセンシングチップと集積回路が一体にパッケージされているため、二つのチップがたった一つのパッケージプロセスによりパッケージされる。ゆえにパッケージコストを有効に減少できる。
【００２８】
以上の説明は本発明の実施例に係るものであり、本発明の請求範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】本発明の第１実施例によるイメージセンサのスタックパッケージ構造表示図である。
【図２】本発明の第２実施例によるイメージセンサのスタックパッケージ構造表示図である。
【図３】本発明の第３実施例によるイメージセンサのスタックパッケージ構造表示図である。
【図４】本発明の第４実施例によるイメージセンサのスタックパッケージ構造表示図である。
【符号の説明】
１０ 第１基板
２２ 第２基板
３０ 集積回路
３４ イメージセンシングチップ
３８ 投射構造
４０ 透明層
１２ 第１表面
１４ 第２表面
１６ 信号入力端子
１８ 信号出力端子
２４ 上表面
２６ 下表面
２８ キャビティー
３２ ワイヤ
４２ 信号入力端子
４６ 支持柱
【発明の属する技術分野】
本発明はイメージセンサのスタックパッケージ構造に係り、特に、そのうち異なる機能を有する集積回路及びイメージセンシングチップがパッケージボデー中にパッケージされて、パッケージ基板の数を減少でき、及び異なる機能を有する集積回路及びイメージセンシングチップを一体にパッケージした構造に関する。
【０００２】
【従来の技術】
一般にセンサは信号の検出に用いられ、それは光学或いはオーディオ信号とされうる。本発明のセンサはイメージ信号を受け取り、及びイメージ信号をプリント基板に伝送する電気信号に変換する。
【０００３】
一般にイメージセンサはイメージ信号を受け取りイメージ信号ををプリント基板に伝送する電気信号に変換する。イメージセンサはそれから電気的に他の集積回路に連結されて必要な機能を有する。例えば、イメージセンサはイメージセンサの発生した信号を処理するディジタル信号プロセッサに電気的に連接される。さらに、イメージセンサはまた、マイクロコントローラ、中央処理装置、或いはその他の回路に連結されて、必要な機能を有する。
【０００４】
しかし、伝統的なイメージセンサはパッケージされ、イメージセンサに対応する集積回路はイメージセンサとは別にパッケージされる必要がある。そして、パッケージされたイメージセンサ及び各種の信号処理ユニットは電気的にプリント基板に連結される。その後、イメージセンサが電気的に信号処理ユニットに、複数の配線によりそれぞれ連結される。ゆえに、個別に各信号処理ユニットとイメージセンサをパッケージするためには、複数の基板とパッケージボデーを使用する必要があり、このため製造コストが増した。さらに、プリント基板の必要エリアは各信号処理ユニットをプリント基板上に取り付ける時に信号処理ユニットより大きくなければならず、このため製品を小型化、薄型化、及び軽量化することができなかった。
【０００５】
上述の問題を解決するため、本発明ではイメージセンサのスタックパッケージ構造を提供して従来のイメージセンサによりもたらされる欠点を解決する。
【０００６】
【発明が解決しようとする課題】
ゆえに、本発明の主要な目的は、イメージセンサのスタックパッケージ構造を提供し、パッケージ素子の数とパッケージコストを減少することにある。
【０００７】
本発明の別の目的は、イメージセンサのスタックパッケージ構造を提供し、製造プロセスを簡素化及び容易とすることにある。
【０００８】
本発明のさらに別の目的は、イメージセンサのスタックパッケージ構造を提供し、イメージセンシング製品のエリアを減少することにある。
【０００９】
本発明のさらにまた別の目的は、イメージセンサのスタックパッケージ構造を提供し、イメージセンシング製品のパッケージコスト及び試験コストを減少することにある。
【００１０】
【課題を解決するための手段】
請求項１の発明は、イメージセンサをプリント基板に電気的に連結するスタックパッケージ構造において、
第１表面と該第１表面の反対に位置する第２表面を具え、該第１表面に信号入力端子が形成され、第２表面にプリント基板と電気的に連結される信号出力端子が形成された、第１基板と、
上表面と該上表面の反対に位置する下表面を具え、該下表面が第１基板の第１表面に接着され、第１基板との間にキャビティーを形成する、第２基板と、
該第１基板の第１表面上に取り付けられてキャビティー内に位置し、第１基板の第１表面の信号入力端子に電気的に連結された、集積回路と、
該第２基板の上表面に配置されて第１基板上の信号入力端子と電気的に連結された、イメージセンシングチップと、
透明層であり、イメージセンシングチップを被覆し、該イメージセンシングチップが該透明層を介してイメージ信号を受け取り、第１基板上の信号入力端子に伝送する電気信号に変換する、上記透明層と、
を具えたことを特徴とする、イメージセンサのスタックパッケージ構造としている。
請求項２の発明は、前記集積回路が信号処理ユニットとされたことを特徴とする、請求項１に記載のイメージセンサのスタックパッケージ構造としている。
請求項３の発明は、前記第２基板の上表面の周囲に投射構造が配置され、透明層が投射構造の上に配置されたことを特徴とする、請求項１に記載のイメージセンサのスタックパッケージ構造としている。
請求項４の発明は、前記透明層が透明樹脂とされたことを特徴とする、請求項１に記載のイメージセンサのスタックパッケージ構造としている。
【００１１】
【発明の実施の形態】
本発明によると、プリント基板に電気的に連結するためのイメージセンサのスタックパッケージ構造は、第１基板と、第２基板と、集積回路と、イメージセンシングチップと、透明層とを具えている。該第１基板は信号入力端子が形成された第１表面を有する。第１基板の第２表面にはプリント基板に電気的に連結される信号出力端子が形成されている。第２基板は上表面と該上表面と反対の下表面を有する。該第２基板の該下表面が第１基板の第１表面に接合され、第１基板と第２基板の間にキャビティーが形成される。該集積回路は第１基板の第１表面に取り付けられ、キャビティー内に配置され、該集積回路は第１基板の第１表面の信号入力端子に電気的に連結される。該イメージセンシングチップは第２基板の上表面に配置される。該透明層はイメージセンシングチップの上方を被覆し、イメージセンシングチップが該透明層を介してイメージ信号を受け取り、第１基板に伝送される電気信号に変換する。
【００１２】
こうして、イメージセンシング製品のイメージセンシングチップと集積回路が一体にパッケージされる。
【００１３】
【実施例】
図１に示されるように、本発明のイメージセンサのスタックパッケージ構造は、第１基板１０と、第２基板２２と、集積回路３０と、イメージセンシングチップ３４と、投射構造３８と、透明層４０とを具えている。
【００１４】
該第１基板１０は第１表面１２と該第１表面１２の反対に位置する第２表面１４とを具えている。第１基板１０の第１表面１２に信号入力端子１６が形成されている。第１基板１０の第２表面１４には信号出力端子１８が形成され、該信号出力端子１８はＢＧＡ形式に配置された金属ボールとされて、第１基板１０からの信号をプリント基板２０に伝送する。
【００１５】
第２基板２２は上表面２４と上表面２４の反対に位置する下表面２６を具えている。第２基板２２の下表面２６は第１基板１０の第１表面１２に接着され、これにより第１基板１０と第２基板２２の間にキャビティー２８が形成される。
【００１６】
集積回路３０は信号処理ユニットとされ、例えばディジタル信号プロセッサ、マイクロプロセッサ、ＣＰＵ或いはそれらに類似のものとされる。該集積回路３０は第１基板１０の第１表面１２に配置されキャビティー２８内に位置する。集積回路３０はワイヤボンディングにより第１基板１０の第１表面１２に形成された信号入力端子１６に複数のワイヤ３２を介して電気的に連結される。これにより集積回路３０が第１基板１０に電気的に連結される。もし集積回路３０がディジタル信号プロセッサとされるなら、イメージセンシングチップ３４からの信号は前もって処理されてからプリント基板２０に伝送される。
【００１７】
イメージセンシングチップ３４は第２基板２２の上表面２４に配置されて第１基板１０の第１表面１２に形成された信号入力端子１６に電気的に連結される。これによりイメージセンシングチップ３４からの信号が第１基板１０に伝送される。
【００１８】
該投射構造３８はフレームとされ第１基板１０の第１表面１２に取り付けられて集積回路３０とイメージセンシングチップ３４を包囲する。
【００１９】
該透明層４０は透明ガラスとされ、投射構造３８を被覆して集積回路３０とイメージセンシングチップ３４をシールする。イメージセンシングチップ３４は透明層４０を介してイメージ信号を受け取り、該イメージ信号を第１基板１０に伝送する電気信号に変換する。
【００２０】
図２は本発明のイメージセンサのスタックパッケージ構造の第２実施例の断面図である。第２基板２２の上表面２４に信号入力端子４２が形成されている。第２基板２２の下表面２６は第１基板１０の第１表面１２に固定される。こうして、キャビティー２８が第１基板１０と第２基板２２の間に形成される。集積回路３０が第１表面１２に配置されキャビティー２８内に位置する。そして、集積回路３０は第１基板１０の第１表面１２に形成された信号入力端子４２にワイヤボンディングされたワイヤ３２を介して電気的に連結される。
【００２１】
イメージセンシングチップ３４が第２基板２２の上表面２４に配置され、該イメージセンシングチップ３４は第２基板２２の上表面２４に形成された信号入力端子４２に電気的に連結される。
【００２２】
投射構造３８が第１基板１０の第１表面１２に固定されて集積回路３０とイメージセンシングチップ３４を包囲する。
【００２３】
透明層４０は透明ガラスとされ、投射構造３８の上に位置して集積回路３０とイメージセンシングチップ３４をシールする。該イメージセンシングチップ３４は透明層４０を介してイメージ信号を受け取り、それを第１基板１０に伝送する電気信号に変換する。
【００２４】
図３は本発明のイメージセンサのスタックパッケージ構造の第３実施例の断面図である。この実施例では透明層４０が透明樹脂とされ、それが第２基板２２の上表面２４を被覆し、ゆえに、集積回路３０とイメージセンシングチップ３４が透明層４０によりシールされる。それから、イメージセンシングチップ３４が透明層４０を介してイメージ信号を受け取り、それを第１基板１０に伝送する電気信号に変換する。
【００２５】
図４は本発明のイメージセンサのスタックパッケージ構造の第４実施例の断面図である。この実施例では支持柱４６を具え、該支持柱４６が第２基板２２の上表面２４に固定されている。逆Ｕ形の透明層４０が射出或いは加圧モールディングにより形成される。こうしてイメージセンシングチップ３４及び集積回路３０が透明層４０に被覆され、イメージ信号が透明層４０を介してイメージセンシングチップ３４に受け取られる。
【００２６】
該逆Ｕ形の透明層４０は厚く形成され、これによりイメージセンサのスタックパッケージ構造が良好な透過品質を提供する。
【００２７】
【発明の効果】
以上により、本発明は以下のような優れた点を有する。
１．イメージセンシングチップと集積回路が一体にパッケージされているため、基板形成材料を減らすことができ、ゆえにイメージセンシング製品の製造コストを削減できる。
２．イメージセンシングチップと集積回路が一体にパッケージされているため、イメージセンシング製品の区域を減少できる。
３．イメージセンシングチップと集積回路が一体にパッケージされているため、ただ一つのパッケージボデーしかない。ゆえにただ一つの試験設備しか使用する必要がなく、試験コストも減少できる。
４．イメージセンシングチップと集積回路が一体にパッケージされているため、二つのチップがたった一つのパッケージプロセスによりパッケージされる。ゆえにパッケージコストを有効に減少できる。
【００２８】
以上の説明は本発明の実施例に係るものであり、本発明の請求範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】本発明の第１実施例によるイメージセンサのスタックパッケージ構造表示図である。
【図２】本発明の第２実施例によるイメージセンサのスタックパッケージ構造表示図である。
【図３】本発明の第３実施例によるイメージセンサのスタックパッケージ構造表示図である。
【図４】本発明の第４実施例によるイメージセンサのスタックパッケージ構造表示図である。
【符号の説明】
１０ 第１基板
２２ 第２基板
３０ 集積回路
３４ イメージセンシングチップ
３８ 投射構造
４０ 透明層
１２ 第１表面
１４ 第２表面
１６ 信号入力端子
１８ 信号出力端子
２４ 上表面
２６ 下表面
２８ キャビティー
３２ ワイヤ
４２ 信号入力端子
４６ 支持柱
Claims (4)
- イメージセンサをプリント基板に電気的に連結するスタックパッケージ構造において、
第１表面と該第１表面の反対に位置する第２表面を具え、該第１表面に信号入力端子が形成され、第２表面にプリント基板と電気的に連結される信号出力端子が形成された、第１基板と、
上表面と該上表面の反対に位置する下表面を具え、該下表面が第１基板の第１表面に接着され、第１基板との間にキャビティーを形成する、第２基板と、
該第１基板の第１表面上に取り付けられてキャビティー内に位置し、第１基板の第１表面の信号入力端子に電気的に連結された、集積回路と、
該第２基板の上表面に配置されて第１基板上の信号入力端子と電気的に連結された、イメージセンシングチップと、
透明層であり、イメージセンシングチップを被覆し、該イメージセンシングチップが該透明層を介してイメージ信号を受け取り、第１基板上の信号入力端子に伝送する電気信号に変換する、上記透明層と、
を具えたことを特徴とする、イメージセンサのスタックパッケージ構造。 - 前記集積回路が信号処理ユニットとされたことを特徴とする、請求項１に記載のイメージセンサのスタックパッケージ構造。
- 前記第２基板の上表面の周囲に投射構造が配置され、透明層が投射構造の上に配置されたことを特徴とする、請求項１に記載のイメージセンサのスタックパッケージ構造。
- 前記透明層が透明樹脂とされたことを特徴とする、請求項１に記載のイメージセンサのスタックパッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153598A JP3645833B2 (ja) | 2001-05-23 | 2001-05-23 | イメージセンサのスタックパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153598A JP3645833B2 (ja) | 2001-05-23 | 2001-05-23 | イメージセンサのスタックパッケージ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353427A JP2002353427A (ja) | 2002-12-06 |
| JP3645833B2 true JP3645833B2 (ja) | 2005-05-11 |
Family
ID=18998090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153598A Expired - Lifetime JP3645833B2 (ja) | 2001-05-23 | 2001-05-23 | イメージセンサのスタックパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645833B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049973A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electro-Mechanics Co Ltd | Ｃｍｏｓイメージセンサパッケージ |
| JP2010238821A (ja) | 2009-03-30 | 2010-10-21 | Sony Corp | 多層配線基板、スタック構造センサパッケージおよびその製造方法 |
| EP3444844B1 (en) * | 2017-08-15 | 2021-08-25 | Kingpak Technology Inc. | Stack type sensor package structure |
| CN109411487B (zh) * | 2017-08-15 | 2020-09-08 | 胜丽国际股份有限公司 | 堆叠式感测器封装结构 |
| US10340250B2 (en) | 2017-08-15 | 2019-07-02 | Kingpak Technology Inc. | Stack type sensor package structure |
| CN107808889B (zh) * | 2017-11-29 | 2023-10-20 | 苏州晶方半导体科技股份有限公司 | 叠层封装结构及封装方法 |
| CN112151564A (zh) * | 2020-11-06 | 2020-12-29 | 积高电子(无锡)有限公司 | 应用于图像传感器的叠层封装结构及封装方法 |
| CN112151563A (zh) * | 2020-11-06 | 2020-12-29 | 积高电子(无锡)有限公司 | 堆叠装配型图像感测器封装结构及封装方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846881A (ja) * | 1994-07-29 | 1996-02-16 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP3820710B2 (ja) * | 1997-11-11 | 2006-09-13 | 松下電器産業株式会社 | 撮像装置およびその製造方法 |
| JP2002223378A (ja) * | 2000-11-14 | 2002-08-09 | Toshiba Corp | 撮像装置及びその製造方法、ならびに電気機器 |
| JP2002299595A (ja) * | 2001-04-03 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP3502061B2 (ja) * | 2001-05-23 | 2004-03-02 | 勝開科技股▲ふん▼有限公司 | イメージセンサのスタックパッケージ構造 |
-
2001
- 2001-05-23 JP JP2001153598A patent/JP3645833B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353427A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627983B2 (en) | Stacked package structure of image sensor | |
| US6559539B2 (en) | Stacked package structure of image sensor | |
| US20020096729A1 (en) | Stacked package structure of image sensor | |
| US6933493B2 (en) | Image sensor having a photosensitive chip mounted to a metal sheet | |
| US6521881B2 (en) | Stacked structure of an image sensor and method for manufacturing the same | |
| US6680525B1 (en) | Stacked structure of an image sensor | |
| US6649834B1 (en) | Injection molded image sensor and a method for manufacturing the same | |
| JP3645833B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| JP3502061B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| US20060255253A1 (en) | Method for packaging an image sensor die and a package thereof | |
| US20040113286A1 (en) | Image sensor package without a frame layer | |
| JP3502062B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| US7049689B2 (en) | Chip on glass package | |
| JP3502063B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| US6791842B2 (en) | Image sensor structure | |
| KR100414224B1 (ko) | 스택 패키지 구조의 영상 센서 | |
| KR100428949B1 (ko) | 스택 패키지 구조의 영상 센서 | |
| US20040150061A1 (en) | Package structure of a photosensor | |
| US20030116817A1 (en) | Image sensor structure | |
| KR100428950B1 (ko) | 스택 구조의 영상 센서 및 그의 제조방법 | |
| GB2374727A (en) | Stacked package structure of an image sensor having a substrate with a cavity stacked on another substrate | |
| KR20020085560A (ko) | 스택 패키지 구조의 영상 센서 | |
| KR100512783B1 (ko) | 사출성형된 영상감지기 및 그의 제조방법 | |
| JPH07249729A (ja) | 電子装置 | |
| US20040211814A1 (en) | Wire bonding capillary for an image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3645833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |