JP3502063B2 - イメージセンサのスタックパッケージ構造 - Google Patents
イメージセンサのスタックパッケージ構造Info
- Publication number
- JP3502063B2 JP3502063B2 JP2001153605A JP2001153605A JP3502063B2 JP 3502063 B2 JP3502063 B2 JP 3502063B2 JP 2001153605 A JP2001153605 A JP 2001153605A JP 2001153605 A JP2001153605 A JP 2001153605A JP 3502063 B2 JP3502063 B2 JP 3502063B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- sensing chip
- image sensor
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はイメージセンサのス
タックパッケージ構造に係り、特に、そのうち異なる機
能を有する集積回路及びイメージセンシングチップがパ
ッケージボデー中にパッケージされて、パッケージ基板
の数を減少でき、及び異なる機能を有する集積回路及び
イメージセンシングチップを一体にパッケージした構造
に関する。
タックパッケージ構造に係り、特に、そのうち異なる機
能を有する集積回路及びイメージセンシングチップがパ
ッケージボデー中にパッケージされて、パッケージ基板
の数を減少でき、及び異なる機能を有する集積回路及び
イメージセンシングチップを一体にパッケージした構造
に関する。
【０００２】
【従来の技術】一般にセンサは信号の検出に用いられ、
それは光学或いはオーディオ信号とされうる。本発明の
センサはイメージ信号を受け取り、及びイメージ信号を
プリント基板に伝送する電気信号に変換する。
それは光学或いはオーディオ信号とされうる。本発明の
センサはイメージ信号を受け取り、及びイメージ信号を
プリント基板に伝送する電気信号に変換する。
【０００３】一般にイメージセンサはイメージ信号を受
け取りイメージ信号ををプリント基板に伝送する電気信
号に変換する。イメージセンサはそれから電気的に他の
集積回路に連結されて必要な機能を有する。例えば、イ
メージセンサはイメージセンサの発生した信号を処理す
るディジタル信号プロセッサに電気的に連接される。さ
らに、イメージセンサはまた、マイクロコントローラ、
中央処理装置、或いはその他の回路に連結されて、必要
な機能を有する。
け取りイメージ信号ををプリント基板に伝送する電気信
号に変換する。イメージセンサはそれから電気的に他の
集積回路に連結されて必要な機能を有する。例えば、イ
メージセンサはイメージセンサの発生した信号を処理す
るディジタル信号プロセッサに電気的に連接される。さ
らに、イメージセンサはまた、マイクロコントローラ、
中央処理装置、或いはその他の回路に連結されて、必要
な機能を有する。
【０００４】しかし、伝統的なイメージセンサはパッケ
ージされ、イメージセンサに対応する集積回路はイメー
ジセンサとは別にパッケージされる必要がある。そし
て、パッケージされたイメージセンサ及び各種の信号処
理ユニットは電気的にプリント基板に連結される。その
後、イメージセンサが電気的に信号処理ユニットに、複
数の配線によりそれぞれ連結される。ゆえに、個別に各
信号処理ユニットとイメージセンサをパッケージするた
めには、複数の基板とパッケージボデーを使用する必要
があり、このため製造コストが増した。さらに、プリン
ト基板の必要エリアは各信号処理ユニットをプリント基
板上に取り付ける時に信号処理ユニットより大きくなけ
ればならず、このため製品を小型化、薄型化、及び軽量
化することができなかった。
ージされ、イメージセンサに対応する集積回路はイメー
ジセンサとは別にパッケージされる必要がある。そし
て、パッケージされたイメージセンサ及び各種の信号処
理ユニットは電気的にプリント基板に連結される。その
後、イメージセンサが電気的に信号処理ユニットに、複
数の配線によりそれぞれ連結される。ゆえに、個別に各
信号処理ユニットとイメージセンサをパッケージするた
めには、複数の基板とパッケージボデーを使用する必要
があり、このため製造コストが増した。さらに、プリン
ト基板の必要エリアは各信号処理ユニットをプリント基
板上に取り付ける時に信号処理ユニットより大きくなけ
ればならず、このため製品を小型化、薄型化、及び軽量
化することができなかった。
【０００５】上述の問題を解決するため、本発明ではイ
メージセンサのスタックパッケージ構造を提供して従来
のイメージセンサによりもたらされる欠点を解決する。
メージセンサのスタックパッケージ構造を提供して従来
のイメージセンサによりもたらされる欠点を解決する。
【０００６】
【発明が解決しようとする課題】ゆえに、本発明の主要
な目的は、イメージセンサのスタックパッケージ構造を
提供し、パッケージ素子の数とパッケージコストを減少
することにある。
な目的は、イメージセンサのスタックパッケージ構造を
提供し、パッケージ素子の数とパッケージコストを減少
することにある。
【０００７】本発明の別の目的は、イメージセンサのス
タックパッケージ構造を提供し、製造プロセスを簡素化
及び容易とすることにある。
タックパッケージ構造を提供し、製造プロセスを簡素化
及び容易とすることにある。
【０００８】本発明のさらに別の目的は、イメージセン
サのスタックパッケージ構造を提供し、イメージセンシ
ング製品のエリアを減少することにある。
サのスタックパッケージ構造を提供し、イメージセンシ
ング製品のエリアを減少することにある。
【０００９】本発明のさらにまた別の目的は、イメージ
センサのスタックパッケージ構造を提供し、イメージセ
ンシング製品のパッケージコスト及び試験コストを減少
することにある。
センサのスタックパッケージ構造を提供し、イメージセ
ンシング製品のパッケージコスト及び試験コストを減少
することにある。
【００１０】
【課題を解決するための手段】請求項１の発明は、イメ
ージセンサをプリント基板に電気的に連結するスタック
パッケージ構造において、上表面と該上表面の反対に位
置する下表面を具え、該上表面に複数の信号入力端子が
形成され、下表面にプリント基板に電気的に連結される
信号出力端子が形成された、基板と、該基板の上表面に
取り付けられて該信号入力端子に電気的に連結される、
集積回路と、該集積回路を被覆して集積回路をパッケー
ジする、パッケージ層と、パッケージ層の上に配置され
て集積回路の上に積み重ねられ、基板の信号入力端子に
電気的に連結される、イメージセンシングチップと、イ
メージセンシングチップを被覆し、イメージ信号を透過
させてイメージセンシングチップに受け取らせる、透明
層と、を具えたことを特徴とするイメージセンサのスタ
ックパッケージ構造としている。請求項２の発明は、前
記パッケージ層が加圧モールディングにより集積回路を
被覆することを特徴とする、請求項１に記載のイメージ
センサのスタックパッケージ構造としている。請求項３
の発明は、前記基板の上表面の周囲に一つのフレームが
配置されて集積回路、パッケージ層及びイメージセンシ
ングチップを包囲し、透明層がフレームの上に配置され
たことを特徴とする、請求項１に記載のイメージセンサ
のスタックパッケージ構造としている。請求項４の発明
は、前記透明層が透明接着剤とされて集積回路、パッケ
ージ層及びイメージセンシングチップを被覆したことを
特徴とする、請求項１に記載のイメージセンサのスタッ
クパッケージ構造としている。請求項５の発明は、前記
フレームとパッケージ層が基板の上表面の上に同時に形
成されたことを特徴とする、請求項３に記載のイメージ
センサのスタックパッケージ構造としている。請求項６
の発明は、基板を提供し、基板の上に集積回路を配置し
基板に電気的に連結し、集積回路をパッケージ層で被覆
し、パッケージ層の上にイメージセンシングチップを提
供して集積回路とスタック構造を形成し、該イメージセ
ンシングチップの上方に透明層を配置してイメージセン
シングチップに透明層を透過したイメージ信号を受け取
らせるようにし、以上を含むことを特徴とする、イメー
ジセンサのスタックパッケージ構造の製造方法としてい
る。請求項７の発明は、前記フレームを、基板の周囲の
上に形成し、透明層をフレームの上に配置することを特
徴とする、請求項６に記載のイメージセンサのスタック
パッケージ構造の製造方法としている。請求項８の発明
は、前記製造方法において、パッケージ層とフレームを
基板の上に同時に形成することを特徴とする、請求項７
に記載のイメージセンサのスタックパッケージ構造の製
造方法としている。
ージセンサをプリント基板に電気的に連結するスタック
パッケージ構造において、上表面と該上表面の反対に位
置する下表面を具え、該上表面に複数の信号入力端子が
形成され、下表面にプリント基板に電気的に連結される
信号出力端子が形成された、基板と、該基板の上表面に
取り付けられて該信号入力端子に電気的に連結される、
集積回路と、該集積回路を被覆して集積回路をパッケー
ジする、パッケージ層と、パッケージ層の上に配置され
て集積回路の上に積み重ねられ、基板の信号入力端子に
電気的に連結される、イメージセンシングチップと、イ
メージセンシングチップを被覆し、イメージ信号を透過
させてイメージセンシングチップに受け取らせる、透明
層と、を具えたことを特徴とするイメージセンサのスタ
ックパッケージ構造としている。請求項２の発明は、前
記パッケージ層が加圧モールディングにより集積回路を
被覆することを特徴とする、請求項１に記載のイメージ
センサのスタックパッケージ構造としている。請求項３
の発明は、前記基板の上表面の周囲に一つのフレームが
配置されて集積回路、パッケージ層及びイメージセンシ
ングチップを包囲し、透明層がフレームの上に配置され
たことを特徴とする、請求項１に記載のイメージセンサ
のスタックパッケージ構造としている。請求項４の発明
は、前記透明層が透明接着剤とされて集積回路、パッケ
ージ層及びイメージセンシングチップを被覆したことを
特徴とする、請求項１に記載のイメージセンサのスタッ
クパッケージ構造としている。請求項５の発明は、前記
フレームとパッケージ層が基板の上表面の上に同時に形
成されたことを特徴とする、請求項３に記載のイメージ
センサのスタックパッケージ構造としている。請求項６
の発明は、基板を提供し、基板の上に集積回路を配置し
基板に電気的に連結し、集積回路をパッケージ層で被覆
し、パッケージ層の上にイメージセンシングチップを提
供して集積回路とスタック構造を形成し、該イメージセ
ンシングチップの上方に透明層を配置してイメージセン
シングチップに透明層を透過したイメージ信号を受け取
らせるようにし、以上を含むことを特徴とする、イメー
ジセンサのスタックパッケージ構造の製造方法としてい
る。請求項７の発明は、前記フレームを、基板の周囲の
上に形成し、透明層をフレームの上に配置することを特
徴とする、請求項６に記載のイメージセンサのスタック
パッケージ構造の製造方法としている。請求項８の発明
は、前記製造方法において、パッケージ層とフレームを
基板の上に同時に形成することを特徴とする、請求項７
に記載のイメージセンサのスタックパッケージ構造の製
造方法としている。
【００１１】
【発明の実施の形態】本発明によると、プリント基板に
電気的に連結するためのイメージセンサのスタックパッ
ケージ構造は、基板と、集積回路と、パッケージ層と、
イメージセンシングチップと、透明層とを具えている。
該基板は上表面と該上表面の反対に位置する下表面を具
えている。該上表面に複数の信号入力端子が形成され、
下表面にプリント基板に電気的に連結される信号出力端
子が形成されている。該集積回路は基板の上表面に取り
付けられて信号入力端子に電気的に連結される。パッケ
ージ層は集積回路を被覆して集積回路をパッケージす
る。イメージセンシングチップはパッケージ層の上に配
置されて集積回路の上に積み重ねられ、基板の信号入力
端子に電気的に連結される。該透明層はイメージセンシ
ングチップを被覆し、イメージセンシングチップが該透
明層を介してイメージ信号を受け取る。イメージセンサ
の製造方法も記載されている。この構造によりイメージ
センシングチップと集積回路が容易に一体にスタックさ
れる。
電気的に連結するためのイメージセンサのスタックパッ
ケージ構造は、基板と、集積回路と、パッケージ層と、
イメージセンシングチップと、透明層とを具えている。
該基板は上表面と該上表面の反対に位置する下表面を具
えている。該上表面に複数の信号入力端子が形成され、
下表面にプリント基板に電気的に連結される信号出力端
子が形成されている。該集積回路は基板の上表面に取り
付けられて信号入力端子に電気的に連結される。パッケ
ージ層は集積回路を被覆して集積回路をパッケージす
る。イメージセンシングチップはパッケージ層の上に配
置されて集積回路の上に積み重ねられ、基板の信号入力
端子に電気的に連結される。該透明層はイメージセンシ
ングチップを被覆し、イメージセンシングチップが該透
明層を介してイメージ信号を受け取る。イメージセンサ
の製造方法も記載されている。この構造によりイメージ
センシングチップと集積回路が容易に一体にスタックさ
れる。
【００１２】
【実施例】図１に示されるように、本発明のイメージセ
ンサのスタックパッケージ構造は、基板１０と、集積回
路１２と、パッケージ層１４と、イメージセンシングチ
ップ１６と、フレーム１８と、透明層２０と、複数のワ
イヤ２２を具えている。該基板１０は上表面２４と該上
表面２４の反対に位置する下表面２６を具えている。該
上表面２４に複数の信号入力端子２８が形成され、下表
面２６に複数の信号出力端子３０が形成されている。該
信号出力端子３０はプリント基板（図示せず）に電気的
に連結するために使用され、ＢＧＡ形式に配列された金
属ボールとされうる。
ンサのスタックパッケージ構造は、基板１０と、集積回
路１２と、パッケージ層１４と、イメージセンシングチ
ップ１６と、フレーム１８と、透明層２０と、複数のワ
イヤ２２を具えている。該基板１０は上表面２４と該上
表面２４の反対に位置する下表面２６を具えている。該
上表面２４に複数の信号入力端子２８が形成され、下表
面２６に複数の信号出力端子３０が形成されている。該
信号出力端子３０はプリント基板（図示せず）に電気的
に連結するために使用され、ＢＧＡ形式に配列された金
属ボールとされうる。
【００１３】該集積回路１２はディジタル信号プロセッ
サ、マイクロプロセッサ又はＣＰＵとされうる。集積回
路１２は基板１０の上表面２４に配置され複数のワイヤ
２２を介して信号入力端子２８に電気的に連結される。
こうして集積回路１２からの信号が基板１０に伝送され
る。
サ、マイクロプロセッサ又はＣＰＵとされうる。集積回
路１２は基板１０の上表面２４に配置され複数のワイヤ
２２を介して信号入力端子２８に電気的に連結される。
こうして集積回路１２からの信号が基板１０に伝送され
る。
【００１４】該パッケージ層１４は加圧モールィングに
より集積回路１２を被覆する。該パッケージ層１４は集
積回路１２と複数のワイヤ２２をパックし並びに保護す
るために使用される。ゆえに、ワイヤ２２はイメージセ
ンシングチップ１６が集積回路１２の上に積み重ねられ
る時にイメージセンシングチップ１６により圧迫された
り傷害を受けることがない。
より集積回路１２を被覆する。該パッケージ層１４は集
積回路１２と複数のワイヤ２２をパックし並びに保護す
るために使用される。ゆえに、ワイヤ２２はイメージセ
ンシングチップ１６が集積回路１２の上に積み重ねられ
る時にイメージセンシングチップ１６により圧迫された
り傷害を受けることがない。
【００１５】該イメージセンシングチップ１６はパッケ
ージ層１４の上に配置されて、集積回路１２と共にスタ
ック構造を形成する。イメージセンシングチップ１６は
基板１０の信号入力端子２８にワイヤ２２を介して電気
的に連結される。
ージ層１４の上に配置されて、集積回路１２と共にスタ
ック構造を形成する。イメージセンシングチップ１６は
基板１０の信号入力端子２８にワイヤ２２を介して電気
的に連結される。
【００１６】該透明層２０は透明グラス片とされうる。
該透明層２０はイメージセンシングチップ１６の上方に
配置されてそれを被覆し、これによりいイメージ信号を
透明層２０を透過して受け取る。この実施例では、フレ
ーム１８が基板１０の上表面２４の周囲に配置され、透
明層２０がフレーム１８の上に配置されてイメージセン
シングチップ１６を被覆している。
該透明層２０はイメージセンシングチップ１６の上方に
配置されてそれを被覆し、これによりいイメージ信号を
透明層２０を透過して受け取る。この実施例では、フレ
ーム１８が基板１０の上表面２４の周囲に配置され、透
明層２０がフレーム１８の上に配置されてイメージセン
シングチップ１６を被覆している。
【００１７】上述の構造の製造プロセスは以下のとおり
である。図２に示されるように、まず、集積回路１２を
基板１０の上表面２４に取り付ける。次に、複数のワイ
ヤ２２を使用し、集積回路１２を基板１０の信号入力端
子２８に電気的に連結する。それから、パッケージ層１
４で集積回路１２を被覆して集積回路１２とワイヤ２２
を保護する。続いて、フレーム１８を基板１０の上表面
２４の周囲に配置してイメージセンシングチップ１６を
被覆する透明層２０を支持する。これは図１に示される
とおりである。
である。図２に示されるように、まず、集積回路１２を
基板１０の上表面２４に取り付ける。次に、複数のワイ
ヤ２２を使用し、集積回路１２を基板１０の信号入力端
子２８に電気的に連結する。それから、パッケージ層１
４で集積回路１２を被覆して集積回路１２とワイヤ２２
を保護する。続いて、フレーム１８を基板１０の上表面
２４の周囲に配置してイメージセンシングチップ１６を
被覆する透明層２０を支持する。これは図１に示される
とおりである。
【００１８】図３に示されるように、集積回路１２を基
板１０の上表面２４に配置し、基板１０をワイヤ２２で
集積回路１２に電気的に連結する。パッケージ層１４と
フレーム１８を加圧モールディングにより基板１０の上
表面２４の上に同時に形成する。パッケージ層１４で集
積回路１２とワイヤ２２を被覆し、透明層２０を支持す
るフレーム１８を基板１０の周囲に配置する。これによ
り、製造プロセスを簡素化し、製造コストを減らすこと
ができる。
板１０の上表面２４に配置し、基板１０をワイヤ２２で
集積回路１２に電気的に連結する。パッケージ層１４と
フレーム１８を加圧モールディングにより基板１０の上
表面２４の上に同時に形成する。パッケージ層１４で集
積回路１２とワイヤ２２を被覆し、透明層２０を支持す
るフレーム１８を基板１０の周囲に配置する。これによ
り、製造プロセスを簡素化し、製造コストを減らすこと
ができる。
【００１９】図４に示されるように、イメージセンシン
グチップ１６はパッケージ層１４の上に配置され、ワイ
ヤ２２が基板１０の信号入力端子２８に電気的に連結す
る。こうしてイメージセンシングチップ１６が集積回路
１２の上に積み重ねられる。図１に戻り、透明層２０が
フレーム１８の上に取り付けられてイメージセンシング
チップ１６を被覆し、これによりイメージセンシングチ
ップ１６が透明層２０を透過したイメージ信号を受け取
る。
グチップ１６はパッケージ層１４の上に配置され、ワイ
ヤ２２が基板１０の信号入力端子２８に電気的に連結す
る。こうしてイメージセンシングチップ１６が集積回路
１２の上に積み重ねられる。図１に戻り、透明層２０が
フレーム１８の上に取り付けられてイメージセンシング
チップ１６を被覆し、これによりイメージセンシングチ
ップ１６が透明層２０を透過したイメージ信号を受け取
る。
【００２０】図５に示されるように、透明層２０は透明
接着剤とされうる。集積回路１２とイメージセンシング
チップ１６が基板１０の上表面２４の上方に積み重ねら
れて基板１０に電気的に連結された後、透明層２０が直
接イメージセンシングチップ１６、集積回路１２及びワ
イヤ２２を被覆する。こうしてイメージセンシングチッ
プ１６が透明層２０を透過してイメージ信号を受け取
る。
接着剤とされうる。集積回路１２とイメージセンシング
チップ１６が基板１０の上表面２４の上方に積み重ねら
れて基板１０に電気的に連結された後、透明層２０が直
接イメージセンシングチップ１６、集積回路１２及びワ
イヤ２２を被覆する。こうしてイメージセンシングチッ
プ１６が透明層２０を透過してイメージ信号を受け取
る。
【００２１】図６に示されるように、透明層２０はまた
逆Ｕ形の透明接着剤とされうる。それは基板１０の上表
面２４、イメージセンシングチップ１６、集積回路１２
及びワイヤ２２を被覆する。逆Ｕ形の透明接着剤の良好
な透過性により、良好な品質のイメージ信号がイメージ
センシングチップ１６に受け取られる。
逆Ｕ形の透明接着剤とされうる。それは基板１０の上表
面２４、イメージセンシングチップ１６、集積回路１２
及びワイヤ２２を被覆する。逆Ｕ形の透明接着剤の良好
な透過性により、良好な品質のイメージ信号がイメージ
センシングチップ１６に受け取られる。
【００２２】
【発明の効果】以上により、本発明のスタック構造とそ
の製造方法は以下のような優れた点を有する。 １．集積回路１２がパッケージ層１４に被覆されている
ため、イメージセンシングチップ１６が直接パッケージ
層１４の上に配置されて集積回路１２とスタック構造を
形成する。これにより、イメージセンシングチップ１６
が別の集積回路１２の上方に、任意の寸法を以て積み重
ねられる。 ２．本発明のパッケージ層１４とフレーム１８は基板１
０上に同時に形成され、パッケージプロセスが更に簡素
化されている。
の製造方法は以下のような優れた点を有する。 １．集積回路１２がパッケージ層１４に被覆されている
ため、イメージセンシングチップ１６が直接パッケージ
層１４の上に配置されて集積回路１２とスタック構造を
形成する。これにより、イメージセンシングチップ１６
が別の集積回路１２の上方に、任意の寸法を以て積み重
ねられる。 ２．本発明のパッケージ層１４とフレーム１８は基板１
０上に同時に形成され、パッケージプロセスが更に簡素
化されている。
【００２３】以上の説明は本発明の実施例に係るもので
あり、本発明の請求範囲を限定するものではなく、本発
明に基づきなしうる細部の修飾或いは改変は、いずれも
本発明の請求範囲に属するものとする。
あり、本発明の請求範囲を限定するものではなく、本発
明に基づきなしうる細部の修飾或いは改変は、いずれも
本発明の請求範囲に属するものとする。
【図１】本発明の第１実施例によるイメージセンサのス
タックパッケージ構造表示図である。
タックパッケージ構造表示図である。
【図２】図１の構造の製造ステップ表示図である。
【図３】図１の構造の製造ステップ表示図である。
【図４】図１の構造の製造ステップ表示図である。
【図５】本発明の第２実施例によるイメージセンサのス
タックパッケージ構造表示図である。
タックパッケージ構造表示図である。
【図６】本発明の第３実施例によるイメージセンサのス
タックパッケージ構造表示図である。
タックパッケージ構造表示図である。
１０ 基板
１２ 集積回路
１４ パッケージ層
１６ イメージセンシングチップ
１８ フレーム
２０ 透明層
２２ ワイヤ
２４ 上表面
２６ 下表面
２８ 信号入力端子
３０ 信号出力端子
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 27/14 Ｈ０１Ｌ 31/02 Ｂ
31/02
Ｈ０４Ｎ 5/335
(72)発明者 蔡 孟儒
台湾新竹縣竹北市泰和路84號
(56)参考文献 特開 平２−146759（ＪＰ，Ａ)
特開 平５−48826（ＪＰ，Ａ)
特開 平11−355508（ＪＰ，Ａ)
特開 平７−23173（ＪＰ，Ａ)
特開 昭63−129774（ＪＰ，Ａ)
特開 平３−224354（ＪＰ，Ａ)
特開 平７−176713（ＪＰ，Ａ)
特開 平６−169077（ＪＰ，Ａ)
特開 平５−21772（ＪＰ，Ａ)
特開 平２−159061（ＪＰ，Ａ)
特開 平１−184865（ＪＰ，Ａ)
特開 平３−62773（ＪＰ，Ａ)
特開 昭62−30060（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 1/028 - 1/036
Claims (8)
- 【請求項１】 イメージセンサをプリント基板に電気的
に連結するスタックパッケージ構造において、 上表面と該上表面の反対に位置する下表面を具え、該上
表面に複数の信号入力端子が形成され、下表面にプリン
ト基板に電気的に連結される信号出力端子が形成され
た、基板と、 該基板の上表面に取り付けられて該信号入力端子に電気
的に連結される、集積回路と、 該集積回路を被覆して集積回路をパッケージする、パッ
ケージ層と、 パッケージ層の上に配置されて集積回路の上に積み重ね
られ、基板の信号入力端子に電気的に連結される、イメ
ージセンシングチップと、 イメージセンシングチップを被覆し、イメージ信号を透
過させてイメージセンシングチップに受け取らせる、透
明層と、 を具えたことを特徴とするイメージセンサのスタックパ
ッケージ構造。 - 【請求項２】 前記パッケージ層が加圧モールディング
により集積回路を被覆することを特徴とする、請求項１
に記載のイメージセンサのスタックパッケージ構造。 - 【請求項３】 前記基板の上表面の周囲に一つのフレー
ムが配置されて集積回路、パッケージ層及びイメージセ
ンシングチップを包囲し、透明層がフレームの上に配置
されたことを特徴とする、請求項１に記載のイメージセ
ンサのスタックパッケージ構造。 - 【請求項４】 前記透明層が透明接着剤とされて集積回
路、パッケージ層及びイメージセンシングチップを被覆
したことを特徴とする、請求項１に記載のイメージセン
サのスタックパッケージ構造。 - 【請求項５】 前記フレームとパッケージ層が基板の上
表面の上に同時に形成されたことを特徴とする、請求項
３に記載のイメージセンサのスタックパッケージ構造。 - 【請求項６】 基板を提供し、 基板の上に集積回路を配置し基板に電気的に連結し、 集積回路をパッケージ層で被覆し、 パッケージ層の上にイメージセンシングチップを提供し
て集積回路とスタック構造を形成し、 該イメージセンシングチップの上方に透明層を配置して
イメージセンシングチップに透明層を透過したイメージ
信号を受け取らせるようにし、 以上を含むことを特徴とする、イメージセンサのスタッ
クパッケージ構造の製造方法。 - 【請求項７】 前記フレームを、基板の周囲の上に形成
し、透明層をフレームの上に配置することを特徴とす
る、請求項６に記載のイメージセンサのスタックパッケ
ージ構造の製造方法。 - 【請求項８】 前記製造方法において、パッケージ層と
フレームを基板の上に同時に形成することを特徴とす
る、請求項７に記載のイメージセンサのスタックパッケ
ージ構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153605A JP3502063B2 (ja) | 2001-05-23 | 2001-05-23 | イメージセンサのスタックパッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153605A JP3502063B2 (ja) | 2001-05-23 | 2001-05-23 | イメージセンサのスタックパッケージ構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368950A JP2002368950A (ja) | 2002-12-20 |
| JP3502063B2 true JP3502063B2 (ja) | 2004-03-02 |
Family
ID=18998097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153605A Expired - Lifetime JP3502063B2 (ja) | 2001-05-23 | 2001-05-23 | イメージセンサのスタックパッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3502063B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10008533B2 (en) | 2015-12-01 | 2018-06-26 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100350620C (zh) * | 2003-06-03 | 2007-11-21 | 胜开科技股份有限公司 | 影像感测器及其封装方法 |
| TWI296154B (en) | 2004-01-27 | 2008-04-21 | Casio Computer Co Ltd | Optical sensor module |
| KR100651125B1 (ko) * | 2005-03-21 | 2006-12-01 | 삼성전자주식회사 | 이중 성형된 멀티 칩 패키지 및 그 제조 방법 |
| CN112201667A (zh) * | 2020-11-06 | 2021-01-08 | 积高电子(无锡)有限公司 | 图像传感器的pop封装结构及封装方法 |
-
2001
- 2001-05-23 JP JP2001153605A patent/JP3502063B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10008533B2 (en) | 2015-12-01 | 2018-06-26 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368950A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627983B2 (en) | Stacked package structure of image sensor | |
| US6559539B2 (en) | Stacked package structure of image sensor | |
| US6521881B2 (en) | Stacked structure of an image sensor and method for manufacturing the same | |
| US20020096729A1 (en) | Stacked package structure of image sensor | |
| US6933493B2 (en) | Image sensor having a photosensitive chip mounted to a metal sheet | |
| US7227253B2 (en) | Ultra thin dual chip image sensor package structure and method for fabrication | |
| US6680525B1 (en) | Stacked structure of an image sensor | |
| JP3502061B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| JP3502063B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| US6740973B1 (en) | Stacked structure for an image sensor | |
| JP3645833B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| US20040113286A1 (en) | Image sensor package without a frame layer | |
| US20060255253A1 (en) | Method for packaging an image sensor die and a package thereof | |
| JP3502062B2 (ja) | イメージセンサのスタックパッケージ構造 | |
| US7049689B2 (en) | Chip on glass package | |
| US6791842B2 (en) | Image sensor structure | |
| KR100414224B1 (ko) | 스택 패키지 구조의 영상 센서 | |
| KR100428950B1 (ko) | 스택 구조의 영상 센서 및 그의 제조방법 | |
| US20030116817A1 (en) | Image sensor structure | |
| US20040113218A1 (en) | Photosensitive assembly with a transparent layer and method for manufacturing the same | |
| KR100428949B1 (ko) | 스택 패키지 구조의 영상 센서 | |
| US20040085743A1 (en) | Tape carrier package | |
| GB2374727A (en) | Stacked package structure of an image sensor having a substrate with a cavity stacked on another substrate | |
| US20040092083A1 (en) | Image sensor structure | |
| US20040149898A1 (en) | Injection-molded structure of an image sensor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3502063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151212 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |