JP3635854B2 - コンバータ - Google Patents
コンバータ Download PDFInfo
- Publication number
- JP3635854B2 JP3635854B2 JP10141297A JP10141297A JP3635854B2 JP 3635854 B2 JP3635854 B2 JP 3635854B2 JP 10141297 A JP10141297 A JP 10141297A JP 10141297 A JP10141297 A JP 10141297A JP 3635854 B2 JP3635854 B2 JP 3635854B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- conversion circuit
- frequency conversion
- inductor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、太陽光等によって得た直流電力を接続した負荷あるいは配電系統に適合するように変換して、負荷あるいは配電系統に供給するコンバータに関するものである。
【０００２】
【従来の技術】
従来から使用されているコンバータの一例を図１０を使用して説明する。コンバータ１は、直流電源２と、インバータ回路４・高周波トランス５・整流ブリッジ６・コイル７・周波数変換回路８と制御回路１０とによって構成している。インバータ回路４は、４個のトランジスタ４ａ・４ｂ・４ｃ・４ｄによって直流電源２が供給する直流を数１０ｋＨｚの高周波に変換している。このインバータ回路４の高周波電圧は、高周波トランス５に印加されている。高周波トランス５の２次側には、前記高周波トランス５の１次側に印加された高周波電圧と相似の高周波電圧が発生する。この高周波電圧は、２次側に接続している整流ブリッジ６・コイル７によって整流・平滑され、周波数変換回路８に加えられる。制御回路１０がインバータ回路４と周波数変換回路８を制御することによって、周波数変換回路８の出力は商用周波数の交流となるものである。この周波数変換回路８の出力は、負荷である配電系統３に供給される。
【０００３】
【発明が解決しようとする課題】
前記従来の構成のコンバータは、インバータ回路・周波数変換回路をそれぞれ４個のスイッチング素子で構成しており、また大電力に対応可能な高周波トランスを使用しているものである。このため、部品点数が多い、高周波トランスによる損失が大きい等の課題を有している。
【０００４】
【課題を解決するための手段】
スイッチング素子とインダクタを使用する簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータとしているものである。
【０００５】
【発明の実施の形態】
請求項１に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、制御手段によってスイッチング素子と周波数変換回路を駆動し、入力された直流を所定の波形に変換して接続した負荷に供給できるコンバータとしている。
【０００６】
請求項２に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、スイッチング素子のエミッタ・コレクタ間に共振コンデンサを接続するようにして、高効率で構成の簡単なコンバータとしているものである。
【０００７】
請求項３に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、制御手段によってスイッチング素子と周波数変換回路を駆動し、入力された直流を所定の波形に変換して接続した負荷に供給できるコンバータとしている。
【０００８】
請求項４に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、スイッチング素子のエミッタ・コレクタ間に共振コンデンサを接続するようにして、高効率で構成の簡単なコンバータとしているものである。
【０００９】
請求項５に記載した発明は、周波数変換回路を２組のハーフブリッジ回路を有して、周波数変換回路を構成するスイッチング素子を小型に設定できるものである。
【００１０】
【実施例】
（実施例１）
以下、本発明の第１の実施例について説明する。図１は本実施例の構成を示すブロック図である。本実施例のコンバータ１１は、太陽電池等による直流電源２を入力として受けて、この電力を所定の波形に変換して、本実施例では商用周波数に変換して系統電源３に交流電力を供給するものである。１２は共振コンデンサ１３と共に並列共振回路を構成するインダクタで、この並列共振回路に直列にスイッチング素子１４を接続している。スイッチング素子１４として本実施例ではＩＧＢＴを使用している。またスイッチング素子１４と前記並列共振回路との接続点には、ダイオード１６のアノードを接続している。ダイオード１６のカソードと前記スイッチング素子１４のエミッタ間には、周波数変換回路１７を接続している。周波数変換回路１７は、ＩＧＢＴを使用した４個のスイッチング素子１７ａ〜１７ｄをフルブリッジ型に接続して構成している。この周波数変換回路１７の出力は、波形平滑用のインダクタ１８を介して負荷である系統電源３に供給している。２１は、電圧トランス等によって構成した電圧検出手段１９とカレントトランス等によって構成した電流検出手段２０から得た情報によって、スイッチング素子１４と周波数変換回路１７を制御する制御手段である。
【００１１】
以下本実施例の動作について説明する。図示していないスイッチをオンしてコンバータ１１に直流電源２の出力を接続すると、コンバータ１１は動作を開始する。制御手段２１は、図２に示している制御信号を使用して、スイッチング素子１４と周波数変換回路１７とを制御している。すなわち、ＩＯは制御手段２１が記憶している出力電流の波形を示している。また、ＩＤは前記ＩＯとするためにダイオード１６から出力する出力電流の波形を示している。ＶＳ１は発明者らが実験を繰り返して前記ＩＤとするために、スイッチング素子１４に与えるゲート信号を示している。同様にＶＳ２・ＶＳ３・ＶＳ４・ＶＳ５は、周波数変換回路１７を構成する４個のスイッチング素子１７ａ〜１７ｄに与えるゲート信号を示している。制御手段２１によってスイッチング素子１４が制御されると、各部は図３に示すように動作する。図３の、ＶＧＥはスイッチング素子１４のゲート電圧を、ＶＣＥは同コレクタ・エミッタ間電圧を、ＶＬはインダクタ１２の電圧波形を、ＩＬは同電流波形を示している。すなわちスイッチング素子１４がオン期間ＴＯＮでオンすると、インダクタ１２には直線的に増加する電流ＩＬが流れる。このときインダクタ１２の電圧ＶＬは、直流電源２の電圧Ｅとなっている。また制御手段２１の指示によってスイッチング素子１４がオフすると、インダクタ１２と共振コンデンサ１３とは並列共振回路として動作し、ＶＬ・ＩＬは図３に示しているような高周波の共振波形となる。つまり、共振時のインダクタ１２のインダクタンスをＬ１、共振時の共振コンデンサ１３の容量をＣとすると、ＴＯＮ期間中にインダクタ１２に貯えられたエネルギーＬ１ＩＬ２／２が、共振コンデンサ１３によってＣＶＬ２／２の形で変換され、更にこの共振コンデンサ１３が貯えたＣＶＬ２１／２のエネルギーがインダクタ１２にＬ１ＩＬ２／２に変換されるものである。
【００１２】
従ってインダクタ１２からは、前記共振波形となっている電流ＩＬが出力され、この電流がダイオード１６を介して周波数変換回路１７に電流ＩＤとして加わるものである。ここで前記しているように、制御手段２１は周波数変換回路１７を構成する４個のスイッチング素子１７ａ〜１７ｄに、図２のＶＳ２〜ＶＳ５に示しているゲート電圧を供給しているものである。このため本実施例では周波数変換回路１７の出力は、前記ＩＤの極性が所定のタイミングで反転され、商用周波数の電流ＩＯとなるものである。この出力電流ＩＯは、波形平滑用のインダクタ１８を介して負荷である系統電源３に供給されるものである。
【００１３】
以上のように本実施例によれば、従来使用していた高周波トランスを使用しない非常に簡単な構成で、入力された直流電源２を周波数変換して負荷に供給することが出来るものである。このとき、前記説明では出力電流ＩＯを商用周波数としているが、もちろん商用周波数に限定するものではなく、どんな波形にでも調整できるものである。
【００１４】
また本実施例によれば、制御手段２１がスイッチング素子１４をＶＣＥが０または０付近でオンさせており、またインダクタ１２の両端に共振コンデンサ１３を接続してインダクタ１２が発生する高周波電圧を図３に示した共振波形としているため、スイッチング素子１４から発生する電磁ノイズのレベルは極めて低いものである。また、スイッチング素子１４のオンタイミングを、ＶＣＥの０または０付近としているため、スイッチング素子１４に発生するスイッチング損失も非常に小さいものとなっている。
【００１５】
また本実施例ではコンバータ１１に供給する電源を直流電源２としているが、特に直流電源に限定する必要はないものである。更にスイッチング素子１４として、本実施例ではＩＧＢＴを使用しているが、ＭＯＳＦＥＴ・トランジスタなどとしてもよいことは言うまでもない。
【００１６】
（実施例２）
次に本発明の第２の実施例について説明する。本実施例では、図４に示しているように、共振コンデンサ２９をスイッチング素子１４のコレクタ・エミッタ間に接続しているものである。この構成とすることによっても、前記実施例１が有している効果を実現できるものである。
【００１７】
つまり、例えば大電力を扱う場合にはインダクタ１２はかなり太い線径のコイルとなるもので、インダクタ１２の両端に共振コンデンサを接続することは容易ではなくなる。この点、スイッチング素子１４のコレクタ・エミッタ間に共振コンデンサ２９を接続することは例えばプリント基板等を使用することによって容易となる。
【００１８】
（実施例３）
次に本発明の第３の実施例について説明する。本実施例では、制御手段２１は、スイッチング素子１４のオンオフ時間を図５にＶＳ１として示しているようにＰＷＭ制御等によるデューティ制御を実行している。このデューティ制御を実行することによって、所望の波形を自由に得ることが出来るものである。このオンオフの比率を出力したい所定の波形に合わせて設定することによって、任意の波形の出力を得ることが出来るものである。こうして、スイッチング素子１４の出力の包絡線が所定の波形、すなわち図５にＩＤとして示している波形となるようにしているものである。
【００１９】
このため本実施例では、制御手段２１は周波数変換回路１７を構成するスイッチング素子１７ａ〜１７ｄのゲート電圧をＶＳ２〜ＶＳ５に示すように制御するだけで良いものである。すなわち、周波数変換回路１７の出力の極性を所定のタイミングで切り替えるだけの簡単な構成となるものである。こうして、周波数変換回路１７からの出力は、図５にＩＯとして示している商用周波数のサイン波形となるものである。
【００２０】
この構成とすることによって、周波数変換回路１７を構成するスイッチング素子１７ａ〜１７ｄのスイッチング損失はＯＮ損失のみとなって軽減されるものである。このためコンバータとしての総合的な損失も低減でき、極めて高効率なコンバータを実現できるとともに、スイッチング素子１７ａ〜１７ｄとして使用しているＩＧＢＴも小形のものですみ、構成の簡単なコンバータを実現できるものである。
【００２１】
（実施例４）
続いて本発明の第４の実施例について説明する。本実施例では、制御手段２１は、周波数変換回路１７の出力が所定の波形となるように、周波数変換回路１７を構成するスイッチング素子１７ａ〜１７ｄのゲート電圧を、図６のＶＳ２〜ＶＳ５に示しているようにＰＷＭ制御等のデューティ制御しているものである。
【００２２】
以下本実施例の動作について説明する。前記実施例３の構成では、スイッチング素子１４の出力点から後の周波数変換回路１７に至るまでの配線が有している分布容量やリーケージインダクタンスによって、ノイズ等による影響を受ける可能性を有している。つまり、スイッチング素子１４から出力された段階では所定の波形の出力となっているものが、前記ノイズ等によって波形が乱れたりするものである。そこで本実施例では、前記しているように周波数変換回路１７を構成するスイッチング素子１７ａ〜１７ｄのゲート電圧を、図６のＶＳ２〜ＶＳ５に示しているようにＰＷＭ制御等のデューティ制御しているものである。
【００２３】
このため本実施例によれば、高調波電流の少ない歪み率の低い、より高精度の波形出力を得るコンバータを実現するものである。
【００２４】
（実施例５）
続いて本発明の第５の実施例について説明する。本実施例では、図７に示しているように、周波数変換回路１７の出力側にインダクタ２４・２５とコンデンサ２６・２７とを備えているものである。前記インダクタ２４・コンデンサ２６と、インダクタ２５・コンデンサ２７とは共振回路を構成するように定数を設定しているものである。つまり本実施例の周波数変換回路１７は、２組のハーフブリッジ回路を備えているものである。この構成のコンバータは、周波数変換回路１７の出力段に２組の共振回路を有するようにしているため、出力段の損失が非常に小さくなって、周波数変換回路１７を構成する各スイッチング素子１７ａ〜１７ｄとして使用しているＩＧＢＴを小型に設定できるものである。なお本実施例の構成のものは、接続している負荷が単相３線式の系統電源３ａ・３ｂに接続している場合に有効である。
【００２５】
（実施例６）
続いて本発明の第６の実施例について説明する。図８は本実施例の構成を示すブロック図である。本実施例では、周波数変換回路１７をダイオード１６のカソードとインダクタ１２との間に接続しているものである。この接続しても、前記実施例１と同様に動作し、同一の効果を有するものである。
【００２６】
（実施例７）
続いて本発明の第７の実施例について説明する。図９は本実施例の構成を示すブロック図である。本実施例では周波数変換回路１７をダイオード１６のカソードとインダクタ１２との間に接続しているものである。この接続にしても前記実施例２と同様に動作し、同一の効果を有するものである。
【００２７】
【発明の効果】
請求項１に記載した発明は、スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えた構成として、構成が簡単で、電磁ノイズの発生レベルが極めて低く、スイッチング損失の発生が小さく、高周波トランスによる損失のないコンバータを実現するものである。
【００２８】
請求項２に記載した発明は、エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えた構成として、簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータを実現するものである。
【００２９】
請求項３に記載した発明は、スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えて、簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータを実現するものである。
【００３０】
請求項４に記載した発明は、エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えた構成として、簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータを実現するものである。
【００３１】
請求項５に記載した発明は、周波数変換回路は、２組のハーフブリッジ回路を有する構成として、周波数変換回路を構成するスイッチング素子を小型に設定できるコンバータを実現するものである。
【図面の簡単な説明】
【図１】 本発明の第１の実施例であるコンバータの構成を示すブロック図
【図２】 同、各部の動作を示す波形図
【図３】 同、各部の動作を示す波形図
【図４】 本発明の第２の実施例であるコンバータの構成を示すブロック図
【図５】 本発明の第３の実施例であるコンバータのスイッチング素子の制御動作を説明する波形図
【図６】 本発明の第４の実施例であるコンバータの周波数変換回路を構成するスイッチング素子の制御動作を説明する波形図
【図７】 本発明の第５の実施例であるコンバータの構成を示すブロック図
【図８】 本発明の第６の実施例であるコンバータの構成を示すブロック図
【図９】 本発明の第７の実施例であるコンバータの構成を示すブロック図
【図１０】 従来例であるコンバータの構成を示すブロック図
【符号の説明】
１２ インダクタ
１３ 共振コンデンサ
１４ スイッチング素子
１６ ダイオード
１７ 周波数変換回路
２１ 制御手段
２４ インダクタ
２５ インダクタ
２６ コンデンサ
２７ コンデンサ
２９ 共振コンデンサ
【発明の属する技術分野】
本発明は、太陽光等によって得た直流電力を接続した負荷あるいは配電系統に適合するように変換して、負荷あるいは配電系統に供給するコンバータに関するものである。
【０００２】
【従来の技術】
従来から使用されているコンバータの一例を図１０を使用して説明する。コンバータ１は、直流電源２と、インバータ回路４・高周波トランス５・整流ブリッジ６・コイル７・周波数変換回路８と制御回路１０とによって構成している。インバータ回路４は、４個のトランジスタ４ａ・４ｂ・４ｃ・４ｄによって直流電源２が供給する直流を数１０ｋＨｚの高周波に変換している。このインバータ回路４の高周波電圧は、高周波トランス５に印加されている。高周波トランス５の２次側には、前記高周波トランス５の１次側に印加された高周波電圧と相似の高周波電圧が発生する。この高周波電圧は、２次側に接続している整流ブリッジ６・コイル７によって整流・平滑され、周波数変換回路８に加えられる。制御回路１０がインバータ回路４と周波数変換回路８を制御することによって、周波数変換回路８の出力は商用周波数の交流となるものである。この周波数変換回路８の出力は、負荷である配電系統３に供給される。
【０００３】
【発明が解決しようとする課題】
前記従来の構成のコンバータは、インバータ回路・周波数変換回路をそれぞれ４個のスイッチング素子で構成しており、また大電力に対応可能な高周波トランスを使用しているものである。このため、部品点数が多い、高周波トランスによる損失が大きい等の課題を有している。
【０００４】
【課題を解決するための手段】
スイッチング素子とインダクタを使用する簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータとしているものである。
【０００５】
【発明の実施の形態】
請求項１に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、制御手段によってスイッチング素子と周波数変換回路を駆動し、入力された直流を所定の波形に変換して接続した負荷に供給できるコンバータとしている。
【０００６】
請求項２に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、スイッチング素子のエミッタ・コレクタ間に共振コンデンサを接続するようにして、高効率で構成の簡単なコンバータとしているものである。
【０００７】
請求項３に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、制御手段によってスイッチング素子と周波数変換回路を駆動し、入力された直流を所定の波形に変換して接続した負荷に供給できるコンバータとしている。
【０００８】
請求項４に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、スイッチング素子のエミッタ・コレクタ間に共振コンデンサを接続するようにして、高効率で構成の簡単なコンバータとしているものである。
【０００９】
請求項５に記載した発明は、周波数変換回路を２組のハーフブリッジ回路を有して、周波数変換回路を構成するスイッチング素子を小型に設定できるものである。
【００１０】
【実施例】
（実施例１）
以下、本発明の第１の実施例について説明する。図１は本実施例の構成を示すブロック図である。本実施例のコンバータ１１は、太陽電池等による直流電源２を入力として受けて、この電力を所定の波形に変換して、本実施例では商用周波数に変換して系統電源３に交流電力を供給するものである。１２は共振コンデンサ１３と共に並列共振回路を構成するインダクタで、この並列共振回路に直列にスイッチング素子１４を接続している。スイッチング素子１４として本実施例ではＩＧＢＴを使用している。またスイッチング素子１４と前記並列共振回路との接続点には、ダイオード１６のアノードを接続している。ダイオード１６のカソードと前記スイッチング素子１４のエミッタ間には、周波数変換回路１７を接続している。周波数変換回路１７は、ＩＧＢＴを使用した４個のスイッチング素子１７ａ〜１７ｄをフルブリッジ型に接続して構成している。この周波数変換回路１７の出力は、波形平滑用のインダクタ１８を介して負荷である系統電源３に供給している。２１は、電圧トランス等によって構成した電圧検出手段１９とカレントトランス等によって構成した電流検出手段２０から得た情報によって、スイッチング素子１４と周波数変換回路１７を制御する制御手段である。
【００１１】
以下本実施例の動作について説明する。図示していないスイッチをオンしてコンバータ１１に直流電源２の出力を接続すると、コンバータ１１は動作を開始する。制御手段２１は、図２に示している制御信号を使用して、スイッチング素子１４と周波数変換回路１７とを制御している。すなわち、ＩＯは制御手段２１が記憶している出力電流の波形を示している。また、ＩＤは前記ＩＯとするためにダイオード１６から出力する出力電流の波形を示している。ＶＳ１は発明者らが実験を繰り返して前記ＩＤとするために、スイッチング素子１４に与えるゲート信号を示している。同様にＶＳ２・ＶＳ３・ＶＳ４・ＶＳ５は、周波数変換回路１７を構成する４個のスイッチング素子１７ａ〜１７ｄに与えるゲート信号を示している。制御手段２１によってスイッチング素子１４が制御されると、各部は図３に示すように動作する。図３の、ＶＧＥはスイッチング素子１４のゲート電圧を、ＶＣＥは同コレクタ・エミッタ間電圧を、ＶＬはインダクタ１２の電圧波形を、ＩＬは同電流波形を示している。すなわちスイッチング素子１４がオン期間ＴＯＮでオンすると、インダクタ１２には直線的に増加する電流ＩＬが流れる。このときインダクタ１２の電圧ＶＬは、直流電源２の電圧Ｅとなっている。また制御手段２１の指示によってスイッチング素子１４がオフすると、インダクタ１２と共振コンデンサ１３とは並列共振回路として動作し、ＶＬ・ＩＬは図３に示しているような高周波の共振波形となる。つまり、共振時のインダクタ１２のインダクタンスをＬ１、共振時の共振コンデンサ１３の容量をＣとすると、ＴＯＮ期間中にインダクタ１２に貯えられたエネルギーＬ１ＩＬ２／２が、共振コンデンサ１３によってＣＶＬ２／２の形で変換され、更にこの共振コンデンサ１３が貯えたＣＶＬ２１／２のエネルギーがインダクタ１２にＬ１ＩＬ２／２に変換されるものである。
【００１２】
従ってインダクタ１２からは、前記共振波形となっている電流ＩＬが出力され、この電流がダイオード１６を介して周波数変換回路１７に電流ＩＤとして加わるものである。ここで前記しているように、制御手段２１は周波数変換回路１７を構成する４個のスイッチング素子１７ａ〜１７ｄに、図２のＶＳ２〜ＶＳ５に示しているゲート電圧を供給しているものである。このため本実施例では周波数変換回路１７の出力は、前記ＩＤの極性が所定のタイミングで反転され、商用周波数の電流ＩＯとなるものである。この出力電流ＩＯは、波形平滑用のインダクタ１８を介して負荷である系統電源３に供給されるものである。
【００１３】
以上のように本実施例によれば、従来使用していた高周波トランスを使用しない非常に簡単な構成で、入力された直流電源２を周波数変換して負荷に供給することが出来るものである。このとき、前記説明では出力電流ＩＯを商用周波数としているが、もちろん商用周波数に限定するものではなく、どんな波形にでも調整できるものである。
【００１４】
また本実施例によれば、制御手段２１がスイッチング素子１４をＶＣＥが０または０付近でオンさせており、またインダクタ１２の両端に共振コンデンサ１３を接続してインダクタ１２が発生する高周波電圧を図３に示した共振波形としているため、スイッチング素子１４から発生する電磁ノイズのレベルは極めて低いものである。また、スイッチング素子１４のオンタイミングを、ＶＣＥの０または０付近としているため、スイッチング素子１４に発生するスイッチング損失も非常に小さいものとなっている。
【００１５】
また本実施例ではコンバータ１１に供給する電源を直流電源２としているが、特に直流電源に限定する必要はないものである。更にスイッチング素子１４として、本実施例ではＩＧＢＴを使用しているが、ＭＯＳＦＥＴ・トランジスタなどとしてもよいことは言うまでもない。
【００１６】
（実施例２）
次に本発明の第２の実施例について説明する。本実施例では、図４に示しているように、共振コンデンサ２９をスイッチング素子１４のコレクタ・エミッタ間に接続しているものである。この構成とすることによっても、前記実施例１が有している効果を実現できるものである。
【００１７】
つまり、例えば大電力を扱う場合にはインダクタ１２はかなり太い線径のコイルとなるもので、インダクタ１２の両端に共振コンデンサを接続することは容易ではなくなる。この点、スイッチング素子１４のコレクタ・エミッタ間に共振コンデンサ２９を接続することは例えばプリント基板等を使用することによって容易となる。
【００１８】
（実施例３）
次に本発明の第３の実施例について説明する。本実施例では、制御手段２１は、スイッチング素子１４のオンオフ時間を図５にＶＳ１として示しているようにＰＷＭ制御等によるデューティ制御を実行している。このデューティ制御を実行することによって、所望の波形を自由に得ることが出来るものである。このオンオフの比率を出力したい所定の波形に合わせて設定することによって、任意の波形の出力を得ることが出来るものである。こうして、スイッチング素子１４の出力の包絡線が所定の波形、すなわち図５にＩＤとして示している波形となるようにしているものである。
【００１９】
このため本実施例では、制御手段２１は周波数変換回路１７を構成するスイッチング素子１７ａ〜１７ｄのゲート電圧をＶＳ２〜ＶＳ５に示すように制御するだけで良いものである。すなわち、周波数変換回路１７の出力の極性を所定のタイミングで切り替えるだけの簡単な構成となるものである。こうして、周波数変換回路１７からの出力は、図５にＩＯとして示している商用周波数のサイン波形となるものである。
【００２０】
この構成とすることによって、周波数変換回路１７を構成するスイッチング素子１７ａ〜１７ｄのスイッチング損失はＯＮ損失のみとなって軽減されるものである。このためコンバータとしての総合的な損失も低減でき、極めて高効率なコンバータを実現できるとともに、スイッチング素子１７ａ〜１７ｄとして使用しているＩＧＢＴも小形のものですみ、構成の簡単なコンバータを実現できるものである。
【００２１】
（実施例４）
続いて本発明の第４の実施例について説明する。本実施例では、制御手段２１は、周波数変換回路１７の出力が所定の波形となるように、周波数変換回路１７を構成するスイッチング素子１７ａ〜１７ｄのゲート電圧を、図６のＶＳ２〜ＶＳ５に示しているようにＰＷＭ制御等のデューティ制御しているものである。
【００２２】
以下本実施例の動作について説明する。前記実施例３の構成では、スイッチング素子１４の出力点から後の周波数変換回路１７に至るまでの配線が有している分布容量やリーケージインダクタンスによって、ノイズ等による影響を受ける可能性を有している。つまり、スイッチング素子１４から出力された段階では所定の波形の出力となっているものが、前記ノイズ等によって波形が乱れたりするものである。そこで本実施例では、前記しているように周波数変換回路１７を構成するスイッチング素子１７ａ〜１７ｄのゲート電圧を、図６のＶＳ２〜ＶＳ５に示しているようにＰＷＭ制御等のデューティ制御しているものである。
【００２３】
このため本実施例によれば、高調波電流の少ない歪み率の低い、より高精度の波形出力を得るコンバータを実現するものである。
【００２４】
（実施例５）
続いて本発明の第５の実施例について説明する。本実施例では、図７に示しているように、周波数変換回路１７の出力側にインダクタ２４・２５とコンデンサ２６・２７とを備えているものである。前記インダクタ２４・コンデンサ２６と、インダクタ２５・コンデンサ２７とは共振回路を構成するように定数を設定しているものである。つまり本実施例の周波数変換回路１７は、２組のハーフブリッジ回路を備えているものである。この構成のコンバータは、周波数変換回路１７の出力段に２組の共振回路を有するようにしているため、出力段の損失が非常に小さくなって、周波数変換回路１７を構成する各スイッチング素子１７ａ〜１７ｄとして使用しているＩＧＢＴを小型に設定できるものである。なお本実施例の構成のものは、接続している負荷が単相３線式の系統電源３ａ・３ｂに接続している場合に有効である。
【００２５】
（実施例６）
続いて本発明の第６の実施例について説明する。図８は本実施例の構成を示すブロック図である。本実施例では、周波数変換回路１７をダイオード１６のカソードとインダクタ１２との間に接続しているものである。この接続しても、前記実施例１と同様に動作し、同一の効果を有するものである。
【００２６】
（実施例７）
続いて本発明の第７の実施例について説明する。図９は本実施例の構成を示すブロック図である。本実施例では周波数変換回路１７をダイオード１６のカソードとインダクタ１２との間に接続しているものである。この接続にしても前記実施例２と同様に動作し、同一の効果を有するものである。
【００２７】
【発明の効果】
請求項１に記載した発明は、スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えた構成として、構成が簡単で、電磁ノイズの発生レベルが極めて低く、スイッチング損失の発生が小さく、高周波トランスによる損失のないコンバータを実現するものである。
【００２８】
請求項２に記載した発明は、エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えた構成として、簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータを実現するものである。
【００２９】
請求項３に記載した発明は、スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えて、簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータを実現するものである。
【００３０】
請求項４に記載した発明は、エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えた構成として、簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータを実現するものである。
【００３１】
請求項５に記載した発明は、周波数変換回路は、２組のハーフブリッジ回路を有する構成として、周波数変換回路を構成するスイッチング素子を小型に設定できるコンバータを実現するものである。
【図面の簡単な説明】
【図１】 本発明の第１の実施例であるコンバータの構成を示すブロック図
【図２】 同、各部の動作を示す波形図
【図３】 同、各部の動作を示す波形図
【図４】 本発明の第２の実施例であるコンバータの構成を示すブロック図
【図５】 本発明の第３の実施例であるコンバータのスイッチング素子の制御動作を説明する波形図
【図６】 本発明の第４の実施例であるコンバータの周波数変換回路を構成するスイッチング素子の制御動作を説明する波形図
【図７】 本発明の第５の実施例であるコンバータの構成を示すブロック図
【図８】 本発明の第６の実施例であるコンバータの構成を示すブロック図
【図９】 本発明の第７の実施例であるコンバータの構成を示すブロック図
【図１０】 従来例であるコンバータの構成を示すブロック図
【符号の説明】
１２ インダクタ
１３ 共振コンデンサ
１４ スイッチング素子
１６ ダイオード
１７ 周波数変換回路
２１ 制御手段
２４ インダクタ
２５ インダクタ
２６ コンデンサ
２７ コンデンサ
２９ 共振コンデンサ
Claims (5)
- スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備え、前記制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにしたコンバータ。
- エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備え、前記制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにしたコンバータ。
- スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備え、前記制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにしたコンバータ。
- エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備え、前記制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が０または０付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにしたコンバータ。
- 周波数変換回路は、２組のハーフブリッジ回路を有する請求項１から６のいずれか１項に記載したコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141297A JP3635854B2 (ja) | 1997-04-18 | 1997-04-18 | コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10141297A JP3635854B2 (ja) | 1997-04-18 | 1997-04-18 | コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10295085A JPH10295085A (ja) | 1998-11-04 |
| JP3635854B2 true JP3635854B2 (ja) | 2005-04-06 |
Family
ID=14300006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10141297A Expired - Fee Related JP3635854B2 (ja) | 1997-04-18 | 1997-04-18 | コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635854B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6947658B2 (ja) * | 2018-02-15 | 2021-10-13 | 東海旅客鉄道株式会社 | 直列多重インバータ装置およびその制御方法 |
-
1997
- 1997-04-18 JP JP10141297A patent/JP3635854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10295085A (ja) | 1998-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796598A (en) | Voltage-converting circuit for the power supply of an electrical consumer of high output, particularly a bobbin winding machine | |
| Gu et al. | Three-level LLC series resonant DC/DC converter | |
| Borage et al. | A full-bridge DC–DC converter withzero-voltage-switching overthe entire conversion range | |
| US7961482B2 (en) | Bi-directional HEMT/GaN half-bridge circuit | |
| US8243476B2 (en) | HEMT/GaN half-bridge circuit | |
| US8018279B2 (en) | Class D amplifier circuit with bi-directional power switch | |
| JPH07118915B2 (ja) | 共振型ｄｃ−ｄｃコンバ−タ | |
| US20100226154A1 (en) | Power converters | |
| JP2003324956A (ja) | 直列共振型ブリッジインバータ回路の制御方法及び直列共振型ブリッジインバータ回路 | |
| CN109661072B (zh) | Llc谐振变换器、led驱动电路及其控制方法 | |
| JP2012050264A (ja) | 負荷駆動装置 | |
| JP2011097688A (ja) | 電力変換装置及び電力変換方法 | |
| Kang et al. | ZVZCS single-stage PFC AC-to-DC half-bridge converter | |
| JP2000278943A (ja) | スイッチング電源装置 | |
| JP2007221915A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004514391A (ja) | Ａｃ／ｄｃコンバータ | |
| Babaei et al. | High step-down bridgeless Sepic/Cuk PFC rectifiers with improved efficiency and reduced current stress | |
| US6046914A (en) | AC/DC converter | |
| CN209930559U (zh) | Llc谐振变换器和led驱动电路 | |
| CN108768146A (zh) | 功率变换器及其控制电路和控制方法 | |
| JP3635854B2 (ja) | コンバータ | |
| US11309806B2 (en) | Modified pulse-width modulation control zero-voltage-switching power inversion circuits | |
| Nayak | Low MOSFET count isolated DC–AC converter | |
| JP3753978B2 (ja) | Ｄｃ−ｄｃコンバータ制御方法 | |
| JP3555320B2 (ja) | コンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |