JP3635854B2 - コンバータ - Google Patents
コンバータ Download PDFInfo
- Publication number
- JP3635854B2 JP3635854B2 JP10141297A JP10141297A JP3635854B2 JP 3635854 B2 JP3635854 B2 JP 3635854B2 JP 10141297 A JP10141297 A JP 10141297A JP 10141297 A JP10141297 A JP 10141297A JP 3635854 B2 JP3635854 B2 JP 3635854B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- conversion circuit
- frequency conversion
- inductor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、太陽光等によって得た直流電力を接続した負荷あるいは配電系統に適合するように変換して、負荷あるいは配電系統に供給するコンバータに関するものである。
【0002】
【従来の技術】
従来から使用されているコンバータの一例を図10を使用して説明する。コンバータ1は、直流電源2と、インバータ回路4・高周波トランス5・整流ブリッジ6・コイル7・周波数変換回路8と制御回路10とによって構成している。インバータ回路4は、4個のトランジスタ4a・4b・4c・4dによって直流電源2が供給する直流を数10kHzの高周波に変換している。このインバータ回路4の高周波電圧は、高周波トランス5に印加されている。高周波トランス5の2次側には、前記高周波トランス5の1次側に印加された高周波電圧と相似の高周波電圧が発生する。この高周波電圧は、2次側に接続している整流ブリッジ6・コイル7によって整流・平滑され、周波数変換回路8に加えられる。制御回路10がインバータ回路4と周波数変換回路8を制御することによって、周波数変換回路8の出力は商用周波数の交流となるものである。この周波数変換回路8の出力は、負荷である配電系統3に供給される。
【0003】
【発明が解決しようとする課題】
前記従来の構成のコンバータは、インバータ回路・周波数変換回路をそれぞれ4個のスイッチング素子で構成しており、また大電力に対応可能な高周波トランスを使用しているものである。このため、部品点数が多い、高周波トランスによる損失が大きい等の課題を有している。
【0004】
【課題を解決するための手段】
スイッチング素子とインダクタを使用する簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータとしているものである。
【0005】
【発明の実施の形態】
請求項1に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が0または0付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、制御手段によってスイッチング素子と周波数変換回路を駆動し、入力された直流を所定の波形に変換して接続した負荷に供給できるコンバータとしている。
【0006】
請求項2に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が0または0付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、スイッチング素子のエミッタ・コレクタ間に共振コンデンサを接続するようにして、高効率で構成の簡単なコンバータとしているものである。
【0007】
請求項3に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が0または0付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、制御手段によってスイッチング素子と周波数変換回路を駆動し、入力された直流を所定の波形に変換して接続した負荷に供給できるコンバータとしている。
【0008】
請求項4に記載した発明は、制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が0または0付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにし、スイッチング素子のエミッタ・コレクタ間に共振コンデンサを接続するようにして、高効率で構成の簡単なコンバータとしているものである。
【0009】
請求項5に記載した発明は、周波数変換回路を2組のハーフブリッジ回路を有して、周波数変換回路を構成するスイッチング素子を小型に設定できるものである。
【0010】
【実施例】
(実施例1)
以下、本発明の第1の実施例について説明する。図1は本実施例の構成を示すブロック図である。本実施例のコンバータ11は、太陽電池等による直流電源2を入力として受けて、この電力を所定の波形に変換して、本実施例では商用周波数に変換して系統電源3に交流電力を供給するものである。12は共振コンデンサ13と共に並列共振回路を構成するインダクタで、この並列共振回路に直列にスイッチング素子14を接続している。スイッチング素子14として本実施例ではIGBTを使用している。またスイッチング素子14と前記並列共振回路との接続点には、ダイオード16のアノードを接続している。ダイオード16のカソードと前記スイッチング素子14のエミッタ間には、周波数変換回路17を接続している。周波数変換回路17は、IGBTを使用した4個のスイッチング素子17a〜17dをフルブリッジ型に接続して構成している。この周波数変換回路17の出力は、波形平滑用のインダクタ18を介して負荷である系統電源3に供給している。21は、電圧トランス等によって構成した電圧検出手段19とカレントトランス等によって構成した電流検出手段20から得た情報によって、スイッチング素子14と周波数変換回路17を制御する制御手段である。
【0011】
以下本実施例の動作について説明する。図示していないスイッチをオンしてコンバータ11に直流電源2の出力を接続すると、コンバータ11は動作を開始する。制御手段21は、図2に示している制御信号を使用して、スイッチング素子14と周波数変換回路17とを制御している。すなわち、IOは制御手段21が記憶している出力電流の波形を示している。また、IDは前記IOとするためにダイオード16から出力する出力電流の波形を示している。VS1は発明者らが実験を繰り返して前記IDとするために、スイッチング素子14に与えるゲート信号を示している。同様にVS2・VS3・VS4・VS5は、周波数変換回路17を構成する4個のスイッチング素子17a〜17dに与えるゲート信号を示している。制御手段21によってスイッチング素子14が制御されると、各部は図3に示すように動作する。図3の、VGEはスイッチング素子14のゲート電圧を、VCEは同コレクタ・エミッタ間電圧を、VLはインダクタ12の電圧波形を、ILは同電流波形を示している。すなわちスイッチング素子14がオン期間TONでオンすると、インダクタ12には直線的に増加する電流ILが流れる。このときインダクタ12の電圧VLは、直流電源2の電圧Eとなっている。また制御手段21の指示によってスイッチング素子14がオフすると、インダクタ12と共振コンデンサ13とは並列共振回路として動作し、VL・ILは図3に示しているような高周波の共振波形となる。つまり、共振時のインダクタ12のインダクタンスをL1、共振時の共振コンデンサ13の容量をCとすると、TON期間中にインダクタ12に貯えられたエネルギーL1IL2/2が、共振コンデンサ13によってCVL2/2の形で変換され、更にこの共振コンデンサ13が貯えたCVL21/2のエネルギーがインダクタ12にL1IL2/2に変換されるものである。
【0012】
従ってインダクタ12からは、前記共振波形となっている電流ILが出力され、この電流がダイオード16を介して周波数変換回路17に電流IDとして加わるものである。ここで前記しているように、制御手段21は周波数変換回路17を構成する4個のスイッチング素子17a〜17dに、図2のVS2〜VS5に示しているゲート電圧を供給しているものである。このため本実施例では周波数変換回路17の出力は、前記IDの極性が所定のタイミングで反転され、商用周波数の電流IOとなるものである。この出力電流IOは、波形平滑用のインダクタ18を介して負荷である系統電源3に供給されるものである。
【0013】
以上のように本実施例によれば、従来使用していた高周波トランスを使用しない非常に簡単な構成で、入力された直流電源2を周波数変換して負荷に供給することが出来るものである。このとき、前記説明では出力電流IOを商用周波数としているが、もちろん商用周波数に限定するものではなく、どんな波形にでも調整できるものである。
【0014】
また本実施例によれば、制御手段21がスイッチング素子14をVCEが0または0付近でオンさせており、またインダクタ12の両端に共振コンデンサ13を接続してインダクタ12が発生する高周波電圧を図3に示した共振波形としているため、スイッチング素子14から発生する電磁ノイズのレベルは極めて低いものである。また、スイッチング素子14のオンタイミングを、VCEの0または0付近としているため、スイッチング素子14に発生するスイッチング損失も非常に小さいものとなっている。
【0015】
また本実施例ではコンバータ11に供給する電源を直流電源2としているが、特に直流電源に限定する必要はないものである。更にスイッチング素子14として、本実施例ではIGBTを使用しているが、MOSFET・トランジスタなどとしてもよいことは言うまでもない。
【0016】
(実施例2)
次に本発明の第2の実施例について説明する。本実施例では、図4に示しているように、共振コンデンサ29をスイッチング素子14のコレクタ・エミッタ間に接続しているものである。この構成とすることによっても、前記実施例1が有している効果を実現できるものである。
【0017】
つまり、例えば大電力を扱う場合にはインダクタ12はかなり太い線径のコイルとなるもので、インダクタ12の両端に共振コンデンサを接続することは容易ではなくなる。この点、スイッチング素子14のコレクタ・エミッタ間に共振コンデンサ29を接続することは例えばプリント基板等を使用することによって容易となる。
【0018】
(実施例3)
次に本発明の第3の実施例について説明する。本実施例では、制御手段21は、スイッチング素子14のオンオフ時間を図5にVS1として示しているようにPWM制御等によるデューティ制御を実行している。このデューティ制御を実行することによって、所望の波形を自由に得ることが出来るものである。このオンオフの比率を出力したい所定の波形に合わせて設定することによって、任意の波形の出力を得ることが出来るものである。こうして、スイッチング素子14の出力の包絡線が所定の波形、すなわち図5にIDとして示している波形となるようにしているものである。
【0019】
このため本実施例では、制御手段21は周波数変換回路17を構成するスイッチング素子17a〜17dのゲート電圧をVS2〜VS5に示すように制御するだけで良いものである。すなわち、周波数変換回路17の出力の極性を所定のタイミングで切り替えるだけの簡単な構成となるものである。こうして、周波数変換回路17からの出力は、図5にIOとして示している商用周波数のサイン波形となるものである。
【0020】
この構成とすることによって、周波数変換回路17を構成するスイッチング素子17a〜17dのスイッチング損失はON損失のみとなって軽減されるものである。このためコンバータとしての総合的な損失も低減でき、極めて高効率なコンバータを実現できるとともに、スイッチング素子17a〜17dとして使用しているIGBTも小形のものですみ、構成の簡単なコンバータを実現できるものである。
【0021】
(実施例4)
続いて本発明の第4の実施例について説明する。本実施例では、制御手段21は、周波数変換回路17の出力が所定の波形となるように、周波数変換回路17を構成するスイッチング素子17a〜17dのゲート電圧を、図6のVS2〜VS5に示しているようにPWM制御等のデューティ制御しているものである。
【0022】
以下本実施例の動作について説明する。前記実施例3の構成では、スイッチング素子14の出力点から後の周波数変換回路17に至るまでの配線が有している分布容量やリーケージインダクタンスによって、ノイズ等による影響を受ける可能性を有している。つまり、スイッチング素子14から出力された段階では所定の波形の出力となっているものが、前記ノイズ等によって波形が乱れたりするものである。そこで本実施例では、前記しているように周波数変換回路17を構成するスイッチング素子17a〜17dのゲート電圧を、図6のVS2〜VS5に示しているようにPWM制御等のデューティ制御しているものである。
【0023】
このため本実施例によれば、高調波電流の少ない歪み率の低い、より高精度の波形出力を得るコンバータを実現するものである。
【0024】
(実施例5)
続いて本発明の第5の実施例について説明する。本実施例では、図7に示しているように、周波数変換回路17の出力側にインダクタ24・25とコンデンサ26・27とを備えているものである。前記インダクタ24・コンデンサ26と、インダクタ25・コンデンサ27とは共振回路を構成するように定数を設定しているものである。つまり本実施例の周波数変換回路17は、2組のハーフブリッジ回路を備えているものである。この構成のコンバータは、周波数変換回路17の出力段に2組の共振回路を有するようにしているため、出力段の損失が非常に小さくなって、周波数変換回路17を構成する各スイッチング素子17a〜17dとして使用しているIGBTを小型に設定できるものである。なお本実施例の構成のものは、接続している負荷が単相3線式の系統電源3a・3bに接続している場合に有効である。
【0025】
(実施例6)
続いて本発明の第6の実施例について説明する。図8は本実施例の構成を示すブロック図である。本実施例では、周波数変換回路17をダイオード16のカソードとインダクタ12との間に接続しているものである。この接続しても、前記実施例1と同様に動作し、同一の効果を有するものである。
【0026】
(実施例7)
続いて本発明の第7の実施例について説明する。図9は本実施例の構成を示すブロック図である。本実施例では周波数変換回路17をダイオード16のカソードとインダクタ12との間に接続しているものである。この接続にしても前記実施例2と同様に動作し、同一の効果を有するものである。
【0027】
【発明の効果】
請求項1に記載した発明は、スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えた構成として、構成が簡単で、電磁ノイズの発生レベルが極めて低く、スイッチング損失の発生が小さく、高周波トランスによる損失のないコンバータを実現するものである。
【0028】
請求項2に記載した発明は、エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えた構成として、簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータを実現するものである。
【0029】
請求項3に記載した発明は、スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えて、簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータを実現するものである。
【0030】
請求項4に記載した発明は、エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備えた構成として、簡単な構成で、電磁ノイズの発生レベルが極めて低く、電力損失の発生の小さい高効率のコンバータを実現するものである。
【0031】
請求項5に記載した発明は、周波数変換回路は、2組のハーフブリッジ回路を有する構成として、周波数変換回路を構成するスイッチング素子を小型に設定できるコンバータを実現するものである。
【図面の簡単な説明】
【図1】 本発明の第1の実施例であるコンバータの構成を示すブロック図
【図2】 同、各部の動作を示す波形図
【図3】 同、各部の動作を示す波形図
【図4】 本発明の第2の実施例であるコンバータの構成を示すブロック図
【図5】 本発明の第3の実施例であるコンバータのスイッチング素子の制御動作を説明する波形図
【図6】 本発明の第4の実施例であるコンバータの周波数変換回路を構成するスイッチング素子の制御動作を説明する波形図
【図7】 本発明の第5の実施例であるコンバータの構成を示すブロック図
【図8】 本発明の第6の実施例であるコンバータの構成を示すブロック図
【図9】 本発明の第7の実施例であるコンバータの構成を示すブロック図
【図10】 従来例であるコンバータの構成を示すブロック図
【符号の説明】
12 インダクタ
13 共振コンデンサ
14 スイッチング素子
16 ダイオード
17 周波数変換回路
21 制御手段
24 インダクタ
25 インダクタ
26 コンデンサ
27 コンデンサ
29 共振コンデンサ
Claims (5)
- スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備え、前記制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が0または0付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにしたコンバータ。
- エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記スイッチング素子の間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備え、前記制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が0または0付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにしたコンバータ。
- スイッチング素子と、スイッチング素子に直列に接続したインダクタと共振コンデンサによる並列共振回路と、前記スイッチング素子と並列共振回路との接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備え、前記制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が0または0付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにしたコンバータ。
- エミッタ・コレクタ間に共振コンデンサを接続したスイッチング素子と、スイッチング素子に直列に接続したインダクタと、スイッチング素子とインダクタとの接続点にアノードを接続したダイオードと、前記ダイオードのカソードと前記インダクタの間に接続した周波数変換回路と、前記スイッチング素子と周波数変換回路とを制御する制御手段を備え、前記制御手段は、前記スイッチング素子をスイッチング素子のコレクタ・エミッタ間電圧が0または0付近でオンさせ、かつ、前記スイッチング素子のオンオフ時間を制御してスイッチング素子の出力の包絡線が所定の波形となるようにデューティ制御し、前記周波数変換回路の出力の極性を所定のタイミングで切り替えるようにして商用周波数の電流を系統電源に供給するようにしたコンバータ。
- 周波数変換回路は、2組のハーフブリッジ回路を有する請求項1から6のいずれか1項に記載したコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10141297A JP3635854B2 (ja) | 1997-04-18 | 1997-04-18 | コンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10141297A JP3635854B2 (ja) | 1997-04-18 | 1997-04-18 | コンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10295085A JPH10295085A (ja) | 1998-11-04 |
JP3635854B2 true JP3635854B2 (ja) | 2005-04-06 |
Family
ID=14300006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10141297A Expired - Fee Related JP3635854B2 (ja) | 1997-04-18 | 1997-04-18 | コンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3635854B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6947658B2 (ja) * | 2018-02-15 | 2021-10-13 | 東海旅客鉄道株式会社 | 直列多重インバータ装置およびその制御方法 |
-
1997
- 1997-04-18 JP JP10141297A patent/JP3635854B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10295085A (ja) | 1998-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5796598A (en) | Voltage-converting circuit for the power supply of an electrical consumer of high output, particularly a bobbin winding machine | |
Gu et al. | Three-level LLC series resonant DC/DC converter | |
Borage et al. | A full-bridge DC–DC converter withzero-voltage-switching overthe entire conversion range | |
US7961482B2 (en) | Bi-directional HEMT/GaN half-bridge circuit | |
US8243476B2 (en) | HEMT/GaN half-bridge circuit | |
US8018279B2 (en) | Class D amplifier circuit with bi-directional power switch | |
JPH07118915B2 (ja) | 共振型dc−dcコンバ−タ | |
US20100226154A1 (en) | Power converters | |
JP2003324956A (ja) | 直列共振型ブリッジインバータ回路の制御方法及び直列共振型ブリッジインバータ回路 | |
CN109661072B (zh) | Llc谐振变换器、led驱动电路及其控制方法 | |
JP2012050264A (ja) | 負荷駆動装置 | |
JP2011097688A (ja) | 電力変換装置及び電力変換方法 | |
Kang et al. | ZVZCS single-stage PFC AC-to-DC half-bridge converter | |
JP2000278943A (ja) | スイッチング電源装置 | |
JP2007221915A (ja) | Dc−dcコンバータ | |
JP2004514391A (ja) | Ac/dcコンバータ | |
Babaei et al. | High step-down bridgeless Sepic/Cuk PFC rectifiers with improved efficiency and reduced current stress | |
US6046914A (en) | AC/DC converter | |
CN209930559U (zh) | Llc谐振变换器和led驱动电路 | |
CN108768146A (zh) | 功率变换器及其控制电路和控制方法 | |
JP3635854B2 (ja) | コンバータ | |
US11309806B2 (en) | Modified pulse-width modulation control zero-voltage-switching power inversion circuits | |
Nayak | Low MOSFET count isolated DC–AC converter | |
JP3753978B2 (ja) | Dc−dcコンバータ制御方法 | |
JP3555320B2 (ja) | コンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |