JP3633633B2

JP3633633B2 - 液晶駆動回路およびソースドライバｉｃ

Info

Publication number: JP3633633B2
Application number: JP19217291A
Authority: JP
Inventors: 斉藤正
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 1991-07-31
Filing date: 1991-07-31
Publication date: 2005-03-30
Anticipated expiration: 2020-03-30
Also published as: JPH0535220A

Description

【０００１】
【産業上の利用分野】
本発明は、アクティブマトリクス液晶パネルを駆動する液晶駆動回路に利用する。
【０００２】
【従来の技術】
アクティブマトリクス液晶パネルは、複数のソースドライバＩＣ（集積回路）と複数のゲートドライバＩＣによって駆動される。また、階調表示を行うには階調に相当するディジタル入力と階調に相当する複数の電圧を出力するソースドライバＩＣによって液晶パネルを駆動する。
【０００３】
図５は従来の液晶駆動回路の一例を示すブロック構成図で、ソースドライバＩＣの駆動回路を示す。画像信号入力端子２により入力された画像信号は、クロックパルス入力端子１に加えられたクロックパルスにより、ｎ段のシフトレジスタ１０ａ〜１０ｎに転送され、次に、ラッチパルス入力端子３に加えられたラッチパルスにより、ａ〜ｎ段のシフトレジスタ１０ａ〜１０ｎに接続されたラッチ１１ａ〜１１ｎにそれぞれ転送される。
【０００４】
ａ〜ｎ段のラッチ１１ａ〜１１ｎに保持された画像信号は、ａ〜ｎ段のラッチ１１ａ〜１１ｎに接続されたセレクタ１２ａ〜１２ｎに入力される。ａ〜ｎ段のセレクタ２３ａ〜２３ｎの出力は、対応した段の液晶駆動電圧出力端子１８ａ〜１８ｎに接続されている出力トランジスタＱ_１ａ〜Ｑ_ｍａ、Ｑ_１ｂ〜Ｑ_ｍｂ、…、Ｑ_１ｎ〜Ｑ_ｍｎのセレクタ２３ａ〜２３ｎの出力に対応したどれか一つの出力トランジスタ、例えば、ａ段ならＱ_１ａ〜Ｑ_１ｎのうちの一つの出力トランジスタを「オン」にする。
【０００５】
出力トランジスタＱ_１ａ〜Ｑ_ｍｎはそれぞれ基準電圧端子２０１〜２０ｍに接続され、セレクタ２３ａ〜２３ｎの出力信号は、ラッチ１１ａ〜１１ｎに保持されている階調に対応した画像信号により出力されるため、駆動電圧出力端子１８ａ〜１８ｎには、ａ〜ｎの各段の階調表示に必要な基準電圧入力端子２０１〜２０ｍに加えられた基準電圧を出力することができる。
【０００６】
また、階調数ｍの数は８以上、段数ｎの数は１００以上のソースドライバＩＣが一般的であり、ｍ個の基準電圧を液晶駆動回路に供給している。
【０００７】
【発明が解決しようとする課題】
前述した従来の液晶駆動回路では、液晶の階調表示をするために必要な基準電圧を階調数ｍだけ与えなければならない。ところで、液晶駆動回路はテープキャリヤチップなどの方法によって、液晶パネルに接続される。この場合、液晶駆動回路の出力数ｎが多くなってもテープキャリヤチップによって液晶パネルに直接接続されるが、基準電圧を与える信号線は、液晶パネルとコントロール回路を引き回さなければならない。
【０００８】
階調表示のための階調数の数が多くなると、この基準電圧の引き回し線の数が多くなる。テープキャリヤチップによる方法では、出力部のピッチは細かくできるが、コントロール信号線はハンダ付をするためピッチを荒くしなければならず、基準電圧を供給するための信号線が多くなるとテープキャリヤチップの大きさが大きくなってしまう。また、階調数分の基準電圧を与える信号線を液晶パネルからコントロール部まで引き回すのも装置を煩雑にするなど実装が困難となる欠点があった。
【０００９】
本発明の目的は、前記の欠点を除去することにより、より少ない基準電圧を供給するだけで階調数の多い液晶駆動回路を実現でき、実装性を向上できるアクティブマトリクス液晶のソースライン駆動回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、階調表示情報を有するディジタルデータに応答して階調に相当する複数の電圧をアクティブマトリクス液晶パネルに出力するソースドライバＩＣであって、階調に相当する電圧がそれぞれから出力される複数の駆動電圧出力端子と、抵抗分割回路により複数の基準電圧を発生する基準電圧回路と、複数の駆動電圧出力端子のそれぞれに対応して設けられた複数のラッチであって、それぞれがディジタルデータをラッチする複数のラッチ、および複数のラッチのそれぞれに対応して設けられた複数の電圧選択回路であって、それぞれが対応するラッチからのディジタルデータに基づく基準電圧を複数の基準電圧の中から選択して出力する複数の電圧選択回路を有する駆動回路と、複数の駆動電圧出力端子のそれぞれに対応して設けられた複数の出力バッファであって、それぞれが対応する駆動電圧出力端子と対応する電圧選択回路との間に接続された複数の出力バッファを有する出力回路と
を備え、複数の駆動電圧出力端子、基準電圧回路、駆動回路および出力回路が半導体チップ上に集積化されている。
【００１１】
また、本発明は、抵抗分割回路が、半導体チップの外部から供給される電圧を分割することを特徴とする。
【００１２】
また、本発明は、半導体チップの外部から供給される電圧は３つ以上であることを特徴とする。
【００１４】
【作用】
基準電圧回路は、階調数ｍよりも小さいｋ個の基準電圧を与えることにより、抵抗分割によりｍ個の基準電圧を発生し、駆動回路に供給する。
【００１５】
従って、外部基準電圧入力端子数が少なくなり、テープキャリヤパッケージへの実装性を向上させることが可能となる。
【００１６】
また、基準電圧回路で用いる抵抗としてはシリコン基板に形成される拡散抵抗でよく、ｋ個の基準電圧を、液晶の透過率の印加電圧特性に応じて、例えば、印加電圧により透過率の変化しない領域には、外部から与えた基準電圧がそのまま出力される形とすることにより、抵抗による消費電力を小さくすることができる。
【００１７】
さらに、駆動回路に出力バッファを付加することにより、出力トランジスタの「オン」抵抗を大にすることができ、これにより分割抵抗も大きくできるようになり、その消費電力を小さくできるようになる。
【００１８】
【実施例】
以下、本発明の実施例について図面を参照して説明する。
【００１９】
図１は本発明の実施例の基準電圧回路を示す回路図である。
【００２０】
本実施例の基準電圧回路４１は、本発明の特徴とするところの、入力したｋ個の基準電圧Ｖ_ｒ１〜Ｖ_ｒｋをシリコン基板上につくられた抵抗Ｒ_１１、Ｒ_１２、…、Ｒ_{１（ｌ−１）}、…、Ｒ_{（ｋ−１）１}、…Ｒ_{（ｋ−１）（ｌ−１）}により、（ｋ−１）×ｌ個の基準電圧Ｖ_ｒ１１〜Ｖ_{ｒ（ｋ−１）ｌ}を発生する構成となっている。
【００２１】
入力したｋ個の基準電圧は、例えば、基準電圧Ｖ_ｒ１とＶ_ｒ２とは、抵抗Ｒ_１１、Ｒ_１２、…、Ｒ_{１（ｌ−１）}により、基準電圧Ｖ_ｒ１１、Ｖ_ｒ１２、…、Ｖ_{ｒ１（ｌ−１）}に分割され、同様にして、基準電圧Ｖ_{ｒ（ｋ−１）}とＶ_ｒｋとは、基準電圧Ｖ_{ｒ（ｋ−１）１}、…、Ｖ_{ｒ（ｋ−１）ｌ}に分割される。
【００２２】
比較的大きな消費電力を発生する抵抗をシリコン基板上に構成するためには拡散抵抗を使う。拡散抵抗はその抵抗とシリコン基板との電圧差によってその抵抗値が変化する。
【００２３】
一般に液晶の階調電圧値のステップ幅は１６階調でも約１００ｍＶ程度を小さい。従って、入力するｋ個の基準電圧の差は小さいため、入力した基準電圧を拡散抵抗によって分割しても、抵抗どうしの電圧差が小さいため、拡散抵抗とシリコン基板との電圧依存性があっても基準電圧の変動やばらつきはあまり大きくなく構成できる。
【００２４】
さらに、液晶パネルに駆動するのに必要な基準電圧は液晶に加える電圧を交番させなければならない。これは図４のような液晶の透過率の印加電圧特性によるものである。しかし、階調を表示するため正確な電圧を必要とするのは、図４のａ〜ａ′およびｂ〜ｂ′の部分のみである。基準電圧回路４１では、入力する基準電圧Ｖ_ｒ１、…、Ｖ_ｒｋを図４の電圧にうまく合わせて選択すれば効率的に使える。例えば、ａ〜ｂの部分には、図１に示す回路図のＶ_ｒ２およびＶ_ｒ３を選択すれば、大きな消費電力を低減することができる。
【００２５】
図２は基準電圧回路４１を用いた液晶駆動回路の参考例を示すブロック構成図である。本参考例は、図５に示した従来の駆動回路４０と、図１に示した本発明の特徴とするところの基準電圧回路４１とを備えている。ここで、図１中の（ｋ−１）ｌは図５中のｍに相当する。従来、基準電圧はｍ個液晶駆動回路に供給しなければならなかったが、本参考例では１／ｌ個の基準電圧の供給数でよい。
【００２６】
図３は基準電圧発生回路４１を用いた液晶駆動回路の第一実施例を示すブロック構成図である。本第一実施例は、図１の参考例にさらに、本発明の特徴とするところの、出力バッファ３０ａ〜３０ｎを含む出力回路４２を付加したものである。なお、３１ａ〜３１ｎは駆動電圧出力端子、ならびに３２ａ〜３２ｎは駆動電圧入力端子である。
【００２７】
液晶パネルの負荷は１００ｐＦ〜２００ｐＦ程度であるため、図２の参考例では、出力トランジスタＱ1a〜Ｑmnを低「オン」抵抗にしなければならず、そのため、基準電圧回路４１の抵抗、Ｒ11、Ｒ12、…、Ｒ(k-1)(l-1)の抵抗値を低くしなければならず、消費電力も大きくなる。ところが、本第一実施例の出力バッファ３０ａ〜３０ｎにより負荷を駆動するため、出力トランジスタＱ1a〜Ｑmnは出力バッファ３０ａ〜３０ｎの入力容量を駆動するための「オン」抵抗でよい。従って、抵抗Ｒ11、Ｒ12、…、Ｒ(k-1)(l-1)の抵抗値を大きく設計でき消費電力をそれほど増加させないですむ利点がある。
【００２８】
【発明の効果】
以上説明したように、本発明は、液晶パネルの階調表示を行うための階調に対応したｍ個の基準電圧を、シリコン基板上の抵抗によりｍより小さいｋ個の基準電圧を入力することによって得られるため、従来の液晶駆動回路のように多数の基準電圧を入力する必要がなく、液晶駆動回路をテープキャリヤパッケージに容易に接続することができ、また、本発明による液晶駆動回路は、コントロール部と液晶パネル部との配線接続も容易にすることができるなど、実装性を向上できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施例の基準電圧回路を示す回路図。
【図２】基準電圧回路を用いた本発明の参考例を示すブロック構成図。
【図３】基準電圧回路を用いた本発明の第一実施例を示すブロック構成図。
【図４】液晶の透過率の印加電圧特性例を示す図。
【図５】従来例を示すブロック構成図。
【符号の説明】
１クロック入力端子
２画像信号入力端子
３ラッチパルス入力端子
１０ａ〜１０ｎシフトレジスタ
１１ａ〜１１ｎラッチ
１８ａ〜１８ｎ、３１ａ〜３１ｎ駆動電圧出力端子
２０１〜２０ｍ基準電圧入力端子
３０ａ〜３０ｎ出力バッファ
３２ａ〜３２ｎ駆動電圧入力端子
Ｑ1a〜Ｑmn 出力トランジスタ
Ｒ11、Ｒ12、…、Ｒ(k-1)(l-1) 抵抗
Ｖr1〜Ｖrk、Ｖr11 、Ｖr12 、…、Ｖr(k-1)l 基準電圧

Claims

階調表示情報を有するディジタルデータに応答して階調に相当する複数の電圧をアクティブマトリクス液晶パネルに出力するソースドライバＩＣであって、
前記階調に相当する電圧がそれぞれから出力される複数の駆動電圧出力端子と、
抵抗分割回路により複数の基準電圧を発生する基準電圧回路と、
前記複数の駆動電圧出力端子のそれぞれに対応して設けられた複数のラッチであって、それぞれが前記ディジタルデータをラッチする複数のラッチ、および前記複数のラッチのそれぞれに対応して設けられた複数の電圧選択回路であって、それぞれが対応する前記ラッチからの前記ディジタルデータに基づく基準電圧を前記複数の基準電圧の中から選択して出力する複数の電圧選択回路を有する駆動回路と、
前記複数の駆動電圧出力端子のそれぞれに対応して設けられた複数の出力バッファであって、それぞれが対応する前記駆動電圧出力端子と対応する前記電圧選択回路との間に接続された複数の出力バッファを有する出力回路と
を備え、前記複数の駆動電圧出力端子、前記基準電圧回路、前記駆動回路および前記出力回路が半導体チップ上に集積化されているソースドライバＩＣ。
前記抵抗分割回路は、前記半導体チップの外部から供給される電圧を分割することを特徴とする請求項１記載のソースドライバＩＣ。
前記半導体チップの外部から供給される前記電圧は３つ以上であることを特徴とする請求項２記載のソースドライバＩＣ。