KR20190079749A

KR20190079749A - 표시 장치

Info

Publication number: KR20190079749A
Application number: KR1020170181469A
Authority: KR
Inventors: 이창수; 나병선
Original assignee: 삼성디스플레이 주식회사
Priority date: 2017-12-27
Filing date: 2017-12-27
Publication date: 2019-07-08
Also published as: KR102495057B1; US20190197937A1; US10720090B2

Abstract

표시 장치는 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 비표시 영역인 주변부를 포함하고, 제1 방향으로 연장되는 복수의 게이트 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 데이터 라인들 및 각각의 상기 게이트 라인들 및 상기 데이터 라인들과 전기적으로 연결되는 복수의 단위 픽셀들을 포함하는 표시 패널, 클럭 신호를 생성하는 게이트 구동부, 상기 클럭 신호를 수신하여, 게이트 신호를 생성하여 상기 게이트 라인에 상기 게이트 신호를 출력하고, 상기 표시 패널 상에 상기 주변부 내에 형성된 게이트 신호 생성부, 상기 게이트 구동부로부터 생성된 상기 클럭 신호를 상기 게이트 신호 생성부에 전달하는 클럭 배선, 및 상기 게이트 신호 생성부에 상기 제1 방향으로 인접하여, 상기 주변부 내에서 상기 표시 패널과 연결되는 연성 필름을 포함한다. 상기 클럭 배선의 적어도 일부는 상기 연성 필름에 형성된다.

Description

표시 장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 구동 로드(load)가 감소한 표시 장치에 관한 것이다.

최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.

상기 표시 장치는 일반적으로, 표시 패널 및 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 이들과 연결된 복수의 화소들을 포함한다. 상기 패널 구동부는 상기 화소들을 구동하기 위해 구동 신호를 발생하여 상기 게이트 라인들 및 상기 데이터 라인들에 제공한다.

상기 표시 장치가 대형화 됨에 따라, 상기 구동 신호들의 로드(load)가 증가하여 딜레이(delay)가 발행한다. 이에 따라 상기 표시 장치의 표시 품질이 저하되는 문제가 있었다. 또한, 상기 구동 신호들을 전달하기 위한 신호 배선들이 상기 표시 패널의 비표시 영역인 주변 영역에 형성됨에 따라 상기 표시 장치의 비표시 영역, 즉 베젤이 두꺼워 지는 문제가 있었다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 구동 로드(load)가 감소하고, 비표시 영역인 베젤이 줄어든 표시 장치에 을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 비표시 영역인 주변부를 포함하고, 제1 방향으로 연장되는 복수의 게이트 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 데이터 라인들 및 각각의 상기 게이트 라인들 및 상기 데이터 라인들과 전기적으로 연결되는 복수의 단위 픽셀들을 포함하는 표시 패널, 클럭 신호를 생성하는 게이트 구동부, 상기 클럭 신호를 수신하여, 게이트 신호를 생성하여 상기 게이트 라인에 상기 게이트 신호를 출력하고, 상기 표시 패널 상에 상기 주변부 내에 형성된 게이트 신호 생성부, 상기 게이트 구동부로부터 생성된 상기 클럭 신호를 상기 게이트 신호 생성부에 전달하는 클럭 배선, 및 상기 게이트 신호 생성부에 상기 제1 방향으로 인접하여, 상기 주변부 내에서 상기 표시 패널과 연결되는 연성 필름을 포함한다. 상기 클럭 배선의 적어도 일부는 상기 연성 필름에 형성된다.

본 발명의 일 실시예에 있어서, 상기 게이트 신호 생성부의 박막 트랜지스터는 상기 단위 픽셀의 박막 트랜지스터와 동일 층으로부터 형성될 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 게이트 구동부가 실장되는 구동 기판, 및 상기 구동 기판과 상기 표시 패널을 연결하는 연성회로기판을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 클럭 배선은 상기 구동 기판의 상기 게이트 구동부로부터, 상기 구동 기판, 상기 연성회로기판, 상기 표시 패널의 상기 주변부, 상기 연성 필름 및 상기 표시 패널의 상기 주변부를 통해 상기 게이트 신호 생성부에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 데이터 라인들에 데이터 전압을 출력하는 데이터 구동부를 더 포함할 수 있다. 상기 데이터 라인들은 상기 데이터 구동부로부터 상기 연성회로기판 및 상기 표시 패널의 상기 주변부를 통해 상기 표시부 내로 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 연성 필름은 상기 구동 기판에 직접 연결될 수 있다. 상기 클럭 배선은 상기 구동 기판의 상기 게이트 구동부로부터, 상기 구동 기판, 상기 연성 필름 및 상기 표시 패널의 상기 주변부를 통해 상기 게이트 신호 생성부에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 게이트 신호 생성부는 상기 표시 패널의 좌측에 형성되는 좌측 게이트 신호 생성부 및 우측에 형성되는 우측 게이트 신호 생성부를 포함할 수 있다. 하나의 상기 게이트 라인은 상기 좌측 게이트 신호 생성부 및 상기 우측 게이트 신호 생성부에 모두 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 연성 필름은 상기 좌측 게이트 신호 생성부에 인접하게 배치되는 제1 연성 필름, 및 상기 우측 게이트 신호 생성부에 인접하게 배치되는 제2 연성 필름을 포함할 수 있다. 상기 클럭 배선은 상기 좌측 게이트 신호 생성부에 전기적으로 연결되는 좌측 클럭 배선 및 상기 우측 게이트 신호 생성부에 전기적으로 연결되는 우측 클럭 배선을 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 연성 필름은 제1 연성 필름 및 상기 제1 연성 필름과 상기 제2 방향으로 이격되는 제2 연성 필름을 포함할 수 있다. 상기 클럭 배선은 제1 클럭 배선, 제a 클럭 배선 및 제a+1 클럭 배선을 포함하고, (여기서 a는 1보다 큰 자연수) 을 포함할 수 있다. 상기 게이트 신호 생성부는 제1 게이트 신호 생성부, 제a 게이트 신호 생성부 및 제a+1 게이트 신호 생성부를 포함할 수 있다. 상기 제1 클럭 배선, 및 상기 제a 클럭 배선은 상기 게이트 구동부로부터 상기 표시 패널의 상기 주변부, 상기 제1 연성 필름, 상기 표시 패널의 상기 주변부를 통해 상기 제1 게이트 신호 생성부 및 상기 제a 게이트 신호 생성부에 연결될 수 있다. 상기 제a+1 클럭 배선은 상기 게이트 구동부로부터 상기 표시 패널의 상기 주변부, 상기 제1 연성 필름, 상기 표시 패널의 상기 주변부, 상기 제2 연성 필름 및 상기 표시 패널의 상기 주변부를 통해 상기 제a+1 게이트 신호 생성부에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 연성 필름과 상기 제2 연성 필름은 동일할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 연성 필름 및 제2 연성 필름은 각각 제1 배선 내지 제n 배선을 포함하고, 상기 제2 연성 필름의 상기 제1 내지 제n 배선 중 적어도 하나 이상은 더미부로 플로팅된 것일 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 입력 영상 데이터 및 입력 제어 신호를 수신하고, 제1 제어 신호, 제2 제어 신호, 제3 제어 신호 및 데이터 신호를 생성하는 타이밍 컨트롤러, 상기 제2 제어 신호 및 상기 데이터 신호를 수신하여 감마 기준 전압을 생성하는 감마 기준 전압 생성부, 및 상기 감마 기준 전압을 수신하여 상기 데이터 라인들에 데이터 전압을 출력하는 데이터 구동부를 더 포함할 수 있다. 상기 게이트 구동부는 상기 제1 제어 신호를 수신할 수 있다.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 타이밍 컨트롤러, 상기 감마 기준 전압 생성부, 상기 게이트 구동부가 실장되는 구동 기판, 및 상기 구동 기판과 상기 표시 패널을 연결하는 연성회로기판을 더 포함할 수 있다. 상기 클럭 배선은 상기 구동 기판의 상기 게이트 구동부로부터, 상기 구동 기판, 상기 연성회로기판, 상기 표시 패널의 상기 주변부, 상기 연성 필름 및 상기 표시 패널의 상기 주변부를 통해 상기 게이트 신호 생성부에 연결될 수 있다.

본 발명의 일 실시예에 있어서, 상기 연성 필름은 c자 형으로 구부러져, 일 단면 상에서 상기 표시 패널의 가장자리가 상기 연성 필름의 양 끝단 사이에 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 연성 필름은 상기 표시 패널의 측면 상에 사이드 본딩(side bonding)될 수 있다.

본 발명의 일 실시예에 있어서, 상기 연성 필름 상의 상기 클럭 배선은 제1 클럭 배선 및 제2 클럭 배선을 포함하고, 상기 제1 클럭 배선은 제1 저항부를 포함하고, 상기 제2 클럭 배선은 상기 제1 저항부와 다른 저항값을 갖는 제2 저항부를 포함할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 클럭 신호를 생성하는 게이트 구동부, 표시 패널 상에 집적되고 상기 클럭 신호를 수신하고 게이트 신호를 생성하는 제1 게이트 신호 생성부, 상기 제1 게이트 신호 생성부에 전기적으로 연결되어 상기 게이트 신호를 수신하며, 제1 방향으로 연장되는 제1 게이트 라인, 상기 게이트 구동부와 상기 제1 게이트 신호 생성부를 전기적으로 연결하여, 상기 클럭 신호를 전달하는 제1 클럭 배선, 및 상기 제1 게이트 신호 생성부에 상기 제1 방향으로 인접하여 상기 표시 패널에 연결되고 상기 제1 클럭 배선의 일부가 형성된 연성 필름을 포함한다.

본 발명의 일 실시예에 있어서, 상기 연성 필름은 상기 제1 방향과 수직한 제2 방향으로 상기 표시 패널의 가장자리를 따라 연장될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 게이트 신호 생성부는 박막 트랜지스터를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 클럭 배선은 상기 게이트 구동부로부터, 차례대로 상기 표시 패널, 상기 제1 연성 필름 및 상기 표시 패널을 통해 연장되어 상기 제1 게이트 신호 생성부와 연결될 수 있다.

본 발명의 실시예들에 따르면, 표시 장치는 표시 패널, 게이트 구동부, 게이트 신호 생성부, 클럭 배선 및 연성 필름을 포함할 수 있다. 상기 클럭 배선의 대부분이 상기 연성 필름에 형성되고, 상기 연성 필름에 형성되는 회로 배선들은 일반적으로 상기 표시 패널에 집적되는 회로 배선 대비 저항값이 작아 로드(load)가 작을 수 있다. 이에 따라, 상기 표시 장치가 대형화 되더라도 상기 클럭 신호의 딜레이에 의한 표시 품질 저하를 방지할 수 있다.

또한, 상기 클럭 배선의 대부분이 상기 연성 필름에 형성되므로, 상기 클럭 배선 전체가 상기 표시 패널의 주변부에 형성된 경우에 비해 비표시 영역인 상기 주변부의 크기가 줄어들 수 있다. 이에 따라 베젤 폭이 줄어든 표시 장치를 제공할 수 있다.

또한, 상기 연성 필름은 복수개의 연성 필름들을 포함할 수 있으며, 상기 연성 필름들은 모두 동일한 필름으로 형성될 수 있으며, 하나의 필름 설계로 적용할 수 있으므로, 제조 비용이 절감될 수 있다.

또한, 상기 연성 필름은 상기 표시 패널의 뒷면으로 구부러지거나, 사이드 본딩될 수 있으므로, 상기 베젤 폭이 더 줄어들 수 있다.

또한, 상기 연성 필름의 상기 클럭 배선은 저항부를 포함하여, 상기 클럭 배선의 길이 차이에 따른 클럭 신호의 편차가 줄어들어 표시 품질이 향상될 수 있다.

다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 표시 장치의 좌측 상부의 부분 확대도이다.
도 3a는 도 2의 표시 장치의 A 부분의 부분 확대도이다.
도 3b는 도 2의 표시 장치의 B 부분의 부분 확대도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 5는 도 표시 장치의 좌측 상부 및 우측 상부의 부분 확대도이다.
도 6는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 7는 도 표시 장치의 좌측 상부의 부분 확대도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 측단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 측단면도이다.
도 10a 및 도 10b는 종래 기술에 따른 표시 장치의 주변부의 폭과 본 발명의 일 실시예에 따른 표시 장치의 주변부의 폭을 비교하기 위한 도면들이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치 제1 연성 필름의 평면도이다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100), 구동 기판(200), 타이밍 컨트롤러(210), 게이트 구동부(220) 및 감마 기준 전압 생성부(230)를 포함하는 구동 회로부(DR), 게이트 신호 생성부(ASG), 데이터 구동부(240), 전압 생성부(미도시), 제1 연성 필름(FL1), 제2 연성 필름(FL2), 제3 연성 필름(FL3), 제4 연성 필름(FL4), 및 연성회로기판(300)을 포함할 수 있다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부(DA)에 이웃하여 배치되는 비표시 영역인 주변부(PA)를 포함할 수 있다.

상기 표시 패널(100)은 복수의 게이트 라인들(G1,,Gn), 복수의 데이터 라인들(D1,,Dm) 및 상기 게이트 라인들(G1,,Gn)과 상기 데이터 라인들(D1,,Dm) 각각에 전기적으로 연결된 복수의 단위 픽셀들을 포함할 수 있다. 상기 게이트 라인들(G1,,Gn)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(D1,,Dm)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.

각 단위 픽셀은 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 단위 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 구동 기판(200)은 상기 연성회로기판(300)에 의해, 상기 표시 패널(100)과 연결될 수 있다. 상기 구동 기판(200) 상에는 상기 구동 회로부(DR)가 실장될 수 있다. 상기 구동 회로부(DR)는 상기 타이밍 컨트롤러(210), 상기 게이트 구동부(220) 및 상기 감마 기준 전압 생성부(230)를 포함할 수 있다.

상기 타이밍 컨트롤러(210)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호(CONT)를 수신할 수 있다. 상기 입력 영상 데이터는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(210)는 상기 입력 영상 데이터(RGB) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성할 수 있다.

상기 타이밍 컨트롤러(210)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(220)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(220)에 출력할 수 있다. 상기 제1 제어 신호(CONT1)는 수직 개시 컨트롤 신호 및 게이트 클럭 컨트롤 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(210)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(240)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(240)에 출력할 수 있다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(210)는 상기 입력 영상 데이터(RGB)를 근거로 데이터 신호(DATA)를 생성할 수 있다. 상기 타이밍 컨트롤러(210)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(240)에 출력할 수 있다.

상기 타이밍 컨트롤러(210)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(230)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(230)에 출력할 수 있다.

상기 게이트 구동부(220)는 상기 타이밍 컨트롤러(210)로부터 입력 받은 상기 제1 제어 신호(CONT1) 및 상기 전압 생성부로부터 입력 받은 구동 전압에 응답하여 게이트 구동 신호를 생성한다. 상기 게이트 구동 신호는 예를 들면, 클럭 신호를 포함할 수 있다.

상기 클럭 신호는 클럭 배선(CLK)을 통해 상기 게이트 구동부(220)로부터 상기 게이트 신호 생성부(ASG)에 전달될 수 있다. 상기 클럭 배선(CLK)은 상기 구동 기판(200) 상의 상기 게이트 구동부(220)로부터 상기 연성회로기판(300) 및 상기 표시 패널(100)의 비표시 영역인 상측의 주변부(PA)를 지나 상기 제1 연성 필름(FL1) 상에 형성될 수 있다. 상기 클럭 배선들(CLK)의 일부는 상기 제1 연성 필름(FL1)을 통해 상기 게이트 신호 생성부(ASG)에 연결될 수 있다. 상기 클럭 배선들(CLK)의 다른 일부는 상기 제1 연성 필름(FL1), 상기 표시 패널(100)의 상기 주변 영역(PA) 및 상기 제2 연성 필름(FL2)을 통해 상기 게이트 신호 생성부(ASG)에 연결될 수 있다. 상기 클럭 배선들(CLK)의 또 다른 일부는 상기 제1 연성 필름(FL1), 상기 표시 패널(100)의 상기 주변 영역(PA), 상기 제2 연성 필름(FL2), 상기 표시 패널(100)의 상기 주변 영역(PA) 및 상기 제3 연성 필름(FL3)을 통해 상기 게이트 신호 생성부(ASG)에 연결될 수 있다. 상기 클럭 배선들(CLK)의 또 다른 일부는 상기 제1 연성 필름(FL1), 상기 표시 패널(100)의 상기 주변 영역(PA), 상기 제2 연성 필름(FL2), 상기 표시 패널(100)의 상기 주변 영역(PA), 상기 제3 연성 필름(FL3) 상기 표시 패널(100)의 상기 주변 영역(PA) 및 상기 제4 연성 필름(FL4)을 통해 상기 게이트 신호 생성부(ASG)에 연결될 수 있다. 이에 대한 자세한 설명은 도 2, 3a 및 3b에서 후술한다.

상기 제1 연성 필름(FL1), 상기 제2 연성 필름(FL2), 상기 제3 연성 필름(FL3) 및 상기 제4 연성 필름(FL4)은 상기 표시 패널(100)의 상기 제1 방향(D1)의 일측에 상기 게이트 신호 생성부(ASG)에 인접하여 상기 표시 패널(100)과 연결될 수 있다. 상기 표시 패널(100)과 상기 제1 내지 제4 연성 필름(FL1 내지 FL4)의 연결은 알려진 다양한 방법으로 구현될 수 있다. 상기 제1 연성 필름(FL1), 상기 제2 연성 필름(FL2), 상기 제3 연성 필름(FL3) 및 상기 제4 연성 필름(FL4) 상기 제2 방향(D2)을 따라 순서대로 배치될 수 있다.

상기 게이트 신호 생성부(ASG)는 상기 게이트 구동부(220)로부터 입력 받은 상기 클럭 신호등 의 게이트 구동 신호에 응답하여 상기 게이트 라인들(G1,...,Gn)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 신호 생성부(350)는 상기 게이트 신호들을 상기 게이트 라인들(G1,...,Gn)에 순차적으로 출력한다.

예를 들어, 상기 게이트 신호 생성부(ASG)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)되는 아몰퍼스 실리콘 게이트부일 수 있다. 즉, 상기 게이트 신호 생성부(ASG)는 박막 트랜지스터를 포함할 수 있으며, 상기 박막 트랜지스터는 상기 단위 픽셀의 박막 트랜지스터와 동일한 층으로부터 형성될 수 있다. 즉, 상기 단위 픽셀의 상기 박막 트랜지스터를 패터닝 할 때, 상기 게이트 신호 생성부(ASG)의 상기 박막 트랜지스터를 함께 형성할 수 있다.

상기 감마 기준 전압 생성부(230)는 상기 타이밍 컨트롤러(210)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성할 수 있다. 상기 감마 기준 전압 생성부(230)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(240)에 제공할 수 있다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 가질 수 있다.

상기 감마 기준 전압 생성부(230)는 상기 타이밍 컨트롤러(210) 내에 배치되거나 상기 데이터 구동부(240) 내에 배치될 수 있다.

상기 데이터 구동부(240)는 상기 타이밍 컨트롤러(210)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(230)로부터 상기 감마 기준 전압(VGREF)을 입력 받을 수 있다. 상기 데이터 구동부(240)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환할 수 있다. 상기 데이터 구동부(240)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력할 수 있다.

상기 데이터 구동부(240)는 쉬프트 레지스터(미도시), 래치(미도시), 신호 처리부(미도시) 및 버퍼부(미도시)를 포함할 수 있다. 상기 쉬프트 레지스터는 래치 펄스를 상기 래치에 출력할 수 있다. 상기 래치는 상기 데이터 신호(DATA)를 일시 저장한 후 상기 신호 처리부에 출력할 수 있다. 상기 신호 처리부는 상기 디지털 형태인 상기 데이터 신호(DATA) 및 상기 감마 기준 전압(VGREF)을 근거로 아날로그 형태의 상기 데이터 전압을 생성하여 상기 버퍼부에 출력할 수 있다. 상기 버퍼부는 상기 데이터 전압의 레벨이 일정한 레벨을 갖도록 보상하여 상기 데이터 전압을 상기 데이터 라인(DL)에 출력할 수 있다.

상기 데이터 구동부(240)는 상기 연성회로기판(300) 상에 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 또한, 상기 데이터 구동부(240)는 상기 연성회로기판(300) 상에 직접 실장되는 COF(Chip on film) 형태로 상기 표시 패널(100)에 연결될 수 도 있다. 한편, 상기 데이터 구동부(240)는 상기 표시 패널(100)에 직접 실장되거나, 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

상기 전압 생성부는 상기 게이트 신호를 생성하기 위해 필요한 상기 구동 전압을 생성하여 상기 게이트 구동부(220)에 출력할 수 있다. 상기 구동 전압은 게이트 온 전압, 및 게이트 오프 전압을 포함할 수 있다.

본 실시예에 따르면, 상기 클럭 신호는 상기 클럭 배선(CLK)을 따라 상기 표시 패널(100) 상에 집적된 상기 게이트 신호 생성부(ASG)에 제공될 수 있다. 상기 클럭 배선(CLK)은 상기 게이트 구동부(220)로부터 상기 구동 기판(200), 상기 연성회로기판(300), 상기 표시 패널(100)의 상기 주변부(PA), 상기 제1 내지 제4 연성 필름(FL1, FL2, FL3, FL4)을 통해 형성되어, 상기 게이트 신호 생성부(ASG)에 연결될 수 있다.

상기 표시 장치가 대형화 됨에 따라, 상기 클럭 배선(CLK)의 길이가 길어져 로드(load)가 증가하면, 제1 게이트 라인(G1)에 대응하는 상기 클럭 신호와 제n 게이트 라인(Gn)에 대응하는 상기 클럭 신호의 딜레이가 발생할 수 있다. 본 실시예에 따르면, 상기 클럭 배선(CLK)의 대부분이 상기 제1 내지 제4 연성 필름(FL1, FL2, FL3, FL4)에 형성되고, 상기 제1 내지 제4 연성 필름(FL1, FL2, FL3, FL4)들에 형성되는 회로 배선들은 일반적으로 상기 표시 패널(100)에 집적되는 회로 배선 대비 저항값이 작아 로드(load)가 작을 수 있다. 이에 따라, 상기 표시 장치가 대형화 되더라도 상기 클럭 신호의 딜레이에 의한 표시 품질 저하를 방지할 수 있다.

또한, 상기 클럭 배선(CLK)의 대부분이 상기 제1 내지 제4 연성 필름(FL1, FL2, FL3, FL4)에 형성되므로, 상기 클럭 배선(CLK) 전체가 상기 표시 패널(100)의 상기 주변부(PA)에 형성된 경우에 비해 비표시 영역인 상기 주변부(PA)의 크기가 줄어들 수 있다. 이에 따라 베젤 폭이 줄어든 표시 장치를 제공할 수 있다.

도시하지 않았으나, 상기 클럭 신호 뿐, 아니라 상기 게이트 온 전압 및 상기 게이트 오프 전압 등의 구동 전압도, 상기 클럭 신호 라인(CLK)와 유사하게, 상기 구동 기판(200), 상기 연성회로기판(300), 상기 표시 패널(100) 및 상기 제1 내지 제4 연성 필름(FL1, FL2, FL3, FL4)을 지나 상기 게이트 신호 생성부(ASG)에 연결될 수 있다. 즉, 상기 클럭 신호가 전달되는 상기 클럭 배선(CLK)과 동일하게 상기 구동 전압을 전달하는 구동 전압 배선이 상기 제1 내지 제4 연성 필름(FL1, FL2, FL3, FL4)에 형성될 수 있다.

도 2는 도 표시 장치의 좌측 상부의 부분 확대도이다. 도 3a는 도 2의 표시 장치의 A 부분의 부분 확대도이다. 도 3b는 도 2의 표시 장치의 B 부분의 부분 확대도이다.

도 1, 2, 3a 및 3b를 참조하면, 상기 표시 장치는 표시 패널(100), 구동 기판(200), 타이밍 컨트롤러(210), 게이트 구동부(220) 및 감마 기준 전압 생성부(230)를 포함하는 구동 회로부(DR), 게이트 신호 생성부(ASG), 데이터 구동부(240), 전압 생성부(미도시), 제1 연성 필름(FL1), 제2 연성 필름(FL2), 제3 연성 필름(FL3), 제4 연성 필름(FL4), 및 연성회로기판(300)을 포함할 수 있다.

상기 표시 패널(100)은 복수의 게이트 라인들(G1,,Gn), 복수의 데이터 라인들(D1,,Dm) 및 상기 게이트 라인들(G1,,Gn)과 상기 데이터 라인들(D1,,Dm) 각각에 전기적으로 연결된 복수의 단위 픽셀들을 포함할 수 있다.

상기 게이트 라인들은 제1 게이트 라인(G1), 제2 게이트 라인(G2), 제a 게이트 라인(Ga), 제a+1 게이트 라인(Ga+1), 및 제n 게이트 라인(Gn)을 포함할 수 있다. (여기서 a, n은 1<a, a+1<n을 만족하는 자연수) 상기 게이트 신호 생성부(ASG)는 제1 게이트 신호 생성부(ASG1), 제2 게이트 신호 생성부(ASG2), 제a 게이트 신호 생성부(ASGa), 제a+1 게이트 신호 생성부(ASGa+1)를 포함할 수 있다. 도시되지 않았으나 상기 게이트 신호 생성부(ASG)는 상기 제n 게이트 라인(Gn)에 대응되는 제n 게이트 신호 생성부를 더 포함할 수 있다.

상기 클럭 배선은 제1 클럭 배선(CLK1), 제2 클럭 배선(CLK2), 제a 클럭 배선(CLKa), 제a+1 클럭 배선(CLKa+1) 및 제n 클럭 배선(CLKn)을 포함할 수 있다.

상기 제1 클럭 배선(CLK1)은 상기 표시 패널(100)의 상측 주변부에서 상기 제1 방향(D1)을 따라 연장될 수 있다. 상기 제1 클럭 배선(CLK1)은 상기 제1 연성 필름(FL1) 상에 형성되어, 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제1 클럭 배선(CLK1)은 상기 표시 패널(100) 상에서 다시 상기 제1 방향(D1)을 따라 연장되어 상기 제1 게이트 신호 생성부(ASG1)에 연결될 수 있다. 상기 제1 게이트 신호 생성부(ASG1)는 상기 제1 게이트 라인(G1)에 연결될 수 있다. 즉, 상기 제1 클럭 배선(CLK1)은 상기 게이트 구동부(220)로부터 상기 구동 기판(200), 상기 연성회로필름(300), 상기 표시 패널(100)의 상측의 상기 주변부, 상기 제1 연성 필름(FL1), 및 상기 표시 패널(100)의 좌측의 상기 주변부(PA)를 통해 연장되어 상기 제1 게이트 신호 생성부(ASG1)에 연결될 수 있다.

상기 제2 클럭 배선(CLK2)은 상기 표시 패널(100)의 상측 주변부에서 상기 제1 방향(D1)을 따라 연장될 수 있다. 상기 제2 클럭 배선(CLK2)은 상기 제1 연성 필름(FL1) 상에 형성되어, 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제2 클럭 배선(CLK2)은 상기 표시 패널(100) 상에서 다시 상기 제1 방향(D1)을 따라 연장되어 상기 제2 게이트 신호 생성부(ASG2)에 연결될 수 있다. 상기 제2 게이트 신호 생성부(ASG2)는 상기 제2 게이트 라인(G2)에 연결될 수 있다. 즉, 상기 제2 클럭 배선(CLK2)은 상기 게이트 구동부(220)로부터 상기 구동 기판(200), 상기 연성회로필름(300), 상기 표시 패널(100)의 상측의 상기 주변부, 상기 제1 연성 필름(FL1), 및 상기 표시 패널(100)의 좌측의 상기 주변부(PA)를 통해 연장되어 상기 제2 게이트 신호 생성부(ASG2)에 연결될 수 있다.

상기 제a 클럭 배선(CLKa)은 상기 표시 패널(100)의 상측 주변부에서 상기 제1 방향(D1)을 따라 연장될 수 있다. 상기 제a 클럭 배선(CLKa)은 상기 제1 연성 필름(FL1) 상에 형성되어, 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제a 클럭 배선(CLKa)은 상기 표시 패널(100) 상에서 다시 상기 제1 방향(D1)을 따라 연장되어 상기 제a 게이트 신호 생성부(ASGa)에 연결될 수 있다. 상기 제a 게이트 신호 생성부(ASGa)는 상기 제a 게이트 라인(Ga)에 연결될 수 있다. 즉, 상기 제a 클럭 배선(CLKa)은 상기 게이트 구동부(220)로부터 상기 구동 기판(200), 상기 연성회로필름(300), 상기 표시 패널(100)의 상측의 상기 주변부, 상기 제1 연성 필름(FL1), 및 상기 표시 패널(100)의 좌측의 상기 주변부(PA)를 통해 연장되어 상기 제a 게이트 신호 생성부(ASGa)에 연결될 수 있다.

상기 제a+1 클럭 배선(CLKa+1)은 상기 표시 패널(100)의 상측 주변부에서 상기 제1 방향(D1)을 따라 연장될 수 있다. 상기 제a+1 클럭 배선(CLKa+1)은 상기 제1 연성 필름(FL1) 상에 형성되어, 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제a+1 클럭 배선(CLKa+1)은 상기 표시 패널(100) 상에서 다시 상기 제2 방향(D2)을 따라 연장되어 상기 제2 연성 필름(FL2)까지 연장될 수 있다. 상기 제a+1 클럭 배선(CLKa)은 상기 제1 연성 필름(FL1) 상에 형성되어, 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제a+1 클럭 배선(CLKa+1)은 상기 표시 패널(100) 상에서 다시 상기 제1 방향(D1)을 따라 연장되어 상기 제a+1 게이트 신호 생성부(ASGa+1)에 연결될 수 있다. 상기 제a+1 게이트 신호 생성부(ASGa+1)는 상기 제a+1 게이트 라인(Ga+1)에 연결될 수 있다. 즉, 상기 제a+1 클럭 배선(CLKa+1)은 상기 게이트 구동부(220)로부터 상기 구동 기판(200), 상기 연성회로필름(300), 상기 표시 패널(100)의 상측의 상기 주변부, 상기 제1 연성 필름(FL1), 상기 표시 패널(100)의 좌측의 상기 주변부(PA), 상기 제2 연성 필름(FL2) 및 상기 표시 패널(100)의 좌측의 상기 주변부(PA)를 통해 연장되어 상기 제a+1 게이트 신호 생성부(ASGa+1)에 연결될 수 있다.

상기 제3 연성 필름(FL3)과 상기 제4 연성 필름(FL4)에 대해서는 자세히 도시하지 않았으나, 상기 제1 연성 필름(FL1) 및 상기 제2 연성 필름(FL2) 상에 형성되는 상기 클럭 배선과 유사하게, 상기 클럭 배선들이 형성될 수 있다.

도 3a 및 도 3b를 다시 참조하면, 상기 제1 내지 제4 연성 필름들(FL1 내지 FL4)은 모두 서로 동일한 필름일 수 있다. 도면에 도시된 바와 같이 상기 클럭 배선과 상기 제1 내지 제4 연성 필름들(FL1 내지 FL4)이 연결되는 부분의 배선 설계를 구성하면, 상기 제1 내지 제4 연성 필름들(FL1 내지 FL4)을 모두 동일한 필름을 사용하여 형성할 수 있다.

상기 제1 내지 제4 연성 필름들(FL1 내지 FL4)은 각각 제1 내지 제n 배선들(LN1 내지 LNn)을 포함할 수 있다.

구체적으로, 상기 제1 연성 필름(FL1)은 상기 게이트 구동부(220)로부터 연장된 상기 제1 내지 제n 클럭 배선들(CLK1 내지 CLKn)과 상기 제1 배선(LN1) 내지 제n 배선(LNn)이 연결될 수 있고, 이에 따라, 상기 제1 연성 필름(FL1)의 상기 제1 배선(LN1) 내지 제a 배선(미도시)이 상기 제1 내지 제a 클럭 배선들(CLK1 내지 CLKa)의 일부가 되어 상기 제1 내지 제a 게이트 신호 생성부(ASG1 내지 ASGa)에 연결될 수 있다.

또한, 상기 제2 연성 필름(FL2)은 상기 제1 연성 필름(FL1)을 통해 연장된 상기 제a 내지 제n-a 클럭 배선들(CLKa 내지 CLKn-a)과 상기 제1 배선(LN1) 내지 제 n-a배선(LNn-a)이 연결될 수 있고, 이에 따라, 상기 제2 연성 필름(FL2)의 상기 제1 배선(LN1) 내지 제n-a 배선(LNn-a)이 상기 제a+1 내지 제n 클럭 배선들(CLK1 내지 CLKn)의 일부가 되어 상기 제a+1 내지 제n 게이트 신호 생성부(ASGa+1 내지 ASGn)에 연결될 수 있다. 이때, 상기 제2 연성 필름(FL2)의 제n-a+1 배선 내지 제n 배선(LNn)은 더미부(DP)로써, 클럭 배선과 연결되지 않고 플로팅(floating)될 수 있다.

한편, 도면상에서는 상기 제1 및 제2 연성 필름(FL1, FL2)에 대해서만 설명하였으나, 상기 제3 및 제4 연성 필름(FL3, FL4)의 경우도 상기 제1 및 제2 연성 필름(FL1, FL2)과 유사하게, 상기 클럭 배선들과 연성 필름 상의 배선들이 연결될 수 있다. 이에 따라 상기 제1 내지 제4 연성 필름들(FL1 내지 FL4)이 모두 동일한 필름으로 형성될 수 있으며, 하나의 필름 설계로 적용할 수 있으므로, 제조 비용이 절감될 수 있다.

도 4는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 5는 도 표시 장치의 좌측 상부 및 우측 상부의 부분 확대도이다.

도 4 및 5를 참조하면, 상기 표시 장치는 좌측 클럭 배선(CLK_L), 우측 클럭 배선(CLK_R), 좌측 게이트 신호 생성부(ASG_L), 우측 게이트 신호 생성부(ASG_R) 및 제1 내지 제8 연성 필름(FL1 내지 FL8)을 제외하고 도 1 내지 3의 표시 장치와 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 간략히 하거나 생략한다.

상기 표시 장치는 표시 패널(100), 구동 기판(200), 타이밍 컨트롤러(210), 게이트 구동부(220) 및 감마 기준 전압 생성부(230)를 포함하는 구동 회로부(DR), 좌측 게이트 신호 생성부(ASG_L), 우측 게이트 신호 생성부(ASG_R), 데이터 구동부(240), 전압 생성부(미도시), 제1 연성 필름(FL1), 제2 연성 필름(FL2), 제3 연성 필름(FL3), 제4 연성 필름(FL4), 제5 연성 필름(FL5), 제6 연성 필름(FL6), 제7 연성 필름(FL7), 제8 연성 필름(FL8) 및 연성회로기판(300)을 포함할 수 있다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부(DA)에 이웃하여 배치되는 비표시 영역인 좌측 및 우측 주변부(PA1, PA2)를 포함할 수 있다.

상기 게이트 라인들은 제1 게이트 라인(G1), 제a 게이트 라인(Ga), 제a+1 게이트 라인(Ga+1), 및 제n 게이트 라인(Gn)을 포함할 수 있다. (여기서 a, n은 1<a, a+1<n을 만족하는 자연수)

상기 좌측 게이트 신호 생성부(ASG_L)는 제1 좌측 게이트 신호 생성부(ASG_L1), 제2 좌측 게이트 신호 생성부(ASG_L2), 제a 좌측 게이트 신호 생성부(ASGa_L), 제a+1 좌측 게이트 신호 생성부(ASGa+1_L)를 포함할 수 있다. 도시되지 않았으나 상기 좌측 게이트 신호 생성부(ASG_L)는 상기 제n 게이트 라인(Gn)에 대응되는 제n 좌측 게이트 신호 생성부를 더 포함할 수 있다.

상기 우측 게이트 신호 생성부(ASG_R)는 제1 우측 게이트 신호 생성부(ASG_R1), 제2 우측 게이트 신호 생성부(ASG_R2), 제a 우측 게이트 신호 생성부(ASGa_R), 제a+1 우측 게이트 신호 생성부(ASGa+1_R)를 포함할 수 있다. 도시되지 않았으나 상기 우측 게이트 신호 생성부(ASG_R)는 상기 제n 게이트 라인(Gn)에 대응되는 제n 우측 게이트 신호 생성부를 더 포함할 수 있다.

클럭 배선은 좌측 클럭 배선(CLK_L) 및 우측 클럭 배선(CLK_R)을 포함할 수 있다. 상기 좌측 클럭 배선은 제1 좌측 클럭 배선(CLK_L1), 제a 좌측 클럭 배선(CLK_La), 제a+1 좌측 클럭 배선(CLK_La+1) 및 제n 좌측 클럭 배선(미도시)을 포함할 수 있다. 상기 우측 클럭 배선은 제1 우측 클럭 배선(CLK_R1), 제a 우측 클럭 배선(CLK_Ra), 제a+1 좌측 클럭 배선(CLK_Ra+1) 및 제n 우측 클럭 배선(미도시)을 포함할 수 있다.

상기 좌측 클럭 배선(CLK_L)은 도 1 내지 3의 표시 장치의 클럭 배선과 동일하게 배치될 수 있고, 상기 우측 클럭 배선(CLK_R)은 상기 좌측 클럭 배선(CLK_L)과 좌우 대칭으로 형성될 수 있다. 이에 따라 각각의 상기 게이트 라인은 상기 좌측 클럭 배선(CLK_L) 및 상기 좌측 게이트 신호 생성부(ASG_L)을 통해 좌측 방향으로부터 게이트 신호를 수신하고, 이와 동시에 상기 우측 클럭 배선(CLK_R) 및 상기 우측 게이트 신호 생성부(ASG_R)을 통해 우측 방향으로부터 상기 게이트 신호를 수신하므로, 상기 표시 장치가 대형화 되더라도 상기 게이트 신호의 딜레이에 의한 표시 품질 저하를 방지할 수 있다.

또한, 상기 좌측 및 우측 클럭 배선(CLK_L, CLK_R)의 대부분이 상기 제1 내지 제8 연성 필름(FL1 내지 FL8)에 형성되고, 상기 제1 내지 제8 연성 필름(FL1 내지 FL8)들에 형성되는 회로 배선들은 일반적으로 상기 표시 패널(100)에 집적되는 회로 배선 대비 저항값이 작아 로드(load)가 작을 수 있다. 이에 따라, 상기 표시 장치가 대형화 되더라도 상기 클럭 신호의 딜레이에 의한 표시 품질 저하를 방지할 수 있다.

또한, 상기 좌측 및 우측 클럭 배선(CLK_L, CLK_R)의 대부분이 상기 제1 내지 제8 연성 필름(FL1 내지 FL8)에 형성되므로, 상기 좌측 및 우측 클럭 배선(CLK_L, CLK_R) 전체가 상기 표시 패널(100)의 좌측 및 우측 주변부(PA1, PA2)에 형성된 경우에 비해 비표시 영역인 상기 좌측 및 우측 주변부(PA1, PA2)의 크기가 줄어들 수 있다. 이에 따라 베젤 폭이 줄어든 표시 장치를 제공할 수 있다.

도 6는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 7는 도 표시 장치의 좌측 상부의 부분 확대도이다.

도 6을 참조하면, 상기 표시 장치는 연성 필름(FL) 및 클럭 배선(CLK)를 제외하고 도 1 내지 3의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 설명은 간략히 하거나 생략한다.

상기 연성 필름(FL)은 도 1의 표시 장치의 제1 내지 제4 연성 필름과 달리 하나의 필름으로 형성될 수 있다. 다른 실시예에 따르면, 상기 연성 필름(FL)은 도 1의 표시 장치와 유사하게 복수의 연성 필름들로 나뉘어져 형성될 수 있다.

상기 연성 필름(FL)은 상기 구동 기판(200)과 연결되고, 상기 표시 패널(100)의 제1 방향(D1)의 일측에 상기 게이트 신호 생성부(ASG)에 인접하여 상기 표시 패널(100)과 연결될 수 있다.

상기 클럭 배선(CLK)은 상기 구동 기판(200) 상의 상기 게이트 구동부(220)로부터 상기 구동 기판(200), 상기 연성 필름(FL), 상기 표시 패널(100)의 상기 주변 영역(PA)을 통해 연장되어 상기 게이트 신호 생성부(ASG)에 연결될 수 있다.

도 8은 본 발명의 일 실시예에 따른 표시 장치의 측단면도이다.

도 8을 참조하면, 상기 표시 장치의 제1 연성 필름(FL1)은 c자 형으로 c자 형으로 구부러져, 상기 단면도 상에서 표시 패널(100)의 가장자리가 상기 제1 연성 필름(FL1)의 양 끝단 사이에 배치될 수 있다. 이에 따라 표시부(DA)에 인접하는 비표시 영역인 주변부(PA)의 두께가 줄어들 수 있다.

도 9는 본 발명의 일 실시예에 따른 표시 장치의 측단면도이다.

도 9를 참조하면, 상기 표시 장치의 제1 연성 필름(FL1)은 표시 패널(100)의 측면 상에 사이드 본딩(side bonding)되고, 상기 표시 패널(100)의 후면 방향으로 구부러져, 상기 제1 연성 필름(FL1)이 상기 표시 패널(100)의 측면 및 후면 상에 배치될 수 있다. 이에 따라 표시부(DA)에 인접하는 비표시 영역인 주변부(PA)의 두께가 줄어들 수 있다. 상기 사이드 본딩은 상기 표시 패널(100) 측면 상에 배선이 노출되면, 상기 노출된 배선 상에 상기 제1 연성 필름(FL1)의 배선부가 전기적으로 연결되도록, 도전성 테이프 등을 이용하여 부착시키는 등의 알려진 다양한 방법이 사용될 수 있다.

도 10a 및 도 10b는 종래 기술에 따른 표시 장치의 주변부의 폭과 본 발명의 일 실시예에 따른 표시 장치의 주변부의 폭을 비교하기 위한 도면들이다.

도 10a를 참조하면, 종래 기술에 따른 표시 장치는 클럭 배선들(CLK1, CLK2,, CLKn)이 제2 방향(D2)으로 연장되기 위한 공간(PA2)이 필요하며, 이에 따라 비표시 영역인 주변부(PA)가 게이트 신호 생성부(ASG)를 위한 공간(PA1) 및 상기 클럭 배선들을 위한 공간(PA2)을 포함하게 되어, 상기 주변부(PA)의 제1 방향(D1)으로의 폭이 증가하게 된다.

반면, 도 10b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 클럭 배선들 (CLK1, CLK2,, CLKn)이 상기 제2 방향(D2)으로 연장되는 구간이 제1 연성 필름(FL1) 상에 형성되고, 상기 제1 연성 필름(FL1)이 상기 표시 패널(100)에 연결되기 위한 공간(PA2) 및 상기 게이트 신호 생성부(ASG)를 위한 공간(PA1) 만 필요하므로, 상기 주변부(PA)의 상기 제1 방향(D1)으로의 폭이 감소 할 수 있다.

도 11은 본 발명의 일 실시예에 따른 표시 장치 제1 연성 필름의 평면도이다.

도 11을 참조하면, 상기 제1 연성 필름(FL1)은 저항부(R1, R2, R3,)를 제외하고, 도1 내지 3의 표시 장치의 제1 연성 필름(FL1)과 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 생략한다.

상기 제1 연성 필름(FL1)은 제1 클럭 배선(CLK1), 제2 클럭 배선(CLK2), 제3 클럭 배선(CLK3), 제n 클럭 배선(CLKn)을 포함할 수 있다. 상기 제1 클럭 배선(CLK1)은 제1 저항부(R1)를 포함하고, 상기 제2 클럭 배선(CLK2)은 제2 저항부(R2)를 포함하고, 상기 제3 클럭 배선(CLK3)은 제3 저항부(R3)를 포함할 수 있다. 각각의 상기 제1 내지 제3 저항부들(R1, R2, R3)은 상기 제1 내지 제3 클럭 배선들의 상기 제1 연성 필름(FL1) 상의 길이를 고려하여, 상기 길이에 반비례한 저항값들을 가질 수 있다. 이에 따라, 상기 클럭 배선들 각각의 저항값들이 서로 동일할 수 있다.

상기 제1 연성 필름(FL1)에 따르면, 상기 저항부들이 각각의 상기 클럭 배선에 대응하여 형성되고, 이에 따라 상기 클럭 배선들의 저항값이 서로 동일해지므로, 상기 클럭 배선의 길이 차이에 따른 클럭 신호의 편차가 줄어들어 표시 품질이 향상될 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 구동 기판
210: 타이밍 컨트롤러 220: 게이트 구동부
230: 감마 기준전압 생성부 240: 데이터 구동부
300: 연성회로기판 FL1: 제1 연성 필름
FL2: 제2 연성 필름 FL3: 제3 연성 필름
FL4: 제4 연성 필름 CLK: 클럭 배선
G1,,Gn: 게이트 라인 D1,,Dm: 데이터 라인
ASG: 게이트 신호 생성부 PA: 주변부
DA: 표시부

Claims

영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 비표시 영역인 주변부를 포함하고, 제1 방향으로 연장되는 복수의 게이트 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 복수의 데이터 라인들 및 각각의 상기 게이트 라인들 및 상기 데이터 라인들과 전기적으로 연결되는 복수의 단위 픽셀들을 포함하는 표시 패널;
클럭 신호를 생성하는 게이트 구동부;
상기 클럭 신호를 수신하여, 게이트 신호를 생성하여 상기 게이트 라인에 상기 게이트 신호를 출력하고, 상기 표시 패널 상에 상기 주변부 내에 형성된 게이트 신호 생성부;
상기 게이트 구동부로부터 생성된 상기 클럭 신호를 상기 게이트 신호 생성부에 전달하는 클럭 배선; 및
상기 게이트 신호 생성부에 상기 제1 방향으로 인접하여, 상기 주변부 내에서 상기 표시 패널과 연결되는 연성 필름을 포함하고,
상기 클럭 배선의 적어도 일부는 상기 연성 필름에 형성되는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 게이트 신호 생성부의 박막 트랜지스터는 상기 단위 픽셀의 박막 트랜지스터와 동일 층으로부터 형성된 것을 특징으로 하는 표시 장치.
제2 항에 있어서,
상기 게이트 구동부가 실장되는 구동 기판; 및
상기 구동 기판과 상기 표시 패널을 연결하는 연성회로기판을 더 포함하는 것을 특징으로 하는 표시 장치.
제3 항에 있어서,
상기 클럭 배선은 상기 구동 기판의 상기 게이트 구동부로부터, 상기 구동 기판, 상기 연성회로기판, 상기 표시 패널의 상기 주변부, 상기 연성 필름 및 상기 표시 패널의 상기 주변부를 통해 상기 게이트 신호 생성부에 연결되는 것을 특징으로 하는 표시 장치.
제4 항에 있어서,
상기 데이터 라인들에 데이터 전압을 출력하는 데이터 구동부를 더 포함하고,
상기 데이터 라인들은 상기 데이터 구동부로부터 상기 연성회로기판 및 상기 표시 패널의 상기 주변부를 통해 상기 표시부 내로 연결되는 것을 특징으로 하는 표시 장치.
제3 항에 있어서,
상기 연성 필름은 상기 구동 기판에 직접 연결되어,
상기 클럭 배선은 상기 구동 기판의 상기 게이트 구동부로부터, 상기 구동 기판, 상기 연성 필름 및 상기 표시 패널의 상기 주변부를 통해 상기 게이트 신호 생성부에 연결되는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 게이트 신호 생성부는 상기 표시 패널의 좌측에 형성되는 좌측 게이트 신호 생성부 및 우측에 형성되는 우측 게이트 신호 생성부를 포함하고,
하나의 상기 게이트 라인은 상기 좌측 게이트 신호 생성부 및 상기 우측 게이트 신호 생성부에 모두 연결되는 것을 특징으로 하는 표시 장치.
제7 항에 있어서,
상기 연성 필름은
상기 좌측 게이트 신호 생성부에 인접하게 배치되는 제1 연성 필름; 및
상기 우측 게이트 신호 생성부에 인접하게 배치되는 제2 연성 필름을 포함하고,
상기 클럭 배선은
상기 좌측 게이트 신호 생성부에 전기적으로 연결되는 좌측 클럭 배선 및 상기 우측 게이트 신호 생성부에 전기적으로 연결되는 우측 클럭 배선을 포함하는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 연성 필름은 제1 연성 필름 및 상기 제1 연성 필름과 상기 제2 방향으로 이격되는 제2 연성 필름을 포함하고,
상기 클럭 배선은 제1 클럭 배선, 제a 클럭 배선 및 제a+1 클럭 배선을 포함하고, (여기서 a는 1보다 큰 자연수) 을 포함하고,
상기 게이트 신호 생성부는 제1 게이트 신호 생성부, 제a 게이트 신호 생성부 및 제a+1 게이트 신호 생성부를 포함하고,
상기 제1 클럭 배선, 및 상기 제a 클럭 배선은 상기 게이트 구동부로부터 상기 표시 패널의 상기 주변부, 상기 제1 연성 필름, 상기 표시 패널의 상기 주변부를 통해 상기 제1 게이트 신호 생성부 및 상기 제a 게이트 신호 생성부에 연결되고,
상기 제a+1 클럭 배선은 상기 게이트 구동부로부터 상기 표시 패널의 상기 주변부, 상기 제1 연성 필름, 상기 표시 패널의 상기 주변부, 상기 제2 연성 필름 및 상기 표시 패널의 상기 주변부를 통해 상기 제a+1 게이트 신호 생성부에 연결되는 것을 특징으로 하는 표시 장치.
제9 항에 있어서,
상기 제1 연성 필름과 상기 제2 연성 필름은 동일한 것을 특징으로 하는 표시 장치.
제10 항에 있어서,
상기 제1 연성 필름 및 제2 연성 필름은 각각 제1 배선 내지 제n 배선을 포함하고, 상기 제2 연성 필름의 상기 제1 내지 제n 배선 중 적어도 하나 이상은 더미(dummy)부로 플로팅된 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
입력 영상 데이터 및 입력 제어 신호를 수신하고, 제1 제어 신호, 제2 제어 신호, 제3 제어 신호 및 데이터 신호를 생성하는 타이밍 컨트롤러;
상기 제2 제어 신호 및 상기 데이터 신호를 수신하여 감마 기준 전압을 생성하는 감마 기준 전압 생성부; 및
상기 감마 기준 전압을 수신하여 상기 데이터 라인들에 데이터 전압을 출력하는 데이터 구동부를 더 포함하고,
상기 게이트 구동부는 상기 제1 제어 신호를 수신하는 것을 특징으로 하는 표시 장치.
제12 항에 있어서,
상기 타이밍 컨트롤러, 상기 감마 기준 전압 생성부, 상기 게이트 구동부가 실장되는 구동 기판; 및
상기 구동 기판과 상기 표시 패널을 연결하는 연성회로기판을 더 포함하고,
상기 클럭 배선은 상기 구동 기판의 상기 게이트 구동부로부터, 상기 구동 기판, 상기 연성회로기판, 상기 표시 패널의 상기 주변부, 상기 연성 필름 및 상기 표시 패널의 상기 주변부를 통해 상기 게이트 신호 생성부에 연결되는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 연성 필름은 c자 형으로 구부러져, 일 단면 상에서 상기 표시 패널의 가장자리가 상기 연성 필름의 양 끝단 사이에 배치되는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 연성 필름은 상기 표시 패널의 측면 상에 사이드 본딩(side bonding)되는 것을 특징으로 하는 표시 장치.
제1 항에 있어서,
상기 연성 필름 상의 상기 클럭 배선은 제1 클럭 배선 및 제2 클럭 배선을 포함하고, 상기 제1 클럭 배선은 제1 저항부를 포함하고, 상기 제2 클럭 배선은 상기 제1 저항부와 다른 저항값을 갖는 제2 저항부를 포함하는 것을 특징으로 하는 표시 장치.
클럭 신호를 생성하는 게이트 구동부;
표시 패널 상에 집적되고 상기 클럭 신호를 수신하고 게이트 신호를 생성하는 제1 게이트 신호 생성부;
상기 제1 게이트 신호 생성부에 전기적으로 연결되어 상기 게이트 신호를 수신하며, 제1 방향으로 연장되는 제1 게이트 라인;
상기 게이트 구동부와 상기 제1 게이트 신호 생성부를 전기적으로 연결하여, 상기 클럭 신호를 전달하는 제1 클럭 배선; 및
상기 제1 게이트 신호 생성부에 상기 제1 방향으로 인접하여 상기 표시 패널에 연결되고 상기 제1 클럭 배선의 일부가 형성된 연성 필름을 포함하는 표시 장치.
제17 항에 있어서,
상기 연성 필름은 상기 제1 방향과 수직한 제2 방향으로 상기 표시 패널의 가장자리를 따라 연장되는 것을 특징으로 하는 표시 장치.
제18 항에 있어서,
상기 제1 게이트 신호 생성부는 박막 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
제19 항에 있어서,
상기 제1 클럭 배선은 상기 게이트 구동부로부터, 차례대로 상기 표시 패널, 상기 제1 연성 필름 및 상기 표시 패널을 통해 연장되어 상기 제1 게이트 신호 생성부와 연결되는 것을 특징으로 하는 표시 장치.