JP3631957B2 - 三相整流装置 - Google Patents
三相整流装置 Download PDFInfo
- Publication number
- JP3631957B2 JP3631957B2 JP2000371339A JP2000371339A JP3631957B2 JP 3631957 B2 JP3631957 B2 JP 3631957B2 JP 2000371339 A JP2000371339 A JP 2000371339A JP 2000371339 A JP2000371339 A JP 2000371339A JP 3631957 B2 JP3631957 B2 JP 3631957B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- voltage
- detection means
- bidirectional switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、３つの双方向性スイッチング素子を用いて三相交流電源電圧を直流電圧に変換する三相整流装置に関する。
【０００２】
【従来の技術】
この種の従来の三相整流装置としては、特許第２８５７０９４号公報、特開平１１−１２２９３０号公報に開示されたものがあり、これを図１３に示す。
すなわち、図１３において、三相整流装置１０１は、正側および負側直流母線１０２、１０３間に三相ブリッジ接続された全波整流回路１０４と、３つの双方向性スイッチング素子１０５ないし１０７からなる整流回路１０８と、正側および負側直流母線１０２および１０３間に直列に接続された２個の平滑用コンデンサ１０９、１１０とを備えている。そして、３つの双方向性スイッチング素子１０５ないし１０７において、各正側および負側直流出力端子ＰおよびＮは、正側および負側直流母線１０２、１０３に接続され、各一方の交流入力端子Ｌは、それぞれ交流リアクトル１１１ないし１１３を介して全波整流回路１０４の各交流入力端子に接続され、各他方の交流入力端子ＣＮは、平滑用コンデンサ１０９、１１０の中点端子１１４に接続されている。
【０００３】
更に、全波整流回路１０４の各交流入力端子は、Ｒ、Ｓ、Ｔ相の交流電源線１１５、１１６、１１７およびヒューズ１１８、１１９、１２０をそれぞれ介してＲ、Ｓ、Ｔ相の主回路用入力端子ＴＲ、ＴＳ、ＴＴに接続されており、また、交流電源線１１５、１１６、１１７間には、相間コンデンサ１２１ないし１２３が接続されている。
【０００４】
三相整流装置１０１は、ＣＰＵ１２４を備えており、その各出力端子は、ドライブ回路１２５、１２６、１２７の入力端子にそれぞれ接続されており、各ドライブ回路１２５、１２６、１２７の出力端子は、前記双方向性スイッチング素子１０５、１０６、１０７の各ゲート端子Ｇに接続されている。Ｒ、Ｓ、Ｔ相の制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１は、位相検出回路１２８の各入力端子に接続されており、その位相検出回路１２８の出力端子は、前記ＣＰＵ１２４の入力端子に接続されている。前記Ｒ相およびＳ相の交流電源線１１５および１１６には、変流器１２９および１３０が配設されており、その出力端子は、交流電流検出回路１３１の入力端子に接続され、その交流電流検出回路１３１の出力端子は前記ＣＰＵ１２４の入力端子に接続されている。
【０００５】
そして、三相整流装置１０１において、Ｒ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴは、Ｒ、Ｓ、Ｔ相の主回路用配線１３２、１３３、１３４および入力リアクトル１３５、１３６、１３７を介して三相交流電源１３８の各出力端子１３８Ｒ、１３８Ｓ、１３８Ｔに接続されており、Ｒ，Ｓ，Ｔ相の制御回路用入力端子ＴＲ１，ＴＳ１，ＴＴ１は、Ｒ、Ｓ、Ｔ相の制御回路用配線１３９、１４０、１４１を介して三相交流電源１３８の各出力端子１３８Ｒ、１３８Ｓ、１３８Ｔに接続されている。また、正側および負側直流母線１０２および１０３が接続された直流出力端子ＴＯ１およびＴＯ２は、誘導電動機１４２を駆動するインバータ１４３に接続されている。
【０００６】
しかして、上記従来例の作用につき、図１４のフローチャートを参照して説明する。三相整流装置１０１に電源が投入されると、ＣＰＵ１２４は動作を開始する（スタート）。ＣＰＵ１２４は、先ず、「初期化」の処理ステップＴ１になり、所定の初期化動作を行った後、「異常発生？」の判断ステップＴ２に移行し、ここでは、三相整流装置１０１に異常が発生しているか否かを判断して「ＮＯ」（正常）ならば「電圧位相データ（θ）の取込み」の処理ステップＴ３に移行する。尚、ＣＰＵ１２４は、「異常発生？」の判断ステップＴ２で「ＹＥＳ」（異常）と判断したときには、「異常信号出力」の処理ステップＴ４に移行し、異常信号を出力して異常警報器を動作させる。
【０００７】
ＣＰＵ１２４は、処理ステップＴ３に移行したときには、ここで位相検出回路１２８からの位相データ（θ）を取込み、次いで、「電流データ（ＩＲ、ＩＳ、ＩＴ）の取込み」の処理ステップＴ５に移行して交流電流検出回路１３１の電流データ（ＩＲ、ＩＳ、ＩＴ（＝−（ＩＲ＋ＩＳ））を取込む。そして、ＣＰＵ１２４は、「スイッチング用データの作成」の処理ステップＴ６に移行し、ここでは、位相データ（θ）と電流データ（ＩＲ、ＩＳ、ＩＴ）とに基づいて、交流電源線１１５、１１６、１１７に流れる交流入力電流が正弦波になるようなスイッチング用データを作成し、次の「ドライブ回路の駆動」の処理ステップＴ７に移行してそのスイッチング用データに基づきドライブ回路１２５、１２６、１２７を駆動し、以て、双方向性スイッチング素子１０５、１０６、１０７をＰＷＭ制御する。
【０００８】
このような構成によれば、例えば、単に全波整流回路１０４と平滑用コンデンサ１０９、１１０とのみから構成される一般的な三相整流装置とは異なり、高調波の抑制効果が得られる。
【０００９】
【発明が解決しようとする課題】
ところが、上記構成によると、三相交流電源１３８の出力端子１３８Ｒ、１３８Ｓ、１３８Ｔを、入力リアクトル１３５、１３６、１３７を介した主回路用配線１３２、１３３、１３４により主回路用入力端子ＴＲ，ＴＳ，ＴＴに接続する作業と、制御回路用配線１３９、１４０、１４１により制御回路用入力端子ＴＲ１，ＴＳ１，ＴＴ１に接続する作業とが必要になり、このときに、主回路用入力端子ＴＲ，ＴＳ，ＴＴに接続される相と制御回路用入力端子ＴＲ１，ＴＳ１，ＴＴ１に接続される相とが一致しない誤配線が発生すると、三相整流装置１０１が正常に動作しなくなる。
【００１０】
このため従来では、図１３に示すように、入力端子が交流電源線１１５、１１６、１１７に接続された位相検出回路１４４と、各入力端子が位相検出回路１２８および１４４の出力端子に接続された比較回路１４５とを設けて、両者の検出位相が一致するか否かの判定を行うようにしている。
【００１１】
ところが、このような構成にすると、高い三相交流電源電圧（通常２００Ｖ）を受ける２つもの位相検出回路１２８および１４４を設けることになり、回路構成上および絶縁構造上からも基板サイズが大きくなり、また、位相検出回路１４４および比較回路１４５を設けることは、それだけコストアップになる問題がある。
【００１２】
また、全波整流回路１０４、整流回路１０８を構成する素子のの故障による電源短絡を防止するために従来よりヒューズ１１８、１１９、１２０が設けられているが、そのうちの１相のヒューズが溶断して欠相状態になると、三相整流装置１０１が正常に動作しなくなるので、早期に異常検出する必要がある。
【００１３】
更に、正側および負側直流母線１０２、１０３間に直列に接続された平滑用コンデンサ１０９、１１０の耐圧は、正側および負側直流母線１０２、１０３間の直流電圧の１／２にできるので、小形化を図れるが、双方向性スイッチング素子１０５、１０６或いは１０７が故障すると、平滑用コンデンサ１０９或いは１１０に中点端子１１４を介して交流電圧ピーク（通常の２倍の過電圧）が印加されたり、正側直流母線１０２−中点端子１１４間と負側直流母線１０−中点端子１１４間とに電圧アンバランスが生じて耐圧を超過するので、速やかに異常検出する必要がある。
【００１４】
本発明は上述の事情に鑑みてなされたものであり、その第１の目的は、誤配線を検出することができながら、基板サイズを小さくでき、コストダウンを図ることができる三相整流装置を提供することにある。
本発明の第２の目的は、欠相状態を早期に検出することができる三相整流装置を提供することにある。
本発明の第３の目的は、２個の平滑用コンデンサの過電圧、電圧アンバランスを速やかに検出することができる三相整流装置を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１記載の三相整流装置は、正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、前記整流回路の交流入力電流を検出する交流電流検出手段と、前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、通常運転前に、前記位相検出手段が検出する各相のゼロクロス付近の所定期間にて前記双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出し、所定レベル以上の電流を検出したときに異常信号を出力するように構成されているところに特徴を有する。
【００１６】
このような構成によれば、位相検出手段が検出する各相のゼロクロス付近の所定期間にて双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出するので、整流回路に入力される電圧の相と位相検出手段に入力される電圧の相とが一致しているときには、検出される電流は所定レベル未満になるが、一致していないときには、１つの相に他相の交流電圧が印加されることから、検出される電流は所定レベル以上になり、以て、誤配線が早期に検出される。
そして、このような構成によれば、従来のような誤配線検出用の位相検出回路および比較回路を設ける必要がないので、基板サイズを小さくでき、コストダウンを図ることができる。
【００１７】
請求項２記載の三相整流装置は、制御手段は、異常信号の出力をキャンセルして、パルス駆動に同期して検出された各相の電流データと位相データを取得した後、予め記憶された相改正用テーブルに基づいて相データを改正するように構成されているところに特徴を有する。
このような構成によれば、誤配線のときには、予め記憶された相改正用テーブルに基づいて相データが改正されるので、配線をやり直さなくても、正常運転を行わせることができる。
【００１８】
請求項３記載の三相整流装置は、正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、前記整流回路の交流入力電流を検出する交流電流検出手段と、前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、通常運転前に、前記位相検出手段が検出する各相のゼロクロス付近以外の位相の所定期間にて前記双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出し、設定レベル以下の電流を検出したときに異常信号を出力するように構成されているところに特徴を有する。
【００１９】
このような構成によれば、位相検出手段が検出する各相のゼロクロス付近以外の位相の所定期間にて前記双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出するので、欠相状態が生じたときには、検出される電流は設定レベル以下となるものであり、以て、欠相状態が早期に検出される。
【００２０】
請求項４記載の三相整流装置は、正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、前記整流回路の交流入力電流を検出する交流電流検出手段と、前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、前記電流検出手段が検出する交流入力電流が規定レベル以上の場合に、個々の相の交流入力電流の変化を監視し、所定時間以上の間、同一レベル電流が流れている相若しくは電流が流れていない相が検出されたときには異常信号を出力するように構成されているところに特徴を有する。
このような構成によれば、通常運転状態においても欠相状態を検出することができる。
【００２１】
請求項５記載の三相整流装置は、正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、前記整流回路の交流入力電流を検出する交流電流検出手段と、前記正側および負側直流母線間の直流電圧を検出する直流電圧検出手段と、前記平滑用コンデンサの中点端子と前記正側若しくは負側直流母線殿間の中点電圧を検出する中点電圧検出手段と、前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、前記交流電流検出手段および中点電圧検出手段の検出に基づき、前記中点端子における定格電圧を超える過電圧の発生や前記正側直流母線−中点端子間と負側直流母線−中点端子間とににおける所定レベル以上の電圧アンバランスの発生などの異常を検出したときには異常信号を出力するように構成されているところに特徴を有する。
このような構成によれば、２個の平滑用コンデンサの中点端子における定格電圧を超える過電圧の発生や前記正側直流母線−中点端子間と負側直流母線−中点端子間とにおける所定レベル以上の電圧アンバランスの発生を速やかに検出することができる。
【００２２】
請求項６記載の三相整流装置は、３つの双方向性スイッチング素子の各交流入力端子の他方と２個の平滑用コンデンサの中点端子との間に１つのスイッチ手段が設けられ、制御手段は、異常を検出したときには前記スイッチ手段を開放させるように構成されているところに特徴を有する。
このような構成によれば、２個の平滑用コンデンサの中点端子に定格電圧を超える過電圧が発生したときや前記正側直流母線−中点端子間と負側直流母線−中点端子間とに所定レベル以上の電圧アンバランスが発生したときには、スイッチ手段が開放されることにより、整流回路が２個の平滑用コンデンサの中点端子から切離される。
【００２３】
請求項７記載の三相整流装置は、三相交流電源電圧を直流電圧に変換して正側および負側直流母線間に印加する全波整流回路を設けたところに特徴を有する。このような構成によれば、整流回路が２個の平滑用コンデンサの中点端子から切離されても全波整流回路により正側および負側直流母線間に直流電圧を供給することができる。
【００２４】
【発明の実施の形態】
以下、本発明の誤配線と対象とする第１の実施例につき、図１ないし図４を参照して説明する。
まず、図１において、三相整流装置１は、正側および負側直流母線２、３間にダイオード４ａないし４ｆを三相ブリッジ接続して構成された全波整流回路４と、３つの双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔからなる整流回路５と、正側および負側直流母線２、３間に直列に接続された２個の平滑用コンデンサ６、７とを備えている。
【００２５】
ここで、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの構成について図２を参照して説明するに、これらは同一構成をなすものである。すなわち、４個のダイオード８ａないし８ｄがブリッジ接続されて単相整流回路８が形成され、その正および負直流出力端子にＩＧＢＴ９のコレクタおよびエミッタが接続され、一方の交流入力端子が交流入力端子Ｌに接続され、他方の交流入力端子が交流入力端子ＣＮに接続されている。また、単相整流回路８において、正の直流出力端子はダイオード１０を介して正側直流出力端子Ｐに接続され、負の直流出力端子はダイオード１１を介して負側直流出力端子Ｎに接続されている。そして、ＩＧＢＴ９のゲートはゲート端子Ｇに接続されている。尚、図２に示す回路は、半導体モジュール化されて１つの素子とされている。この場合、以下においては、ＩＧＢＴ９のゲートにゲート信号が与えられてＩＧＢＴ９がオンしたときには、説明の便宜上、対応する双方向性スイッチング素子５Ｒ、５Ｓ或いは５Ｔがオンすると表現することにする。
【００２６】
さて、再び図１を参照する。３つの双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔにおいて、各正側および負側直流出力端子ＰおよびＮは、正側および負側直流母線２および３に接続され、各一方の交流入力端子Ｌは、それぞれ交流リアクトル１２、１３、１４を介して全波整流回路４の各交流入力端子に接続され、各他方の交流入力端子ＣＮは、平滑用コンデンサ６、７の中点端子６７に接続されている。更に、全波整流回路４の各交流入力端子は、Ｒ、Ｓ、Ｔ相の交流電源線１５、１６、１７およびヒューズ１８、１９、２０をそれぞれ介してＲ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴに接続され、また、交流電源線１５、１６、１７間には、相間コンデンサ２１、２２、２３が接続されている。
【００２７】
三相整流装置１は、制御手段たるＣＰＵ２４を備えており、その各出力端子は、ドライブ回路２５、２６、２７の入力端子にそれぞれ接続されており、各ドライブ回路２５、２６、２７の出力端子は、前記双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの各ゲート端子Ｇに接続されている。Ｒ、Ｓ、Ｔ相の制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１は、位相検出手段たる位相検出回路２８の各入力端子に接続されており、その位相検出回路２８の出力端子は、前記ＣＰＵ２４の入力端子に接続されている。前記Ｒ相およびＳ相の交流電源線１５および１６には、変流器２９および３０が配設されており、その出力端子は、交流電流検出手段たる交流電流検出回路３１の入力端子に接続され、その交流電流検出回路３１の出力端子は、前記ＣＰＵ２４の入力端子に接続されている。
【００２８】
直流電圧検出手段たる直流電圧検出回路３２の入力端子は、正側および負側直流母線２、３に接続されており、その直流電圧検出回路３２の出力端子は、前記ＣＰＵ２４の入力端子に接続されている。入力手段たる入力インターフェース３３の入力端子は、情報用入力端子Ｔａ、Ｔｂに接続されており、その入力インターフェース３３の出力端子は、前記ＣＰＵ２４の入力端子に接続されている。そして、ＣＰＵ２４おいて、出力端子は、報知手段たる表示装置３４の入力端子に接続されており、入出力端子は、記憶手段たるＥＥＰＲＯＭ３５に接続されている。
【００２９】
更に、三相整流装置１において、Ｒ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴは、Ｒ、Ｓ、Ｔ相の主回路用配線３６、３７、３８および入力リアクトル３９、４０、４１を介して三相交流電源４２の各出力端子４２Ｒ、４２Ｓ、４２Ｔに接続されており、Ｒ、Ｓ、Ｔ相の制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１は、Ｒ、Ｓ、Ｔ相の制御回路用用配線４３、４４、４５を介して三相交流電源４２の各出力端子４２Ｒ、４２Ｓ、４２Ｔに接続されている。尚、前記相間コンデンサ２１ないし２３および入力リアクトル３９ないし４１はノイズフィルタを構成するものであるが、この内の入力リアクトル３９ないし４１は、大形の部品であるので、三相整流装置１の各構成部品を搭載する基板とは別置き状態にされている。そして、正側および負側直流母線２および３に接続された直流出力端子ＴＯ１およびＴＯ２は、誘導電動機４６を駆動するインバータ４７に接続されている。
【００３０】
外部情報装置たるパネルキー４８の出力端子は、情報用入力端子Ｔａ、Ｔｂに接続されている。この場合、パネルキー４８は、運転停止、異常リセット、初期チェック完了リセット、パラメータ等の情報の設定に用いられるもので、その情報は、入力インターフェース３３を介してＣＰＵ２４に与えられるようになっている。ＣＰＵ２４は、与えられた情報を必要に応じてＥＥＰＲＯＭ３５に記憶させるようになっており、特に、パラメータの設定のときにはそのパラメータをＥＥＰＲＯＭ３５に記憶させるようになっている。また、ＣＰＵ２４は、異常を検出したときには、表示装置３４に異常表示（異常報知）を行わせ、パラメータの設定の時には、表示装置３４にそのパラメータの表示を行わせ、パラメータの編集が可能になっている。
【００３１】
次に、本実施例の作用につき、図３および図４をも参照して説明する。
先ず、誤配線検出の原理について図３を参照して説明する。この場合、インバータ４７は、通常運転を停止しているものとする。今、主回路用入力端子ＴＲ、ＴＳ、ＴＴに印加される交流電源電圧をＲ、Ｓ、Ｔ相電圧と称し、制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１に印加される交流電源電圧をＲ１、Ｓ１、Ｔ１相電圧と称し、交流電源線１５、１６、１７に流れる交流電流（交流入力電流）をＲ、Ｓ、Ｔ相電流と称するものとする。尚、本実施例では、制御回路用配線４３、４４、４５が制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１に配線され、従って、制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１に正常にＲ１、Ｓ１、Ｔ１相電圧が印加されているものとする。そして、ＣＰＵ２４は、位相検出回路２８を介してＲ１、Ｓ１、Ｔ１相電圧の位相を位相データ（θ）として取込み、交流電流検出回路３１を介してＲ、Ｓ、Ｔ相電流を電流データ（ＩＲ、ＩＳ、ＩＴ（＝−（ＩＲ＋ＩＳ））として取込むようになっている。
【００３２】
図３（ａ）で示すように、主回路用配線３６、３７、３８が正常に主回路用入力端子ＴＲ、ＴＳ、ＴＴが配線されている場合には、Ｒ１、Ｓ１、Ｔ１相電圧とＲ、Ｓ、Ｔ相電圧の位相が一致する。このとき、ＣＰＵ２４は、Ｒ１相電圧を起点に相順が正相の場合において、位相検出回路２８からの位相データ（θ）を基にＳ１、Ｒ１、Ｔ１相電圧のゼロクロス付近の所定期間ｔにてＳ、Ｒ、Ｔ相駆動パルスＰＳａ、ＰＲａ、ＰＴａを出力してドライブ回路５Ｓ、５Ｒ、５Ｔに与えるようになっている。尚、上記所定期間ｔは、ゼロクロス点の前後１５度（合計３０度）以内が好ましい。
【００３３】
従って、図３（ｂ）に示すように、Ｒ相が正常配線の場合には、Ｒ１相電圧とＲ相電圧の位相が一致しているので、Ｒ１相電圧のゼロクロス付近の所定期間ｔにてＲ則駆動パルスＰＲａを双方向性スイッチング素子５Ｒに与えてオンさせても、Ｒ相電流は流れないか或いは流れても所定レベル未満である。
【００３４】
これに対して、図３（ｃ）に示すように、Ｒ相−Ｓ相の誤配線の場合には、Ｒ相の制御回路用入力端子ＴＲ１にＲ１相電圧が印加されているときには、Ｒ相の主回路用入力端子ＴＲにはＲ相電圧の代わりにＳ相電圧が印加されており、これにより、Ｒ１相電圧のゼロクロス付近の所定期間ｔにてＲ相駆動パルスＰＲａを双方向性スイッチング素子５Ｒに与えてオンさせると、双方向性スイッチング素子５ＲはＳ相電圧の６０度付近でオンするようになり、所定レベル以上のＲ相電流が正（＋）方向に流れる。
【００３５】
また、図３（ｄ）に示すように、Ｒ相−Ｔ相の誤配線の場合には、制御回路側がＲ１相電圧のときには主回路側はＲ相電圧の代わりにＴ相電圧になるので、Ｒ１相電圧のゼロクロス付近の所定期間ｔにてＲ相駆動パルスＰＲａを双方向性スイッチング素子５Ｒに与えてオンさせると、双方向性スイッチング素子５ＲはＴ相電圧の３００度付近でオンするようになり、所定レベル以上のＲ相電流が負（−）方向に流れる。
【００３６】
次に、図４に示すフローチャートを参照する。三相整流装置１に電源が投入されると、ＣＰＵ２４は動作を開始する（スタート）。ＣＰＵ２４は、先ず、「初期化」の処理ステップＳ１になり、記憶プログラム、記憶データの読出しなどのの所定の初期化動作を行った後、「異常発生？」の判断ステップＳ２に移行し、ここでは、三相整流装置１に異常が発生しているか否かを判断して「ＮＯ」（正常）ならば「電圧位相データ（θ）の取込み」の処理ステップＳ３に移行する。尚、ＣＰＵ２４は、「異常発生？」の判断ステップＳ２で「ＹＥＳ」（異常）と判断したときには、「異常信号出力」の処理ステップＳ４に移行し、異常信号を出力して表示装置の３４に異常報知の表示を行わせる。
【００３７】
ＣＰＵ２４は、処理ステップ３に移行したときには、ここで位相検出回路２８からの位相データ（θ）を取込み、次いで、「電流データ（ＩＲ、ＩＳ、ＩＴ）の取込み」の処理ステップＳ５に移行して交流電流検出回路３１の電流データ（ＩＲ、ＩＳ、ＩＴ（＝−（ＩＲ＋ＩＳ））を取込む。そして、ＣＰＵ２４は、［初期チェック完了？］の判断ステップＳ６に移行し、ここでは、先ず「ＮＯ」と判断して「各相のゼロクロス区間？」の判断ステップＳ７に移行する。ＣＰＵ２４は、判断ステップＳ７では、例えば、図３（ａ）で示すように、Ｓ１、Ｒ１、Ｔ１相電圧の相順でそのゼロクロス付近になった否かを判断し、「ＮＯ」のときには判断ステップＳ２に戻る。
【００３８】
ＣＰＵ２４は、判断ステップＳ７で「ＹＥＳ」と判断したときには、「ゼロクロス相のみスイッチング用データ作成」の処理ステップＳ８に移行し、ここで図３（ａ）で示すようなＳ、Ｒ、Ｔ相駆動パルスＰＳａ、ＰＲａ、ＰＴａを作成する。具体的には、ＣＰＵ２４は、判断ステップＳ７でＳ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ８でＳ相駆動パルスＰＳａを作成して「ドライブ回路の駆動」の処理ステップＳ９でＳ相の双方向性スイッチング素子５Ｓをオンさせ、次いで、「ゼロクロス相に電流は流れたか？」の判断ステップＳ１０に移行し、ここで、所定レベル以上のＳ相電流が流れたか否かを判断し、「ＮＯ」（正常）のときには「全相チェック完了か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」のときには、判断ステップＳ２に戻る。
【００３９】
ＣＰＵ２４は、次に、判断ステップＳ７でＲ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ８でＲ相駆動パルスＰＲａを作成して「ドライブ回路の駆動」の処理ステップＳ９でＲ相の双方向性スイッチング素子５Ｒをオンさせ、次いで、「ゼロクロス相に電流は流れたか？」の判断ステップＳ１０に移行し、ここで、所定レベル以上のＲ相電流が流れたか否かを判断し、「ＮＯ」（正常）のときには「全相チェック完了か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」のときには、判断ステップＳ２に戻る。
【００４０】
ＣＰＵ２４は、次に、判断ステップＳ７でＴ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ８でＴ相駆動パルスＰＴａを作成して「ドライブ回路の駆動」の処理ステップＳ９でＴ相の双方向性スイッチング素子５Ｔをオンさせ、次いで、「ゼロクロス相に電流は流れたか？」の判断ステップＳ１０に移行し、ここで、所定レベル以上のＴ相電流が流れたか否かを判断し、「ＮＯ」（正常）のときには「全相チェック完了か？」の判断ステップＳ１１に移行し、ここでは、Ｒ１、Ｓ１、Ｔ１（Ｒ、Ｓ、Ｔ）全相のチェックを完了したことにより「ＹＥＳ」と判断して「初期チェック完了セット」の処理ステップＳ１２に移行し、初期チェック完了した旨のセット処理を行なう。
【００４１】
ＣＰＵ２４は、次に、判断ステップＳ２に戻り、更に、処理ステップＳ３およぎＳ５を経て［初期チェック完了？］の判断ステップＳ６に移行するが、ここでは、前述の処理ステップＳ１２で初期チェック完了のセット処理が行われていることから、「ＹＥＳ」と判断して「スイッチング用データの作成」の処理ステップＳ１３および「ドライブ回路の駆動」の処理ステップＳ１４が行われるようになる。
【００４２】
これにより、ＣＰＵ２４は、従来と同様の原理により、位相データ（θ）と電流データ（ＩＲ、ＩＳ、ＩＴ）とに基づいて、交流電源線１５、１６、１７に流れる交流入力電流が正弦波になるようなスイッチング用データを作成し、そのスイッチング用データに基づきドライブ回路２５、２６、２７を駆動し、以て、双方向性スイッチング素子５Ｒ、５ＳをＰＷＭ制御して、インバータ４７に直流電源を供給する通常運転が行なわれる。
【００４３】
さて、ＣＰＵ２４は、誤配線がある場合には（例えば、図３（ｂ）ないし（ｄ）参照）、判断ステップＳ７に移行して「ＹＥＳ」と判断した後、処理ステップＳ８を経て処理ステップＳ９に移行してＳ、Ｒ或いはＴ相の双方向性スイッチング素子５Ｓ、５Ｒ或いは５Ｔをオンさせたときに、いずれかの相のゼロクロス付近で所定レベル以上の電流が流れるので、判断ステップＳ１０で「ＹＥＳ」（異常）と判断して「誤配線異常セット」の処理ステップＳ１５に移行し、ここで誤配線異常のセット処理を行なって、判断ステップＳ２に戻る。
【００４４】
ＣＰＵ２４は、判断ステップＳ２に戻ると、このときには処理ステップＳ１５で誤配線異常のセット処理が行われていることから、ここでは「ＹＥＳ」と判断して、「異常信号出力」の処理ステップＳ４となり、表示装置３４に異常信号を出力する。これにより、表示装置３４は、異常が発生した旨の報知の表示、特には、誤配線異常報知の表示を行なう。この場合、ＣＰＵ２４は、動作を停止するようになっている。
【００４５】
このような本実施例によれば、位相検出回路２８が検出する各相のゼロクロス付近の所定期間ｔにて双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔを個別にパルス駆動して各相に流れる電流を検出するので、制御回路側に印加されるＲ１、Ｓ１、Ｔ１相電圧の相と主回路側に印加されるＲ、Ｓ、Ｔ相電圧の相とが一致しているときには、交流電流検出回路３１で検出される電流は所定レベル未満になるが、一致していないときには、１つの相に他相の交流電圧が印加されることになって、検出される電流は所定レベル以上になり、以て、誤配線が早期に検出されて、表示装置３４に誤配線異常が表示（報知）される。
【００４６】
そして、本実施例によれば、誤配線検出をＣＰＵ２４によるソフトウエア処理にて行なうようにしているので、従来のような誤配線検出用の位相検出回路１４４および比較回路１４５を設ける必要がなく、従って、三相整流装置１の基板サイズを小さくできるとともに、基板サイズの小形化と相俟ってコストダウンを図ることができる。
【００４７】
しかも、本実施例によれば、Ｒ，Ｓ，Ｔ各相のゼロクロス付近でＲ、Ｓ、Ｔ各相の双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔをパルス駆動するようにしたので、正常配線の場合は各相に所定レベル未満の電流しか流れない、実際にはほとんど流れないので、構成素子の発熱防止の効果も期待することができる。
【００４８】
尚、上記実施例では、Ｒ、Ｓ、Ｔの三相のチェックを行なうようにしたが、この内の二相のみのチェックを行なうようにしてもよく、この場合には、変流器２９、３０を設けた二相とすることが好ましい。
また、上記実施例では、誤配線のチェックを通常運転前たる電源投入直後に行なうようにしたが、これに限らず、例えば、通常運転開始直前毎に行なうようにしてもよい。
【００４９】
図５ないし図７は本発明の誤配線を対象とする第２の実施例であり、上記第１の実施例と同一部分には同一符号を付して示し、以下異なる部分について説明する。尚、この第２の実施例では、説明の便宜上、図１も参照して説明する。
先ず、誤配線の態様について、図５に基づき説明する。すなわち、配線が正常な場合には、図５（ａ）に示すように、Ｒ１、Ｓ１、Ｔ１相はＲ、Ｓ、Ｔ相にそれぞれ対応する。これに対して、Ｓ相−Ｔ相誤配線の場合には、図５（ｂ）に示すように、Ｒ１相はＲ相に対応するが、Ｓ１、Ｔ１相はＴ、Ｓ相にそれぞれ対応する。Ｒ相−Ｔ相誤配線の場合には、図５（ｃ）に示すように、Ｓ１相はＳ相に対応するが、Ｒ１、Ｔ１相はＴ、Ｒ相にそれぞれ対応する。Ｒ相−Ｓ相誤配線の場合には、図５（ｄ）に示すように、Ｔ１相はＴ相に対応するが、Ｒ１、Ｓ１相はＳ、Ｒ相にそれぞれ対応する。Ｒ相−Ｓ相、Ｓ相−Ｔ相、Ｔ相−Ｒ相誤配線の場合には、図５（ｅ）に示すように、Ｒ１、Ｓ１、Ｔ１相はＳ、Ｔ、Ｒ相にそれぞれ対応する。そして、Ｒ相−Ｔ相、Ｓ相−Ｒ相、Ｔ相−Ｓ相誤配線の場合には、図５（ｆ）に示すように、Ｒ１、Ｓ１、Ｔ１相はＴ、Ｒ、Ｓ相にそれぞれ対応する。
【００５０】
そして、図６には、図３（ａ）に示すように、Ｓ１、Ｒ１、Ｔ１相電圧の順にＳ１、Ｒ１、Ｔ１相駆動パルスＰＳａ、ＰＲａ、ＰＴａにより双方向性スイッチング素子５Ｓ、５Ｒ、５Ｔを御駆動させた場合において、上記図５（ａ）ないし（ｆ）に示す正常配線と５つの誤配線の態様におけるＳ、Ｒ、Ｔ相電流の状態が示されている。この図６において、「ゼロ」は所定レベル未満の電流が流れたこと、「正」は所定レベル以上の電流が正方向に流れたこと、「負」は所定レベル以上の電流が負方向に流れたことを示す。この図６に示す内容の相改正用テーブルがＣＰＵ２４に備えられている。
【００５１】
次に、この第２の実施例の作用につき、図７のフローチャートを参照して説明する。
図７において図４のフローチャートと異なるところは、先ず、ＣＰＵ２４は、「ドライブ回路の駆動」の処理ステップＳ１４の次に判断ステップＳ６と同様の「初期チェック完了？」の判断ステップＳ１６に移行するようになっており、ここで「ＮＯ」のときには判断ステップＳ２に戻るようになっている。そして、ＣＰＵ２４は、判断ステップＳ１１および処理ステップＳ１２の次に判断ステップＳ１６に移行するようになっている。また、ＣＰＵ２４は、判断ステップＳ１６で「ＹＥＳ」と判断したときには、「誤配線改正要求？」の判断ステップＳ１７に移行するようになっており、ここで「ＮＯ」の時には判断ステップＳ２に戻るようになっている。従って、この第２の実施例において、誤配線がない（正常）状態において三相整流装置１が通常運転を行なうまでの動作は前記実施例と略同様である。
【００５２】
さて、ＣＰＵ２４は、判断ステップＳ６で「ＮＯ」と判断したときには、判断ステップＳ７、処理ステップＳ８、Ｓ９および判断ステップＳ１０を経て、Ｓ、Ｒ、Ｔ相電圧の順にＳ、Ｒ、Ｔ相駆動パルスＰＳａ、ＰＲａ、ＰＴａにより双方向性スイッチング素子５Ｓ、５Ｒ、５Ｔをオン駆動してその時の電流が「ゼロ」、「正」或いは「負」かを判断し、「ゼロ」のときには、判断ステップＳ１１に移行するが、「正」或いは「負」のときには、処理ステップＳ１５を経て「誤配線異常クリア 誤配線改正要求セット」の処理ステップＳ１８に移行し、ここでは、処理ステップＳ１５でセットした誤配線異常をクリア（キャンセル）するとともに、誤配線改正要求のセット処理を行なう。
【００５３】
ＣＰＵ２４は、次に、「相改正用データを保持（相および電流データ）」の処理ステップＳ１９に移行し、前述の「ゼロ」、「正」、「負」のデータ即ち相データおよび電流データを相改正用データとして保持（記憶）し、「全相チェック完了？」の判断ステップＳ１１に移行する。ＣＰＵ２４は、この判断ステップＳ１１ではＳ、Ｒ、Ｔ相全相のチェックが終了したか否かを判断するが、ここで、「ＮＯ」と判断したときには、判断ステップＳ１６に移行して、前述の動作を繰返すが、「ＹＥＳ」と判断したときには、「初期チェック完了セット」の処理ステップＳ１２に移行して初期チェック完了のセット処理を行って、判断ステップＳ１６に移行する。
【００５４】
ＣＰＵ２４は、判断ステップＳ１６に移行すると、このときには処理ステップＳ１２で初期チェック完了のセット処理を行っているので、ここでは「ＹＥＳ」と判断して「誤配線改正要求？」の判断ステップＳ１７に移行する。ＣＰＵ２４は、判断ステップＳ１７に移行すると、このときには処理ステップＳ１８で誤配線改正要求のセット処理を行っているので、ここでは「ＹＥＳ」と判断して「相改正実行」の処理ステップＳ２０に移行する。そして、ＣＰＵ２４は、この処理ステップＳ２０では、上述の相改正用データを図６に示す相改正用テーブルと照らし合わせて、どの形態の誤配線かを判断し、その誤配線の態様に応じて図５（ｂ）ないし（ｆ）のように誤配線改正（読換え）を行なう。その後、ＣＰＵ２４は、「誤配線改正要求クリア」の処理ステップＳ２１に移行して、誤配線改正要求のクリア処理を行った後、判断ステップＳ２に戻る。
【００５５】
尚、上記誤配線改正とは、例えば、図５（ｂ）で示すＳ相−Ｔ相誤配線の場合には、Ｓ１相のときにはＴ相の電流を読込み、Ｔ１相のときにはＳ相の電流を読込むことを意味し、図５（ｃ）で示すＲ相−Ｔ相誤配線の場合には、Ｒ１相のときにはＴ相の電流を読込み、Ｔ１相のときにはＲ相の電流を読込むことを意味し、図５（ｄ）で示すＲ相−Ｓ相誤配線の場合には、Ｒ１相のときにはＳ相の電流を読込み、Ｓ１相のときにはＲ相の電流を読込むことを意味する。その他の誤配線の場合も同様である。
【００５６】
このような第２の実施例によれば、誤配線のときには、相改正用データと予め記憶された位相改正用テーブルに基づいて誤配線の態様が判断され、その判断に基づいて相データが改正されるので、配線をやり直さなくても、正常運転を行わせることができる。
尚、上記第２の実施例において、改正用データをＥＥＰＲＯＭ３５に記憶させておくようにすれば、次の電源投入時に誤配線チェックを行なうに際しては、Ｒ、Ｓ、Ｔ三相とも電流が「ゼロ」となって正常配線と判断されるので、素子に所定レベル以上の電流を流すことはない。
【００５７】
図８および図９は本発明の欠相を対象とする第３の実施例であり、前記第１の実施例と同一部分には同一符号を付して示し、以下異なる部分について説明する。尚、この第３の実施例では、説明の便宜上、図１も参照して説明する。
先ず、欠相検出の原理について図８を参照して説明する。この場合、インバータ４７は、通常運転を停止しているものとする。
【００５８】
今、図８で示すように、主回路用配線３６、３７、３８が正常に主回路用入力端子ＴＲ、ＴＳ、ＴＴが配線されている場合には、Ｒ１、Ｓ１、Ｔ１相電圧とＲ、Ｓ、Ｔ相電圧の位相が一致する。このとき、ＣＰＵ２４は、Ｒ１相電圧を起点に相順が正相の場合において、位相検出回路２８からの位相データ（θ）を基にＲ１、Ｓ１、Ｔ１相電圧の最大電圧付近の所定期間ｔにてＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、ＰＳｂ、ＰＴｂを出力してドライブ回路５Ｒ、５Ｓ、５Ｔに与えるようになっている。尚、上記所定期間ｔは、最大電圧点の前後１５度（合計３０度）以内が好ましい。
【００５９】
従って、ヒューズ１８、１９或いは２０の溶断などによる欠相状態のない正常時には、各Ｒ、Ｓ、Ｔ相電圧の最大電圧付近でＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、ＰＳｂ、ＰＴｂがドライブ回路２５、２６、２７に与えられて双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔがオンすると、設定レベルを超えるＲ、Ｓ、Ｔ相電流が流れることになる。換言すれば、Ｒ、Ｓ或いはＴ相駆動パルスＰＲｂ、ＰＳｂ或いはＰＴｂに基づき双方向性スイッチング素子５Ｒ、５Ｓ或いは５ＴがオンされてもＲ、Ｓ或いはＴ相電流が設定レベル以下のときには、Ｒ、Ｓ或いはＴ相が欠相異常であることになる。
【００６０】
次に、この第３の実施例の作用につき、図９に示すフローチャートを参照して説明するに、以下においては、図４のフローチャートと異なる部分について説明する。
ＣＰＵ２４は、「初期チェック完了？」の判断ステップＳ６で「ＮＯ」と判断したときには、「最大電圧区間？」の判断ステップＳ２２に移行する。ＣＰＵ２４は、判断ステップＳ２２では、例えば、図８で示すように、Ｒ１、Ｓ１、Ｒ１、Ｔ１相電圧の相順で最大電圧付近になった否かを判断し、「ＮＯ」のときには判断ステップＳ２に戻る。
【００６１】
ＣＰＵ２４は、判断ステップＳ２２で「ＹＥＳ」と判断したときには、「最大電圧相のみスイッチング用データ作成」の処理ステップＳ２３に移行し、ここでは、図８で示すＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、ＰＳｂ、ＰＴｂを作成する。具体的には、ＣＰＵ２４は、判断ステップＳ２２でＲ１相の最大電圧付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ２３でＲ相駆動パルスＰＲｂを作成して「ドライブ回路の駆動」の処理ステップＳ９でＲ相の双方向性スイッチング素子５Ｒをオンさせ、次いで、「パルス駆動期間中に電流は流れたか？」の判断ステップＳ２４に移行し、ここで、設定レベルを超えるＲ相電流が流れたか否かを判断し、「ＹＥＳ」（正常）のときには「全相チェック完了か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」のときには、判断ステップＳ２に戻る。
【００６２】
ＣＰＵ２４は、次に、判断ステップＳ２２でＳ１相の最大電圧付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ２３でＳ相駆動パルスＰＳｂを作成して「ドライブ回路の駆動」の処理ステップＳ９でＳ相の双方向性スイッチング素子５Ｓをオンさせ、次いで、「パルス駆動期間中に電流は流れたか？」の判断ステップＳ２４に移行し、ここで、設定レベルを超えるＳ相電流が流れたか否かを判断し、「ＹＥＳ」（正常）のときには、「全相チェック完了か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」のときには、判断ステップＳ２に戻る。
【００６３】
ＣＰＵ２４は、次に、判断ステップＳ２２でＴ１相の最大電圧付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ２３でＴ相駆動パルスＰＴｂを作成して「ドライブ回路の駆動」の処理ステップＳ９でＴ相の双方向性スイッチング素子５Ｔをオンさせ、次いで、「パルス駆動期間中に電流は流れたか？」の判断ステップＳ２４に移行し、ここで、設定レベルを超えるＴ相電流が流れたか否かを判断し、「ＹＥＳ」（正常）のときには、「全相チェック完了か？」の判断ステップＳ１１に移行し、ここでは、Ｒ１、Ｓ１、Ｔ１（Ｒ、Ｓ、Ｔ）全相のチェックを完了したことにより「ＹＥＳ」と判断して「初期チェック完了セット」の処理ステップＳ１２に移行し、初期チェック完了した旨のセット処理を行なう。以後の動作は第１の実施例と同様である、
さて、ＣＰＵ２４は、欠相がある場合には判断ステップＳ２２に移行して「ＹＥＳ」と判断した後、処理ステップＳ２３を経て処理ステップＳ９に移行してＲ、Ｓ或いはＴ相の双方向性スイッチング素子５Ｒ、５Ｓ或いは５Ｔをオンさせたときに、いづれかの相の最大電圧付近で設定レベル以下の電流しか流れないので、判断ステップＳ２４で「ＮＯ」（異常）と判断して「欠相異常セット」の処理ステップＳ２５に移行し、ここで欠相異常のセット処理を行なって、判断ステップＳ２に戻る。
【００６４】
ＣＰＵ２４は、判断ステップＳ２に戻ると、このときには処理ステップＳ２５で欠相異常のセット処理が行われていることから、ここでは「ＹＥＳ」と判断して、「異常信号出力」の処理ステップＳ４となり、表示装置３４に異常信号を出力する。これにより、表示装置３４は、異常が発生した旨の報知の表示、特には、欠相異常報知の表示を行なう。この場合、ＣＰＵ２４は、動作を停止するようになっている。
【００６５】
このような第３の実施例によれば、位相検出回路２８が検出する各相の最大電圧付近の所定期間ｔにてＲ、Ｓ、Ｔ相の双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔを個別にパルス駆動して各Ｒ、Ｓ、Ｔ相に流れる電流を検出するので、欠相状態が生じたときには、検出される電流は設定レベル以下となるものであり、以て、欠相状態を早期に検出することができる。
【００６６】
尚、上記第３の実施例では、Ｒ、Ｓ、Ｔ相電圧の正の最大電圧付近にてＲ、Ｓ、Ｔ相の双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔをパルス駆動するようにしたが、これに限らず、例えば、負の最大電圧付近でパルス駆動してもよく、要は、ゼロクロス付近以外の位相の所定期間でパルス駆動すればよい。
【００６７】
この場合、パルス駆動で負の電流をも検出するようにすれば、誤配線検出も行なうことができる。
ところで、前記第２の実施例の場合に欠相が生じていたときには、二相の誤配線として誤って改正してしまう可能性があり、従って、第２の実施例に第３の実施例のような欠相検出機能をもたせることが好ましい。
尚、この第３の実施例においても、第１の実施例の誤配線検出機能或いは第２の実施例の誤配線改正機能をもたせるようにしている。
【００６８】
図１０は本発明の欠相を対象とする第４の実施例であり、図４と同一部分には同一符号を付して示し、以下異なる部分について説明する。尚、この第４の実施例では、説明の便宜上、図１も参照する。
ＣＰＵ２４は、処理ステップＳ５の次に「規定レベル以上の電流が流れているか？」の判断ステップＳ２６に移行し、「ＮＯ」のときには処理ステップＳ１３、Ｓ１４を経て判断ステップＳ２に戻るようになり、以て、三相整流装置１の通常運転が開始される。ＣＰＵ２４は、「規定レベル以上の電流が流れているか？」の判断ステップＳ２６においては、Ｒ、Ｓ、Ｔ相電流の平均値が通常の５０％以上あるか否かを検出するもので、上述したように通常運転が開始されると、ここで「ＹＥＳ」と判断して「一定時間Ｒ相の電流がゼロもしくは同一データか？」の判断ステップＳ２７に移行し、「ＮＯ」のときには「一定時間Ｓ相の電流がゼロもしくは同一データか？」の判断ステップＳ２８に移行し、「ＮＯ」のときには「一定時間Ｔ相の電流がゼロもしくは同一データか？」の判断ステップＳ２９に移行し、「ＮＯ」のときには処理ステップＳ１３に移行し、通常運転が続行される。
【００６９】
ところで、ヒューズ１８、１９或いは２０の溶断による欠相の場合には、Ｒ、Ｓ或いはＴ相電流が一定時間以上ゼロとなるものであり、また、変流器２９、３０或いは交流電流検出回路３１の故障などの電流検出ハード手段の故障のときには、Ｒ、Ｓ或いはＴ相電流が一定時間以上同一値（同一データ）が連続するものである。従って、ＣＰＵ２４は、判断ステップＳ２７、Ｓ２８、Ｓ２９のいずれかにおいて「ＹＥＳ」と判断したときには、「欠相異常のセット」の処理ステップＳ３０に移行し、ここで欠相異常のセット処理を行なって判断ステップＳ２に戻る。以後の動作は前記第３の実施例と同様である。
【００７０】
従って、この第４の実施例によれば、三相整流装置１の通常運転状態で欠相異常を検出することができるとともに、変流器２９、３０或いは交流電流検出回路３１の故障などの電流検出ハード手段の故障も検出することができる。
尚、この第４の実施例においても、第１の実施例の誤配線検出機能或いは第２の実施例の誤配線改正機能をもたせるようにしている。
【００７１】
図１１および図１２は本発明の平滑コンデンサの過電圧および電圧アンバランス検出を対象とする第５の実施例であり、前記第１の実施例と同一部分には同一符号を付して示し、以下異なる部分について説明する。
図１１において、図１と異なるところは、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの各交流入力端子ＣＮの共通接続点と平滑用コンデンサ６、７の中点端子６７との間に１つのスイッチ手段たる常開形のスイッチ５９が接続され、両入力端子が正側直流母線２および中点端子６７に接続された中点電圧検出手段たる中点電圧検出回路５０が設けられている点にあり、中点電圧検出回路５０の出力端子はＣＰＵ２４の入力端子に接続されている。尚、スイッチ４９は、ＣＰＵ２４からの信号（異常信号）に基づいて開放される例えば電磁式のものである。
【００７２】
次に、この第５の実施例の作用につき、図１２のフローチャートを参照して説明する。
ＣＰＵ２４は、判断ステップＳ２の次に「中点電圧（Ｖｎ）取込み」の処理ステップＳ３１に移行し、中点電圧検出回路５０が検出する正側直流母線２および中点端子６７間の電圧（中点電圧（Ｖｎ））を取込む。尚、ＣＰＵ２４は、この処理ステップＳ３１では、直流電圧検出回路３２が検出する正側および負側直流母線２および３間の直流電圧も取込むようになっている。ＣＰＵ２４は、次に「中点過電圧発生？」の判断ステップＳ３２に移行する。そして、ＣＰＵ２４は、この判断ステップＳ３２では、中点電圧検出回路５０が検出する中点電圧（Ｖｎ）が平滑用コンデンサ６、７の定格電圧を超える過電圧か否かを判断するもので、「ＮＯ」のときには「電圧アンバランス？」の判断ステップＳ３３に移行する。
【００７３】
ＣＰＵ２４は、上記判断ステップＳで３３では、中点電圧検出回路５０が検出する中点電圧（Ｖｎ）と直流電圧検出回路３２が検出する直流電圧とから平滑用コンデンサ６、７間に電圧アンバランスがあるか否かを判断するもので、「ＮＯ」のときには、「スイッチを閉成する」の処理ステップＳ３４に移行してスイッチ４９を閉成させ、しかる後、処理ステップＳ３、Ｓ５、Ｓ１３およびＳ１４を経て判断ステップＳ２に戻るようになる。従って、三相整流装置１は、第１の実施例と同様の通常運転を開始する。
【００７４】
ＣＰＵ２４は、上記通常運転を行なっている場合おいて、中点電圧（Ｖｎ）が過電圧になったときには、「中点過電圧発生？」の判断ステップＳ３２で「ＹＥＳ」と判断して「スイッチを開放する」の処理ステップＳ３５に移行し、スイッチ４９を開放する。これにより、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの交流入力端子ＣＮは中点端子６７から切離される。
【００７５】
また、ＣＰＵ２４は、上記通常運転を行なっている場合おいて、電圧アンバランスが発生したときには、「電圧アンバランス？」の判断ステップＳ３３で「ＹＥＳ」と判断して「スイッチを開放する」の処理ステップＳ３５に移行し、スイッチ４９を開放する。これにより、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの交流入力端子ＣＮは中点端子６７から切離される。
【００７６】
そして、ＣＰＵ２４は、判断ステップＳ３２或いはＳ３３の次に「中点異常のセット」の処理ステップＳ３６に移行し、ここで中点異常のセット処理を行なった後、判断ステップＳ２に戻る。ＣＰＵ２４は、判断ステップＳ２に戻ると、このときには処理ステップＳ３５で中点異常のセット処理が行われていることから、ここでは「ＹＥＳ」と判断して、「異常信号出力」の処理ステップＳ４となり、表示装置３４に異常信号を出力する。これにより、表示装置３４は、異常が発生した旨の報知の表示、特には、中点異常報知の表示を行なう。この場合、ＣＰＵ２４は、動作を停止するようになっている。
【００７７】
このような第５の実施例によれば、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの故障に基づき２個の平滑用コンデンサ６、７の中点端子６７に平滑用コンデンサ６、７の定格電圧を超える過電圧が発生したときや、正側直流母線２−中点端子６７間と負側直流母線３−中点端子６７間とに所定レベル以上の電圧アンバランスが発生したときには、これを中点異常として速やかに検出することができる。
【００７８】
そして、中点異常が検出されたときには、スイッチ４９が開放されることにより、整流回路５が２個の平滑用コンデンサ６、７の中点端子６７から切離されるので、その後は、全波整流回路４と平滑用コンデンサ６、７とからなる通常の三相整流装置からインバータ４７に直流電源を供給することができる。
尚、この第５の実施例においても、第１の実施例の誤配線検出機能、第２の実施例の誤配線改正機能或いは第３の実施例の欠相検出機能をもたせるようにしている。
【００７９】
尚、上記第５の実施例において、表示装置３４に中点過電圧と電圧アンバランスとを個別に表示させるようにしてもよい。
中点電圧検出回路５０の入力端子は、負側直流母線３と中点端子６７とに接続するようにしてもよい。
スイッチ４９の代わりに、スイッチ手段として半導体スイッチング素子を設けるようにしてもよい。
スイッチ４９の代わりに、双方向性スイッチング素子５Ｒ，５Ｓ，５Ｔにおける各交流入力端子Ｌと交流リアクトル１２、１３、１４との間、各正側直流出力端子Ｐと正側直流母線２との間、若しくは、各負側直流出力端子Ｎと負側直流母線３間に、それぞれスイッチを設けるようにしてもよい。
スイッチ４９を省略して、表示装置３４による異常表示のみとしてもよい。
【００８０】
尚、本発明は上記しかつ図面に示す実施例にのみ限定されるものではなく、次のような変形、拡張が可能である。
上記第１ないし第５の実施例では全波整流回路４を設けるようにしたが、これは必要に応じて設ければよい。
また、上記第１ないし第５の実施例ではノイズフィルタを構成する相間コンデンサ２１、２２、２３および入力リアクトル３９、４０、４１を設けるようにしたが、これらは必要に応じて設ければよい。
パネルキー４８の代わりに、入力端子台或いは通信装置を設けるようにしてもよい。
【００８１】
【発明の効果】
請求項１記載の三相整流装置によれば、位相検出手段が検出する各相のゼロクロス付近の所定期間にて双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出するようにしたので、整流回路に入力される電圧の相と位相検出手段に入力される電圧の相とが一致しているときには、検出される電流は所定レベル未満になるが、一致していないときには、１つの相に他相の交流電圧が印加されることから、検出される電流は所定レベル以上になり、以て、誤配線を早期に検出することができる。
そして、このような構成によれば、従来のような誤配線検出用の位相検出回路および比較回路を設ける必要がないので、基盤サイズを小さくでき、コストダウンを図ることができる。
【００８２】
請求項３記載の三相整流装置によれば、位相検出手段が検出する各相のゼロクロス付近以外の位相の所定期間にて双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出するようにしたので、欠相状態が生じたときには検出される電流は設定レベル以下となることから、欠相状態を早期に検出することができる。
【００８３】
請求項５記載の三相整流装置によれば、２個の平滑用コンデンサの中点端子における平滑用コンデンサの定格電圧を超える過電圧の発生や前記正側直流母線−中点端子間と負側直流母線−中点端子間とにおける所定レベル以上の電圧アンバランスの発生を速やかに検出することができる。しかも、電流検出ハード手段の故障をも検出することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す電気的構成のブロック線図
【図２】双方向性スイッチング素子の結線図
【図３】作用説明用の波形図
【図４】作用説明用のフローチャート
【図５】本発明の第２の実施例の配線状態を示す図
【図６】相改正用テーブルの内容を示す図
【図７】図４相当図
【図８】本発明補第３の実施例示す図３相当図
【図９】図４相当図
【図１０】本発明の第４の実施例を示す図４相当図
【図１１】本発明の第５の実施例を示す図１相当図
【図１２】図４相当図
【図１３】従来例を示す図１相当図
【図１４】図４相当図
【符号の説明】
図面中、１は三相整流装置、２は正側直流母線、３は負側直流母線、４は全波整流回路、５は整流回路、５Ｒないし５Ｔは双方向性スイッチング素子、６および７は平滑用コンデンサ、６７は中点端子、１２ないし１４は交流リアクトル、２４はＣＰＵ（制御手段）、２５ないし２７はドライブ回路、２８は位相検出回路（位相検出手段）、３１は交流電流検出検出回路（交流電流検出手段）、３２は直流電圧検出回路（直流電圧検出手段）、３４は表示装置（報知手段）、４２は三相交流電源、４２Ｒないし４２Ｔは出力端子、４９はスイッチ、５０は中点電圧検出回路（中点電圧検出手段）を示す。
【発明の属する技術分野】
本発明は、３つの双方向性スイッチング素子を用いて三相交流電源電圧を直流電圧に変換する三相整流装置に関する。
【０００２】
【従来の技術】
この種の従来の三相整流装置としては、特許第２８５７０９４号公報、特開平１１−１２２９３０号公報に開示されたものがあり、これを図１３に示す。
すなわち、図１３において、三相整流装置１０１は、正側および負側直流母線１０２、１０３間に三相ブリッジ接続された全波整流回路１０４と、３つの双方向性スイッチング素子１０５ないし１０７からなる整流回路１０８と、正側および負側直流母線１０２および１０３間に直列に接続された２個の平滑用コンデンサ１０９、１１０とを備えている。そして、３つの双方向性スイッチング素子１０５ないし１０７において、各正側および負側直流出力端子ＰおよびＮは、正側および負側直流母線１０２、１０３に接続され、各一方の交流入力端子Ｌは、それぞれ交流リアクトル１１１ないし１１３を介して全波整流回路１０４の各交流入力端子に接続され、各他方の交流入力端子ＣＮは、平滑用コンデンサ１０９、１１０の中点端子１１４に接続されている。
【０００３】
更に、全波整流回路１０４の各交流入力端子は、Ｒ、Ｓ、Ｔ相の交流電源線１１５、１１６、１１７およびヒューズ１１８、１１９、１２０をそれぞれ介してＲ、Ｓ、Ｔ相の主回路用入力端子ＴＲ、ＴＳ、ＴＴに接続されており、また、交流電源線１１５、１１６、１１７間には、相間コンデンサ１２１ないし１２３が接続されている。
【０００４】
三相整流装置１０１は、ＣＰＵ１２４を備えており、その各出力端子は、ドライブ回路１２５、１２６、１２７の入力端子にそれぞれ接続されており、各ドライブ回路１２５、１２６、１２７の出力端子は、前記双方向性スイッチング素子１０５、１０６、１０７の各ゲート端子Ｇに接続されている。Ｒ、Ｓ、Ｔ相の制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１は、位相検出回路１２８の各入力端子に接続されており、その位相検出回路１２８の出力端子は、前記ＣＰＵ１２４の入力端子に接続されている。前記Ｒ相およびＳ相の交流電源線１１５および１１６には、変流器１２９および１３０が配設されており、その出力端子は、交流電流検出回路１３１の入力端子に接続され、その交流電流検出回路１３１の出力端子は前記ＣＰＵ１２４の入力端子に接続されている。
【０００５】
そして、三相整流装置１０１において、Ｒ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴは、Ｒ、Ｓ、Ｔ相の主回路用配線１３２、１３３、１３４および入力リアクトル１３５、１３６、１３７を介して三相交流電源１３８の各出力端子１３８Ｒ、１３８Ｓ、１３８Ｔに接続されており、Ｒ，Ｓ，Ｔ相の制御回路用入力端子ＴＲ１，ＴＳ１，ＴＴ１は、Ｒ、Ｓ、Ｔ相の制御回路用配線１３９、１４０、１４１を介して三相交流電源１３８の各出力端子１３８Ｒ、１３８Ｓ、１３８Ｔに接続されている。また、正側および負側直流母線１０２および１０３が接続された直流出力端子ＴＯ１およびＴＯ２は、誘導電動機１４２を駆動するインバータ１４３に接続されている。
【０００６】
しかして、上記従来例の作用につき、図１４のフローチャートを参照して説明する。三相整流装置１０１に電源が投入されると、ＣＰＵ１２４は動作を開始する（スタート）。ＣＰＵ１２４は、先ず、「初期化」の処理ステップＴ１になり、所定の初期化動作を行った後、「異常発生？」の判断ステップＴ２に移行し、ここでは、三相整流装置１０１に異常が発生しているか否かを判断して「ＮＯ」（正常）ならば「電圧位相データ（θ）の取込み」の処理ステップＴ３に移行する。尚、ＣＰＵ１２４は、「異常発生？」の判断ステップＴ２で「ＹＥＳ」（異常）と判断したときには、「異常信号出力」の処理ステップＴ４に移行し、異常信号を出力して異常警報器を動作させる。
【０００７】
ＣＰＵ１２４は、処理ステップＴ３に移行したときには、ここで位相検出回路１２８からの位相データ（θ）を取込み、次いで、「電流データ（ＩＲ、ＩＳ、ＩＴ）の取込み」の処理ステップＴ５に移行して交流電流検出回路１３１の電流データ（ＩＲ、ＩＳ、ＩＴ（＝−（ＩＲ＋ＩＳ））を取込む。そして、ＣＰＵ１２４は、「スイッチング用データの作成」の処理ステップＴ６に移行し、ここでは、位相データ（θ）と電流データ（ＩＲ、ＩＳ、ＩＴ）とに基づいて、交流電源線１１５、１１６、１１７に流れる交流入力電流が正弦波になるようなスイッチング用データを作成し、次の「ドライブ回路の駆動」の処理ステップＴ７に移行してそのスイッチング用データに基づきドライブ回路１２５、１２６、１２７を駆動し、以て、双方向性スイッチング素子１０５、１０６、１０７をＰＷＭ制御する。
【０００８】
このような構成によれば、例えば、単に全波整流回路１０４と平滑用コンデンサ１０９、１１０とのみから構成される一般的な三相整流装置とは異なり、高調波の抑制効果が得られる。
【０００９】
【発明が解決しようとする課題】
ところが、上記構成によると、三相交流電源１３８の出力端子１３８Ｒ、１３８Ｓ、１３８Ｔを、入力リアクトル１３５、１３６、１３７を介した主回路用配線１３２、１３３、１３４により主回路用入力端子ＴＲ，ＴＳ，ＴＴに接続する作業と、制御回路用配線１３９、１４０、１４１により制御回路用入力端子ＴＲ１，ＴＳ１，ＴＴ１に接続する作業とが必要になり、このときに、主回路用入力端子ＴＲ，ＴＳ，ＴＴに接続される相と制御回路用入力端子ＴＲ１，ＴＳ１，ＴＴ１に接続される相とが一致しない誤配線が発生すると、三相整流装置１０１が正常に動作しなくなる。
【００１０】
このため従来では、図１３に示すように、入力端子が交流電源線１１５、１１６、１１７に接続された位相検出回路１４４と、各入力端子が位相検出回路１２８および１４４の出力端子に接続された比較回路１４５とを設けて、両者の検出位相が一致するか否かの判定を行うようにしている。
【００１１】
ところが、このような構成にすると、高い三相交流電源電圧（通常２００Ｖ）を受ける２つもの位相検出回路１２８および１４４を設けることになり、回路構成上および絶縁構造上からも基板サイズが大きくなり、また、位相検出回路１４４および比較回路１４５を設けることは、それだけコストアップになる問題がある。
【００１２】
また、全波整流回路１０４、整流回路１０８を構成する素子のの故障による電源短絡を防止するために従来よりヒューズ１１８、１１９、１２０が設けられているが、そのうちの１相のヒューズが溶断して欠相状態になると、三相整流装置１０１が正常に動作しなくなるので、早期に異常検出する必要がある。
【００１３】
更に、正側および負側直流母線１０２、１０３間に直列に接続された平滑用コンデンサ１０９、１１０の耐圧は、正側および負側直流母線１０２、１０３間の直流電圧の１／２にできるので、小形化を図れるが、双方向性スイッチング素子１０５、１０６或いは１０７が故障すると、平滑用コンデンサ１０９或いは１１０に中点端子１１４を介して交流電圧ピーク（通常の２倍の過電圧）が印加されたり、正側直流母線１０２−中点端子１１４間と負側直流母線１０−中点端子１１４間とに電圧アンバランスが生じて耐圧を超過するので、速やかに異常検出する必要がある。
【００１４】
本発明は上述の事情に鑑みてなされたものであり、その第１の目的は、誤配線を検出することができながら、基板サイズを小さくでき、コストダウンを図ることができる三相整流装置を提供することにある。
本発明の第２の目的は、欠相状態を早期に検出することができる三相整流装置を提供することにある。
本発明の第３の目的は、２個の平滑用コンデンサの過電圧、電圧アンバランスを速やかに検出することができる三相整流装置を提供することにある。
【００１５】
【課題を解決するための手段】
請求項１記載の三相整流装置は、正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、前記整流回路の交流入力電流を検出する交流電流検出手段と、前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、通常運転前に、前記位相検出手段が検出する各相のゼロクロス付近の所定期間にて前記双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出し、所定レベル以上の電流を検出したときに異常信号を出力するように構成されているところに特徴を有する。
【００１６】
このような構成によれば、位相検出手段が検出する各相のゼロクロス付近の所定期間にて双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出するので、整流回路に入力される電圧の相と位相検出手段に入力される電圧の相とが一致しているときには、検出される電流は所定レベル未満になるが、一致していないときには、１つの相に他相の交流電圧が印加されることから、検出される電流は所定レベル以上になり、以て、誤配線が早期に検出される。
そして、このような構成によれば、従来のような誤配線検出用の位相検出回路および比較回路を設ける必要がないので、基板サイズを小さくでき、コストダウンを図ることができる。
【００１７】
請求項２記載の三相整流装置は、制御手段は、異常信号の出力をキャンセルして、パルス駆動に同期して検出された各相の電流データと位相データを取得した後、予め記憶された相改正用テーブルに基づいて相データを改正するように構成されているところに特徴を有する。
このような構成によれば、誤配線のときには、予め記憶された相改正用テーブルに基づいて相データが改正されるので、配線をやり直さなくても、正常運転を行わせることができる。
【００１８】
請求項３記載の三相整流装置は、正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、前記整流回路の交流入力電流を検出する交流電流検出手段と、前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、通常運転前に、前記位相検出手段が検出する各相のゼロクロス付近以外の位相の所定期間にて前記双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出し、設定レベル以下の電流を検出したときに異常信号を出力するように構成されているところに特徴を有する。
【００１９】
このような構成によれば、位相検出手段が検出する各相のゼロクロス付近以外の位相の所定期間にて前記双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出するので、欠相状態が生じたときには、検出される電流は設定レベル以下となるものであり、以て、欠相状態が早期に検出される。
【００２０】
請求項４記載の三相整流装置は、正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、前記整流回路の交流入力電流を検出する交流電流検出手段と、前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、前記電流検出手段が検出する交流入力電流が規定レベル以上の場合に、個々の相の交流入力電流の変化を監視し、所定時間以上の間、同一レベル電流が流れている相若しくは電流が流れていない相が検出されたときには異常信号を出力するように構成されているところに特徴を有する。
このような構成によれば、通常運転状態においても欠相状態を検出することができる。
【００２１】
請求項５記載の三相整流装置は、正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、前記整流回路の交流入力電流を検出する交流電流検出手段と、前記正側および負側直流母線間の直流電圧を検出する直流電圧検出手段と、前記平滑用コンデンサの中点端子と前記正側若しくは負側直流母線殿間の中点電圧を検出する中点電圧検出手段と、前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、前記交流電流検出手段および中点電圧検出手段の検出に基づき、前記中点端子における定格電圧を超える過電圧の発生や前記正側直流母線−中点端子間と負側直流母線−中点端子間とににおける所定レベル以上の電圧アンバランスの発生などの異常を検出したときには異常信号を出力するように構成されているところに特徴を有する。
このような構成によれば、２個の平滑用コンデンサの中点端子における定格電圧を超える過電圧の発生や前記正側直流母線−中点端子間と負側直流母線−中点端子間とにおける所定レベル以上の電圧アンバランスの発生を速やかに検出することができる。
【００２２】
請求項６記載の三相整流装置は、３つの双方向性スイッチング素子の各交流入力端子の他方と２個の平滑用コンデンサの中点端子との間に１つのスイッチ手段が設けられ、制御手段は、異常を検出したときには前記スイッチ手段を開放させるように構成されているところに特徴を有する。
このような構成によれば、２個の平滑用コンデンサの中点端子に定格電圧を超える過電圧が発生したときや前記正側直流母線−中点端子間と負側直流母線−中点端子間とに所定レベル以上の電圧アンバランスが発生したときには、スイッチ手段が開放されることにより、整流回路が２個の平滑用コンデンサの中点端子から切離される。
【００２３】
請求項７記載の三相整流装置は、三相交流電源電圧を直流電圧に変換して正側および負側直流母線間に印加する全波整流回路を設けたところに特徴を有する。このような構成によれば、整流回路が２個の平滑用コンデンサの中点端子から切離されても全波整流回路により正側および負側直流母線間に直流電圧を供給することができる。
【００２４】
【発明の実施の形態】
以下、本発明の誤配線と対象とする第１の実施例につき、図１ないし図４を参照して説明する。
まず、図１において、三相整流装置１は、正側および負側直流母線２、３間にダイオード４ａないし４ｆを三相ブリッジ接続して構成された全波整流回路４と、３つの双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔからなる整流回路５と、正側および負側直流母線２、３間に直列に接続された２個の平滑用コンデンサ６、７とを備えている。
【００２５】
ここで、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの構成について図２を参照して説明するに、これらは同一構成をなすものである。すなわち、４個のダイオード８ａないし８ｄがブリッジ接続されて単相整流回路８が形成され、その正および負直流出力端子にＩＧＢＴ９のコレクタおよびエミッタが接続され、一方の交流入力端子が交流入力端子Ｌに接続され、他方の交流入力端子が交流入力端子ＣＮに接続されている。また、単相整流回路８において、正の直流出力端子はダイオード１０を介して正側直流出力端子Ｐに接続され、負の直流出力端子はダイオード１１を介して負側直流出力端子Ｎに接続されている。そして、ＩＧＢＴ９のゲートはゲート端子Ｇに接続されている。尚、図２に示す回路は、半導体モジュール化されて１つの素子とされている。この場合、以下においては、ＩＧＢＴ９のゲートにゲート信号が与えられてＩＧＢＴ９がオンしたときには、説明の便宜上、対応する双方向性スイッチング素子５Ｒ、５Ｓ或いは５Ｔがオンすると表現することにする。
【００２６】
さて、再び図１を参照する。３つの双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔにおいて、各正側および負側直流出力端子ＰおよびＮは、正側および負側直流母線２および３に接続され、各一方の交流入力端子Ｌは、それぞれ交流リアクトル１２、１３、１４を介して全波整流回路４の各交流入力端子に接続され、各他方の交流入力端子ＣＮは、平滑用コンデンサ６、７の中点端子６７に接続されている。更に、全波整流回路４の各交流入力端子は、Ｒ、Ｓ、Ｔ相の交流電源線１５、１６、１７およびヒューズ１８、１９、２０をそれぞれ介してＲ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴに接続され、また、交流電源線１５、１６、１７間には、相間コンデンサ２１、２２、２３が接続されている。
【００２７】
三相整流装置１は、制御手段たるＣＰＵ２４を備えており、その各出力端子は、ドライブ回路２５、２６、２７の入力端子にそれぞれ接続されており、各ドライブ回路２５、２６、２７の出力端子は、前記双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの各ゲート端子Ｇに接続されている。Ｒ、Ｓ、Ｔ相の制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１は、位相検出手段たる位相検出回路２８の各入力端子に接続されており、その位相検出回路２８の出力端子は、前記ＣＰＵ２４の入力端子に接続されている。前記Ｒ相およびＳ相の交流電源線１５および１６には、変流器２９および３０が配設されており、その出力端子は、交流電流検出手段たる交流電流検出回路３１の入力端子に接続され、その交流電流検出回路３１の出力端子は、前記ＣＰＵ２４の入力端子に接続されている。
【００２８】
直流電圧検出手段たる直流電圧検出回路３２の入力端子は、正側および負側直流母線２、３に接続されており、その直流電圧検出回路３２の出力端子は、前記ＣＰＵ２４の入力端子に接続されている。入力手段たる入力インターフェース３３の入力端子は、情報用入力端子Ｔａ、Ｔｂに接続されており、その入力インターフェース３３の出力端子は、前記ＣＰＵ２４の入力端子に接続されている。そして、ＣＰＵ２４おいて、出力端子は、報知手段たる表示装置３４の入力端子に接続されており、入出力端子は、記憶手段たるＥＥＰＲＯＭ３５に接続されている。
【００２９】
更に、三相整流装置１において、Ｒ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴは、Ｒ、Ｓ、Ｔ相の主回路用配線３６、３７、３８および入力リアクトル３９、４０、４１を介して三相交流電源４２の各出力端子４２Ｒ、４２Ｓ、４２Ｔに接続されており、Ｒ、Ｓ、Ｔ相の制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１は、Ｒ、Ｓ、Ｔ相の制御回路用用配線４３、４４、４５を介して三相交流電源４２の各出力端子４２Ｒ、４２Ｓ、４２Ｔに接続されている。尚、前記相間コンデンサ２１ないし２３および入力リアクトル３９ないし４１はノイズフィルタを構成するものであるが、この内の入力リアクトル３９ないし４１は、大形の部品であるので、三相整流装置１の各構成部品を搭載する基板とは別置き状態にされている。そして、正側および負側直流母線２および３に接続された直流出力端子ＴＯ１およびＴＯ２は、誘導電動機４６を駆動するインバータ４７に接続されている。
【００３０】
外部情報装置たるパネルキー４８の出力端子は、情報用入力端子Ｔａ、Ｔｂに接続されている。この場合、パネルキー４８は、運転停止、異常リセット、初期チェック完了リセット、パラメータ等の情報の設定に用いられるもので、その情報は、入力インターフェース３３を介してＣＰＵ２４に与えられるようになっている。ＣＰＵ２４は、与えられた情報を必要に応じてＥＥＰＲＯＭ３５に記憶させるようになっており、特に、パラメータの設定のときにはそのパラメータをＥＥＰＲＯＭ３５に記憶させるようになっている。また、ＣＰＵ２４は、異常を検出したときには、表示装置３４に異常表示（異常報知）を行わせ、パラメータの設定の時には、表示装置３４にそのパラメータの表示を行わせ、パラメータの編集が可能になっている。
【００３１】
次に、本実施例の作用につき、図３および図４をも参照して説明する。
先ず、誤配線検出の原理について図３を参照して説明する。この場合、インバータ４７は、通常運転を停止しているものとする。今、主回路用入力端子ＴＲ、ＴＳ、ＴＴに印加される交流電源電圧をＲ、Ｓ、Ｔ相電圧と称し、制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１に印加される交流電源電圧をＲ１、Ｓ１、Ｔ１相電圧と称し、交流電源線１５、１６、１７に流れる交流電流（交流入力電流）をＲ、Ｓ、Ｔ相電流と称するものとする。尚、本実施例では、制御回路用配線４３、４４、４５が制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１に配線され、従って、制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１に正常にＲ１、Ｓ１、Ｔ１相電圧が印加されているものとする。そして、ＣＰＵ２４は、位相検出回路２８を介してＲ１、Ｓ１、Ｔ１相電圧の位相を位相データ（θ）として取込み、交流電流検出回路３１を介してＲ、Ｓ、Ｔ相電流を電流データ（ＩＲ、ＩＳ、ＩＴ（＝−（ＩＲ＋ＩＳ））として取込むようになっている。
【００３２】
図３（ａ）で示すように、主回路用配線３６、３７、３８が正常に主回路用入力端子ＴＲ、ＴＳ、ＴＴが配線されている場合には、Ｒ１、Ｓ１、Ｔ１相電圧とＲ、Ｓ、Ｔ相電圧の位相が一致する。このとき、ＣＰＵ２４は、Ｒ１相電圧を起点に相順が正相の場合において、位相検出回路２８からの位相データ（θ）を基にＳ１、Ｒ１、Ｔ１相電圧のゼロクロス付近の所定期間ｔにてＳ、Ｒ、Ｔ相駆動パルスＰＳａ、ＰＲａ、ＰＴａを出力してドライブ回路５Ｓ、５Ｒ、５Ｔに与えるようになっている。尚、上記所定期間ｔは、ゼロクロス点の前後１５度（合計３０度）以内が好ましい。
【００３３】
従って、図３（ｂ）に示すように、Ｒ相が正常配線の場合には、Ｒ１相電圧とＲ相電圧の位相が一致しているので、Ｒ１相電圧のゼロクロス付近の所定期間ｔにてＲ則駆動パルスＰＲａを双方向性スイッチング素子５Ｒに与えてオンさせても、Ｒ相電流は流れないか或いは流れても所定レベル未満である。
【００３４】
これに対して、図３（ｃ）に示すように、Ｒ相−Ｓ相の誤配線の場合には、Ｒ相の制御回路用入力端子ＴＲ１にＲ１相電圧が印加されているときには、Ｒ相の主回路用入力端子ＴＲにはＲ相電圧の代わりにＳ相電圧が印加されており、これにより、Ｒ１相電圧のゼロクロス付近の所定期間ｔにてＲ相駆動パルスＰＲａを双方向性スイッチング素子５Ｒに与えてオンさせると、双方向性スイッチング素子５ＲはＳ相電圧の６０度付近でオンするようになり、所定レベル以上のＲ相電流が正（＋）方向に流れる。
【００３５】
また、図３（ｄ）に示すように、Ｒ相−Ｔ相の誤配線の場合には、制御回路側がＲ１相電圧のときには主回路側はＲ相電圧の代わりにＴ相電圧になるので、Ｒ１相電圧のゼロクロス付近の所定期間ｔにてＲ相駆動パルスＰＲａを双方向性スイッチング素子５Ｒに与えてオンさせると、双方向性スイッチング素子５ＲはＴ相電圧の３００度付近でオンするようになり、所定レベル以上のＲ相電流が負（−）方向に流れる。
【００３６】
次に、図４に示すフローチャートを参照する。三相整流装置１に電源が投入されると、ＣＰＵ２４は動作を開始する（スタート）。ＣＰＵ２４は、先ず、「初期化」の処理ステップＳ１になり、記憶プログラム、記憶データの読出しなどのの所定の初期化動作を行った後、「異常発生？」の判断ステップＳ２に移行し、ここでは、三相整流装置１に異常が発生しているか否かを判断して「ＮＯ」（正常）ならば「電圧位相データ（θ）の取込み」の処理ステップＳ３に移行する。尚、ＣＰＵ２４は、「異常発生？」の判断ステップＳ２で「ＹＥＳ」（異常）と判断したときには、「異常信号出力」の処理ステップＳ４に移行し、異常信号を出力して表示装置の３４に異常報知の表示を行わせる。
【００３７】
ＣＰＵ２４は、処理ステップ３に移行したときには、ここで位相検出回路２８からの位相データ（θ）を取込み、次いで、「電流データ（ＩＲ、ＩＳ、ＩＴ）の取込み」の処理ステップＳ５に移行して交流電流検出回路３１の電流データ（ＩＲ、ＩＳ、ＩＴ（＝−（ＩＲ＋ＩＳ））を取込む。そして、ＣＰＵ２４は、［初期チェック完了？］の判断ステップＳ６に移行し、ここでは、先ず「ＮＯ」と判断して「各相のゼロクロス区間？」の判断ステップＳ７に移行する。ＣＰＵ２４は、判断ステップＳ７では、例えば、図３（ａ）で示すように、Ｓ１、Ｒ１、Ｔ１相電圧の相順でそのゼロクロス付近になった否かを判断し、「ＮＯ」のときには判断ステップＳ２に戻る。
【００３８】
ＣＰＵ２４は、判断ステップＳ７で「ＹＥＳ」と判断したときには、「ゼロクロス相のみスイッチング用データ作成」の処理ステップＳ８に移行し、ここで図３（ａ）で示すようなＳ、Ｒ、Ｔ相駆動パルスＰＳａ、ＰＲａ、ＰＴａを作成する。具体的には、ＣＰＵ２４は、判断ステップＳ７でＳ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ８でＳ相駆動パルスＰＳａを作成して「ドライブ回路の駆動」の処理ステップＳ９でＳ相の双方向性スイッチング素子５Ｓをオンさせ、次いで、「ゼロクロス相に電流は流れたか？」の判断ステップＳ１０に移行し、ここで、所定レベル以上のＳ相電流が流れたか否かを判断し、「ＮＯ」（正常）のときには「全相チェック完了か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」のときには、判断ステップＳ２に戻る。
【００３９】
ＣＰＵ２４は、次に、判断ステップＳ７でＲ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ８でＲ相駆動パルスＰＲａを作成して「ドライブ回路の駆動」の処理ステップＳ９でＲ相の双方向性スイッチング素子５Ｒをオンさせ、次いで、「ゼロクロス相に電流は流れたか？」の判断ステップＳ１０に移行し、ここで、所定レベル以上のＲ相電流が流れたか否かを判断し、「ＮＯ」（正常）のときには「全相チェック完了か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」のときには、判断ステップＳ２に戻る。
【００４０】
ＣＰＵ２４は、次に、判断ステップＳ７でＴ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ８でＴ相駆動パルスＰＴａを作成して「ドライブ回路の駆動」の処理ステップＳ９でＴ相の双方向性スイッチング素子５Ｔをオンさせ、次いで、「ゼロクロス相に電流は流れたか？」の判断ステップＳ１０に移行し、ここで、所定レベル以上のＴ相電流が流れたか否かを判断し、「ＮＯ」（正常）のときには「全相チェック完了か？」の判断ステップＳ１１に移行し、ここでは、Ｒ１、Ｓ１、Ｔ１（Ｒ、Ｓ、Ｔ）全相のチェックを完了したことにより「ＹＥＳ」と判断して「初期チェック完了セット」の処理ステップＳ１２に移行し、初期チェック完了した旨のセット処理を行なう。
【００４１】
ＣＰＵ２４は、次に、判断ステップＳ２に戻り、更に、処理ステップＳ３およぎＳ５を経て［初期チェック完了？］の判断ステップＳ６に移行するが、ここでは、前述の処理ステップＳ１２で初期チェック完了のセット処理が行われていることから、「ＹＥＳ」と判断して「スイッチング用データの作成」の処理ステップＳ１３および「ドライブ回路の駆動」の処理ステップＳ１４が行われるようになる。
【００４２】
これにより、ＣＰＵ２４は、従来と同様の原理により、位相データ（θ）と電流データ（ＩＲ、ＩＳ、ＩＴ）とに基づいて、交流電源線１５、１６、１７に流れる交流入力電流が正弦波になるようなスイッチング用データを作成し、そのスイッチング用データに基づきドライブ回路２５、２６、２７を駆動し、以て、双方向性スイッチング素子５Ｒ、５ＳをＰＷＭ制御して、インバータ４７に直流電源を供給する通常運転が行なわれる。
【００４３】
さて、ＣＰＵ２４は、誤配線がある場合には（例えば、図３（ｂ）ないし（ｄ）参照）、判断ステップＳ７に移行して「ＹＥＳ」と判断した後、処理ステップＳ８を経て処理ステップＳ９に移行してＳ、Ｒ或いはＴ相の双方向性スイッチング素子５Ｓ、５Ｒ或いは５Ｔをオンさせたときに、いずれかの相のゼロクロス付近で所定レベル以上の電流が流れるので、判断ステップＳ１０で「ＹＥＳ」（異常）と判断して「誤配線異常セット」の処理ステップＳ１５に移行し、ここで誤配線異常のセット処理を行なって、判断ステップＳ２に戻る。
【００４４】
ＣＰＵ２４は、判断ステップＳ２に戻ると、このときには処理ステップＳ１５で誤配線異常のセット処理が行われていることから、ここでは「ＹＥＳ」と判断して、「異常信号出力」の処理ステップＳ４となり、表示装置３４に異常信号を出力する。これにより、表示装置３４は、異常が発生した旨の報知の表示、特には、誤配線異常報知の表示を行なう。この場合、ＣＰＵ２４は、動作を停止するようになっている。
【００４５】
このような本実施例によれば、位相検出回路２８が検出する各相のゼロクロス付近の所定期間ｔにて双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔを個別にパルス駆動して各相に流れる電流を検出するので、制御回路側に印加されるＲ１、Ｓ１、Ｔ１相電圧の相と主回路側に印加されるＲ、Ｓ、Ｔ相電圧の相とが一致しているときには、交流電流検出回路３１で検出される電流は所定レベル未満になるが、一致していないときには、１つの相に他相の交流電圧が印加されることになって、検出される電流は所定レベル以上になり、以て、誤配線が早期に検出されて、表示装置３４に誤配線異常が表示（報知）される。
【００４６】
そして、本実施例によれば、誤配線検出をＣＰＵ２４によるソフトウエア処理にて行なうようにしているので、従来のような誤配線検出用の位相検出回路１４４および比較回路１４５を設ける必要がなく、従って、三相整流装置１の基板サイズを小さくできるとともに、基板サイズの小形化と相俟ってコストダウンを図ることができる。
【００４７】
しかも、本実施例によれば、Ｒ，Ｓ，Ｔ各相のゼロクロス付近でＲ、Ｓ、Ｔ各相の双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔをパルス駆動するようにしたので、正常配線の場合は各相に所定レベル未満の電流しか流れない、実際にはほとんど流れないので、構成素子の発熱防止の効果も期待することができる。
【００４８】
尚、上記実施例では、Ｒ、Ｓ、Ｔの三相のチェックを行なうようにしたが、この内の二相のみのチェックを行なうようにしてもよく、この場合には、変流器２９、３０を設けた二相とすることが好ましい。
また、上記実施例では、誤配線のチェックを通常運転前たる電源投入直後に行なうようにしたが、これに限らず、例えば、通常運転開始直前毎に行なうようにしてもよい。
【００４９】
図５ないし図７は本発明の誤配線を対象とする第２の実施例であり、上記第１の実施例と同一部分には同一符号を付して示し、以下異なる部分について説明する。尚、この第２の実施例では、説明の便宜上、図１も参照して説明する。
先ず、誤配線の態様について、図５に基づき説明する。すなわち、配線が正常な場合には、図５（ａ）に示すように、Ｒ１、Ｓ１、Ｔ１相はＲ、Ｓ、Ｔ相にそれぞれ対応する。これに対して、Ｓ相−Ｔ相誤配線の場合には、図５（ｂ）に示すように、Ｒ１相はＲ相に対応するが、Ｓ１、Ｔ１相はＴ、Ｓ相にそれぞれ対応する。Ｒ相−Ｔ相誤配線の場合には、図５（ｃ）に示すように、Ｓ１相はＳ相に対応するが、Ｒ１、Ｔ１相はＴ、Ｒ相にそれぞれ対応する。Ｒ相−Ｓ相誤配線の場合には、図５（ｄ）に示すように、Ｔ１相はＴ相に対応するが、Ｒ１、Ｓ１相はＳ、Ｒ相にそれぞれ対応する。Ｒ相−Ｓ相、Ｓ相−Ｔ相、Ｔ相−Ｒ相誤配線の場合には、図５（ｅ）に示すように、Ｒ１、Ｓ１、Ｔ１相はＳ、Ｔ、Ｒ相にそれぞれ対応する。そして、Ｒ相−Ｔ相、Ｓ相−Ｒ相、Ｔ相−Ｓ相誤配線の場合には、図５（ｆ）に示すように、Ｒ１、Ｓ１、Ｔ１相はＴ、Ｒ、Ｓ相にそれぞれ対応する。
【００５０】
そして、図６には、図３（ａ）に示すように、Ｓ１、Ｒ１、Ｔ１相電圧の順にＳ１、Ｒ１、Ｔ１相駆動パルスＰＳａ、ＰＲａ、ＰＴａにより双方向性スイッチング素子５Ｓ、５Ｒ、５Ｔを御駆動させた場合において、上記図５（ａ）ないし（ｆ）に示す正常配線と５つの誤配線の態様におけるＳ、Ｒ、Ｔ相電流の状態が示されている。この図６において、「ゼロ」は所定レベル未満の電流が流れたこと、「正」は所定レベル以上の電流が正方向に流れたこと、「負」は所定レベル以上の電流が負方向に流れたことを示す。この図６に示す内容の相改正用テーブルがＣＰＵ２４に備えられている。
【００５１】
次に、この第２の実施例の作用につき、図７のフローチャートを参照して説明する。
図７において図４のフローチャートと異なるところは、先ず、ＣＰＵ２４は、「ドライブ回路の駆動」の処理ステップＳ１４の次に判断ステップＳ６と同様の「初期チェック完了？」の判断ステップＳ１６に移行するようになっており、ここで「ＮＯ」のときには判断ステップＳ２に戻るようになっている。そして、ＣＰＵ２４は、判断ステップＳ１１および処理ステップＳ１２の次に判断ステップＳ１６に移行するようになっている。また、ＣＰＵ２４は、判断ステップＳ１６で「ＹＥＳ」と判断したときには、「誤配線改正要求？」の判断ステップＳ１７に移行するようになっており、ここで「ＮＯ」の時には判断ステップＳ２に戻るようになっている。従って、この第２の実施例において、誤配線がない（正常）状態において三相整流装置１が通常運転を行なうまでの動作は前記実施例と略同様である。
【００５２】
さて、ＣＰＵ２４は、判断ステップＳ６で「ＮＯ」と判断したときには、判断ステップＳ７、処理ステップＳ８、Ｓ９および判断ステップＳ１０を経て、Ｓ、Ｒ、Ｔ相電圧の順にＳ、Ｒ、Ｔ相駆動パルスＰＳａ、ＰＲａ、ＰＴａにより双方向性スイッチング素子５Ｓ、５Ｒ、５Ｔをオン駆動してその時の電流が「ゼロ」、「正」或いは「負」かを判断し、「ゼロ」のときには、判断ステップＳ１１に移行するが、「正」或いは「負」のときには、処理ステップＳ１５を経て「誤配線異常クリア 誤配線改正要求セット」の処理ステップＳ１８に移行し、ここでは、処理ステップＳ１５でセットした誤配線異常をクリア（キャンセル）するとともに、誤配線改正要求のセット処理を行なう。
【００５３】
ＣＰＵ２４は、次に、「相改正用データを保持（相および電流データ）」の処理ステップＳ１９に移行し、前述の「ゼロ」、「正」、「負」のデータ即ち相データおよび電流データを相改正用データとして保持（記憶）し、「全相チェック完了？」の判断ステップＳ１１に移行する。ＣＰＵ２４は、この判断ステップＳ１１ではＳ、Ｒ、Ｔ相全相のチェックが終了したか否かを判断するが、ここで、「ＮＯ」と判断したときには、判断ステップＳ１６に移行して、前述の動作を繰返すが、「ＹＥＳ」と判断したときには、「初期チェック完了セット」の処理ステップＳ１２に移行して初期チェック完了のセット処理を行って、判断ステップＳ１６に移行する。
【００５４】
ＣＰＵ２４は、判断ステップＳ１６に移行すると、このときには処理ステップＳ１２で初期チェック完了のセット処理を行っているので、ここでは「ＹＥＳ」と判断して「誤配線改正要求？」の判断ステップＳ１７に移行する。ＣＰＵ２４は、判断ステップＳ１７に移行すると、このときには処理ステップＳ１８で誤配線改正要求のセット処理を行っているので、ここでは「ＹＥＳ」と判断して「相改正実行」の処理ステップＳ２０に移行する。そして、ＣＰＵ２４は、この処理ステップＳ２０では、上述の相改正用データを図６に示す相改正用テーブルと照らし合わせて、どの形態の誤配線かを判断し、その誤配線の態様に応じて図５（ｂ）ないし（ｆ）のように誤配線改正（読換え）を行なう。その後、ＣＰＵ２４は、「誤配線改正要求クリア」の処理ステップＳ２１に移行して、誤配線改正要求のクリア処理を行った後、判断ステップＳ２に戻る。
【００５５】
尚、上記誤配線改正とは、例えば、図５（ｂ）で示すＳ相−Ｔ相誤配線の場合には、Ｓ１相のときにはＴ相の電流を読込み、Ｔ１相のときにはＳ相の電流を読込むことを意味し、図５（ｃ）で示すＲ相−Ｔ相誤配線の場合には、Ｒ１相のときにはＴ相の電流を読込み、Ｔ１相のときにはＲ相の電流を読込むことを意味し、図５（ｄ）で示すＲ相−Ｓ相誤配線の場合には、Ｒ１相のときにはＳ相の電流を読込み、Ｓ１相のときにはＲ相の電流を読込むことを意味する。その他の誤配線の場合も同様である。
【００５６】
このような第２の実施例によれば、誤配線のときには、相改正用データと予め記憶された位相改正用テーブルに基づいて誤配線の態様が判断され、その判断に基づいて相データが改正されるので、配線をやり直さなくても、正常運転を行わせることができる。
尚、上記第２の実施例において、改正用データをＥＥＰＲＯＭ３５に記憶させておくようにすれば、次の電源投入時に誤配線チェックを行なうに際しては、Ｒ、Ｓ、Ｔ三相とも電流が「ゼロ」となって正常配線と判断されるので、素子に所定レベル以上の電流を流すことはない。
【００５７】
図８および図９は本発明の欠相を対象とする第３の実施例であり、前記第１の実施例と同一部分には同一符号を付して示し、以下異なる部分について説明する。尚、この第３の実施例では、説明の便宜上、図１も参照して説明する。
先ず、欠相検出の原理について図８を参照して説明する。この場合、インバータ４７は、通常運転を停止しているものとする。
【００５８】
今、図８で示すように、主回路用配線３６、３７、３８が正常に主回路用入力端子ＴＲ、ＴＳ、ＴＴが配線されている場合には、Ｒ１、Ｓ１、Ｔ１相電圧とＲ、Ｓ、Ｔ相電圧の位相が一致する。このとき、ＣＰＵ２４は、Ｒ１相電圧を起点に相順が正相の場合において、位相検出回路２８からの位相データ（θ）を基にＲ１、Ｓ１、Ｔ１相電圧の最大電圧付近の所定期間ｔにてＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、ＰＳｂ、ＰＴｂを出力してドライブ回路５Ｒ、５Ｓ、５Ｔに与えるようになっている。尚、上記所定期間ｔは、最大電圧点の前後１５度（合計３０度）以内が好ましい。
【００５９】
従って、ヒューズ１８、１９或いは２０の溶断などによる欠相状態のない正常時には、各Ｒ、Ｓ、Ｔ相電圧の最大電圧付近でＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、ＰＳｂ、ＰＴｂがドライブ回路２５、２６、２７に与えられて双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔがオンすると、設定レベルを超えるＲ、Ｓ、Ｔ相電流が流れることになる。換言すれば、Ｒ、Ｓ或いはＴ相駆動パルスＰＲｂ、ＰＳｂ或いはＰＴｂに基づき双方向性スイッチング素子５Ｒ、５Ｓ或いは５ＴがオンされてもＲ、Ｓ或いはＴ相電流が設定レベル以下のときには、Ｒ、Ｓ或いはＴ相が欠相異常であることになる。
【００６０】
次に、この第３の実施例の作用につき、図９に示すフローチャートを参照して説明するに、以下においては、図４のフローチャートと異なる部分について説明する。
ＣＰＵ２４は、「初期チェック完了？」の判断ステップＳ６で「ＮＯ」と判断したときには、「最大電圧区間？」の判断ステップＳ２２に移行する。ＣＰＵ２４は、判断ステップＳ２２では、例えば、図８で示すように、Ｒ１、Ｓ１、Ｒ１、Ｔ１相電圧の相順で最大電圧付近になった否かを判断し、「ＮＯ」のときには判断ステップＳ２に戻る。
【００６１】
ＣＰＵ２４は、判断ステップＳ２２で「ＹＥＳ」と判断したときには、「最大電圧相のみスイッチング用データ作成」の処理ステップＳ２３に移行し、ここでは、図８で示すＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、ＰＳｂ、ＰＴｂを作成する。具体的には、ＣＰＵ２４は、判断ステップＳ２２でＲ１相の最大電圧付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ２３でＲ相駆動パルスＰＲｂを作成して「ドライブ回路の駆動」の処理ステップＳ９でＲ相の双方向性スイッチング素子５Ｒをオンさせ、次いで、「パルス駆動期間中に電流は流れたか？」の判断ステップＳ２４に移行し、ここで、設定レベルを超えるＲ相電流が流れたか否かを判断し、「ＹＥＳ」（正常）のときには「全相チェック完了か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」のときには、判断ステップＳ２に戻る。
【００６２】
ＣＰＵ２４は、次に、判断ステップＳ２２でＳ１相の最大電圧付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ２３でＳ相駆動パルスＰＳｂを作成して「ドライブ回路の駆動」の処理ステップＳ９でＳ相の双方向性スイッチング素子５Ｓをオンさせ、次いで、「パルス駆動期間中に電流は流れたか？」の判断ステップＳ２４に移行し、ここで、設定レベルを超えるＳ相電流が流れたか否かを判断し、「ＹＥＳ」（正常）のときには、「全相チェック完了か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」のときには、判断ステップＳ２に戻る。
【００６３】
ＣＰＵ２４は、次に、判断ステップＳ２２でＴ１相の最大電圧付近を検出して「ＹＥＳ」と判断したときには、処理ステップＳ２３でＴ相駆動パルスＰＴｂを作成して「ドライブ回路の駆動」の処理ステップＳ９でＴ相の双方向性スイッチング素子５Ｔをオンさせ、次いで、「パルス駆動期間中に電流は流れたか？」の判断ステップＳ２４に移行し、ここで、設定レベルを超えるＴ相電流が流れたか否かを判断し、「ＹＥＳ」（正常）のときには、「全相チェック完了か？」の判断ステップＳ１１に移行し、ここでは、Ｒ１、Ｓ１、Ｔ１（Ｒ、Ｓ、Ｔ）全相のチェックを完了したことにより「ＹＥＳ」と判断して「初期チェック完了セット」の処理ステップＳ１２に移行し、初期チェック完了した旨のセット処理を行なう。以後の動作は第１の実施例と同様である、
さて、ＣＰＵ２４は、欠相がある場合には判断ステップＳ２２に移行して「ＹＥＳ」と判断した後、処理ステップＳ２３を経て処理ステップＳ９に移行してＲ、Ｓ或いはＴ相の双方向性スイッチング素子５Ｒ、５Ｓ或いは５Ｔをオンさせたときに、いづれかの相の最大電圧付近で設定レベル以下の電流しか流れないので、判断ステップＳ２４で「ＮＯ」（異常）と判断して「欠相異常セット」の処理ステップＳ２５に移行し、ここで欠相異常のセット処理を行なって、判断ステップＳ２に戻る。
【００６４】
ＣＰＵ２４は、判断ステップＳ２に戻ると、このときには処理ステップＳ２５で欠相異常のセット処理が行われていることから、ここでは「ＹＥＳ」と判断して、「異常信号出力」の処理ステップＳ４となり、表示装置３４に異常信号を出力する。これにより、表示装置３４は、異常が発生した旨の報知の表示、特には、欠相異常報知の表示を行なう。この場合、ＣＰＵ２４は、動作を停止するようになっている。
【００６５】
このような第３の実施例によれば、位相検出回路２８が検出する各相の最大電圧付近の所定期間ｔにてＲ、Ｓ、Ｔ相の双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔを個別にパルス駆動して各Ｒ、Ｓ、Ｔ相に流れる電流を検出するので、欠相状態が生じたときには、検出される電流は設定レベル以下となるものであり、以て、欠相状態を早期に検出することができる。
【００６６】
尚、上記第３の実施例では、Ｒ、Ｓ、Ｔ相電圧の正の最大電圧付近にてＲ、Ｓ、Ｔ相の双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔをパルス駆動するようにしたが、これに限らず、例えば、負の最大電圧付近でパルス駆動してもよく、要は、ゼロクロス付近以外の位相の所定期間でパルス駆動すればよい。
【００６７】
この場合、パルス駆動で負の電流をも検出するようにすれば、誤配線検出も行なうことができる。
ところで、前記第２の実施例の場合に欠相が生じていたときには、二相の誤配線として誤って改正してしまう可能性があり、従って、第２の実施例に第３の実施例のような欠相検出機能をもたせることが好ましい。
尚、この第３の実施例においても、第１の実施例の誤配線検出機能或いは第２の実施例の誤配線改正機能をもたせるようにしている。
【００６８】
図１０は本発明の欠相を対象とする第４の実施例であり、図４と同一部分には同一符号を付して示し、以下異なる部分について説明する。尚、この第４の実施例では、説明の便宜上、図１も参照する。
ＣＰＵ２４は、処理ステップＳ５の次に「規定レベル以上の電流が流れているか？」の判断ステップＳ２６に移行し、「ＮＯ」のときには処理ステップＳ１３、Ｓ１４を経て判断ステップＳ２に戻るようになり、以て、三相整流装置１の通常運転が開始される。ＣＰＵ２４は、「規定レベル以上の電流が流れているか？」の判断ステップＳ２６においては、Ｒ、Ｓ、Ｔ相電流の平均値が通常の５０％以上あるか否かを検出するもので、上述したように通常運転が開始されると、ここで「ＹＥＳ」と判断して「一定時間Ｒ相の電流がゼロもしくは同一データか？」の判断ステップＳ２７に移行し、「ＮＯ」のときには「一定時間Ｓ相の電流がゼロもしくは同一データか？」の判断ステップＳ２８に移行し、「ＮＯ」のときには「一定時間Ｔ相の電流がゼロもしくは同一データか？」の判断ステップＳ２９に移行し、「ＮＯ」のときには処理ステップＳ１３に移行し、通常運転が続行される。
【００６９】
ところで、ヒューズ１８、１９或いは２０の溶断による欠相の場合には、Ｒ、Ｓ或いはＴ相電流が一定時間以上ゼロとなるものであり、また、変流器２９、３０或いは交流電流検出回路３１の故障などの電流検出ハード手段の故障のときには、Ｒ、Ｓ或いはＴ相電流が一定時間以上同一値（同一データ）が連続するものである。従って、ＣＰＵ２４は、判断ステップＳ２７、Ｓ２８、Ｓ２９のいずれかにおいて「ＹＥＳ」と判断したときには、「欠相異常のセット」の処理ステップＳ３０に移行し、ここで欠相異常のセット処理を行なって判断ステップＳ２に戻る。以後の動作は前記第３の実施例と同様である。
【００７０】
従って、この第４の実施例によれば、三相整流装置１の通常運転状態で欠相異常を検出することができるとともに、変流器２９、３０或いは交流電流検出回路３１の故障などの電流検出ハード手段の故障も検出することができる。
尚、この第４の実施例においても、第１の実施例の誤配線検出機能或いは第２の実施例の誤配線改正機能をもたせるようにしている。
【００７１】
図１１および図１２は本発明の平滑コンデンサの過電圧および電圧アンバランス検出を対象とする第５の実施例であり、前記第１の実施例と同一部分には同一符号を付して示し、以下異なる部分について説明する。
図１１において、図１と異なるところは、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの各交流入力端子ＣＮの共通接続点と平滑用コンデンサ６、７の中点端子６７との間に１つのスイッチ手段たる常開形のスイッチ５９が接続され、両入力端子が正側直流母線２および中点端子６７に接続された中点電圧検出手段たる中点電圧検出回路５０が設けられている点にあり、中点電圧検出回路５０の出力端子はＣＰＵ２４の入力端子に接続されている。尚、スイッチ４９は、ＣＰＵ２４からの信号（異常信号）に基づいて開放される例えば電磁式のものである。
【００７２】
次に、この第５の実施例の作用につき、図１２のフローチャートを参照して説明する。
ＣＰＵ２４は、判断ステップＳ２の次に「中点電圧（Ｖｎ）取込み」の処理ステップＳ３１に移行し、中点電圧検出回路５０が検出する正側直流母線２および中点端子６７間の電圧（中点電圧（Ｖｎ））を取込む。尚、ＣＰＵ２４は、この処理ステップＳ３１では、直流電圧検出回路３２が検出する正側および負側直流母線２および３間の直流電圧も取込むようになっている。ＣＰＵ２４は、次に「中点過電圧発生？」の判断ステップＳ３２に移行する。そして、ＣＰＵ２４は、この判断ステップＳ３２では、中点電圧検出回路５０が検出する中点電圧（Ｖｎ）が平滑用コンデンサ６、７の定格電圧を超える過電圧か否かを判断するもので、「ＮＯ」のときには「電圧アンバランス？」の判断ステップＳ３３に移行する。
【００７３】
ＣＰＵ２４は、上記判断ステップＳで３３では、中点電圧検出回路５０が検出する中点電圧（Ｖｎ）と直流電圧検出回路３２が検出する直流電圧とから平滑用コンデンサ６、７間に電圧アンバランスがあるか否かを判断するもので、「ＮＯ」のときには、「スイッチを閉成する」の処理ステップＳ３４に移行してスイッチ４９を閉成させ、しかる後、処理ステップＳ３、Ｓ５、Ｓ１３およびＳ１４を経て判断ステップＳ２に戻るようになる。従って、三相整流装置１は、第１の実施例と同様の通常運転を開始する。
【００７４】
ＣＰＵ２４は、上記通常運転を行なっている場合おいて、中点電圧（Ｖｎ）が過電圧になったときには、「中点過電圧発生？」の判断ステップＳ３２で「ＹＥＳ」と判断して「スイッチを開放する」の処理ステップＳ３５に移行し、スイッチ４９を開放する。これにより、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの交流入力端子ＣＮは中点端子６７から切離される。
【００７５】
また、ＣＰＵ２４は、上記通常運転を行なっている場合おいて、電圧アンバランスが発生したときには、「電圧アンバランス？」の判断ステップＳ３３で「ＹＥＳ」と判断して「スイッチを開放する」の処理ステップＳ３５に移行し、スイッチ４９を開放する。これにより、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの交流入力端子ＣＮは中点端子６７から切離される。
【００７６】
そして、ＣＰＵ２４は、判断ステップＳ３２或いはＳ３３の次に「中点異常のセット」の処理ステップＳ３６に移行し、ここで中点異常のセット処理を行なった後、判断ステップＳ２に戻る。ＣＰＵ２４は、判断ステップＳ２に戻ると、このときには処理ステップＳ３５で中点異常のセット処理が行われていることから、ここでは「ＹＥＳ」と判断して、「異常信号出力」の処理ステップＳ４となり、表示装置３４に異常信号を出力する。これにより、表示装置３４は、異常が発生した旨の報知の表示、特には、中点異常報知の表示を行なう。この場合、ＣＰＵ２４は、動作を停止するようになっている。
【００７７】
このような第５の実施例によれば、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの故障に基づき２個の平滑用コンデンサ６、７の中点端子６７に平滑用コンデンサ６、７の定格電圧を超える過電圧が発生したときや、正側直流母線２−中点端子６７間と負側直流母線３−中点端子６７間とに所定レベル以上の電圧アンバランスが発生したときには、これを中点異常として速やかに検出することができる。
【００７８】
そして、中点異常が検出されたときには、スイッチ４９が開放されることにより、整流回路５が２個の平滑用コンデンサ６、７の中点端子６７から切離されるので、その後は、全波整流回路４と平滑用コンデンサ６、７とからなる通常の三相整流装置からインバータ４７に直流電源を供給することができる。
尚、この第５の実施例においても、第１の実施例の誤配線検出機能、第２の実施例の誤配線改正機能或いは第３の実施例の欠相検出機能をもたせるようにしている。
【００７９】
尚、上記第５の実施例において、表示装置３４に中点過電圧と電圧アンバランスとを個別に表示させるようにしてもよい。
中点電圧検出回路５０の入力端子は、負側直流母線３と中点端子６７とに接続するようにしてもよい。
スイッチ４９の代わりに、スイッチ手段として半導体スイッチング素子を設けるようにしてもよい。
スイッチ４９の代わりに、双方向性スイッチング素子５Ｒ，５Ｓ，５Ｔにおける各交流入力端子Ｌと交流リアクトル１２、１３、１４との間、各正側直流出力端子Ｐと正側直流母線２との間、若しくは、各負側直流出力端子Ｎと負側直流母線３間に、それぞれスイッチを設けるようにしてもよい。
スイッチ４９を省略して、表示装置３４による異常表示のみとしてもよい。
【００８０】
尚、本発明は上記しかつ図面に示す実施例にのみ限定されるものではなく、次のような変形、拡張が可能である。
上記第１ないし第５の実施例では全波整流回路４を設けるようにしたが、これは必要に応じて設ければよい。
また、上記第１ないし第５の実施例ではノイズフィルタを構成する相間コンデンサ２１、２２、２３および入力リアクトル３９、４０、４１を設けるようにしたが、これらは必要に応じて設ければよい。
パネルキー４８の代わりに、入力端子台或いは通信装置を設けるようにしてもよい。
【００８１】
【発明の効果】
請求項１記載の三相整流装置によれば、位相検出手段が検出する各相のゼロクロス付近の所定期間にて双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出するようにしたので、整流回路に入力される電圧の相と位相検出手段に入力される電圧の相とが一致しているときには、検出される電流は所定レベル未満になるが、一致していないときには、１つの相に他相の交流電圧が印加されることから、検出される電流は所定レベル以上になり、以て、誤配線を早期に検出することができる。
そして、このような構成によれば、従来のような誤配線検出用の位相検出回路および比較回路を設ける必要がないので、基盤サイズを小さくでき、コストダウンを図ることができる。
【００８２】
請求項３記載の三相整流装置によれば、位相検出手段が検出する各相のゼロクロス付近以外の位相の所定期間にて双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出するようにしたので、欠相状態が生じたときには検出される電流は設定レベル以下となることから、欠相状態を早期に検出することができる。
【００８３】
請求項５記載の三相整流装置によれば、２個の平滑用コンデンサの中点端子における平滑用コンデンサの定格電圧を超える過電圧の発生や前記正側直流母線−中点端子間と負側直流母線−中点端子間とにおける所定レベル以上の電圧アンバランスの発生を速やかに検出することができる。しかも、電流検出ハード手段の故障をも検出することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す電気的構成のブロック線図
【図２】双方向性スイッチング素子の結線図
【図３】作用説明用の波形図
【図４】作用説明用のフローチャート
【図５】本発明の第２の実施例の配線状態を示す図
【図６】相改正用テーブルの内容を示す図
【図７】図４相当図
【図８】本発明補第３の実施例示す図３相当図
【図９】図４相当図
【図１０】本発明の第４の実施例を示す図４相当図
【図１１】本発明の第５の実施例を示す図１相当図
【図１２】図４相当図
【図１３】従来例を示す図１相当図
【図１４】図４相当図
【符号の説明】
図面中、１は三相整流装置、２は正側直流母線、３は負側直流母線、４は全波整流回路、５は整流回路、５Ｒないし５Ｔは双方向性スイッチング素子、６および７は平滑用コンデンサ、６７は中点端子、１２ないし１４は交流リアクトル、２４はＣＰＵ（制御手段）、２５ないし２７はドライブ回路、２８は位相検出回路（位相検出手段）、３１は交流電流検出検出回路（交流電流検出手段）、３２は直流電圧検出回路（直流電圧検出手段）、３４は表示装置（報知手段）、４２は三相交流電源、４２Ｒないし４２Ｔは出力端子、４９はスイッチ、５０は中点電圧検出回路（中点電圧検出手段）を示す。
Claims (7)
- 正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、
前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、
前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、
前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、
前記整流回路の交流入力電流を検出する交流電流検出手段と、
前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、通常運転前に、前記位相検出手段が検出する各相のゼロクロス付近の所定期間にて前記双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出し、所定レベル以上の電流を検出したときに異常信号を出力するように構成されていることを特徴とする三相整流装置。 - 制御手段は、異常信号の出力をキャンセルして、パルス駆動に同期して検出された各相の電流データと位相データを取得した後、予め記憶された相改正用テーブルに基づいて相データを改正するように構成されていることを特徴とする請求項１記載の三相整流装置。
- 正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、
前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、
前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、
前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、
前記整流回路の交流入力電流を検出する交流電流検出手段と、
前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、通常運転前に、前記位相検出手段が検出する各相のゼロクロス付近以外の位相の所定期間にて前記双方向性スイッチング素子を個別にパルス駆動して各相に流れる電流を検出し、設定レベル以下の電流を検出したときに異常信号を出力するように構成されていることを特徴とする三相整流装置。 - 正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、
前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、
前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、
前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、
前記整流回路の交流入力電流を検出する交流電流検出手段と、
前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、前記電流検出手段が検出する交流入力電流が規定レベル以上の場合に、個々の相の交流入力電流の変化を監視し、所定時間以上の間、同一レベル電流が流れている相若しくは電流が流れていない相が検出されたときには異常信号を出力するように構成されていることを特徴とする三相整流装置。 - 正側および負側直流母線間に３つの双方向性スイッチング素子を接続して構成された整流回路と、
前記３つの双方向性スイッチング素子の各交流入力端子の一方と三相交流電源の各出力端子との間にそれぞれ接続された３個の交流リアクトルと、
前記正側および負側直流母線間に直列に接続され、中点端子が前記３つの双方向性スイッチング素子の各交流入力端子の他方に接続された２個の平滑用コンデンサと、
前記三相交流電源の各出力端子に接続され、交流電源電圧の位相を検出する位相検出手段と、
前記整流回路の交流入力電流を検出する交流電流検出手段と、
前記正側および負側直流母線間の直流電圧を検出する直流電圧検出手段と、
前記平滑用コンデンサの中点端子と前記正側若しくは負側直流母線殿間の中点電圧を検出する中点電圧検出手段と、
前記位相検出手段から得られる位相データと交流電流検出手段から得られる電流データとに基づいて前記交流入力電流が正弦波となるようなスイッチング用データを作成してドライブ回路を介して前記３つの双方向性スイッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、前記交流電流検出手段および中点電圧検出手段の検出に基づき、前記中点端子における定格電圧を超える過電圧の発生や前記正側直流母線−中点端子間と負側直流母線−中点端子間とにおける所定レベル以上の電圧アンバランスの発生などの異常を検出したときには異常信号を出力するように構成されていることを特徴とする三相整流装置。 - ３つの双方向性スイッチング素子の各交流入力端子の他方と２個の平滑用コンデンサの中点端子との間に１つのスイッチ手段が設けられ、
制御手段は、異常を検出したときには前記スイッチ手段を開放させるように構成されていることを特徴とする請求項５記載の三相整流装置。 - 三相交流電源電圧を直流電圧に変換して正側および負側直流母線間に印加する全波整流回路を設けたことを特徴とする請求項６記載の三相整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371339A JP3631957B2 (ja) | 2000-12-06 | 2000-12-06 | 三相整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371339A JP3631957B2 (ja) | 2000-12-06 | 2000-12-06 | 三相整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176777A JP2002176777A (ja) | 2002-06-21 |
| JP3631957B2 true JP3631957B2 (ja) | 2005-03-23 |
Family
ID=18841078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000371339A Expired - Lifetime JP3631957B2 (ja) | 2000-12-06 | 2000-12-06 | 三相整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631957B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021035223A (ja) * | 2019-08-27 | 2021-03-01 | パナソニックＩｐマネジメント株式会社 | 力率改善回路 |
-
2000
- 2000-12-06 JP JP2000371339A patent/JP3631957B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002176777A (ja) | 2002-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6351397B1 (en) | Protection apparatus and protection method of PWM cycloconverter | |
| JP5849586B2 (ja) | ３レベル電力変換回路システム | |
| JP4492397B2 (ja) | 三相電圧型インバータ装置 | |
| US5933341A (en) | Power converting apparatus | |
| KR101198566B1 (ko) | 다상 인버터 및 그 제어 방법, 및 송풍기 및 다상 전류출력 시스템 | |
| JP7005251B2 (ja) | 接続順序の判断方法 | |
| JP4097494B2 (ja) | 三相交流モータ駆動用インバータ装置 | |
| JP5876846B2 (ja) | 電動機駆動装置 | |
| JP4059098B2 (ja) | 交流−交流電力変換器のバックアップ装置 | |
| JP2006246649A (ja) | インバータ装置 | |
| JP3631957B2 (ja) | 三相整流装置 | |
| JP2008253008A (ja) | 電力変換装置および電源誤接続判定方法 | |
| WO2018087891A1 (ja) | 電力変換装置 | |
| JP2006340410A (ja) | 交流直接変換装置 | |
| JP4493865B2 (ja) | 半導体装置 | |
| JP2005051959A (ja) | 電力変換装置のノイズ低減方法および回路 | |
| JP3530759B2 (ja) | 電力変換装置の故障検出装置 | |
| JPH0759384A (ja) | インバータ装置 | |
| JP4423949B2 (ja) | 交流交流直接変換装置の制御装置 | |
| JPH095376A (ja) | 相回転異常検出装置 | |
| JPH1132426A (ja) | インバータの保護装置 | |
| JP3293687B2 (ja) | サーボモータの異常結線検出方法 | |
| EP3567710B1 (en) | Device for detecting phase loss of output in inverter | |
| JP2001086751A (ja) | Ｐｗｍサイクロコンバータの保護装置とその保護方法 | |
| JPH11122941A (ja) | インバータ装置のアーム短絡検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041028 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3631957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |