JP2002176777A - 三相整流装置 - Google Patents
三相整流装置Info
- Publication number
- JP2002176777A JP2002176777A JP2000371339A JP2000371339A JP2002176777A JP 2002176777 A JP2002176777 A JP 2002176777A JP 2000371339 A JP2000371339 A JP 2000371339A JP 2000371339 A JP2000371339 A JP 2000371339A JP 2002176777 A JP2002176777 A JP 2002176777A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- voltage
- switching elements
- bidirectional switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 誤配線を検出することができながら、基板サ
イズを小さくでき、コストダウンを図ることができる三
相整流装置を提供する。 【解決手段】 ＣＰＵ２４は、位相検出回路２８が検出
する各相電圧のゼロクロス付近の所定期間にて整流回路
５の双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔを個別
にパルス駆動して各相の交流電源線１５、１６、１７に
流れる電流を検出する。この場合、整流回路５に入力さ
れる電圧の相と位相検出回路２８に入力される電圧の相
とが一致しているときには、検出される電流は所定レベ
ル未満になるが、一致していないときには、１つの相に
他相の交流電圧が印加されることから、検出される電流
は所定レベル以上になり、以て、誤配線が検出される。
イズを小さくでき、コストダウンを図ることができる三
相整流装置を提供する。 【解決手段】 ＣＰＵ２４は、位相検出回路２８が検出
する各相電圧のゼロクロス付近の所定期間にて整流回路
５の双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔを個別
にパルス駆動して各相の交流電源線１５、１６、１７に
流れる電流を検出する。この場合、整流回路５に入力さ
れる電圧の相と位相検出回路２８に入力される電圧の相
とが一致しているときには、検出される電流は所定レベ
ル未満になるが、一致していないときには、１つの相に
他相の交流電圧が印加されることから、検出される電流
は所定レベル以上になり、以て、誤配線が検出される。
Description
【０００１】
【発明の属する技術分野】本発明は、３つの双方向性ス
イッチング素子を用いて三相交流電源電圧を直流電圧に
変換する三相整流装置に関する。
イッチング素子を用いて三相交流電源電圧を直流電圧に
変換する三相整流装置に関する。
【０００２】
【従来の技術】この種の従来の三相整流装置としては、
特許第２８５７０９４号公報、特開平１１−１２２９３
０号公報に開示されたものがあり、これを図１３に示
す。すなわち、図１３において、三相整流装置１０１
は、正側および負側直流母線１０２、１０３間に三相ブ
リッジ接続された全波整流回路１０４と、３つの双方向
性スイッチング素子１０５ないし１０７からなる整流回
路１０８と、正側および負側直流母線１０２および１０
３間に直列に接続された２個の平滑用コンデンサ１０
９、１１０とを備えている。そして、３つの双方向性ス
イッチング素子１０５ないし１０７において、各正側お
よび負側直流出力端子ＰおよびＮは、正側および負側直
流母線１０２、１０３に接続され、各一方の交流入力端
子Ｌは、それぞれ交流リアクトル１１１ないし１１３を
介して全波整流回路１０４の各交流入力端子に接続さ
れ、各他方の交流入力端子ＣＮは、平滑用コンデンサ１
０９、１１０の中点端子１１４に接続されている。
特許第２８５７０９４号公報、特開平１１−１２２９３
０号公報に開示されたものがあり、これを図１３に示
す。すなわち、図１３において、三相整流装置１０１
は、正側および負側直流母線１０２、１０３間に三相ブ
リッジ接続された全波整流回路１０４と、３つの双方向
性スイッチング素子１０５ないし１０７からなる整流回
路１０８と、正側および負側直流母線１０２および１０
３間に直列に接続された２個の平滑用コンデンサ１０
９、１１０とを備えている。そして、３つの双方向性ス
イッチング素子１０５ないし１０７において、各正側お
よび負側直流出力端子ＰおよびＮは、正側および負側直
流母線１０２、１０３に接続され、各一方の交流入力端
子Ｌは、それぞれ交流リアクトル１１１ないし１１３を
介して全波整流回路１０４の各交流入力端子に接続さ
れ、各他方の交流入力端子ＣＮは、平滑用コンデンサ１
０９、１１０の中点端子１１４に接続されている。
【０００３】更に、全波整流回路１０４の各交流入力端
子は、Ｒ、Ｓ、Ｔ相の交流電源線１１５、１１６、１１
７およびヒューズ１１８、１１９、１２０をそれぞれ介
してＲ、Ｓ、Ｔ相の主回路用入力端子ＴＲ、ＴＳ、ＴＴ
に接続されており、また、交流電源線１１５、１１６、
１１７間には、相間コンデンサ１２１ないし１２３が接
続されている。
子は、Ｒ、Ｓ、Ｔ相の交流電源線１１５、１１６、１１
７およびヒューズ１１８、１１９、１２０をそれぞれ介
してＲ、Ｓ、Ｔ相の主回路用入力端子ＴＲ、ＴＳ、ＴＴ
に接続されており、また、交流電源線１１５、１１６、
１１７間には、相間コンデンサ１２１ないし１２３が接
続されている。
【０００４】三相整流装置１０１は、ＣＰＵ１２４を備
えており、その各出力端子は、ドライブ回路１２５、１
２６、１２７の入力端子にそれぞれ接続されており、各
ドライブ回路１２５、１２６、１２７の出力端子は、前
記双方向性スイッチング素子１０５、１０６、１０７の
各ゲート端子Ｇに接続されている。Ｒ、Ｓ、Ｔ相の制御
回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１は、位相検出回
路１２８の各入力端子に接続されており、その位相検出
回路１２８の出力端子は、前記ＣＰＵ１２４の入力端子
に接続されている。前記Ｒ相およびＳ相の交流電源線１
１５および１１６には、変流器１２９および１３０が配
設されており、その出力端子は、交流電流検出回路１３
１の入力端子に接続され、その交流電流検出回路１３１
の出力端子は前記ＣＰＵ１２４の入力端子に接続されて
いる。
えており、その各出力端子は、ドライブ回路１２５、１
２６、１２７の入力端子にそれぞれ接続されており、各
ドライブ回路１２５、１２６、１２７の出力端子は、前
記双方向性スイッチング素子１０５、１０６、１０７の
各ゲート端子Ｇに接続されている。Ｒ、Ｓ、Ｔ相の制御
回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１は、位相検出回
路１２８の各入力端子に接続されており、その位相検出
回路１２８の出力端子は、前記ＣＰＵ１２４の入力端子
に接続されている。前記Ｒ相およびＳ相の交流電源線１
１５および１１６には、変流器１２９および１３０が配
設されており、その出力端子は、交流電流検出回路１３
１の入力端子に接続され、その交流電流検出回路１３１
の出力端子は前記ＣＰＵ１２４の入力端子に接続されて
いる。
【０００５】そして、三相整流装置１０１において、
Ｒ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴは、
Ｒ、Ｓ、Ｔ相の主回路用配線１３２、１３３、１３４お
よび入力リアクトル１３５、１３６、１３７を介して三
相交流電源１３８の各出力端子１３８Ｒ、１３８Ｓ、１
３８Ｔに接続されており、Ｒ，Ｓ，Ｔ相の制御回路用入
力端子ＴＲ１，ＴＳ１，ＴＴ１は、Ｒ、Ｓ、Ｔ相の制御
回路用配線１３９、１４０、１４１を介して三相交流電
源１３８の各出力端子１３８Ｒ、１３８Ｓ、１３８Ｔに
接続されている。また、正側および負側直流母線１０２
および１０３が接続された直流出力端子ＴＯ１およびＴ
Ｏ２は、誘導電動機１４２を駆動するインバータ１４３
に接続されている。
Ｒ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴは、
Ｒ、Ｓ、Ｔ相の主回路用配線１３２、１３３、１３４お
よび入力リアクトル１３５、１３６、１３７を介して三
相交流電源１３８の各出力端子１３８Ｒ、１３８Ｓ、１
３８Ｔに接続されており、Ｒ，Ｓ，Ｔ相の制御回路用入
力端子ＴＲ１，ＴＳ１，ＴＴ１は、Ｒ、Ｓ、Ｔ相の制御
回路用配線１３９、１４０、１４１を介して三相交流電
源１３８の各出力端子１３８Ｒ、１３８Ｓ、１３８Ｔに
接続されている。また、正側および負側直流母線１０２
および１０３が接続された直流出力端子ＴＯ１およびＴ
Ｏ２は、誘導電動機１４２を駆動するインバータ１４３
に接続されている。
【０００６】しかして、上記従来例の作用につき、図１
４のフローチャートを参照して説明する。三相整流装置
１０１に電源が投入されると、ＣＰＵ１２４は動作を開
始する（スタート）。ＣＰＵ１２４は、先ず、「初期
化」の処理ステップＴ１になり、所定の初期化動作を行
った後、「異常発生？」の判断ステップＴ２に移行し、
ここでは、三相整流装置１０１に異常が発生しているか
否かを判断して「ＮＯ」（正常）ならば「電圧位相デー
タ（θ）の取込み」の処理ステップＴ３に移行する。
尚、ＣＰＵ１２４は、「異常発生？」の判断ステップＴ
２で「ＹＥＳ」（異常）と判断したときには、「異常信
号出力」の処理ステップＴ４に移行し、異常信号を出力
して異常警報器を動作させる。
４のフローチャートを参照して説明する。三相整流装置
１０１に電源が投入されると、ＣＰＵ１２４は動作を開
始する（スタート）。ＣＰＵ１２４は、先ず、「初期
化」の処理ステップＴ１になり、所定の初期化動作を行
った後、「異常発生？」の判断ステップＴ２に移行し、
ここでは、三相整流装置１０１に異常が発生しているか
否かを判断して「ＮＯ」（正常）ならば「電圧位相デー
タ（θ）の取込み」の処理ステップＴ３に移行する。
尚、ＣＰＵ１２４は、「異常発生？」の判断ステップＴ
２で「ＹＥＳ」（異常）と判断したときには、「異常信
号出力」の処理ステップＴ４に移行し、異常信号を出力
して異常警報器を動作させる。
【０００７】ＣＰＵ１２４は、処理ステップＴ３に移行
したときには、ここで位相検出回路１２８からの位相デ
ータ（θ）を取込み、次いで、「電流データ（ＩＲ、Ｉ
Ｓ、ＩＴ）の取込み」の処理ステップＴ５に移行して交
流電流検出回路１３１の電流データ（ＩＲ、ＩＳ、ＩＴ
（＝−（ＩＲ＋ＩＳ））を取込む。そして、ＣＰＵ１２
４は、「スイッチング用データの作成」の処理ステップ
Ｔ６に移行し、ここでは、位相データ（θ）と電流デー
タ（ＩＲ、ＩＳ、ＩＴ）とに基づいて、交流電源線１１
５、１１６、１１７に流れる交流入力電流が正弦波にな
るようなスイッチング用データを作成し、次の「ドライ
ブ回路の駆動」の処理ステップＴ７に移行してそのスイ
ッチング用データに基づきドライブ回路１２５、１２
６、１２７を駆動し、以て、双方向性スイッチング素子
１０５、１０６、１０７をＰＷＭ制御する。
したときには、ここで位相検出回路１２８からの位相デ
ータ（θ）を取込み、次いで、「電流データ（ＩＲ、Ｉ
Ｓ、ＩＴ）の取込み」の処理ステップＴ５に移行して交
流電流検出回路１３１の電流データ（ＩＲ、ＩＳ、ＩＴ
（＝−（ＩＲ＋ＩＳ））を取込む。そして、ＣＰＵ１２
４は、「スイッチング用データの作成」の処理ステップ
Ｔ６に移行し、ここでは、位相データ（θ）と電流デー
タ（ＩＲ、ＩＳ、ＩＴ）とに基づいて、交流電源線１１
５、１１６、１１７に流れる交流入力電流が正弦波にな
るようなスイッチング用データを作成し、次の「ドライ
ブ回路の駆動」の処理ステップＴ７に移行してそのスイ
ッチング用データに基づきドライブ回路１２５、１２
６、１２７を駆動し、以て、双方向性スイッチング素子
１０５、１０６、１０７をＰＷＭ制御する。
【０００８】このような構成によれば、例えば、単に全
波整流回路１０４と平滑用コンデンサ１０９、１１０と
のみから構成される一般的な三相整流装置とは異なり、
高調波の抑制効果が得られる。
波整流回路１０４と平滑用コンデンサ１０９、１１０と
のみから構成される一般的な三相整流装置とは異なり、
高調波の抑制効果が得られる。
【０００９】
【発明が解決しようとする課題】ところが、上記構成に
よると、三相交流電源１３８の出力端子１３８Ｒ、１３
８Ｓ、１３８Ｔを、入力リアクトル１３５、１３６、１
３７を介した主回路用配線１３２、１３３、１３４によ
り主回路用入力端子ＴＲ，ＴＳ，ＴＴに接続する作業
と、制御回路用配線１３９、１４０、１４１により制御
回路用入力端子ＴＲ１，ＴＳ１，ＴＴ１に接続する作業
とが必要になり、このときに、主回路用入力端子ＴＲ，
ＴＳ，ＴＴに接続される相と制御回路用入力端子ＴＲ
１，ＴＳ１，ＴＴ１に接続される相とが一致しない誤配
線が発生すると、三相整流装置１０１が正常に動作しな
くなる。
よると、三相交流電源１３８の出力端子１３８Ｒ、１３
８Ｓ、１３８Ｔを、入力リアクトル１３５、１３６、１
３７を介した主回路用配線１３２、１３３、１３４によ
り主回路用入力端子ＴＲ，ＴＳ，ＴＴに接続する作業
と、制御回路用配線１３９、１４０、１４１により制御
回路用入力端子ＴＲ１，ＴＳ１，ＴＴ１に接続する作業
とが必要になり、このときに、主回路用入力端子ＴＲ，
ＴＳ，ＴＴに接続される相と制御回路用入力端子ＴＲ
１，ＴＳ１，ＴＴ１に接続される相とが一致しない誤配
線が発生すると、三相整流装置１０１が正常に動作しな
くなる。
【００１０】このため従来では、図１３に示すように、
入力端子が交流電源線１１５、１１６、１１７に接続さ
れた位相検出回路１４４と、各入力端子が位相検出回路
１２８および１４４の出力端子に接続された比較回路１
４５とを設けて、両者の検出位相が一致するか否かの判
定を行うようにしている。
入力端子が交流電源線１１５、１１６、１１７に接続さ
れた位相検出回路１４４と、各入力端子が位相検出回路
１２８および１４４の出力端子に接続された比較回路１
４５とを設けて、両者の検出位相が一致するか否かの判
定を行うようにしている。
【００１１】ところが、このような構成にすると、高い
三相交流電源電圧（通常２００Ｖ）を受ける２つもの位
相検出回路１２８および１４４を設けることになり、回
路構成上および絶縁構造上からも基板サイズが大きくな
り、また、位相検出回路１４４および比較回路１４５を
設けることは、それだけコストアップになる問題があ
る。
三相交流電源電圧（通常２００Ｖ）を受ける２つもの位
相検出回路１２８および１４４を設けることになり、回
路構成上および絶縁構造上からも基板サイズが大きくな
り、また、位相検出回路１４４および比較回路１４５を
設けることは、それだけコストアップになる問題があ
る。
【００１２】また、全波整流回路１０４、整流回路１０
８を構成する素子のの故障による電源短絡を防止するた
めに従来よりヒューズ１１８、１１９、１２０が設けら
れているが、そのうちの１相のヒューズが溶断して欠相
状態になると、三相整流装置１０１が正常に動作しなく
なるので、早期に異常検出する必要がある。
８を構成する素子のの故障による電源短絡を防止するた
めに従来よりヒューズ１１８、１１９、１２０が設けら
れているが、そのうちの１相のヒューズが溶断して欠相
状態になると、三相整流装置１０１が正常に動作しなく
なるので、早期に異常検出する必要がある。
【００１３】更に、正側および負側直流母線１０２、１
０３間に直列に接続された平滑用コンデンサ１０９、１
１０の耐圧は、正側および負側直流母線１０２、１０３
間の直流電圧の１／２にできるので、小形化を図れる
が、双方向性スイッチング素子１０５、１０６或いは１
０７が故障すると、平滑用コンデンサ１０９或いは１１
０に中点端子１１４を介して交流電圧ピーク（通常の２
倍の過電圧）が印加されたり、正側直流母線１０２−中
点端子１１４間と負側直流母線１０−中点端子１１４間
とに電圧アンバランスが生じて耐圧を超過するので、速
やかに胃異常検出する必要がある。
０３間に直列に接続された平滑用コンデンサ１０９、１
１０の耐圧は、正側および負側直流母線１０２、１０３
間の直流電圧の１／２にできるので、小形化を図れる
が、双方向性スイッチング素子１０５、１０６或いは１
０７が故障すると、平滑用コンデンサ１０９或いは１１
０に中点端子１１４を介して交流電圧ピーク（通常の２
倍の過電圧）が印加されたり、正側直流母線１０２−中
点端子１１４間と負側直流母線１０−中点端子１１４間
とに電圧アンバランスが生じて耐圧を超過するので、速
やかに胃異常検出する必要がある。
【００１４】本発明は上述の事情に鑑みてなされたもの
であり、その第１の目的は、誤配線を検出することがで
きながら、基板サイズを小さくでき、コストダウンを図
ることができる三相整流装置を提供することにある。本
発明の第２の目的は、欠相状態を早期に検出することが
できる三相整流装置を提供することにある。本発明の第
３の目的は、２個の平滑用コンデンサの過電圧、電圧ア
ンバランスを速やかに検出することができる三相整流装
置を提供することにある。
であり、その第１の目的は、誤配線を検出することがで
きながら、基板サイズを小さくでき、コストダウンを図
ることができる三相整流装置を提供することにある。本
発明の第２の目的は、欠相状態を早期に検出することが
できる三相整流装置を提供することにある。本発明の第
３の目的は、２個の平滑用コンデンサの過電圧、電圧ア
ンバランスを速やかに検出することができる三相整流装
置を提供することにある。
【００１５】
【課題を解決するための手段】請求項１記載の三相整流
装置は、正側および負側直流母線間に３つの双方向性ス
イッチング素子を接続して構成された整流回路と、前記
３つの双方向性スイッチング素子の各交流入力端子の一
方と三相交流電源の各出力端子との間にそれぞれ接続さ
れた３個の交流リアクトルと、前記正側および負側直流
母線間に直列に接続され、中点端子が前記３つの双方向
性スイッチング素子の各交流入力端子の他方に接続され
た２個の平滑用コンデンサと、前記三相交流電源の各出
力端子に接続され、交流電源電圧の位相を検出する位相
検出手段と、前記整流回路の交流入力電流を検出する交
流電流検出手段と、前記位相検出手段から得られる位相
データと交流電流検出手段から得られる電流データとに
基づいて前記交流入力電流が正弦波となるようなスイッ
チング用データを作成してドライブ回路を介して前記３
つの双方向性スイッチング素子をＰＷＭ制御する制御手
段とを具備し、前記制御手段は、通常運転前に、前記位
相検出手段が検出する各相のゼロクロス付近の所定期間
にて前記双方向性スイッチング素子を個別にパルス駆動
して各相に流れる電流を検出し、所定レベル以上の電流
を検出したときに異常信号を出力するように構成されて
いるところに特徴を有する。
装置は、正側および負側直流母線間に３つの双方向性ス
イッチング素子を接続して構成された整流回路と、前記
３つの双方向性スイッチング素子の各交流入力端子の一
方と三相交流電源の各出力端子との間にそれぞれ接続さ
れた３個の交流リアクトルと、前記正側および負側直流
母線間に直列に接続され、中点端子が前記３つの双方向
性スイッチング素子の各交流入力端子の他方に接続され
た２個の平滑用コンデンサと、前記三相交流電源の各出
力端子に接続され、交流電源電圧の位相を検出する位相
検出手段と、前記整流回路の交流入力電流を検出する交
流電流検出手段と、前記位相検出手段から得られる位相
データと交流電流検出手段から得られる電流データとに
基づいて前記交流入力電流が正弦波となるようなスイッ
チング用データを作成してドライブ回路を介して前記３
つの双方向性スイッチング素子をＰＷＭ制御する制御手
段とを具備し、前記制御手段は、通常運転前に、前記位
相検出手段が検出する各相のゼロクロス付近の所定期間
にて前記双方向性スイッチング素子を個別にパルス駆動
して各相に流れる電流を検出し、所定レベル以上の電流
を検出したときに異常信号を出力するように構成されて
いるところに特徴を有する。
【００１６】このような構成によれば、位相検出手段が
検出する各相のゼロクロス付近の所定期間にて双方向性
スイッチング素子を個別にパルス駆動して各相に流れる
電流を検出するので、整流回路に入力される電圧の相と
位相検出手段に入力される電圧の相とが一致していると
きには、検出される電流は所定レベル未満になるが、一
致していないときには、１つの相に他相の交流電圧が印
加されることから、検出される電流は所定レベル以上に
なり、以て、誤配線が早期に検出される。そして、この
ような構成によれば、従来のような誤配線検出用の位相
検出回路および比較回路を設ける必要がないので、基板
サイズを小さくでき、コストダウンを図ることができ
る。
検出する各相のゼロクロス付近の所定期間にて双方向性
スイッチング素子を個別にパルス駆動して各相に流れる
電流を検出するので、整流回路に入力される電圧の相と
位相検出手段に入力される電圧の相とが一致していると
きには、検出される電流は所定レベル未満になるが、一
致していないときには、１つの相に他相の交流電圧が印
加されることから、検出される電流は所定レベル以上に
なり、以て、誤配線が早期に検出される。そして、この
ような構成によれば、従来のような誤配線検出用の位相
検出回路および比較回路を設ける必要がないので、基板
サイズを小さくでき、コストダウンを図ることができ
る。
【００１７】請求項２記載の三相整流装置は、制御手段
は、異常信号の出力をキャンセルして、パルス駆動に同
期して検出された各相の電流データと位相データを取得
した後、予め記憶された相改正用テーブルに基づいて相
データを改正するように構成されているところに特徴を
有する。このような構成によれば、誤配線のときには、
予め記憶された相改正用テーブルに基づいて相データが
改正されるので、配線をやり直さなくても、正常運転を
行わせることができる。
は、異常信号の出力をキャンセルして、パルス駆動に同
期して検出された各相の電流データと位相データを取得
した後、予め記憶された相改正用テーブルに基づいて相
データを改正するように構成されているところに特徴を
有する。このような構成によれば、誤配線のときには、
予め記憶された相改正用テーブルに基づいて相データが
改正されるので、配線をやり直さなくても、正常運転を
行わせることができる。
【００１８】請求項３記載の三相整流装置は、正側およ
び負側直流母線間に３つの双方向性スイッチング素子を
接続して構成された整流回路と、前記３つの双方向性ス
イッチング素子の各交流入力端子の一方と三相交流電源
の各出力端子との間にそれぞれ接続された３個の交流リ
アクトルと、前記正側および負側直流母線間に直列に接
続され、中点端子が前記３つの双方向性スイッチング素
子の各交流入力端子の他方に接続された２個の平滑用コ
ンデンサと、前記三相交流電源の各出力端子に接続さ
れ、交流電源電圧の位相を検出する位相検出手段と、前
記整流回路の交流入力電流を検出する交流電流検出手段
と、前記位相検出手段から得られる位相データと交流電
流検出手段から得られる電流データとに基づいて前記交
流入力電流が正弦波となるようなスイッチング用データ
を作成してドライブ回路を介して前記３つの双方向性ス
イッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、通常運転前に、前記位相検出手段が検
出する各相のゼロクロス付近以外の位相の所定期間にて
前記双方向性スイッチング素子を個別にパルス駆動して
各相に流れる電流を検出し、設定レベル以下の電流を検
出したときに異常信号を出力するように構成されている
ところに特徴を有する。
び負側直流母線間に３つの双方向性スイッチング素子を
接続して構成された整流回路と、前記３つの双方向性ス
イッチング素子の各交流入力端子の一方と三相交流電源
の各出力端子との間にそれぞれ接続された３個の交流リ
アクトルと、前記正側および負側直流母線間に直列に接
続され、中点端子が前記３つの双方向性スイッチング素
子の各交流入力端子の他方に接続された２個の平滑用コ
ンデンサと、前記三相交流電源の各出力端子に接続さ
れ、交流電源電圧の位相を検出する位相検出手段と、前
記整流回路の交流入力電流を検出する交流電流検出手段
と、前記位相検出手段から得られる位相データと交流電
流検出手段から得られる電流データとに基づいて前記交
流入力電流が正弦波となるようなスイッチング用データ
を作成してドライブ回路を介して前記３つの双方向性ス
イッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、通常運転前に、前記位相検出手段が検
出する各相のゼロクロス付近以外の位相の所定期間にて
前記双方向性スイッチング素子を個別にパルス駆動して
各相に流れる電流を検出し、設定レベル以下の電流を検
出したときに異常信号を出力するように構成されている
ところに特徴を有する。
【００１９】このような構成によれば、位相検出手段が
検出する各相のゼロクロス付近以外の位相の所定期間に
て前記双方向性スイッチング素子を個別にパルス駆動し
て各相に流れる電流を検出するので、欠相状態が生じた
ときには、検出される電流は設定レベル以下となるもの
であり、以て、欠相状態が早期に検出される。
検出する各相のゼロクロス付近以外の位相の所定期間に
て前記双方向性スイッチング素子を個別にパルス駆動し
て各相に流れる電流を検出するので、欠相状態が生じた
ときには、検出される電流は設定レベル以下となるもの
であり、以て、欠相状態が早期に検出される。
【００２０】請求項４記載の三相整流装置は、正側およ
び負側直流母線間に３つの双方向性スイッチング素子を
接続して構成された整流回路と、前記３つの双方向性ス
イッチング素子の各交流入力端子の一方と三相交流電源
の各出力端子との間にそれぞれ接続された３個の交流リ
アクトルと、前記正側および負側直流母線間に直列に接
続され、中点端子が前記３つの双方向性スイッチング素
子の各交流入力端子の他方に接続された２個の平滑用コ
ンデンサと、前記三相交流電源の各出力端子に接続さ
れ、交流電源電圧の位相を検出する位相検出手段と、前
記整流回路の交流入力電流を検出する交流電流検出手段
と、前記位相検出手段から得られる位相データと交流電
流検出手段から得られる電流データとに基づいて前記交
流入力電流が正弦波となるようなスイッチング用データ
を作成してドライブ回路を介して前記３つの双方向性ス
イッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、前記電流検出手段が検出する交流入力
電流が規定レベル以上の場合に、個々の相の交流入力電
流の変化を監視し、所定時間以上の間、同一レベル電流
が流れている相若しくは電流が流れていない相が検出さ
れたときには異常信号を出力するように構成されている
ところに特徴を有する。このような構成によれば、通常
運転状態においても欠相状態を検出することができる。
び負側直流母線間に３つの双方向性スイッチング素子を
接続して構成された整流回路と、前記３つの双方向性ス
イッチング素子の各交流入力端子の一方と三相交流電源
の各出力端子との間にそれぞれ接続された３個の交流リ
アクトルと、前記正側および負側直流母線間に直列に接
続され、中点端子が前記３つの双方向性スイッチング素
子の各交流入力端子の他方に接続された２個の平滑用コ
ンデンサと、前記三相交流電源の各出力端子に接続さ
れ、交流電源電圧の位相を検出する位相検出手段と、前
記整流回路の交流入力電流を検出する交流電流検出手段
と、前記位相検出手段から得られる位相データと交流電
流検出手段から得られる電流データとに基づいて前記交
流入力電流が正弦波となるようなスイッチング用データ
を作成してドライブ回路を介して前記３つの双方向性ス
イッチング素子をＰＷＭ制御する制御手段とを具備し、
前記制御手段は、前記電流検出手段が検出する交流入力
電流が規定レベル以上の場合に、個々の相の交流入力電
流の変化を監視し、所定時間以上の間、同一レベル電流
が流れている相若しくは電流が流れていない相が検出さ
れたときには異常信号を出力するように構成されている
ところに特徴を有する。このような構成によれば、通常
運転状態においても欠相状態を検出することができる。
【００２１】請求項５記載の三相整流装置は、正側およ
び負側直流母線間に３つの双方向性スイッチング素子を
接続して構成された整流回路と、前記３つの双方向性ス
イッチング素子の各交流入力端子の一方と三相交流電源
の各出力端子との間にそれぞれ接続された３個の交流リ
アクトルと、前記正側および負側直流母線間に直列に接
続され、中点端子が前記３つの双方向性スイッチング素
子の各交流入力端子の他方に接続された２個の平滑用コ
ンデンサと、前記三相交流電源の各出力端子に接続さ
れ、交流電源電圧の位相を検出する位相検出手段と、前
記整流回路の交流入力電流を検出する交流電流検出手段
と、前記正側および負側直流母線間の直流電圧を検出す
る直流電圧検出手段と、前記平滑用コンデンサの中点端
子と前記正側若しくは負側直流母線殿間の中点電圧を検
出する中点電圧検出手段と、前記位相検出手段から得ら
れる位相データと交流電流検出手段から得られる電流デ
ータとに基づいて前記交流入力電流が正弦波となるよう
なスイッチング用データを作成してドライブ回路を介し
て前記３つの双方向性スイッチング素子をＰＷＭ制御す
る制御手段とを具備し、前記制御手段は、前記交流電流
検出手段および中点電圧検出手段の検出に基づき、前記
中点端子における定格電圧を超える過電圧の発生や前記
正側直流母線−中点端子間と負側直流母線−中点端子間
とににおける所定レベル以上の電圧アンバランスの発生
などの異常を検出したときには異常信号を出力するよう
に構成されているところに特徴を有する。このような構
成によれば、２個の平滑用コンデンサの中点端子におけ
る定格電圧を超える過電圧の発生や前記正側直流母線−
中点端子間と負側直流母線−中点端子間とにおける所定
レベル以上の電圧アンバランスの発生を速やかに検出す
ることができる。
び負側直流母線間に３つの双方向性スイッチング素子を
接続して構成された整流回路と、前記３つの双方向性ス
イッチング素子の各交流入力端子の一方と三相交流電源
の各出力端子との間にそれぞれ接続された３個の交流リ
アクトルと、前記正側および負側直流母線間に直列に接
続され、中点端子が前記３つの双方向性スイッチング素
子の各交流入力端子の他方に接続された２個の平滑用コ
ンデンサと、前記三相交流電源の各出力端子に接続さ
れ、交流電源電圧の位相を検出する位相検出手段と、前
記整流回路の交流入力電流を検出する交流電流検出手段
と、前記正側および負側直流母線間の直流電圧を検出す
る直流電圧検出手段と、前記平滑用コンデンサの中点端
子と前記正側若しくは負側直流母線殿間の中点電圧を検
出する中点電圧検出手段と、前記位相検出手段から得ら
れる位相データと交流電流検出手段から得られる電流デ
ータとに基づいて前記交流入力電流が正弦波となるよう
なスイッチング用データを作成してドライブ回路を介し
て前記３つの双方向性スイッチング素子をＰＷＭ制御す
る制御手段とを具備し、前記制御手段は、前記交流電流
検出手段および中点電圧検出手段の検出に基づき、前記
中点端子における定格電圧を超える過電圧の発生や前記
正側直流母線−中点端子間と負側直流母線−中点端子間
とににおける所定レベル以上の電圧アンバランスの発生
などの異常を検出したときには異常信号を出力するよう
に構成されているところに特徴を有する。このような構
成によれば、２個の平滑用コンデンサの中点端子におけ
る定格電圧を超える過電圧の発生や前記正側直流母線−
中点端子間と負側直流母線−中点端子間とにおける所定
レベル以上の電圧アンバランスの発生を速やかに検出す
ることができる。
【００２２】請求項６記載の三相整流装置は、３つの双
方向性スイッチング素子の各交流入力端子の他方と２個
の平滑用コンデンサの中点端子との間に１つのスイッチ
手段が設けられ、制御手段は、異常を検出したときには
前記スイッチ手段を開放させるように構成されていると
ころに特徴を有する。このような構成によれば、２個の
平滑用コンデンサの中点端子に定格電圧を超える過電圧
が発生したときや前記正側直流母線−中点端子間と負側
直流母線−中点端子間とに所定レベル以上の電圧アンバ
ランスが発生したときには、スイッチ手段が開放される
ことにより、整流回路が２個の平滑用コンデンサの中点
端子から切離される。
方向性スイッチング素子の各交流入力端子の他方と２個
の平滑用コンデンサの中点端子との間に１つのスイッチ
手段が設けられ、制御手段は、異常を検出したときには
前記スイッチ手段を開放させるように構成されていると
ころに特徴を有する。このような構成によれば、２個の
平滑用コンデンサの中点端子に定格電圧を超える過電圧
が発生したときや前記正側直流母線−中点端子間と負側
直流母線−中点端子間とに所定レベル以上の電圧アンバ
ランスが発生したときには、スイッチ手段が開放される
ことにより、整流回路が２個の平滑用コンデンサの中点
端子から切離される。
【００２３】請求項７記載の三相整流装置は、三相交流
電源電圧を直流電圧に変換して正側および負側直流母線
間に印加する全波整流回路を設けたところに特徴を有す
る。このような構成によれば、整流回路が２個の平滑用
コンデンサの中点端子から切離されても全波整流回路に
より正側および負側直流母線間に直流電圧を供給するこ
とができる。
電源電圧を直流電圧に変換して正側および負側直流母線
間に印加する全波整流回路を設けたところに特徴を有す
る。このような構成によれば、整流回路が２個の平滑用
コンデンサの中点端子から切離されても全波整流回路に
より正側および負側直流母線間に直流電圧を供給するこ
とができる。
【００２４】
【発明の実施の形態】以下、本発明の誤配線と対象とす
る第１の実施例につき、図１ないし図４を参照して説明
する。まず、図１において、三相整流装置１は、正側お
よび負側直流母線２、３間にダイオード４ａないし４ｆ
を三相ブリッジ接続して構成された全波整流回路４と、
３つの双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔから
なる整流回路５と、正側および負側直流母線２、３間に
直列に接続された２個の平滑用コンデンサ６、７とを備
えている。
る第１の実施例につき、図１ないし図４を参照して説明
する。まず、図１において、三相整流装置１は、正側お
よび負側直流母線２、３間にダイオード４ａないし４ｆ
を三相ブリッジ接続して構成された全波整流回路４と、
３つの双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔから
なる整流回路５と、正側および負側直流母線２、３間に
直列に接続された２個の平滑用コンデンサ６、７とを備
えている。
【００２５】ここで、双方向性スイッチング素子５Ｒ、
５Ｓ、５Ｔの構成について図２を参照して説明するに、
これらは同一構成をなすものである。すなわち、４個の
ダイオード８ａないし８ｄがブリッジ接続されて単相整
流回路８が形成され、その正および負直流出力端子にＩ
ＧＢＴ９のコレクタおよびエミッタが接続され、一方の
交流入力端子が交流入力端子Ｌに接続され、他方の交流
入力端子が交流入力端子ＣＮに接続されている。また、
単相整流回路８において、正の直流出力端子はダイオー
ド１０を介して正側直流出力端子Ｐに接続され、負の直
流出力端子はダイオード１１を介して負側直流出力端子
Ｎに接続されている。そして、ＩＧＢＴ９のゲートはゲ
ート端子Ｇに接続されている。尚、図２に示す回路は、
半導体モジュール化されて１つの素子とされている。こ
の場合、以下においては、ＩＧＢＴ９のゲートにゲート
信号が与えられてＩＧＢＴ９がオンしたときには、説明
の便宜上、対応する双方向性スイッチング素子５Ｒ、５
Ｓ或いは５Ｔがオンすると表現することにする。
５Ｓ、５Ｔの構成について図２を参照して説明するに、
これらは同一構成をなすものである。すなわち、４個の
ダイオード８ａないし８ｄがブリッジ接続されて単相整
流回路８が形成され、その正および負直流出力端子にＩ
ＧＢＴ９のコレクタおよびエミッタが接続され、一方の
交流入力端子が交流入力端子Ｌに接続され、他方の交流
入力端子が交流入力端子ＣＮに接続されている。また、
単相整流回路８において、正の直流出力端子はダイオー
ド１０を介して正側直流出力端子Ｐに接続され、負の直
流出力端子はダイオード１１を介して負側直流出力端子
Ｎに接続されている。そして、ＩＧＢＴ９のゲートはゲ
ート端子Ｇに接続されている。尚、図２に示す回路は、
半導体モジュール化されて１つの素子とされている。こ
の場合、以下においては、ＩＧＢＴ９のゲートにゲート
信号が与えられてＩＧＢＴ９がオンしたときには、説明
の便宜上、対応する双方向性スイッチング素子５Ｒ、５
Ｓ或いは５Ｔがオンすると表現することにする。
【００２６】さて、再び図１を参照する。３つの双方向
性スイッチング素子５Ｒ、５Ｓ、５Ｔにおいて、各正側
および負側直流出力端子ＰおよびＮは、正側および負側
直流母線２および３に接続され、各一方の交流入力端子
Ｌは、それぞれ交流リアクトル１２、１３、１４を介し
て全波整流回路４の各交流入力端子に接続され、各他方
の交流入力端子ＣＮは、平滑用コンデンサ６、７の中点
端子６７に接続されている。更に、全波整流回路４の各
交流入力端子は、Ｒ、Ｓ、Ｔ相の交流電源線１５、１
６、１７およびヒューズ１８、１９、２０をそれぞれ介
してＲ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴ
に接続され、また、交流電源線１５、１６、１７間に
は、相間コンデンサ２１、２２、２３が接続されてい
る。
性スイッチング素子５Ｒ、５Ｓ、５Ｔにおいて、各正側
および負側直流出力端子ＰおよびＮは、正側および負側
直流母線２および３に接続され、各一方の交流入力端子
Ｌは、それぞれ交流リアクトル１２、１３、１４を介し
て全波整流回路４の各交流入力端子に接続され、各他方
の交流入力端子ＣＮは、平滑用コンデンサ６、７の中点
端子６７に接続されている。更に、全波整流回路４の各
交流入力端子は、Ｒ、Ｓ、Ｔ相の交流電源線１５、１
６、１７およびヒューズ１８、１９、２０をそれぞれ介
してＲ、Ｓ、Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴ
に接続され、また、交流電源線１５、１６、１７間に
は、相間コンデンサ２１、２２、２３が接続されてい
る。
【００２７】三相整流装置１は、制御手段たるＣＰＵ２
４を備えており、その各出力端子は、ドライブ回路２
５、２６、２７の入力端子にそれぞれ接続されており、
各ドライブ回路２５、２６、２７の出力端子は、前記双
方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの各ゲート端
子Ｇに接続されている。Ｒ、Ｓ、Ｔ相の制御回路用入力
端子ＴＲ１、ＴＳ１、ＴＴ１は、位相検出手段たる位相
検出回路２８の各入力端子に接続されており、その位相
検出回路２８の出力端子は、前記ＣＰＵ２４の入力端子
に接続されている。前記Ｒ相およびＳ相の交流電源線１
５および１６には、変流器２９および３０が配設されて
おり、その出力端子は、交流電流検出手段たる交流電流
検出回路３１の入力端子に接続され、その交流電流検出
回路３１の出力端子は、前記ＣＰＵ２４の入力端子に接
続されている。
４を備えており、その各出力端子は、ドライブ回路２
５、２６、２７の入力端子にそれぞれ接続されており、
各ドライブ回路２５、２６、２７の出力端子は、前記双
方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの各ゲート端
子Ｇに接続されている。Ｒ、Ｓ、Ｔ相の制御回路用入力
端子ＴＲ１、ＴＳ１、ＴＴ１は、位相検出手段たる位相
検出回路２８の各入力端子に接続されており、その位相
検出回路２８の出力端子は、前記ＣＰＵ２４の入力端子
に接続されている。前記Ｒ相およびＳ相の交流電源線１
５および１６には、変流器２９および３０が配設されて
おり、その出力端子は、交流電流検出手段たる交流電流
検出回路３１の入力端子に接続され、その交流電流検出
回路３１の出力端子は、前記ＣＰＵ２４の入力端子に接
続されている。
【００２８】直流電圧検出手段たる直流電圧検出回路３
２の入力端子は、正側および負側直流母線２、３に接続
されており、その直流電圧検出回路３２の出力端子は、
前記ＣＰＵ２４の入力端子に接続されている。入力手段
たる入力インターフェース３３の入力端子は、情報用入
力端子Ｔａ、Ｔｂに接続されており、その入力インター
フェース３３の出力端子は、前記ＣＰＵ２４の入力端子
に接続されている。そして、ＣＰＵ２４おいて、出力端
子は、報知手段たる表示装置３４の入力端子に接続され
ており、入出力端子は、記憶手段たるＥＥＰＲＯＭ３５
に接続されている。
２の入力端子は、正側および負側直流母線２、３に接続
されており、その直流電圧検出回路３２の出力端子は、
前記ＣＰＵ２４の入力端子に接続されている。入力手段
たる入力インターフェース３３の入力端子は、情報用入
力端子Ｔａ、Ｔｂに接続されており、その入力インター
フェース３３の出力端子は、前記ＣＰＵ２４の入力端子
に接続されている。そして、ＣＰＵ２４おいて、出力端
子は、報知手段たる表示装置３４の入力端子に接続され
ており、入出力端子は、記憶手段たるＥＥＰＲＯＭ３５
に接続されている。
【００２９】更に、三相整流装置１において、Ｒ、Ｓ、
Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴは、Ｒ、Ｓ、
Ｔ相の主回路用配線３６、３７、３８および入力リアク
トル３９、４０、４１を介して三相交流電源４２の各出
力端子４２Ｒ、４２Ｓ、４２Ｔに接続されており、Ｒ、
Ｓ、Ｔ相の制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１
は、Ｒ、Ｓ、Ｔ相の制御回路用用配線４３、４４、４５
を介して三相交流電源４２の各出力端子４２Ｒ、４２
Ｓ、４２Ｔに接続されている。尚、前記相間コンデンサ
２１ないし２３および入力リアクトル３９ないし４１は
ノイズフィルタを構成するものであるが、この内のん入
力リアクトル３９ないし４１は、大形の部品であるの
で、三相整流装置１の各構成部品を搭載する基板とは別
置き状態にされている。そして、正側および負側直流母
線２および３に接続された直流出力端子ＴＯ１およびＴ
Ｏ２は、誘導電動機４６を駆動するインバータ４７に接
続されている。
Ｔ相の主回路用入力端子ＴＲ，ＴＳ，ＴＴは、Ｒ、Ｓ、
Ｔ相の主回路用配線３６、３７、３８および入力リアク
トル３９、４０、４１を介して三相交流電源４２の各出
力端子４２Ｒ、４２Ｓ、４２Ｔに接続されており、Ｒ、
Ｓ、Ｔ相の制御回路用入力端子ＴＲ１、ＴＳ１、ＴＴ１
は、Ｒ、Ｓ、Ｔ相の制御回路用用配線４３、４４、４５
を介して三相交流電源４２の各出力端子４２Ｒ、４２
Ｓ、４２Ｔに接続されている。尚、前記相間コンデンサ
２１ないし２３および入力リアクトル３９ないし４１は
ノイズフィルタを構成するものであるが、この内のん入
力リアクトル３９ないし４１は、大形の部品であるの
で、三相整流装置１の各構成部品を搭載する基板とは別
置き状態にされている。そして、正側および負側直流母
線２および３に接続された直流出力端子ＴＯ１およびＴ
Ｏ２は、誘導電動機４６を駆動するインバータ４７に接
続されている。
【００３０】外部情報装置たるパネルキー４８の出力端
子は、情報用入力端子Ｔａ、Ｔｂに接続されている。こ
の場合、パネルキー４８は、運転停止、異常リセット、
初期チェック完了リセット、パラメータ等の情報の設定
に用いられるもので、その情報は、入力インターフェー
ス３３を介してＣＰＵ２４に与えられるようになってい
る。ＣＰＵ２４は、与えられた情報を必要に応じてＥＥ
ＰＲＯＭ３５に記憶させるようになっており、特に、パ
ラメータの設定のときにはそのパラメータをＥＥＰＲＯ
Ｍ３５に記憶させるようになっている。また、ＣＰＵ２
４は、異常を検出したときには、表示装置３４に異常表
示（異常報知）を行わせ、パラメータの設定の時には、
表示装置３４にそのパラメータの表示を行わせ、パラメ
ータの編集が可能になっている。
子は、情報用入力端子Ｔａ、Ｔｂに接続されている。こ
の場合、パネルキー４８は、運転停止、異常リセット、
初期チェック完了リセット、パラメータ等の情報の設定
に用いられるもので、その情報は、入力インターフェー
ス３３を介してＣＰＵ２４に与えられるようになってい
る。ＣＰＵ２４は、与えられた情報を必要に応じてＥＥ
ＰＲＯＭ３５に記憶させるようになっており、特に、パ
ラメータの設定のときにはそのパラメータをＥＥＰＲＯ
Ｍ３５に記憶させるようになっている。また、ＣＰＵ２
４は、異常を検出したときには、表示装置３４に異常表
示（異常報知）を行わせ、パラメータの設定の時には、
表示装置３４にそのパラメータの表示を行わせ、パラメ
ータの編集が可能になっている。
【００３１】次に、本実施例の作用につき、図３および
図４をも参照して説明する。先ず、誤配線検出の原理に
ついて図３を参照して説明する。この場合、インバータ
４７は、通常運転を停止しているものとする。今、主回
路用入力端子ＴＲ、ＴＳ、ＴＴに印加される交流電源電
圧をＲ、Ｓ、Ｔ相電圧と称し、制御回路用入力端子ＴＲ
１、ＴＳ１、ＴＴ１に印加される交流電源電圧をＲ１、
Ｓ１、Ｔ１相電圧と称し、交流電源線１５、１６、１７
に流れる交流電流（交流入力電流）をＲ、Ｓ、Ｔ相電流
と称するものとする。尚、本実施例では、制御回路用配
線４３、４４、４５が制御回路用入力端子ＴＲ１、ＴＳ
１、ＴＴ１に配線され、従って、制御回路用入力端子Ｔ
Ｒ１、ＴＳ１、ＴＴ１に正常にＲ１、Ｓ１、Ｔ１相電圧
が印加されているものとする。そして、ＣＰＵ２４は、
位相検出回路２８を介してＲ１、Ｓ１、Ｔ１相電圧の位
相を位相データ（θ）として取込み、交流電流検出回路
３１を介してＲ、Ｓ、Ｔ相電流を電流データ（ＩＲ、Ｉ
Ｓ、ＩＴ（＝−（ＩＲ＋ＩＳ））として取込むようにな
っている。
図４をも参照して説明する。先ず、誤配線検出の原理に
ついて図３を参照して説明する。この場合、インバータ
４７は、通常運転を停止しているものとする。今、主回
路用入力端子ＴＲ、ＴＳ、ＴＴに印加される交流電源電
圧をＲ、Ｓ、Ｔ相電圧と称し、制御回路用入力端子ＴＲ
１、ＴＳ１、ＴＴ１に印加される交流電源電圧をＲ１、
Ｓ１、Ｔ１相電圧と称し、交流電源線１５、１６、１７
に流れる交流電流（交流入力電流）をＲ、Ｓ、Ｔ相電流
と称するものとする。尚、本実施例では、制御回路用配
線４３、４４、４５が制御回路用入力端子ＴＲ１、ＴＳ
１、ＴＴ１に配線され、従って、制御回路用入力端子Ｔ
Ｒ１、ＴＳ１、ＴＴ１に正常にＲ１、Ｓ１、Ｔ１相電圧
が印加されているものとする。そして、ＣＰＵ２４は、
位相検出回路２８を介してＲ１、Ｓ１、Ｔ１相電圧の位
相を位相データ（θ）として取込み、交流電流検出回路
３１を介してＲ、Ｓ、Ｔ相電流を電流データ（ＩＲ、Ｉ
Ｓ、ＩＴ（＝−（ＩＲ＋ＩＳ））として取込むようにな
っている。
【００３２】図３（ａ）で示すように、主回路用配線３
６、３７、３８が正常に主回路用入力端子ＴＲ、ＴＳ、
ＴＴが配線されている場合には、Ｒ１、Ｓ１、Ｔ１相電
圧とＲ、Ｓ、Ｔ相電圧の位相が一致する。このとき、Ｃ
ＰＵ２４は、Ｒ１相電圧を起点に相順が正相の場合にお
いて、位相検出回路２８からの位相データ（θ）を基に
Ｓ１、Ｒ１、Ｔ１相電圧のゼロクロス付近の所定期間ｔ
にてＳ、Ｒ、Ｔ相駆動パルスＰＳａ、ＰＲａ、ＰＴａを
出力してドライブ回路５Ｓ、５Ｒ、５Ｔに与えるように
なっている。尚、上記所定期間ｔは、ゼロクロス点の前
後１５度（合計３０度）以内が好ましい。
６、３７、３８が正常に主回路用入力端子ＴＲ、ＴＳ、
ＴＴが配線されている場合には、Ｒ１、Ｓ１、Ｔ１相電
圧とＲ、Ｓ、Ｔ相電圧の位相が一致する。このとき、Ｃ
ＰＵ２４は、Ｒ１相電圧を起点に相順が正相の場合にお
いて、位相検出回路２８からの位相データ（θ）を基に
Ｓ１、Ｒ１、Ｔ１相電圧のゼロクロス付近の所定期間ｔ
にてＳ、Ｒ、Ｔ相駆動パルスＰＳａ、ＰＲａ、ＰＴａを
出力してドライブ回路５Ｓ、５Ｒ、５Ｔに与えるように
なっている。尚、上記所定期間ｔは、ゼロクロス点の前
後１５度（合計３０度）以内が好ましい。
【００３３】従って、図３（ｂ）に示すように、Ｒ相が
正常配線の場合には、Ｒ１相電圧とＲ相電圧の位相が一
致しているので、Ｒ１相電圧のゼロクロス付近の所定期
間ｔにてＲ則駆動パルスＰＲａを双方向性スイッチング
素子５Ｒに与えてオンさせても、Ｒ相電流は流れないか
或いは流れても所定レベル未満である。
正常配線の場合には、Ｒ１相電圧とＲ相電圧の位相が一
致しているので、Ｒ１相電圧のゼロクロス付近の所定期
間ｔにてＲ則駆動パルスＰＲａを双方向性スイッチング
素子５Ｒに与えてオンさせても、Ｒ相電流は流れないか
或いは流れても所定レベル未満である。
【００３４】これに対して、図３（ｃ）に示すように、
Ｒ相−Ｓ相の誤配線の場合には、Ｒ相の制御回路用入力
端子ＴＲ１にＲ１相電圧が印加されているときには、Ｒ
相の主回路用入力端子ＴＲにはＲ相電圧の代わりにＳ相
電圧が印加されており、これにより、Ｒ１相電圧のゼロ
クロス付近の所定期間ｔにてＲ相駆動パルスＰＲａを双
方向性スイッチング素子５Ｒに与えてオンさせると、双
方向性スイッチング素子５ＲはＳ相電圧の６０度付近で
オンするようになり、所定レベル以上のＲ相電流が正
（＋）方向に流れる。
Ｒ相−Ｓ相の誤配線の場合には、Ｒ相の制御回路用入力
端子ＴＲ１にＲ１相電圧が印加されているときには、Ｒ
相の主回路用入力端子ＴＲにはＲ相電圧の代わりにＳ相
電圧が印加されており、これにより、Ｒ１相電圧のゼロ
クロス付近の所定期間ｔにてＲ相駆動パルスＰＲａを双
方向性スイッチング素子５Ｒに与えてオンさせると、双
方向性スイッチング素子５ＲはＳ相電圧の６０度付近で
オンするようになり、所定レベル以上のＲ相電流が正
（＋）方向に流れる。
【００３５】また、図３（ｄ）に示すように、Ｒ相−Ｔ
相の誤配線の場合には、制御回路側がＲ１相電圧のとき
には主回路側はＲ相電圧の代わりにＴ相電圧になるの
で、Ｒ１相電圧のゼロクロス付近の所定期間ｔにてＲ相
駆動パルスＰＲａを双方向性スイッチング素子５Ｒに与
えてオンさせると、双方向性スイッチング素子５ＲはＴ
相電圧の３００度付近でオンするようになり、所定レベ
ル以上のＲ相電流が負（−）方向に流れる。
相の誤配線の場合には、制御回路側がＲ１相電圧のとき
には主回路側はＲ相電圧の代わりにＴ相電圧になるの
で、Ｒ１相電圧のゼロクロス付近の所定期間ｔにてＲ相
駆動パルスＰＲａを双方向性スイッチング素子５Ｒに与
えてオンさせると、双方向性スイッチング素子５ＲはＴ
相電圧の３００度付近でオンするようになり、所定レベ
ル以上のＲ相電流が負（−）方向に流れる。
【００３６】次に、図４に示すフローチャートを参照す
る。三相整流装置１に電源が投入されると、ＣＰＵ２４
は動作を開始する（スタート）。ＣＰＵ２４は、先ず、
「初期化」の処理ステップＳ１になり、記憶プログラ
ム、記憶データの読出しなどのの所定の初期化動作を行
った後、「異常発生？」の判断ステップＳ２に移行し、
ここでは、三相整流装置１に異常が発生しているか否か
を判断して「ＮＯ」（正常）ならば「電圧位相データ
（θ）の取込み」の処理ステップＳ３に移行する。尚、
ＣＰＵ２４は、「異常発生？」の判断ステップＳ２で
「ＹＥＳ」（異常）と判断したときには、「異常信号出
力」の処理ステップＳ４に移行し、異常信号を出力して
表示装置の３４に異常報知の表示を行わせる。
る。三相整流装置１に電源が投入されると、ＣＰＵ２４
は動作を開始する（スタート）。ＣＰＵ２４は、先ず、
「初期化」の処理ステップＳ１になり、記憶プログラ
ム、記憶データの読出しなどのの所定の初期化動作を行
った後、「異常発生？」の判断ステップＳ２に移行し、
ここでは、三相整流装置１に異常が発生しているか否か
を判断して「ＮＯ」（正常）ならば「電圧位相データ
（θ）の取込み」の処理ステップＳ３に移行する。尚、
ＣＰＵ２４は、「異常発生？」の判断ステップＳ２で
「ＹＥＳ」（異常）と判断したときには、「異常信号出
力」の処理ステップＳ４に移行し、異常信号を出力して
表示装置の３４に異常報知の表示を行わせる。
【００３７】ＣＰＵ２４は、処理ステップ３に移行した
ときには、ここで位相検出回路２８からの位相データ
（θ）を取込み、次いで、「電流データ（ＩＲ、ＩＳ、
ＩＴ）の取込み」の処理ステップＳ５に移行して交流電
流検出回路３１の電流データ（ＩＲ、ＩＳ、ＩＴ（＝−
（ＩＲ＋ＩＳ））を取込む。そして、ＣＰＵ２４は、
［初期チェック完了？］の判断ステップＳ６に移行し、
ここでは、先ず「ＮＯ」と判断して「各相のゼロクロス
区間？」の判断ステップＳ７に移行する。ＣＰＵ２４
は、判断ステップＳ７では、例えば、図３（ａ）で示す
ように、Ｓ１、Ｒ１、Ｔ１相電圧の相順でそのゼロクロ
ス付近になった否かを判断し、「ＮＯ」のときには判断
ステップＳ２に戻る。
ときには、ここで位相検出回路２８からの位相データ
（θ）を取込み、次いで、「電流データ（ＩＲ、ＩＳ、
ＩＴ）の取込み」の処理ステップＳ５に移行して交流電
流検出回路３１の電流データ（ＩＲ、ＩＳ、ＩＴ（＝−
（ＩＲ＋ＩＳ））を取込む。そして、ＣＰＵ２４は、
［初期チェック完了？］の判断ステップＳ６に移行し、
ここでは、先ず「ＮＯ」と判断して「各相のゼロクロス
区間？」の判断ステップＳ７に移行する。ＣＰＵ２４
は、判断ステップＳ７では、例えば、図３（ａ）で示す
ように、Ｓ１、Ｒ１、Ｔ１相電圧の相順でそのゼロクロ
ス付近になった否かを判断し、「ＮＯ」のときには判断
ステップＳ２に戻る。
【００３８】ＣＰＵ２４は、判断ステップＳ７で「ＹＥ
Ｓ」と判断したときには、「ゼロクロス相のみスイッチ
ング用データ作成」の処理ステップＳ８に移行し、ここ
で図３（ａ）で示すようなＳ、Ｒ、Ｔ相駆動パルスＰＳ
ａ、ＰＲａ、ＰＴａを作成する。具体的には、ＣＰＵ２
４は、判断ステップＳ７でＳ１相電圧のゼロクロス付近
を検出して「ＹＥＳ」と判断したときには、処理ステッ
プＳ８でＳ相駆動パルスＰＳａを作成して「ドライブ回
路の駆動」の処理ステップＳ９でＳ相の双方向性スイッ
チング素子５Ｓをオンさせ、次いで、「ゼロクロス相に
電流は流れたか？」の判断ステップＳ１０に移行し、こ
こで、所定レベル以上のＳ相電流が流れたか否かを判断
し、「ＮＯ」（正常）のときには「全相チェック完了か
？」の判断ステップＳ１１に移行し、ここで「ＮＯ」の
ときには、判断ステップＳ２に戻る。
Ｓ」と判断したときには、「ゼロクロス相のみスイッチ
ング用データ作成」の処理ステップＳ８に移行し、ここ
で図３（ａ）で示すようなＳ、Ｒ、Ｔ相駆動パルスＰＳ
ａ、ＰＲａ、ＰＴａを作成する。具体的には、ＣＰＵ２
４は、判断ステップＳ７でＳ１相電圧のゼロクロス付近
を検出して「ＹＥＳ」と判断したときには、処理ステッ
プＳ８でＳ相駆動パルスＰＳａを作成して「ドライブ回
路の駆動」の処理ステップＳ９でＳ相の双方向性スイッ
チング素子５Ｓをオンさせ、次いで、「ゼロクロス相に
電流は流れたか？」の判断ステップＳ１０に移行し、こ
こで、所定レベル以上のＳ相電流が流れたか否かを判断
し、「ＮＯ」（正常）のときには「全相チェック完了か
？」の判断ステップＳ１１に移行し、ここで「ＮＯ」の
ときには、判断ステップＳ２に戻る。
【００３９】ＣＰＵ２４は、次に、判断ステップＳ７で
Ｒ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判
断したときには、処理ステップＳ８でＲ相駆動パルスＰ
Ｒａを作成して「ドライブ回路の駆動」の処理ステップ
Ｓ９でＲ相の双方向性スイッチング素子５Ｒをオンさ
せ、次いで、「ゼロクロス相に電流は流れたか？」の判
断ステップＳ１０に移行し、ここで、所定レベル以上の
Ｒ相電流が流れたか否かを判断し、「ＮＯ」（正常）の
ときには「全相チェック完了か？」の判断ステップＳ１
１に移行し、ここで「ＮＯ」のときには、判断ステップ
Ｓ２に戻る。
Ｒ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判
断したときには、処理ステップＳ８でＲ相駆動パルスＰ
Ｒａを作成して「ドライブ回路の駆動」の処理ステップ
Ｓ９でＲ相の双方向性スイッチング素子５Ｒをオンさ
せ、次いで、「ゼロクロス相に電流は流れたか？」の判
断ステップＳ１０に移行し、ここで、所定レベル以上の
Ｒ相電流が流れたか否かを判断し、「ＮＯ」（正常）の
ときには「全相チェック完了か？」の判断ステップＳ１
１に移行し、ここで「ＮＯ」のときには、判断ステップ
Ｓ２に戻る。
【００４０】ＣＰＵ２４は、次に、判断ステップＳ７で
Ｔ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判
断したときには、処理ステップＳ８でＴ相駆動パルスＰ
Ｔａを作成して「ドライブ回路の駆動」の処理ステップ
Ｓ９でＴ相の双方向性スイッチング素子５Ｔをオンさ
せ、次いで、「ゼロクロス相に電流は流れたか？」の判
断ステップＳ１０に移行し、ここで、所定レベル以上の
Ｔ相電流が流れたか否かを判断し、「ＮＯ」（正常）の
ときには「全相チェック完了か？」の判断ステップＳ１
１に移行し、ここでは、Ｒ１、Ｓ１、Ｔ１（Ｒ、Ｓ、
Ｔ）全相のチェックを完了したことにより「ＹＥＳ」と
判断して「初期チェック完了セット」の処理ステップＳ
１２に移行し、初期チェック完了した旨のセット処理を
行なう。
Ｔ１相電圧のゼロクロス付近を検出して「ＹＥＳ」と判
断したときには、処理ステップＳ８でＴ相駆動パルスＰ
Ｔａを作成して「ドライブ回路の駆動」の処理ステップ
Ｓ９でＴ相の双方向性スイッチング素子５Ｔをオンさ
せ、次いで、「ゼロクロス相に電流は流れたか？」の判
断ステップＳ１０に移行し、ここで、所定レベル以上の
Ｔ相電流が流れたか否かを判断し、「ＮＯ」（正常）の
ときには「全相チェック完了か？」の判断ステップＳ１
１に移行し、ここでは、Ｒ１、Ｓ１、Ｔ１（Ｒ、Ｓ、
Ｔ）全相のチェックを完了したことにより「ＹＥＳ」と
判断して「初期チェック完了セット」の処理ステップＳ
１２に移行し、初期チェック完了した旨のセット処理を
行なう。
【００４１】ＣＰＵ２４は、次に、判断ステップＳ２に
戻り、更に、処理ステップＳ３およぎＳ５を経て［初期
チェック完了？］の判断ステップＳ６に移行するが、こ
こでは、前述の処理ステップＳ１２で初期チェック完了
のセット処理が行われていることから、「ＹＥＳ」と判
断して「スイッチング用データの作成」の処理ステップ
Ｓ１３および「ドライブ回路の駆動」の処理ステップＳ
１４が行われるようになる。
戻り、更に、処理ステップＳ３およぎＳ５を経て［初期
チェック完了？］の判断ステップＳ６に移行するが、こ
こでは、前述の処理ステップＳ１２で初期チェック完了
のセット処理が行われていることから、「ＹＥＳ」と判
断して「スイッチング用データの作成」の処理ステップ
Ｓ１３および「ドライブ回路の駆動」の処理ステップＳ
１４が行われるようになる。
【００４２】これにより、ＣＰＵ２４は、従来と同様の
原理により、位相データ（θ）と電流データ（ＩＲ、Ｉ
Ｓ、ＩＴ）とに基づいて、交流電源線１５、１６、１７
に流れる交流入力電流が正弦波になるようなスイッチン
グ用データを作成し、そのスイッチング用データに基づ
きドライブ回路２５、２６、２７を駆動し、以て、双方
向性スイッチング素子５Ｒ、５ＳをＰＷＭ制御して、イ
ンバータ４７に直流電源を供給する通常運転が行なわれ
る。
原理により、位相データ（θ）と電流データ（ＩＲ、Ｉ
Ｓ、ＩＴ）とに基づいて、交流電源線１５、１６、１７
に流れる交流入力電流が正弦波になるようなスイッチン
グ用データを作成し、そのスイッチング用データに基づ
きドライブ回路２５、２６、２７を駆動し、以て、双方
向性スイッチング素子５Ｒ、５ＳをＰＷＭ制御して、イ
ンバータ４７に直流電源を供給する通常運転が行なわれ
る。
【００４３】さて、ＣＰＵ２４は、誤配線がある場合に
は（例えば、図３（ｂ）ないし（ｄ）参照）、判断ステ
ップＳ７に移行して「ＹＥＳ」と判断した後、処理ステ
ップＳ８を経て処理ステップＳ９に移行してＳ、Ｒ或い
はＴ相の双方向性スイッチング素子５Ｓ、５Ｒ或いは５
Ｔをオンさせたときに、いずれかの相のゼロクロス付近
で所定レベル以上の電流が流れるので、判断ステップＳ
１０で「ＹＥＳ」（異常）と判断して「誤配線異常セッ
ト」の処理ステップＳ１５に移行し、ここで誤配線異常
のセット処理を行なって、判断ステップＳ２に戻る。
は（例えば、図３（ｂ）ないし（ｄ）参照）、判断ステ
ップＳ７に移行して「ＹＥＳ」と判断した後、処理ステ
ップＳ８を経て処理ステップＳ９に移行してＳ、Ｒ或い
はＴ相の双方向性スイッチング素子５Ｓ、５Ｒ或いは５
Ｔをオンさせたときに、いずれかの相のゼロクロス付近
で所定レベル以上の電流が流れるので、判断ステップＳ
１０で「ＹＥＳ」（異常）と判断して「誤配線異常セッ
ト」の処理ステップＳ１５に移行し、ここで誤配線異常
のセット処理を行なって、判断ステップＳ２に戻る。
【００４４】ＣＰＵ２４は、判断ステップＳ２に戻る
と、このときには処理ステップＳ１５で誤配線異常のセ
ット処理が行われていることから、ここでは「ＹＥＳ」
と判断して、「異常信号出力」の処理ステップＳ４とな
り、表示装置３４に異常信号を出力する。これにより、
表示装置３４は、異常が発生した旨の報知の表示、特に
は、誤配線異常報知の表示を行なう。この場合、ＣＰＵ
２４は、動作を停止するようになっている。
と、このときには処理ステップＳ１５で誤配線異常のセ
ット処理が行われていることから、ここでは「ＹＥＳ」
と判断して、「異常信号出力」の処理ステップＳ４とな
り、表示装置３４に異常信号を出力する。これにより、
表示装置３４は、異常が発生した旨の報知の表示、特に
は、誤配線異常報知の表示を行なう。この場合、ＣＰＵ
２４は、動作を停止するようになっている。
【００４５】このような本実施例によれば、位相検出回
路２８が検出する各相のゼロクロス付近の所定期間ｔに
て双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔを個別に
パルス駆動して各相に流れる電流を検出するので、制御
回路側に印加されるＲ１、Ｓ１、Ｔ１相電圧の相と主回
路側に印加されるＲ、Ｓ、Ｔ相電圧の相とが一致してい
るときには、交流電流検出回路３１で検出される電流は
所定レベル未満になるが、一致していないときには、１
つの相に他相の交流電圧が印加されることになって、検
出される電流は所定レベル以上になり、以て、誤配線が
早期に検出されて、表示装置３４に誤配線異常が表示
（報知）される。
路２８が検出する各相のゼロクロス付近の所定期間ｔに
て双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔを個別に
パルス駆動して各相に流れる電流を検出するので、制御
回路側に印加されるＲ１、Ｓ１、Ｔ１相電圧の相と主回
路側に印加されるＲ、Ｓ、Ｔ相電圧の相とが一致してい
るときには、交流電流検出回路３１で検出される電流は
所定レベル未満になるが、一致していないときには、１
つの相に他相の交流電圧が印加されることになって、検
出される電流は所定レベル以上になり、以て、誤配線が
早期に検出されて、表示装置３４に誤配線異常が表示
（報知）される。
【００４６】そして、本実施例によれば、誤配線検出を
ＣＰＵ２４によるソフトウエア処理にて行なうようにし
ているので、従来のような誤配線検出用の位相検出回路
１４４および比較回路１４５を設ける必要がなく、従っ
て、三相整流装置１の基板サイズを小さくできるととも
に、基板サイズの小形化と相俟ってコストダウンを図る
ことができる。
ＣＰＵ２４によるソフトウエア処理にて行なうようにし
ているので、従来のような誤配線検出用の位相検出回路
１４４および比較回路１４５を設ける必要がなく、従っ
て、三相整流装置１の基板サイズを小さくできるととも
に、基板サイズの小形化と相俟ってコストダウンを図る
ことができる。
【００４７】しかも、本実施例によれば、Ｒ，Ｓ，Ｔ各
相のゼロクロス付近でＲ、Ｓ、Ｔ各相の双方向性スイッ
チング素子５Ｒ、５Ｓ、５Ｔをパルス駆動するようにし
たので、正常配線の場合は各相に所定レベル未満の電流
しか流れない、実際にはほとんど流れないので、構成素
子の発熱防止の効果も期待することができる。
相のゼロクロス付近でＲ、Ｓ、Ｔ各相の双方向性スイッ
チング素子５Ｒ、５Ｓ、５Ｔをパルス駆動するようにし
たので、正常配線の場合は各相に所定レベル未満の電流
しか流れない、実際にはほとんど流れないので、構成素
子の発熱防止の効果も期待することができる。
【００４８】尚、上記実施例では、Ｒ、Ｓ、Ｔの三相の
チェックを行なうようにしたが、この内の二相のみのチ
ェックを行なうようにしてもよく、この場合には、変流
器２９、３０を設けた二相とすることが好ましい。ま
た、上記実施例では、誤配線のチェックを通常運転前た
る電源投入直後に行なうようにしたが、これに限らず、
例えば、通常運転開始直前毎に行なうようにしてもよ
い。
チェックを行なうようにしたが、この内の二相のみのチ
ェックを行なうようにしてもよく、この場合には、変流
器２９、３０を設けた二相とすることが好ましい。ま
た、上記実施例では、誤配線のチェックを通常運転前た
る電源投入直後に行なうようにしたが、これに限らず、
例えば、通常運転開始直前毎に行なうようにしてもよ
い。
【００４９】図５ないし図７は本発明の誤配線を対象と
する第２の実施例であり、上記第１の実施例と同一部分
には同一符号を付して示し、以下異なる部分について説
明する。尚、この第２の実施例では、説明の便宜上、図
１も参照して説明する。先ず、誤配線の態様について、
図５に基づき説明する。すなわち、配線が正常な場合に
は、図５（ａ）に示すように、Ｒ１、Ｓ１、Ｔ１相は
Ｒ、Ｓ、Ｔ相にそれぞれ対応する。これに対して、Ｓ相
−Ｔ相誤配線の場合には、図５（ｂ）に示すように、Ｒ
１相はＲ相に対応するが、Ｓ１、Ｔ１相はＴ、Ｓ相にそ
れぞれ対応する。Ｒ相−Ｔ相誤配線の場合には、図５
（ｃ）に示すように、Ｓ１相はＳ相に対応するが、Ｒ
１、Ｔ１相はＴ、Ｒ相にそれぞれ対応する。Ｒ相−Ｓ相
誤配線の場合には、図５（ｄ）に示すように、Ｔ１相は
Ｔ相に対応するが、Ｒ１、Ｓ１相はＳ、Ｒ相にそれぞれ
対応する。Ｒ相−Ｓ相、Ｓ相−Ｔ相、Ｔ相−Ｒ相誤配線
の場合には、図５（ｅ）に示すように、Ｒ１、Ｓ１、Ｔ
１相はＳ、Ｔ、Ｒ相にそれぞれ対応する。そして、Ｒ相
−Ｔ相、Ｓ相−Ｒ相、Ｔ相−Ｓ相誤配線の場合には、図
５（ｆ）に示すように、Ｒ１、Ｓ１、Ｔ１相はＴ、Ｒ、
Ｓ相にそれぞれ対応する。
する第２の実施例であり、上記第１の実施例と同一部分
には同一符号を付して示し、以下異なる部分について説
明する。尚、この第２の実施例では、説明の便宜上、図
１も参照して説明する。先ず、誤配線の態様について、
図５に基づき説明する。すなわち、配線が正常な場合に
は、図５（ａ）に示すように、Ｒ１、Ｓ１、Ｔ１相は
Ｒ、Ｓ、Ｔ相にそれぞれ対応する。これに対して、Ｓ相
−Ｔ相誤配線の場合には、図５（ｂ）に示すように、Ｒ
１相はＲ相に対応するが、Ｓ１、Ｔ１相はＴ、Ｓ相にそ
れぞれ対応する。Ｒ相−Ｔ相誤配線の場合には、図５
（ｃ）に示すように、Ｓ１相はＳ相に対応するが、Ｒ
１、Ｔ１相はＴ、Ｒ相にそれぞれ対応する。Ｒ相−Ｓ相
誤配線の場合には、図５（ｄ）に示すように、Ｔ１相は
Ｔ相に対応するが、Ｒ１、Ｓ１相はＳ、Ｒ相にそれぞれ
対応する。Ｒ相−Ｓ相、Ｓ相−Ｔ相、Ｔ相−Ｒ相誤配線
の場合には、図５（ｅ）に示すように、Ｒ１、Ｓ１、Ｔ
１相はＳ、Ｔ、Ｒ相にそれぞれ対応する。そして、Ｒ相
−Ｔ相、Ｓ相−Ｒ相、Ｔ相−Ｓ相誤配線の場合には、図
５（ｆ）に示すように、Ｒ１、Ｓ１、Ｔ１相はＴ、Ｒ、
Ｓ相にそれぞれ対応する。
【００５０】そして、図６には、図３（ａ）に示すよう
に、Ｓ１、Ｒ１、Ｔ１相電圧の順にＳ１、Ｒ１、Ｔ１相
駆動パルスＰＳａ、ＰＲａ、ＰＴａにより双方向性スイ
ッチング素子５Ｓ、５Ｒ、５Ｔを御駆動させた場合にお
いて、上記図５（ａ）ないし（ｆ）に示す正常配線と５
つの誤配線の態様におけるＳ、Ｒ、Ｔ相電流の状態が示
されている。この図６において、「ゼロ」は所定レベル
未満の電流が流れたこと、「正」は所定レベル以上の電
流が正方向に流れたこと、「負」は所定レベル以上の電
流が負方向に流れたことを示す。この図６に示す内容の
相改正用テーブルがＣＰＵ２４に備えられている。
に、Ｓ１、Ｒ１、Ｔ１相電圧の順にＳ１、Ｒ１、Ｔ１相
駆動パルスＰＳａ、ＰＲａ、ＰＴａにより双方向性スイ
ッチング素子５Ｓ、５Ｒ、５Ｔを御駆動させた場合にお
いて、上記図５（ａ）ないし（ｆ）に示す正常配線と５
つの誤配線の態様におけるＳ、Ｒ、Ｔ相電流の状態が示
されている。この図６において、「ゼロ」は所定レベル
未満の電流が流れたこと、「正」は所定レベル以上の電
流が正方向に流れたこと、「負」は所定レベル以上の電
流が負方向に流れたことを示す。この図６に示す内容の
相改正用テーブルがＣＰＵ２４に備えられている。
【００５１】次に、この第２の実施例の作用につき、図
７のフローチャートを参照して説明する。図７において
図４のフローチャートと異なるところは、先ず、ＣＰＵ
２４は、「ドライブ回路の駆動」の処理ステップＳ１４
の次に判断ステップＳ６と同様の「初期チェック完了
？」の判断ステップＳ１６に移行するようになってお
り、ここで「ＮＯ」のときには判断ステップＳ２に戻る
ようになっている。そして、ＣＰＵ２４は、判断ステッ
プＳ１１および処理ステップＳ１２の次に判断ステップ
Ｓ１６に移行するようになっている。また、ＣＰＵ２４
は、判断ステップＳ１６で「ＹＥＳ」と判断したときに
は、「誤配線改正要求？」の判断ステップＳ１７に移行
するようになっており、ここで「ＮＯ」の時には判断ス
テップＳ２に戻るようになっている。従って、この第２
の実施例において、誤配線がない（正常）状態において
三相整流装置１が通常運転を行なうまでの動作は前記実
施例と略同様である。
７のフローチャートを参照して説明する。図７において
図４のフローチャートと異なるところは、先ず、ＣＰＵ
２４は、「ドライブ回路の駆動」の処理ステップＳ１４
の次に判断ステップＳ６と同様の「初期チェック完了
？」の判断ステップＳ１６に移行するようになってお
り、ここで「ＮＯ」のときには判断ステップＳ２に戻る
ようになっている。そして、ＣＰＵ２４は、判断ステッ
プＳ１１および処理ステップＳ１２の次に判断ステップ
Ｓ１６に移行するようになっている。また、ＣＰＵ２４
は、判断ステップＳ１６で「ＹＥＳ」と判断したときに
は、「誤配線改正要求？」の判断ステップＳ１７に移行
するようになっており、ここで「ＮＯ」の時には判断ス
テップＳ２に戻るようになっている。従って、この第２
の実施例において、誤配線がない（正常）状態において
三相整流装置１が通常運転を行なうまでの動作は前記実
施例と略同様である。
【００５２】さて、ＣＰＵ２４は、判断ステップＳ６で
「ＮＯ」と判断したときには、判断ステップＳ７、処理
ステップＳ８、Ｓ９および判断ステップＳ１０を経て、
Ｓ、Ｒ、Ｔ相電圧の順にＳ、Ｒ、Ｔ相駆動パルスＰＳ
ａ、ＰＲａ、ＰＴａにより双方向性スイッチング素子５
Ｓ、５Ｒ、５Ｔをオン駆動してその時の電流が「ゼ
ロ」、「正」或いは「負」かを判断し、「ゼロ」のとき
には、判断ステップＳ１１に移行するが、「正」或いは
「負」のときには、処理ステップＳ１５を経て「誤配線
異常クリア 誤配線改正要求セット」の処理ステップＳ
１８に移行し、ここでは、処理ステップＳ１５でセット
した誤配線異常をクリア（キャンセル）するとともに、
誤配線改正要求のセット処理を行なう。
「ＮＯ」と判断したときには、判断ステップＳ７、処理
ステップＳ８、Ｓ９および判断ステップＳ１０を経て、
Ｓ、Ｒ、Ｔ相電圧の順にＳ、Ｒ、Ｔ相駆動パルスＰＳ
ａ、ＰＲａ、ＰＴａにより双方向性スイッチング素子５
Ｓ、５Ｒ、５Ｔをオン駆動してその時の電流が「ゼ
ロ」、「正」或いは「負」かを判断し、「ゼロ」のとき
には、判断ステップＳ１１に移行するが、「正」或いは
「負」のときには、処理ステップＳ１５を経て「誤配線
異常クリア 誤配線改正要求セット」の処理ステップＳ
１８に移行し、ここでは、処理ステップＳ１５でセット
した誤配線異常をクリア（キャンセル）するとともに、
誤配線改正要求のセット処理を行なう。
【００５３】ＣＰＵ２４は、次に、「相改正用データを
保持（相および電流データ）」の処理ステップＳ１９に
移行し、前述の「ゼロ」、「正」、「負」のデータ即ち
相データおよび電流データを相改正用データとして保持
（記憶）し、「全相チェック完了？」の判断ステップＳ
１１に移行する。ＣＰＵ２４は、この判断ステップＳ１
１ではＳ、Ｒ、Ｔ相全相のチェックが終了したか否かを
判断するが、ここで、「ＮＯ」と判断したときには、判
断ステップＳ１６に移行して、前述の動作を繰返すが、
「ＹＥＳ」と判断したときには、「初期チェック完了セ
ット」の処理ステップＳ１２に移行して初期チェック完
了のセット処理を行って、判断ステップＳ１６に移行す
る。
保持（相および電流データ）」の処理ステップＳ１９に
移行し、前述の「ゼロ」、「正」、「負」のデータ即ち
相データおよび電流データを相改正用データとして保持
（記憶）し、「全相チェック完了？」の判断ステップＳ
１１に移行する。ＣＰＵ２４は、この判断ステップＳ１
１ではＳ、Ｒ、Ｔ相全相のチェックが終了したか否かを
判断するが、ここで、「ＮＯ」と判断したときには、判
断ステップＳ１６に移行して、前述の動作を繰返すが、
「ＹＥＳ」と判断したときには、「初期チェック完了セ
ット」の処理ステップＳ１２に移行して初期チェック完
了のセット処理を行って、判断ステップＳ１６に移行す
る。
【００５４】ＣＰＵ２４は、判断ステップＳ１６に移行
すると、このときには処理ステップＳ１２で初期チェッ
ク完了のセット処理を行っているので、ここでは「ＹＥ
Ｓ」と判断して「誤配線改正要求？」の判断ステップＳ
１７に移行する。ＣＰＵ２４は、判断ステップＳ１７に
移行すると、このときには処理ステップＳ１８で誤配線
改正要求のセット処理を行っているので、ここでは「Ｙ
ＥＳ」と判断して「相改正実行」の処理ステップＳ２０
に移行する。そして、ＣＰＵ２４は、この処理ステップ
Ｓ２０では、上述の相改正用データを図６に示す相改正
用テーブルと照らし合わせて、どの形態の誤配線かを判
断し、その誤配線の態様に応じて図５（ｂ）ないし
（ｆ）のように誤配線改正（読換え）を行なう。その
後、ＣＰＵ２４は、「誤配線改正要求クリア」の処理ス
テップＳ２１に移行して、誤配線改正要求のクリア処理
を行った後、判断ステップＳ２に戻る。
すると、このときには処理ステップＳ１２で初期チェッ
ク完了のセット処理を行っているので、ここでは「ＹＥ
Ｓ」と判断して「誤配線改正要求？」の判断ステップＳ
１７に移行する。ＣＰＵ２４は、判断ステップＳ１７に
移行すると、このときには処理ステップＳ１８で誤配線
改正要求のセット処理を行っているので、ここでは「Ｙ
ＥＳ」と判断して「相改正実行」の処理ステップＳ２０
に移行する。そして、ＣＰＵ２４は、この処理ステップ
Ｓ２０では、上述の相改正用データを図６に示す相改正
用テーブルと照らし合わせて、どの形態の誤配線かを判
断し、その誤配線の態様に応じて図５（ｂ）ないし
（ｆ）のように誤配線改正（読換え）を行なう。その
後、ＣＰＵ２４は、「誤配線改正要求クリア」の処理ス
テップＳ２１に移行して、誤配線改正要求のクリア処理
を行った後、判断ステップＳ２に戻る。
【００５５】尚、上記誤配線改正とは、例えば、図５
（ｂ）で示すＳ相−Ｔ相誤配線の場合には、Ｓ１相のと
きにはＴ相の電流を読込み、Ｔ１相のときにはＳ相の電
流を読込むことを意味し、図５（ｃ）で示すＲ相−Ｔ相
誤配線の場合には、Ｒ１相のときにはＴ相の電流を読込
み、Ｔ１相のときにはＲ相の電流を読込むことを意味
し、図５（ｄ）で示すＲ相−Ｓ相誤配線の場合には、Ｒ
１相のときにはＳ相の電流を読込み、Ｓ１相のときには
Ｒ相の電流を読込むことを意味する。その他の誤配線の
場合も同様である。
（ｂ）で示すＳ相−Ｔ相誤配線の場合には、Ｓ１相のと
きにはＴ相の電流を読込み、Ｔ１相のときにはＳ相の電
流を読込むことを意味し、図５（ｃ）で示すＲ相−Ｔ相
誤配線の場合には、Ｒ１相のときにはＴ相の電流を読込
み、Ｔ１相のときにはＲ相の電流を読込むことを意味
し、図５（ｄ）で示すＲ相−Ｓ相誤配線の場合には、Ｒ
１相のときにはＳ相の電流を読込み、Ｓ１相のときには
Ｒ相の電流を読込むことを意味する。その他の誤配線の
場合も同様である。
【００５６】このような第２の実施例によれば、誤配線
のときには、相改正用データと予め記憶された位相改正
用テーブルに基づいて誤配線の態様が判断され、その判
断に基づいて相データが改正されるので、配線をやり直
さなくても、正常運転を行わせることができる。尚、上
記第２の実施例において、改正用データをＥＥＰＲＯＭ
３５に記憶させておくようにすれば、次の電源投入時に
誤配線チェックを行なうに際しては、Ｒ、Ｓ、Ｔ三相と
も電流が「ゼロ」となって正常配線と判断されるので、
素子に所定レベル以上の電流を流すことはない。
のときには、相改正用データと予め記憶された位相改正
用テーブルに基づいて誤配線の態様が判断され、その判
断に基づいて相データが改正されるので、配線をやり直
さなくても、正常運転を行わせることができる。尚、上
記第２の実施例において、改正用データをＥＥＰＲＯＭ
３５に記憶させておくようにすれば、次の電源投入時に
誤配線チェックを行なうに際しては、Ｒ、Ｓ、Ｔ三相と
も電流が「ゼロ」となって正常配線と判断されるので、
素子に所定レベル以上の電流を流すことはない。
【００５７】図８および図９は本発明の欠相を対象とす
る第３の実施例であり、前記第１の実施例と同一部分に
は同一符号を付して示し、以下異なる部分について説明
する。尚、この第３の実施例では、説明の便宜上、図１
も参照して説明する。先ず、欠相検出の原理について図
８を参照して説明する。この場合、インバータ４７は、
通常運転を停止しているものとする。
る第３の実施例であり、前記第１の実施例と同一部分に
は同一符号を付して示し、以下異なる部分について説明
する。尚、この第３の実施例では、説明の便宜上、図１
も参照して説明する。先ず、欠相検出の原理について図
８を参照して説明する。この場合、インバータ４７は、
通常運転を停止しているものとする。
【００５８】今、図８で示すように、主回路用配線３
６、３７、３８が正常に主回路用入力端子ＴＲ、ＴＳ、
ＴＴが配線されている場合には、Ｒ１、Ｓ１、Ｔ１相電
圧とＲ、Ｓ、Ｔ相電圧の位相が一致する。このとき、Ｃ
ＰＵ２４は、Ｒ１相電圧を起点に相順が正相の場合にお
いて、位相検出回路２８からの位相データ（θ）を基に
Ｒ１、Ｓ１、Ｔ１相電圧の最大電圧付近の所定期間ｔに
てＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、ＰＳｂ、ＰＴｂを出
力してドライブ回路５Ｒ、５Ｓ、５Ｔに与えるようにな
っている。尚、上記所定期間ｔは、最大電圧点の前後１
５度（合計３０度）以内が好ましい。
６、３７、３８が正常に主回路用入力端子ＴＲ、ＴＳ、
ＴＴが配線されている場合には、Ｒ１、Ｓ１、Ｔ１相電
圧とＲ、Ｓ、Ｔ相電圧の位相が一致する。このとき、Ｃ
ＰＵ２４は、Ｒ１相電圧を起点に相順が正相の場合にお
いて、位相検出回路２８からの位相データ（θ）を基に
Ｒ１、Ｓ１、Ｔ１相電圧の最大電圧付近の所定期間ｔに
てＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、ＰＳｂ、ＰＴｂを出
力してドライブ回路５Ｒ、５Ｓ、５Ｔに与えるようにな
っている。尚、上記所定期間ｔは、最大電圧点の前後１
５度（合計３０度）以内が好ましい。
【００５９】従って、ヒューズ１８、１９或いは２０の
溶断などによる欠相状態のない正常時には、各Ｒ、Ｓ、
Ｔ相電圧の最大電圧付近でＲ、Ｓ、Ｔ相駆動パルスＰＲ
ｂ、ＰＳｂ、ＰＴｂがドライブ回路２５、２６、２７に
与えられて双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔ
がオンすると、設定レベルを超えるＲ、Ｓ、Ｔ相電流が
流れることになる。換言すれば、Ｒ、Ｓ或いはＴ相駆動
パルスＰＲｂ、ＰＳｂ或いはＰＴｂに基づき双方向性ス
イッチング素子５Ｒ、５Ｓ或いは５Ｔがオンされても
Ｒ、Ｓ或いはＴ相電流が設定レベル以下のときには、
Ｒ、Ｓ或いはＴ相が欠相異常であることになる。
溶断などによる欠相状態のない正常時には、各Ｒ、Ｓ、
Ｔ相電圧の最大電圧付近でＲ、Ｓ、Ｔ相駆動パルスＰＲ
ｂ、ＰＳｂ、ＰＴｂがドライブ回路２５、２６、２７に
与えられて双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔ
がオンすると、設定レベルを超えるＲ、Ｓ、Ｔ相電流が
流れることになる。換言すれば、Ｒ、Ｓ或いはＴ相駆動
パルスＰＲｂ、ＰＳｂ或いはＰＴｂに基づき双方向性ス
イッチング素子５Ｒ、５Ｓ或いは５Ｔがオンされても
Ｒ、Ｓ或いはＴ相電流が設定レベル以下のときには、
Ｒ、Ｓ或いはＴ相が欠相異常であることになる。
【００６０】次に、この第３の実施例の作用につき、図
９に示すフローチャートを参照して説明するに、以下に
おいては、図４のフローチャートと異なる部分について
説明する。ＣＰＵ２４は、「初期チェック完了？」の判
断ステップＳ６で「ＮＯ」と判断したときには、「最大
電圧区間？」の判断ステップＳ２２に移行する。ＣＰＵ
２４は、判断ステップＳ２２では、例えば、図８で示す
ように、Ｒ１、Ｓ１、Ｒ１、Ｔ１相電圧の相順で最大電
圧付近になった否かを判断し、「ＮＯ」のときには判断
ステップＳ２に戻る。
９に示すフローチャートを参照して説明するに、以下に
おいては、図４のフローチャートと異なる部分について
説明する。ＣＰＵ２４は、「初期チェック完了？」の判
断ステップＳ６で「ＮＯ」と判断したときには、「最大
電圧区間？」の判断ステップＳ２２に移行する。ＣＰＵ
２４は、判断ステップＳ２２では、例えば、図８で示す
ように、Ｒ１、Ｓ１、Ｒ１、Ｔ１相電圧の相順で最大電
圧付近になった否かを判断し、「ＮＯ」のときには判断
ステップＳ２に戻る。
【００６１】ＣＰＵ２４は、判断ステップＳ２２で「Ｙ
ＥＳ」と判断したときには、「最大電圧相のみスイッチ
ング用データ作成」の処理ステップＳ２３に移行し、こ
こでは、図８で示すＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、Ｐ
Ｓｂ、ＰＴｂを作成する。具体的には、ＣＰＵ２４は、
判断ステップＳ２２でＲ１相の最大電圧付近を検出して
「ＹＥＳ」と判断したときには、処理ステップＳ２３で
Ｒ相駆動パルスＰＲｂを作成して「ドライブ回路の駆
動」の処理ステップＳ９でＲ相の双方向性スイッチング
素子５Ｒをオンさせ、次いで、「パルス駆動期間中に電
流は流れたか？」の判断ステップＳ２４に移行し、ここ
で、設定レベルを超えるＲ相電流が流れたか否かを判断
し、「ＹＥＳ」（正常）のときには「全相チェック完了
か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」
のときには、判断ステップＳ２に戻る。
ＥＳ」と判断したときには、「最大電圧相のみスイッチ
ング用データ作成」の処理ステップＳ２３に移行し、こ
こでは、図８で示すＲ、Ｓ、Ｔ相駆動パルスＰＲｂ、Ｐ
Ｓｂ、ＰＴｂを作成する。具体的には、ＣＰＵ２４は、
判断ステップＳ２２でＲ１相の最大電圧付近を検出して
「ＹＥＳ」と判断したときには、処理ステップＳ２３で
Ｒ相駆動パルスＰＲｂを作成して「ドライブ回路の駆
動」の処理ステップＳ９でＲ相の双方向性スイッチング
素子５Ｒをオンさせ、次いで、「パルス駆動期間中に電
流は流れたか？」の判断ステップＳ２４に移行し、ここ
で、設定レベルを超えるＲ相電流が流れたか否かを判断
し、「ＹＥＳ」（正常）のときには「全相チェック完了
か？」の判断ステップＳ１１に移行し、ここで「ＮＯ」
のときには、判断ステップＳ２に戻る。
【００６２】ＣＰＵ２４は、次に、判断ステップＳ２２
でＳ１相の最大電圧付近を検出して「ＹＥＳ」と判断し
たときには、処理ステップＳ２３でＳ相駆動パルスＰＳ
ｂを作成して「ドライブ回路の駆動」の処理ステップＳ
９でＳ相の双方向性スイッチング素子５Ｓをオンさせ、
次いで、「パルス駆動期間中に電流は流れたか？」の判
断ステップＳ２４に移行し、ここで、設定レベルを超え
るＳ相電流が流れたか否かを判断し、「ＹＥＳ」（正
常）のときには、「全相チェック完了か？」の判断ステ
ップＳ１１に移行し、ここで「ＮＯ」のときには、判断
ステップＳ２に戻る。
でＳ１相の最大電圧付近を検出して「ＹＥＳ」と判断し
たときには、処理ステップＳ２３でＳ相駆動パルスＰＳ
ｂを作成して「ドライブ回路の駆動」の処理ステップＳ
９でＳ相の双方向性スイッチング素子５Ｓをオンさせ、
次いで、「パルス駆動期間中に電流は流れたか？」の判
断ステップＳ２４に移行し、ここで、設定レベルを超え
るＳ相電流が流れたか否かを判断し、「ＹＥＳ」（正
常）のときには、「全相チェック完了か？」の判断ステ
ップＳ１１に移行し、ここで「ＮＯ」のときには、判断
ステップＳ２に戻る。
【００６３】ＣＰＵ２４は、次に、判断ステップＳ２２
でＴ１相の最大電圧付近を検出して「ＹＥＳ」と判断し
たときには、処理ステップＳ２３でＴ相駆動パルスＰＴ
ｂを作成して「ドライブ回路の駆動」の処理ステップＳ
９でＴ相の双方向性スイッチング素子５Ｔをオンさせ、
次いで、「パルス駆動期間中に電流は流れたか？」の判
断ステップＳ２４に移行し、ここで、設定レベルを超え
るＴ相電流が流れたか否かを判断し、「ＹＥＳ」（正
常）のときには、「全相チェック完了か？」の判断ステ
ップＳ１１に移行し、ここでは、Ｒ１、Ｓ１、Ｔ１
（Ｒ、Ｓ、Ｔ）全相のチェックを完了したことにより
「ＹＥＳ」と判断して「初期チェック完了セット」の処
理ステップＳ１２に移行し、初期チェック完了した旨の
セット処理を行なう。以後の動作は第１の実施例と同様
である、さて、ＣＰＵ２４は、欠相がある場合には判断
ステップＳ２２に移行して「ＹＥＳ」と判断した後、処
理ステップＳ２３を経て処理ステップＳ９に移行して
Ｒ、Ｓ或いはＴ相の双方向性スイッチング素子５Ｒ、５
Ｓ或いは５Ｔをオンさせたときに、いづれかの相の最大
電圧付近で設定レベル以下の電流しか流れないので、判
断ステップＳ２４で「ＮＯ」（異常）と判断して「欠相
異常セット」の処理ステップＳ２５に移行し、ここで欠
相異常のセット処理を行なって、判断ステップＳ２に戻
る。
でＴ１相の最大電圧付近を検出して「ＹＥＳ」と判断し
たときには、処理ステップＳ２３でＴ相駆動パルスＰＴ
ｂを作成して「ドライブ回路の駆動」の処理ステップＳ
９でＴ相の双方向性スイッチング素子５Ｔをオンさせ、
次いで、「パルス駆動期間中に電流は流れたか？」の判
断ステップＳ２４に移行し、ここで、設定レベルを超え
るＴ相電流が流れたか否かを判断し、「ＹＥＳ」（正
常）のときには、「全相チェック完了か？」の判断ステ
ップＳ１１に移行し、ここでは、Ｒ１、Ｓ１、Ｔ１
（Ｒ、Ｓ、Ｔ）全相のチェックを完了したことにより
「ＹＥＳ」と判断して「初期チェック完了セット」の処
理ステップＳ１２に移行し、初期チェック完了した旨の
セット処理を行なう。以後の動作は第１の実施例と同様
である、さて、ＣＰＵ２４は、欠相がある場合には判断
ステップＳ２２に移行して「ＹＥＳ」と判断した後、処
理ステップＳ２３を経て処理ステップＳ９に移行して
Ｒ、Ｓ或いはＴ相の双方向性スイッチング素子５Ｒ、５
Ｓ或いは５Ｔをオンさせたときに、いづれかの相の最大
電圧付近で設定レベル以下の電流しか流れないので、判
断ステップＳ２４で「ＮＯ」（異常）と判断して「欠相
異常セット」の処理ステップＳ２５に移行し、ここで欠
相異常のセット処理を行なって、判断ステップＳ２に戻
る。
【００６４】ＣＰＵ２４は、判断ステップＳ２に戻る
と、このときには処理ステップＳ２５で欠相異常のセッ
ト処理が行われていることから、ここでは「ＹＥＳ」と
判断して、「異常信号出力」の処理ステップＳ４とな
り、表示装置３４に異常信号を出力する。これにより、
表示装置３４は、異常が発生した旨の報知の表示、特に
は、欠相異常報知の表示を行なう。この場合、ＣＰＵ２
４は、動作を停止するようになっている。
と、このときには処理ステップＳ２５で欠相異常のセッ
ト処理が行われていることから、ここでは「ＹＥＳ」と
判断して、「異常信号出力」の処理ステップＳ４とな
り、表示装置３４に異常信号を出力する。これにより、
表示装置３４は、異常が発生した旨の報知の表示、特に
は、欠相異常報知の表示を行なう。この場合、ＣＰＵ２
４は、動作を停止するようになっている。
【００６５】このような第３の実施例によれば、位相検
出回路２８が検出する各相の最大電圧付近の所定期間ｔ
にてＲ、Ｓ、Ｔ相の双方向性スイッチング素子５Ｒ、５
Ｓ、５Ｔを個別にパルス駆動して各Ｒ、Ｓ、Ｔ相に流れ
る電流を検出するので、欠相状態が生じたときには、検
出される電流は設定レベル以下となるものであり、以
て、欠相状態を早期に検出することができる。
出回路２８が検出する各相の最大電圧付近の所定期間ｔ
にてＲ、Ｓ、Ｔ相の双方向性スイッチング素子５Ｒ、５
Ｓ、５Ｔを個別にパルス駆動して各Ｒ、Ｓ、Ｔ相に流れ
る電流を検出するので、欠相状態が生じたときには、検
出される電流は設定レベル以下となるものであり、以
て、欠相状態を早期に検出することができる。
【００６６】尚、上記第３の実施例では、Ｒ、Ｓ、Ｔ相
電圧の正の最大電圧付近にてＲ、Ｓ、Ｔ相の双方向性ス
イッチング素子５Ｒ、５Ｓ、５Ｔをパルス駆動するよう
にしたが、これに限らず、例えば、負の最大電圧付近で
パルス駆動してもよく、要は、ゼロクロス付近以外の位
相の所定期間でパルス駆動すればよい。
電圧の正の最大電圧付近にてＲ、Ｓ、Ｔ相の双方向性ス
イッチング素子５Ｒ、５Ｓ、５Ｔをパルス駆動するよう
にしたが、これに限らず、例えば、負の最大電圧付近で
パルス駆動してもよく、要は、ゼロクロス付近以外の位
相の所定期間でパルス駆動すればよい。
【００６７】この場合、パルス駆動で負の電流をも検出
するようにすれば、誤配線検出も行なうことができる。
ところで、前記第２の実施例の場合に欠相が生じていた
ときには、二相の誤配線として誤って改正してしまう可
能性があり、従って、第２の実施例に第３の実施例のよ
うな欠相検出機能をもたせることが好ましい。尚、この
第３の実施例においても、第１の実施例の誤配線検出機
能或いは第２の実施例の誤配線改正機能をもたせるよう
にしている。
するようにすれば、誤配線検出も行なうことができる。
ところで、前記第２の実施例の場合に欠相が生じていた
ときには、二相の誤配線として誤って改正してしまう可
能性があり、従って、第２の実施例に第３の実施例のよ
うな欠相検出機能をもたせることが好ましい。尚、この
第３の実施例においても、第１の実施例の誤配線検出機
能或いは第２の実施例の誤配線改正機能をもたせるよう
にしている。
【００６８】図１０は本発明の欠相を対象とする第４の
実施例であり、図４と同一部分には同一符号を付して示
し、以下異なる部分について説明する。尚、この第４の
実施例では、説明の便宜上、図１も参照する。ＣＰＵ２
４は、処理ステップＳ５の次に「規定レベル以上の電流
が流れているか？」の判断ステップＳ２６に移行し、
「ＮＯ」のときには処理ステップＳ１３、Ｓ１４を経て
判断ステップＳ２に戻るようになり、以て、三相整流装
置１の通常運転が開始される。ＣＰＵ２４は、「規定レ
ベル以上の電流が流れているか？」の判断ステップＳ２
６においては、Ｒ、Ｓ、Ｔ相電流の平均値が通常の５０
％以上あるか否かを検出するもので、上述したように通
常運転が開始されると、ここで「ＹＥＳ」と判断して
「一定時間Ｒ相の電流がゼロもしくは同一データか？」
の判断ステップＳ２７に移行し、「ＮＯ」のときには
「一定時間Ｓ相の電流がゼロもしくは同一データか？」
の判断ステップＳ２８に移行し、「ＮＯ」のときには
「一定時間Ｔ相の電流がゼロもしくは同一データか？」
の判断ステップＳ２９に移行し、「ＮＯ」のときには処
理ステップＳ１３に移行し、通常運転が続行される。
実施例であり、図４と同一部分には同一符号を付して示
し、以下異なる部分について説明する。尚、この第４の
実施例では、説明の便宜上、図１も参照する。ＣＰＵ２
４は、処理ステップＳ５の次に「規定レベル以上の電流
が流れているか？」の判断ステップＳ２６に移行し、
「ＮＯ」のときには処理ステップＳ１３、Ｓ１４を経て
判断ステップＳ２に戻るようになり、以て、三相整流装
置１の通常運転が開始される。ＣＰＵ２４は、「規定レ
ベル以上の電流が流れているか？」の判断ステップＳ２
６においては、Ｒ、Ｓ、Ｔ相電流の平均値が通常の５０
％以上あるか否かを検出するもので、上述したように通
常運転が開始されると、ここで「ＹＥＳ」と判断して
「一定時間Ｒ相の電流がゼロもしくは同一データか？」
の判断ステップＳ２７に移行し、「ＮＯ」のときには
「一定時間Ｓ相の電流がゼロもしくは同一データか？」
の判断ステップＳ２８に移行し、「ＮＯ」のときには
「一定時間Ｔ相の電流がゼロもしくは同一データか？」
の判断ステップＳ２９に移行し、「ＮＯ」のときには処
理ステップＳ１３に移行し、通常運転が続行される。
【００６９】ところで、ヒューズ１８、１９或いは２０
の溶断による欠相の場合には、Ｒ、Ｓ或いはＴ相電流が
一定時間以上ゼロとなるものであり、また、変流器２
９、３０或いは交流電流検出回路３１の故障などの電流
検出ハード手段の故障のときには、Ｒ、Ｓ或いはＴ相電
流が一定時間以上同一値（同一データ）が連続するもの
である。従って、ＣＰＵ２４は、判断ステップＳ２７、
Ｓ２８、Ｓ２９のいずれかにおいて「ＹＥＳ」と判断し
たときには、「欠相異常のセット」の処理ステップＳ３
０に移行し、ここで欠相異常のセット処理を行なって判
断ステップＳ２に戻る。以後の動作は前記第３の実施例
と同様である。
の溶断による欠相の場合には、Ｒ、Ｓ或いはＴ相電流が
一定時間以上ゼロとなるものであり、また、変流器２
９、３０或いは交流電流検出回路３１の故障などの電流
検出ハード手段の故障のときには、Ｒ、Ｓ或いはＴ相電
流が一定時間以上同一値（同一データ）が連続するもの
である。従って、ＣＰＵ２４は、判断ステップＳ２７、
Ｓ２８、Ｓ２９のいずれかにおいて「ＹＥＳ」と判断し
たときには、「欠相異常のセット」の処理ステップＳ３
０に移行し、ここで欠相異常のセット処理を行なって判
断ステップＳ２に戻る。以後の動作は前記第３の実施例
と同様である。
【００７０】従って、この第４の実施例によれば、三相
整流装置１の通常運転状態で欠相異常を検出することが
できるとともに、変流器２９、３０或いは交流電流検出
回路３１の故障などの電流検出ハード手段の故障も検出
することができる。尚、この第４の実施例においても、
第１の実施例の誤配線検出機能或いは第２の実施例の誤
配線改正機能をもたせるようにしている。
整流装置１の通常運転状態で欠相異常を検出することが
できるとともに、変流器２９、３０或いは交流電流検出
回路３１の故障などの電流検出ハード手段の故障も検出
することができる。尚、この第４の実施例においても、
第１の実施例の誤配線検出機能或いは第２の実施例の誤
配線改正機能をもたせるようにしている。
【００７１】図１１および図１２は本発明の平滑コンデ
ンサの過電圧および電圧アンバランス検出を対象とする
第５の実施例であり、前記第１の実施例と同一部分には
同一符号を付して示し、以下異なる部分について説明す
る。図１１において、図１と異なるところは、双方向性
スイッチング素子５Ｒ、５Ｓ、５Ｔの各交流入力端子Ｃ
Ｎの共通接続点と平滑用コンデンサ６、７の中点端子６
７との間に１つのスイッチ手段たる常開形のスイッチ５
９が接続され、両入力端子が正側直流母線２および中点
端子６７に接続された中点電圧検出手段たる中点電圧検
出回路５０が設けられている点にあり、中点電圧検出回
路５０の出力端子はＣＰＵ２４の入力端子に接続されて
いる。尚、スイッチ４９は、ＣＰＵ２４からの信号（異
常信号）に基づいて開放される例えば電磁式のものであ
る。
ンサの過電圧および電圧アンバランス検出を対象とする
第５の実施例であり、前記第１の実施例と同一部分には
同一符号を付して示し、以下異なる部分について説明す
る。図１１において、図１と異なるところは、双方向性
スイッチング素子５Ｒ、５Ｓ、５Ｔの各交流入力端子Ｃ
Ｎの共通接続点と平滑用コンデンサ６、７の中点端子６
７との間に１つのスイッチ手段たる常開形のスイッチ５
９が接続され、両入力端子が正側直流母線２および中点
端子６７に接続された中点電圧検出手段たる中点電圧検
出回路５０が設けられている点にあり、中点電圧検出回
路５０の出力端子はＣＰＵ２４の入力端子に接続されて
いる。尚、スイッチ４９は、ＣＰＵ２４からの信号（異
常信号）に基づいて開放される例えば電磁式のものであ
る。
【００７２】次に、この第５の実施例の作用につき、図
１２のフローチャートを参照して説明する。ＣＰＵ２４
は、判断ステップＳ２の次に「中点電圧（Ｖｎ）取込
み」の処理ステップＳ３１に移行し、中点電圧検出回路
５０が検出する正側直流母線２および中点端子６７間の
電圧（中点電圧（Ｖｎ））を取込む。尚、ＣＰＵ２４
は、この処理ステップＳ３１では、直流電圧検出回路３
２が検出する正側および負側直流母線２および３間の直
流電圧も取込むようになっている。ＣＰＵ２４は、次に
「中点過電圧発生？」の判断ステップＳ３２に移行す
る。そして、ＣＰＵ２４は、この判断ステップＳ３２で
は、中点電圧検出回路５０が検出する中点電圧（Ｖｎ）
が平滑用コンデンサ６、７の定格電圧を超える過電圧か
否かを判断するもので、「ＮＯ」のときには「電圧アン
バランス？」の判断ステップＳ３３に移行する。
１２のフローチャートを参照して説明する。ＣＰＵ２４
は、判断ステップＳ２の次に「中点電圧（Ｖｎ）取込
み」の処理ステップＳ３１に移行し、中点電圧検出回路
５０が検出する正側直流母線２および中点端子６７間の
電圧（中点電圧（Ｖｎ））を取込む。尚、ＣＰＵ２４
は、この処理ステップＳ３１では、直流電圧検出回路３
２が検出する正側および負側直流母線２および３間の直
流電圧も取込むようになっている。ＣＰＵ２４は、次に
「中点過電圧発生？」の判断ステップＳ３２に移行す
る。そして、ＣＰＵ２４は、この判断ステップＳ３２で
は、中点電圧検出回路５０が検出する中点電圧（Ｖｎ）
が平滑用コンデンサ６、７の定格電圧を超える過電圧か
否かを判断するもので、「ＮＯ」のときには「電圧アン
バランス？」の判断ステップＳ３３に移行する。
【００７３】ＣＰＵ２４は、上記判断ステップＳで３３
では、中点電圧検出回路５０が検出する中点電圧（Ｖ
ｎ）と直流電圧検出回路３２が検出する直流電圧とから
平滑用コンデンサ６、７間に電圧アンバランスがあるか
否かを判断するもので、「ＮＯ」のときには、「スイッ
チを閉成する」の処理ステップＳ３４に移行してスイッ
チ４９を閉成させ、しかる後、処理ステップＳ３、Ｓ
５、Ｓ１３およびＳ１４を経て判断ステップＳ２に戻る
ようになる。従って、三相整流装置１は、第１の実施例
と同様の通常運転を開始する。
では、中点電圧検出回路５０が検出する中点電圧（Ｖ
ｎ）と直流電圧検出回路３２が検出する直流電圧とから
平滑用コンデンサ６、７間に電圧アンバランスがあるか
否かを判断するもので、「ＮＯ」のときには、「スイッ
チを閉成する」の処理ステップＳ３４に移行してスイッ
チ４９を閉成させ、しかる後、処理ステップＳ３、Ｓ
５、Ｓ１３およびＳ１４を経て判断ステップＳ２に戻る
ようになる。従って、三相整流装置１は、第１の実施例
と同様の通常運転を開始する。
【００７４】ＣＰＵ２４は、上記通常運転を行なってい
る場合おいて、中点電圧（Ｖｎ）が過電圧になったとき
には、「中点過電圧発生？」の判断ステップＳ３２で
「ＹＥＳ」と判断して「スイッチを開放する」の処理ス
テップＳ３５に移行し、スイッチ４９を開放する。これ
により、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの
交流入力端子ＣＮは中点端子６７から切離される。
る場合おいて、中点電圧（Ｖｎ）が過電圧になったとき
には、「中点過電圧発生？」の判断ステップＳ３２で
「ＹＥＳ」と判断して「スイッチを開放する」の処理ス
テップＳ３５に移行し、スイッチ４９を開放する。これ
により、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの
交流入力端子ＣＮは中点端子６７から切離される。
【００７５】また、ＣＰＵ２４は、上記通常運転を行な
っている場合おいて、電圧アンバランスが発生したとき
には、「電圧アンバランス？」の判断ステップＳ３３で
「ＹＥＳ」と判断して「スイッチを開放する」の処理ス
テップＳ３５に移行し、スイッチ４９を開放する。これ
により、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの
交流入力端子ＣＮは中点端子６７から切離される。
っている場合おいて、電圧アンバランスが発生したとき
には、「電圧アンバランス？」の判断ステップＳ３３で
「ＹＥＳ」と判断して「スイッチを開放する」の処理ス
テップＳ３５に移行し、スイッチ４９を開放する。これ
により、双方向性スイッチング素子５Ｒ、５Ｓ、５Ｔの
交流入力端子ＣＮは中点端子６７から切離される。
【００７６】そして、ＣＰＵ２４は、判断ステップＳ３
２或いはＳ３３の次に「中点異常のセット」の処理ステ
ップＳ３６に移行し、ここで中点異常のセット処理を行
なった後、判断ステップＳ２に戻る。ＣＰＵ２４は、判
断ステップＳ２に戻ると、このときには処理ステップＳ
３５で中点異常のセット処理が行われていることから、
ここでは「ＹＥＳ」と判断して、「異常信号出力」の処
理ステップＳ４となり、表示装置３４に異常信号を出力
する。これにより、表示装置３４は、異常が発生した旨
の報知の表示、特には、中点異常報知の表示を行なう。
この場合、ＣＰＵ２４は、動作を停止するようになって
いる。
２或いはＳ３３の次に「中点異常のセット」の処理ステ
ップＳ３６に移行し、ここで中点異常のセット処理を行
なった後、判断ステップＳ２に戻る。ＣＰＵ２４は、判
断ステップＳ２に戻ると、このときには処理ステップＳ
３５で中点異常のセット処理が行われていることから、
ここでは「ＹＥＳ」と判断して、「異常信号出力」の処
理ステップＳ４となり、表示装置３４に異常信号を出力
する。これにより、表示装置３４は、異常が発生した旨
の報知の表示、特には、中点異常報知の表示を行なう。
この場合、ＣＰＵ２４は、動作を停止するようになって
いる。
【００７７】このような第５の実施例によれば、双方向
性スイッチング素子５Ｒ、５Ｓ、５Ｔの故障に基づき２
個の平滑用コンデンサ６、７の中点端子６７に平滑用コ
ンデンサ６、７の定格電圧を超える過電圧が発生したと
きや、正側直流母線２−中点端子６７間と負側直流母線
３−中点端子６７間とに所定レベル以上の電圧アンバラ
ンスが発生したときには、これを中点異常として速やか
に検出することができる。
性スイッチング素子５Ｒ、５Ｓ、５Ｔの故障に基づき２
個の平滑用コンデンサ６、７の中点端子６７に平滑用コ
ンデンサ６、７の定格電圧を超える過電圧が発生したと
きや、正側直流母線２−中点端子６７間と負側直流母線
３−中点端子６７間とに所定レベル以上の電圧アンバラ
ンスが発生したときには、これを中点異常として速やか
に検出することができる。
【００７８】そして、中点異常が検出されたときには、
スイッチ４９が開放されることにより、整流回路５が２
個の平滑用コンデンサ６、７の中点端子６７から切離さ
れるので、その後は、全波整流回路４と平滑用コンデン
サ６、７とからなる通常の三相整流装置からインバータ
４７に直流電源を供給することができる。尚、この第５
の実施例においても、第１の実施例の誤配線検出機能、
第２の実施例の誤配線改正機能或いは第３の実施例の欠
相検出機能をもたせるようにしている。
スイッチ４９が開放されることにより、整流回路５が２
個の平滑用コンデンサ６、７の中点端子６７から切離さ
れるので、その後は、全波整流回路４と平滑用コンデン
サ６、７とからなる通常の三相整流装置からインバータ
４７に直流電源を供給することができる。尚、この第５
の実施例においても、第１の実施例の誤配線検出機能、
第２の実施例の誤配線改正機能或いは第３の実施例の欠
相検出機能をもたせるようにしている。
【００７９】尚、上記第５の実施例において、表示装置
３４に中点過電圧と電圧アンバランスとを個別に表示さ
せるようにしてもよい。中点電圧検出回路５０の入力端
子は、負側直流母線３と中点端子６７とに接続するよう
にしてもよい。スイッチ４９の代わりに、スイッチ手段
として半導体スイッチング素子を設けるようにしてもよ
い。スイッチ４９の代わりに、双方向性スイッチング素
子５Ｒ，５Ｓ，５Ｔにおける各交流入力端子Ｌと交流リ
アクトル１２、１３、１４との間、各正側直流出力端子
Ｐと正側直流母線２との間、若しくは、各負側直流出力
端子Ｎと負側直流母線３間に、それぞれスイッチを設け
るようにしてもよい。スイッチ４９を省略して、表示装
置３４による異常表示のみとしてもよい。
３４に中点過電圧と電圧アンバランスとを個別に表示さ
せるようにしてもよい。中点電圧検出回路５０の入力端
子は、負側直流母線３と中点端子６７とに接続するよう
にしてもよい。スイッチ４９の代わりに、スイッチ手段
として半導体スイッチング素子を設けるようにしてもよ
い。スイッチ４９の代わりに、双方向性スイッチング素
子５Ｒ，５Ｓ，５Ｔにおける各交流入力端子Ｌと交流リ
アクトル１２、１３、１４との間、各正側直流出力端子
Ｐと正側直流母線２との間、若しくは、各負側直流出力
端子Ｎと負側直流母線３間に、それぞれスイッチを設け
るようにしてもよい。スイッチ４９を省略して、表示装
置３４による異常表示のみとしてもよい。
【００８０】尚、本発明は上記しかつ図面に示す実施例
にのみ限定されるものではなく、次のような変形、拡張
が可能である。上記第１ないし第５の実施例では全波整
流回路４を設けるようにしたが、これは必要に応じて設
ければよい。また、上記第１ないし第５の実施例ではノ
イズフィルタを構成する相間コンデンサ２１、２２、２
３および入力リアクトル３９、４０、４１を設けるよう
にしたが、これらは必要に応じて設ければよい。パネル
キー４８の代わりに、入力端子台或いは通信装置を設け
るようにしてもよい。
にのみ限定されるものではなく、次のような変形、拡張
が可能である。上記第１ないし第５の実施例では全波整
流回路４を設けるようにしたが、これは必要に応じて設
ければよい。また、上記第１ないし第５の実施例ではノ
イズフィルタを構成する相間コンデンサ２１、２２、２
３および入力リアクトル３９、４０、４１を設けるよう
にしたが、これらは必要に応じて設ければよい。パネル
キー４８の代わりに、入力端子台或いは通信装置を設け
るようにしてもよい。
【００８１】
【発明の効果】請求項１記載の三相整流装置によれば、
位相検出手段が検出する各相のゼロクロス付近の所定期
間にて双方向性スイッチング素子を個別にパルス駆動し
て各相に流れる電流を検出するようにしたので、整流回
路に入力される電圧の相と位相検出手段に入力される電
圧の相とが一致しているときには、検出される電流は所
定レベル未満になるが、一致していないときには、１つ
の相に他相の交流電圧が印加されることから、検出され
る電流は所定レベル以上になり、以て、誤配線を早期に
検出することができる。そして、このような構成によれ
ば、従来のような誤配線検出用の位相検出回路および比
較回路を設ける必要がないので、基盤サイズを小さくで
き、コストダウンを図ることができる。
位相検出手段が検出する各相のゼロクロス付近の所定期
間にて双方向性スイッチング素子を個別にパルス駆動し
て各相に流れる電流を検出するようにしたので、整流回
路に入力される電圧の相と位相検出手段に入力される電
圧の相とが一致しているときには、検出される電流は所
定レベル未満になるが、一致していないときには、１つ
の相に他相の交流電圧が印加されることから、検出され
る電流は所定レベル以上になり、以て、誤配線を早期に
検出することができる。そして、このような構成によれ
ば、従来のような誤配線検出用の位相検出回路および比
較回路を設ける必要がないので、基盤サイズを小さくで
き、コストダウンを図ることができる。
【００８２】請求項３記載の三相整流装置によれば、位
相検出手段が検出する各相のゼロクロス付近以外の位相
の所定期間にて双方向性スイッチング素子を個別にパル
ス駆動して各相に流れる電流を検出するようにしたの
で、欠相状態が生じたときには検出される電流は設定レ
ベル以下となることから、欠相状態を早期に検出するこ
とができる。
相検出手段が検出する各相のゼロクロス付近以外の位相
の所定期間にて双方向性スイッチング素子を個別にパル
ス駆動して各相に流れる電流を検出するようにしたの
で、欠相状態が生じたときには検出される電流は設定レ
ベル以下となることから、欠相状態を早期に検出するこ
とができる。
【００８３】請求項５記載の三相整流装置によれば、２
個の平滑用コンデンサの中点端子における平滑用コンデ
ンサの定格電圧を超える過電圧の発生や前記正側直流母
線−中点端子間と負側直流母線−中点端子間とにおける
所定レベル以上の電圧アンバランスの発生を速やかに検
出することができる。しかも、電流検出ハード手段の故
障をも検出することができる。
個の平滑用コンデンサの中点端子における平滑用コンデ
ンサの定格電圧を超える過電圧の発生や前記正側直流母
線−中点端子間と負側直流母線−中点端子間とにおける
所定レベル以上の電圧アンバランスの発生を速やかに検
出することができる。しかも、電流検出ハード手段の故
障をも検出することができる。
【図１】本発明の第１の実施例を示す電気的構成のブロ
ック線図
ック線図
【図２】双方向性スイッチング素子の結線図
【図３】作用説明用の波形図
【図４】作用説明用のフローチャート
【図５】本発明の第２の実施例の配線状態を示す図
【図６】相改正用テーブルの内容を示す図
【図７】図４相当図
【図８】本発明補第３の実施例示す図３相当図
【図９】図４相当図
【図１０】本発明の第４の実施例を示す図４相当図
【図１１】本発明の第５の実施例を示す図１相当図
【図１２】図４相当図
【図１３】従来例を示す図１相当図
【図１４】図４相当図
図面中、１は三相整流装置、２は正側直流母線、３は負
側直流母線、４は全波整流回路、５は整流回路、５Ｒな
いし５Ｔは双方向性スイッチング素子、６および７は平
滑用コンデンサ、６７は中点端子、１２ないし１４は交
流リアクトル、２４はＣＰＵ（制御手段）、２５ないし
２７はドライブ回路、２８は位相検出回路（位相検出手
段）、３１は交流電流検出検出回路（交流電流検出手
段）、３２は直流電圧検出回路（直流電圧検出手段）、
３４は表示装置（報知手段）、４２は三相交流電源、４
２Ｒないし４２Ｔは出力端子、４９はスイッチ、５０は
中点電圧検出回路（中点電圧検出手段）を示す。
側直流母線、４は全波整流回路、５は整流回路、５Ｒな
いし５Ｔは双方向性スイッチング素子、６および７は平
滑用コンデンサ、６７は中点端子、１２ないし１４は交
流リアクトル、２４はＣＰＵ（制御手段）、２５ないし
２７はドライブ回路、２８は位相検出回路（位相検出手
段）、３１は交流電流検出検出回路（交流電流検出手
段）、３２は直流電圧検出回路（直流電圧検出手段）、
３４は表示装置（報知手段）、４２は三相交流電源、４
２Ｒないし４２Ｔは出力端子、４９はスイッチ、５０は
中点電圧検出回路（中点電圧検出手段）を示す。
【手続補正書】
【提出日】平成１４年３月７日（２００２．３．７）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 一ノ関 雅章 東京都府中市晴見町２丁目24番地の１ 東 芝アイティー・コントロールシステム株式 会社内 (72)発明者 遠藤 保 三重県三重郡朝日町大字繩生2121番地 東 芝産業機器製造株式会社内 Ｆターム(参考） 5H006 AA04 BB05 CA01 CA07 CA12 CA13 CB01 CC02 DB01 DC02 DC05
Claims (7)
- 【請求項１】 正側および負側直流母線間に３つの双方
向性スイッチング素子を接続して構成された整流回路
と、 前記３つの双方向性スイッチング素子の各交流入力端子
の一方と三相交流電源の各出力端子との間にそれぞれ接
続された３個の交流リアクトルと、 前記正側および負側直流母線間に直列に接続され、中点
端子が前記３つの双方向性スイッチング素子の各交流入
力端子の他方に接続された２個の平滑用コンデンサと、 前記三相交流電源の各出力端子に接続され、交流電源電
圧の位相を検出する位相検出手段と、 前記整流回路の交流入力電流を検出する交流電流検出手
段と、 前記位相検出手段から得られる位相データと交流電流検
出手段から得られる電流データとに基づいて前記交流入
力電流が正弦波となるようなスイッチング用データを作
成してドライブ回路を介して前記３つの双方向性スイッ
チング素子をＰＷＭ制御する制御手段とを具備し、 前記制御手段は、通常運転前に、前記位相検出手段が検
出する各相のゼロクロス付近の所定期間にて前記双方向
性スイッチング素子を個別にパルス駆動して各相に流れ
る電流を検出し、所定レベル以上の電流を検出したとき
に異常信号を出力するように構成されていることを特徴
とする三相整流装置。 - 【請求項２】 制御手段は、異常信号の出力をキャンセ
ルして、パルス駆動に同期して検出された各相の電流デ
ータと位相データを取得した後、予め記憶された相改正
用テーブルに基づいて相データを改正するように構成さ
れていることを特徴とする請求項１記載の三相整流装
置。 - 【請求項３】 正側および負側直流母線間に３つの双方
向性スイッチング素子を接続して構成された整流回路
と、 前記３つの双方向性スイッチング素子の各交流入力端子
の一方と三相交流電源の各出力端子との間にそれぞれ接
続された３個の交流リアクトルと、 前記正側および負側直流母線間に直列に接続され、中点
端子が前記３つの双方向性スイッチング素子の各交流入
力端子の他方に接続された２個の平滑用コンデンサと、 前記三相交流電源の各出力端子に接続され、交流電源電
圧の位相を検出する位相検出手段と、 前記整流回路の交流入力電流を検出する交流電流検出手
段と、 前記位相検出手段から得られる位相データと交流電流検
出手段から得られる電流データとに基づいて前記交流入
力電流が正弦波となるようなスイッチング用データを作
成してドライブ回路を介して前記３つの双方向性スイッ
チング素子をＰＷＭ制御する制御手段とを具備し、 前記制御手段は、通常運転前に、前記位相検出手段が検
出する各相のゼロクロス付近以外の位相の所定期間にて
前記双方向性スイッチング素子を個別にパルス駆動して
各相に流れる電流を検出し、設定レベル以下の電流を検
出したときに異常信号を出力するように構成されている
ことを特徴とする三相整流装置。 - 【請求項４】 正側および負側直流母線間に３つの双方
向性スイッチング素子を接続して構成された整流回路
と、 前記３つの双方向性スイッチング素子の各交流入力端子
の一方と三相交流電源の各出力端子との間にそれぞれ接
続された３個の交流リアクトルと、 前記正側および負側直流母線間に直列に接続され、中点
端子が前記３つの双方向性スイッチング素子の各交流入
力端子の他方に接続された２個の平滑用コンデンサと、 前記三相交流電源の各出力端子に接続され、交流電源電
圧の位相を検出する位相検出手段と、 前記整流回路の交流入力電流を検出する交流電流検出手
段と、 前記位相検出手段から得られる位相データと交流電流検
出手段から得られる電流データとに基づいて前記交流入
力電流が正弦波となるようなスイッチング用データを作
成してドライブ回路を介して前記３つの双方向性スイッ
チング素子をＰＷＭ制御する制御手段とを具備し、 前記制御手段は、前記電流検出手段が検出する交流入力
電流が規定レベル以上の場合に、個々の相の交流入力電
流の変化を監視し、所定時間以上の間、同一レベル電流
が流れている相若しくは電流が流れていない相が検出さ
れたときには異常信号を出力するように構成されている
ことを特徴とする三相整流装置。 - 【請求項５】 正側および負側直流母線間に３つの双方
向性スイッチング素子を接続して構成された整流回路
と、 前記３つの双方向性スイッチング素子の各交流入力端子
の一方と三相交流電源の各出力端子との間にそれぞれ接
続された３個の交流リアクトルと、 前記正側および負側直流母線間に直列に接続され、中点
端子が前記３つの双方向性スイッチング素子の各交流入
力端子の他方に接続された２個の平滑用コンデンサと、 前記三相交流電源の各出力端子に接続され、交流電源電
圧の位相を検出する位相検出手段と、 前記整流回路の交流入力電流を検出する交流電流検出手
段と、 前記正側および負側直流母線間の直流電圧を検出する直
流電圧検出手段と、 前記平滑用コンデンサの中点端子と前記正側若しくは負
側直流母線殿間の中点電圧を検出する中点電圧検出手段
と、 前記位相検出手段から得られる位相データと交流電流検
出手段から得られる電流データとに基づいて前記交流入
力電流が正弦波となるようなスイッチング用データを作
成してドライブ回路を介して前記３つの双方向性スイッ
チング素子をＰＷＭ制御する制御手段とを具備し、 前記制御手段は、前記交流電流検出手段および中点電圧
検出手段の検出に基づき、前記中点端子における定格電
圧を超える過電圧の発生や前記正側直流母線−中点端子
間と負側直流母線−中点端子間とにおける所定レベル以
上の電圧アンバランスの発生などの異常を検出したとき
には異常信号を出力するように構成されていることを特
徴とする三相整流装置。 - 【請求項６】 ３つの双方向性スイッチング素子の各交
流入力端子の他方と２個の平滑用コンデンサの中点端子
との間に１つのスイッチ手段が設けられ、 制御手段は、異常を検出したときには前記スイッチ手段
を開放させるように構成されていることを特徴とする請
求項５記載の三相整流装置。 - 【請求項７】 三相交流電源電圧を直流電圧に変換して
正側および負側直流母線間に印加する全波整流回路を設
けたことを特徴とする請求項６記載の三相整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371339A JP3631957B2 (ja) | 2000-12-06 | 2000-12-06 | 三相整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371339A JP3631957B2 (ja) | 2000-12-06 | 2000-12-06 | 三相整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002176777A true JP2002176777A (ja) | 2002-06-21 |
| JP3631957B2 JP3631957B2 (ja) | 2005-03-23 |
Family
ID=18841078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000371339A Expired - Lifetime JP3631957B2 (ja) | 2000-12-06 | 2000-12-06 | 三相整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3631957B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021035223A (ja) * | 2019-08-27 | 2021-03-01 | パナソニックＩｐマネジメント株式会社 | 力率改善回路 |
-
2000
- 2000-12-06 JP JP2000371339A patent/JP3631957B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021035223A (ja) * | 2019-08-27 | 2021-03-01 | パナソニックＩｐマネジメント株式会社 | 力率改善回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3631957B2 (ja) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6351397B1 (en) | Protection apparatus and protection method of PWM cycloconverter | |
| EP2164161B1 (en) | AC/DC converter for a compressor driver and air conditioner with a troubleshooting mechanism for faulty bidirectional switches | |
| JP5849586B2 (ja) | ３レベル電力変換回路システム | |
| JP5358873B2 (ja) | パワーコンディショナ装置 | |
| JP3167464B2 (ja) | インバータの故障診断装置 | |
| CN109655757B (zh) | 一种ups制式的检测方法及*** | |
| JP5428961B2 (ja) | 過電流保護装置 | |
| JP2009038865A (ja) | 短絡検出機能を備えた電力供給装置 | |
| JP2009089490A (ja) | 電源異常検出回路 | |
| JP5696485B2 (ja) | インバータ装置および電動機ドライブシステム | |
| JP4059098B2 (ja) | 交流−交流電力変換器のバックアップ装置 | |
| JPH10243660A (ja) | 電力変換装置 | |
| EP1755209B1 (en) | Three-phase rectifier with inrush current limiting circuit | |
| WO2018087891A1 (ja) | 電力変換装置 | |
| JP4493865B2 (ja) | 半導体装置 | |
| JP2002176777A (ja) | 三相整流装置 | |
| JP4423949B2 (ja) | 交流交流直接変換装置の制御装置 | |
| JP3530759B2 (ja) | 電力変換装置の故障検出装置 | |
| CN108475916B (zh) | 电力转换装置及电源供给*** | |
| JPH07135781A (ja) | 直列多重インバータ装置の制御方法 | |
| JPH1132426A (ja) | インバータの保護装置 | |
| JP2001218474A (ja) | インバータの地絡検出方法および検出装置 | |
| JP4839704B2 (ja) | 交流交流電力変換器 | |
| JPS6385380A (ja) | 電動機の故障検出方法 | |
| JP2001086751A (ja) | Ｐｗｍサイクロコンバータの保護装置とその保護方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041028 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3631957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |