JP3631549B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3631549B2 JP3631549B2 JP00368396A JP368396A JP3631549B2 JP 3631549 B2 JP3631549 B2 JP 3631549B2 JP 00368396 A JP00368396 A JP 00368396A JP 368396 A JP368396 A JP 368396A JP 3631549 B2 JP3631549 B2 JP 3631549B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- integrated circuit
- film
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 323
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 285
- 230000015654 memory Effects 0.000 claims description 108
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 230000015572 biosynthetic process Effects 0.000 claims description 49
- 229910021332 silicide Inorganic materials 0.000 claims description 47
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000000969 carrier Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 280
- 229920005591 polysilicon Polymers 0.000 description 108
- 239000011229 interlayer Substances 0.000 description 94
- 238000012546 transfer Methods 0.000 description 59
- 238000004519 manufacturing process Methods 0.000 description 45
- 238000003860 storage Methods 0.000 description 33
- 238000000034 method Methods 0.000 description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 229910052814 silicon oxide Inorganic materials 0.000 description 28
- 238000010586 diagram Methods 0.000 description 27
- 239000012535 impurity Substances 0.000 description 22
- 239000003870 refractory metal Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 238000012545 processing Methods 0.000 description 15
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 14
- 229910021342 tungsten silicide Inorganic materials 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 229910000838 Al alloy Inorganic materials 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000012447 hatching Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- -1 arsenic ions Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910010421 TiNx Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、特に、SRAMのメモリセル及びバイポーラトランジスタを同一の半導体基板上に搭載する半導体集積回路装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
本発明者が開発中の半導体集積回路装置は、メモリセル、バイポーラトランジスタ、nチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)及びpチャネルMOSFETを同一の半導体基板上に搭載している。メモリセルは、1[bit] の情報を記憶するSRAM(Static Random Access Memory)で構成されている。バイポーラトランジスタ、nチャネルMOSFET及びpチャネルMOSFETは、周辺回路の構成素子として使用されている。つまり、本発明者が開発中の半導体集積回路装置は、Bi−CMOS(Bipolar−Complementary MOS)−SRAMで構成されている。
【0003】
前記バイポーラトランジスタは、例えば、エピタキシャル層の主面からその深さ方向に向ってn型エミッタ領域、p型ベース領域、n型コレクタ領域の夫々を順次配列したnpn型で構成されている。
【0004】
前記n型コレクタ領域は真性コレクタ領域、高濃度コレクタ領域、コレクタコンタクト領域で構成されている。真性コレクタ領域はn型ウエル領域で構成されている。高濃度コレクタ領域は半導体基板とn型ウエル領域との間に形成された埋込型のn+型半導体領域で構成されている。コレクタコンタクト領域はn型ウエル領域の主面に形成されたn+型半導体領域で構成されている。
【0005】
前記p型ベース領域は真性ベース領域及び高濃度ベース領域で構成されている。真性ベース領域はn型ウエル領域の主面に形成されたp型半導体領域で構成され、高濃度ベース領域はn型ウエル領域の主面に形成されたp+型半導体領域で構成されている。
【0006】
前記n型エミッタ領域は真性ベース領域であるp型半導体領域の主面に形成されたn+型半導体領域で構成されている。このn+型半導体領域にはエミッタ電極が電気的に接続されている。エミッタ電極(n型)は第2層目の多結晶珪素膜で形成されている。
【0007】
前記nチャネルMOSFETはp型ウエル領域の主面に構成されている。このnチャネルMOSFETは、主に、チャネル形成領域(p型ウエル領域)、ゲート絶縁膜、ゲート電極、ソース領域及びドレイン領域である一対のn+型半導体領域及び一対のn型半導体領域で構成されている。
【0008】
前記pチャネルMOSFETはn型ウエル領域の主面に構成されている。このpチャネルMOSFETは、主に、チャネル形成領域(n型ウエル領域)、ゲート絶縁膜、ゲート電極、ソース領域及びドレイン領域である一対のp+型半導体領域及び一対のp型半導体領域で構成されている。
【0009】
前記nチャネルMOSFET、pチャネルMOSFETの夫々のゲート電極は、第2層目の多結晶珪素膜及びその主面上に形成された高融点金属膜で形成されている。高融点金属膜は例えばタングステンシリサイド(WSix)膜で形成されている。これらのゲート電極の上面はキャップ絶縁膜(酸化珪素膜)で覆われている。
【0010】
前記メモリセルは、2つのインバータ回路からなるフリップフロップ回路及び2個の転送用MOSFETで構成されている。2つのインバータ回路の夫々は、駆動用MOSFET及び負荷用TFT(Thin Film Transistor)で構成されている。
【0011】
前記一方の転送用MOSFETは、フリップフロップ回路の一方の蓄積ノード部(入出力端子)と一方のデータ線(ビット線)との間に配置され、ワード線により動作が制御される。また、他方の転送用MOSFETは、フリップフロップ回路の他方の蓄積ノード部(入出力端子)と他方のデータ線(ビット線)との間に配置され、ワード線により動作が制御される。この両方の転送用MOSFETのゲート電極は、第2層目の多結晶珪素膜及びその主面上に形成された高融点金属膜で形成されている。
【0012】
前記2つの駆動用MOSFETの夫々はp型ウエル領域の主面に構成されている。この2つの駆動用MOSFETの夫々は、主に、チャネル形成領域(p型ウエル領域)、ゲート絶縁膜、ゲート電極、ソース領域及びドレイン領域である一対のn型半導体領域で構成されている。この2つの駆動用MOSFETの夫々のゲート電極は、周辺回路を構成するnチャネルMOSFET、pチャネルMOSFET、メモリセルの転送用MOSFETの夫々のゲート電極に先んじて、第1層目の多結晶珪素膜で形成されている。
【0013】
前記2つの負荷用TFTの夫々のゲート電極は第3層目の多結晶珪素膜で形成されている。また、2つの負荷用TFTの夫々のチャネル形成領域、ソース領域及びドレイン領域は第4層目の多結晶珪素膜に形成されている。また、2つの負荷用TFTの夫々のゲート絶縁膜は、第3層目の多結晶珪素膜と第4層目の多結晶珪素膜との間に形成された層間絶縁膜で形成されている。この層間絶縁膜は例えば酸化珪素膜で形成されている。
【0014】
前記2つの駆動用MOSFETの夫々のソース領域には、基準電位(例えば0[V])Vssに固定された基準電源配線(グランドプレート)が電気的に接続されている。前記2つの負荷用TFTの夫々のソース領域には、動作電位(例えば3.3[V])Vccに固定された動作電源配線が電気的に接続されている。この基準電源配線は第2層目の多結晶珪素膜で形成され、動作電源配線は第4層目の多結晶珪素膜で形成されている。
【0015】
前記メモリセルのフリップフロップ回路において、2つのインバータ回路の夫々の蓄積ノード部には容量素子が付加されている。容量素子は下部電極、誘電体膜、上部電極の夫々を順次積み重ねた積層構造で構成されている。下部電極は、第2層目の多結晶珪素膜で形成され、基準電源配線と兼用されている。上部電極は、第3層目の多結晶珪素膜で形成され、負荷用TFTのゲート電極と兼用されている。誘電体膜は、第2層目の多結晶珪素膜と第3層目の多結晶珪素膜との間に形成された層間絶縁膜で形成されている。この層間絶縁膜は例えば酸化珪素膜で形成されている。
【0016】
このように構成される半導体集積回路装置は、バイポーラトランジスタのエミッタ領域(n型)に接続されるエミッタ電極(n型)の選択及びその膜厚の設定が重要である。バイポーラトランジスタのベース電流(IB)はベース領域(p型)から注入されたエミッタ領域中の正孔の濃度勾配で決まる。エミッタ領域中の正孔の拡散長は約0.1[μm]であるため、ベース電流を安定して得るためには、エミッタ領域(高濃度のn+型半導体領域)の深さとエミッタ電極の厚膜とを合わせたトータルエミッタ深さを正孔の拡散長の約2倍(約0.2[μm])以上にしなければならない。即ち、トータルエミッタ深さをエミッタ領域中の正孔の拡散長の約2倍以上にすることにより、ベース電流(IB)を低減でき、エミッタ接地電流利得(hFE=IC/IB)を増加することができる。
【0017】
なお、前記SRAMのメモリセル、バイポーラトランジスタ、nチャネルMOSFET及びpチャネルMOSFETを有する半導体集積回路装置については、例えば特開平3−278454号公報に記載されている。
【0018】
本発明者は、0.4[μm]以降の前述の半導体集積回路装置について以下の検討をした。
【0019】
0.4[μm]世代のデバイスでは、エミッタ領域の深さは0.05[μm]程度であるため、エミッタ電極の膜厚、即ち第2層目の多結晶珪素膜の膜厚は0.15[μm]程度必要である。エミッタ電極の膜厚は、多結晶珪素膜自体の膜厚のバラツキや、上層の層間絶縁膜に接続孔を形成する時のオーバーエッチングによってバラツキを生じるため、多結晶珪素膜の膜厚を0.15[μm]以下に設定した場合、エミッタ領域中の正孔の濃度勾配が大きくなったり、濃度勾配にバラツキが生じたりするので、バイポーラトランジスタの特性が不安定になる。
【0020】
前記nチャネルMOSFET、pチャネルMOSFET、駆動用MOSFET、転送用MOSFET等のバルクMOSFETのゲート電極は、フラットバンド電圧Vfbを調整する目的としてn型不純物が導入された第1層目の多結晶珪素膜とワード線の遅延を低減する目的として比抵抗が小さいタングステンシリサイド膜との積層構造で構成され、その上面はキャップ絶縁膜で覆われている。第1層目の多結晶珪素膜は80[nm]程度の膜厚に設定され、タングステンシリサイド膜は80[nm]程度の膜厚に設定され、キャップ絶縁膜は80[nm]程度の膜厚に設定される。キャップ絶縁膜は、nチャネル導電型のバルクMOSFETのソース領域及びドレイン領域を形成する際、砒素(As)イオンがゲート電極のタングステンシリサイド膜中に漏れない程度の膜厚に設定しなければならない。砒素イオンは分子量が大きいため、タングステンシリサイド膜中に砒素イオンが注入された場合、タングステンシリサイド結晶がアモルファス化し、後の熱処理工程においてタングステンシリサイド膜に内部応力が発生し、タングステンシリサイド膜の剥がれ、消失等の不具合が生じる。
【0021】
前記負荷用TFTのゲート電極として使用される第3層目の多結晶珪素膜は50[nm]程度の膜厚に設定され、前記負荷用TFTのチャネル形成領域及び動作電源配線として使用される第4層目の多結晶珪素膜は40[nm]程度の膜厚に設定に設定されている。
【0022】
【発明が解決しようとする課題】
本発明者は、このような半導体集積回路装置について、以下の問題点を見出した。
【0023】
第1の問題点は、メモリセルの多結晶珪素膜の加工が極めて困難であり、製造プロセス中における歩留まりが低下することである。
【0024】
バルクMOSFETのゲート電極とその上面を覆うキャップ絶縁膜とのトータル膜厚を240[nm]、第2層目の多結晶珪素膜の膜厚を150[nm]に設定し、第2層目の多結晶珪素膜を異方性ドライエッチングでパターンニングする場合、最低160[%]のオーバーエッチングが必要である。この時のSi/SiO2のエッチング比を10とした場合、第2層目の多結晶珪素膜の下地の層間絶縁膜(酸化珪素膜)はオーバエッチングによって24[nm]削られる。従って、第3層目の多結晶珪素膜の下地には、バルクMOSFETのゲート電極とその上面を覆うキャップ絶縁膜とのトータル膜厚240[nm]、第2層目の多結晶珪素膜の膜厚150[nm]及び層間絶縁膜の削れ量24[nm]を合わせた合計414[nm]の段差が存在する。従って、第3層目の多結晶珪素膜の膜厚を50[nm]に設定し、この第3層目の多結晶珪素膜を異方性ドライエッチングでパターンニングする場合、少なくとも830[%]以上のオーバーエッチングが必要である。さらに、膜厚の8倍強の下地段差が存在するため、膜厚に相当するエッチングが終了した時点(ジャストエッチングの終了時)においても下地段差側面でのエッチングは進行しており、エッチング波形の変化が不明瞭になるため、第3層目の多結晶珪素膜の加工中におけるジャスト・エッチングのイン・ライン・モニターが不安定になる。
【0025】
このような状況は、第4層目の多結晶珪素膜の加工時に更に顕著になる。まず、第3層目の多結晶珪素膜に対して830[%]のオーバーエッチングを行うと、下地の層間絶縁膜は41[nm]削られる。従って、第4層目の多結晶珪素膜を加工する際には、第3層目の多結晶珪素膜の膜厚50[nm]、第3層目の多結晶珪素膜のオーバーエッチングによる層間絶縁膜の削れ量41[nm]を加えた505[nm]の段差が存在する。第4層目の多結晶珪素膜の膜厚は40[nm]であるため、510[nm]の下地上を加工する場合、少なくとも1280[%]以上のオーバーエッチングが必要である。さらに、膜厚の約12倍強の下地段差が存在するため、第3層目の多結晶珪素膜を加工する場合に比べて、第4層目の多結晶珪素膜を加工する場合、ジャストエッチングのイン・ライン・モニターは更に不安定になる。
【0026】
このように、メモリセル上の多結晶珪素膜の加工時、被エッチング膜の800[%]以上のオーバーエッチングが必要であり、しかも、エッチング中のジャストエッチングのイン・ライン・モニターが不安定になるため、安定な量産プロセス条件を見出すのは不可能である。
【0027】
CMOS−SRAMの場合、第2層目の多結晶珪素膜をエミッタ電極として使用せず、厚さ50[nm]程度のタングステンシリサイド膜を代用し、メモリセルの低段差化を図って加工プロセスに対する負担を小さくしている。
【0028】
第2の問題点は高性能な負荷用TFT及び容量素子が得られないことである。
【0029】
負荷用TFTの性能は、ゲート絶縁膜である層間絶縁膜の膜厚を薄くすることによって高めることができる。また、容量素子の性能は、誘電体膜である層間絶縁膜の膜厚を薄くすることによって高めることができる。膜厚の下限は使用する電源電圧及び層間絶縁膜の膜質によって制限されるが、例えば電源電圧が3.3[V]であって、層間絶縁膜がドライエッチング等によるダメージを受けていない場合、層間絶縁膜の膜厚は15[nm]程度まで薄くすることができる。
【0030】
しかしながら、実際に層間絶縁膜の膜厚を設定する場合は、ドライエッチングによる削れ量を上乗せして設定する必要がある。例えば容量素子の誘電体膜である層間絶縁膜は、第3層目の多結晶珪素膜のオーバーエッチングによる削れ量41[nm]を考慮し、56[nm]以上の膜厚に設定しなければならない。同様に、負荷用TFTのゲート絶縁膜である層間絶縁膜は、第4層目の多結晶珪素膜のオーバーエッチングによる削れ量52[nm](膜厚40[nm]の第4層目の多結晶珪素膜に対して選択比10で1300[%]のオーバーエッチングを行った場合)を考慮し、67[nm]以上の膜厚に設定しなければならない。このように、層間絶縁膜の真性膜質から制御される膜厚に対し、実際の層間絶縁膜の膜厚は3倍程度に設定しなければならず、高性能な負荷用TFT及び容量素子が得られない。
【0031】
CMOS−SRAMの場合、第2層目の多結晶珪素膜を厚さ50[nm]程度のタングステンシリサイド膜に代用してメモリセルの低段差化を図り、第3層目の多結晶珪素膜や第4層目の多結晶珪素膜のオーバーエッチング量を低減し、その分、負荷用TFTのゲート絶縁膜である層間絶縁膜の膜厚や容量素子の誘電体膜である層間絶縁膜の膜厚を薄く設定し、負荷用TFT及び容量素子の高性能化を図っている。
【0032】
第3の問題点は、基準電位(グランド電位)の取り方が不充分であり、メモリセルの書き込み動作及び読み出し動作が不安定になることである。
【0033】
例えば膜厚150[nm]の第2層目の多結晶珪素膜でバイポーラトランジスタのエミッタ電極とメモリセルの基準電源配線を形成する場合、既に述べたように、メモリセルの加工が極めて困難であり、基準電源配線を厚膜化したり、タングステンシリサイド膜との積層構造にすることができない。この対策として、基準電位に固定された金属配線を設け、各セル毎に基準電源配線と金属配線とを接続孔で接続する手法があるが、この接続孔を迂回するように第3層目の多結晶珪素膜で形成されるパターン及び第4層目の多結晶珪素膜で形成されるパターンをレイアウトしなければならず、メモリセルの占有面積が増加してしまうため実用化できない。従って、基準電源配線にタングステンシリサイド膜を用いることができるCMOS−SRAMのメモリセルに比べて、基準電源配線の寄生抵抗が大きく、メモリセルの書き込み時、或は読み出し時に低電位ノードが上昇してしまう。
【0034】
一般的に、コンピュータやワーク・ステーション等のメインメモリは、高速にアクセスされることがなく、エラー訂正機能が付加されているため、低速でソフトエラー率が1000[fit]程度のCMOS−SRAMで対応可能である。これに対し、コンピュータやワーク・ステーション等のキャッシュ・メモリは、高速にアクセスされ、エラー訂正機能が付加されていないため、高速でソフトエラー率が100[fit]程度のメモリセルが必要である。前述のメモリセルを用いた場合、蓄積容量をパラメータとした電源電圧とソフトエラー率とは図55(電源電圧とソフトエラー率との関係を示す相関図)に示すような相関関係にある。3.3[V]電源電圧のキャッシュ・メモリにおいて、ソフトエラー率を100[fit]にするためには、10[fF/node]の蓄積容量が必要である。例えば、0.4[μm]加工ルールでセルサイズが13[μm2]のメモリセルでは、容量素子を除いた蓄積容量は約4[fF/node]であるため、6[fF/node]の容量素子が必要である。
【0035】
0.4[μm]加工ルールで、しかもセルサイズが13[μm2]という制約の基では、容量素子の面積が3[μm2/node]程度しか確保できないため、6[fF/node]の容量素子を得るためには、容量素子の誘電体膜即ち層間絶縁膜の膜厚を酸化珪素膜(SiO2)換算で17[nm]以下に設定しなければならない。しかしながら、容量素子の誘電体膜(層間絶縁膜)の膜厚は、酸化珪素膜換算で55[μm]以下に設定することができないので、Bi−CMOS・SRAMはキャッシュ・メモリとして使用するとができない。
【0036】
本発明の目的は、駆動用MISFETと負荷用TFTとで構成されるインバータ回路の蓄積ノード部に容量素子が付加されたメモリセル及びバイポーラトランジスタを有する半導体集積回路装置において、前記メモリセルの加工マージンを確保することが可能な技術を提供することにある。
【0037】
また、本発明の他の目的は、前記半導体集積回路装置に搭載される負荷用TFT及び容量素子の高性能化を図ることが可能な技術を提供することにある。
【0038】
また、本発明の他の目的は、前記半導体集積回路装置に搭載されるメモリセルの書き込み動作や読み出し動作の安定化を図ることが可能な技術を提供することにある。
【0039】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0040】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0041】
(1)駆動用MISFETと負荷用TFTとで構成されるインバータ回路の蓄積ノード部に容量素子が付加されたメモリセル及びバイポーラトランジスタを有する半導体集積回路装置において、前記駆動用MISFETのソース領域に接続される基準電源配線と前記バイポーラトランジスタのエミッタ領域に接続されるエミッタ電極とを最上層の多結晶珪素膜で形成する。
【0042】
(2)前記最上層の多結晶珪素膜と第1層目の多結晶珪素膜との間の中間層の多結晶珪素膜の膜厚を前記最上層の多結晶珪素膜の膜厚の半分以下に設定する。
【0043】
(3)前記中間層の多結晶珪素膜を、メモリセル形成領域内において前記最上層の多結晶珪素膜で覆う。
【0044】
(4)前記基準電源配線をその上層に形成された金属配線で各メモリセル毎に裏打ちする。
【0045】
(5)前記容量素子を、前記最上層の多結晶珪素膜を上部電極、前記最上層の多結晶珪素膜より1つ下層の多結晶珪素膜を下部電極、前記最上層の多結晶珪素膜と前記下層の多結晶珪素膜との間の層間絶縁膜を誘電体膜とする構造で構成し、前記容量素子の上部電極を前記基準電源配線と兼用する。
【0046】
(6)前記負荷用TFTを、前記最上層の多結晶珪素膜より1つ下層の多結晶珪素膜をゲート電極、前記最上層の多結晶珪素膜より2つ下層の多結晶珪素膜をチャネル形成領域、ソース領域及びドレイン領域、これらの多結晶珪素膜間の層間絶縁膜をゲート絶縁膜とする構造で構成し、前記負荷用TFTのゲート電極を前記容量素子の下部電極と兼用する。
【0047】
(7)半導体基板内に形成されたエミッタ領域の深さと、前記最上層の多結晶珪素膜で形成されたエミッタ電極の膜厚とを合わせたトータルエミッタ深さを、エミッタ領域又はエミッタ電極中の正孔の拡散長の約2倍(約0.2[μm])以上に構成する。即ち、トータルエミッタ深さを、エミッタ領域又はエミッタ電極中の小数キャリアの拡散長の約2倍以上に構成する。
【0048】
(8)前記基準電源配線の表面を選択的にシリサイド化し、エミッタ電極はシリサイド化しない。
【0049】
上述した手段によれば、負荷用TETのチャネル形成領域及び動作電源配線として使用する最上層より2つ下層の多結晶珪素膜の膜厚は厚くする必要がないので、最上層より1つ下層の多結晶珪素膜の下地段差を大幅に低減でき、この1つ下層の多結晶珪素膜を加工する時のオーバーエッチング量を少なくすることができる。従って、1つ下層の多結晶珪素膜と2つ下層の多結晶珪素膜との間の層間絶縁膜を薄くすることができ、この層間絶縁膜をゲート絶縁膜とする負荷用TFTの高性能化を図ることができる。
【0050】
また、中間層の多結晶珪素膜は最上層の多結晶珪素膜で覆われているので、最上層の多結晶珪素膜と1つ下層の多結晶珪素膜との間の層間絶縁膜は、最上層の多結晶珪素膜を加工する時のオーバーエッチングによって削られることがない。従って、最上層の多結晶珪素膜と1つ下層の多結晶珪素膜との間の層間絶縁膜を薄くすることができ、この層間絶縁膜を誘電体膜とする容量素子の高性能化を図ることができる。
【0051】
また、最上層の多結晶珪素膜の被エッチング部の下地段差は、駆動用MOSFET等のバルクMOSFETのゲート電極による段差やフィールド絶縁膜による段差しか存在しないので、安定して加工することができ、メモリセルの加工マージンを確保することができる。
【0052】
また、最上層の多結晶珪素膜で基準電源配線を形成するので、中間層の多結晶珪素膜からなるポリシリコンパターンや活性領域パターンの配置に依存されることなく、基準電源配線とその上層に形成された金属配線とを接続する接続孔を任意の位置に配置することができる。従って、メモリセルの占有面積を増加することなく、メモリセルのグランド寄生抵抗を低減することができるので、メモリセルの書き込み動作及び読み出し動作の安定化を図ることができる。また、バイポーラトランジスタのエミッタ接地電流利得(hFE)を向上することができ、バイポーラトランジスタの性能を向上できる。また、基準電源配線の配線抵抗を低減することができ、メモリセルの動作速度を向上できる。
【0053】
【発明の実施の形態】
以下、本発明の構成について、半導体集積回路装置に本発明を適用した実施形態ともに説明する。
【0054】
なお、実施形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0055】
(実施形態1)
本発明の実施形態1である半導体集積回路装置の概略構成を図1(要部断面図)及び図2(要部断面図)に示す。
【0056】
図1及び図2に示すように、半導体集積回路装置は、例えばp−型半導体基板1A及びその主面上に形成されたエピタキシャル層1Bを主体に構成されている。このp−型半導体基板1Aのメモリセル形成領域において、エピタキシャル層1Bの主面にはp型ウエル領域6Aが形成されている。また、p−型半導体基板1Aのバイポーラ形成領域において、エピタキシャル層1Bの主面にはn型ウエル領域5Aが形成されている。また、p−型半導体基板1AのnMOS形成領域において、エピタキシャル層1Bの主面にはp型ウエル領域6Bが形成されている。また、p−型半導体基板1AのpMOS形成領域において、エピタキシャル層1Bの主面にはn型ウエル領域5Bが形成されている。前記p型ウエル領域6Aにはp型半導体領域(Burred−p)9が形成されている。
【0057】
前記p型ウエル領域6Aとp−型半導体基板1Aとの間には浅い埋込型のp型半導体領域4Aが形成され、この浅い埋込型のp型半導体領域4A下のp−型半導体基板1Aの主面には深い埋込型のn型半導体領域2が形成されている。前記n型ウエル領域5Aとp−型半導体基板1Aとの間には、浅い埋込型のn+型半導体領域3Aが形成されている。前記p型ウエル領域6Bとp−型半導体基板1Aとの間には、浅い埋込型のp型半導体領域4Bが形成されている。前記n型ウエル領域5Bとp−型半導体基板1との間には、浅い埋込型のn+型半導体領域3Bが形成されている。
【0058】
前記p−型半導体基板1Aにおいて、メモリセル形成領域上にはメモリセルMが搭載され、バイポーラ形成領域上にはバイポーラトランジスタTrが搭載され、nMOS形成領域上にはnチャネルMOSFETQnが搭載され、pMOS形成領域上にはpチャネルMOSFETQpが搭載されている。メモリセルMは、1[bit]の情報を記憶するSRAMで構成されている。バイポーラトランジスタTr、nチャネルMOSFETQn、pチャネルMOSFETQpの夫々は周辺回路の構成素子として使用されている。つまり、本実施形態の半導体集積回路装置は、Bi−CMOS−SRAMで構成されている。なお、以下、MOSFETを用いて説明するが、これに限定されず、MISFET(Metal Insulator Semiconductor FET)であって良いのはむろんである。
【0059】
前記nチャネルMOSFETQnは、図2に示すように、フィールド絶縁膜7で周囲を規定されたp型ウエル領域6Bの主面に構成されている。このnチャネルMOSFETQnは、主に、チャネル形成領域(p型ウエル領域6B)、ゲート絶縁膜10、ゲート電極13、ソース領域及びドレイン領域である一対のn型半導体領域18及び一対のn+型半導体領域20で構成されている。つまり、nチャネルMOSFETQnは、LDD(Lightiy Doped Drain)構造で構成されている。
【0060】
前記nチャネルMOSFETQnのソース領域及びドレイン領域である一対のn+型半導体領域20の夫々には、層間絶縁膜33に形成された接続孔34を通して第1層目の金属配線35が電気的に接続されている。層間絶縁膜33は例えば酸化珪素膜で形成されている。第1層目の金属配線35は例えばアルミニウム膜又はアルミニウム合金膜で形成されている。
【0061】
前記pチャネルMOSFETQpは、図2に示すように、フィールド絶縁膜7で周囲を規定されたn型ウエル領域5Bの主面に構成されている。このpチャネルMOSFETQpは、主に、チャネル形成領域(n型ウエル領域5B)、ゲート絶縁膜10、ゲート電極13、ソース領域及びドレイン領域である一対のp型半導体領域16及び一対のp+型半導体領域21で構成されている。つまり、pチャネルMOSFETQpはLDD構造で構成されている。このpチャネルMOSFETQpのソース領域及びドレイン領域である一対のp型半導体領域16の夫々の領域下には一対のn型半導体領域(nポケット領域)15が形成されている。
【0062】
前記pチャネルMOSFETQpのソース領域及びドレイン領域である一対のp+型半導体領域21の夫々には、層間絶縁膜33に形成された接続孔34を通して第1層目の金属配線35が電気的に接続されている。また、メモリセルアレーに隣接するpチャネルMOSFETQpのソース側のp+型半導体領域21には、接続孔24を通して第2層目の多結晶珪素からなるポリシリコンパターン25が電気的に接続され、メモリセルへのVcc給電がなされている。
【0063】
前記nチャネルMOSFETQn、pチャネルMOSFETQpの夫々のゲート電極13は、第1層目の多結晶珪素膜11及びその主面上に形成された高融点金属膜12で形成されている。高融点金属膜12は、例えばタングステンシリサイド(WSix)膜で形成されている。これらのゲート電極13の上面はキャップ絶縁膜で覆われている。キャップ絶縁膜は例えば酸化珪素膜で形成されている。
【0064】
前記バイポーラトランジスタTrは、図1に示すように、フィールド絶縁膜7で周囲を規定されたn型ウエル領域5Aの主面に構成されている。このバイポーラトランジスタTrは、n型ウエル領域5A(エピタキシャル層1B)の主面からその深さ方向に向ってn型エミッタ領域、p型ベース領域、n型コレクタ領域の夫々を順次配列したnpn型で構成されている。
【0065】
n型コレクタ領域は真性コレクタ領域、高濃度コレクタ領域及びコレクタコンタクト領域で構成されている。真性コレクタ領域はn型ウエル領域5Aで構成され、高濃度コレクタ領域は埋込型のn+型半導体領域3Aで構成され、コレクタコンタクト領域はn+型半導体領域8で構成されている。このコレクタコンタクト領域であるn+型半導体領域8には、層間絶縁膜33に形成された接続孔34を通して第1層目の金属配線35が電気的に接続されている。
【0066】
前記p型ベース領域は真性ベース領域及び高濃度ベース領域で構成されている。真性ベース領域はp型半導体領域22で構成され、高濃度ベース領域はp+型半導体領域21で構成されている。この高濃度ベース領域であるp+型半導体領域21には、層間絶縁膜33に形成された接続孔34を通して第1層目の金属配線35が電気的に接続されている。
【0067】
前記n型エミッタ領域はn+型半導体領域32で構成されている。このエミッタ領域であるn+型半導体領域32には、エミッタ開口30Bを通してエミッタ電極(31B)が電気的に接続されている。エミッタ電極(31B)は第4層目の多結晶珪素膜31で形成されている。第4層目の多結晶珪素膜31には、抵抗値を低減する目的及びn+型半導体領域32を形成する目的として、その堆積中にn型不純物(例えば燐(P))又はその堆積後にn型不純物(例えばAs)が導入される。つまり、エミッタ領域であるn+型半導体領域32は、エミッタ電極31Bに導入されたn型不純物をp型半導体領域22の主面に拡散することにより形成される。エミッタ電極31Bには層間絶縁膜33に形成された接続孔34を通して第1層目の金属配線35が電気的に接続されている。また、半導体基板1内に形成されたエミッタ領域であるn+型半導体領域32の深さと、最上層の多結晶珪素膜である第4層目の多結晶珪素膜31で構成されたエミッタ電極31Bの膜厚とを合わせたトータルエミッタ深さは、後述するように0.2[μm]以上で構成される。
【0068】
前記メモリセルMは、図3(等価回路図)に示すように、2つのインバータ回路からなるフリップフロップ回路及び2個の転送用MOSFETQt1、Qt2で構成されている。一方のインバータ回路は駆動用MOSFETQd1及び負荷用TFTQf1で構成されている。他方のインバータ回路は駆動用MOSFETQd2及び負荷用TFTQf2で構成されている。駆動用MOSFETQd1、負荷用TFTQf1の夫々のドレイン領域はフリップフロップ回路の蓄積ノード部(記憶ノード部)Aを構成する。駆動用MOSFETQd2、負荷用TFTQf2の夫々のドレイン領域はフリップフロップ回路の蓄積ノード部(記憶ノード部)Bを構成する。
【0069】
前記転送用MOSFETQt1は、フリップフロップ回路の蓄積ノード(記憶ノード)部Aとデータ線DL1との間に配置され、ワード線WLにより動作が制御される。また、前記転送用MOSFETQt2は、フリップフロップ回路の蓄積ノード(記憶ノード)部Bとデータ線DL2との間に配置され、ワード線WLにより動作が制御される。転送用MOSFETQt1の一方の半導体領域は蓄積ノード部Aに接続され、その他方の半導体領域はデータ線DL1に接続され、そのゲート電極はワード線WLに接続されている。転送用MOSFETQt2の一方の半導体領域は蓄積ノード部Bに接続され、その他方の半導体領域はデータ線DL2に接続され、そのゲート電極はワード線WLに接続されている。
【0070】
前記駆動用MOSFETQd1、負荷用TFTQf1の夫々のゲート電極はフリップフロップ回路の蓄積ノード部Bに接続され、駆動用MOSFETQd2、負荷用TFTQf2の夫々のゲート電極はフリップフロップ回路の蓄積ノード部Aに接続されている。
【0071】
前記負荷用TFTQf1のソース領域には、動作電位(例えば3.3[V])Vccに固定された動作電源配線25Aが電気的に接続されている。また、負荷用TFTQf2のソース領域には、動作電位Vccに固定された動作電源配線25Bが電気的に接続されている。
【0072】
前記駆動用MOSFETQd1、Qd2の夫々のソース領域には、基準電位(例えば0[V])Vssに固定された基準電源配線31Aが電気的に接続されている。
【0073】
前記フリップフロップ回路の蓄積ノード部Aには容量素子C1が付加されている。また、前記フリップフロップ回路の蓄積ノード部Bには容量素子C2が付加されている。
【0074】
前記転送用MOSFETQt1は、図1に示すように、フィールド絶縁膜7で周囲を規定されたp型ウエル領域6Aの主面に構成されている。この転送用MOSFETQt1は、主に、チャネル形成領域(p型ウエル領域6A)、ゲート絶縁膜10、ゲート電極13、ソース領域及びドレイン領域である一対のn型半導体領域18及び一対のn+型半導体領域20で構成されている。つまり、転送用MOSFETQt1は、nチャネル導電型で構成されると共に、LDD構造で構成されている。転送用MOSFETQt1のゲート電極13は、前述のnチャネルMOSFETQnのゲート電極13と同一工程で形成されている。転送用MOSFETQt1の他方のn+型半導体領域20には、層間絶縁膜33に形成された接続孔34を通して第1層目の金属配線35が電気的に接続されている。
【0075】
前記転送用MOSFETQt2は、同図に示していないが、転送用MOSFETQt1と同様に構成されている。
【0076】
前記駆動用MOSFETQd2は、同図に詳細に示していないが、フィールド絶縁膜7で周囲を規定されたp型ウエル領域6Aの主面に構成されている。この駆動用MOSFETQd2は、主に、チャネル形成領域(p型ウエル領域6A)、ゲート絶縁膜10、ゲート電極13、ソース領域及びドレイン領域である一対のn型半導体領域17で構成されている。つまり、駆動用MOSFETQd2は、nチャネル導電型で構成され、シングル・ドレイン構造で構成されている。駆動用MOSFETQt2のゲート電極13は、前述の転送用MOSFETQt1のゲート電極13と同一工程で形成されている。
【0077】
前記駆動用MOSFETQd1は、同図に示していないが、駆動用MOSFETQd2と同様に構成されている。
【0078】
前記負荷用TFTQf1は、チャネル形成領域、ゲート絶縁膜、ゲート電極、ソース領域及びドレイン領域で構成されている。ゲート電極は第3層目の多結晶珪素膜からなるポリシリコンパターン28で構成されている。チャネル形成領域、ソース領域及びドレイン領域は第2層目の多結晶珪素膜からなるポリシリコンパターン25に形成されている。ゲート絶縁膜は第2層目のポリシリコンパターン25と第3層目のポリシリコンパターン28との間に形成された層間絶縁膜26で構成されている。なお、第2層目のポリシリコンパターン25は、層間絶縁膜23によってゲート電極13と電気的に分離されている。
【0079】
前記負荷用TFTQf2は、同図に示していないが、負荷用TFTQf1と同様に構成されている。
【0080】
前記動作電源配線25Aは第2層目のポリシリコンパターン25で構成されている。この動作電源配線25Aは、第2層目のポリシリコンパターン25に形成された負荷用TFTQf1のソース領域に電気的に接続されている。また、前記動作電源配線25Bは第2層目のポリシリコンパターン25で構成されている。この動作電源配線25Bは、第2層目のポリシリコンパターン25に形成された負荷用TFTQf2のソース領域に電気的に接続されている。
【0081】
前記容量素子C1は、下部電極、誘電体膜、上部電極の夫々を順次積み重ねた積層構造(STC構造:S tacked Capacitor)で構成されている。下部電極は、第3層目の多結晶珪素膜からなるポリシリコンパターン28で構成され、負荷用TFTQf2のゲート電極と兼用されている。上部電極は、第4層目の多結晶珪素膜からなるポリシリコンパターン31で構成され、基準電源配線(31A)と兼用されている。誘電体膜は、第3層目のポリシリコンパターン28と第4層目のポリシリコンパターン31との間に形成された層間絶縁膜29で構成されている。層間絶縁膜29は例えば酸化珪素膜で形成されている。
【0082】
前記容量素子C2は、下部電極、誘電体膜、上部電極の夫々を順次積み重ねた積層構造(STC構造:S tacked Capacitor)で構成されている。下部電極は、第3層目のポリシリコンパターン28で構成され、負荷用TFTQf1のゲート電極と兼用されている。上部電極は、第4層目のポリシリコンパターン31で構成され、基準電源配線(31A)と兼用されている。誘電体膜は、第3層目のポリシリコンパターン28と第4層目のポリシリコンパターン31との間に形成された層間絶縁膜29で構成されている。
【0083】
前記第2層目の多結晶珪素膜(ポリシリコンパターン25)は、例えば40[nm]程度の膜厚に設定されている。前記第3層目の多結晶珪素膜(ポリシリコンパターン28)は、例えば50[nm]程度の膜厚に設定されている。前記第4層目の多結晶珪素膜(ポリシリコンパターン31)は、例えば150[nm](即ち、0.15[μm])程度の膜厚に設定されている。つまり、本実施形態の半導体集積回路装置は4層ポリシリコン構造で構成され、最上層である第4層目の多結晶珪素膜31と第1層目の多結晶珪素膜11との間の中間層である第2層目の多結晶珪素膜25、第3層目の多結晶珪素膜28の夫々の膜厚は、最上層である第4層目の多結晶珪素膜31の膜厚の半分以下に設定されている。また、エミッタ領域であるn+型半導体領域32の深さは、0.05[μm]程度で構成され、エミッタ領域(32)の深さとエミッタ電極31Bの膜厚とを合わせたトータルエミッタ深さは、0.2[μm]以上で構成される。これにより、バイポーラトランジスタTrのベース電流(IB)を低減でき、バイポーラトランジスタTrのエミッタ接地電流利得(hFE=IC/IB)を向上することができる。即ち、バイポーラトランジスタTrの性能を向上できる。
【0084】
このように構成される転送用MOSFETQt1、Qt2、駆動用MOSFETQd1、Qd2の夫々は図4(平面レイアウト図)に示すように配置され、負荷用TFTQf1、Qf2、動作電源配線25A、25Bの夫々は図5(平面レイアウト図)に示すように配置され、容量素子C1、C2、基準電源配線31Aの夫々は図6(平面レイアウト図)に示すように配置されている。なお、図4乃至図6において、II−II線は図1のメモリセル形成領域での断面図に対応する。
【0085】
前記第3層目の一方のポリシリコンパターン28は、図1、図5及び図7(平面レイアウト図)に示す接続孔27を通して、負荷用TFTQf1のドレイン領域である第2層目の一方のポリシリコンパターン25、駆動用MOSFETQd2のゲート電極13、駆動用MOSFETQd1のドレイン領域であるn+型半導体領域17、転送用MOSFETQt1の一方のn+型半導体領域20の夫々に電気的に接続されている。つまり、容量素子C1の下部電極(ポリシリコンパターン28)、負荷用TFTQf2のゲート電極(ポリシリコンパターン28)、駆動用MOSFETQd2のゲート電極13、負荷用TFTQf1のドレイン領域(ポリシリコンパターン25)、駆動用MOSFETQd1のドレイン領域、転送用MOSFETQt1の一方のn+型半導体領域20の夫々は、1つの接続孔27によって電気的に接続されている。
【0086】
前記第3層目の他方のポリシリコンパターン28は、図5及び図7に示す接続孔27を通して、負荷用TFTQf2のドレイン領域である第2層目の他方のポリシリコンパターン25、駆動用MOSFETQd1のゲート電極13、駆動用MOSFETQd2のドレイン領域であるn+型半導体領域17、転送用MOSFETQt2の一方のn+型半導体領域20の夫々に電気的に接続されている。つまり、容量素子C2の下部電極(ポリシリコンパターン28)、負荷用TFTQf1のゲート電極(ポリシリコンパターン28)、駆動用MOSFETQd1のゲート電極13、負荷用TFTQf2のドレイン領域(ポリシリコンパターン25)、駆動用MOSFETQd2のドレイン領域、転送用MOSFETQt2の一方のn+型半導体領域20の夫々は、1つの接続孔27によって電気的に接続されている。なお、図7において、II−II線は、図1のメモリセル形成領域での断面図に対応する。
【0087】
前記第4層目のポリシリコンパターン31は、図6に示すように、第2層目のポリシリコンパターン25上及び第3層目のポリシリコンパターン28上を覆っている。つまり、第2層目の多結晶珪素膜25、第3層目の多結晶珪素膜28の夫々は、メモリセル形成領域内において、第4層目の多結晶珪素膜31で覆われている。
【0088】
前記第4層目のポリシリコンパターン31には、図1及び図6に示すように、層間絶縁膜33に形成された接続孔34を通して第1層目の金属配線35が電気的に接続されている。つまり、基準電源配線(ポリシリコンパターン31)31Aは、その上層に形成された金属配線35で各メモリセル毎に裏打ちされている。
【0089】
前記第1層目の金属配線35上には、図1及び図2に示すように、層間絶縁膜36が形成されている。層間絶縁膜36は例えばCVD法(Chemical Vapor Deposition)で堆積した酸化珪素膜で形成されている。
【0090】
前記層間絶縁膜36上には、図1及び図8(平面レイアウト図)に示すように、第2層目の金属配線であるデータ線DL1、DL2の夫々が形成されている。データ線DL1、DL2の夫々は例えばアルミニウム膜又はアルミニウム合金膜で形成されている。なお、図8において、II−II線は図1のメモリセル形成領域での断面図に対応する。
【0091】
前記データ線DL1、DL2の夫々は最終保護膜37で覆われている。この最終保護膜37は例えば窒化珪素膜で形成されている。
【0092】
前記第4層目のポリシリコンパターン31には、図6に示すように、その上層に形成された窒化珪素膜(最終保護膜37)から放出される水素をその下層に透過するための貫通孔31Cが設けられてる。この貫通孔31Cは、負荷用TFTQf1及びQf2上に形成されている。
【0093】
なお、前記ポリシリコンパターン31は、図1及び図7に示すように、接続孔30Aを通して駆動用MOSFETQd1のソース領域であるn+型半導体領域17に電気的に接続され、接続孔30Aを通して駆動用MOSFETQd2のソース領域であるn+型半導体領域17に電気的に接続されている。
【0094】
次に、前記半導体集積回路装置の製造方法について、図を用いて説明する。
【0095】
まず、p−型半導体基板1Aを用意する。
【0096】
次に、前記p−型半導体基板1Aのメモリセル形成領域の主面に深いn−型半導体領域2及び浅いp型半導体領域4A、バイポーラ形成領域の主面に浅いn+型半導体領域3A、nMOS形成領域の主面に浅いp型半導体領域4B、pMOS形成領域の主面に浅いn+型半導体領域3Bの夫々を選択的に形成する。
【0097】
次に、前記p−型半導体基板1Aの主面上にエピタキシャル成長法でエピタキシャル層1Bを成長させる。この工程において、深い埋込型のn−型半導体領域2、浅い埋込型のp型半導体領域4A、4B、浅い埋込型のn+型半導体領域3A、3Bの夫々が形成される。
【0098】
次に、前記埋込型のn+型半導体領域3Aの主面上にn型ウエル領域5A、前記埋込型のp型半導体領域4Aの主面上にp型ウエル領域6A、前記埋込型のn+型半導体領域3Bの主面上にn型ウエル領域5B、前記埋込型のp型半導体領域4Bの主面上にp型ウエル領域6Bの夫々を選択的に形成する。
【0099】
次に、熱酸化法を使用し、前記エピタキシャル層1Bの主面上にフィールド絶縁膜7を形成する。
【0100】
次に、前記n型ウエル領域5Aの主面に、コレクタコンタクト領域であるn+型半導体領域8を形成する。この後、前記p型ウエル領域6Aにp型半導体領域(Burred−p)9を形成する。
【0101】
ここまでの製造工程を図9(要部断面図)及び図10(要部断面図)に示す。
【0102】
次に、前記p型ウエル領域6A、n型ウエル領域5A、p型ウエル領域6B、n型ウエル領域5Bの夫々の主面上にゲート絶縁膜10を形成する。
【0103】
次に、前記ゲート絶縁膜10の夫々の主面上にゲート電極13を形成すると共に、このゲート電極13の上面にキャップ絶縁膜14を形成する。ゲート電極13は、第1層目の多結晶珪素膜11及びその主面上に積層された高融点金属膜12で形成される。高融点金属膜12は例えばタングステンシリサイド(WSi2)膜で形成される。キャップ絶縁膜14は例えばCVD法で堆積した酸化珪素膜で形成される。第1層目の多結晶珪素膜11は例えば80[nm]程度の膜厚に設定され、高融点金属膜12は例えば80[nm]程度の膜厚に設定され、キャップ絶縁膜14は例えば100[nm]程度の膜厚に設定される。なお、キャップ絶縁膜14、高融点金属膜12、多結晶珪素膜11の夫々は、同一のフォトレジストマスクを用いて加工される。
【0104】
次に、前記n型ウエル領域5Bの主面に一対のn型半導体領域(nポケット領域)15を形成すると共に、ソース領域及びドレイン領域である一対のp型半導体領域16を形成する。この一対のn型半導体領域15、一対のp型半導体領域16の夫々はゲート電極13に対して自己整合で形成される。
【0105】
次に、前記p型ウエル領域6Aの駆動用MOS形成領域の主面にソース領域及びドレイン領域である一対の深いn型半導体領域17を形成する。この一対の深いn型半導体領域17の夫々は、ゲート電極13に対して自己整合でn型不純物(例えば燐(P))を導入することにより形成される。深いn型半導体領域17は、駆動用MOSFETの相互コンダクタンスgmを増加することができると共に、ゲート電極13に対するドレイン領域のオバーラップ長を増加することができるので、耐α線強度を高めることができる。この工程において、駆動用MOSFETQd1、Qd2の夫々がほぼ完成する。
【0106】
ここまでの製造工程を図11(要部断面図)及び図12(要部断面図)に示す。
【0107】
次に、前記p型ウエル領域6Aの転送用MOS形成領域の主面にソース領域及びドレイン領域である一対のn型半導体領域18を形成すると共に、p型ウエル領域6Bの主面にソース領域及びドレイン領域である一対のn型半導体領域18を形成する。この一対のn型半導体領域18の夫々は、ゲート電極13に対して自己整合でn型不純物(例えばP)を導入することにより形成される。
【0108】
ここまでの製造工程を図13(要部断面図)及び図14(要部断面図)に示す。
【0109】
次に、前記ゲート電極13の側壁面上にサイドウォールスペーサ19を形成する。サイドウォールスペーサ19は、ゲート電極13上を含むエピタキシャル層1B上の全面に例えば酸化珪素膜からなる絶縁膜を形成した後、この絶縁膜に異方性エッチングを施すことにより形成される。
【0110】
次に、前記p型ウエル領域6Aの転送用MOS形成領域の主面にソース領域及びドレイン領域である一対のn+型半導体領域20、前記p型ウエル領域6Bの主面にソース領域及びドレイン領域である一対のn+型半導体領域20の夫々を形成する。この一対のn+型半導体領域20の夫々は、サイドウォールスペーサ19に対して自己整合でn型不純物(例えばAs)を導入することにより形成される。この工程において、nチャネルMOSFETQn、転送用MOSFETQt1、Qt2の夫々がほぼ完成する。
【0111】
次に、前記n型ウエル領域5Bの主面にソース領域及びドレイン領域である一対のp+型半導体領域21を形成すると共に、前記n型ウエル領域5Aの主面に高濃度ベース領域であるp+型半導体領域21の夫々を形成する。一対のp+型半導体領域21の夫々は、サイドウォールスペーサ19に対して自己整合でp型不純物(例えばB)を導入することにより形成される。高濃度ベース領域であるp+型半導体領域21はp型不純物を選択的に導入することにより形成される。この工程において、pチャネルMOSFETQpがほぼ完成する。
【0112】
次に、前記n型ウエル領域5Aの主面に真性ベース領域であるp型半導体領域22を形成する。このp型半導体領域22はp型不純物(例えばBF2)を選択的に導入することにより形成される。
【0113】
ここまでの製造工程を図15(要部断面図)及び図16(要部断面図)に示す。
【0114】
次に、前記エピタキシャル層1B上の全面に層間絶縁膜23を形成する。層間絶縁膜23は、例えば100[nm]程度の膜厚に設定された酸化珪素膜で形成される。
【0115】
次に、前記層間絶縁膜23にpチャネルMOSFETQpのソース領域であるn+型半導体領域21の一部の表面を露出させる接続孔24を形成する。
【0116】
次に、前記接続孔24上を含む層間絶縁膜23上の全面に第2層目の多結晶珪素膜25を形成する。第2層目の多結晶珪素膜25は例えば40[nm]程度の膜厚に設定される。
【0117】
次に、前記多結晶珪素膜25のTFT形成領域を除くその周囲の領域にp型不純物(例えばBF2)をイオン打込み法で選択的に導入する。
【0118】
ここまでの製造工程を図17(要部断面図)及び図18(要部断面図)に示す。
【0119】
次に、前記多結晶珪素膜25にパターンニングを施し、2つのポリシリコンパターン25を形成する。一方のポリシリコンパターン25は、動作電源配線25Aとして使用されると共に、負荷用MOSFETQf1のチャネル形成領域、ソース領域及びドレイン領域として使用される。他方のポリシリコンパターン25は、動作電源配線25Bとして使用されると共に、負荷用MOSFETQf2のチャネル形成領域、ソース領域及びドレイン領域として使用される。なお、2つのポリシリコンパターン25の平面レイアウトは図5に示す通りである。
【0120】
次に、前記一方のポリシリコンパターン25にTFTQf1のソース領域及ドレイン領域を形成すると共に、他方のポリシリコンパターン25にTFTQf2のソース領域及びドレインを形成する。これらのソース領域及びドレイン領域は、p型不純物(例えばBF2)をイオン打込み法で選択的に導入することにより形成される。
【0121】
ここまでの製造工程を図19(要部断面図)及び図20(要部断面図)に示す。
【0122】
次に、前記ポリシリコンパターン25上を含むエピタキシャル層1B上の全面に、TFTQf1、Qf2の夫々のゲート絶縁膜である層間絶縁膜26を形成する。層間絶縁膜26は、例えば40[nm]程度の膜厚に設定された酸化珪素膜で形成される。
【0123】
次に、前記一方のポリシリコンパターン25のドレイン領域、駆動用MOSFETQt2のゲート電極13、駆動用MOSFETQd1のドレイン領域であるn+型半導体領域17、転送用MOSFETQt1の一方のn+型半導体領域20の夫々の一部の表面を露出させる接続孔27を形成すると共に、前記他方のポリシリコンパターン25のドレイン領域、駆動用MOSFETQt1のゲート電極13、駆動用MOSFETQd2のドレイン領域であるn+型半導体領域17、転送用MOSFETQt2の一方のn+型半導体領域20の夫々の一部の表面を露出させる接続孔27を形成する。
【0124】
次に、前記接続孔27上を含む層間絶縁膜26上の全面に第3層目の多結晶珪素膜28を形成する。この多結晶珪素膜28は例えば50[nm]程度の膜厚に設定される。
【0125】
次に、前記多結晶珪素膜28にパターンニングを施し、転送用TFTQf1のゲート電極であり、かつ容量素子C1の下部電極であるポリシリコンパターン28を形成すると共に、転送用TFTQf2のゲート電極であり、かつ容量素子C2の下部電極であるポリシリコンパターン28を形成する。この工程において、転送用TFTQf1、Qf2の夫々がほぼ完成する。なお、2つのポリシリコンパターン28の平面レイアウトは図5に示す通りである。
【0126】
ここまでの製造工程を図21(要部断面図)及び図22(要部断面図)に示す。
【0127】
次に、前記ポリシリコンパターン28上を含む層間絶縁膜26上の全面に、容量素子C1、C2の夫々の誘電体膜である層間絶縁膜29を形成する。層間絶縁膜29は例えば20[nm]程度の膜厚に設定された酸化珪素膜で形成される。
【0128】
次に、前記駆動用MOSFETQd1のソース領域であるn+型半導体領域17の一部の表面を露出させる接続孔30A、前記駆動用MOSFETQd2のソース領域であるn+型半導体領域17の一部の表面を露出させる接続孔30Aの夫々を形成すると共に、真性ベース領域であるp型半導体領域22の一部の表面を露出させるエミッタ開口30Bを形成する。
【0129】
次に、前記接続孔30A上及びエミッタ開口30B上を含む層間絶縁膜29上の全面に第4層目の多結晶珪素膜31を形成する。この多結晶珪素膜31は例えば150[nm]程度の膜厚に設定される。この多結晶珪素膜31には、抵抗値を低減する目的及びバイポーラトランジスタTrのエミッタ領域(n+型半導体領域32)を形成する目的として、その堆積中にn型不純物(例えばP)又はその堆積後にn型不純物(例えばAs)が導入される。
【0130】
次に、前記多結晶珪素膜31にパターンニングを施し、容量素子C1、容量素子C2の夫々の上部電極であり、かつ基準電源配線(31A)であるポリシリコンパターン31を形成すると共に、エミッタ電極31Bを形成する。ポリシリコンパターン31は、メモリセル形成領域において、第2層目のポリシリコンパターン25上及び第3層目のポリシリコンパターン28上を覆っている。また、ポリシリコンパターン31には、その上層に形成された窒化珪素膜から放出される水素をその下層に透過するための貫通孔31Cが形成される。なお、ポリシリコンパターン31の平面レイアウトは図6に示す通りである。また、実施形態3で説明するが、ポリシリコンパターン31、容量素子C1、C2の夫々の上部電極及び基準電源配線(31A)は、エミッタ電極31Bを除いてサリサイド化しておくと、Alシャントの必要がなくなり、高密度化を図ることができる。ここで、エミッタ電極31Bのサリサイド化を回避する理由は、ベース電流の増加を防止するためである。
【0131】
次に、熱拡散処理を施し、前記エミッタ電極31Bに導入されたn型不純物を真性ベース領域であるp型半導体領域22の主面に拡散し、エミッタ領域の深さが0.05[μm]程度になるように、エミッタ領域であるn+型半導体領域32を形成する。この工程により、バイポーラトランジスタTrがほぼ完成する。
【0132】
ここまでの製造工程を図23(要部断面図)及び図24(要部断面図)に示す。
【0133】
次に、前記ポリシリコンパターン31上及びエミッタ電極31B上を含むエピタキシャル層1B上の全面に層間絶縁膜33を形成する。この層間絶縁膜33は例えばCVD法で堆積した酸化珪素膜で形成される。
【0134】
次に、前記ポリシリコンパターン31の一部の表面を露出させる接続孔34、前記転送用MOSFETQt1の他方のn+型半導体領域20の一部の表面を露出させる接続孔34、前記高濃度ベース領域であるp+型半導体領域21の一部の表面を露出させる接続孔34、前記エミッタ電極31Bの一部の表面を露出させる接続孔34、コレクタコンタクト領域であるn+型半導体領域8の一部の表面を露出させる接続孔34、前記nチャネルMOSFETQnの一方のn+型半導体領域20の一部の表面を露出させる接続孔34及び他方のn+型半導体領域20の一部の表面を露出させる接続孔34、前記pチャネルMOSFETQpの一方のp+型半導体領域21の一部の表面を露出させる接続孔34及び他方のp+型半導体領域21の一部の表面を露出させる接続孔34等を形成する。
【0135】
ここまでの製造工程を図25(要部断面図)及び図26(要部断面図)に示す。
【0136】
次に、前記層間絶縁膜33上に第1層目の金属配線35を形成する。この工程において、基準電源配線(ポリシリコンパターン31)31Aは、その上層に形成された金属配線35で各メモリセルM毎に裏打ちされる。
【0137】
次に、前記金属配線35上を含む層間絶縁膜33上の全面に層間絶縁膜36を形成する。
【0138】
次に、前記層間絶縁膜36上に第2層目の金属配線であるデータ線DL1、DL2の夫々を形成する。
【0139】
次に、前記データ線DL1上及びDL2上を含む層間絶縁膜36上の全面に最終保護膜37を形成することにより、図1及び図2に示す半導体集積回路装置がほぼ完成する。最終保護膜は窒化珪素膜で形成される。
【0140】
なお、前記第4層目の多結晶珪素膜31の形成工程において、n型不純物として砒素(As)を使用した場合、その後の熱処理によるシャロー化で急峻な濃度プロファイルのn+型半導体領域32を形成することができ、バイポーラトランジスタTrの高性能化を図ることができる。また、n型不純物として燐(P)を使用した場合、多結晶珪素膜31中に均一にn型不純物が分布し、下地と多結晶珪素膜31との接続における接続抵抗(コンタクト抵抗)を低減することができるので、接続孔の占有面積を縮小することができ、これに相当する分、メモリセルの占有面積を縮小することができる。
【0141】
このように、本実施形態によれば以下の作用効果が得られる。
【0142】
負荷用TETQf1(又はQf2)のチャネル形成領域及び動作電源配線25A(又は25B)として使用する最上層より2つ下層の多結晶珪素膜25の膜厚は厚くする必要がないので、最上層より1つ下層の多結晶珪素膜28の下地段差を大幅に低減でき、この1つ下層の多結晶珪素膜28を加工する時のオーバーエッチング量を少なくすることができる。従って、1つ下層の多結晶珪素膜28と2つ下層の多結晶珪素膜25との間の層間絶縁膜26を薄くすることができ、この層間絶縁膜26をゲート絶縁膜とする負荷用TFTQf1(又はQf2)の高性能化を図ることができる。
【0143】
また、中間層の多結晶珪素膜25及び28は最上層の多結晶珪素膜31で覆われているので、最上層の多結晶珪素膜31と1つ下層の多結晶珪素膜28との間の層間絶縁膜29は、最上層の多結晶珪素膜31を加工する時のオーバーエッチングによって削られることがない。従って、最上層の多結晶珪素膜31と1つ下層の多結晶珪素膜28との間の層間絶縁膜29を薄くすることができ、この層間絶縁膜29を誘電体膜とする容量素子C1(又はC2)の高性能化を図ることができる。
【0144】
また、最上層の多結晶珪素膜31の被エッチング部の下地段差は、駆動用MOSFETQd1、Qd2、転送用MOSFETQt1、Qt2等のバルクMOSFETのゲート電極13による段差やフィールド絶縁膜7による段差しか存在しないので、安定して加工することができ、メモリセルの加工マージンを確保することができる。
【0145】
また、最上層の多結晶珪素膜31で基準電源配線(31A)を形成するので、中間層の多結晶珪素膜からなるポリシリコンパターン25、ポリシリコンパターン28や活性領域パターンの配置に依存されることなく、基準電源配線(31A)とその上層に形成された金属配線35とを接続する接続孔34を任意の位置に配置することができる。従って、メモリセルMの占有面積を増加することなく、メモリセルMのグランド寄生抵抗を低減することができるので、メモリセルMの書き込み動作及び読み出し動作の安定化を図ることができる。
【0146】
また、最上層の多結晶珪素膜31に設けられた貫通孔31Cを通してその上層に形成された最終保護膜37から放出される水素を負荷用TFTQf1、Qf2の夫々に透過することができるので、負荷用TFTQf1、Qf2の夫々のOn/Off特性を高めることができる。
【0147】
また、容量素子C1の下部電極(ポリシリコンパターン28)、負荷用TFTQf2のゲート電極(ポリシリコンパターン28)、駆動用MOSFETQd2のゲート電極13、負荷用TFTQf1のドレイン領域(ポリシリコンパターン25)、駆動用MOSFETQd1のドレイン領域、転送用MOSFETQt1の一方のn+型半導体領域20の夫々を1つの接続孔27によって電気的に接続し、容量素子C2の下部電極(ポリシリコンパターン28)、負荷用TFTQf1のゲート電極(ポリシリコンパターン28)、駆動用MOSFETQd1のゲート電極13、負荷用TFTQf2のドレイン領域(ポリシリコンパターン25)、駆動用MOSFETQd2のドレイン領域、転送用MOSFETQt2の一方のn+型半導体領域20の夫々を1つの接続孔27によって電気的に接続したので、上層と下層とを接続する接続孔の数を低減することができ、これに相当する分、メモリセルMの占有面積(セルサイズ)を縮小することができる。また、各素子間を電気的に接続する引き回し配線(セル内配線)を簡略化することができるので、メモリセルの書き込み動作及び読み出し動作の高速化を図ることができる。
【0148】
(実施形態2)
本発明の実施形態2である半導体集積回路装置の概略構成を図27(要部断面図)及び図28(要部断面図)に示す。なお、図27及び図28において、図を見易くするため、断面のハッチング(平行斜線)は図示を省略している。
【0149】
図27及び図28に示すように、半導体集積回路装置は、例えば、p−型半導体基板1Aの主面上にエピタキシャル層1Bが形成された半導体基体を主体に構成されている。この半導体基体のメモリセル形成領域にはメモリセルMが搭載され、バイポーラ形成領域にはバイポーラトランジスタTrが搭載され、nMOS形成領域にはnチャネルMOSFETQnが搭載され、pMOS形成領域にはpチャネルMOSFETQpが搭載されている。
【0150】
前記nチャネルMOSFETQnは、図27に示すように、フィールド絶縁膜7で周囲を規定されたp型ウエル領域6Bの主面に構成されている。nチャネルMOSFETQnのソース領域及びドレイン領域である一対のn+型半導体領域20の夫々には電極31Nが電気的に接続され、この電極31Nには層間絶縁膜33に形成された接続孔34を通して配線35が電気的に接続されている。電極31Nは第4層目の多結晶珪素膜で形成されている。配線35は第1層目の金属膜で形成されている。この第1層目の金属膜は、図示していないが、例えば、下層のチタンタングステン(TiW)膜(又はチタンナイトライド(TiN)膜)、中間層のアルミニウム合金膜、上層のTiW膜(又はTiN膜)の夫々を順次積層した3層構造で構成されている。下層のTiW膜は、エレクトロマイグレーション耐性の向上、ストレスマイグレーション耐性の向上等を主目的として形成される。中間層のアルミニウム合金膜は、例えば、エレクトロマイグレーション耐性の向上を目的としてCuが添加されると共に、アルミニウム粒子と珪素粒子との相互拡散の低減化を目的としてSiが添加されたアルミニウム合金膜で形成される。上層のTiW膜は、中間層のアルミニウム合金膜の表面に発生するアルミヒルロックの防止、中間層のアルミニウム合金膜の表面の反射率の低減化等を主目的として形成される。
【0151】
前記pチャネルMOSFETQpは、図27に示すように、フィールド絶縁膜7で周囲を規定されたn型ウエル領域5Bの主面に構成されている。pチャネルMOSFETQpのソース領域及びドレイン領域である一対のp+型半導体領域21の夫々には、層間絶縁膜33に形成された接続孔34を通して第1層目の金属膜からなる配線35が電気的に接続されている。また、メモリセルアレーに隣接するpチャネルMOSFETQpのソース側のp+型半導体領域21には、接続孔(図示せず)を通して第2層目の多結晶珪素からなるポリシリコンパターン25が電気的に接続され、メモリセルへのVcc給電がなされている。
【0152】
前記nチャネルMOSFETQn、pチャネルMOSFETQpの夫々のゲート電極13は、第1層目の多結晶珪素膜11及びその主面上に形成された高融点金属膜12で形成されている。高融点金属膜12は、例えばタングステンシリサイド(WSix)膜で形成されている。これらのゲート電極13の上面はキャップ絶縁膜で覆われている。
【0153】
前記バイポーラトランジスタTrは、図28に示すように、フィールド絶縁膜7で周囲を規定されたn型ウエル領域5Aの主面に構成されている。このバイポーラトランジスタTrは、n型ウエル領域5A(エピタキシャル層1B)の主面からその深さ方向に向ってn型エミッタ領域、p型ベース領域、n型コレクタ領域の夫々を順次配列したnpn型で構成されている。
【0154】
前記n型コレクタ領域のコレクタコンタクト領域であるn+型半導体領域8には、層間絶縁膜33に形成された接続孔34を通して第1層目の金属膜からなる配線35が電気的に接続されている。
【0155】
前記p型ベース領域の高濃度ベース領域であるp+型半導体領域21には、層間絶縁膜33に形成された接続孔34を通して第1層目の金属膜からなる配線35が電気的に接続されている。
【0156】
前記n型エミッタ領域であるn+型半導体領域32には、エミッタ開口30Bを通してエミッタ電極(31B)が電気的に接続されている。エミッタ電極(31B)は第4層目の多結晶珪素膜31で形成されている。第4層目の多結晶珪素膜31には、抵抗値を低減する目的及びn+型半導体領域32を形成する目的として、その堆積中にn型不純物(例えばP)又はその堆積後にn型不純物(例えばAs)が導入される。つまり、エミッタ領域であるn+型半導体領域32は、エミッタ電極31Bに導入されたn型不純物をp型半導体領域22の主面に拡散することにより形成される。エミッタ電極31Bには層間絶縁膜33に形成された接続孔34を通して第1層目の金属膜からなる配線35が電気的に接続されている。
【0157】
前記メモリセルMは、図3(等価回路図)に示すように、2つのインバータ回路からなるフリップフロップ回路及び2個の転送用MOSFETQt1、Qt2で構成されている。一方のインバータ回路は駆動用MOSFETQd1及び負荷用TFTQf1で構成されている。他方のインバータ回路は駆動用MOSFETQd2及び負荷用TFTQf2で構成されている。
【0158】
前記転送用MOSFETQt1は、フリップフロップ回路の蓄積ノード(記憶ノード)部Aとデータ線DL1との間に配置され、ワード線WLにより動作が制御される。また、前記転送用MOSFETQt2は、フリップフロップ回路の蓄積ノード(記憶ノード)部Bとデータ線DL2との間に配置され、ワード線WLにより動作が制御される。転送用MOSFETQt1の一方の半導体領域は蓄積ノード部Aに接続され、その他方の半導体領域はデータ線DL1に接続され、そのゲート電極はワード線WLに接続されている。転送用MOSFETQt2の一方の半導体領域は蓄積ノード部Bに接続され、その他方の半導体領域はデータ線DL2に接続され、そのゲート電極はワード線WLに接続されている。
【0159】
前記駆動用MOSFETQd1、負荷用TFTQf1の夫々のゲート電極はフリップフロップ回路の蓄積ノード部Bに接続され、駆動用MOSFETQd2、負荷用TFTQf2の夫々のゲート電極はフリップフロップ回路の蓄積ノード部Aに接続されている。
【0160】
前記負荷用TFTQf1のソース領域には、動作電位(例えば3.3[V])Vccに固定された動作電源配線25Aが電気的に接続されている。また、負荷用TFTQf2のソース領域には、動作電位Vccに固定された動作電源配線25Bが電気的に接続されている。
【0161】
前記駆動用MOSFETQd1、Qd2の夫々のソース領域には、基準電位(例えば0[V])Vssに固定された基準電源配線31Aが電気的に接続されている。
【0162】
前記フリップフロップ回路の蓄積ノード部Aには容量素子C1が付加されている。また、前記フリップフロップ回路の蓄積ノード部Bには容量素子C2が付加されている。
【0163】
前記転送用MOSFETQt1は、図27に示すように、フィールド絶縁膜7で周囲を規定されたp型ウエル領域6Aの主面に構成されている。この転送用MOSFETQt1のゲート電極13は、前述のnチャネルMOSFETQnのゲート電極13と同一工程で形成されている。転送用MOSFETQt1の他方のn+型半導体領域20には、層間絶縁膜33に形成された接続孔34を通して第1層目の金属膜からなる配線35Mが電気的に接続されている。
【0164】
前記転送用MOSFETQt2は、同図に示していないが、転送用MOSFETQt1と同様に構成されている。
【0165】
前記駆動用MOSFETQd2は、同図に詳細に示していないが、フィールド絶縁膜7で周囲を規定されたp型ウエル領域6Aの主面に構成されている。この駆動用MOSFETQd2のゲート電極13は、前述の転送用MOSFETQt1のゲート電極13と同一工程で形成されている。
【0166】
前記駆動用MOSFETQd1は、同図に示していないが、駆動用MOSFETQd2と同様に構成されている。
【0167】
前記負荷用TFTQf1は、チャネル形成領域、ゲート絶縁膜、ゲート電極、ソース領域及びドレイン領域で構成されている。ゲート電極は第3層目の多結晶珪素膜からなるポリシリパターン28で構成されている。チャネル形成領域、ソース領域及びドレイン領域は第2層目の多結晶珪素膜からなるポリシリコンパターン25に形成されている。ゲート絶縁膜は第2層目のポリシリコンパターン25と第3層目のポリシリコンパターン28との間に形成された層間絶縁膜26で構成されている。なお、第2層目のポリシリコンパターン25は、層間絶縁膜23によってゲート電極13と電気的に分離されている。
【0168】
前記負荷用TFTQf2は、同図に示していないが、負荷用TFTQf1と同様に構成されている。
【0169】
前記動作電源配線25Aは第2層目のポリシリコンパターン25で構成されている。この動作電源配線25Aは、第2層目のポリシリコンパターン25に形成された負荷用TFTQf1のソース領域に電気的に接続されている。また、前記動作電源配線25Bは第2層目のポリシリコンパターン25で構成されている。この動作電源配線25Bは、第2層目のポリシリコンパターン25に形成された負荷用TFTQf2のソース領域に電気的に接続されている。
【0170】
前記容量素子C1は、下部電極、誘電体膜、上部電極の夫々を順次積み重ねた積層構造(STC構造:S tacked Capacitor)で構成されている。下部電極は、第3層目の多結晶珪素膜からなるポリシリコンパターン28で構成され、負荷用TFTQf2のゲート電極と兼用されている。上部電極は、第4層目の多結晶珪素膜からなるポリシリコンパターン31で構成され、基準電源配線(31A)と兼用されている。誘電体膜は、第3層目のポリシリコンパターン28と第4層目のポリシリコンパターン31との間に形成された層間絶縁膜29で構成されている。層間絶縁膜29は例えば酸化珪素膜で形成されている。
【0171】
前記容量素子C2は、下部電極、誘電体膜、上部電極の夫々を順次積み重ねた積層構造(STC構造:S tacked Capacitor)で構成されている。下部電極は、第3層目のポリシリコンパターン28で構成され、負荷用TFTQf1のゲート電極と兼用されている。上部電極は、第4層目のポリシリコンパターン31で構成され、基準電源配線(31A)と兼用されている。誘電体膜は、第3層目のポリシリコンパターン28と第4層目のポリシリコンパターン31との間に形成された層間絶縁膜29で構成されている。
【0172】
前記第2層目の多結晶珪素膜(ポリシリコンパターン25)は、例えば40[nm]程度の膜厚に設定されている。前記第3層目の多結晶珪素膜(ポリシリコンパターン28)は、例えば50[nm]程度の膜厚に設定されている。前記第4層目の多結晶珪素膜(ポリシリコンパターン31)は、例えば150[nm](即ち、0.15[μm])程度の膜厚に設定されている。つまり、本実施形態の半導体集積回路装置は4層ポリシリコン構造で構成され、最上層である第4層目の多結晶珪素膜31と第1層目の多結晶珪素膜11との間の中間層である第2層目の多結晶珪素膜25、第3層目の多結晶珪素膜28の夫々の膜厚は、最上層である第4層目の多結晶珪素膜31の膜厚の半分以下に設定されている。
【0173】
前記転送用MOSFETQt1、Qt2、駆動用MOSFETQd1、Qd2の夫々は図29(平面レイアウト図)に示すように配置され、負荷用TFTQf1、Qf2、動作電源配線25A、25B、容量素子C1、C2、基準電源配線31Aの夫々は図30及び図31(平面レイアウト図)に示すように配置されている。なお、図29乃至図31において、III−III線は図27のメモリセル形成領域での断面図に対応する。
【0174】
前記第3層目の一方のポリシリコンパターン28は、図27、図29及び図30(平面レイアウト図)に示す接続孔27を通して、負荷用TFTQf1のドレイン領域である第2層目の一方のポリシリコンパターン25、駆動用MOSFETQd2のゲート電極13、駆動用MOSFETQd1のドレイン領域であるn+型半導体領域17、転送用MOSFETQt1の一方のn+型半導体領域20の夫々に電気的に接続されている。つまり、容量素子C1の下部電極(ポリシリコンパターン28)、負荷用TFTQf2のゲート電極(ポリシリコンパターン28)、駆動用MOSFETQd2のゲート電極13、負荷用TFTQf1のドレイン領域(ポリシリコンパターン25)、駆動用MOSFETQd1のドレイン領域、転送用MOSFETQt1の一方のn+型半導体領域20の夫々は、1つの接続孔27によって電気的に接続されている。
【0175】
前記第3層目の他方のポリシリコンパターン28は、図29及び図30に示す接続孔27を通して、負荷用TFTQf2のドレイン領域である第2層目の他方のポリシリコンパターン25、駆動用MOSFETQd1のゲート電極13、駆動用MOSFETQd2のドレイン領域であるn+型半導体領域17、転送用MOSFETQt2の一方のn+型半導体領域20の夫々に電気的に接続されている。つまり、容量素子C2の下部電極(ポリシリコンパターン28)、負荷用TFTQf1のゲート電極(ポリシリコンパターン28)、駆動用MOSFETQd1のゲート電極13、負荷用TFTQf2のドレイン領域(ポリシリコンパターン25)、駆動用MOSFETQd2のドレイン領域、転送用MOSFETQt2の一方のn+型半導体領域20の夫々は、1つの接続孔27によって電気的に接続されている。
【0176】
前記第4層目のポリシリコンパターン31は、図27及び図30に示すように、第2層目のポリシリコンパターン25上及び第3層目のポリシリコンパターン28上を覆っている。つまり、第2層目の多結晶珪素膜25、第3層目の多結晶珪素膜28の夫々は、メモリセル形成領域内において、第4層目の多結晶珪素膜31で覆われている。
【0177】
前記第4層目のポリシリコンパターン31には、図27に示すように、層間絶縁膜33に形成された接続孔34を通して第1層目の金属膜からなる配線35Lが電気的に接続されている。つまり、基準電源配線(ポリシリコンパターン31)31Aは、その上層に形成された配線35Lで各メモリセル毎に裏打ちされている。
【0178】
前記第1層目の配線35L上には、図27に示すように、層間絶縁膜36が形成されている。この層間絶縁膜36上には、図27及び図32(平面レイアウト図)に示すように、第2層目の金属膜からなるデータ線DL1、DL2の夫々が形成されている。第2層目の金属膜は、前述の第1層目の金属膜と同様に、下層のTiW膜(又はTiN膜)、中間層のアルミニウム合金膜、上層のTiW膜(又はTiN膜)の夫々を順次積層した3層構造で構成されている。なお、図32において、III−III線は図27のメモリセル形成領域での断面図に対応する。
【0179】
前記第2層目のデータ線DL1上、DL2上の夫々には、図27に示すように、層間絶縁膜38が形成されている。この層間絶縁膜38上には、図27及び図32に示すように、第3層目の金属膜からなる分割ワード線(Devided Word Line)DWL、メインワード線(Global Word Line)GWLが形成されている。この分割ワード線DWLは、図示していないが、前述の転送用MOSFETQt1、Qt2の夫々のゲート電極13に一体化されたワード線WLに電気的に接続され、ワード線WLの裏打ち配線として使用されている。第3層目の金属膜は、前述の第1層目の金属膜と同様に、下層のTiW膜(又はTiN膜)、中間層のアルミニウム合金膜、上層のTiW膜(又はTiN膜)の夫々を順次積層した3層構造で構成されている。
【0180】
前記第3層目の分割ワード線DWL、メインワード線GWLの夫々は、例えば窒化珪素膜からなる最終保護膜37で覆われている。つまり、本実施形態の半導体集積回路装置は、3層金属配線構造で構成されている。
【0181】
前記第2層目のデータ線DL2には、図32に示すように、層間絶縁膜36に形成された接続孔41を通して一方の配線35Mが電気的に接続されている。この一方の配線35Mは転送用MOSFETQt1の一方のn+型半導体領域20に電気的に接続されている。また、第2層目のデータ線DL1には、図32に示すように、層間絶縁膜36に形成された接続孔41を通して他方の配線35Mが電気的に接続されている。この他方の配線35Mは転送用MOSFETQt2の一方のn+型半導体領域20に電気的に接続されている。
【0182】
前記層間絶縁膜36、38の夫々は、図示していないが、例えば、下層の酸化珪素膜、中間層の酸化珪素膜、上層の酸化珪素膜の夫々を順次積層した3層構造で構成されている。下層の酸化珪素膜は、例えば、ソースガスの主体としてテトラエソキシシラン(TEOS)ガス(有機シラン)を使用するプラズマCVD法で形成される。このTEOSガスを使用するプラズマCVD法は緻密でかつ良質な膜質の酸化珪素膜を形成することができる。中間層の酸化珪素膜は、例えば、層間絶縁膜の表面の平坦化を主目的として、SOG(Spin On Glass)法、即ち回転塗布法で塗布され、その後、ベーク処理、全面エッチバック処理が施される。上層の酸化珪素膜は、下層の酸化珪素膜と同様に、TEOSガスを使用するプラズマCVD法で形成される。前記層間絶縁膜33は、例えば、CVD酸化珪素膜と、BPSG膜(Boron Phospho Silicate Glass)を順次堆積して形成される。
【0183】
前記半導体集積回路装置は、図33(等価回路図)に示すように、入力用外部端子BP1と内部回路との間の結線経路に静電気破壊防止回路Cpを配置している。また、半導体集積回路装置は、図34(等価回路図)に示すように、内部回路と出力用外部端子BP2との間の結線経路に静電気破壊防止回路Cpを配置している。この静電気破壊防止回路Cpは、人為的取り扱いや組立プロセス中に人体、パッケージ若しくはデバイスに帯電された過大な静電気が入力用外部端子BP1、出力用外部端子BP2の夫々を通して内部回路にサージ電流として流れ込む所謂静電気破壊を防止する目的で配置される。静電気破壊防止回路Cpは、一般的に、サージ電流をなまらせる保護抵抗素子Rと、サージ電流を基板側に抜くMOSFETQkとで構成されている。
【0184】
前記MOSFETQkは、図28に示すように、フィールド絶縁膜7で周囲を規定されたp型ウエル領域6Bの主面に構成されている。このMOSFETQkは、主に、チャネル形成領域(p型ウエル領域6B)、ゲート絶縁膜10、ゲート電極13、ソース領域及びドレイン領域である一対のn型半導体領域17で構成されている。つまり、MOSFETQkは、前述の駆動用MOSFETQd2と同様に、nチャネル導電型のシングル・ドレイン構造で構成されている。このシングル・ドレイン構造のMOSFETQkは、LDD構造のMOSFETに比べてソース領域−ドレイン領域間のパンチスルー耐圧を低く設定することができ、サージ電流を基板側に容易に抜くことができる。
【0185】
前記半導体集積回路装置は、図35(ブロック図)に示すように、コントロールバッファ回路部COB、Xアドレスバッファ回路部XAB、入出力バッファ回路部IOB、Yアドレスバッファ回路部YAB、Yスイッチ回路部YSW、プリデコーダ回路部PDEC、センスアンプ回路部SA及び2つのメモリマットMATを備えている。2つのメモリマットMATの夫々の間にはメイン・ワード・ドライバー回路部(Global Word Driver)GWDが配置されている。
【0186】
前記コントロールバッファ回路部COBには、外部端子を通して、ライト・イネーブル信号、アウトプット・イネーブル信号、チップセレクト信号等が入力される。前記Xアドレスバッファ回路部XABには、外部端子を通してXアドレス信号が入力される。前記入出バッファ回路部IOBには外部端子を通して入出力信号が入力される。前記Yアドレスバッファ回路部YABには、外部端子を通してYアドレス信号が入力される。
【0187】
前記2つのメモリマットMATの夫々は、図35及び図36(図35の要部拡大ブロック図)に示すように、4つのメモリブロックMBで構成されている。この4つのメモリブロックMBのうち、メモリブロックMB1とメモリブメックMB2との間には分割ワード・ドライバー回路部(Devided Word Driver)DWDが配置され、メモリブロックMB3とメモリブロックMB4との間には分割ワード・ドライバー回路部DWDが配置されている。
【0188】
前記複数のメモリブロックMBの夫々には、前述のメモリセルMが複数個配置されている。また、複数のメモリブロックMBの夫々には、前述の分割ワード線DWLが複数本配置されている。この複数本の分割ワード線DWLの夫々はX方向に延在している。また、複数のメモリブロックMBの夫々には、前述のメインワード線GWLが複数本配置されている。この複数本のメインワード線GWLの夫々は、各メモリブロックMBを跨ってX方向に延在している。また、複数のメモリブロックMBの夫々には、図示していないが、前述のデータ線DL1及びDL2が複数本配置されている。この複数本のデータ線DL1及びDL2の夫々は、Y方向に延在している。
【0189】
次に、前記半導体集積回路装置の動作について、図35、図36及び図37(図36の要部拡大ブロック図)を用いて説明する。
【0190】
メモリセルMに記憶されたデータ(情報)を読み出す場合は、メイン・ワード・ドライバー回路部GWDにより、Xアドレスバッファ回路部XABの出力信号の論理をとって、メインワード線GWLが選択される。選択されたメインワード線GWLと、プリデコーダ回路部PDECを通したXアドレスバッファ回路XABの選択信号との論理を分割ワード・ドライバー回路部DWDでとって、各々の分割ワード線DWLが選択される。一方、Yアドレスバッファ回路部YABにより、読み出すベき列が選択され、読み出し状態となり、メモリセルMが選択されることになる。読み出されたメモリセルMのデータは、データ線を通してセンスアンプ部ASで増幅され、入出力バッファ回路部IOBを介して出力信号となる。なお、データの書き込みについては説明を省略する。
【0191】
このように、本実施形態2によれば、前述の実施形態1と同様の効果が得られる。
【0192】
(実施形態3)
本発明の実施形態3である半導体集積回路装置の概略構成を図38(要部断面図)及び図39(要部断面図)に示す。なお、図38及び図39において、図を見易くするため、断面のハッチング(平行斜線)は図示を省略している。
【0193】
図38及び図39に示すように、本実施形態の半導体集積回路装置は、2層金属配線構造で構成されている。配線35は第1層目の金属膜で形成されている。また、図38及び図40(平面レイアウト図)に示すデータ線DL1、データ線DL2の夫々は第1層目の金属膜で形成されている。また、分割ワード線DWL、メインワード線GWLの夫々は第2層目の金属膜で形成されている。
【0194】
前記半導体集積回路装置のメモリセル形成領域内において、図38及び図41(平面レイアウト図)に示すように、基準電源配線31Aの表面上にはシリサイド層31Sが形成されている。つまり、基準電源配線31Aは、第4層目の多結晶珪素膜31及びその表面上に形成されたシリサイド層31Sで形成されている。また、容量素子C1、C2の夫々の上部電極は、第4層目の多結晶珪素膜31及びその表面上に形成されたシリサイド層31Sで形成されている。なお、バイポーラトランジスタTrのエミッタ電極31Bの表面上にはシリサイド層31Sは形成されていない。
【0195】
前記基準電源配線31Aは、図42(平面パターン図)に示すように、メモリブロックMBの全域に形成され、基準電源配線31Aには、転送用MOSFETの他方の半導体領域とデータ線とを電気的に接続するためのスリット50が設けられている。
【0196】
前記シリサイド層31Sは、図42に示すように、基準電源配線31Aの縁(スリット50の近傍領域)を除く全域に形成されている。
【0197】
次に、前記半導体集積回路装置の製造方法について、図43乃至図48(要部断面図)を用いて説明する。なお、図43乃至図48において、図を見易くするため、断面のハッチング(平行斜線)は図示を省略している。
【0198】
まず、前述の実施形態1と同様の製造プロセスで、p−型半導体基板1Aの主面上に、nチャネルMOSFETQn、pチャネルMOSFETQp、転送用MOSFETQt1、Qt2、駆動用MOSFETQd1、Qd2、基準電源配線31A、負荷用TFTQf1、Qf2、容量素子C1、C2、バイポーラトランジスタTr及び静電気破壊防止回路のMOSFETQkを形成する。ここまでの製造工程を図43及び図44に示す。
【0199】
次に、前記基準電源配線31Aの表面上及びバイポーラトランジスタTrのエミッタ電極31Bの表面上を含む基板の全面に薄い絶縁膜(容量素子Cの誘電体膜)39を形成する。絶縁膜39は例えば酸化珪素膜で形成される。
【0200】
次に、前記基準電源配線31Aの領域に開口を有するマスク40を形成する。マスク40は例えばホトレジスト膜で形成される。このマスク40は、基準電源配線31Aの縁(スリットの近傍)を覆っている。
【0201】
次に、前記マスク40をエッチングマスクとして使用し、前記絶縁膜39にパターンニングを施して、基準電源配線31A上の絶縁膜39を除去する。この工程において、基準電源配線31Aの縁は絶縁膜39で覆われている。また、バイポーラトランジスタTrのエミッタ電極31Bの表面上は絶縁膜39で覆われている。また、nチャネルMOSFETQn、MOSFETQkの夫々の電極31Nの表面上は絶縁膜39で覆われている。ここまでの工程を図45及び図46に示す。
【0202】
次に、前記マスク40を除去する。
【0203】
次に、前記基準電源配線31Aの表面上を含む基板の全面に、チタン(Ti)膜、タングステン(W)膜、モリブデン(Mo)膜等の高融点金属膜を形成する。本実施形態において、高融点金属膜としては、例えばTi膜を使用し、スパッタ法で堆積する。
【0204】
次に、窒素雰囲気中で約500〜600[℃]程度の低温熱処理を施し、基準電源配線31AのSiと高融点金属膜のTiとを反応させて、基準電源配線31Aの表面上にシリサイド層31Sを形成する。この工程において、基準電源配線31Aの縁は絶縁膜39で覆われているので、基準電源配線31Aの縁にはシリサイド層31Sは形成されない。また、バイポーラトランジスタTrのエミッタ電極31Bの表面は絶縁膜39で覆われているので、エミッタ電極31Bの表面にはシリサイド層31Sは形成されない。つまり、シリサイド層31Sは、絶縁膜39に対して自己整合で形成される。また、この時の窒素雰囲気中の低温熱処理により、絶縁膜39上のTi膜はTiNx膜になる。
【0205】
次に、前記絶縁膜39上のTiNx膜を例えばウエットエッチング法で選択的に除去する。
【0206】
次に、約900〜1000[℃]程度の高温熱処理を施し、シリサイド層31Sの反応を促進させ、シリサイド層31Sの低抵抗化を図る。なお、シリサイド層31Sのシート抵抗は5Ω/□程度であり、不純物が導入された多結晶珪素膜31のシート抵抗は200Ω/□程度である。なお、このシリサイド化において、第4層目の多結晶珪素膜31の膜厚分全部をシリサイド化するのではなく、シリサイド層31Sの下に多結晶珪素膜31が残るようにシリサイド化する。即ち、第4層目の多結晶珪素膜31の表面上にシリサイド層31Sが形成されるようにする。第4層目の多結晶珪素膜31の膜厚分全部をシリサイド化した場合には、下層の容量素子の誘電体膜29の膜質が汚染等により劣化する恐れがあるが、このように、第4層目の多結晶珪素膜31上にシリサイド層31Sを形成することにより、シリサイド化による誘電体膜29の劣化を防止することができる。ここまでの工程を図47及び図48に示す。
【0207】
次に、層間絶縁膜33、接続孔34、第1層目の金属膜からなる配線35、第1層目の金属膜からなるデータ線DL1及びDL2、層間絶縁膜36、分割ワード線DWL、メインワード線GWL、最終保護膜37の夫々を形成することにより、図38及び図39に示す本実施形態の半導体集積回路装置がほぼ完成する。
【0208】
このように、本実施形態3によれば、前述の実施形態1と同様の効果が得られる。
【0209】
また、基準電源配線31Aの表面上にシリサイド層31Sを形成することにより、基準電源配線31Aの低抵抗化を図ることができるので、前述の実施形態2のように、第2層目の金属膜からなる配線35で基準電源配線31Aを裏打ちする必要がなく、裏打ち用の配線35を廃止することができる。従って、ワード線DL1及びDL2を第1層目の金属膜で形成し、分割ワード線DWL及びメインワード線GWLを第2層目の金属膜で形成することができるので、半導体集積回路装置を2層金属配線構造で構成することができる。この結果、3層金属配線構造に比べて、1層の層間絶縁膜(3層構造)及び1層の金属膜(3層構造)に相当する分、製造工程数を低減することができるので、半導体集積回路装置の歩留まりを高めることができる。
【0210】
また、駆動用MOSFETQdと負荷用TFTQfとで構成されるインバータ回路の蓄積ノード部に容量素子Cが付加されたメモリセルM及びバイポーラトランジスタTrを有する半導体集積回路装置の製造方法において、前記駆動用MOSFETQdのソース領域(n+型半導体領域17)に接続され、かつ前記容量素子Cの上部電極と兼用される基準電源配線31A及び前記バイポーラトランジスタTrのエミッタ領域(n+型半導体領域32)に接続されるエミッタ電極31Bを最上層の多結晶珪素膜31で形成する工程と、前記基準電源配線31Aの縁及び前記エミッタ電極31Bの表面上を被覆する絶縁膜39を形成する工程と、前記基準電源配線31Aの表面上に前記絶縁膜39に対して自己整合でシリサイド層31Sを形成する工程とを備える。これにより、エミッタ電極31Bの表面は絶縁膜39で覆われているので、エミッタ電極31Bの表面上にはシリサイド層31Sは形成されない。シリサイド層31Sは、多結晶珪素膜のSiと高融点金属膜の金属原子との反応によって形成されるので、エミッタ電極31Bの表面上にシリサイド層31Sが形成された場合、実質的なエミッタ電極31Bの膜厚が低下し、エミッタ領域の深さとエミッタ電極31Bの膜厚とを合わせたトータルエミッタ深さが正孔の拡散長より短くなる。しかし、前述のように、エミッタ電極31Bの表面上にはシリサイド層31Sは形成されないので、トータルエミッタ深さを正孔の拡散長の約2倍以上にすることができ、バイポーラトランジスタTrの電流増幅率を確保することができる。
【0211】
また、基準電源配線31Aの縁は絶縁膜39で覆われているので、基準電源配線31Aの縁にはシリサイド層31Sは形成されない。従って、容量素子Cの上部電極と下部電極との間の誘電体膜がシリサイド層31Sによって汚染されるのを防止することができるので、容量素子Cの信頼性を高めることができる。
【0212】
(実施形態4)
本発明の実施形態4である半導体集積回路装置の概略構成を図49(要部断面図)及び図50(要部断面図)に示す。なお、図49及び図50において、図を見易くするため、断面のハッチング(平行斜線)は図示を省略している。
【0213】
図49及び図50に示すように、本実施形態の半導体集積回路装置は、2層金属配線構造で構成されている。配線35及びデータ線DLは第1層目の金属膜で形成されている。また、また、分割ワード線DWL、メインワード線GWLの夫々は第2層目の金属膜で形成されている。
【0214】
基準電源配線31Aの表面上にはシリサイド層31Sが形成されている。また、nチャネルMOSFETQnのソース領域及びドレイン領域である一対のn+型半導体領域20の表面上にはシリサイド層31Sが形成されている。また、pチャネルMOSFETQpのソース領域及びドレイン領域である一対のp+型半導体領域21の表面上にはシリサイド層31Sが形成されている。また、転送用MOSFETQtの他方のn+型半導体領域20の表面上にはシリサイド層31Sが形成されている。また、バイポーラトランジスタTrの高濃度ベース領域であるp+型半導体領域21の表面上及びコレクタコンタクト領域であるn+型半導体領域8の表面上にはシリサイド層31Sが形成されている。なお、バイポーラトランジスタTrのエミッタ電極31Bの表面上にはシリサイド層31Sは形成されていない。また、静電気破壊防止回路のMOSFETQkのソース領域及びドレイン領域である一対のn型半導体領域17の表面上にはシリサイド層31Sは形成されていない。
【0215】
次に、前記半導体集積回路装置の製造方法について、図51乃至図54(要部断面図)を用いて説明する。なお、図51乃至図54において、図を見易くするため、断面のハッチング(平行斜線)は図示を省略している。
【0216】
まず、前述の実施形態1と同様の製造プロセスで、p−型半導体基板1Aの主面上に、nチャネルMOSFETQn、pチャネルMOSFETQp、転送用MOSFETQt、駆動用MOSFETQd、基準電源配線31A、負荷用TFTQf、容量素子C、バイポーラトランジスタTr及び静電気破壊防止回路のMOSFETQkを形成する。
【0217】
次に、前記基準電源配線31Aの表面上及びバイポーラトランジスタTrのエミッタ電極31Bの表面上を含む基板の全面に薄い絶縁膜39を形成する。絶縁膜39は例えば酸化珪素膜で形成される。
【0218】
次に、前記バイポーラトランジスタTrのエミッタ電極31B上、MOSFETQk上及び基準電源配線31Aの縁上にマスク40を形成する。
【0219】
次に、前記マスク40をエッチングマスクとして使用し、パターンニングを施して、n+型半導体領域20の表面、p+型半導体領域21の表面、n+型半導体領域20の表面、n+型半導体領域8の表面及び基準電源配線31Aの表面を露出する。この工程において、バイポーラトランジスタTrのエミッタ電極31Bの表面及び静電気破壊防止回路のMOSFETQkのソース領域及びドレイン領域である一対のn型半導体領域17の表面は露出されない。ここまでの工程を図51及び図52に示す。
【0220】
次に、前記マスク40を除去する。
【0221】
次に、前記n+型半導体領域20の表面上、p+型半導体領域21の表面上、n+型半導体領域20の表面上、n+型半導体領域8の表面上及び基準電源配線31Aの表面上を含む基板の全面に高融点金属膜を形成する。
【0222】
次に、窒素雰囲気中で約500〜600[℃]程度の低温熱処理を施し、各半導体領域の表面上及び基準電源配線31Aの表面上にシリサイド層31Sを形成する。この工程において、基準電源配線31Aの縁は絶縁膜39で覆われているので、基準電源配線31Aの縁にはシリサイド層31Sは形成されない。また、バイポーラトランジスタTrのエミッタ電極31Bの表面は絶縁膜39で覆われているので、エミッタ電極31Bの上表面にはシリサイド層31Sは形成されない。また、MOSFETQkのn型半導体領域17の表面は絶縁膜39で覆われているので、MOSFETQkのn型半導体領域17の表面上にはシリサイド層31Sは形成されない。つまり、シリサイド層31Sは、絶縁膜39に対して自己整合で形成される。また、この窒素雰囲気中の低温熱処理により、絶縁膜39上の高融点金属膜は窒化金属膜となる。
【0223】
次に、前記絶縁膜39上の窒化金属膜を例えばウエットエッチング法で選択的に除去する。
【0224】
次に、約900〜1000[℃]程度の高温熱処理を施し、シリサイド層31Sの反応を促進させ、シリサイド層31Sの低抵抗化を図る。ここまでの工程を図53及び図54に示す。
【0225】
次に、層間絶縁膜33、接続孔34、第1層目の金属膜からなる配線35、第1層目の金属膜からなるデータ線DL、層間絶縁膜36、分割ワード線DWL、メインワード線GWL、最終保護膜37の夫々を形成することにより、図49及び図50に示す本実施形態の半導体集積回路装置がほぼ完成する。
【0226】
このように、本実施形態4によれば、前述の実施形態3と同様の効果が得られる。
【0227】
また、nチャネルMOSFETQnのソース領域及びドレイン領域である一対のn+型半導体領域20の表面上、pチャネルMOSFETQpのソース領域及びドレイン領域である一対のp+型半導体領域21の表面上、転送用MOSFETQtの他方のn+型半導体領域20の表面上、バイポーラトランジスタTrの高濃度ベース領域であるp+型半導体領域21の表面上及びコレクタコンタクト領域であるn+型半導体領域8の表面上にシリサイド層31Sを形成することにより、各種拡散層のシート抵抗及びコンタクト抵抗を低減することができるので、半導体集積回路装置の動作速度の高速化を図ることができる。
【0228】
また、MOSFETQkのn型半導体領域17の表面は絶縁膜39で覆われているので、MOSFETQkのn型半導体領域17の表面上にはシリサイド層31Sは形成されない。従って、MOSFETQkのソース領域及びドレイン領域の低抵抗化を防止することができるので、サージ電流の集中によるMOSFETQkの損傷を防止できる。
【0229】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0230】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0231】
駆動用MOSFETと負荷用TFTとで構成されるインバータ回路の蓄積ノード部に容量素子が付加されたメモリセル及びバイポーラトランジスタを有する半導体集積回路装置において、前記メモリセルの加工マージンを確保することができる。
【0232】
また、前記半導体集積回路装置に搭載される負荷用TFT及び容量素子の高性能化を図ることができる。
【0233】
また、前記半導体集積回路装置に搭載されるメモリセルの書き込み動作や読み出し動作の安定化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態1である半導体集積回路装置の要部断面図である。
【図2】前記半導体集積回路装置の要部断面図である。
【図3】前記半導体集積回路装置に搭載されるメモリセルの等価回路図である。
【図4】前記メモリセルの平面レイアウト図である。
【図5】前記メモリセルの平面レイアウト図である。
【図6】前記メモリセルの平面レイアウト図である。
【図7】前記メモリセルの平面レイアウト図である。
【図8】前記メモリセルの平面レイアウト図である。
【図9】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図10】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図11】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図12】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図13】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図14】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図15】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図16】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図17】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図18】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図19】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図20】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図21】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図22】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図23】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図24】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図25】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図26】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図27】本発明の実施形態2である半導体集積回路装置の要部断面図である。
【図28】前記半導体集積回路装置の要部断面図である。
【図29】前記半導体集積回路装置に搭載されるメモリセルの平面レイアウト図である。
【図30】前記メモリセルの平面レイアウト図である。
【図31】前記メモリセルの平面レイアウト図である。
【図32】前記メモリセルの平面レイアウト図である。
【図33】前記半導体集積回路装置に搭載される静電気破壊防止回路の等価回路図である。
【図34】前記半導体集積回路装置に搭載される静電気破壊防止回路の等価回路図である。
【図35】前記半導体集積回路装置のブロック図である。
【図36】図35の要部拡大ブロック図である。
【図37】図36の要部拡大ブロック図である。
【図38】本発明の実施形態3である半導体集積回路装置の要部断面図である。
【図39】前記半導体集積回路装置の要部断面図である。
【図40】前記半導体集積回路装置に搭載されるメモリセルの平面レイアウト図である。
【図41】前記メモリセルの平面レイアウト図である。
【図42】前記半導体集積回路装置に搭載される基準電源配線の平面パターン図である。
【図43】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図44】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図45】前記半導体集積回路装置に搭載される基準電源配線の平面図である。
【図46】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図47】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図48】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図49】本発明の実施形態4である半導体集積回路装置の要部断面図である。
【図50】前記半導体集積回路装置の要部断面図である。
【図51】前記半導体集積回路装置に搭載される基準電源配線の平面図である。
【図52】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図53】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図54】前記半導体集積回路装置の製造方法を説明するための要部断面図である。
【図55】半導体集積回路装置に搭載されるメモリセルの蓄積容量をパラメータとした電源電圧とソフトエラー率との関係を示す相関図である。
Claims (21)
- 駆動用MISFET及び負荷用TFTを含んでなるインバータ回路を有するメモリセルと、
バイポーラトランジスタとを備えた半導体集積回路装置であって、
前記駆動用MISFETのソース領域及び前記バイポーラトランジスタのエミッタ領域は、半導体基板の中に形成され、
前記半導体集積回路装置は、複数層の多結晶珪素膜を含んでなる多層構造として形成され、前記MISFETの前記ソース領域に接続された基準電源配線と前記バイポーラトランジスタの前記エミッタ領域に接続されたエミッタ電極とは、前記複数層の多結晶珪素膜の最上層に形成されていることを特徴とする半導体集積回路装置。 - 請求項1に記載の半導体集積回路装置において、
前記エミッタ電極の膜厚と半導体基板内に形成された前記エミッタ領域の深さとを合わせたトータルエミッタ深さは、0.2μm以上であることを特徴とする半導体集積回路装置。 - 請求項1に記載の半導体集積回路装置において、
前記エミッタ電極の膜厚と半導体基板内に形成された前記エミッタ領域の深さとを合わせたトータルエミッタ深さは、前記エミッタ領域及び前記エミッタ電極中の少数キャリアの拡散長の約2倍以上であることを特徴とする半導体集積回路装置。 - 請求項2又は請求項3に記載の半導体集積回路装置において、
前記複数層の多結晶珪素膜は、前記半導体基板の近傍にある第1層目の多結晶珪素膜と、前記第1層目の多結晶珪素膜及び最上層の多結晶珪素膜の間にある中間層の多結晶珪素膜とを含んでなり、
前記最上層の多結晶珪素膜と前記第1層目の多結晶珪素膜との間にある前記中間層の多結晶珪素膜の厚さは、前記最上層の多結晶珪素膜の厚さの半分以下であることを特徴とする半導体集積回路装置。 - 請求項4に記載の半導体集積回路装置において、
前記中間層の多結晶珪素膜は、メモリセル形成領域内において前記最上層の多結晶珪素膜で覆われていることを特徴とする半導体集積回路装置。 - 請求項5に記載の半導体集積回路装置において、
前記基準電源配線は、該基準電源配線の上に形成された金属配線により、各メモリセル毎に裏打ちされていることを特徴とする半導体集積回路装置。 - 請求項2又は請求項3に記載の半導体集積回路装置において、
前記基準電源配線の表面上にシリサイド層が形成されていることを特徴とする半導体集積回路装置。 - 請求項7に記載の半導体集積回路装置において、
前記シリサイド層は、前記基準電源配線の縁を覆う絶縁膜に対して自己整合で形成されていることを特徴とする半導体集積回路装置。 - 請求項7に記載の半導体集積回路装置において、
前記負荷用TFTのソース領域は、該ソース領域と同一層の多結晶珪素膜で形成された動作電源配線に接続されていることを特徴とする半導体集積回路装置。 - 請求項1に記載の半導体集積回路装置において、
前記基準電源配線には、その上層に形成された窒化珪素膜から放出される水素をその下層に透過するための貫通孔が設けられていることを特徴とする半導体集積回路装置。 - 主面を有する基板と、
前記主面の第1領域に形成され、駆動用MISFET及び負荷用MISFETを含んでなるメモリセルと、
前記メモリセルに接続された配線層と、
前記主面の第2領域に形成され、エミッタ領域及びエミッタ電極を有するバイポーラトランジスタとを備えた半導体記憶装置であって、
前記エミッタ領域は前記基板の中に形成され、
前記エミッタ電極は前記主面の上に形成され、かつ前記エミッタ領域に接続され、
前記駆動用MISFETは、前記基板の中に形成されたソース領域及びドレイン領域、並びに、前記主面の上に形成されたゲート電極を備え、
前記負荷用MISFETのソース領域及びドレイン領域が形成される導電線は、前記駆動用MISFETの上に延びており、
前記負荷用MISFETのゲート電極は、前記駆動用MISFETの上に延びており、
前記配線層は、前記導電線及び前記負荷用MISFETのゲート電極の上に延びており、
前記半導体記憶装置は、複数層の珪素膜を含んでなる多層構造として形成され、
前記配線層と、前記エミッタ電極とは、前記複数層の珪素膜のうち、最上層の珪素膜で構成されることを特徴とする半導体記憶装置。 - 請求項11に記載の半導体記憶装置において、
前記配線層の一部に、シリサイドが形成されていることを特徴とする半導体記憶装置。 - 請求項1に記載の半導体集積回路装置において、
前記基準電源配線の一部に、シリサイドが形成されていることを特徴とする半導体集積回路装置。 - 請求項13に記載の半導体集積回路装置において、
前記基準電源配線の縁には、シリサイドが形成されていないことを特徴とする半導体集積回路装置。 - 請求項11に記載の半導体記憶装置において、
前記配線層の縁には、シリサイドが形成されていないことを特徴とする半導体記憶装置。 - 請求項11に記載の半導体記憶装置において、
前記配線層は、前記負荷用MISFETのゲート電極及び前記第1領域の前記導電層を覆うように形成されていることを特徴とする半導体記憶装置。 - 請求項11に記載の半導体記憶装置において、
前記最上層の珪素膜の表面上に、シリサイドが形成されていることを特徴とする半導体記憶装置。 - 請求項17に記載の半導体記憶装置において、
前記シリサイドは、前記配線層上に形成された絶縁膜に対して自己整合で形成されていることを特徴とする半導体記憶装置。 - 請求項11に記載の半導体記憶装置において、
前記エミッタ電極の膜厚と前記エミッタ領域の深さとを合わせてなるトータルエミッタ深さは、0.2μm以上であることを特徴とする半導体記憶装置。 - 請求項19に記載の半導体記憶装置において、
前記駆動用MISFETはnチャネルMISFETであり、
前記負荷用MISFETの前記ソース領域及びドレイン領域の導電型はp型であり、
前記エミッタ電極及び前記エミッタ領域の導電型はn型であることを特徴とする半導体記憶装置。 - 請求項11に記載の半導体記憶装置において、
前記配線層は前記駆動用MISFETの前記ソース領域に電気的に接続され、前記メモリセルに第1電位を供給するように形成され、
前記駆動用MISFETの前記ドレイン領域は前記負荷用MISFETの前記ドレイン領域に電気的に接続され、
前記第1電位より高い第2電位は、前記負荷用MISFETの前記ソース領域に供給され、
前記駆動用MISFETの前記ゲート電極は前記負荷用MISFETの前記ゲート電極に電気的に接続されていることを特徴とする半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00368396A JP3631549B2 (ja) | 1995-05-25 | 1996-01-12 | 半導体集積回路装置 |
US08/642,699 US5847434A (en) | 1995-05-25 | 1996-05-03 | Semiconductor integrated circuit device and process for manufacturing the same |
KR1019960017342A KR960043228A (ko) | 1995-05-25 | 1996-05-22 | 반도체집적회로장치 및 그 제조방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-126681 | 1995-05-25 | ||
JP12668195 | 1995-05-25 | ||
JP00368396A JP3631549B2 (ja) | 1995-05-25 | 1996-01-12 | 半導体集積回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004308981A Division JP3967746B2 (ja) | 1995-05-25 | 2004-10-25 | 半導体集積回路装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0945869A JPH0945869A (ja) | 1997-02-14 |
JP3631549B2 true JP3631549B2 (ja) | 2005-03-23 |
Family
ID=26337317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00368396A Expired - Lifetime JP3631549B2 (ja) | 1995-05-25 | 1996-01-12 | 半導体集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5847434A (ja) |
JP (1) | JP3631549B2 (ja) |
KR (1) | KR960043228A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5872030A (en) * | 1997-10-27 | 1999-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of improving beta ratio in SRAM and device manufactured thereby |
JP2000243677A (ja) * | 1999-02-18 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 回路装置の製造装置 |
US6867131B2 (en) * | 2002-08-29 | 2005-03-15 | Micron Technology, Inc. | Apparatus and method of increasing sram cell capacitance with metal fill |
KR100653715B1 (ko) * | 2005-06-17 | 2006-12-05 | 삼성전자주식회사 | 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들 |
JP2008182063A (ja) * | 2007-01-25 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4841481A (en) * | 1985-10-25 | 1989-06-20 | Hitachi, Ltd. | Semiconductor memory device |
US5194749A (en) * | 1987-11-30 | 1993-03-16 | Hitachi, Ltd. | Semiconductor integrated circuit device |
JPH04361568A (ja) * | 1991-06-10 | 1992-12-15 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
JPH07235645A (ja) * | 1993-12-29 | 1995-09-05 | Mitsubishi Electric Corp | スタティック型半導体記憶装置およびその製造方法 |
US5731232A (en) * | 1996-11-08 | 1998-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for concurrently making thin-film-transistor (TFT) gate electrodes and ohmic contacts at P/N junctions for TFT-static random |
-
1996
- 1996-01-12 JP JP00368396A patent/JP3631549B2/ja not_active Expired - Lifetime
- 1996-05-03 US US08/642,699 patent/US5847434A/en not_active Expired - Lifetime
- 1996-05-22 KR KR1019960017342A patent/KR960043228A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR960043228A (ko) | 1996-12-23 |
US5847434A (en) | 1998-12-08 |
JPH0945869A (ja) | 1997-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100199258B1 (ko) | 반도체집적회로장치 | |
KR100675726B1 (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR100212098B1 (ko) | 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법 | |
US5389558A (en) | Method of making a semiconductor memory circuit device | |
US6417045B1 (en) | Method of manufacturing a semiconductor integrated circuit device including a DRAM having reduced parasitic bit line capacity | |
US4984200A (en) | Semiconductor circuit device having a plurality of SRAM type memory cell arrangement | |
US6420227B1 (en) | Semiconductor integrated circuit device and process for manufacture of the same | |
US4992389A (en) | Making a self aligned semiconductor device | |
US5880497A (en) | Semiconductor integrated circuit device having capacitance element and process of manufacturing the same | |
KR100229984B1 (ko) | 반도체 집적회로장치 | |
US20060275969A1 (en) | Method of manufacturing semiconductor integrated circuit device, and semiconductor integrated circuit device made by its method | |
JP3813638B2 (ja) | 半導体集積回路装置およびその製造方法 | |
US20030139027A1 (en) | Semiconductor integrated circuit device and a method of manufacturing the same | |
US7427537B2 (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
KR20010020774A (ko) | 반도체 기억 장치 및 제조 방법 | |
US6303422B1 (en) | Semiconductor memory and manufacturing method thereof | |
JP3631549B2 (ja) | 半導体集積回路装置 | |
US5017507A (en) | Method of fabricating semiconductor integrated circuit devices including updiffusion to selectively dope a silicon layer | |
JP3967746B2 (ja) | 半導体集積回路装置及びその製造方法 | |
US5227319A (en) | Method of manufacturing a semiconductor device | |
JP3779734B2 (ja) | 半導体集積回路装置およびその製造方法 | |
US5049958A (en) | Stacked capacitors for VLSI semiconductor devices | |
JPH05299611A (ja) | 半導体集積回路装置の形成方法 | |
JPH05299610A (ja) | 半導体集積回路装置及びその形成方法 | |
JPH0773115B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |