JP3312911B2 - 結合回路 - Google Patents

結合回路

Info

Publication number
JP3312911B2
JP3312911B2 JP51665093A JP51665093A JP3312911B2 JP 3312911 B2 JP3312911 B2 JP 3312911B2 JP 51665093 A JP51665093 A JP 51665093A JP 51665093 A JP51665093 A JP 51665093A JP 3312911 B2 JP3312911 B2 JP 3312911B2
Authority
JP
Japan
Prior art keywords
load
voltage
coupling circuit
circuit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51665093A
Other languages
English (en)
Other versions
JPH07503588A (ja
Inventor
ジョージ エッチ フルーラー
エドワード ジェイ コリアー
デイビッド エイ メイジ
Original Assignee
ゼロ インピーダンス システムズ インコーポレーティッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/914,568 external-priority patent/US5402084A/en
Application filed by ゼロ インピーダンス システムズ インコーポレーティッド filed Critical ゼロ インピーダンス システムズ インコーポレーティッド
Publication of JPH07503588A publication Critical patent/JPH07503588A/ja
Application granted granted Critical
Publication of JP3312911B2 publication Critical patent/JP3312911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45224—Complementary Pl types having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45036—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are single transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45224—One output of the differential amplifier being taken into consideration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45236—Two dif amps realised in MOS or JFET technology, one of them being of the p-channel type and the other one of the n-channel type, are coupled in parallel with their gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45278—Two SEPP stages are added to the differential amplifier, the outputs of the two SEPP stages being the two outputs of the whole amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Description

【発明の詳細な説明】 発明の背景 本発明は、信号源の出力端子を負荷インピーダンスを
介して接続するための回路に関する。
ほとんどの電気システムや電子システムの作動は、電
圧源から負荷を介して供給される電圧に依存しており、
このようなシステムの性能が、電圧源および負荷間の結
合特性に左右されること、即ち、負荷にかかる電圧が、
どこまで信号源の開路電圧あるいは増幅された電源電圧
に対応し、等しくなるかに左右されることが知られてい
る。
理想結合は、時間領域特性や周波数領域特性におい
て、電源信号としての、負荷を横切る信号源の開路電圧
に正確に比例する電圧、場合によっては電流といった形
で現れる。
理想結合を実現することができれば多くの電子システ
ムにとって有利に働く。例えば、ここに、信号源として
の電気回路ポートもしくは電子回路ポートがある。電源
電圧によって生じた電圧の時間領域波形をモニタするた
めに用いられるオシロスコープは負荷となる。このと
き、オシロスコープのプローブおよび付随するケーブル
は、電源および負荷間に介在する結合媒体となる。オシ
ロスコープの入力端子に供給された電圧が信号源の開路
電圧と同一である場合にのみ、オシロスコープの軌跡は
電源電圧の波形を正確に映し出す。
このほかにも理想結合は多くの電子的用途に対して最
適な結果をもたらす。オーディオ、データ伝送、通信お
よび電話通信システムについても当てはまる。これまで
のところ理想結合回路は知られていない。
周知の結合回路が理想結合を実現できないことについ
ては幾つかの理由がある。第１に、電圧源は結合媒体を
介して負荷に接続され、この結合媒体は、あらゆる周波
数である程度のインピーダンスを有し、そのため電圧降
下の原因となる。第２に、実際の電圧源が理想的な電圧
源として振る舞うには、信号源インピーダンスと直列に
接続される必要がある。従って、そのような電圧源から
電流が流れると、信号源抵抗を通じて電圧降下が生じ
る。
信号源および負荷間の電圧降下や信号の減衰を最小限
に止めるために、信号源および負荷回路間に、増幅器段
として知られる能動回路を設けることが知られている。
このような回路、例えば、演算増幅器が単位利得ボルテ
ージフォロア（aunity gain voltage follower）として
用いられる場合、信号源電圧Viに対する負荷電圧ＶLの
比は、次のように現される。
ＶL/Vi＝ＡV［ＲIN／（ＲIN＋Zi）］・［（ＺL／（ＺL＋ＲOUT）］ ……（１） ここに、ＡVは増幅器段の開路電圧利得、ＲINは増幅
器段の駆動点入力抵抗、ＲOUTは増幅器段の駆動点出力
抵抗、Ziは信号源インピーダンス、ＺLは負荷インピー
ダンスである。
ＲINがZiの絶対値よりもかなり大きければ、ＺLの絶
対値はＲOUTよりもかなり大きく、ＡVはほぼ１に等しく
なる。そして負荷および信号源間の電圧比はほぼ１（un
ity）に等しくなる。理想的な増幅器は、無限大のＲIN
値、限りなくゼロに近いＲOUT値および実質的に１に等
しいＡVを有する。
しかしながら、実際に単位利得ボルテージフォロアや
増幅器として接続される増幅器は、バイポーラエミッタ
フォロアやMOSFETソースフォロアを含んでおり、理想的
なものからはかけ離れている。典型的なことは、エミッ
タフォロアの駆動点入力抵抗は二、三百ｋΩを越えず、
その駆動点出力抵抗は二、三十Ωから下がらないことで
ある。加えて、通常、エミッタフォロアの開路電圧利得
は0.95よりも良くならない。MOSFETソースフォロアは、
ほぼ無限大に近い妥当な駆動点入力抵抗を得ることがで
きるものの、その出力抵抗は100Ω程度にもなり得る。
その上、MOSFETソースフォロアの低周波での開路電圧利
得は0.75程度と低く、また、バイポーラエミッタフォロ
アと比較した場合、MOSFETソースフォロアの周波数応答
性はかなり劣っている。これら双方のフォロアとも高周
波応答特性は下限値に近い。エミッタファロア回路の場
合、その周波数応答性は大きく不足減衰し、特に負荷の
リアクタンスが大きいときには回路およびシステムを不
安定にしてしまう。
無効分を含むインピーダンスを有する負荷に信号源が
接続される場合、負荷を通る電流は、その負荷にかかる
電圧とは位相がずれている。増幅器やインピーダンスバ
ッファを含む従来の結合装置は、正確な位相ずれ負荷電
流を供給することができない。その結果、負荷が無効で
あったり無効分を有する場合には、最良の結合装置であ
ってもその負荷を横切る信号の歪みを避けることができ
ない。この歪みは、信号サイクルにおいて負荷電流の極
性が負荷電圧の極性と反対になる領域で顕著に現れる。
負荷インピーダンスの無効分が大きくなると負荷電圧の
歪みを生じさせ、この回路を組込んだシステムの性能を
かなり悪化させることが認識される。
さらに、全ての結合装置は、ある程度のリアクタン
ス、即ち好ましくない渦流リアクタンスを有しており、
そのため従来より、信号電圧および負荷電圧間の時間遅
れや、負荷電圧の歪みを招来し得る結合装置内の位相シ
フトを避けることができなかった。
発明の概要 本発明は、電圧源および負荷間で極力歪みを抑え、減
衰要因を形成し得るインピーダンスバッファとして用い
られる回路を提供することを目的とする。
また、本発明は、従来の増幅器回路に比べ、理想的な
結合媒体に限りなく近づいた上記回路を提供することを
目的とする。
さらに、本発明は、信号源および負荷間の理想的な結
合を実現し得る増幅器を提供することを目的とする。
さらにまた、本発明は、安価な要素を用いて、簡単な
構成で、ほぼ理想的な結合を実現し得る増幅器を提供す
ることを目的とする。
さらにまた、本発明は、結合回路や、信号源および負
荷間の伝送路に固有の電気的特性に由来する信号源およ
び負荷間のいかなる電圧変動および／電流位相シフトを
もリアルタイムで、かつ広い帯域にわたって補償するこ
とを目的とする。
さらにまた、本発明は、漂遊電界（stray field）や
ノイズといった外乱、すなわち、増幅器回路および／又
は負荷の伝達関数や、負荷および増幅器回路間に接続さ
れた伝送ラインの伝達関数を変化させたり、これらに影
響する外乱に対してリアルタイムで、かつ広い帯域にわ
たって感応しなくすることを目的とする。
さらにまた、本発明は、増幅器回路の利得／位相マー
ジンをリアルタイムで広い帯域にわたって向上させ、事
実上、その増幅器回路の内部の極性（pole）効果を補償
し、これにより増幅器回路の使用可能な帯域幅を拡大す
ることを目的とする。
さらにまた、本発明は、増幅器回路の物理的なレイア
ウトに固有の漂遊リアクタンスを補償することによっ
て、増幅器回路のレイアウトに対してリアルタイムで広
い帯域にわたって感応しなくすることを目的とする。
上記目的を達成するために、本発明によれば、２つの
端末を備え、インピーダンスを有する負荷に対して、所
定の電圧波形を有する信号を形成する信号源を結合する
回路が提供される。この回路は、信号源と負荷の一方の
端末との間に接続されて、負荷を介して信号電圧に対応
する電圧を形成する負荷電圧制御手段と、負荷に接続さ
れて、信号源に関係なく作動し、負荷にかかる電圧また
は負荷を通る電流に所定の波形を持たせるに十分な負荷
電流を形成する負荷電流制御手段とを含む。
さらに、本発明によれば、上記構成の回路の作動によ
って達成されるように、信号源を負荷に結合する方法が
提供される。
さらにまた、本発明に係る改良によれば、負荷に対す
る信号源の接続点と直流電源との間に回路要素が設けら
れ、その回路要素は、負荷電流制御手段にリアクタンス
が存在しても、負荷電流が負荷電圧から位相ずれしてい
る場合でも、正確な負荷駆動電流を形成するために有効
である。
図面の簡単な説明 図１は、信号源および負荷間に接続された本発明に係
る回路を示す回路図である。
図２は、本発明に係る回路の好適な実施例を示す詳細
な回路図である。
図３は、図２の回路に付加可能な付加回路を示す回路
図である。
図４は、図１と同様な回路図であり、無効負荷を駆動
して、負荷電流の波形を信号源電圧の波形と等しくする
本発明に係る他の実施例を示す。
好適実施例の記述 図１は、本発明による増幅器回路の好適実施例の回路
図であり、電圧源２は、インピーダンスＺLを有する負
荷６に結合される。ここで、負荷６を介して発生した電
圧ＶLは、電圧源２からの開路電圧Viと実質的に等しく
なる。
電圧源２は２つの出力端子14および16を有する。端子
14は差動増幅器A1の非反転入力に接続可能である。差動
増幅器A1の出力は、負荷６の第１端末と、増幅器自身の
反転入力とに接続可能である。図示例では、増幅器A1の
出力すなわち負荷６の第１端末と、増幅器A1の反転入力
との間に、フィードバック抵抗器R1が接続され、増幅器
A1の反転入力と基準電位の設定点との間には、別の抵抗
器R4が接続される。基準電位の設定点は、ここでは接地
として示される。
本発明の特に新規な構成によれば、増幅器回路は第２
差動増幅器A2を含む。この第２差動増幅器A2の出力は、
電圧源２の端子16および負荷６の第２端末に接続され
る。差動増幅器A2の非反転入力および反転入力は、それ
ぞれ抵抗R2およびR3を介して増幅器A2の出力に接続され
る。
これらの増幅器は、各入力における高入力インピーダ
ンス、低出力インピーダンス、極めて高い利得を備えた
タイプであることが好ましく、それらの特性は商業的に
入手可能な演算増幅器によって得ることができる。
従来の演算増幅器と同様、作動電圧Vpの電圧源によっ
て増幅器回路は完成する。
本発明の好適な実施例によれば、増幅器A1,A2は、抵
抗器R1,R2,R3およびR4がある場合にはこれらの抵抗器や
全ての導線とともにハウジング20に装着される。増幅器
A1の有効利得、つまり、増幅器回路の利得は、（R1＋R
4）/R4と等しくなり、言い換えると、ＶL＝Vi×（R1＋R
4）/R4となる。
従って、R4を無限大にする、すなわち、増幅器A1の反
転入力を回路の基準電位の設定点から切離すと、増幅器
A1は単位利得の電圧増幅器となる。ハウジング20が備え
る２つの入力端子22および24、２つの出力端子26および
28、並びに２つの給電端子30および32は、ハウジング20
から突出する。入力端子22は増幅器A1の非反転入力に接
続され、入力端子24は増幅器A2の出力に接続される。一
方、各出力端子26、28は増幅器A1およびA2の各出力に接
続される。端子24、28は短絡される。増幅器A1およびA2
への作動電圧は、端子30、32から電源導線39、39'を介
して供給される。
信号源が電圧源２であることから、従来通り、EMF,Vi
と直列インピーダンスZiの信号源として考えることがで
きる。電圧源２によって発生した電圧Viの値は開回路電
圧Viを示し、出力端子14および16間に接続されたインピ
ーダンス値の減少とともに減少する。しかし、本発明に
係る増幅器回路では、増幅器A1を単位利得ボルテージフ
ォロアとして構成すれば、負荷６に加わる電圧ＶLは、
ＺLの値にほとんど左右されず実質的にViに等しい値に
保持される。
本発明に従って単位利得ボルテージフォロアとして接
続された増幅器回路において、抵抗器R1の抵抗値は、０
から非常に大きな値までいかなる値をとってもよい。増
幅器A1の反転入力が接地から切り離されると、増幅器A1
の出力および反転入力間では実際上電流が生じず、抵抗
器R1の抵抗値に拘わらず出力および反転入力は同一電圧
になる。
本発明によれば、抵抗器R2およびR3は低い抵抗値を有
すること、例えば、ゼロオームの抵抗値を示すこと、す
なわち、増幅器A2の両入力増幅器A2の出力と導通するこ
とが好ましい。増幅器A2の出力は接地されてもよいが、
これは本質的なものではない。ここで重要なことは、増
幅器A2の出力が、電源電圧および負荷電圧の双方に対す
る基準電位と、回路性能を計測するための基準接点とを
供給することにある。増幅器A2の出力が接地されていな
ければ、抵抗器R4の他の側は増幅器A2の出力に接続され
るが、これもまた接地されないことになる。
作動電圧源と同様に、電圧源２および負荷６が図１に
示すように接続される場合、電圧源２の端子14は増幅器
A1の非反転入力に接続され、電圧源２の端子16は増幅器
A2の出力に接続される。接続された増幅器A1は、R4＝∞
ならばボルテージフォロアとして作動する。負荷６は増
幅器A1およびA2の出力間に接続される。
図示された接続構成では、ViおよびＶL間の関係は増
幅器A2によって何ら影響されないと考えるであろう。と
ころが、増幅器A2の入力が増幅器A2の出力（回路基準接
点）に接続されている場合でさえ、増幅器A2には、Viお
よびＶL間の結合を理想的な結合状態にさらに近づけさ
せる影響力があることが明らかになった。
増幅器A1およびA2はいずれも単段もしくは多段の演算
増幅器でよい。単段の演算増幅器を用いると、多段の演
算増幅器の場合とは反対に、一般により広い増幅器およ
びシステム帯域幅が得られる利点がある。また、単段の
場合、製造上の問題を減少させる回路の簡素化や、広い
帯域での作動に対してほとんど補償しないで済む回路位
相（circuit topology）といった利益をもたらす。
なお、回路が単位利得ボルテージフォロアとして構成
されていれば、増幅器A1の反転入力端子はインピーダン
スを介して接地に戻されないので、大きなシステム入力
抵抗を得るために、増幅器A1の駆動点入力抵抗をそれほ
ど高くする必要がない。このため、信号源はサブ回路に
接続され、このサブ回路は、駆動点入力抵抗と、増幅器
の反転入力端子および接地間に存在し、少なくとも低周
波数で有効な開回路との一連の組い合わせから効果的に
構成される。
本発明の他の実施例によれば、増幅器A1およびA2の出
力は、負荷６の各端末に対する各差動増幅器A1およびA2
の出力の接続を制御するスイッチと直列に接続される。
このスイッチは、複数の異なる負荷を増幅器A1およびA2
の出力間で所望の順序で接続するために用いられる。
ＶLの値は事実上ＺLの値に無関係であるから、ＺLの
値が周期的もしくは断続的に変化した場合でも負荷電圧
が影響を受けることはない。その上、ＶLの値は、抵抗
性の高いものから無効性の高いものまで、いかなるＺL
の値に対しても同一になる。
信号源２の１端子を接地した本発明に係る増幅器を用
いるには、信号源の接地側を端子24と接続する。
本発明に係る増幅器回路を浮動信号源（floating sig
nal source）および浮動接地（floating ground）に接
続すれば、特定の場合において大きな利点をもたらすこ
とができるが、共通の接地に接続される信号源および負
荷間に接続してもよい。
本発明に係る増幅器回路をモノリシック集積回路とし
て構成した場合に期待されるのは、コストが格段に低
く、周波数に関連する影響が一挙に減少することにあ
る。
本発明に係る回路の作動特性によれば、特に増幅器A2
およびその協働素子の作動を考慮すると、出力電圧ＶL
が電圧Viの増幅されたものか否かを問わず、出力電圧Ｖ
Lによって電圧Viを極めて正確に表現することが可能で
ある。別言すれば、いかなる回路利得や増幅器回路を選
択するか、伝達ラインの伝達遅延が存在するかに事実上
関係なく、Vi（ｓ）からのＶL（ｓ）への自己相関が最
適な値に接近する。
本発明に係る回路の作動の基礎をなす原理は、これま
でに理解されている限りにおいて、図２を参照してさら
に詳細に説明される。図２は本発明に係る回路の特別な
実施例を示す。図２に示される実施例は、抵抗器R1〜R4
を除いた図１のハウジング20内に示される要素に対応す
る。図２の実施例では、抵抗器R1およびR4を図１と同様
に接続してもよく、その場合、抵抗器R2およびR3は除去
される。
図２において、演算増幅器A1は、ハリス社により製造
・販売されるモデルHFA−0005の増幅器である。この増
幅器は、図１と同様に信号源および負荷に接続される。
図２に示した実施例では、演算増幅器A2は、トランジ
スタQ11〜Q14、電流源G7およびG8および抵抗器R10およ
びR11からなる回路構成によって置き換えられる。トラ
ンジスタQ11〜Q14並びに電流源G7およびG8は、演算増幅
器A1の出力段と同一視できる回路構成を形成し、例え
ば、モデルHFA−0005の増幅器の出力段によって構成さ
れる。かかる増幅器の他の要素は抵抗器R10およびR11に
よって置き換えられる。これらの抵抗器は、正負の作動
電力供給端子30、32間に直列に接続され、両者の接続点
にはトランジスタQ13及びQ14のベースが接続される。信
号基準接点に関して出力電圧揺れもしくは出力電流揺れ
を対称にしたい場合、抵抗器R10およびR11は等しい抵抗
値にする。抵抗器R10およびR11の値は、必要に応じて、
例えばデジタル信号に適用し得るように非対称を形成す
るように調整可能である。
２つのバイポーラ出力トランジスタQ11およびQ12は、
エミッタが相互に接続され、出力28にも接続される。ト
ランジスタQ11およびQ12のコレクタは、各電力供給端子
30、32に接続される。
各トランジスタQ13およびQ14は、電力供給端子30およ
び32間でそれぞれ電流源G7又はG8と直列に接続されたコ
レクタ−エミッタ経路を有する。トランジスタQ11のベ
ースはトランジスタQ14のエミッタに接続され、トラン
ジスタQ12のベースはトランジスタQ13のエミッタに接続
される。
トランジスタQ11およびQ12は相補型トランジスタを構
成し、エミッタが入力および出力信号の共通端子である
接点28に接続される。トランジスタQ13およびQ14は相互
に相補的であり、トランジスタQ9,Q11およびQ13は第１
導電型とすれば、トランジスタQ10,Q12およびQ14はその
反対の導電型となる。
本発明によってもたらされる重要な改良点は、出力電
圧制御と出力電流制御を分離したことである。出力電圧
制御は、図１に示される態様で接続されたとき、ＶLをV
iに従わせるための従来のボルテージフォロアとして作
動する演算増幅器A1によって行われる。
従来の動作に従えば、図１の増幅器A1で代表される増
幅器は、図１に示されるように、それ自身によってソー
ス２および負荷６に接続され、フォロアとして作動す
る。負荷６が本質的に完全な抵抗であるならば、増幅器
からの電流出力は、かなりの程度まで出力電圧に正比例
するとともに負荷抵抗に反比例する。増幅器の出力段
は、内部インピーダンスおよびスルーレート等の通常の
範囲内で要求された電流を供給することができる。しか
し、完全な抵抗負荷を備えていても、増幅器A1のような
結合装置は除去不可能なリアクタンスを含んでいること
からViおよびＶL間で位相シフトが生じ、特に高い周波
数ではＶLにおける波形の歪みが招来される。
負荷が完全な抵抗でない場合、つまり、負荷が容量成
分またはインダクタンス成分を有するか、本質的に容量
性もしくはインダクタンスであって、負荷が複素インピ
ーダンスもしくは無効インピーダンスを有する場合、そ
の負荷を流れる電流は、負荷にかかる電圧と位相が一致
しなくなる。その結果、出力電圧にある程度の歪みが生
じる。負荷電流の位相が負荷電圧のそれとずれるとき
は、負荷電圧が歪んでいないならば、各信号サイクルに
おいて負荷電流の極性（pole）が負荷電圧の極性と逆と
なっていなければならいときが生じる。このように電流
および電圧がそれぞれ逆の極性をもつこととなる度に、
従来の増幅器では正確な電流を供給することができなく
なり、負荷に大きな波形の歪みが生じることさえある。
しかし、極めて微量な位相ずれ電流が流れるとき、ほぼ
ゼロ電流となる微小電流領域がある。ところが、既存の
増幅器の性能には限界がある。
図１の実施例での増幅器A2および抵抗器R2およびR3、
並びに図２の実施例での抵抗器R10およびR11とともに出
力段要素Q11〜Q14、G7およびG8の構成は、個別の出力電
流制御を行い、この電流制御によって負荷６が要求する
電流を供給し、増幅器A1のリアクタンスの存在や無効分
を含んだインピーダンスを有する負荷６にも拘わらず端
子26および28間で所望の電圧波形を維持する。
本発明に係る回路の１つの顕著な特徴によれば、図２
に示されるように端子28に対応する共通もしくは基準信
号は、電源によって占有された接地によって参照され
ず、また接点28の電位は、抵抗器R11およびR11間の接点
25の電位とは異なり得る。
Viの値がゼロであるとき、端子28における基準電位
は、電源Vpによって各端子30および32に生じる電位＋Vs
および−Vs間のほぼ中間値になる。接点25の電位は、常
に導線39、39′の電位に対して固定された関係を有す
る。少なくともR10＝R11のとき、トランジスタQ13およ
びQ14並びに電流源G7およびG8は、接点28の電位をVi＝
０の場合の接点25の電位に等しくさせるべく作動する。
しかしながら、Viの値がゼロではなく、少なくとも部
分的に無効な（partially reactive）負荷６を電流が流
れる場合、接点28の電圧は、電流の大きさに応じて抵抗
器R10およびR11間の接点25の電圧に対して変化する。こ
のような変化が生じる一方で、接点25は給電電位に対し
て固定の電位を持ち続ける。従って、接点25が事実上接
地を構成するのに対して、接点28は、負荷６の一端と電
圧源２の一端に共通であるという点から能動回路接地に
対応する。従って、回路がシステム接地に接続される必
要がある場合には、接点28がシステム接地に接続され
る。しかし、少なくとも接点28がシステム接地に接続さ
れるときには、作動電圧Vpの電圧源は接地されない。す
なわち接点28および25間の電圧は、負荷６を流れる電流
に応答して、pn接合を通じて起こり得る電圧降下に従っ
て変化する。
接点28の電位が接点25の電位に対して変化するに従
い、接点26の電位も接点25の電位に対して同量だけ変化
する。これは、接点26および28間の電圧がViに対して固
定した関係を維持するためである。接点25に関しては、
出力接点26の電位は、出力電圧ＶLと接点28の電位の和
と等しくなる。このため接点26の電位は、トランジスタ
Q9〜Q12のバイアスおよび作動点を変化させながら、供
給電圧電位＋Vsおよび−Vsに対して変化する。
特に、負荷にかかる電圧を変化させることにより、ト
ランジスタQ11およびQ12のコレクタやトランジスタQ9お
よびQ10のコレクタでの電位に対して端子28の電位はシ
フトする。これらのシフトは、負荷６が少なくとも無効
分を有している場合、次にような効果をもたらす。
信号サイクルにおいて負荷電流および負荷電圧が同一
極性を有する部分では、トランジスタQ9およびQ10のう
ち電流的に導通状態のものの作動点と、逆導電型のトラ
ンジスタQ11およびQ12のうち電流的に導通状態のものの
作動点はシフトされ、導線39および39′間や負荷６を通
る正確な電流を形成する。例えば、トランジスタQ9が導
通駆動される電圧の半サイクルでは、トランジスタQ12
も導通状態になる。
信号サイクルにおいて負荷電流および負荷電圧が逆極
性を有する部分では、接点25に対して接点26および28の
電位に生じるシフトにより、さらに２つのトランジス
タ、すなわち上述の例ではトランジスタQ11およびQ10が
導通駆動され、要求された逆極性の電流を供給する。
さらに、そのときの信号状態下で負荷６が完全に抵抗
性であれば、本発明の回路は、出力電圧の位相シフト
や、増幅器A1のリアクタンスによって生じる歪みを除去
することができる。この場合、それらのリアクタンスの
効果のために、接点26および28の電位はシフトし、その
ようなリアクタンスを補償するために必要となる負荷電
流を形成するために導通状態の出力トランジスタQ9およ
びQ12あるいはQ10およびQ11の作動点を設定する。
トランジスタQ9〜Q12のバイアスは、正確な電流を生
じさせるために必要なレベルに自動的に設定される。
特に、接点25に対する接点26の電位は、電流の要求量
に従い、あるいはこれに一致するように変化する。接点
25について考えると、必要とされる電流が流れて、本発
明の回路がそのコンプライアンスの限界内で作動してい
る限り、接点26の電圧は電流に対して正確な位相で現れ
る。現在の技術では、かかるコンプライアンス限界をか
なり拡大することができる。
本発明に係る波形保持ユニットの作動を通じた必要な
電流レベルの供給は、事実上増幅器A1によって構成され
た電圧制御部の作動から切り離される。電流制御は、基
準接点28での電位、従って出力接点26での電位を供給電
圧電位＋Vsおよび−Vsに対してシフトさせることによっ
て達成される。
本発明に係る回路によれば、負荷電流極性が負荷電圧
極性と逆である周期であるとに拘わらず、事実上結合装
置の設計帯域幅のほぼ全域にわたって、信号源の信号電
圧波形に対する負荷電流波形の全ての歪みが除去され
る。その上、本発明に係る回路によれば、負荷リアクタ
ンスや、図１および図２の増幅器A1といった結合装置内
のリアクタンス（渦流リアクタンスを含む）によって生
ずる電源電圧および負荷電圧間の位相シフトが全て除去
される。図１の増幅器A2や図２のQ11,Q14,G7,G8,R10お
よびR11といったリアクタンスは、コンプライアンス領
域内では回路動作に何ら影響を及ぼすものではなく、そ
の領域は結合装置の設計帯域幅に対応させることができ
る。
加えて、本発明に係る回路によれば、設計帯域幅内
で、隣接する回路からのクロストークが効果的に抑制さ
れる。
多くの場合、電源電位に対して信号共通接点28の電位
を変化させてしまうことは望ましくない。この変化は、
本発明に係る複数の回路装置を単一の電源で駆動するの
を妨げるからである。このため、信号基準接点28を共有
させ、複数の回路装置を共通電源によって駆動させたい
場合には、各回路装置に、外部の主要電源供給から効果
的に切り離された内部浮動電源（internal floating po
wer supply）を設けることが可能である。
本発明によってこのような成果を得るための回路構成
が図３に示される。この構成によれば、２つのトランジ
スタ34および36のコレクタは各々電源端子に接続され
る。ツェナーダイオード38は、トランジスタ34および36
間に接続され、各トランジスタ34、36のベースおよびコ
レクタ間にはバイアス抵抗が接続される。トランジスタ
34および36はベース共通に接続され、一方の回路の電源
状態を他方の回路の電源状態から隔絶することができ
る。なお、図３に示される回路構成においては、トラン
ジスタ34および36は互いに相補的になっていることが分
かる。
図２の回路に図３の構成を適用するには、図２の回路
の電源導線39および39′を接点40および41にて破断すれ
ばよい。また、各トランジスタ34および36のエミッタは
接点40および41に接続され、トランジスタ34および36の
コレクタは端子30および32に接続される。代替案とし
て、導線を42および43にて破断し、各トランジスタ34お
よび36のコレクタ−エミッタ経路を各導線の42、43に挿
入してもよい。各供給導線のいずれの点でもトランジス
タ34および36の左側へ＋Vsおよび−Vsが供給され続け
る。一般に、トランジスタ34および36は、トランジスタ
Q9およびQ10のコレクタの結合点の左側であれば、どの
点でトランジスタ34および36を導線39および39′に挿入
してもよい。従って、トランジスタQ9およびQ11のコレ
クタの電位、トランジスタQ10およびQ12のコレクタの電
位は常に同一となる。
ツェナーダイオード38は基準電圧を供給し、各回路内
で実規定供給電圧（actual regulated supply voltag
e）を確立する。トランジスタ34および36は下流の回路
部で必要とされる作動電流を流す。
図３の回路構成によれば、図３のトランジスタ34,36
の右側の回路部のための電源接地が固定されていない。
装置内での電源電位の正電位および負電位間の差はツェ
ナーダイオード38によって制御されるが、回路内の電源
ライン上の電位は電位＋Vsおよび−Vsに対して自由に浮
動する。従って、外部主要電源は、それ自体でセンター
接地を有し、各回路において接点25の電位がシステム接
地に対してシフトするように複数の回路に電力を供給す
る。
内部電源は回路相互間で切り離されているので、各回
路における接点25の電位は、全ての回路の接点28が共通
して接続されていても、互いに相対的に変化することが
できる。その結果、従来のバッファのように、そのよう
な回路を複数まとめて一緒に接続しても、本発明の利点
を維持する。
上述の実施例が作動すると、負荷にかかる電圧の波形
と信号電圧Viの波形との同一性が維持される。しかし、
負荷を流れる電流の波形を信号電圧の波形と一致させる
のが望ましい場合もある。このような関係を達成するた
めの本発明の実施例が図４に示される。
図４に示される回路は図１の回路にほぼ対応し、回路
の同一部分については説明しないものとする。図４の回
路が図１の回路と相違する点は、負荷６および基準端子
28間にさらに抵抗器R12が介在し、増幅器A1の反転入力
への帰還経路が負荷６および抵抗器R12間の接続点44に
接続されることにある。
図４に示される構成の作動において、抵抗器R12にか
かる電圧はViに追随する。抵抗器にかかる電圧の位相
と、その抵抗器を流れる電流の位相とは常に一致するの
で、抵抗器R12を流れる電流の波形はViの波形と同一に
なる。抵抗器R12を負荷６に直列に接続したことで、負
荷６を流れる電流は抵抗器R12を流れる電流と同一にな
る。
抵抗器R12の抵抗値は、Viと負荷６を流れる電流との
関係に基づいて選択される。
図２に示される実施例に対応させると、負荷６および
抵抗器R12は端子26および28間で直列に接続され、接続
点44は抵抗器R1を介してトランジスタQ3のベースに接続
されることになる。
本発明に係る回路は事実上あらゆるタイプの電子シス
テム、例えば、アナログおよびデジタル通信システム、
アナログおよびデジタル処理制御システム、ナビゲーシ
ョンシステム、レーダーシステム、医療モニタシステム
等に用いることができる。通信システムとしては、ラジ
オおよびテレビジョン信号の放送システム、オーディオ
システム、ビデオシステム、電話ネットワーク、マイク
ロ波伝送システム、通信衛星システム等が挙げられる。
上述したいずれのタイプのシステムにおいても、増幅器
段もしくはバッファ段を本発明に係る回路の実施例によ
って構成することができる。
以上、本発明の特定の実施例を参照して説明したが、
本発明思想から逸脱しない範囲で多くの変形が可能であ
る。添付の請求の範囲は、そのような変形を含むもので
あり、それらは本発明の範囲および思想に内包される。
ここに記述した実施例はそれ故、全ての点で例示であ
ってそれに限定するものでなく、発明の範囲は、以上述
べた記述よりも寧ろ請求の範囲によって示されるもので
あり、従って、その請求の範囲と同等な意味および範囲
の全ての変更は、本発明に含まれるものである。
フロントページの続き (72)発明者 フルーラー ジョージ エッチ アメリカ合衆国 カリフォルニア州 モ レノ バレー スワン ストリート 23673 (72)発明者 コリアー エドワード ジェイ アメリカ合衆国 カリフォルニア州 ア ナハイム コロネット ストリート 2363 (72)発明者 メイジ デイビッド エイ アメリカ合衆国 カリフォルニア州 モ レノ バレー スウェグルズ レーン 12109 (56)参考文献 特開 昭63−299506（ＪＰ，Ａ) 特開 昭63−219214（ＪＰ，Ａ) 特開 昭49−126244（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00 - 3/72

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】２つの端末を備え、インピーダンスを有す
    る負荷に対して、所定の電圧波形を有する信号を出力す
    る信号源を結合する結合回路であって、 一方の入力端末が前記信号源の一方の端末に接続され、 出力端末がゲイン調整用の抵抗を介して前記自身の他方
    の入力端末に接続され、 信号電圧に対応する電圧を前記負荷にかける第１の差動
    増幅器と、 出力端末が前記負荷の他方の端末及び前記信号源の他方
    の端末に接続され、両入力端末がそれぞれ抵抗を介して
    前記自身の出力端末に接続され、 前記第１の差動増幅器の増幅基準電位を定める第２の差
    動増幅器と、 前記両差動増幅器に共通の作動電圧を供給する作動電圧
    源とを含むことを特徴とする結合回路。
  2. 【請求項２】請求項１記載の結合回路において、 前記第２の差動増幅器は、その出力段に、互いに相補的
    なトランジスタからなる１対の電流制御素子を含むこと
    を特徴とする結合回路。
  3. 【請求項３】請求項１又は２記載の結合回路において、 前記第１の差動増幅器は、その出力段に、互いに相補的
    なトランジスタからなる１対の電流制御素子を含むこと
    を特徴とする結合回路。
  4. 【請求項４】請求項１から３のいずれかに記載の結合回
    路において、 前記作動電圧源は、前記増幅基準電位に対して互いに逆
    極性の同一電位を両差動増幅器に共通に供給することを
    特徴とする結合回路。
  5. 【請求項５】請求項１から４のいずれかに記載の結合回
    路において、 前記抵抗は、等しい抵抗値を有し、前記第２の差動増幅
    器の両入力端末は同電位に保たれていることを特徴とす
    る結合回路。
  6. 【請求項６】請求項１から５のいずれかに記載の結合回
    路において、 前記第１の差動増幅器の他方の入力端末と、前記第２の
    差動増幅器の出力端末との間に、ゲイン調整用の第２の
    抵抗が接続され、ゲイン調整用の２個の抵抗の抵抗値の
    比により、前記第１の差動増幅器のゲインが決定される
    ことを特徴とする結合回路。
  7. 【請求項７】請求項１から６のいずれかに記載の結合回
    路において、 前記両差動増幅器は、共通のハウジングに装着されてい
    ることを特徴とする結合回路。
  8. 【請求項８】請求項１から７のいずれかに記載の結合回
    路において、 前記第２の差動増幅器の出力段には、外部からの信号が
    入力されていないことを特徴とする結合回路。
JP51665093A 1992-03-16 1993-03-15 結合回路 Expired - Fee Related JP3312911B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US07/851,334 US5300893A (en) 1992-03-16 1992-03-16 Amplifier
US851,334 1992-03-16
US07/914,568 US5402084A (en) 1992-03-16 1992-07-17 Coupling circuit
US914,568 1992-07-17
PCT/US1993/002342 WO1993019522A1 (en) 1992-03-16 1993-03-15 Coupling circuit

Publications (2)

Publication Number Publication Date
JPH07503588A JPH07503588A (ja) 1995-04-13
JP3312911B2 true JP3312911B2 (ja) 2002-08-12

Family

ID=25310536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51665093A Expired - Fee Related JP3312911B2 (ja) 1992-03-16 1993-03-15 結合回路

Country Status (5)

Country Link
US (1) US5300893A (ja)
EP (1) EP0631699A4 (ja)
JP (1) JP3312911B2 (ja)
CA (1) CA2132003C (ja)
WO (1) WO1993019522A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604463A (en) * 1992-03-16 1997-02-18 Zero Impedance Systems Coupling circuit
US5760571A (en) * 1995-08-16 1998-06-02 Signal Restoration Technologies I Limited Partnership Power supply damping circuit and method
DE19858078B4 (de) * 1998-12-16 2012-04-12 Nokia Mobile Phones Ltd. Signalverstärkerschaltung mit symmetrischen Ein- und Ausgängen
EP1177619B1 (en) * 2000-02-24 2006-04-19 Koninklijke Philips Electronics N.V. Signal treating circuit with a class a/b output stage connectable to a source of multiple supply voltages
US6605992B2 (en) * 2001-06-05 2003-08-12 Intel Corporation Offset error in linear feedback loops corrected by loop replication
TWI342698B (en) * 2002-03-15 2011-05-21 Gennum Corp Digital communication system and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49126244A (ja) * 1973-04-04 1974-12-03
US4398159A (en) * 1981-05-11 1983-08-09 Ael Microtel, Ltd. Switch mode - class B power amplifier
US4577160A (en) * 1983-01-03 1986-03-18 Robert H. Rines Method of and apparatus for low noise current amplification
JPS59174005A (ja) * 1983-03-24 1984-10-02 Nippon Gakki Seizo Kk 電力増幅器
JPS61173506A (ja) * 1985-01-28 1986-08-05 Iwatsu Electric Co Ltd 差動増幅器
JPS61224712A (ja) * 1985-03-27 1986-10-06 シーメンス、アクチエンゲゼルシヤト 集積増幅回路
JP2680569B2 (ja) * 1986-10-17 1997-11-19 三洋電機株式会社 増幅器
US4721919A (en) * 1986-12-22 1988-01-26 General Motors Corporation Class G bridge amplifier with unipolar supplies
JPS63299506A (ja) * 1987-05-29 1988-12-07 Matsushita Electric Ind Co Ltd 定電流ドライブ回路
US5030919A (en) * 1990-06-04 1991-07-09 G&E Test Technologies, Inc. Zero impedance switch

Also Published As

Publication number Publication date
CA2132003C (en) 1997-09-16
WO1993019522A1 (en) 1993-09-30
JPH07503588A (ja) 1995-04-13
EP0631699A4 (en) 1997-10-15
EP0631699A1 (en) 1995-01-04
US5300893A (en) 1994-04-05
CA2132003A1 (en) 1993-09-30

Similar Documents

Publication Publication Date Title
US5770972A (en) Coupling circuit
US6646508B1 (en) Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops
US4491802A (en) Wide-band amplifier system
US5736899A (en) Fully differential voltage controlled operational transconductance amplifier
US6144256A (en) Wide bandwidth, current sharing, Mosfet audio power amplifier with multiple feedback loops
JP3713071B2 (ja) トライ・ステート・ビデオ・バス駆動装置および方法
JP3514460B2 (ja) 記録担体上のトラックから情報を読み出す装置
JP3312911B2 (ja) 結合回路
US4956615A (en) Input circuit for high-frequency amplifiers
US4774478A (en) Feedback amplifier compensation circuitry
EP0095774A2 (en) A switching circuit operable as an amplifier and a muting circuit
EP0185411B1 (en) Switching device for suppressing a signal
KR970003720B1 (ko) 전기신호 증폭기 장치
GB2321150A (en) A low noise single ended input/differential output rf amplifier
GB2295289A (en) Wideband constant impedance amplifiers
US5402084A (en) Coupling circuit
GB2234875A (en) Combined current differencing and operational amplifier circuit
RU2053592C1 (ru) Усилитель
US6008696A (en) Low noise amplifier with actively terminated input
JPH10126215A (ja) 可変減衰装置
JP3830535B2 (ja) 適応出力インピーダンスを有するラインドライバ
US5049837A (en) Push-pull transformer coupled RF amplifier with response to DC
US20070085607A1 (en) Electronic circuit for amplification of a bipolar signal
JPH01213008A (ja) 増幅回路
JP3830534B2 (ja) 適応出力インピーダンスを有するラインドライバ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees