JP3612404B2 - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP3612404B2 JP3612404B2 JP03134897A JP3134897A JP3612404B2 JP 3612404 B2 JP3612404 B2 JP 3612404B2 JP 03134897 A JP03134897 A JP 03134897A JP 3134897 A JP3134897 A JP 3134897A JP 3612404 B2 JP3612404 B2 JP 3612404B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- discharge
- wall charge
- row
- row electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マトリクス表示方式の交流（ＡＣ）型のプラズマディスプレイパネル（ＰＤＰ）の駆動方法に関する。
【０００２】
【従来の技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型の表示装置が提供されている。その１つにＡＣＰＤＰが知られている。
係るＡＣＰＤＰは、列電極及び列電極と直交し一対にて１行（１走査ライン）を構成する行電極を備えており、これら列電極及び行電極対各々は放電空間に対して誘電体層で覆われており、列電極及び行電極対の各交点に放電セル（画素）が形成されている。尚、行電極は、透明電極とそれに積層されたバス電極とから構成されている。
【０００３】
図７は、係るＡＣＰＤＰの従来の各種駆動パルスの印加タイミングを示す図である。
図７において、まず、負極性のリセットパルスＲＰｘ を全ての行電極Ｘ１ 〜Ｘｎ に印加すると同時に、正極性のリセットパルスＲＰｙ を全ての行電極Ｙ１ 〜Ｙｎ の各々に印加する。かかるリセットパルスの印加により、全ての放電セルに放電が生じ、荷電粒子が発生し、放電終了後各放電セルに壁電荷が蓄積形成される（一斉リセット期間）。
【０００４】
次に、各行毎の画素データに対応した画素データパルスＤＰ１ 〜ＤＰｎ を順
次、列電極Ｄ１ 〜Ｄｍ に印加する。この画素データパルスＤＰ１ 〜ＤＰｎ 各々の印加タイミングに同期して走査パルス（選択消去パルス）ＳＰを行電極Ｙ１ 〜Ｙｎ へ順次印加して行く。
【０００５】
この際、かかる画素データパルスＤＰ、及び走査パルスＳＰが各々列電極及び行電極に同時に印加された放電セル（消灯画素、消灯セル）にのみ放電が生じ上記一斉リセット期間にて形成された壁電荷が消去される。一方、走査パルスＳＰが印加されたものの画素データパルスＤＰが印加されない放電セル（点灯画素、点灯セル）では上記の如き放電は生じないので上記一斉リセット期間にて形成された壁電荷はそのまま残留する。このように各放電セルの壁電荷は、画素データに応じて選択的に消去され、点灯画素及び消灯画素が選択される（アドレス期間）。
【０００６】
次に、正極性の放電維持パルスＩＰｘ を行電極Ｘ１ 〜Ｘｎ の各々に印加するとともに放電維持パルスＩＰｘ の印加タイミングとはずれたタイミングにて正極性の放電維持パルスＩＰｙ を行電極Ｙ１ 〜Ｙｎ の各々に印加する。このように放電維持パルスＩＰｘ 、ＩＰｙ を交互に行電極対に印加され、壁電荷が残留している放電セル（点灯画素、点灯セル）は放電発光を繰り返す一方壁電荷が消滅した放電セル（消灯画素、消灯セル）は放電発光しない（維持放電期間）。
【０００７】
次に、全ての行電極Ｙ１ 〜Ｙｎ に一斉に消去パルスＥＰを印加して全放電セル（点灯セル）の壁電荷を消去する（壁電荷消去期間）。
以上のように、一斉リセット期間、アドレス期間、維持放電期間、壁電荷消去期間を１つの表示サイクルとして、これを繰り返し行うことにより、画像表示が行われる。
かかるＰＤＰを階調表示させる方法の一つとして１フレーム（１フィールド）の表示期間を、Ｎビットの表示データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフレーム（サブフィールド）に分割して表示する方法（いわゆるサブフレーム法）がある。
【０００８】
【発明が解決しようとする課題】
ところで、上述のＰＤＰ駆動方法では、維持放電期間終了後、１つの消去パルス（細幅の消去パルス、あるいは太幅の消去パルス）を行電極対に一斉に印加して点灯セルの壁電荷を消去していた。
【０００９】
しかしながら、図８（ａ）に示すように、この消去すべき壁電荷は行電極上全体に分布しているので、１つの消去パルスを行電極対に一斉に印加しても図８（ｂ）に示すように、点灯セルの壁電荷を確実に消去することは、困難であった。
【００１０】
すなわち、行電極長（奥行き）Ｌが長い場合、放電ギャップとは反対側（バス電極側）の壁電荷を消去できずに残留壁電荷を生じてしまう。列電極上の壁電荷も消去することが望ましいが、太幅の消去パルスを用いた場合には消去放電により、列電極にマイナスの電荷が形成され、また列電極の電極長が長い場合、行電極の場合と同様に列電極の放電ギャップとは反対側（外側）に残留壁電荷を生じてしまう。
【００１１】
これらの残留壁電荷は、次の表示期間（サブフレーム）でのアドレス期間に不要な放電（誤放電）を生じさせ、アドレスマージンを低下させる原因となる。また、この不要な放電は、コントラストを下げたり、セルを微細化する上での障害となる。
【００１２】
さらに、放電セル毎の特性のバラツキやパネル内の電圧降下などにより、パネル内で均一に壁電荷を消去することが困難であった。従って、次の表示期間（サブフレーム）での放電がセル毎にバラツキ、アドレスマージンを悪化させていた。
【００１３】
本発明は、上記の問題を解決するためになされたものであり、壁電荷消去期間における壁電荷の消去を確実にかつ均一に行い誤放電を防止し、表示特性を向上させることを目的とする。
【００１４】
【課題を解決するための手段】
本発明による請求項１記載のプラズマディスプレイパネルの駆動方法は、誘電体層で被覆された複数の行電極対と、行電極対に交差して配列され各交差部にて画素を形成する複数の列電極とを有し、行電極対の一方の行電極に走査パルスを印加するとともに列電極に画素データパルスを印加して画素データに応じて点灯画素及び消灯画素を選択するアドレス期間と、前記行電極対を構成する行電極に交互に放電維持パルスを印加して点灯画素及び消灯画素を維持する維持放電期間と、行電極対に壁電荷消去パルスを印加して壁電荷を消去する壁電荷消去期間とを用いて表示を行うプラズマディスプレイパネルの駆動方法であって、壁電荷消去パルスは、放電維持パルスと同極性でかつ最小放電維持電圧未満の電圧値を有する壁電荷消去パルス列と、この壁電荷消去パルス列に続く最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスとを含むことを特徴とする。
【００１５】
本発明による請求項３に記載のプラズマディスプレイパネルの駆動方法は、誘電体層で被覆された複数の行電極対と、行電極対に交差して配列され各交差部にて画素を形成する複数の列電極とを有し、行電極対の一方の行電極に走査パルスを印加するとともに列電極に画素データパルスを印加して画素データに応じて点灯画素及び消灯画素を選択するアドレス期間と、行電極対を構成する行電極に交互に放電維持パルスを印加して点灯画素及び消灯画素を維持する維持放電期間と、行電極対に壁電荷消去パルスを印加して壁電荷を消去する壁電荷消去期間とを用いて表示を行うプラズマディスプレイパネルの駆動方法であって、壁電荷消去パルスは、放電維持パルスと同極性でかつ電圧値が徐々に減少して最小放電維持電圧未満の電圧値となる壁電荷消去パルス列と、この壁電荷消去パルス列に続く最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスとを含むことを特徴とする。
【００２２】
【発明の実施の形態】
図１は、本発明の一実施形態におけるプラズマディスプレイパネルの駆動方法で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
【００２３】
図１に示されるように放電空間７を介して対向配置された一対のガラス基板１、２の表示面側のガラス基板１の内面に互いに平行に隣接配置された一対の行電極（維持電極）Ｘ、Ｙ、行電極Ｘ、Ｙを覆う壁電荷形成用の誘電体層５、誘電体層５を覆うＭｇＯからなる保護層６がそれぞれ設けられている。
【００２４】
尚、行電極Ｘ、Ｙは、それぞれ幅の広い帯状の透明導電膜からなる透明電極４とその導電性を補うために積層された幅の狭い帯状の金属膜からなるバス電極（金属電極）３とから構成されている。
【００２５】
一方、背面側のガラス基板２の内面上に行電極Ｘ、Ｙと交差する方向に設けられ、放電空間７を区画する障壁１０、各障壁１０間のガラス基板２上に行電極Ｘ、Ｙと交差する方向に配列された列電極（アドレス電極）Ｄ、及び各列電極、障壁１０の側面を覆う所定の発光色の蛍光体層８がそれぞれ設けられている。そして、放電空間７にはネオンに少量のキセノンを混合した放電ガスが封入されている。上記の列電極及び行電極対の各交点において放電セル（画素）が形成される。
【００２６】
次に図１のＰＤＰを使用して行われる本発明によるプラズマディスプレイパネルの駆動方法について説明する。
図２は、本発明の駆動方法の第１の実施形態にてパネル駆動を行う際にＰＤＰ１１に印加される各種駆動パルスの印加タイミングを示す図である。
【００２７】
図２において、先ず、図示しない行電極駆動パルス発生回路から、立ち上がり時間の長い（長時定数）パルス正電圧のリセットパルスＲＰｘ を全ての行電極Ｘ１ 〜Ｘｎ に印加すると同時に、正電圧の場合と同様に負電圧のリセットパルスＲＰｙ を行電極Ｙ１ 〜Ｙｎ の各々に印加する。各行電極対間に印加された正電位と負電位とにて生成される電位差が放電開始電圧を越えると、ＰＤＰ１１の全ての行電極対間に放電が励起されて、全画素セルの放電空間内に荷電粒子が発生する。リセットパルスＲＰｘ 、ＲＰｙ の印加による放電の終息後、全画素セルの誘電体層には一様に所定量の壁電荷が形成される（一斉リセット期間）。
【００２８】
次に、図示しない画素データパルス発生回路から、各行毎の画素データに対応した正電圧の画素データパルスＤＰ１ 〜ＤＰｎ を順次、列電極Ｄ１ 〜Ｄｍ に印加する。
この際、上記画素データパルスＤＰ１ 〜ＤＰｎ の各印加タイミングに同期して、小なるパルス幅の走査パルスＳＰを行電極Ｙ１ 〜Ｙｎ へ順次印加する。ここで、かかる走査パルスＳＰを各行電極Ｙ１ 〜Ｙｎ の各々に印加する直前に、図２にて示されるが如き正電圧のプライミングパルスＰＰを行電極Ｙ１ 〜Ｙｎ 各々に印加する。かかるプライミングパルスＰＰの印加により、上記一斉リセットにて得られ、時間経過と共に減少してしまったプライミング粒子が、放電空間内に再形成される。よって、放電空間内に所望量のプライミング粒子が存在する内に、上記走査パルスＳＰの印加による画素データ書き込みが試されるのである。
【００２９】
例えば、画素データの内容が論理「０」である場合には、走査パルスＳＰと共に画素データパルスＤＰが同時に印加されるので、画素セル内部に形成されている壁電荷は消滅する。
一方、画素データの内容が理論「１」である場合には、走査パルスＳＰのみが印加されるので放電が生じず、その画素セル内部に形成されている壁電荷はそのまま保持される。つまり、かかる走査パルスＳＰとは、画素セル内に形成されている壁電荷を画素データに応じて選択的に消去せしめるためのトリガとなる選択消去パルスとも言えるのである（画素データ書き込み期間）。
【００３０】
次に、正電圧の放電維持パルスＩＰｘ を行電極Ｘ１ 〜Ｘｎ の夫々に印加する。次に、かかる放電維持パルスＩＰｘ の印加タイミングとは、ずれたタイミングにて正電圧の放電維持パルスＩＰｙ を行電極Ｙ１ 〜Ｙｎ の夫々に印加する。かかる放電維持パルスが連続して夫々の行電極Ｘ、Ｙに交互に印加されている期間にわたり、上記壁電荷が残留したままとなっている画素セルのみが放電発光を維持する（維持放電期間）。
尚、この維持放電行程において、最初に、即ち第１番目に行電極に印加される放電維持パルスＩＰｙ 、ＩＰｘ ・・・に比してパルス幅を長めに設定してある。
この理由を以下に説明する。
【００３１】
放電が生じると、放電空間内にプライミング粒子が発生するが時間が経過するとともに減少していく。プライミング粒子の数が減少するほどパルスの印加から最初の放電が生じるまでの時間（放電形成遅れ時間）及び各画素セルの放電開始時間のバラツキ（放電統計遅れ時間）が増大する。すると、維持放電期間の最初に印加される放電維持パルスで放電が生じなくなり、それ以降印加される放電維持パルスによって放電しない可能性が高くなる。そこで、最初に印加される放電維持パルスのパルス幅をそれ以降印加される放電維持パルスより長く、即ち、放電形成遅れ時間、放電統計遅れ時間及び放電そのものに必要な時間の総和より長くすることにより、最初に印加される放電維持パルスで確実に放電を生じさせることが可能となる。
【００３２】
次に、消去パルスＥＰを放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を行電極Ｘ１ 〜Ｘｎ ，Ｙ１ 〜Ｙｎ の夫々に印加することにより、行電極Ｘ１ 〜Ｘｎ 及びＹ１ 〜Ｙｎ 上に形成された壁電荷を消滅させ、点灯及び消灯画素セルでの壁電荷の状態を略均一にする（壁電荷消去期間）。
【００３３】
以上の如く、かかるプラズマディスプレイパネルの駆動方法においては、全行電極に一斉に、立ち上がりが緩やかな波形を有するリセットパルスを印加して一斉リセットを実行し、維持放電行程においては第１番目に行電極に印加する放電維持パルスのパルス幅を長く設定することによって、パネルを発光表示するようにしている。
【００３４】
以上述べたように本発明では壁電荷消去期間において、放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を行電極対Ｘ，Ｙに交互に印加することを特徴としている。
【００３５】
ここで、最小放電維持電圧Ｖｓｍとは、放電を維持し続けるための最小電圧であり、この値未満の電圧値を有するパルスであるとパルスを印加し続けても放電がしばらく続くものの徐々に弱くなって、最終的には放電が停止してしまう。
【００３６】
このように、壁電荷消去期間において、壁電荷消去パルスとして放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を用いることにより、行電極全体に分布している壁電荷は、放電する毎に密度が減少し、その分布も放電ギャップ近傍に偏ってくる。
【００３７】
列電極側の壁電荷も行電極側と同様に密度が減少し、その分布も行電極間の放電ギャップに対向する領域に偏ってくる。この結果、図３に示すように、壁電荷消去パルス列を印加している途中で放電が停止したときには、行電極及び列電極上の壁電荷は、放電ギャップ近傍に僅かに残っているだけになる。従って、次のサブフレームに移行したとき余計な壁電荷がないため、誤放電を生じることはなく、アドレスマージンやコントラストが悪化することはない。
【００３８】
また、壁電荷消去期間において、壁電荷消去パルスとして放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を用いることにより、壁電荷の消去（減少）が個々の放電セルの放電特性に応じて自動的に（自発的に）行われるため放電セル毎の放電特性がばらついていても安定して消去動作が可能になる。
【００３９】
また、放電を維持できなくなるまで壁電荷が自動的に減少していくので残留壁電荷も非常に少なくできる。さらに、アドレス期間において、隣接する行電極対間（バス電極間）、すなわち走査ライン間での不要な放電（放電セルの干渉）を防止でき、セルの縮小や走査ラインピッチの縮小による高精細化が可能となる。
【００４０】
図４は、本発明の駆動方法の第２の実施形態にてパネル駆動を行う際にＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【００４１】
図２の駆動方法と異なる点は、壁電荷消去期間において、壁電荷消去パルスとして放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を用いる際、壁電荷消去パルス列の電圧値を徐々に減少して最小放電維持電圧未満の電圧値にしている点である。
この場合も、上記第１の実施形態と同様な作用、効果を奏する。
【００４２】
図５は、本発明の駆動方法の第３の実施形態にてパネル駆動を行う際にＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【００４３】
図２の駆動方法と異なる点は、壁電荷消去期間において、壁電荷消去パルスとして放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有しかつ放電維持パルスと同極性である複数の壁電荷消去パルス（壁電荷消去パルス列）の印加終了後、行電極対に最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスを行電極対に印加している点である。
この場合も、上記第１の実施形態と同様な作用、効果を奏する。
【００４４】
図６は、本発明の駆動方法の第４の実施形態にてパネル駆動を行う際にＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【００４５】
図４の駆動方法と異なる点は、壁電荷消去期間において、電圧値を徐々に減少して最小放電維持電圧未満の電圧値にした壁電荷消去パルス列の印加終了後、行電極対に最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスを行電極対に印加している点である。
この場合も、上記第１の実施形態と同様な作用、効果を奏する。上記第３及び第４の実施形態では、壁電荷消去パルス列の終了後、行電極対の一方（Ｙ電極）に一斉に放電維持パルスとは逆極性の１つの細幅の壁電荷消去パルスを印加する例を示したが、これに限らず、行電極対の他方（Ｘ電極）に一斉に放電維持パルスと同極性の１つの壁電荷消去パルスを印加するようにしても良い。尚、上記１つの壁電荷消去パルスは、最小放電維持電圧以上の電圧値を有するものである。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるプラズマディスプレイパネルの駆動装置で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
【図２】本発明による駆動方法の実施形態にてパネル駆動を行う際にＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【図３】本発明によるＰＤＰ内の壁電荷の消去状態を示す図である。
【図４】本発明による駆動方法の第２の実施形態でのＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【図５】本発明による駆動方法の第３の実施形態でのＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【図６】本発明による駆動方法の第４の実施形態でのＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【図７】従来のＰＤＰの各種駆動パルスの印加タイミングを示す図である。
【図８】従来のＰＤＰ内の壁電荷の消去状態を示す図である。
【符号の説明】
１，２ ・・・・・ ガラス基板
３ ・・・・・ バス電極（金属電極）
４ ・・・・・ 透明電極
５ ・・・・・ 誘電体層
６ ・・・・・ 保護層
７ ・・・・・ 放電空間
８ ・・・・・ 蛍光体層
１０ ・・・・・ 障壁
１１ ・・・・・ ＰＤＰ
Ｘ，Ｙ ・・・・・ 行電極（維持電極）
Ｄ ・・・・・ 列電極（アドレス電極）
【発明の属する技術分野】
本発明は、マトリクス表示方式の交流（ＡＣ）型のプラズマディスプレイパネル（ＰＤＰ）の駆動方法に関する。
【０００２】
【従来の技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型の表示装置が提供されている。その１つにＡＣＰＤＰが知られている。
係るＡＣＰＤＰは、列電極及び列電極と直交し一対にて１行（１走査ライン）を構成する行電極を備えており、これら列電極及び行電極対各々は放電空間に対して誘電体層で覆われており、列電極及び行電極対の各交点に放電セル（画素）が形成されている。尚、行電極は、透明電極とそれに積層されたバス電極とから構成されている。
【０００３】
図７は、係るＡＣＰＤＰの従来の各種駆動パルスの印加タイミングを示す図である。
図７において、まず、負極性のリセットパルスＲＰｘ を全ての行電極Ｘ１ 〜Ｘｎ に印加すると同時に、正極性のリセットパルスＲＰｙ を全ての行電極Ｙ１ 〜Ｙｎ の各々に印加する。かかるリセットパルスの印加により、全ての放電セルに放電が生じ、荷電粒子が発生し、放電終了後各放電セルに壁電荷が蓄積形成される（一斉リセット期間）。
【０００４】
次に、各行毎の画素データに対応した画素データパルスＤＰ１ 〜ＤＰｎ を順
次、列電極Ｄ１ 〜Ｄｍ に印加する。この画素データパルスＤＰ１ 〜ＤＰｎ 各々の印加タイミングに同期して走査パルス（選択消去パルス）ＳＰを行電極Ｙ１ 〜Ｙｎ へ順次印加して行く。
【０００５】
この際、かかる画素データパルスＤＰ、及び走査パルスＳＰが各々列電極及び行電極に同時に印加された放電セル（消灯画素、消灯セル）にのみ放電が生じ上記一斉リセット期間にて形成された壁電荷が消去される。一方、走査パルスＳＰが印加されたものの画素データパルスＤＰが印加されない放電セル（点灯画素、点灯セル）では上記の如き放電は生じないので上記一斉リセット期間にて形成された壁電荷はそのまま残留する。このように各放電セルの壁電荷は、画素データに応じて選択的に消去され、点灯画素及び消灯画素が選択される（アドレス期間）。
【０００６】
次に、正極性の放電維持パルスＩＰｘ を行電極Ｘ１ 〜Ｘｎ の各々に印加するとともに放電維持パルスＩＰｘ の印加タイミングとはずれたタイミングにて正極性の放電維持パルスＩＰｙ を行電極Ｙ１ 〜Ｙｎ の各々に印加する。このように放電維持パルスＩＰｘ 、ＩＰｙ を交互に行電極対に印加され、壁電荷が残留している放電セル（点灯画素、点灯セル）は放電発光を繰り返す一方壁電荷が消滅した放電セル（消灯画素、消灯セル）は放電発光しない（維持放電期間）。
【０００７】
次に、全ての行電極Ｙ１ 〜Ｙｎ に一斉に消去パルスＥＰを印加して全放電セル（点灯セル）の壁電荷を消去する（壁電荷消去期間）。
以上のように、一斉リセット期間、アドレス期間、維持放電期間、壁電荷消去期間を１つの表示サイクルとして、これを繰り返し行うことにより、画像表示が行われる。
かかるＰＤＰを階調表示させる方法の一つとして１フレーム（１フィールド）の表示期間を、Ｎビットの表示データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフレーム（サブフィールド）に分割して表示する方法（いわゆるサブフレーム法）がある。
【０００８】
【発明が解決しようとする課題】
ところで、上述のＰＤＰ駆動方法では、維持放電期間終了後、１つの消去パルス（細幅の消去パルス、あるいは太幅の消去パルス）を行電極対に一斉に印加して点灯セルの壁電荷を消去していた。
【０００９】
しかしながら、図８（ａ）に示すように、この消去すべき壁電荷は行電極上全体に分布しているので、１つの消去パルスを行電極対に一斉に印加しても図８（ｂ）に示すように、点灯セルの壁電荷を確実に消去することは、困難であった。
【００１０】
すなわち、行電極長（奥行き）Ｌが長い場合、放電ギャップとは反対側（バス電極側）の壁電荷を消去できずに残留壁電荷を生じてしまう。列電極上の壁電荷も消去することが望ましいが、太幅の消去パルスを用いた場合には消去放電により、列電極にマイナスの電荷が形成され、また列電極の電極長が長い場合、行電極の場合と同様に列電極の放電ギャップとは反対側（外側）に残留壁電荷を生じてしまう。
【００１１】
これらの残留壁電荷は、次の表示期間（サブフレーム）でのアドレス期間に不要な放電（誤放電）を生じさせ、アドレスマージンを低下させる原因となる。また、この不要な放電は、コントラストを下げたり、セルを微細化する上での障害となる。
【００１２】
さらに、放電セル毎の特性のバラツキやパネル内の電圧降下などにより、パネル内で均一に壁電荷を消去することが困難であった。従って、次の表示期間（サブフレーム）での放電がセル毎にバラツキ、アドレスマージンを悪化させていた。
【００１３】
本発明は、上記の問題を解決するためになされたものであり、壁電荷消去期間における壁電荷の消去を確実にかつ均一に行い誤放電を防止し、表示特性を向上させることを目的とする。
【００１４】
【課題を解決するための手段】
本発明による請求項１記載のプラズマディスプレイパネルの駆動方法は、誘電体層で被覆された複数の行電極対と、行電極対に交差して配列され各交差部にて画素を形成する複数の列電極とを有し、行電極対の一方の行電極に走査パルスを印加するとともに列電極に画素データパルスを印加して画素データに応じて点灯画素及び消灯画素を選択するアドレス期間と、前記行電極対を構成する行電極に交互に放電維持パルスを印加して点灯画素及び消灯画素を維持する維持放電期間と、行電極対に壁電荷消去パルスを印加して壁電荷を消去する壁電荷消去期間とを用いて表示を行うプラズマディスプレイパネルの駆動方法であって、壁電荷消去パルスは、放電維持パルスと同極性でかつ最小放電維持電圧未満の電圧値を有する壁電荷消去パルス列と、この壁電荷消去パルス列に続く最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスとを含むことを特徴とする。
【００１５】
本発明による請求項３に記載のプラズマディスプレイパネルの駆動方法は、誘電体層で被覆された複数の行電極対と、行電極対に交差して配列され各交差部にて画素を形成する複数の列電極とを有し、行電極対の一方の行電極に走査パルスを印加するとともに列電極に画素データパルスを印加して画素データに応じて点灯画素及び消灯画素を選択するアドレス期間と、行電極対を構成する行電極に交互に放電維持パルスを印加して点灯画素及び消灯画素を維持する維持放電期間と、行電極対に壁電荷消去パルスを印加して壁電荷を消去する壁電荷消去期間とを用いて表示を行うプラズマディスプレイパネルの駆動方法であって、壁電荷消去パルスは、放電維持パルスと同極性でかつ電圧値が徐々に減少して最小放電維持電圧未満の電圧値となる壁電荷消去パルス列と、この壁電荷消去パルス列に続く最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスとを含むことを特徴とする。
【００２２】
【発明の実施の形態】
図１は、本発明の一実施形態におけるプラズマディスプレイパネルの駆動方法で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
【００２３】
図１に示されるように放電空間７を介して対向配置された一対のガラス基板１、２の表示面側のガラス基板１の内面に互いに平行に隣接配置された一対の行電極（維持電極）Ｘ、Ｙ、行電極Ｘ、Ｙを覆う壁電荷形成用の誘電体層５、誘電体層５を覆うＭｇＯからなる保護層６がそれぞれ設けられている。
【００２４】
尚、行電極Ｘ、Ｙは、それぞれ幅の広い帯状の透明導電膜からなる透明電極４とその導電性を補うために積層された幅の狭い帯状の金属膜からなるバス電極（金属電極）３とから構成されている。
【００２５】
一方、背面側のガラス基板２の内面上に行電極Ｘ、Ｙと交差する方向に設けられ、放電空間７を区画する障壁１０、各障壁１０間のガラス基板２上に行電極Ｘ、Ｙと交差する方向に配列された列電極（アドレス電極）Ｄ、及び各列電極、障壁１０の側面を覆う所定の発光色の蛍光体層８がそれぞれ設けられている。そして、放電空間７にはネオンに少量のキセノンを混合した放電ガスが封入されている。上記の列電極及び行電極対の各交点において放電セル（画素）が形成される。
【００２６】
次に図１のＰＤＰを使用して行われる本発明によるプラズマディスプレイパネルの駆動方法について説明する。
図２は、本発明の駆動方法の第１の実施形態にてパネル駆動を行う際にＰＤＰ１１に印加される各種駆動パルスの印加タイミングを示す図である。
【００２７】
図２において、先ず、図示しない行電極駆動パルス発生回路から、立ち上がり時間の長い（長時定数）パルス正電圧のリセットパルスＲＰｘ を全ての行電極Ｘ１ 〜Ｘｎ に印加すると同時に、正電圧の場合と同様に負電圧のリセットパルスＲＰｙ を行電極Ｙ１ 〜Ｙｎ の各々に印加する。各行電極対間に印加された正電位と負電位とにて生成される電位差が放電開始電圧を越えると、ＰＤＰ１１の全ての行電極対間に放電が励起されて、全画素セルの放電空間内に荷電粒子が発生する。リセットパルスＲＰｘ 、ＲＰｙ の印加による放電の終息後、全画素セルの誘電体層には一様に所定量の壁電荷が形成される（一斉リセット期間）。
【００２８】
次に、図示しない画素データパルス発生回路から、各行毎の画素データに対応した正電圧の画素データパルスＤＰ１ 〜ＤＰｎ を順次、列電極Ｄ１ 〜Ｄｍ に印加する。
この際、上記画素データパルスＤＰ１ 〜ＤＰｎ の各印加タイミングに同期して、小なるパルス幅の走査パルスＳＰを行電極Ｙ１ 〜Ｙｎ へ順次印加する。ここで、かかる走査パルスＳＰを各行電極Ｙ１ 〜Ｙｎ の各々に印加する直前に、図２にて示されるが如き正電圧のプライミングパルスＰＰを行電極Ｙ１ 〜Ｙｎ 各々に印加する。かかるプライミングパルスＰＰの印加により、上記一斉リセットにて得られ、時間経過と共に減少してしまったプライミング粒子が、放電空間内に再形成される。よって、放電空間内に所望量のプライミング粒子が存在する内に、上記走査パルスＳＰの印加による画素データ書き込みが試されるのである。
【００２９】
例えば、画素データの内容が論理「０」である場合には、走査パルスＳＰと共に画素データパルスＤＰが同時に印加されるので、画素セル内部に形成されている壁電荷は消滅する。
一方、画素データの内容が理論「１」である場合には、走査パルスＳＰのみが印加されるので放電が生じず、その画素セル内部に形成されている壁電荷はそのまま保持される。つまり、かかる走査パルスＳＰとは、画素セル内に形成されている壁電荷を画素データに応じて選択的に消去せしめるためのトリガとなる選択消去パルスとも言えるのである（画素データ書き込み期間）。
【００３０】
次に、正電圧の放電維持パルスＩＰｘ を行電極Ｘ１ 〜Ｘｎ の夫々に印加する。次に、かかる放電維持パルスＩＰｘ の印加タイミングとは、ずれたタイミングにて正電圧の放電維持パルスＩＰｙ を行電極Ｙ１ 〜Ｙｎ の夫々に印加する。かかる放電維持パルスが連続して夫々の行電極Ｘ、Ｙに交互に印加されている期間にわたり、上記壁電荷が残留したままとなっている画素セルのみが放電発光を維持する（維持放電期間）。
尚、この維持放電行程において、最初に、即ち第１番目に行電極に印加される放電維持パルスＩＰｙ 、ＩＰｘ ・・・に比してパルス幅を長めに設定してある。
この理由を以下に説明する。
【００３１】
放電が生じると、放電空間内にプライミング粒子が発生するが時間が経過するとともに減少していく。プライミング粒子の数が減少するほどパルスの印加から最初の放電が生じるまでの時間（放電形成遅れ時間）及び各画素セルの放電開始時間のバラツキ（放電統計遅れ時間）が増大する。すると、維持放電期間の最初に印加される放電維持パルスで放電が生じなくなり、それ以降印加される放電維持パルスによって放電しない可能性が高くなる。そこで、最初に印加される放電維持パルスのパルス幅をそれ以降印加される放電維持パルスより長く、即ち、放電形成遅れ時間、放電統計遅れ時間及び放電そのものに必要な時間の総和より長くすることにより、最初に印加される放電維持パルスで確実に放電を生じさせることが可能となる。
【００３２】
次に、消去パルスＥＰを放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を行電極Ｘ１ 〜Ｘｎ ，Ｙ１ 〜Ｙｎ の夫々に印加することにより、行電極Ｘ１ 〜Ｘｎ 及びＹ１ 〜Ｙｎ 上に形成された壁電荷を消滅させ、点灯及び消灯画素セルでの壁電荷の状態を略均一にする（壁電荷消去期間）。
【００３３】
以上の如く、かかるプラズマディスプレイパネルの駆動方法においては、全行電極に一斉に、立ち上がりが緩やかな波形を有するリセットパルスを印加して一斉リセットを実行し、維持放電行程においては第１番目に行電極に印加する放電維持パルスのパルス幅を長く設定することによって、パネルを発光表示するようにしている。
【００３４】
以上述べたように本発明では壁電荷消去期間において、放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を行電極対Ｘ，Ｙに交互に印加することを特徴としている。
【００３５】
ここで、最小放電維持電圧Ｖｓｍとは、放電を維持し続けるための最小電圧であり、この値未満の電圧値を有するパルスであるとパルスを印加し続けても放電がしばらく続くものの徐々に弱くなって、最終的には放電が停止してしまう。
【００３６】
このように、壁電荷消去期間において、壁電荷消去パルスとして放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を用いることにより、行電極全体に分布している壁電荷は、放電する毎に密度が減少し、その分布も放電ギャップ近傍に偏ってくる。
【００３７】
列電極側の壁電荷も行電極側と同様に密度が減少し、その分布も行電極間の放電ギャップに対向する領域に偏ってくる。この結果、図３に示すように、壁電荷消去パルス列を印加している途中で放電が停止したときには、行電極及び列電極上の壁電荷は、放電ギャップ近傍に僅かに残っているだけになる。従って、次のサブフレームに移行したとき余計な壁電荷がないため、誤放電を生じることはなく、アドレスマージンやコントラストが悪化することはない。
【００３８】
また、壁電荷消去期間において、壁電荷消去パルスとして放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を用いることにより、壁電荷の消去（減少）が個々の放電セルの放電特性に応じて自動的に（自発的に）行われるため放電セル毎の放電特性がばらついていても安定して消去動作が可能になる。
【００３９】
また、放電を維持できなくなるまで壁電荷が自動的に減少していくので残留壁電荷も非常に少なくできる。さらに、アドレス期間において、隣接する行電極対間（バス電極間）、すなわち走査ライン間での不要な放電（放電セルの干渉）を防止でき、セルの縮小や走査ラインピッチの縮小による高精細化が可能となる。
【００４０】
図４は、本発明の駆動方法の第２の実施形態にてパネル駆動を行う際にＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【００４１】
図２の駆動方法と異なる点は、壁電荷消去期間において、壁電荷消去パルスとして放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有する複数の壁電荷消去パルス（壁電荷消去パルス列）を用いる際、壁電荷消去パルス列の電圧値を徐々に減少して最小放電維持電圧未満の電圧値にしている点である。
この場合も、上記第１の実施形態と同様な作用、効果を奏する。
【００４２】
図５は、本発明の駆動方法の第３の実施形態にてパネル駆動を行う際にＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【００４３】
図２の駆動方法と異なる点は、壁電荷消去期間において、壁電荷消去パルスとして放電維持パルスの電圧値より低い電圧値、すなわち最小放電維持電圧Ｖｓｍ未満の電圧値を有しかつ放電維持パルスと同極性である複数の壁電荷消去パルス（壁電荷消去パルス列）の印加終了後、行電極対に最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスを行電極対に印加している点である。
この場合も、上記第１の実施形態と同様な作用、効果を奏する。
【００４４】
図６は、本発明の駆動方法の第４の実施形態にてパネル駆動を行う際にＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【００４５】
図４の駆動方法と異なる点は、壁電荷消去期間において、電圧値を徐々に減少して最小放電維持電圧未満の電圧値にした壁電荷消去パルス列の印加終了後、行電極対に最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスを行電極対に印加している点である。
この場合も、上記第１の実施形態と同様な作用、効果を奏する。上記第３及び第４の実施形態では、壁電荷消去パルス列の終了後、行電極対の一方（Ｙ電極）に一斉に放電維持パルスとは逆極性の１つの細幅の壁電荷消去パルスを印加する例を示したが、これに限らず、行電極対の他方（Ｘ電極）に一斉に放電維持パルスと同極性の１つの壁電荷消去パルスを印加するようにしても良い。尚、上記１つの壁電荷消去パルスは、最小放電維持電圧以上の電圧値を有するものである。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるプラズマディスプレイパネルの駆動装置で駆動される３電極構造の反射型ＡＣＰＤＰの構造を示す図である。
【図２】本発明による駆動方法の実施形態にてパネル駆動を行う際にＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【図３】本発明によるＰＤＰ内の壁電荷の消去状態を示す図である。
【図４】本発明による駆動方法の第２の実施形態でのＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【図５】本発明による駆動方法の第３の実施形態でのＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【図６】本発明による駆動方法の第４の実施形態でのＰＤＰに印加される各種駆動パルスの印加タイミングを示す図である。
【図７】従来のＰＤＰの各種駆動パルスの印加タイミングを示す図である。
【図８】従来のＰＤＰ内の壁電荷の消去状態を示す図である。
【符号の説明】
１，２ ・・・・・ ガラス基板
３ ・・・・・ バス電極（金属電極）
４ ・・・・・ 透明電極
５ ・・・・・ 誘電体層
６ ・・・・・ 保護層
７ ・・・・・ 放電空間
８ ・・・・・ 蛍光体層
１０ ・・・・・ 障壁
１１ ・・・・・ ＰＤＰ
Ｘ，Ｙ ・・・・・ 行電極（維持電極）
Ｄ ・・・・・ 列電極（アドレス電極）
Claims (4)
- 誘電体層で被覆された複数の行電極対と、前記行電極対に交差して配列され各交差部にて画素を形成する複数の列電極とを有し、前記行電極対の一方の行電極に走査パルスを印加するとともに前記列電極に画素データパルスを印加して画素データに応じて点灯画素及び消灯画素を選択するアドレス期間と、前記行電極対を構成する行電極に交互に放電維持パルスを印加して前記点灯画素及び消灯画素を維持する維持放電期間と、前記行電極対に壁電荷消去パルスを印加して壁電荷を消去する壁電荷消去期間とを用いて表示を行うプラズマディスプレイパネルの駆動方法であって、
前記壁電荷消去パルスは、前記放電維持パルスと同極性でかつ最小放電維持電圧未満の電圧値を有する壁電荷消去パルス列と、この壁電荷消去パルス列に続く前記最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスとを含むことを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記行電極対は、表示面側の基板の内面に配置された透明電極と、前記透明電極に積層された金属電極とで構成され、前記列電極は、前記表示面側の基板と放電空間を介して対向配置された背面側の基板の内面に配置され、蛍光体層で被覆されていることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
- 誘電体層で被覆された複数の行電極対と、前記行電極対に交差して配列され各交差部にて画素を形成する複数の列電極とを有し、前記行電極対の一方の行電極に走査パルスを印加するとともに前記列電極に画素データパルスを印加して画素データに応じて点灯画素及び消灯画素を選択するアドレス期間と、前記行電極対を構成する行電極に交互に放電維持パルスを印加して前記点灯画素及び消灯画素を維持する維持放電期間と、前記行電極対に壁電荷消去パルスを印加して壁電荷を消去する壁電荷消去期間とを用いて表示を行うプラズマディスプレイパネルの駆動方法であって、
前記壁電荷消去パルスは、前記放電維持パルスと同極性でかつ電圧値が徐々に減少して最小放電維持電圧未満の電圧値となる壁電荷消去パルス列と、この壁電荷消去パルス列に続く前記最小放電維持電圧以上の電圧値を有する１つの壁電荷消去パルスとを含むことを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記行電極対は、表示面側の基板の内面に配置された透明電極と、前記透明電極に積層された金属電極とで構成され、前記列電極は、前記表示面側の基板と放電空間を介して対向配置された背面側の基板の内面に配置され、蛍光体層で被覆されていることを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03134897A JP3612404B2 (ja) | 1997-01-30 | 1997-01-30 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03134897A JP3612404B2 (ja) | 1997-01-30 | 1997-01-30 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214057A JPH10214057A (ja) | 1998-08-11 |
| JP3612404B2 true JP3612404B2 (ja) | 2005-01-19 |
Family
ID=12328733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03134897A Expired - Fee Related JP3612404B2 (ja) | 1997-01-30 | 1997-01-30 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612404B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3424587B2 (ja) | 1998-06-18 | 2003-07-07 | 富士通株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP3466098B2 (ja) | 1998-11-20 | 2003-11-10 | 富士通株式会社 | ガス放電パネルの駆動方法 |
| KR20020094316A (ko) * | 2001-06-11 | 2002-12-18 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 소거방전 구동방법 |
| JP2003005701A (ja) * | 2001-06-20 | 2003-01-08 | Pioneer Electronic Corp | プラズマディスプレイパネルの駆動方法 |
| KR100456149B1 (ko) * | 2002-03-21 | 2004-11-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
| JP4496703B2 (ja) * | 2002-12-19 | 2010-07-07 | パナソニック株式会社 | プラズマディスプレイパネルの駆動方法 |
| JP4649825B2 (ja) * | 2003-07-31 | 2011-03-16 | パナソニック株式会社 | プラズマディスプレイ装置の駆動方法 |
| KR100784510B1 (ko) * | 2005-12-30 | 2007-12-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동방법 |
| KR100862569B1 (ko) * | 2007-03-07 | 2008-10-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100862570B1 (ko) * | 2007-03-07 | 2008-10-09 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
-
1997
- 1997-01-30 JP JP03134897A patent/JP3612404B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10214057A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3517551B2 (ja) | 面放電型プラズマディスプレイパネルの駆動方法 | |
| JP4606612B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2002287694A (ja) | プラズマディスプレイパネルの駆動方法、駆動回路及び画像表示装置 | |
| JP2000011899A (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| JP4147760B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP2756053B2 (ja) | 交流駆動型プラズマディスプレイパネル駆動方法 | |
| JP3231569B2 (ja) | プラズマディスプレイパネルの駆動方法および駆動装置 | |
| JP2002215085A (ja) | プラズマディスプレイパネルおよびその駆動方法 | |
| JP2001243882A (ja) | プラズマディスプレーパネルとその駆動方法 | |
| JP2001184021A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3612404B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH11242460A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3559136B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3629349B2 (ja) | 面放電型プラズマディスプレイパネルの駆動方法 | |
| JP4987258B2 (ja) | プラズマディスプレイ装置 | |
| JP2000510613A (ja) | マイクログルーブを有するディスプレイ・パネル及び操作方法 | |
| JP2770847B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2001503535A (ja) | プラズマ・ディスプレイ及びその高効率作動方法 | |
| JP2002132209A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4870362B2 (ja) | プラズマディスプレイ装置 | |
| JPH10177363A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3111949B2 (ja) | 面放電型プラズマディスプレイパネルおよびその駆動方法 | |
| JP2001272949A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3345399B2 (ja) | 面放電交流型プラズマディスプレイ装置及びその駆動方法 | |
| JP3345398B2 (ja) | 面放電交流型プラズマディスプレイ装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |